CN109073680B - 多层布线基板和使用该多层布线基板的探针卡 - Google Patents

多层布线基板和使用该多层布线基板的探针卡 Download PDF

Info

Publication number
CN109073680B
CN109073680B CN201780027906.4A CN201780027906A CN109073680B CN 109073680 B CN109073680 B CN 109073680B CN 201780027906 A CN201780027906 A CN 201780027906A CN 109073680 B CN109073680 B CN 109073680B
Authority
CN
China
Prior art keywords
heat dissipation
thin film
film resistor
insulating plate
synthetic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027906.4A
Other languages
English (en)
Other versions
CN109073680A (zh
Inventor
小田部昇
深见美行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Publication of CN109073680A publication Critical patent/CN109073680A/zh
Application granted granted Critical
Publication of CN109073680B publication Critical patent/CN109073680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important

Abstract

本发明提供一种多层布线基板,其具有:绝缘板(41),其由多个绝缘性合成树脂层构成;布线回路(44a、44b、44c),其设于绝缘板(41);薄膜电阻体(46),其埋设于绝缘板(41)地形成,并与布线回路(44a、44b、44c)电连接;散热部(47),其在绝缘板的一个面上隔着多个绝缘性合成树脂层中的一部分与薄膜电阻体(46)相对地设置,并具有比绝缘板(41)的导热率高的导热率;基座部(48),其埋设于绝缘板(41)地形成,隔着多个绝缘性合成树脂层中的一部分在与散热部(47)相反的侧与薄膜电阻体(46)相对地设置,并具有比绝缘板(41)的导热率高的导热率;以及散热基座连接部(49),其将散热部(47)和基座部(48)连接地设置,并具有比绝缘板(41)的导热率高的导热率。

Description

多层布线基板和使用该多层布线基板的探针卡
技术领域
本发明涉及介于被测量器件与检测器之间的电气路径上并传递试验所需的信号的、装入有薄膜电阻体的多层布线基板和使用该多层布线基板的探针卡。
背景技术
在半导体晶圆(以下也简称为“晶圆”)上集合地形成的半导体集成回路(以下也称作“晶圆芯片”)在分离为各芯片之前,接受一种使用了检测器装置(以下也称作“检测器”)的电气检查(例如晶圆测试)。为了进行该电气检查,通常使用探针卡,所述探针卡介于检测器与被测量器件即各晶圆芯片之间,用于在检测器与被测量器件之间传递检查信号、响应输出等。通过使与检测器相连接的探针卡的各探针与被测量器件的对应的电极垫相接触,被测量器件与用于电气检查的检测器相连接(例如参照专利文献1)。
这样的探针卡以多层布线基板为探针基板,在该探针基板的一个面配置有许多探针。此外,例如以阻抗匹配这样的电气整合为目的,或者以控制向各探针供给的电力为目的,在该探针基板即装入于多层布线基板的布线回路上装入有电阻体。
作为在这样的多层布线基板装入电阻体的方法,进行如下的方法:将薄膜电阻体埋设于由成为布线基板的母材的电绝缘材料构成的合成树脂层而形成(例如参照专利文献2)。
这样,使用具有埋设于合成树脂层而形成的薄膜电阻体的探针卡,对形成于晶圆的各被测量器件进行电气检查,在该情况下,当在薄膜电阻体中通电的电流值提高时,薄膜电阻体产生与瓦特数相应的热量。薄膜电阻体由具有比由电绝缘材料构成的合成树脂层的线膨胀系数小的线膨胀系数的金属材料构成,因此,与薄膜电阻体和固定有该薄膜电阻体的合成树脂层之间的线膨胀系数之差相应地,在其分界处反复受到应力。这样的温度变化产生的重复应力促进薄膜电阻体的劣化,有时成为导致破损的原因。
在此提出如下的方案:将线膨胀系数较小的热伸缩抑制层以沿薄膜电阻体的方式埋设在与埋设有所述薄膜电阻体的合成树脂层相邻的合成树脂层,从而提高耐久性。(例如参照专利文献3)
现有技术文献
专利文献
专利文献1:日本特开2010-151497号公报
专利文献2:日本特开2008-283131号公报
专利文献3:日本特开2014-89089号公报
发明内容
发明要解决的问题
通过像专利文献3所述那样形成热伸缩抑制层,能够在一定程度上抑制薄膜电阻体与合成树脂层之间的热伸缩差,但是,形成合成树脂层的电绝缘材料的导热性低于形成薄膜电阻体的导电材料,因此,由薄膜电阻体发热产生的热量封闭在绝缘材料内。
并且,若绝缘材料的温度上升并超过耐热温度,则产生热破坏,存在无法进行电气检查的情况。
此外,即使在温度没有上升到绝缘材料的耐热温度的情况下,若由于加热产生的膨胀和冷却产生的收缩的影响,在薄膜电阻体反复受到过剩的应力,则也会存在薄膜电阻体的劣化加重、成为导致破损的原因的情况。
因此,本发明的目的在于,在薄膜电阻体埋设于成为电绝缘材料的合成树脂层的多层布线基板中,能够有效地对从薄膜电阻体产生的热量进行散热。
用于解决问题的方案
本发明的多层布线基板的第1特征在于,
其设于检测器与探针之间的布线路径上,并具有:
绝缘板,其由多个绝缘性合成树脂层构成;
布线回路,其设于所述绝缘板;
薄膜电阻体,其埋设于所述绝缘板地形成,并与所述布线回路电连接;
散热部,其在所述绝缘板的一个面上隔着所述多个绝缘性合成树脂层中的一部分与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;
基座部,其埋设于所述绝缘板地形成,隔着所述多个绝缘性合成树脂层中的一部分在与所述散热部相反的侧与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;以及
散热基座连接部,其在所述薄膜电阻体的侧方将所述散热部和所述基座部连接,且该散热基座连接部埋设于所述绝缘板地设置,并具有比所述绝缘板的导热率高的导热率。
本发明的多层布线基板的第2特征在于,
所述散热基座连接部沿所述薄膜电阻体的长度方向地设置。
本发明的多层布线基板的第3特征在于,
所述散热基座连接部在所述薄膜电阻体的两侧方夹着所述薄膜电阻体地设有多个。
本发明的多层布线基板的第4特征在于,
在所述散热基座连接部中,在所述薄膜电阻体的至少一个侧方设置的多个散热基座连接部彼此之间连接。
本发明的多层布线基板的第5特征在于,
该多层布线基板还具有:
一对连接电极,其设为分别与所述薄膜电阻体的两端相连接,并从所述绝缘板至少突出一部分;以及
绝缘保护层,其设为覆盖所述一对连接电极的从所述绝缘板突出的部分的至少一部分,
所述散热部设为不与所述一对连接电极相接触地覆盖所述绝缘保护层上和位于其之间的绝缘板的面上。
本发明的多层布线基板的第6特征在于,
该多层布线基板还具有:
一对连接电极,其设为分别与所述薄膜电阻体的两端相连接,并从所述绝缘板至少突出一部分;以及
绝缘保护层,其设为覆盖所述一对连接电极的从所述绝缘板突出的部分的至少一部分和位于所述一对连接电极之间的绝缘板的面上,
所述散热部设为不与所述一对连接电极相接触地覆盖所述绝缘保护层上。
本发明的多层布线基板的第7特征在于,
所述薄膜电阻体设有多个,
所述散热部与所述多个薄膜电阻体相对地设置。
本发明的探针卡的第1特征为,该探针卡具有多层布线基板,该多层布线基板具有上述第1特征~第7特征中的任一者。
发明的效果
根据本发明,在装入有薄膜电阻体的多层布线基板中,能够有效地对从薄膜电阻体产生的热量进行散热。
附图说明
图1是概略地表示使用了本发明的一个实施方式的探针卡的试验装置的剖视图。
图2的(a)是本发明的一个实施方式的探针卡所具有的多层布线基板的部分俯视图,图2的(b)是沿图2的(a)的A-A’剖面进行剖切后的部分剖视图,图2的(c)是沿图2的(a)的B-B’剖面进行剖切后的部分剖视图,图2的(d)是沿图2的(a)的C-C’剖面进行剖切后的部分剖视图。
图3是表示图2所示的探针卡的制造工序的制造途中的多层布线基板的部分俯视图,图3的(a)表示在第1合成树脂层42a上形成基座部48的工序,图3的(b)表示形成用于覆盖基座部48的第2合成树脂层42b的工序,图3的(c)表示在第2合成树脂层42b上形成薄膜电阻体46的工序,图3的(d)表示形成第3合成树脂层42c的工序,图3的(e)表示形成一对连接电极44c的工序,图3的(f)表示形成绝缘保护层45的工序,图3的(g)表示形成散热部47的工序。
图4的(a)是本发明的变形例1的探针卡所具有的多层布线基板的部分俯视图,图4的(b)是沿图4的(a)的C-C’剖面剖切后的部分剖视图。
图5的(a)是本发明的变形例2的探针卡所具有的多层布线基板的部分俯视图,图5的(b)是沿图5的(a)的A-A’剖面剖切后的部分剖视图。
图6的(a)是本发明的变形例3的探针卡所具有的多层布线基板的部分俯视图,图6的(b)是沿图6的(a)的A-A’剖面剖切后的部分剖视图。
图7的(a)是本发明的变形例4的探针卡所具有的多层布线基板的部分俯视图,图7的(b)是沿图7的(a)的A-A’剖面剖切后的部分剖视图。
图8是本发明的变形例5的探针卡所具有的多层布线基板的制造途中的部分俯视图,且是表示在第1合成树脂层上形成基座部的工序的图。
图9是本发明的变形例6的探针卡所具有的多层布线基板的部分俯视图。
具体实施方式
以下参照附图详细地说明本发明的实施方式的探针卡。
图1是表示装入有本发明的一个实施方式的探针卡的试验装置的整体构造的概略剖视图。
图1所示的装入有本发明的一个实施方式的探针卡10的试验装置1用于形成于晶圆12的许多IC回路即晶圆芯片(未图示)的电气试验。在晶圆12的一个面形成有用于各晶圆芯片的许多电极12a,试验装置1通过使设于探针卡10的探针40与这些电极12a接触一次或者分多次地接触来施加试验所需的信号等,从而进行各晶圆芯片的电气试验。
试验装置1具有:晶圆探测器(以下简称为“探测器”),其以被检查体即晶圆12能够移动的方式保持该被检查体即晶圆12;电气连接装置,即探针卡10,其具有多个探针40;以及检测器32,该检测器32经由探针卡10与被测量器件相连接,对被测量器件施加试验所需的信号、电压等,并且对被测量器件的响应特性等进行评价。
探测器具有用于保持晶圆12的支承台16和以该支承台16能够移动的方式支承该支承台16的支承机构14。
支承台16是具有卡盘机构(例如真空卡盘)的台,所述卡盘机构用于在使晶圆12的许多晶圆芯片的电极12a朝向上方的状态下以能够拆卸晶圆12的方式保持该晶圆12。
支承机构14是以保持有晶圆12的支承台16能够移动的方式支承该支承台16的机构,能够使用例如像xyzθ机构这样的支承机构14。像该xyzθ机构这样的支承机构14能够使支承台16在与垂直轴(z轴)成直角的水平面(xy面)上沿x轴和y轴移动,此外,能够使该支承台16沿所述垂直轴(z轴)在上下方向上移动,并且能够使该支承台16绕所述垂直轴在所述水平面(xy面)上旋转。由此,能够控制晶圆12相对于探针卡10的位置和姿态。
探针卡10具有:多个连接器28,其用于与检测器32侧电连接;多个探针40,其用于与晶圆芯片的电极12a接触;以及布线回路,其用于将连接器28与探针40之间连接。探针卡10具有:布线基板18(例如刚性布线基板),其整体呈圆形平板状,其以例如像含玻璃的环氧树脂材料这样的电绝缘树脂为母材而形成;电连接器20,其呈平板状,固定于布线基板18的下表面;以及探针基板22,其固定于电连接器20的下表面。在图1所示的例中,还具有固定于布线基板18的上表面的加强构件26和安装于加强构件26上的圆板状的罩30。这些构件18、构件20、构件22、构件26、构件30利用未图示的多个螺栓等紧固器具被牢固地组装。也可以构成为不需要加强构件26和罩30。
布线基板18在上表面的环状周缘部设有许多连接器28,该许多连接器28经由布线线路34以能够拆卸的方式与检测器32的未图示的测试头相连接。各连接器28作为探针卡10的与检测器32相连接的连接端发挥功能。此外,布线基板18具有布线回路,该布线回路包含与连接器28相连接并向下表面侧引导的布线线路。布线基板18的缘部载置于设于检测器32的测试头的框、探测器的框的环状的卡保持件24而被支承。
电连接器20是使布线基板18和探针基板22电连接的电路板,能够使用例如具有弹簧针的电连接器。电连接器20如以往所知的那样,使布线基板18的布线回路的布线线路与,探针基板22的后述的布线回路的布线线路且是与布线基板18的所述布线线路相对应的布线线路互相电连接。
探针基板22在图1所示的例中,具有固定于电连接器20的下表面的陶瓷板36和固定于陶瓷板36的下表面的多层布线基板38。
在陶瓷板36形成有与布线基板18的所述布线回路的各布线线路相对应的布线线路(未图示)。并且,以经由电连接器20使布线基板18的布线线路和与之相对应的陶瓷板36的布线线路互相连接的方式,使陶瓷板36的上表面与电连接器20的下表面相接合。
此外,在多层布线基板38形成有布线回路(未图示),该布线回路包括与陶瓷板36的所述布线线路相对应的布线线路。并且,以陶瓷板36的所述布线线路和与之相对应的多层布线基板38的所述布线线路互相连接的方式,使多层布线基板38的上表面与陶瓷板36的下表面相接合。
像以往所知的那样,在多层布线基板38的下表面设有许多探针40,该许多探针40能够与多层布线基板38的对应的所述布线线路相连接,与晶圆12的对应的电极12a相连接。探针40和所述布线线路的连接经由未图示的探针垫进行,该探针垫通过布线金属材料的堆积形成在多层布线基板38的下表面。
所述探针垫与对应的所述布线线路相连接,探针40固定于所述探针垫。
探针40能够利用以往所知的探针,例如,能够利用悬臂梁状的探针、使用光刻法技术和堆积技术制作的板状的探针、在电绝缘片的一个面形成多条布线并将该布线的一部分用作触头的探针等。
加强构件26利用像不锈钢板这样的金属材料制作,并具有与所述布线基板18的上表面接合的平坦的下表面。加强构件26呈具有多个向上下两个方向开放的空间的形状,例如,如日本特开2008-145238号公报所述那样,能够形成为具有:多个环状部,该多个环状部同心状地形成,且直径各不相同;连结部,该连结部在径向上将这些环状部连结起来;以及延长部,该延长部从最外侧的环状部向径向外方延伸。
在本发明的探针卡10中,与以往的探针卡同样地,在各探针40与晶圆12的对应的电极12a相连接时,经由多层布线基板38、陶瓷板36、电连接器20以及布线基板18的各对应的布线线路,各探针40与检测器32相连接。在该连接状况下,所需的电信号、电源电压等从检测器32经由预定的探针40向晶圆12的各晶圆芯片供给,此外,响应信号从各晶圆芯片经由预定的探针40返回检测器32。晶圆12的各晶圆芯片通过该信号的通讯接受电气检查。
接着,详细说明本发明的一个实施方式的探针卡10所具有的多层布线基板38。
多层布线基板38是以例如像聚酰亚胺合成树脂材料这样的电绝缘材料为母材的多层构造的布线基板,并具有薄膜电阻体46和对来自该薄膜电阻体46的热量进行散热的构造(基座部48、散热部47、散热基座连接部49)。在图2中,与表示后述的多层布线基板38的制造工序的图3相对应地,将图1所示的多层布线基板38的姿态上下反转地表示。因此,在以下的多层布线基板38的说明(使用图2~图9进行的说明)中,将图1中的下方作为上方来说明。此外,在本发明的一个实施方式的说明中,图示说明了一个薄膜电阻体46和其周边部分的构造,但能够在一个多层布线基板38设置多个该构造(变形例1~变形例5也相同)。
图2的(a)是表示本发明的一个实施方式的探针卡10所具有的多层布线基板38的一个薄膜电阻体46和散热构造部分的俯视图,图2的(b)是表示沿图2的(a)的A-A’剖面剖切后的薄膜电阻体46和散热构造部分的剖视图,图2的(c)是表示沿图2的(a)的B-B’剖面剖切后的薄膜电阻体46和散热构造部分的剖视图,图2的(d)是表示沿图2的(a)的C-C’剖面剖切后的薄膜电阻体46和散热构造部分的剖视图。
多层布线基板38位于陶瓷板36上,并具有由多个绝缘层的层叠构造体构成的绝缘板41。构成绝缘板41的各绝缘层使用例如像聚酰亚胺合成树脂材料这样的电绝缘材料、对该电绝缘材料添加AIN(aluminum nitride)、BN(boron nitride)等作为填料而提高了导热率的材料而形成,并且相邻的层互相固定而形成。像以往所知那样,根据需要,在各绝缘层之间和最外层(最上层和最下层)的表面形成有用于构成多层布线基板38的布线回路的布线线路。
在构成绝缘板41的绝缘层中,将薄膜电阻体46、基座部48以及埋入有散热基座连接部49的层称作散热构造埋设层42。
图2的(b)~图2的(d)所示的剖视图只示出从散热构造埋设层42到上方的部分,比散热构造埋设层42靠下方的部分即位于散热构造埋设层42与陶瓷板36之间的部分被省略。图4的(b)、图5的(b)、图6的(b)以及图7的(b)所示的剖视图也同样。
在本发明的一个实施方式中,散热构造埋设层42由从在图2中看位于最下层的第1合成树脂层42a到第2合成树脂层42b、第3合成树脂层42c这三层构成。
第1合成树脂层42a、第2合成树脂层42b以及第3合成树脂层42c能够由不同的组合或者不同的合成树脂材料形成。但是,为了简化说明,像在普通的多层布线基板中看到的那样,按照第1合成树脂层42a、第2合成树脂层42b以及第3合成树脂层42c由相同的组合的合成树脂层形成的例子进行说明。
如图2的(b)所示,作为在构成多层布线基板38的布线回路的布线线路中的、形成于散热构造埋设层42并与薄膜电阻体46相连的布线线路,具有在第1合成树脂层42a的厚度方向上贯通的一对导通布线线路44a、在第1合成树脂层42a的第2合成树脂层42b侧的面上形成的布线线路44b以及在第3合成树脂层42c的厚度方向上贯通的一对连接电极44c。
各导通布线线路44a在第1合成树脂层42a的下方的面(陶瓷板36侧的面)与比其靠下方的绝缘层的相对应的布线线路相连接,经由该布线线路与陶瓷板36的相对应的布线线路相连接。此外,在第1合成树脂层42a的上方的面(第2合成树脂层42b侧的面)与相对应的布线线路44b相连接,经由该布线线路44b,与相对应的连接电极44c相连接。
一对连接电极44c是分别与薄膜电阻体46的两端相连接的端子,其下端侧进入第2合成树脂层42b内并与布线线路44b相连接,其上端侧从第3合成树脂层42c至少突出一部分。该突出的部分形成为在俯视时比贯通第3合成树脂层42c的部分大一圈,因此,在该一对连接电极44c的外周下方具有覆盖于第3合成树脂层42c的台阶部51。连接电极44c和第3合成树脂层42c利用该台阶部51可靠地接合。
另外,各导通布线线路44a、各布线线路44b以及各连接电极44c也可以根据需要分别与形成于构成散热构造埋设层的绝缘性合成树脂层(第1合成树脂层42a、第2合成树脂层42b以及第3合成树脂层42c)的层间或者形成于第1合成树脂层42a的下表面、第3合成树脂层42c的上表面的其他布线线路相连接。
此外,一对连接电极44c能够以分别与其相连的布线线路中的一者与探针40侧相连、另一者与检测器32侧相连的方式,与布线回路相连接。
在一对连接电极44c之间,以埋设于第2合成树脂层42b和第3合成树脂层42c的方式形成有薄膜电阻体46。例如,能够在第2合成树脂层42b的上表面形成薄膜电阻体46,能够利用第3合成树脂层42c覆盖该薄膜电阻体46之上,由此,沿第2合成树脂层以埋设于绝缘板41的方式形成薄膜电阻体。
一对连接电极44c在互相相对的内端侧的下方具有用于容纳薄膜电阻体46的相对应的端部的台阶部50。各台阶部50在薄膜电阻体46的整个宽度上与薄膜电阻体46的端部的面相接触,因此,与仅以薄膜电阻体46的端面相接触的情况相比较,能够以较大的接触面积与薄膜电阻体46相接触,由此,薄膜电阻体46与连接电极44c以机械和电气的方式可靠地连接。
薄膜电阻体46如下这样形成:例如像后述那样将Ni-Cr合金材料以预定的厚度堆积在第2合成树脂层42b上之后,该堆积材料以表示预定的电阻值的形状接受图案化。
该薄膜电阻体46在提高通电的电流值时,产生与瓦特数相应的热量。由像聚酰亚胺合成树脂材料这样的电绝缘材料构成的绝缘板41的导热性低于薄膜电阻体46的导电材料的导热性,因此,由薄膜电阻体46产生的热封闭在绝缘板41内。
并且,若不具备对封闭在绝缘板41内的热量进行散热的散热部件,则绝缘板41的温度上升,若超过耐热温度,则产生破坏,存在无法进行电气检查的情况。
此外,例如由Ni-Cr合金材料构成的薄膜电阻体46的情况表示2ppm/℃~13ppm/℃左右的线膨胀系数。该薄膜电阻体46固定于第2合成树脂层42b上而形成,此外,埋设薄膜电阻体46的第3合成树脂层42c以覆盖薄膜电阻体46的上表面和侧面的方式固定而形成。包围薄膜电阻体46的该第2合成树脂层42b和第3合成树脂层42c的线膨胀系数在例如聚酰亚胺合成树脂或者对该聚酰亚胺合成树脂添加了填料等的情况下,表示30ppm/℃~60ppm/℃左右的线膨胀系数。
因此,由于该薄膜电阻体46与包围薄膜电阻体46的第2合成树脂层42b和第3合成树脂层42c的线膨胀差,在探针卡10的环境温度发生变化时,在薄膜电阻体46与第2合成树脂层42b和第3合成树脂层42c的界面对薄膜电阻体46作用较大的应力。因此,若不具备对封闭在绝缘板41内的热量进行散热的散热部件,则即使在温度没有上升到绝缘板41的耐热温度的情况下,也由于加热产生的膨胀和冷却产生的收缩的影响,在薄膜电阻体46反复受到过剩的应力,从而存在薄膜电阻体46的劣化加重、成为导致破损的原因的情况。
因此,在本发明的一个实施方式的探针卡10中,为了对封闭在绝缘板41内的热量进行散热,还设有散热部47、基座部48以及散热基座连接部49。
此外,为了防止散热部47和连接电极44c接触,以覆盖从最上层的第3合成树脂层42c向上方突出的一对连接电极44c的一部分的方式设有绝缘保护层45。
绝缘保护层45与第1合成树脂层42a、第2合成树脂层42b以及第3合成树脂层42c同样地,既可以由例如像聚酰亚胺合成树脂材料这样的电绝缘材料形成,也可以使用通过对所述电绝缘材料添加AIN(aluminum nitride)、BN(boron nitride)等作为填料而提高了导热率的材料来形成。
散热部47是具有隔着第3合成树脂层42c与薄膜电阻体46相对地覆盖第3合成树脂层42c的部分、隔着绝缘保护层45与连接电极44c相对地覆盖绝缘保护层45的部分以及覆盖并连接散热基座连接部49c的上端的部分的、一体地连接的层,由例如像Au、Cu、Ni或者Ag这样的导热率较高的金属材料构成。
在本发明的一个实施方式中,散热部47在俯视时呈矩形形状,该矩形形状沿薄膜电阻体46的长度方向即连接电极44c之间的方向(以下也称作电阻体长度方向)和与该电阻体长度方向垂直的方向(以下也称作电阻体宽度方向)具有外边。并且,沿电阻体宽度方向延伸的两个外边经过一对连接电极44c上的绝缘保护层45上,沿电阻体长度方向延伸的两个外边分别位于距离薄膜电阻体46位于最外侧的两散热基座连接部49的更外侧。如图2所示,散热部47的沿电阻体宽度方向延伸的两个外边在位于比薄膜电阻体46的两端靠外方的位置时,在散热、热伸缩抑制性能这两点上优选,在位于比一对绝缘保护层45的两个外侧靠内方的位置时,在能够防止连接电极44c和散热部47的短路这一点上优选。
这样,以覆盖从最上层的第3合成树脂层42c向上方突出的一对连接电极44c的上部的一部分即一对连接电极44c的相对的侧的部分(连接有薄膜电阻体46的侧的部分)的上部的方式分别设有绝缘保护层45。并且,以覆盖该一对绝缘保护层45的上部的一部分即一对绝缘保护层45的相对的侧的部分的上部和位于该一对绝缘保护层45之间的第3合成树脂层42c的上部的方式,散热部47被连成一体地设置,因此,能够防止连接电极44c和散热部47相接触而短路,并且能够在电阻体长度方向上较大范围地形成散热部47。
另外,连接电极44c的未被绝缘保护层45覆盖而暴露的部分在探针卡10的制造工序中或者制造之后,能够作为与检查薄膜电阻体46的电气特性时的检查设备相连接的连接部分来使用。
基座部48形成在第1合成树脂层42a上,并利用第2合成树脂层42b覆盖该基座部48之上。基座部48位于与散热部47相反的侧即薄膜电阻体46的下方,并隔着第2合成树脂层42b与薄膜电阻体46平行排列地形成。由此,基座部48被第1合成树脂层42a和第2合成树脂层42b包围并被埋设。该基座部48由与包围薄膜电阻体46的合成树脂层(第2合成树脂层42b和第3合成树脂层42c)相比线膨胀系数小、导热率高的金属材料,例如Au、Cu、Ni或者Ag这样的金属材料构成。在本发明的一个实施方式中,基座部48以兼具GND层的满图案形成,并形成于绝缘板41内的较大的范围,例如几乎形成于整个面。因此,能够一个基座部48的上方隔着第2合成树脂层42b来配置多个薄膜电阻体46。此外,在基座部48像满图案那样在绝缘板41内以较大的范围形成的情况下,也有助于散热。
散热基座连接部49是将散热部47和基座部48以能够导热的方式连接的构件,并起到如下的作用:将从绝缘板41、特别是包围薄膜电阻体46的第2合成树脂层42b和第3合成树脂层42c传递到基座部48的热量向散热部47传递、将传递到散热基座连接部49自身的热量向散热部47、基座部48传递。该散热基座连接部49由例如像Au、Cu、Ni或者Ag这样的导热率较高的金属材料构成。散热基座连接部49在薄膜电阻体46的侧方位于散热部47与基座部48之间,并在上下方向上贯通第2合成树脂层42b和第3合成树脂层42c,该散热基座连接部49在其上端与散热部47的下表面相连结,在下端与基座部48的上表面相连结。
散热基座连接部49固定并埋设于将其周围包围的第2合成树脂层42b和第3合成树脂层42c。
如图2所示,各散热基座连接部49呈平板状的形状,与薄膜电阻体46的长度方向平行且与绝缘板41垂直地配置。并且,在薄膜电阻体46的两侧方设有一对散热基座连接部49a、散热基座连接部49b,在比其更靠外侧的两侧方还设有一对散热基座连接部49c、散热基座连接部49d。在本发明的一个实施方式中,多个散热基座连接部49在电阻体长度方向上形成为相同的宽度,并以薄膜电阻体46为中心等间隔地配置。
这样,散热基座连接部49沿薄膜电阻体46的长度方向设置,因此,能够高效地将从薄膜电阻体46发出的热向散热部47、基座部48传递。此外,散热基座连接部49在薄膜电阻体46的两侧成对地设置,因此,能够将从薄膜电阻体46产生的热从两侧方向散热部47、基座部48传递,并能够防止在绝缘板41产生过剩的应力。在从薄膜电阻体46向两侧方等距离地设置散热基座连接部时,能够在两侧方均等地传热,因此更加优选。
这样,在本发明的一个实施方式的探针卡10中,构成散热机构的散热部47、基座部48以及散热基座连接部49以围绕薄膜电阻体46的侧方的方式设置,它们通过散热基座连接部49相连结,因此,能够将从薄膜电阻体46发出的热量向散热部47、基座部48以及散热基座连接部49传递,并能够从利用散热基座连接部49连结的散热部47、基座部48散热,因此,能够抑制在绝缘板41内封闭热。由此,能够防止绝缘板41的热破坏的发生,此外,能够抑制如下情况,即使在温度没有上升到绝缘材料的耐热温度的情况下,由加热产生的膨胀和冷却产生的收缩的影响所导致的在薄膜电阻体46产生过剩的应力,能够抑制薄膜电阻体46的劣化而防止破损。
以下,参照图3概略地说明探针卡10的制造工序。另外,在此,在形成多层布线基板38的工序中,对形成散热构造埋设层42的工序之后的工序进行说明。
如图3的(a)所示,在上述的陶瓷板36形成了位于比散热构造埋设层42靠下方的位置的一个或者多个绝缘层之后,在其最上层的绝缘层上涂布例如聚酰亚胺树脂材料,通过热固化形成第1合成树脂层42a,这时,在该第1合成树脂层42a的预定的位置形成有导通孔54,该导通孔54与形成于下方的绝缘层的布线线路相对应。然后,使用例如镀敷方法使布线金属材料堆积在第1合成树脂层42a上。
布线金属材料利用镀敷方法将导通孔54填埋,此外,在第1合成树脂层42a上以大致均匀的厚度堆积。然后,使用光刻法和蚀刻技术去除不必要的堆积材料,从而形成一对导通布线线路44a和导通布线线路上的布线线路44b,还形成基座部48。这时,在布线线路44b的周围形成有凹部55。
另外,导通布线线路44a、布线线路44b以及基座部48能够通过使用了预定的掩模的镀敷方法选择性地在预定部位堆积布线金属材料来形成,以此来替代使用蚀刻技术的方法。
接着,如图3的(b)所示,在第1合成树脂层42a上,与第1合成树脂层42a同样地,将凹部55填埋,此外,覆盖布线线路44b和基座部48地形成第2合成树脂层42b。该第2合成树脂层42b固定于基座部48,与下层即第1合成树脂层42a共同包围基座部48。在该第2合成树脂层42b形成有向布线线路44b上开放的开口56和向基座部48上开放的开口58。
并且,如图3的(c)所示,在形成开口56和开口58之后,在第2合成树脂层42b上堆积有用于薄膜电阻体46的金属材料。然后,通过使用蚀刻掩模等去除不必要的金属材料,使表示预定的电阻值的薄膜电阻体46在第2合成树脂层42b固定地形成。这时,在第2合成树脂层42b的开口56内和开口58堆积的金属材料也被去除,因此开口56和开口58成为空处。
如图3的(d)所示,在第2合成树脂层42b上,覆盖薄膜电阻体46地形成第3合成树脂层42c。在该第3合成树脂层42c上,使用光刻法和蚀刻技术来形成用于一对连接电极44c的凹部60。
在凹部60,第2合成树脂层42b的开口56开放。此外,在凹部60处,薄膜电阻体46的端部的缘部在其整个宽度上暴露。
然后,在第3合成树脂层42c上以将开口56和凹部60填埋的方式堆积用于连接电极44c的布线金属材料,使用光刻法技术和蚀刻技术去除第3合成树脂层42c上的不必要的布线金属材料,从而如图3的(e)所示那样,形成了经由布线线路44b与导通布线线路44a相结合并被支承的一对连接电极44c。这时,一对连接电极44c形成为,以比凹部60的开口大一圈的尺寸从第3合成树脂层42c向上方突出。
并且,在第3合成树脂层42c上以将开口58填埋的方式堆积导热性较高的金属材料,使用光刻法技术和蚀刻技术去除第3合成树脂层42c上的不必要的金属材料,从而如图3的(e)所示那样,散热基座连接部49以与基座部48相连接的状态形成。
另外,与参照图3的(a)进行的说明同样地,一对连接电极44c能够通过以下方法形成来替代使用蚀刻技术的方法:通过使用了预定的掩模的镀敷方法,选择性地将用于一对连接电极44c的金属材料堆积在预定部位。
根据上述的任一种方法,都会使堆积于凹部60的布线材料沿薄膜电阻体46的在凹部60暴露的端部堆积,因此,在一对连接电极44c形成有台阶部50与薄膜电阻体46的对应的端部相接触。由此,一对连接电极44c可靠地与薄膜电阻体46相连接。此外,布线材料以覆盖于凹部60的开口的周缘的方式堆积,因此,在一对连接电极44c形成台阶部51来以较大的面积与第3合成树脂层42c相接合。
如图3的(f)所示,通过利用例如像聚酰亚胺合成树脂材料这样的电绝缘材料覆盖一对连接电极44c的两内侧部分来设置绝缘保护层45。这时,一对连接电极44c的两外侧部分保持暴露的状态。
并且,如图3的(g)所示,以覆盖第3合成树脂层42c上和绝缘保护层45上即一对绝缘保护层45的两内侧部分和多个散热基座连接部49上端的方式,堆积用于散热部47的导热性较高的金属材料。并且,通过使用蚀刻掩模等去除不必要的金属,在第3合成树脂层42c上和绝缘保护层45上使散热部47固定而形成。这时,在散热基座连接部49的上端固定并连接有覆盖该散热基座连接部49的上端的散热部47。
<变形例1>
在本发明的一个实施方式中,以沿薄膜电阻体46的长度方向在薄膜电阻体46的两侧方设有两对散热基座连接部49(49a、49b、49c、49d)的探针卡10为例进行了说明,但并不限定于此。
在本发明的变形例1中,以具有多层布线基板的探针卡10为例进行说明,在该多层布线基板中,分别设于单侧的散热基座连接部彼此间以能够传热的方式连接。
图4的(a)是本发明的变形例1的探针卡10所具有的多层布线基板38的设有一个薄膜电阻体的部分的俯视图,图4的(b)是沿图4的(a)的C-C’剖面剖切后的剖视图。
如图4的(a)~图4的(b)所示,与薄膜电阻体46的长度方向平行且与绝缘板41垂直的散热基座连接部49a、散热基座连接部49b在薄膜电阻体46的两侧设有一对,在该一对散热基座连接部49a、散热基座连接部49b的更外侧还设有一对散热基座连接部49c、散热基座连接部49d。
并且,为了使设于单侧即夹着薄膜电阻体46地设于一侧的散热基座连接部49a和散热基座连接部49c以能够传热的方式连接,设有散热基座连接部连结部49e。
同样地,为了使夹着薄膜电阻体46地设于另一侧的散热基座连接部49b和散热基座连接部49d以能够传热的方式连接,设有散热基座连接部连结部49f。
散热基座连接部连结部49f由例如像Au、Cu、Ni或者Ag这样的导热率较高的金属材料构成,更优选为利用与散热基座连接部49a、散热基座连接部49b、散热基座连接部49c、散热基座连接部49d相同的材料,与其所连结的散热基座连接部一体地形成。
这样,散热基座连接部49沿薄膜电阻体46的长度方向在与绝缘板41平行的平面上的薄膜电阻体46的两侧设有多对,分别设于单侧的散热基座连接部49彼此间相连接,因此,散热基座连接部49(49a、49b、49c、49d)的温度变得容易均匀化。因此,更加能够防止在绝缘板41产生过剩的应力。
另外,在图4所示的变形例中,散热基座连接部连结部49e、散热基座连接部连结部49f相对于单侧的两个散热基座连接部分别设有一个,但也可以设置多个。此外,散热基座连接部连结部49e、49f在绝缘板厚度方向上,在散热基座连接部的整个高度范围内连接,但也可以局部地连接一处或者多处。
<变形例2>
在本发明的一个实施方式中,以具有多层布线基板的探针卡10为例进行了说明,但并不限定于此,其中,该多层布线基板具有:绝缘保护层45,其设置为覆盖从绝缘板41突出的一对连接电极44c的一部分即相对的内侧部分;以及散热部47,其设置为不与一对连接电极44c相接触地覆盖该一对绝缘保护层45和设于它们之间的第3合成树脂层42c。
在本发明的变形例2中,以具有多层布线基板的探针卡10为例进行说明,其中,在该多层布线基板中设置绝缘保护层45A,该绝缘保护层45A设置为覆盖从绝缘板41突出的一对连接电极44c的一部分和设于它们之间的第3合成树脂层42c,并在该绝缘保护层45A上设置散热板。即,是如下情况的例子:利用连续的绝缘保护层覆盖一对连接电极和它们之间的绝缘板,并在该绝缘保护层上形成散热部。
图5的(a)是本发明的变形例2的探针卡10所具有的多层布线基板38的设有一个薄膜电阻体的部分的俯视图,图5的(b)是沿图5的(a)的A-A’剖面剖切后的剖视图。
如图5的(a)~图5的(b)所示,绝缘保护层45A设置为覆盖从绝缘板41突出的一对连接电极44c的相对的两内侧和它们之间的绝缘板41的上部。散热部47A以不与一对连接电极44c接触的方式设于绝缘保护层45A上。散热基座连接部49(49a、49b)分别贯通绝缘保护层45A,其上端与散热部47A相连接,散热基座连接部49(49c、49d)的各自的上端与散热部47A直接连接。
由此,能够使绝缘保护层45A一体成形,因此制造变得容易。
<变形例3>
在本发明的变形例3中,以具有多层布线基板的探针卡10为例进行说明,该多层布线基板具有绝缘保护层,该绝缘保护层设置为覆盖从绝缘板41突出的一对连接电极44c的全部和它们之间的绝缘板41的上部。
图6的(a)是本发明的变形例3的探针卡10所具有的多层布线基板38的设有一个薄膜电阻体的部分的俯视图,图6的(b)是沿图6的(a)的A-A’剖面剖切后的剖视图。
如图6的(a)~图6的(b)所示,绝缘保护层45B设置为覆盖从绝缘板41突出的一对连接电极44c的全部和它们之间的绝缘板41的上部。散热部47A以不与一对连接电极44c接触的方式设于绝缘保护层45B上。此外,在绝缘保护层45B的上部设有开口部45B1,以用于检查连接电极44c,例如测量电阻值。
散热基座连接部49(49a、49b)分别贯通绝缘保护层45B,其上端与散热部47A相连接,散热基座连接部49(49c、49d)的各自的上端与散热部47A直接连接。
由此,能够使绝缘保护层45B一体成形,因此制造变得容易。
<变形例4>
在本发明的变形例4中,以具有多层布线基板的探针卡10为例进行说明,该多层布线基板具有设置为覆盖绝缘板41的上部的全部和从绝缘板41突出的一对连接电极44c的全部的绝缘保护层,并在该绝缘保护层上设置散热板。
图7的(a)是本发明的变形例4的探针卡10所具有的多层布线基板38的俯视图,图7的(b)是沿图7的(a)的A-A’剖面剖切后的剖视图。
如图7的(a)~图7的(b)所示,绝缘保护层45C设置为覆盖绝缘板41的上部的全部和从绝缘板41突出的一对连接电极44c的全部。散热部47A以不与一对连接电极44c接触的方式设于绝缘保护层45C上。此外,在绝缘保护层45C的上部设有开口部45C1,以用于检查连接电极44c,例如测量电阻值。
散热基座连接部49(49a、49b、49c、49d)分别贯通绝缘保护层45C,其上端与散热部47A相连接。
由此,能够使绝缘保护层45C一体成形,因此制造变得容易。
<变形例5>
在本发明的一个实施方式中,以具有多层布线基板38的探针卡10为例进行了说明,并以在一个基座部配置有多个薄膜电阻体的情况为例进行了说明,其中,所述多层布线基板38在第2合成树脂层42b与第3合成树脂层42c之间具有作为GND(接地)层发挥功能的满图案的基座部48。
在本发明的变形例5中,以具有多层布线基板的探针卡10为例进行说明,在该多层布线基板中,基座部以独立的图案被埋设地设置。
图8是形成了本发明的变形例5的探针卡10所具有的多层布线基板38的基座部之后的部分主视图。该图是相当于本发明的一个实施方式的制造工序中的图3的(a)的工序的部分的图。
如图8所示,本发明的变形例5的探针卡10具有独立的图案的基座部48A,该基座部48A不进行GND(接地)连接,并在第2合成树脂层42b与第3合成树脂层42c之间埋设地设置。并且,除了基座部为独立图案之外,与本发明的一个实施方式相同。基座部48A位于薄膜电阻体46的下方,并且,只要以能够与散热基座连接部49相连接的方式位于散热基座连接部49的下方,就不限于该形状,通过进一步扩大与绝缘板41平行的平面的薄膜电阻体46的面积,扩散热的效果变好,因此更优选。
<变形例6>
在本发明的变形例6中,以探针卡10为例进行说明,该探针卡10具有相对于多组薄膜电阻体46设有一个散热部的多层布线基板38。
图9是本发明的变形例6的探针卡10所具有的多层布线基板38的部分俯视图。
如图9所示,本发明的变形例6的探针卡10的多层布线基板38在将图2所示的一对导通布线线路44a、一对布线线路44b、一对连接电极44c以及薄膜电阻体46设为一组电阻电路部时,设置多组电阻电路部。在图9中,在该多组电阻电路部中,三个电阻电路部使薄膜电阻体46的长度方向的位置一致,平行地排列有三个的列在两个电阻体长度方向上并列地配置。
与本发明的一个实施方式同样地,在各列的电阻电路部的侧方夹着薄膜电阻体配置有两对散热基座连接部,但位于相邻的电阻电路部之间的散热基座连接部在相邻的电阻电路部共用,因此,在相邻的电阻电路部之间配置有两个散热基座连接部。
并且,在每列以覆盖绝缘板41和多组绝缘保护层45和散热基座连接部49的方式设有散热部47B。
由此,即使在绝缘板41设有多组一对导通布线线路44a、一对布线线路44b、一对连接电极44c、绝缘保护层45、薄膜电阻体46、基座部48以及散热基座连接部49的情况下,也以跨过它们的方式设有散热部47B,因此,能够防止绝缘板41局所地温度上升,能够尽可能地使绝缘板41的温度均匀化。因此,能够更加防止在绝缘板41产生过剩的应力。
另外,也可以设于每列并使散热部47B彼此间连接。
本发明并不限定于上述的一个实施方式和变形例,例如,作为导通布线线路44a、布线线路44b、连接电极44c、基座部48、散热基座连接部49等的布线金属材料,与所述的例子无关地,能够使用多种金属材料,此外,薄膜电阻体除了所述的Ni-Cr合金之外,还能够利用像Cr-Pd合金、Ti-Pd合金、氧化钽、氮化钽、Cr单体以及Ti单体这样的金属材料适当地形成。
多层布线基板的各合成树脂层除了所述的聚酰亚胺合成树脂层、聚酰亚胺合成膜形成之外,还能够利用多种绝缘性合成树脂材料形成。
此外,在本发明的一个实施方式和变形例中,以散热基座连接部49在薄膜电阻体46的侧方等间隔地设置两对并且分别是相同的宽度的情况进行了说明,但是,既可以仅形成一对,也可以形成三对以上。此外,相邻的散热基座连接部49的间隔、薄膜电阻体46与散热基座连接部49的间隔也可以分别不同。此外,各散热基座连接部的宽度也可以不同。在薄膜电阻体46的两侧方,散热基座连接部49的数量、间隔、宽度也可以不同。通过调整这样的条件,能够细致地设定散热性能。
此外,在本发明的一个实施方式和变形例中,以散热部47在俯视时的外形形状呈矩形的情况进行了说明,但只要以不与连接电极44c相接触而是能够与散热基座连接部相连结的方式配置在薄膜电阻体46的上方,就也能够设为任意的形状。
此外,在本申请发明的试验装置1中,探针卡10与检测器32相连接,但还可以有另外的电连接器(电路板)介于探针卡10与检测器32之间。此外,也可以将本申请发明的多层布线基板应用于除了配置在检测器32与探针40之间的电气路径上的探针卡之外的电连接器。
另外,在上述实施方式的说明中,图示说明了一个薄膜电阻体46和其周边部分的构造,但薄膜电阻体46并不限定于一个,当然也可以具有多个。
产业上的可利用性
本发明能够利用于装入有薄膜电阻体的多层布线基板和使用该多层布线基板的探针卡。
附图标记说明
10、探针卡;22、探针基板;38、多层布线基板;40、探针;41、绝缘板;42(42a、42b、42c)、散热构造埋设层(第1合成树脂层、第2合成树脂层、第3合成树脂层);44a、导通布线线路;44b、布线线路;44c、连接电极;45、绝缘保护层;46、薄膜电阻体;47、散热部;48、基座部;49、散热基座连接部。

Claims (12)

1.一种多层布线基板,其设于检测器与探针之间的布线路径上,该多层布线基板的特征在于,其具有:
绝缘板,其由多个绝缘性合成树脂层构成;
布线回路,其设于所述绝缘板;
薄膜电阻体,其埋设于所述绝缘板地形成,并与所述布线回路电连接;
散热部,其在所述绝缘板的一个面上隔着所述多个绝缘性合成树脂层中的一部分与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;
基座部,其埋设于所述绝缘板地形成,隔着所述多个绝缘性合成树脂层中的一部分在与所述散热部相反的侧与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;
散热基座连接部,其在所述薄膜电阻体的侧方将所述散热部和所述基座部连接,且该散热基座连接部埋设于所述绝缘板地设置,并具有比所述绝缘板的导热率高的导热率;
一对连接电极,其设为分别与所述薄膜电阻体的两端相连接,并从所述绝缘板至少突出一部分;以及
绝缘保护层,其设为覆盖所述一对连接电极的从所述绝缘板突出的部分的一部分,
所述散热部被连成一体地设置,所述散热部设为不与所述一对连接电极相接触且与所述薄膜电阻体和所述连接电极相对地覆盖所述绝缘保护层上和位于所述绝缘保护层之间的绝缘板的面上。
2.根据权利要求1所述的多层布线基板,其特征在于,
所述散热基座连接部沿所述薄膜电阻体的长度方向地设置。
3.根据权利要求2所述的多层布线基板,其特征在于,
所述散热基座连接部在所述薄膜电阻体的两侧方夹着所述薄膜电阻体地设有多个。
4.根据权利要求3所述的多层布线基板,其特征在于,
在所述散热基座连接部中,在所述薄膜电阻体的至少一个侧方设置的多个散热基座连接部彼此之间连接。
5.根据权利要求1所述的多层布线基板,其特征在于,
所述薄膜电阻体设有多个,
所述散热部与多个所述薄膜电阻体相对地设置,
所述散热部和所述基座部通过多个所述散热基座连接部相连接。
6.一种探针卡,其中,
该探针卡具有权利要求1所述的多层布线基板。
7.一种多层布线基板,其设于检测器与探针之间的布线路径上,该多层布线基板的特征在于,其具有:
绝缘板,其由多个绝缘性合成树脂层构成;
布线回路,其设于所述绝缘板;
薄膜电阻体,其埋设于所述绝缘板地形成,并与所述布线回路电连接;
散热部,其在所述绝缘板的一个面上隔着所述多个绝缘性合成树脂层中的一部分与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;
基座部,其埋设于所述绝缘板地形成,隔着所述多个绝缘性合成树脂层中的一部分在与所述散热部相反的侧与所述薄膜电阻体相对地设置,并具有比所述绝缘板的导热率高的导热率;
散热基座连接部,其在所述薄膜电阻体的侧方将所述散热部和所述基座部连接,且该散热基座连接部埋设于所述绝缘板地设置,并具有比所述绝缘板的导热率高的导热率;
一对连接电极,其设为分别与所述薄膜电阻体的两端相连接,并从所述绝缘板至少突出一部分;以及
绝缘保护层,其设为覆盖所述一对连接电极的从所述绝缘板突出的部分的一部分和位于所述一对连接电极之间的绝缘板的面上,
所述散热部被连成一体地设置,所述散热部设为不与所述一对连接电极相接触且与所述薄膜电阻体和所述连接电极相对地覆盖所述绝缘保护层上。
8.根据权利要求7所述的多层布线基板,其特征在于,
所述散热基座连接部沿所述薄膜电阻体的长度方向地设置。
9.根据权利要求8所述的多层布线基板,其特征在于,
所述散热基座连接部在所述薄膜电阻体的两侧方夹着所述薄膜电阻体地设有多个。
10.根据权利要求9所述的多层布线基板,其特征在于,
在所述散热基座连接部中,在所述薄膜电阻体的至少一个侧方设置的多个散热基座连接部彼此之间连接。
11.根据权利要求7所述的多层布线基板,其特征在于,
所述薄膜电阻体设有多个,
所述散热部与多个所述薄膜电阻体相对地设置,
所述散热部和所述基座部通过多个所述散热基座连接部相连接。
12.一种探针卡,其中,
该探针卡具有权利要求7所述的多层布线基板。
CN201780027906.4A 2016-05-06 2017-04-06 多层布线基板和使用该多层布线基板的探针卡 Active CN109073680B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-093025 2016-05-06
JP2016093025A JP6652443B2 (ja) 2016-05-06 2016-05-06 多層配線基板及びこれを用いたプローブカード
PCT/JP2017/014387 WO2017191726A1 (ja) 2016-05-06 2017-04-06 多層配線基板及びこれを用いたプローブカード

Publications (2)

Publication Number Publication Date
CN109073680A CN109073680A (zh) 2018-12-21
CN109073680B true CN109073680B (zh) 2021-01-05

Family

ID=60202924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027906.4A Active CN109073680B (zh) 2016-05-06 2017-04-06 多层布线基板和使用该多层布线基板的探针卡

Country Status (6)

Country Link
US (1) US11099227B2 (zh)
JP (1) JP6652443B2 (zh)
KR (1) KR102084108B1 (zh)
CN (1) CN109073680B (zh)
TW (1) TWI635571B (zh)
WO (1) WO2017191726A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345320B2 (ja) * 2019-04-25 2023-09-15 東京エレクトロン株式会社 検査装置及びプローブカードの温度調整方法
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
CN115989417A (zh) * 2020-11-17 2023-04-18 日本电子材料株式会社 探针卡用多层布线基板以及探针卡
KR102594037B1 (ko) * 2021-04-29 2023-10-25 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1565150A (zh) * 2002-05-21 2005-01-12 株式会社大和工业 层间连接结构及其形成方法
CN1805657A (zh) * 2004-12-21 2006-07-19 日东电工株式会社 配线电路基板
CN1873935A (zh) * 2005-05-31 2006-12-06 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
CN101162716A (zh) * 2006-10-11 2008-04-16 新光电气工业株式会社 具有内置式电子元件的基板及其制造方法
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
CN104284531A (zh) * 2013-07-04 2015-01-14 株式会社村田制作所 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
CN104812160A (zh) * 2014-01-24 2015-07-29 株式会社村田制作所 多层布线基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722484A (ja) 1993-06-30 1995-01-24 Nippon Telegr & Teleph Corp <Ntt> エレクトロマイグレ―ション寿命評価用配線構体
JP2878088B2 (ja) * 1993-10-07 1999-04-05 日本電気株式会社 半導体装置およびその製造方法
JPH07115175A (ja) * 1993-10-14 1995-05-02 Nec Corp 半導体装置
US5886877A (en) 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP2977124B2 (ja) 1995-10-13 1999-11-10 株式会社メイコー 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
JPH09153679A (ja) * 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
JPH10197561A (ja) 1997-01-13 1998-07-31 Micronics Japan Co Ltd 検査用ヘッドの基板
JP3284969B2 (ja) * 1998-05-11 2002-05-27 日本電気株式会社 多層配線基板
JP2001345205A (ja) 2000-03-30 2001-12-14 Victor Co Of Japan Ltd プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
TWI275803B (en) * 2005-10-17 2007-03-11 Mjc Probe Inc Probe device of probe card
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
JP2008145238A (ja) 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
JP2008172173A (ja) * 2007-01-15 2008-07-24 Denso Corp 半導体装置
JP5012191B2 (ja) 2007-05-14 2012-08-29 株式会社日本マイクロニクス 多層配線板およびその製造方法並びにプローブ装置
JP5199859B2 (ja) 2008-12-24 2013-05-15 株式会社日本マイクロニクス プローブカード
JP5589283B2 (ja) * 2009-01-30 2014-09-17 日本電気株式会社 配線基板及びその製造方法
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1565150A (zh) * 2002-05-21 2005-01-12 株式会社大和工业 层间连接结构及其形成方法
CN1805657A (zh) * 2004-12-21 2006-07-19 日东电工株式会社 配线电路基板
CN1873935A (zh) * 2005-05-31 2006-12-06 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
CN101162716A (zh) * 2006-10-11 2008-04-16 新光电气工业株式会社 具有内置式电子元件的基板及其制造方法
CN104284531A (zh) * 2013-07-04 2015-01-14 株式会社村田制作所 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
CN104812160A (zh) * 2014-01-24 2015-07-29 株式会社村田制作所 多层布线基板

Also Published As

Publication number Publication date
TWI635571B (zh) 2018-09-11
TW201742192A (zh) 2017-12-01
KR20180128969A (ko) 2018-12-04
JP2017201263A (ja) 2017-11-09
WO2017191726A1 (ja) 2017-11-09
JP6652443B2 (ja) 2020-02-26
KR102084108B1 (ko) 2020-03-03
US20200400739A1 (en) 2020-12-24
US11099227B2 (en) 2021-08-24
CN109073680A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109073680B (zh) 多层布线基板和使用该多层布线基板的探针卡
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
US7227370B2 (en) Semiconductor inspection apparatus and manufacturing method of semiconductor device
US9271393B2 (en) Multilayer wiring base plate and probe card using the same
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
KR101442354B1 (ko) 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
JP4343256B1 (ja) 半導体装置の製造方法
KR101431915B1 (ko) 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
US20230408547A1 (en) Probe-card multilayer wiring substrate and probe card
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
US11231443B2 (en) Semiconductor device test socket
KR100394334B1 (ko) 집적회로장치의 평가에 이용되는 반도체장치
JP4492976B2 (ja) 半導体装置
JP5707222B2 (ja) 半導体集積回路装置の製造方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JP2005340485A (ja) 検査用基板の製造方法及び検査用基板の補正治具
JPH0786467A (ja) バーンインソケット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant