CN101288351A - 印刷布线基板及印刷布线基板的制造方法 - Google Patents

印刷布线基板及印刷布线基板的制造方法 Download PDF

Info

Publication number
CN101288351A
CN101288351A CNA2006800382550A CN200680038255A CN101288351A CN 101288351 A CN101288351 A CN 101288351A CN A2006800382550 A CNA2006800382550 A CN A2006800382550A CN 200680038255 A CN200680038255 A CN 200680038255A CN 101288351 A CN101288351 A CN 101288351A
Authority
CN
China
Prior art keywords
mentioned
wiring
substrate
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800382550A
Other languages
English (en)
Other versions
CN101288351B (zh
Inventor
冈本诚裕
伊藤彰二
中尾知
铃木孝直
奥出聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN101288351A publication Critical patent/CN101288351A/zh
Application granted granted Critical
Publication of CN101288351B publication Critical patent/CN101288351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种印刷布线基板，其具备：由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；与该导电层连接，贯通绝缘基材的由导电性浆组成的贯通电极；以及具有再布线部的IC芯片，IC芯片以再布线部与贯通电极连接，埋入到带布线基材的绝缘基材中，在IC芯片的再布线部的相反侧的面上夹隔粘接层而配置了支承基板，再布线部和带布线基材构成了再布线层。因此，本发明可提供能以容易的工序制作，并且不会导致成本的上升、成品率的降低，实装了高精细的部件的多层印刷布线基板。

Description

印刷布线基板及印刷布线基板的制造方法
技术领域
本发明涉及具有2层以上的布线层、内置IC或传感器等部件的多层布线基板，尤其涉及能显著地提高布线层的生产性的印刷布线基板及印刷布线基板的制造方法。
技术背景
以前是把以晶片工艺制造的元件和外部的电路或设备电连接，从外部进行来自该元件的信号传递及对元件的供电，因而使用封装基板。以前的封装基板如图1所示，是采用把分立的IC芯片101装载在其上形成再布线层102的比IC芯片大的基板103上面，以金线104等连接再布线层102和IC芯片101。
还有，以前，如图2所示，也采用在裸芯片IC101上形成金属突出部105，将其用各向异性导电粘接剂106实装在其上形成了再布线层102的基板上的封装方式。
然而，随着近几年的便携电子设备的多功能化，也要求半导体器件进一步小型化，其中大多是焦点在于封装的小型化，而IC的高集成化还在其次。
近几年，作为最终的小型封装件，正在开发只以积累法构成的晶片级·芯片尺度封装件(以下称为「WLCSP」)。该WLCSP如图3所示，是以硅晶片101作为地基，在IC101上面直接以积累法形成布线(再布线层102)，是封装件尺寸与芯片尺寸相等的最小的封装件。
可是，根据实装基板的端子间距的尺寸，在封装件上能配置的端子数受到限制，因而WLCSP的适用限于管脚数少的元件。作为扩大这种WLCSP的制约的技术，提出了芯片内置基板。该芯片内置基板是对载置在基板上的IC芯片只以积累技术构筑再布线层。
如上述芯片内置基板那样，没有芯核而只以积累法形成的布线基板适合作为用于连接以晶片工艺技术制作的具有微细布线的元件的基板。可是，该制作工艺的成本与一般印刷基板，即，对铜箔进行蚀刻而制作电路，通过粘接而多层化的东西相比，是极高的。还有，芯片内置基板的加工，需要按必要的布线层的数按次序进行，所以制作所需要的期间变长，还有，成品率也按工序数的量而积累，往往会变低。
还有，在以聚酰亚胺作为基底，把这些布线积层而多层化了的多层基板中，可以使同一层内的布线高精细化，不过，层间的连接依赖于机械的位置对准精度。因此，在这种多层基板中，对于层间连接部，需要考虑到层间的对准误差的设计，这对通路(贯通电极)的间距产生制约。
发明内容
本发明在于提供能以容易的工序制作，并且不会导致成本的上升、成品率的降低，实装了高精细的部件的多层印刷布线基板，并且提供这种印刷布线基板的制造方法。
如上所述，芯片内置基板那样的构造的只以积累法形成的布线基板，工序多，造价高。另一方面，能进行芯片实装的印刷基板虽然能进行同一层内的微细化，但在多层化时，依赖于对准的精度，因而难以成为高精细的东西。
对此，本发明所涉及的印刷布线基板具有以下构成中的任意一种，从而能提供以容易的工序实装高精细的部件而成的多层的印刷布线基板。
〔构成1〕
本发明为印刷布线基板，其特征在于，具备：由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；与该带布线基材的导电层连接，贯通绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到带布线基材的绝缘基材中，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。
〔构成2〕
本发明为印刷布线基板，其特征在于，具备：由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；在该绝缘基材的另一个面上形成的粘接层；与带布线基材的导电层连接，贯通绝缘基材及粘接层，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到粘接层中，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。
〔构成3〕
在具有上述〔构成1〕或上述〔构成2〕的印刷布线基板中，其特征在于，具备夹隔半导体装置而与带布线基材对着的支承基板，在带布线基材和支承基板之间，在除了半导体装置的设置区域以外的区域配置了隔离片。
根据本构成，由于配置了隔离片及支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。
还有，本发明所涉及的印刷布线基板的制造方法，具有以下构成，从而能以容易的工序制作实装高精细的部件而成的多层的印刷布线基板。
〔构成4〕
本发明为印刷布线基板，其特征在于，具备：由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；与该带布线基材的导电层连接，贯通绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到带布线基材的绝缘基材中，在半导体装置的再布线部的相反侧的面上夹隔粘接层而配置了支承基板，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。还有，由于配置了支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。
〔构成5〕
本发明为印刷布线基板，其特征在于，具备：由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；在该绝缘基材的另一个面上形成的粘接层；与带布线基材的导电层连接，贯通绝缘基材及粘接层，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到粘接层中，在半导体装置的再布线部的相反侧的面上夹隔粘接层而配置了支承基板，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。还有，由于配置了支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。
〔构成6〕
本发明为印刷布线基板，其特征在于，具备：由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；与该带布线基材的导电层连接，贯通绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到带布线基材的绝缘基材中，在半导体装置的再布线部的相反侧的面上夹隔至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层而配置了支承基板，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。还有，由于配置了支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。
〔构成7〕
本发明为印刷布线基板，其特征在于，具备：由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；在该绝缘基材的另一个面上形成的粘接层；与带布线基材的导电层连接，贯通绝缘基材及粘接层，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到粘接层中，在半导体装置的再布线部的相反侧的面上夹隔至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层而配置了支承基板，半导体装置的再布线部和带布线基材构成了再布线层。
根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。还有，由于配置了支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。
〔构成8〕
在具有上述〔构成4〕至上述〔构成7〕中的任意一种的印刷布线基板中，其特征在于，在带布线基材和支承基板之间，在除了半导体装置的设置区域以外的区域配置了隔离片。
根据本构成，能抑制绝缘基材或粘接层的流动，能减少翘曲。
〔构成9〕
在具有上述〔构成1〕至上述〔构成8〕中的任意一种的印刷布线基板中，其特征在于，具有多张带布线基材，具备连接这些带布线基材的导电层彼此间的贯通电极，连接这些带布线基材的导电层彼此间的贯通电极和连接一个带布线基材的导电层及半导体装置的再布线部间的贯通电极由同一材料组成。
根据本构成，带布线基材彼此的层间连接所使用的贯通电极和进行与半导体装置的连接的贯通电极由同一材料组成，因而制作容易。
〔构成10〕
本发明为印刷布线基板，其特征在于，具备：由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个第1带布线基材；与上述第1带布线基材的上述导电层连接，贯通上述绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的第1贯通电极；由绝缘基材及在该绝缘基材的另一个面上形成的导电层组成的至少一个第2带布线基材；与上述第2带布线基材的上述导电层连接，贯通该第2带布线基材的绝缘基材，与上述第1带布线基材的上述导电层电连接的第2贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，上述半导体装置位于上述第1带布线基材及上述第2带布线基材之间，以上述再布线部与上述第1贯通电极连接，上述半导体装置的再布线部和上述第1带布线基材构成了再布线层。
根据本构成，可以在夹着半导体装置的第1和第2带布线基材上配置端子，能提高实装密度。
还有，本发明所涉及的印刷布线基板的制造方法具有以下构成，从而能以容易的工序制造实装高精细的部件而成的多层的印刷布线基板。
〔构成11〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成12〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成13〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把其上形成了粘接层的支承基板，使该粘接层与半导体装置的再布线部的相反侧的面接触而进行配置，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成14〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把其上形成了粘接层的支承基板，使该粘接层与半导体装置的再布线部的相反侧的面接触而进行配置，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成15〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把其上形成了至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层的支承基板，使该粘接层与半导体装置的再布线部的相反侧的面接触而进行配置，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成16〕
本发明为印刷布线基板的制造方法，其特征在于，具有：在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于贯通电极进行位置对准，把其上形成了至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层的支承基板，使该粘接层与半导体装置的再布线部的相反侧的面接触而进行配置，把该半导体装置相对于绝缘基材的粘接层通过热压接进行预固定的工序；以及通过作为单一工序的加热压制来进行绝缘基材彼此的粘接及绝缘基材和半导体装置的粘接以及构成贯通电极的导电性浆的固化的工序。
〔构成17〕
本发明为印刷布线基板的制造方法，其特征在于，具备：在一个面上形成了导电层的第1绝缘基材上形成通路孔，对该通路孔印刷填充导电性浆，将其作为贯通电极的工序；把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把该半导体装置夹隔层间粘接材相对于上述绝缘基材通过热压接进行预固定的工序；在另一个面上形成了导电层的第2绝缘基材上形成通路孔，对该通路孔印刷填充导电性浆，将其作为贯通电极的工序；把上述第2绝缘基材相对于上述第1绝缘基材夹隔层间粘接材进行积层，把上述半导体装置夹入该各绝缘基材间，并且使该各绝缘基材的贯通电极彼此抵接的工序；以及通过作为单一工序的加热压制来同时进行利用上述层间粘接材的粘接及成为上述贯通电极的导电性浆的固化的工序。
附图说明
[图1]图1是表示以前的印刷布线基板的构成的断面图。
[图2]图2是表示以前的另一印刷布线基板的构成的断面图。
[图3]图3是表示以前的又一印刷布线基板的构成的断面图。
[图4]图4是表示本发明所涉及的第1实施方式的印刷布线基板的构成的断面图。
[图5]图5(a)～(f)是表示本发明的第1实施方式所涉及的印刷布线基板的制造方法的工序断面图。
[图6]图6(a)～(d)是表示本发明的第1实施方式所涉及的印刷布线基板中内置的IC芯片的制造方法的工序断面图。
[图7]图7(a)～(c)是表示本发明的第1实施方式所涉及的印刷布线基板1A的制造例的断面图。
[图8]图8是表示本发明的第2实施方式所涉及的印刷布线基板的构成的断面图。
[图9]图9是表示本发明的第3实施方式所涉及的印刷布线基板的构成的断面图。
[图10]图10是表示本发明的第4实施方式所涉及的印刷布线基板的构成的断面图。
[图11]图11(a)～(c)是表示本发明的第4实施方式所涉及的印刷布线基板的制造方法的各工序(后半部分的工序)的断面图。
[图12]图12(a)～(c)是表示本发明的第4实施方式所涉及的印刷布线基板中内置的IC芯片的制造方法的工序断面图。
[图13]图13是表示本发明的第5实施方式所涉及的印刷布线基板的构成的断面图。
[图14]图14是表示本发明的第6实施方式所涉及的印刷布线基板的构成的断面图。
[图15]图15是表示本发明的第7实施方式所涉及的印刷布线基板的构成的断面图。
[图16]图16(a)～(c)是表示本发明的第7实施方式所涉及的印刷布线基板的制造方法的各工序(后半部分的工序)的断面图。
[图17]图17是表示本发明的第8实施方式所涉及的印刷布线基板的构成的断面图。
[图18]图18是表示本发明的第9实施方式所涉及的印刷布线基板的构成的断面图。
[图19]图19表示本发明的第10实施方式所涉及的印刷布线基板的构成。
[图20]图20(a)～(f)是表示本发明的第10实施方式所涉及的印刷布线基板的制造方法中的各工序(前半部分的工序)的断面图。
[图21]图21(a)～(d)是表示本发明的第10实施方式的第2带布线基材的制作例的断面图。
[图22]图22(a)～(d)是表示本发明的第10实施方式所涉及的印刷布线基板的制造方法中的各工序(后半部分的工序)的断面图。
[图23]图23是表示本发明所涉及的第11实施方式的印刷布线基板的构成的断面图。
[图24]图24是表示本发明的第12实施方式所涉及的印刷布线基板的构成的断面图。
[图25]图25(a)～(f)是表示本发明的第13实施方式所涉及的印刷布线基板的制造方法的工序断面图。
[图26]图26(a)及(b)是表示本发明的第13实施方式所涉及的印刷布线基板的制造方法的工序断面图。
[图27]图27(a)及(b)是表示本发明的第13实施方式所涉及的印刷布线基板的制造方法的工序断面图。
[图28]图28是表示本发明的第14实施方式所涉及的印刷布线基板的断面图。
[图29]图29(a)及(b)是表示本发明的第14实施方式所涉及的印刷布线基板的制造方法的工序断面图。
[图30]图30(a)～(d)是表示本发明的第14实施方式所涉及的电缆布线板的制造方法的工序断面图。
[图31]图31是表示本发明的第14实施方式的印刷布线基板的变形例的断面图。
[图32]图32是表示本发明的其他实施方式的印刷布线基板的构成的断面图。
[图33]图33是表示本发明的其他实施方式的印刷布线基板的构成的断面图。
具体实施方式
以下，参照附图来说明实施本发明的最佳方式。
〔第1实施方式〕
图4是表示本发明的第1实施方式所涉及的印刷布线基板1A的构成的断面图。
本发明所涉及的印刷布线基板(多层布线基板)1A，如图4所示，是在其上形成了构成作为再布线层的一部分的再布线部的导体层(IC再布线层)15、设置在支承基板2上面的作为半导体装置的IC芯片3上面，积层预先个别制作的带布线基材4A、4B，将其一揽子多层化而大致构成的。
IC芯片3上形成的导体层15和带布线基材4A，各自的层间导通用垫通过由导电性浆组成的贯通电极5A而连接，构成了再布线部。还有，IC芯片3埋入到带布线基材4A中包含的绝缘基材中。
图5(a)～(f)是表示本实施方式所涉及的印刷布线基板1A的制造方法中的各工序(前半部分的工序)的断面图。
以下，用图5说明该印刷布线基板的制造方法。
〔1〕
如图5(a)所示，在由聚酰亚胺树脂薄膜组成的绝缘层7A的单面上设置了成为导电层的铜箔8的单面覆铜板(以下称为CCL(Copper CladLaminate))上，采用光刻法形成未图示的抗蚀刻剂之后，使用把氯化二铁作为主要成分的蚀刻剂，通过化学蚀刻，如图5中的(b)所示，形成电路图形8A。
在本实施方式中，使用了绝缘层7A的厚度为25μm，铜箔8的厚度为12μm的CCL。另外，CCL也可以使用在铜箔8上涂布聚酰亚胺漆而使漆固化了的采用所谓浇注法制作的东西。还有，除此之外，作为CCL，还可以使用在聚酰亚胺树脂薄膜上溅射种层，通过镀敷而使铜生长而成的CCL、滚轧或由粘接剂粘合电解铜箔和聚酰亚胺树脂薄膜而成的CCL。
还有，绝缘层7A不必一定是聚酰亚胺树脂薄膜，也可以使用液晶聚合物等塑料薄膜。还有，铜的蚀刻剂不限于把氯化二铁作为主要成分的东西，也可以使用把氯化二铜作为主要成分的蚀刻剂。
〔2〕
如图5(c)所示，在经过上述〔1〕的工序所得的CCL的与电路图形8A相反侧的面上，通过加热压接而粘合层间粘接材9A及树脂薄膜10。层间粘接材9A使用25μm厚的环氧系热固化性薄膜粘接材，树脂薄膜10使用25μm厚的聚酰亚胺薄膜。在加热压接中使用真空积层装置，在减压下的气氛中，在层间粘接材9的固化温度以下的温度，以0.3MPa的压力压制而使之粘合。绝缘层7A及层间粘接材9A构成具有粘接性的绝缘基材。另外，作为绝缘层7A，如果采用由其自身具有热塑性的树脂或半固化状态的热固化树脂组成的具有粘接性的东西，就不需要粘合层间粘接材9。
这里使用的层间粘接材9A不限于环氧系的热固化性薄膜粘接材，也可以使用丙烯系等粘接材，也可以是以热塑性聚酰亚胺等为代表的热塑性粘接材。还有，层间粘接材9A不必一定是薄膜状，也可以涂布漆状的树脂来使用。树脂薄膜10除了可以使用聚酰亚胺以外，也可以使用PET(聚对苯二甲酸乙二酯：poly ethylene terephthalate)、PEN(聚萘二甲酸乙二酯：poly ethylene naphthalate)等塑料薄膜，还有，也可以使用可通过UV(紫外线)照射而粘接、剥离的薄膜。
〔3〕
其次，如图5(d)所示，在上述绝缘层7A、层间粘接材9A及树脂薄膜10上，使用YAG激光，成形直径100μm的通路孔11，并且在铜箔8上，开直径30μm程度的小孔12。然后，施以CF4及O2混合气体所涉及的等离子体除尘处理之后，如图5(e)所示，采用网版印刷法，在通路孔11及小孔12中填充导电性浆作为贯通电极5A之后，剥离树脂薄膜10。此时，由印刷填充了的导电性浆组成的贯通电极5A的尖端，按剥离了的树脂薄膜10的厚度量，从层间粘接材9A的表面突出，形成突起。
另外，为了形成通路孔11及小孔12而使用的激光，除了使用YAG激光以外，也可以使用二氧化碳激光、准分子激光等。还有，也可以通过钻孔机加工、化学性的蚀刻来形成通路孔11及小孔12。等离子体除尘处理所使用的气体的种类不限于CF4及O2混合气体，也可以使用Ar等其他惰性气体。还有，也可以不是这种干处理，而是使用药液的湿除尘处理。构成贯通电极5的导电性浆采用了包含从镍、银、铜中选择的至少1种低电阻的金属粒子和从锡、铋、铟、铅中选择的至少1种低熔点金属粒子，混合了把环氧树脂作为主要成分的粘合剂成分所得的浆，不过不限于此。
〔4〕
图6是表示IC芯片的制作例的断面图。
其次，用图6表示IC芯片的制作例。如图6(a)所示，例如，在各芯片区域内，形成垫13A，在以硅晶片构成的半导体基板13的表面上，旋转涂敷液状的感光性聚酰亚胺前驱体，采用光刻技术，在垫13A上面形成接触孔14A。然后，如图6中的(b)所示，进行烧制，形成绝缘层14。
其次，如图6(c)所示，采用半添加法，在接触孔内及绝缘层14上面，形成成为再布线部的导体层15。通过探测进行检查之后，如图6(d)所示，通过划片而实现IC芯片3的单片化。
另外，在本实施方式中，绝缘层14的材料采用了感光性聚酰亚胺前驱体，不过，也可以采用其他材料，如苯并环丁烯(BCB)、聚氧化二溴苯(PBO)等。还有，感光性树脂不必一定限于通过旋转涂敷来涂布，也可以是幕式涂敷、网版印刷、喷雾涂敷等。并且，感光性树脂不限于液状的东西，也可以在半导体基板13上积层薄膜状的树脂。还有，一般而言，也可以在被覆、保护IC芯片表面的氧化硅或氮化硅等无机绝缘皮膜上直接形成导体层15。对于这样制作的IC芯片3的电路，除了通常的导电用电路以外，也可以赋予电感、电容、电阻等的功能。
〔5〕
然后，如图5(f)所示，在上述〔3〕的工序中制作的基材上，把上述〔4〕的工序中制作的IC芯片3靠半导体芯片用支架进行位置对准，在层间粘接材9A及构成贯通电极5A的导电性浆的固化温度以下加热，进行预固定。
〔6〕
图7(a)～(c)是表示本发明所涉及的第1实施方式的印刷布线基板1A的制造方法中的各工序(后半部分的工序)的断面图。
其次，如图7(a)所示，在上述〔5〕的工序中形成的带布线基材4A的形成了电路图形8A的一侧，把通过与上述〔1〕至〔3〕的工序同样的工序而制作的带布线基材4B，利用未图示的图形，进行位置对准。带布线基材4B，与上述〔5〕的工序中形成的带布线基材4A同样，具有绝缘层7B、层间粘接剂9B、贯通电极5B、电路图形8B。另外，在带布线基材4B上设置的电路图形8B及贯通电极5B，按在与带布线基材4A组装时构成希望的再布线(按可从IC芯片上的垫向实装基板实装的方式而设置的布线层)的方式来设定。
还有，在带布线基材4A的形成了电路图形8A的一侧的相反侧，在避开IC芯片3的区域，配置了在40μm厚的树脂薄膜16的单面上粘接25μm厚的粘接材17而成的隔离片18。而且，在IC芯片3的下层侧，作为夹隔IC芯片3而与带布线基材4A对着的支承基板2而配置、积层了100μm厚的铜箔。
隔离片18在积层了时在与IC芯片3重叠的部位，预先形成了比IC芯片3的面积略大的开口19。另外，关于隔离片18的材料，树脂薄膜16优选的是使用与上述〔1〕的工序中制作的带布线基材4A的绝缘层7A同样的树脂，不过，也可以使用其他树脂、金属等。粘接材17优选的是使用与上述〔2〕的工序中制作的带布线基材4A的层间粘接材9A同样的材料，不过，也可以使用其他材料。还有，在相对于芯片尺寸，并不怎么扩大最上层的基板上的布线间距的场合，可以省略该隔离片18。
支承基板2不限于铜箔，也可以使用其他金属板、树脂板，不过，优选的是膨胀系数与作为IC芯片3的主构成物的硅的膨胀系数接近，散热特性出色的物质，例如，也可以使用由铜从两侧夹入钼、殷钢合金而成的金属板等。
〔7〕
然后，对上述〔6〕的工序中制作的积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行加热压接，如图7(b)所示，进行一揽子多层化。此时，与层间粘接材9A、9B的固化(绝缘基材彼此的粘接及绝缘基材和IC芯片3的粘接)同时，进行构成贯通电极5A、5B的导电性浆的固化。另外，在这里，「固化」不仅指热固化(交联反应)，也包含通过加热而软化了的材料变冷、固化的情况。
如图7(a)、(b)所示，层间粘接材9A以及具有粘接性的绝缘层7A在加热压接时流动，填充在IC芯片3和绝缘层7A、支承基板2、隔离片18互相之间产生的间隙中。由此把IC芯片3粘接·封入布线基板内。还有，靠与IC芯片3接触的粘接材的适度的弹性而产生缓解周围的材料对IC芯片3带来的热应力等的作用。
在这里，作为构成再布线层的一部分的带布线基材4A、4B，采用预先形成电路的单面CCL，并且对于层间连接，使用印刷填充了的导电性浆所构成的贯通电极5A、5B，从而能在所有工序中排除镀敷工序，与以前的积累方式相比，能大幅度缩短生产时间。而且，构成各层的基材是预先制作的，因而能在各工序中排除所发生的不良品，能避免成品率的积累。对于层间连接用的导电性浆，例如，适用特开2000-49460号公报记载的，以层间粘接材的固化温度程度的低温进行合金化的组成的东西，就能使得导电性浆内的金属粒子彼此以及铜的连接垫和导电性浆内的金属粒子扩散结合，确保与整块金属、镀敷所涉及的层间连接同等的连接可靠性。
〔8〕
然后，如图7(c)所示，在上述〔7〕的工序中制作的多层板上，形成阻焊剂20及焊料突出部21。阻焊剂20是用液状的感光性树脂进行网版印刷，按图形曝光后进行显影而形成的。焊料突出部21是用焊料浆进行图形印刷，通过回流而形成为球状。通过以上工序就能得到本实施方式所涉及的印刷布线基板(多层布线基板)1A。
〔第2实施方式〕
图8是表示本发明所涉及的第2实施方式的印刷布线基板1B的构成的断面图。
另外，在以下各实施方式中，对于与上述第1实施方式的印刷布线基板1A同样的部件付以同样的符号而省略其说明。
本实施方式所涉及的印刷布线基板1B如图8所示，在与绝缘层7A粘合的层间粘接材9A的厚度为充分填埋IC芯片3的厚度的场合，可以省略在第1实施方式的上述〔5〕的工序中记述的隔离片18。
〔第3实施方式〕
图9是表示本发明所涉及的第3实施方式的印刷布线基板1C的构成的断面图。
还有，在本实施方式所涉及的印刷布线基板1C中，如图9所示，是在IC芯片3的上方，只积层1层带布线基材4A而构成再布线层。在本实施方式中在带布线基材4A的布线图形8A上面形成了突出部21。另外，在本实施方式中，带布线基材4A为1层，不过，也可以是3层以上的多层。另外，支承基板2也可以在第1实施方式的〔7〕的工序中一揽子积层后除去。
〔第4实施方式〕
图10是表示本发明所涉及的第4实施方式的印刷布线基板1D的构成的断面图。
该实施方式所涉及的印刷布线基板(多层布线基板)1D，如图10所示，是在其上形成了成为再布线部的一部分的导体层15、夹隔粘接材2a而装载在支承基板2上面的半导体装置IC芯片3上面，积层预先个别制作的带布线基材4A，进行一揽子多层化而构成的。
在IC芯片3上形成的导体层15和带布线基材4A，与上述第1实施方式同样，各自的层间导通用垫通过由导电性浆组成的贯通电极5A连接，构成再布线层。还有，IC芯片3埋入到带布线基材4A中包含的绝缘基材(粘接材)中。
该印刷布线基板1D的制造方法中的前半部分的工序与图5所示的第1实施方式的前半部分的工序同样。
还有，在该实施方式中，IC芯片3与图6所示的第1实施方式的IC芯片3同样制作。该IC芯片3，如图5(f)所示，是靠半导体芯片用支架进行位置对准，在层间粘接材9A及构成贯通电极5A的导电性浆的固化温度以下加热，进行预固定。
图11(a)～(c)是表示本发明所涉及的第4实施方式的印刷布线基板层1D的制造方法的各工序(后半部分的工序)的断面图。
在该实施方式中，如图11(a)所示，在结束了前半部分的工序的带布线基材4A的形成了电路图形8A的一侧，把通过与上述工序同样的工序制作的带布线基材4A利用未图示图形进行位置对准。还有，在带布线基材4A的形成了电路图形8A的一侧的相反侧，配置在40μm厚的树脂薄膜16的单面上粘合25μm厚的粘接材17而成的隔离片18。并且，在IC芯片3的下层侧，作为在IC芯片3的导体层15的相反侧的面上夹隔粘接层而配置的支承基板2，配置、积层了在25μm厚的聚酰亚胺薄膜上粘合25μm厚的粘接材2a而成的基材。
在隔离片18中，在积层了时与IC芯片3重叠的部位，预先形成比IC芯片3的面积略大的开口19。另外，隔离片18的材料优选的是，树脂薄膜16使用与绝缘层7A相同的树脂，不过，也可以使用其他树脂、金属等。粘接材17优选的是使用与层间粘接材9A相同的材料，不过，也可以使用其他材料。还有，在相对于芯片尺寸，并不怎么扩大最上层的基板上的布线间距的场合，可以省略该隔离片18。
支承基板2不限于在25μm厚的聚酰亚胺薄膜上粘合25μm厚的粘接材2a而成的基材，可以使用其他树脂板、金属板，不过，优选的是膨胀系数与作为IC芯片3的主构成物的硅的膨胀系数接近，散热特性出色的物质，例如，也可以使用在由铜从两侧夹入钼、殷钢合金而成的金属板等上粘合粘接材而成的基材。
其次，如图11(b)所示，对在到现在为止的工序中制作的积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行加热压接，进行一揽子多层化。此时，与层间粘接材9A及粘接材2a的固化(绝缘层7A、7B彼此的粘接及绝缘层7A和IC芯片3的粘接)同时，进行构成贯通电极5A、5B的导电性浆的固化。另外，在这里，「固化」不仅指热固化(交联反应)，也包含通过加热而软化了的材料变冷、固化的情况。
层间粘接材9A、粘接材2a以及具有粘接性的绝缘层7A在加热压接时流动，填充在IC芯片3和绝缘层7A、支承基板2、隔离片18之间产生的间隙中(图11(a)及(b))。由此把IC芯片3粘接·封入布线基板内。还有，靠与IC芯片3接触的粘接材2a的适度的弹性而产生缓解周围的材料对IC芯片3带来的热应力等的作用。
在这里，作为构成再布线层的一部分的带布线基材4A、4B，采用预先形成电路的单面CCL，并且对于层间连接，使用印刷填充了的导电性浆所构成的贯通电极5A、5B，从而能在所有工序中排除镀敷工序，与以前的积累方式相比，能大幅度缩短生产时间。而且，构成各层的基材是预先制作的，因而能在各工序中排除所发生的不良品，能避免成品率的积累。对于层间连接用的导电性浆，例如，适用特开2000-49460号公报记载的，以层间粘接材的固化温度程度的低温进行合金化的组成的东西，就能使得导电性浆内的金属粒子彼此以及铜的连接垫和导电性浆内的金属粒子扩散结合，确保与整块金属、镀敷所涉及的层间连接同等的连接可靠性。
然后，如图11(c)所示，在到现在为止的工序中制作的多层板上，形成阻焊剂20及焊料突出部21。阻焊剂20是用液状的感光性树脂进行网版印刷，按图形曝光后进行显影而形成的。焊料突出部21是用焊料浆进行图形印刷，通过回流而形成为球状。通过以上工序就能得到本实施方式所涉及的印刷布线基板(多层布线基板)1D。
这样，在支承基板2和IC芯片3的背面之间有粘接材存在，从而能提高IC芯片3和支承基板2的贴紧力。还有，在后边的工序中固化压制本发明中的多层板，结果，与背面没有粘接层的构造比较，提高了基板整体的平坦性。
另外，作为IC芯片3，优选的是如图12(a)～(c)所示，在半导体基板13的表面上被覆了的第1绝缘层14A上面具有通过镀敷形成的导体层15，该导体层15所构成的电路部15A由第2绝缘层14B被覆的构成。
图12(a)表示的IC芯片3是以第2绝缘层14B全面地掩盖导电层15中的电路部15A，以第2绝缘层14B只掩盖成为焊接部的部分的周缘，大体上露出焊接部的构成。图12(b)表示的IC芯片3是不掩盖成为焊接部的导电层15的周缘，把导电层15的连接面积设定得大的情况。还有，图12(c)是使得成为焊接部的导电层15的侧壁部也露出而以第2绝缘层14B进行包围的情况，构成贯通电极5A的导电性浆进入到导电层15的侧壁部，因而具有能减小贯通电极5A和导电层15的连接电阻的这种优点。
这种构造的IC芯片3与贯通电极连接之后能防止导电层15露出，从而能防止导电层15腐食。还有，在对带布线基材4A的贯通电极5A定位、预固定IC芯片3的场合，由于IC芯片3的位置精度的问题，导电性浆(贯通电极5A)的突起有可能与通过IC芯片3的焊接部间的电路部15A接触，而这样以第2绝缘层14B掩盖电路部15A就能防止接触。这种接触是IC芯片3上面的布线尺寸越细越显著。还有，导电性浆的突起会在定位IC芯片3的热压接工序中被压破而在面内方向蔓延很多，而以第2绝缘层14B掩盖电路部15A就能防止接触。因此，根据这种构造的IC芯片3，即使是焊接部和电路部之间短的场合也不必减细贯通电极5A而使其不碰到电路部15A，可以扩大通路直径，使IC芯片3上面的布线尺寸微细化，减小通路间距。
在本实施方式中，如图12(a)～(c)所示，把IC芯片3做成具有第1绝缘层14A、导电层15、第2绝缘层14B的构造，从而具有以第2绝缘层14B保护导电层15的效果。
〔第5实施方式〕
图13是表示本发明所涉及的第5实施方式的印刷布线基板1E的构成的断面图。
本实施方式所涉及的印刷布线基板1E是在上述的第4实施方式中，省略了隔离片18的例子。在该实施方式中，把与绝缘层7A粘合的层间绝缘材9A的厚度设定成充分填埋IC芯片3的厚度。本实施方式中的其他构成与上述第4实施方式同样，因而省略说明。
〔第6实施方式〕
图14是表示本发明所涉及的第6实施方式的印刷布线基板1F的构成的断面图。
还有，在本实施方式所涉及的印刷布线基板1F中，是在上述的第4实施方式中，在IC芯片3的上方只积层1层带布线基材4A作为再布线层的一部分。另外，带布线基材也可以是3层以上的多层。
〔第7实施方式〕
图15是表示本发明所涉及的第7实施方式的印刷布线基板1G的构成的断面图。
该实施方式中的印刷布线基板(多层布线基板)1G，如图15所示，是在IC芯片3上面形成了成为再布线部的一部分的导体层15，在夹隔粘接材2b而装载在支承基板2上面的半导体装置IC芯片3上面，积层预先个别制作的带布线基材4A，进行一揽子多层化而构成的。
在IC芯片3上形成的导体层15和带布线基材4A、4B，与上述第1实施方式同样，各自的层间导通用垫通过由导电性浆组成的贯通电极5A、5B连接，构成再布线层。还有，IC芯片3埋入到带布线基材4A中包含的绝缘基材中。
在该印刷布线基板1G的制造方法的前半部分的工序与图5所示的第1实施方式的前半部分的工序同样，因而省略说明。
在该实施方式中，IC芯片3与图6所示的第1实施方式的IC芯片3同样制作。该IC芯片3，如图5(f)所示，是靠半导体芯片用支架进行位置对准，在层间粘接材9A及构成贯通电极5A的导电性浆的固化温度以下加热，进行预固定。
图16(a)～(c)是表示本发明所涉及的第7实施方式的印刷布线基板1G的制造方法的各工序(后半部分的工序)的断面图。
在该实施方式中，其次，如图16(a)所示，在结束了前半部分的工序的带布线基材4A的形成了电路图形8A的一侧，把通过与上述工序同样的工序制作的带布线基材4A利用未图示图形进行位置对准。还有，在带布线基材4A的形成了电路图形8A的一侧的相反侧，配置在40μm厚的树脂薄膜16的单面上粘合25μm厚的粘接材17而成的隔离片18。并且，在IC芯片3的下层侧，作为在IC芯片3的导体层15的相反侧的面上夹隔粘接层而配置的支承基板2，配置、积层了在100μm厚的铜箔上粘合25μm厚的粘接材2a而成的基材。另外，在隔离片18中，在积层了时与IC芯片3重叠的部位，预先形成比IC芯片3的面积略大的开口19。另外，隔离片18的材料优选的是，树脂薄膜16使用与绝缘层7A相同的树脂，不过，也可以使用其他树脂、金属等。粘接材17优选的是使用与层间粘接材9A相同的材料，不过，也可以使用其他材料。还有，在相对于芯片尺寸，并不怎么扩大基板上的布线间距的场合，可以不要该隔离片18。
在粘合于支承基板2上面的粘接材2a的一部分，如图16(a)所示，在IC芯片3的下面所接触的区域的一部分或整体上，配置了导热性材料2b。作为该导热性材料2b，可以使用在粘接材中含有热传导性高的无机添加物的所谓导热性粘接剂。在本发明中使用了热导率0.5W/m·K的导热性粘接材。
支承基板2不限于在100μm的铜箔上粘合25μm厚的粘接材2a而成的基材，可以使用其他树脂板、金属板，不过，优选的是膨胀系数与作为IC芯片3的主构成物的硅的膨胀系数接近，散热特性出色的物质，例如，也可以使用在由铜从两侧夹入钼、殷钢合金而成的金属板等的一部分上粘合粘接材而成的基材。
在本实施方式所涉及的印刷布线基板1G中，在支承基板2和IC芯片3的下面之间的至少一部分上有导热性材料2b存在，从而能效率很好地向基板外部释放在IC芯片3中产生的热，因而能使用进行高速运算处理等IC芯片、处理大电流的IC芯片等发热性高的IC芯片。
其次，如图16(b)所示，对在到现在为止的工序中制作的积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行加热压接，进行一揽子多层化。此时，与层间粘接材9A、9B及粘接材2a的固化(绝缘层彼此的粘接及绝缘层和IC芯片3的粘接)同时，进行构成贯通电极5A、5B的导电性浆的固化。另外，在这里，「固化」不仅指热固化(交联反应)，也包含通过加热而软化了的材料变冷、固化的情况。
层间粘接材9A、9B和粘接材2a以及具有粘接性的绝缘层7在加热压接时流动，填充在IC芯片3和绝缘层、支承基板2或隔离片18之间产生的间隙中(图16(a)及(b))。由此把IC芯片3粘接·封入布线基板内。还有，靠与IC芯片3接触的粘接材的适度的弹性而产生缓解周围的材料对IC芯片3带来的热应力等的作用。
在这里，作为构成再布线层的一部分的带布线基材4A、4B，采用预先形成电路的单面CCL，并且对于层间连接，使用印刷填充了的导电性浆所构成的贯通电极5A、5B，从而能在所有工序中排除镀敷工序，与以前的积累方式相比，能大幅度缩短生产时间。而且，构成各层的基材是预先制作的，因而能在各工序中排除所发生的不良品，能避免成品率的积累。对于层间连接用的导电性浆，例如，适用特开2000-49460号公报记载的，以层间粘接材的固化温度程度的低温进行合金化的组成的东西，就能使得导电性浆内的金属粒子彼此以及铜的连接垫和导电性浆内的金属粒子扩散结合，确保与整块金属、镀敷所涉及的层间连接同等的连接可靠性。
然后，如图16(c)所示，在到现在为止的工序中制作的多层板上，形成阻焊剂20及焊料突出部21。阻焊剂20是用液状的感光性树脂进行网版印刷，按图形曝光后进行显影而形成的。焊料突出部21是用焊料浆进行图形印刷，通过回流而形成为球状。通过以上工序就能得到本实施方式所涉及的印刷布线基板(多层布线基板)1G。
〔第8实施方式〕
图17是表示本发明所涉及的第8实施方式的印刷布线基板1H的构成的断面图。
在本实施方式所涉及的印刷布线基板1H中，导热性材料2b不必只在IC芯片3和支承基板2之间存在，而是图17所示，层间粘接材全部由导热性材料2b所组成的导热性粘接材构成。
〔第9实施方式〕
图18是表示本发明所涉及的第9实施方式的印刷布线基板1I的构成的断面图。
在本实施方式中，导热性材料2b在制作工序的途中不必与支承基板2粘合，而是图15所示，可以与IC芯片3的下面粘合。
另外，在该场合，作为IC芯片3的制造方法，在图6(a)表示的划片前的晶片的背面上粘合导热性材料2b，此后进行单片化，从而能容易地获得在电路的相反侧粘合导热性材料2b而成的IC芯片3。
〔第10实施方式〕
图19表示本发明所涉及的第10实施方式的印刷布线基板30的构成。
本实施方式涉及的印刷布线基板(多层布线基板)30，如图19所示，是把其上形成了构成作为再布线层的一部分的导体层15的半导体装置IC芯片3a设置在预先个别制作的第1带布线基材33上面，并且由该第1带布线基材33和预先个别制作的第2带布线基材34夹住IC芯片3a，进行一揽子多层化而构成的。
IC芯片3上形成的导体层15和带布线基材33，各自的层间导通用垫通过由导电性浆组成的第1贯通电极44而连接，构成再布线部。还有，IC芯片3埋入到第1带布线基材33的层间粘接材35中。
还有，第2布线付基材34能通过贯通电极等而与IC芯片3a连接，而且在第2带布线基材34上面，通过垫部36而与别的IC芯片3b连接(半导体装置)。
图20是表示本实施方式所涉及的印刷布线基板30的制造方法中的各工序(前半部分的工序)的断面图。
以下，用图20说明该印刷布线基板的制造方法。
〔1A〕
首先，制作第1带布线基材33。即，如图20(a)所示，在由聚酰亚胺树脂薄膜组成的绝缘层38的单面上设置了成为导电层的铜箔39的单面覆铜板上，采用光刻法形成抗蚀刻剂之后，使用把氯化二铁作为主要成分的蚀刻剂，通过化学蚀刻，如图20(b)所示，形成电路图形39A。
作为CCL，使用了在由25μm厚的聚酰亚胺树脂薄膜组成的绝缘层38上粘合12μm厚的铜箔39而成的东西。另外，该CCL也可以使用在铜箔8上涂布聚酰亚胺漆而使漆固化了的采用所谓浇注法制作的东西。还可以使用在聚酰亚胺树脂薄膜上溅射种层，通过镀敷而使铜生长而成的CCL、滚轧或由粘接剂粘合电解铜箔和聚酰亚胺树脂薄膜而成的CCL。
还有，绝缘层38不必一定是聚酰亚胺树脂薄膜，也可以使用液晶聚合物等塑料薄膜。还有，铜的蚀刻剂不限于把氯化二铁作为主要成分的东西，也可以使用把氯化二铜作为主要成分的蚀刻剂。
〔2A〕
如图20(c)所示，在经过上述〔1A〕的工序所得的CCL的与电路图形相反侧的面上，通过加热压接而粘合层间粘接材40及树脂薄膜41。层间粘接材40使用25μm厚的环氧系热固化性薄膜粘接材，树脂薄膜10使用25μm厚的聚酰亚胺薄膜。在加热压接中使用真空积层装置，在减压下的气氛中，以层间粘接材40的固化温度以下的温度，以0.3MPa的压力压制而使之粘合。绝缘层38及层间粘接材40构成具有粘接性的绝缘基材。另外，作为绝缘层38，如果采用由其自身具有热塑性的树脂或半固化状态的热固化树脂组成的具有粘接性的东西，就不需要粘合层间粘接材40。
这里使用的层间粘接材40不限于环氧系的热固化性薄膜粘接材，也可以使用丙烯系等粘接材，也可以是以热塑性聚酰亚胺等为代表的热塑性粘接材。还有，层间粘接材40不必一定是薄膜状，也可以涂布漆状的树脂来使用。树脂薄膜41除了可以使用聚酰亚胺以外，也可以使用PET(聚对苯二甲酸乙二酯：poly ethylene terephthalate)、PEN(聚萘二甲酸乙二酯：poly ethylene naphthalate)等塑料薄膜，还有，也可以使用可通过UV(紫外线)照射而粘接、剥离的薄膜。
〔3A〕
其次，如图20(d)所示，在上述绝缘层38、层间粘接材40及树脂薄膜41上，使用YAG激光，成形直径100μm的通路孔42，并且在电路图形39A上，开直径30μm程度的小孔43。然后，施以CF4及O2混合气体所涉及的等离子体除尘处理之后，如图20(e)所示，采用网版印刷法，在通路孔42及小孔43中填充导电性浆作为第1贯通电极44之后，剥离树脂薄膜41。此时，由印刷填充了的导电性浆组成的第1贯通电极44的尖端，按剥离了的树脂薄膜41的厚度量，从层间粘接材40的表面突出，形成突起。
另外，为了形成通路孔42及小孔43而使用的激光，除了使用YAG激光以外，也可以使用二氧化碳激光、准分子激光等。还有，也可以通过钻孔机加工、化学性的蚀刻来形成通路孔42及小孔43。等离子体除尘处理所使用的气体的种类不限于CF4及O2混合气体，也可以使用Ar等其他惰性气体。还有，也可以不是干处理，而是使用药液的湿除尘处理。构成第1贯通电极44的导电性浆在本实施方式中采用了包含从镍、银、铜中选择的至少1种低电阻的金属粒子和从锡、铋、铟、铅中选择的至少1种低熔点金属粒子，混合了把环氧树脂作为主要成分的粘合剂成分所得的浆。
〔4A〕
IC芯片3a采用与表示上述第1实施方式的图6同样的方法制作。
〔5A〕
然后，如图20(f)所示，在上述〔3A〕的工序中制作的第1带布线基材33上，把上述〔4A〕的工序中制作的IC芯片3a靠半导体芯片用支架进行位置对准，在层间粘接材40及构成第1贯通电极44的导电性浆的固化温度以下加热，进行预固定。
〔6A〕
图21是表示第2带布线基材34的制作例的断面图。
首先，如图21(a)所示，在由聚酰亚胺树脂薄膜组成的绝缘层45的两面上设置了成为导电层的铜箔46的两面CCL上，与上述〔1A〕的工序同样，采用光刻法形成抗蚀刻剂之后，使用把氯化二铁作为主要成分的蚀刻剂，通过化学蚀刻，如图21(b)所示，形成电路图形46A。
在这里，CCL使用了在由25μm厚的聚酰亚胺树脂薄膜组成的绝缘层45上两面粘合12μm厚的铜箔46而成的东西。该CCL也可以使用采用所谓浇注法制作的CCL。还可以使用在聚酰亚胺树脂薄膜上溅射种层，通过镀敷而使铜生长而成的CCL、滚轧或由粘接剂粘合电解铜箔和聚酰亚胺树脂薄膜而成的CCL。
还有，绝缘层45也可以使用液晶聚合物等塑料薄膜。还有，铜的蚀刻剂不限于把氯化二铁作为主要成分的东西，也可以使用把氯化二铜作为主要成分的蚀刻剂。
如图21(c)所示，在绝缘层45及一个面的电路图形46A上，使用YAG激光，成形直径100μm的通路孔47，并且在另一个面的电路图形46A上，开直径30μm程度的小孔48。然后，施以CF4及O2混合气体所涉及的等离子体除尘处理之后，如图21(d)所示，采用网版印刷法，在通路孔47及小孔48中填充导电性浆作为第2贯通电极4。
另外，为了形成通路孔47及小孔48而使用的激光也可以使用二氧化碳激光、准分子激光等。还有，也可以通过钻孔机加工、化学性的蚀刻来形成通路孔47及小孔48。在等离子体除尘处理中，也可以使用Ar等其他惰性气体，还有，也可以是湿除尘处理。
构成第2贯通电极49的导电性浆，与第1贯通电极44同样，采用了包含从镍、银、铜中选择的至少1种低电阻的金属粒子和从锡、铋、铟、铅中选择的至少1种低熔点金属粒子，混合了把环氧树脂作为主要成分的粘合剂成分所得的浆。
〔7A〕
图22是表示本实施方式所涉及的印刷布线基板30的制造方法中的各工序(后半部分的工序)的断面图。
如图22(a)所示，在经过上述〔5A〕的工序的第1带布线基材33的预固定了IC芯片3a的一侧(设置了电路图形39A的一侧的相反侧)，把在40μm厚的树脂薄膜51的单面上粘合25μm厚的层间粘接材52而成的第3布线基材53采用未图示的图形进行位置对准，进行配置。该第3布线基材53是通过与上述〔1A〕到〔3A〕的工序同样的工序制作的东西。在该第3布线基材53中，在积层了时与IC芯片3a重叠的部位，预先形成了比IC芯片3a的面积略大的开口54。此时，IC芯片3a的上面和第3布线基材53的层间粘接材52的表面大体上位于同一平面上。还有，在本实施方式中，在第3带布线基材53上第3贯通电极56设置在与上述第1及第2贯通电极44、49重合的位置。这样，因为贯通电极44、56、49是重合的构造，所以能提高印刷布线基板30的强度和刚性。
另外，对于第3布线基材53的材料，优选的是，树脂薄膜51使用与上述〔1A〕的工序中制作的基材的绝缘层38相同的树脂，不过，也可以使用其他树脂、金属等。层间粘接材52优选的是使用与上述〔2A〕的工序中制作的基材的层间粘接材40相同的材料，不过，也可以使用其他材料。还有，在相对于芯片尺寸，并不怎么扩大基板上的布线间距的场合，可以不要该该第3布线基材53。还有，该第3布线基材53是设置了成为导体层的铜箔55的带布线基板，不过，也可以不设置该铜箔55，而是作为单纯的基材。
然后，在IC芯片3a的上层侧，把第2带布线基材34采用未图示的图形进行位置对准，进行积层。
〔8A〕
然后，如图22(b)所示，对上述〔7A〕的工序中制作积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行加热压接，进行一揽子多层化。此时，与层间粘接材40的固化(绝缘基材彼此的粘接及绝缘基材和IC芯片3a的粘接)同时，进行构成第1贯通电极44的导电性浆及构成第2贯通电极47的导电性浆的固化。另外，在这里，「固化」不仅指热固化(交联反应)，也包含通过加热而软化了的材料变冷、固化的情况。
层间粘接材40以及具有粘接性的绝缘层38在加热压接时流动，填充在IC芯片3a和绝缘基材或第3布线基材53之间产生的间隙中(图22(a)及(b))。由此把IC芯片3a粘接·封入布线基板内。还有，靠与IC芯片3a接触的粘接材的适度的弹性而产生缓解周围的材料对IC芯片3a带来的热应力等的作用。
在这里，作为构成再布线层的一部分的第1带布线基材33，采用预先形成电路的单面CCL，并且对于层间连接，使用印刷填充了的导电性浆所构成的第1贯通电极44，从而能在所有工序中排除镀敷工序，与以前的积累方式相比，能大幅度缩短生产时间。而且，构成各层的基材是预先制作的，因而能在各工序中排除所发生的不良品，能避免成品率的积累。对于层间连接用的导电性浆，例如，适用特开2000-49460号公报记载的，以层间粘接材的固化温度程度的低温进行合金化的组成的东西，就能使得导电性浆内的金属粒子彼此以及铜的连接垫和导电性浆内的金属粒子扩散结合，确保与整块金属、镀敷所涉及的层间连接同等的连接可靠性。
〔9A〕
然后，如图22(c)所示，在上述〔8A〕的工序中制作的多层板上，形成阻焊剂20及焊料突出部21。阻焊剂20是用液状的感光性树脂进行网版印刷，按图形曝光后进行显影而形成的。焊料突出部21是用焊料浆进行图形印刷，通过回流而形成为球状。通过以上工序就能得到本发明所涉及的印刷布线基板(多层布线基板)30。
〔10A〕
再然后，如图22(d)所示，就可以在按上述方式构成的印刷布线基板(多层布线基板)30的单面上，实装其上形成了再布线层的IC芯片3b等。
根据本实施方式的构造，从多层布线基板上实装的芯片出来的布线是大致垂直拉下的，因而与以前的多层布线基板比较，不必为布线拉下而增大封装件面积，能三维地进行IC芯片积层。还有，各层间由再布线层中内置的导电浆通路连接，因而与积层封装件而由焊料突出部连接的以前的多层布线基板比较，能减薄封装件。
〔第11实施方式〕
图23是表示本发明所涉及的第11实施方式的印刷布线基板30A的构成的断面图。另外，本实施方式相对于上述第10实施方式是第2带布线基材34不同。
即，本实施方式所涉及的印刷布线基板30A中的第2带布线基材34，如图23所示，使用了由镀敷通路49A填充通路孔而成的填充通路。在上述第10实施方式中，在第2带布线基材34的布线部(电路图形46A)和第2贯通电极49的电连接仅靠由布线部(电路图形46A)的电路厚度度和第2贯通电极49的直径决定的面积的接触而连接，而在本实施方式中，镀敷通路49A是由第2贯通电极49和电路图形46A形成一体的东西，因而基板整体的电连接可靠性更加提高。
〔第12实施方式〕
图24是表示本发明所涉及的第12实施方式的印刷布线基板30B的构成的断面图。
本实施方式所涉及的印刷布线基板30B，如图24所示，是把第1带布线基材33及IC芯片3a跨多段积层而成的东西。印刷布线基板30B是在同一平面内(同一第1带布线基材33上面)配置多个IC芯片3a而构成的。
在本实施方式中，能把多个IC芯片3a封在印刷布线基板30B内，提高封装件密度。
〔第13实施的方式〕
其次，说明本发明所涉及的第13实施方式的印刷布线基板30C。图25～图27表示印刷布线基板30C的制造方法。
首先，如图25(a)所示，准备在由例如聚酰亚胺树脂薄膜组成的绝缘层61的一个面上粘合例如12μm厚的铜箔62而成的CCL。另外，在本实施方式中使用了在绝缘层61上粘合铜箔62而成的CCL，不过，也可以使用在铜箔62上涂布聚酰亚胺漆而使之固化的采用所谓浇注法制作的CCL。还可以使用在聚酰亚胺树脂薄膜上溅射种层，通过镀敷而使铜生长而成的CCL、滚轧或由粘接剂粘合电解铜箔和聚酰亚胺树脂薄膜而成的CCL。还有，绝缘层61也可以使用液晶聚合物等塑料薄膜。还有，铜的蚀刻剂不限于把氯化二铁作为主要成分的东西，也可以使用把氯化二铜作为主要成分的蚀刻剂。
接着，在铜箔62上面，采用光刻技术把未图示的抗蚀刻剂图形化之后，采用把例如氯化二铁作为主要成分的蚀刻剂，通过湿蚀刻而形成电路图形62A。此后，如图25(b)所示，除去抗蚀刻剂。
此后，如图25(c)所示，在绝缘层61的与电路图形62A相反侧的面上，通过加热压接而粘合层间粘接材63及树脂薄膜64。层间粘接材63使用25μm厚的环氧系热固化性薄膜粘接材，树脂薄膜10使用25μm厚的聚酰亚胺薄膜。在加热压接中使用真空积层装置，在减压下的气氛中，以层间粘接材62的固化温度以下的温度，以0.3MPa的压力压制而使之粘合。另外，所使用的层间粘接材63不限于环氧系的热固化性薄膜粘接材，也可以是以热塑性聚酰亚胺等为代表的热塑性粘接材。还有，层间粘接材63不必一定是薄膜状，也可以涂布漆状的树脂来使用。树脂薄膜64除了可以使用聚酰亚胺以外，也可以使用PET、PEN等塑料薄膜，还有，也可以使用可通过UV(紫外线)照射而粘接、剥离的薄膜。
其次，如图25(d)所示，在电路图形62A、层间粘接材63及树脂薄膜64上，用YAG激光，成形直径100μm的通路孔65，并且在电路图形62A上，开直径30μm程度的小孔66。然后，施以CF4及O2混合气体所涉及的等离子体除尘处理之后，如图25(e)所示，采用网版印刷法，在通路孔65及小孔66中填充导电性浆作为贯通电极67之后，剥离树脂薄膜64。此时，由印刷填充了的导电性浆组成的贯通电极67的尖端，按剥离了的树脂薄膜64的厚度量，从层间粘接材63的表面突出，形成突起。这样就能制作第1带布线基材68。
其次，如图25(f)所示，在第1带布线基材68上，把IC芯片3a靠半导体芯片支架进行位置对准，在粘接材及导电性浆的固化温度以下加热，进行预固定。
接着，如图26(a)所示，在第1带布线基材68的层间粘接材63一侧，把第2带布线基材69、两面带布线基材70、第3带布线基材71依次利用未图示的图形进行位置对准、加热，从而将其预固定。
另外，第2带布线基材69按离IC芯片3的外形具有50μm的空隙而形成开口72。该第2带布线基材69在绝缘层76的一个面上形成了电路图形77，在另一个面上设置了层间粘接材78，具有贯通电极78。
两面带布线基材70是在由聚酰亚胺组成的绝缘层73的两面上形成电路图形74，在这些电路图形74彼此夹隔绝缘层73而重叠的部分形成贯通孔，跨该贯通孔内壁及两电路图形74施以镀敷而形成通孔75。另外，该两面带布线基材70可以适用与不开孔的铜箔的背面通过镀敷而获得导通的所谓激光通路类型的东西、不是通过镀敷而是通过导电性浆而获得导通的东西等所有两面带布线基材。还有，可以按照IC芯片3a的厚度，增减以与第1带布线基材68同样的方法制作的带布线基材的张数。
还有，第3带布线基材71也可以采用与第1带布线基材68同样的方法制作，在绝缘层79的一个面上形成电路图形80，在另一个面上设置层间粘接材81，具有贯通电极82。
其次，对图26(a)的积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行一揽子加热压接。此时，与各层间粘接材63、77、81的固化(绝缘基材彼此的粘接及绝缘基材和IC芯片3a的粘接)同时，进行构成各贯通电极67、75、82的导电性浆的固化。
如图26(b)所示，层间粘接材在加热压接时流动，填充在IC芯片3a和周围的部件之间产生的间隙中。还有，通孔75内也由层间粘接材填充。由此把IC芯片3a粘接·封入布线基板内。还有，靠与IC芯片3a接触的层间粘接材的适度的弹性而产生缓解周围的材料对IC芯片3a带来的热应力等的作用。
其次，如图27(a)所示，使得第1带布线基材68及第3带布线基材71的外侧的电路图形62A、80的希望的部分露出而形成阻焊剂83。该阻焊剂83是以液状的感光性树脂进行网版印刷，按图形曝光后进行显影而形成的。
然后，如图27(b)所示，在第1带布线基材68的外侧形成了的阻焊剂83上面装载IC芯片3b，以接合线85连接IC芯片3b的垫部84和电路图形62A。还有，第3带布线基材71的外侧的电路图形80在从阻焊剂83露出的地方形成焊料突出部21。该焊料突出部21是用焊料浆进行图形印刷，通过回流而形成为球状。焊料突出部21可在第3带布线基材71的底面全域配置。这样就完成了本实施方式所涉及的印刷布线基板30C的制作。
如图27(b)所示，本实施方式所涉及的印刷布线基板30C是IC芯片3a由层间粘接材包围的构成，在成为最外层的第1带布线基材68和第3带布线基材71的外侧面上设置了电路图形62A、80。
该印刷布线基板30C在内部封装了IC芯片3a，并且表面还可以实装电子元件。还有，本实施方式的印刷布线基板30C能解决在加热的环境试验中空隙内的空气膨胀的力使层间剥离的问题。
〔第14实施方式〕
图28是表示本发明所涉及的第14实施方式的印刷布线基板30D的断面图。
该印刷布线基板30D可以在形成了再布线层的一部分的IC芯片3a上面，积层预先个别制作的第1带布线基材68、具有挠性的电缆布线板87、第2带布线基材71，对其进行一揽子多层化来制作。还有，在印刷布线基板30D的第1带布线基材68上面连接、固定连接器86。该连接器86是靠焊料94把由引导框架构成的端子部86A焊接在第1带布线基材68的电路图形62A上。再有，IC芯片3a是靠层间粘接材大体上覆盖全表面的构成。再有，设置成电缆布线板87的端部与印刷布线基板30D的中间层结合。IC芯片3a配置在电缆布线板87上形成的开口部92内。
以下，用图29说明印刷布线基板30D的制造方法。
第1带布线基材68的制造方法与上述第13实施方式中的第1带布线基材68的制造方法同样，因而省略说明。如图29(a)所示，相对于该第1带布线基材68，把IC芯片3a用半导体芯片支架进行位置对准，并且把第2带布线基材79相对于第1带布线基材68进行位置对准，在粘接材及导电性浆的固化温度以下加热而进行预固定。
另外，电缆布线板87具备隔离片和电缆的功能，可以通过图30(a)～(d)表示的工序来制作。
首先，如图30(a)所示，准备在由例如聚酰亚胺树脂薄膜组成的绝缘层87的两面上设置了铜箔89的CCL。其次，在铜箔89上面，采用光刻技术把未图示的抗蚀刻剂图形化之后，采用把例如氯化二铁作为主要成分的蚀刻剂，通过湿蚀刻而形成电路图形89A，除去抗蚀刻剂(参照图30(b))。如图30(c)所示，用YAG激光，在绝缘层87的给定位置，开例如直径100μm的通路孔90，在绝缘层87的一个面侧形成的电路图形89上开小孔91。此后，形成比IC芯片3a的面积略大的开口部92。其次，施以等离子体除尘处理之后，如图30(d)所示，在通路孔90中填充导电性浆而形成贯通电极93。
对图29(a)所示的预固定了的积层体，采用真空固化压制机，在1kPa以下的减压气氛中进行一揽子加热压接。此时，与各层间粘接材63、81的固化(绝缘基材彼此的粘接及绝缘基材和IC芯片3a的粘接)同时，进行构成各贯通电极67、82的导电性浆的固化。
如图29(b)所示，层间粘接材在加热压接时流动，填充在电缆布线板87的开口部92内、在IC芯片3a和周围的部件之间产生的间隙中。由此把IC芯片3a粘接·封入布线基板内。还有，靠与IC芯片3a接触的层间粘接材的适度的弹性而产生缓解周围的材料对IC芯片3a带来的热应力等的作用。
另外，本实施方式的印刷布线基板30D是把具有挠性的电缆布线板87的一部分多层化了的构造(称为部分多层布线基板)。作为以前的部分多层布线基板，有在具有挠性的电缆布线板的一部分上积层在例如玻璃纤维中浸渍了环氧树脂的所谓玻璃环氧基板，开通孔，通过镀敷来取得层间导通的东西。这种布线基板具备挠性部(柔性)和硬质部(刚性)，因而有时也称为刚性柔性基板(R-F基板)。
这种刚性柔性基板中的部分多层部是为了实装用于连接别的电缆布线板的连接器、信号的过滤用IC等表面实装部件(以下称为SMT)而形成的，不过，因为要形成镀敷通孔，实装连接器、IC等SMT部件，所以需要一定的面积。因此，布线基板的小型化、小面积化有限，从而阻碍了电子元件整体的小型化。本实施方式所涉及的印刷布线基板30D是把以前实装在多层部表面上的IC芯片埋入基板内部，并且层间导通采用了能埋设在布线基板内层任意地方的导电性浆通路，因而与以前的刚性柔性基板相比，能在多层部进行高密度实装。因此，结果能减小部分多层部的面积。
图31是本实施方式的变形例，可以是处于未由层间粘接材结合的区域的构成印刷布线基板30D的所有层都由具有挠性的软质的材料形成的构成。
以上，对于各实施方式进行了说明，不过，在本发明中，可以在所有制作工序中排除镀敷工序，与以前的封装件基板相比，能大幅度缩短生产时间。而且，构成各层的基材是预先制作的，因而能在各工序中排除所发生的不良品，能避免成品率的积累。
还有，在本发明中，作为层间连接用的导电性浆，适用以层间粘接材的固化温度程度的低温进行合金化的组成的东西，能使得导电性浆内的金属粒子彼此以及铜的连接垫的金属粒子及浆的金属粒子扩散结合，确保与整块金属、镀敷所涉及的层间连接同等的连接可靠性。
再有，在本发明中，配置了支承基板，从而能抑制绝缘基材或粘接层的流动，能减少翘曲。
即，本发明能提供可通过容易的工序来制作，并且不会导致成本的上升、成品率的降低，实装了高精细部件的多层印刷布线基板，还有，能提供这种印刷布线基板的制造方法。
〔其他实施方式〕
以上，对于本发明的各实施方式进行了说明，但不应该认为，作为上述实施方式所披露的一部分的论述及附图限定该发明。对于本领域技术人员来说，可以根据该披露而导出各种替代实施方式、实施例及运用技术。
在上述各实施方式中，例如图5(a)～(f)所示，是按在对CCL进行加工而形成的通路孔11和小孔12中填充导电性浆，形成以贯通电极5A构成的突起，连接该突起和IC芯片3的导体层15的方式构成的，不过，如图32及图33所示，也可以是在通路连接带上设置导电性浆，靠该导电性浆使IC芯片3的导体层15和带布线基材4B的电路图形(包含通路连接带)8B来导通的构成。
图32所示的印刷布线基板是积层了带布线基材4C、4A、4B，并且在具有面向设置了贯通电极5B的通路孔的小孔96的电路图形(通路连接带)8B和电路图形8D上面夹隔导电性浆95而连接了IC芯片3。在这里，通路孔内的导电性浆和电路图形8B上的导电性浆95是靠电路图形8B上的小孔96而互相混合或无界面地一体化、固化的。在导电性浆含有作为粘结剂的树脂的场合，成为通路孔内的导电性浆和电路图形8B上的导电性浆95通过小孔96而混合了的状态；在通过金属粒子的扩散结合而取得导通的场合，成为小孔96的上下的导电性组成物中的金属互相扩散结合的状态。
图33所示的印刷布线基板是在带布线基材8B的电路图形(通路连接带)8B上通过导电性浆95而连接IC芯片3的导体层15，在该带布线基材8B上面积层了带布线基材4D，是IC芯片3被内置的构造。在带布线基材4D上设置了贯通电极5D。另外，在电路图形8D上不形成小孔。还有，在带布线基材4C上形成的电路图形8C上也不形成小孔。带布线基材4B和带布线基材4D通过在电路图形8B上形成了贯通电极5B、5D的小孔96而成为一体。在图33所示的实施方式中，是贯通电极5B、5D一体化为1个柱状的构造，贯通电极5B、5D彼此混合进行金属扩散结合而以不形成界面的状态连续形成，具有高的连接可靠性。同样，IC芯片3的导体层15和电路图形(通路连接带)8B的连接也具有高的连接可靠性。还有，贯通电极彼此通过小孔而上下一体化，因而也提高了印刷布线基板的机械强度。
图32及图33所示的印刷布线基板，与上述各实施方式同样，通过积层带布线基材的这种简便的工序而以高的连接可靠性连接、装载电子元件。
工业实用性
本发明的印刷布线基板可用于手机、便携电子设备、家电产品、医疗设备等各种电子设备的制作领域。

Claims (27)

1.一种印刷布线基板，其特征在于，具备：
由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述带布线基材的绝缘基材中，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
2.一种印刷布线基板，其特征在于，具备：
在绝缘基材的一个面上形成导电层，在上述绝缘基材的另一个面上形成粘接层的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材及上述粘接层，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述粘接层中，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
3.根据权利要求2所述的印刷布线基板，其特征在于，上述半导体装置，除了与上述贯通电极连接的部分以外，表面被上述粘接层覆盖。
4.根据权利要求1或2所述的印刷布线基板，其特征在于，
具备夹隔上述半导体装置而与上述带布线基材对着的支承基板，
在上述带布线基材和上述支承基板之间，在除了上述半导体装置的设置区域以外的区域配置了隔离片。
5.一种印刷布线基板，其特征在于，具备：
由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述带布线基材的绝缘基材中，
在上述半导体装置的上述再布线部的相反侧的面上，夹隔粘接层而配置了支承基板，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
6.一种印刷布线基板，其特征在于，具备：
在绝缘基材的一个面上形成导电层，在上述绝缘基材的另一个面上形成粘接层的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材及上述粘接层，面对上述绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述粘接层中，
在上述半导体装置的上述再布线部的相反侧的面上，夹隔粘接层而配置了支承基板，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
7.一种印刷布线基板，其特征在于，具备：
由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述带布线基材的绝缘基材中，
在上述半导体装置的上述再布线部的相反侧的面上，夹隔至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层而配置了支承基板，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
8.一种印刷布线基板，其特征在于，具备：
在绝缘基材的一个面上形成导电层，在上述绝缘基材的另一个面上形成粘接层的至少一个带布线基材；
与上述带布线基材的上述导电层连接，贯通上述绝缘基材及上述粘接层，面对上述绝缘基材的另一个面的由导电性浆组成的贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置以上述再布线部与上述贯通电极连接，埋入到上述粘接层中，
在上述半导体装置的上述再布线部的相反侧的面上，夹隔至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层而配置了支承基板，
上述半导体装置的再布线部和上述带布线基材构成了再布线层。
9.根据权利要求5至8中任意一项所述的印刷布线基板，其特征在于，在上述带布线基材和上述支承基板之间，在除了上述半导体装置的设置区域以外的区域配置了隔离片。
10.根据权利要求1或2所述的印刷布线基板，其特征在于，
具有多张上述带布线基材，具备连接这些带布线基材的导电层彼此间的贯通电极，
连接这些带布线基材的导电层彼此间的贯通电极和连接一个带布线基材的导电层及上述半导体装置的再布线部间的贯通电极由同一材料组成。
11.一种印刷布线基板，其特征在于，具备：
由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个第1带布线基材；
与上述第1带布线基材的上述导电层连接，贯通上述绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的第1贯通电极；
由绝缘基材及在该绝缘基材的另一个面上形成的导电层组成的至少一个第2带布线基材；
与上述第2带布线基材的上述导电层连接，贯通该第2带布线基材的绝缘基材，与上述第1带布线基材的上述导电层电连接的第2贯通电极；以及
具有与在半导体基板上形成的电极连接的再布线部的半导体装置，
上述半导体装置位于上述第1带布线基材及上述第2带布线基材之间，以上述再布线部与上述第1贯通电极连接，
上述半导体装置的再布线部和上述第1带布线基材构成了再布线层。
12.根据权利要求11所述的印刷布线基板，其特征在于，上述第2贯通电极由导电性浆组成。
13.根据权利要求11所述的印刷布线基板，其特征在于，上述第2贯通电极由铜镀敷所形成的通孔填充材料构成。
14.根据权利要求11所述的印刷布线基板，其特征在于，上述第1贯通电极和上述第2贯通电极由同一材料构成。
15.根据权利要求11所述的印刷布线基板，其特征在于，在上述第1带布线基材及上述第2带布线基材中的至少一方的导电层上形成了垫部。
16.根据权利要求11所述的印刷布线基板，其特征在于，在上述第1带布线基材及上述第2带布线基材之间，在除了上述半导体装置的设置区域以外的区域，配置了具有与上述半导体装置大体上同一厚度的第3基材。
17.根据权利要求11所述的印刷布线基板，其特征在于，在上述第1带布线基材及上述第2带布线基材之间，在除了上述半导体装置的设置区域以外的区域，固定了具有挠性的电缆布线板的端部，上述电缆布线板与上述第1带布线基材及上述第2带布线基材中的至少一方连接。
18.根据权利要求11所述的印刷布线基板，其特征在于，上述第1带布线基材的上述导电层和上述第2带布线基材的上述导电层电连接。
19.根据权利要求1或2所述的印刷布线基板，其特征在于，上述半导体装置具有在被覆于上述半导体基板的表面上的第1绝缘层上通过镀敷形成的导体层，上述导体层被第2绝缘层被覆了一部分。
20.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把上述半导体装置相对于上述绝缘基材通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
21.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把上述半导体装置相对于上述绝缘基材的上述粘接层通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
22.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把其上形成了粘接层的支承基板使该粘接层与上述半导体装置的上述再布线部的相反侧的面接触而进行配置，把上述半导体装置相对于上述绝缘基材通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
23.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把其上形成了粘接层的支承基板使该粘接层与上述半导体装置的上述再布线部的相反侧的面接触而进行配置，把该半导体装置相对于上述绝缘基材的粘接层通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
24.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层、由具有热塑性的树脂或半固化状态的热固化树脂组成的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把其上形成了至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层的支承基板使该粘接层与上述半导体装置的上述再布线部的相反侧的面接触而进行配置，把上述半导体装置相对于上述绝缘基材的上述粘接层通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
25.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成导电层而另一个面作为粘接层的绝缘基材上形成通路孔，在该通路孔中印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把其上形成了至少一部分含热导率为0.4W/m·K以上的导热性材料的粘接层的支承基板使该粘接层与上述半导体装置的上述再布线部的相反侧的面接触而进行配置，把该半导体装置相对于上述绝缘基材的粘接层通过热压接进行预固定的工序；以及
通过作为单一工序的加热压制来进行上述绝缘基材彼此的粘接及上述绝缘基材和上述半导体装置的粘接以及构成上述贯通电极的导电性浆的固化的工序。
26.一种印刷布线基板的制造方法，其特征在于，具有：
在一个面上形成了导电层的第1绝缘基材上形成通路孔，对该通路孔印刷填充导电性浆，将其作为贯通电极的工序；
把具有与在半导体基板上形成的电极连接的再布线部的半导体装置的该再布线部相对于上述贯通电极进行位置对准，把该半导体装置夹隔层间粘接材相对于上述第1绝缘基材通过热压接进行预固定的工序；
在另一个面上形成了导电层的第2绝缘基材上形成通路孔，对该通路孔印刷填充导电性浆，将其作为贯通电极的工序；
把上述第2绝缘基材相对于上述第1绝缘基材夹隔层间粘接材进行积层，把上述半导体装置夹入该各绝缘基材间，并且使该各绝缘基材的贯通电极彼此抵接的工序；以及
通过作为单一工序的加热压制同时进行利用上述层间粘接材的粘接及成为上述贯通电极的导电性浆的固化的工序。
27.根据权利要求26所述的印刷布线基板的制造方法，其特征在于，
在把上述第2绝缘基材相对于上述第1绝缘基材夹隔层间粘接材进行积层的工序中，
在除了上述半导体装置的设置区域以外的区域，配置具有与上述半导体装置大体上同一厚度的第3绝缘基材，在上述第1绝缘基材及上述第2绝缘基材之间，与上述半导体装置一起，夹入上述第3绝缘基材。
CN2006800382550A 2005-10-14 2006-10-13 印刷布线基板及印刷布线基板的制造方法 Active CN101288351B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP300324/2005 2005-10-14
JP2005300324 2005-10-14
JP047538/2006 2006-02-23
JP2006047538 2006-02-23
JP125728/2006 2006-04-28
JP2006125728 2006-04-28
PCT/JP2006/320437 WO2007043639A1 (ja) 2005-10-14 2006-10-13 プリント配線基板及びプリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN101288351A true CN101288351A (zh) 2008-10-15
CN101288351B CN101288351B (zh) 2011-04-20

Family

ID=37942860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800382550A Active CN101288351B (zh) 2005-10-14 2006-10-13 印刷布线基板及印刷布线基板的制造方法

Country Status (7)

Country Link
US (1) US7849591B2 (zh)
EP (1) EP1951015A4 (zh)
JP (1) JP4592751B2 (zh)
KR (1) KR100987688B1 (zh)
CN (1) CN101288351B (zh)
TW (1) TWI415542B (zh)
WO (1) WO2007043639A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770959A (zh) * 2009-01-05 2010-07-07 伊姆贝拉电子有限公司 刚柔结合的组件和制造方法
CN102244061A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装结构
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN103515256B (zh) * 2012-06-15 2017-04-26 英飞凌科技股份有限公司 用于制造芯片封装的方法、芯片封装和晶圆级封装
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN110088894A (zh) * 2016-12-21 2019-08-02 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
CN110783205A (zh) * 2018-11-23 2020-02-11 北京比特大陆科技有限公司 芯片封装的方法、芯片和芯片封装组件
CN110959314A (zh) * 2017-08-04 2020-04-03 株式会社藤仓 多层印刷布线板的制造方法以及多层印刷布线板
CN111542264A (zh) * 2017-12-15 2020-08-14 阿尔卑斯阿尔派株式会社 传感器装置及其制造方法以及车辆用座椅

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849926B2 (ja) * 2006-03-27 2012-01-11 富士通株式会社 半導体装置及び半導体装置の製造方法
US8669480B2 (en) * 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) * 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5075504B2 (ja) * 2007-06-29 2012-11-21 京セラクリスタルデバイス株式会社 圧電発振器
US7605460B1 (en) * 2008-02-08 2009-10-20 Xilinx, Inc. Method and apparatus for a power distribution system
JP5003528B2 (ja) * 2008-02-25 2012-08-15 パナソニック株式会社 電子部品モジュールの製造方法
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
US8278142B2 (en) * 2008-05-22 2012-10-02 Texas Instruments Incorporated Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP5266009B2 (ja) * 2008-10-14 2013-08-21 株式会社フジクラ 部品内蔵形回路配線基板
JP5285385B2 (ja) * 2008-10-15 2013-09-11 株式会社フジクラ 積層配線基板の製造方法
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR101060842B1 (ko) * 2010-01-07 2011-08-31 삼성전기주식회사 반도체 패키지의 제조 방법
KR101124110B1 (ko) * 2010-02-16 2012-03-21 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
US8642897B2 (en) * 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US10817043B2 (en) 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9728481B2 (en) 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
CN103187312A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 圆片级封装结构中的重布线层的制备方法及形成的结构
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
JP6240756B2 (ja) * 2014-05-16 2017-11-29 富士フイルム株式会社 タッチパネル及びその製造方法
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
KR102373809B1 (ko) * 2014-07-02 2022-03-14 삼성전기주식회사 패키지 구조체 및 그 제조 방법
US10394398B2 (en) * 2015-02-27 2019-08-27 Fujikura Ltd. Wiring body, wiring board, wiring structure, and touch sensor
JP6690356B2 (ja) * 2016-03-29 2020-04-28 味の素株式会社 熱硬化性樹脂組成物
JP6866778B2 (ja) * 2017-06-12 2021-04-28 富士通株式会社 パッケージ基板及びパッケージ基板の製造方法
US10867924B2 (en) 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
US11049839B2 (en) * 2018-01-24 2021-06-29 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
KR102550329B1 (ko) * 2018-09-28 2023-07-05 가부시키가이샤 무라타 세이사쿠쇼 접속 전극 및 접속 전극의 제조 방법
KR102294984B1 (ko) * 2019-02-27 2021-08-30 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
TWI808614B (zh) * 2022-01-17 2023-07-11 大陸商廣東則成科技有限公司 軟硬複合板的製程

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
JPH06326438A (ja) * 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP4869488B2 (ja) * 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP3882540B2 (ja) 2001-07-04 2007-02-21 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3996521B2 (ja) 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
US7874066B2 (en) 2002-07-31 2011-01-25 Sony Corporation Method of manufacturing a device-incorporated substrate
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004152963A (ja) * 2002-10-30 2004-05-27 Denso Corp 電子回路と外部部品との接続方法
JP2004266094A (ja) * 2003-02-28 2004-09-24 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP4438389B2 (ja) * 2003-11-14 2010-03-24 カシオ計算機株式会社 半導体装置の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770959A (zh) * 2009-01-05 2010-07-07 伊姆贝拉电子有限公司 刚柔结合的组件和制造方法
US9674948B2 (en) 2009-01-05 2017-06-06 Ge Embedded Electronics Oy Rigid-flex electronic module
US9820375B2 (en) 2009-01-05 2017-11-14 Ge Embedded Electronics Oy Rigid-flex module and manufacturing method
CN102244061A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装结构
US9917036B2 (en) 2012-06-15 2018-03-13 Infineon Technologies Ag Chip package and a wafer level package
CN103515256B (zh) * 2012-06-15 2017-04-26 英飞凌科技股份有限公司 用于制造芯片封装的方法、芯片封装和晶圆级封装
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN109073680B (zh) * 2016-05-06 2021-01-05 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN110088894A (zh) * 2016-12-21 2019-08-02 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
CN110088894B (zh) * 2016-12-21 2023-09-12 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
CN110959314A (zh) * 2017-08-04 2020-04-03 株式会社藤仓 多层印刷布线板的制造方法以及多层印刷布线板
US11277924B2 (en) 2017-08-04 2022-03-15 Fujikura Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
CN111542264A (zh) * 2017-12-15 2020-08-14 阿尔卑斯阿尔派株式会社 传感器装置及其制造方法以及车辆用座椅
CN111542264B (zh) * 2017-12-15 2023-06-20 阿尔卑斯阿尔派株式会社 传感器装置及其制造方法以及车辆用座椅
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法
CN109003907B (zh) * 2018-08-06 2021-10-19 中芯集成电路（宁波）有限公司 封装方法
CN110783205A (zh) * 2018-11-23 2020-02-11 北京比特大陆科技有限公司 芯片封装的方法、芯片和芯片封装组件

Also Published As

Publication number Publication date
EP1951015A4 (en) 2011-03-23
KR100987688B1 (ko) 2010-10-13
KR20080056016A (ko) 2008-06-19
CN101288351B (zh) 2011-04-20
EP1951015A1 (en) 2008-07-30
TWI415542B (zh) 2013-11-11
WO2007043639A1 (ja) 2007-04-19
JP4592751B2 (ja) 2010-12-08
US7849591B2 (en) 2010-12-14
WO2007043639A9 (ja) 2007-05-31
JPWO2007043639A1 (ja) 2009-04-16
US20090154132A1 (en) 2009-06-18
TW200806137A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
CN101115353B (zh) 多层印制布线板及其制造方法
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
CN101690434B (zh) 元器件内置基板的制造方法
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
JP2005209689A (ja) 半導体装置及びその製造方法
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
JP2005217225A (ja) 半導体装置及びその製造方法
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
CN103681365A (zh) 层叠封装结构及其制作方法
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
US6596620B2 (en) BGA substrate via structure
CN101364586B (zh) 封装基板结构
CN101689539A (zh) 半导体装置及其制造方法
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
TWI506758B (zh) 層疊封裝結構及其製作方法
CN101241868B (zh) 内埋半导体组件的封装工艺及封装结构
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN101853818A (zh) 具有凹穴的封装基板结构及其制作方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant