CN110088894B - 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块 - Google Patents

电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块 Download PDF

Info

Publication number
CN110088894B
CN110088894B CN201780078785.6A CN201780078785A CN110088894B CN 110088894 B CN110088894 B CN 110088894B CN 201780078785 A CN201780078785 A CN 201780078785A CN 110088894 B CN110088894 B CN 110088894B
Authority
CN
China
Prior art keywords
wiring
electronic component
insulating layer
resin structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780078785.6A
Other languages
English (en)
Other versions
CN110088894A (zh
Inventor
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110088894A publication Critical patent/CN110088894A/zh
Application granted granted Critical
Publication of CN110088894B publication Critical patent/CN110088894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Abstract

电子部件内置基板(1)的制造方法包括：供电金属层形成工序，在基台上形成供电金属层(22)；电极形成工序，在供电金属层(22)上，通过电解镀覆法形成与供电金属层(22)连接的贯通电极(20)；第1布线形成工序，将供电金属层(22)图案化而形成第1布线(22a)；绝缘层形成工序，形成层间绝缘层(26)使得覆盖第1布线(22a)的一部分；和第2布线形成工序，至少在第1布线(22a)的一部分以及层间绝缘层(26)的一部分之上形成第2布线(24a)，使得与第1布线(22a)的一部分在层间绝缘层(26)上交叉。

Description

电子部件内置基板的制造方法、电子部件内置基板、电子部件 装置及通信模块
技术领域
本发明涉及电子部件内置基板的制造方法、电子部件内置基板、电子部件装置以及通信模块。
背景技术
近年来，在内置了电子部件的电子部件装置中，要求面积的小型化。为了进行面积的小型化，例如，使用了立体地配置布线的构造(例如，参照专利文献1)。
这样的结构的电子部件装置与平面地配置了布线的电子部件装置相比较，能够减小面积。
在先技术文献
专利文献
专利文献1：日本特开2005-310954号公报
发明内容
发明要解决的课题
但是，在立体地配置布线的情况下，存在在布线彼此之间设置绝缘层以使得在立体布线部分布线彼此不短路等、布线的制造工序变得复杂的问题。此外，在隔着绝缘层立体地配置多个布线的立体布线部分，例如，在温度变化大的环境中使用的情况下，由于热应力等，产生了布线与绝缘层的密接性差、布线容易剥离的问题。
本发明正是为了解决上述课题而完成的，其目的在于，提供一种简化布线的制造工序并且布线不易剥离的电子部件内置基板、电子部件装置、通信模块以及电子部件内置基板的制造方法。
用于解决课题的手段
为了达成上述目的，本发明的一个方式涉及的电子部件内置基板的制造方法是内置电子部件的电子部件内置基板的制造方法，包括：供电层形成工序，在基台上形成供电层；电极形成工序，在所述供电层上通过电解镀覆法形成与所述供电层连接的具有给定的图案的电极；电子部件配置工序，在所述供电层的形成了所述电极的面的上方，配置所述电子部件；密封工序，将所述电子部件密封在所述供电层之上；第1布线形成工序，将所述基台剥离，将所述供电层图案化而形成第1布线；绝缘层形成工序，形成绝缘层使得覆盖所述第1布线的一部分；和第2布线形成工序，至少在所述第1布线的一部分以及所述绝缘层的一部分之上形成第2布线，使得与所述第1布线的一部分在所述绝缘层上交叉。
由此，以往由于分别设置供电金属层和第1布线，因此需要在形成供电层并除去之后新形成第1布线，但在本制造方法中，由于将供电层图案化(再布线)为第1布线，因此能够简化电子部件内置基板的布线的制造工序。此外，由于利用供电层通过电解镀覆工法来形成电极，因此能够使供电层与电极的接合为高强度且低电阻的接合。因此，将供电层图案化而形成的第1布线和电极不易剥离，并且，能够得到良好的高频传输特性。由此，能够提供布线不易剥离的电子部件内置基板。
此外，在所述第1布线形成工序中，也可以通过湿式蚀刻将所述第1 布线图案化。
由此，第1布线形成为配置第2布线的一侧的面处的线宽度大于与配置第2布线的一侧相反侧的面的线宽度的所谓的正锥状。由此，形成在第 1布线之上的第2布线沿着第1布线的正锥状的形状形成为弯曲成为钝角。因此，在第2布线中热应力被分散，因而能够抑制第2布线断线。由此，能够提供布线不易剥离的电子部件内置基板。
此外，为了达成上述目的，本发明的一个方式涉及的电子部件内置基板，具备：电子部件；树脂构造体，以所述电子部件的一个主面露出的状态内置所述电子部件；贯通电极，贯通所述树脂构造体的两面；第1布线，形成在所述树脂构造体的表面，与所述贯通电极连接；绝缘层，配置在覆盖所述第1布线的一部分的位置；和第2布线，形成在所述第1布线以及所述绝缘层的上方，使得至少与所述第1布线的一部分交叉，所述第1布线的所述绝缘层侧的表面被粗糙化。
由此，第1布线与绝缘层的密接性变好，因此能够抑制第1布线和绝缘层剥离。因此，能够提供布线不易剥离的电子部件内置基板。
此外，所述第2布线也可以具有比所述第1布线高的延展性。
由此，如果第2布线由延展性材料形成，则即使反复施加热应力也不易断裂，因此通过第2布线与树脂构造体以及层间绝缘层的热膨胀系数之差，能够抑制第2布线从树脂构造体或层间绝缘层剥离。由此，能够提供布线不易剥离的高的电子部件内置基板。
此外，所述第1布线的侧面处的相对于与所述第1布线接触的所述树脂构造体的表面的角度，也可以是所述第1布线的所述树脂构造体侧的面处的线宽度大于所述第1布线的所述绝缘层侧的面处的线宽度的角度。
由此，第1布线与绝缘层密接的面积变大，密接性变好，因此能够抑制第1布线与绝缘层剥离。由此，能够提供布线不易剥离的电子部件内置基板。
此外，在所述第1布线和所述第2布线交叉的至少一个位置，所述第 1布线和所述第2布线的线宽度方向的剖面形状也可以是如下形状：所述第1布线中的所述树脂构造体侧的面处的线宽度与所述绝缘层侧的面处的线宽度之差相对于所述第1布线的厚度之比，大于所述第2布线的所述树脂构造体侧的面处的线宽度与所述绝缘层侧的面处的线宽度之差相对于所述第2布线的厚度之比。
由此，由于在第2布线中热应力被分散，因此能够抑制第2布线断线。由此，能够提供布线不易剥离的电子部件内置基板。
此外，在所述第1布线中，所述绝缘层侧的表面也可以与所述树脂构造体侧的表面相比被粗糙化。
由此，不仅能够提高第1布线与绝缘层的密接性，而且也能够提高第 1布线与树脂构造体的密接性。因此，能够提供布线更不易剥离的电子部件内置基板。
此外，为了达成上述目的，本发明的一个方式涉及的电子部件装置具备：安装基板；安装在所述安装基板上的具有上述的特征的电子部件内置基板；和安装部件，安装在所述电子部件内置基板上。
由此，能够提供具备具有上述的特征的电子部件内置基板的、布线不易剥离的电子部件装置。
此外，也可以具有多个所述电子部件内置基板，在所述安装基板与所述安装部件之间层叠有多个所述电子部件内置基板。
由此，能够提供布线不易剥离且层叠有多个电子部件内置基板的电子部件装置。
此外，为了达成上述目的，本发明的一个方式涉及的通信模块具备具有上述的特征的电子部件装置作为高频元件。
由此，能够提供具备具有上述的特征的电子部件装置作为高频元件的、布线不易剥离的高频通信模块。
发明效果
根据本发明，能够提供一种简化布线的制造工序且布线不易剥离的电子部件内置基板、电子部件装置、通信模块以及电子部件内置基板的制造方法。
附图说明
图1是示出实施方式1涉及的电子部件装置的一例的剖视图。
图2A是示出实施方式1涉及的电子部件内置基板的结构的俯视图。
图2B是图2A所示的电子部件内置基板的IIB-IIB线处的剖视图。
图3A是示出实施方式1涉及的电子部件内置基板的第1布线的宽度方向的剖面形状的剖面简略图。
图3B是示出实施方式1涉及的电子部件内置基板的第2布线的宽度方向的剖面形状的剖面简略图。
图4A是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4B是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4C是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4D是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4E是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4F是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4G是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4H是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4I是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4J是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4K是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4L是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4M是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图4N是示出实施方式1涉及的电子部件装置的制造工序的剖视图。
图5是示出实施方式1涉及的电子部件装置的其他例子的剖视图。
图6是示出实施方式1的变形例涉及的电子部件装置的第1布线的宽度方向的剖面形状的剖面简略图。
图7是示出实施方式2涉及的通信模块的一例的电路图。
具体实施方式
以下，关于本发明的实施方式，使用实施方式及其附图来详细说明。另外，以下说明的实施方式均示出总括性的或具体的例子。以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置以及连接方式等为一例，其主旨不在于限定本发明。关于以下的实施方式中的构成要素之中未记载于独立权利要求的构成要素，作为任意的构成要素来说明。此外，附图所示的构成要素的大小或大小之比未必严密。
(实施方式1)
本实施方式涉及的电子部件内置基板1以及电子部件装置100例如设置在用于收发高频信号的通信模块等。
[1.电子部件装置的结构]
首先，对本实施方式涉及的电子部件装置100的结构进行说明。图1 是示出本实施方式涉及的电子部件装置100的结构的简略剖视图。
如图1所示，电子部件装置100具备电子部件内置基板1和安装部件 2。安装部件2经由凸块3而与形成在电子部件内置基板1的表面的第1 布线22a、22b、22c以及第2布线24a、24b、24c、24d、24e中的至少任意一者连接。此外，安装部件2通过密封层4被密封在电子部件内置基板 1上。
电子部件内置基板1是在树脂构造体10的内部内置有电子部件12以及14(参照图2A以及图2B)的基板。此外，在电子部件内置基板1的第1主面形成有第1布线22a、22b以及22c、第2布线24a、24b、24c、 24d以及24e(参照图2A以及图2B)。第1布线22a、22b以及22c、第2布线24a、24b、24c、24d以及24e例如是将电子部件12和14电连接的布线。关于电子部件内置基板1的结构，在后面详述。
安装部件2例如是滤波器等高频电路部件、电感器、电容器等电子部件。更详细来说，作为高频电路部件，可以使用弹性波滤波器、压电谐振器、层叠电容器等电子部件。此外，作为安装部件2，也可以使用模块部件。此外，安装部件2也可以是安装基板。
[2.电子部件内置基板的结构]
接着，对电子部件内置基板1的结构进行说明。图2A是示出本实施方式涉及的电子部件内置基板1的结构的俯视图。图2B是图2A所示的电子部件内置基板1的IIB-IIB线处的剖视图。
如图2A以及图2B所示，电子部件内置基板1具备树脂构造体10、电子部件12以及14、贯通电极20、第1布线22a、22b以及22c、第2布线24a、24b、24c、24d以及24e、和层间绝缘层26。树脂构造体10以电子部件12以及14的一个主面露出的状态内置了电子部件12以及14。贯通电极20贯通了树脂构造体10的两面。第1布线22a、22b以及22c形成在树脂构造体10的表面，与贯通电极20连接。层间绝缘层26配置在覆盖第1布线22a、22b以及22c的一部分的位置。第2布线24a、24b、 24c、24d以及24e形成在第1布线22a、22b及22c、以及层间绝缘层26的上方，使得至少与第1布线22a、22b以及22c的一部分交叉。此外，在第1布线22a、22b以及22c中，与层间绝缘层26接触的表面被粗糙化。
详细来说，树脂构造体10例如由合成树脂等树脂材料构成。作为合成树脂，可以使用环氧树脂、丙烯酸树脂等。优选地，可以是对环氧树脂等合成树脂添加了二氧化硅、氧化铝等无机填料的材料。通过添加这样的无机填料，从而能够提高树脂构造体10对后述的电子部件12以及14的密封性。此外，能够提高树脂构造体10的刚性。进而，由于树脂构造体 10的固化时的收缩变小，因此能够提高密封的精度。
另外，在树脂构造体10中，将电子部件12以及14露出的面称作第1 主面，将与第1主面相反侧的面称作第2主面。
此外，树脂构造体10内置了电子部件12以及14。电子部件12以及 14例如是滤波器等高频电路部件、电感器、电容器等电子部件。更详细来说，作为高频电路部件，可以使用弹性波滤波器、压电谐振器、层叠电容器等电子部件。例如，电子部件12以及14可以是在LiTaO3、LiNbO3等压电单晶、压电陶瓷上形成了多个IDT电极的弹性波滤波器装置。
另外，在电子部件12以及14中，将从树脂构造体10露出的一个主面称作顶面，将与顶面相反侧的另一个主面称作底面。
如图2A以及图2B所示，电子部件12以及14的顶面从树脂构造体 10的第1主面露出，电子部件12以及14的底面和侧面通过构成树脂构造体10的树脂材料被密封。在此，电子部件12以及14的顶面也可以设为与树脂构造体10的第1主面齐平。
此外，如图2A所示，电子部件12以及14具有多个分别用于与外部电连接的连接端子13a～13d以及15a～15d。电子部件12以及14经由连接端子13a～13d以及15a～15d通过布线等与外部设备或其他电子部件等连接，由此在与外部设备或其他电子部件等之间进行信号的输入输出。
贯通电极20形成在树脂构造体10的内部，使得贯通树脂构造体10 的两面。贯通电极20由金属或者合金构成。例如，贯通电极20可以由铜构成。此外，贯通电极20也可以由与第1布线22a、22b以及22c相同的材料形成。贯通电极20的一端与第1布线22a、22b以及22c连接。
第1布线22a、22b以及22c例如通过铜箔形成在树脂构造体10的第1主面。此时，第1布线22a、22b以及22c不与电子部件12以及14连接。此外，在第1布线22a之上的至少一部分形成有层间绝缘层26。
如图2A以及图2B所示，层间绝缘层26形成在第1布线22a之上以及树脂构造体10之上，使得覆盖第1布线22a的一部分。如后述那样，该部分成为第1布线22a和第2布线24a立体地交叉的部分。另外，层间绝缘层26可以形成为不仅覆盖第1布线22a还覆盖第1布线22b以及22c 的一部分。层间绝缘层26例如由聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚系、硅酮系等树脂构成。另外，层间绝缘层26不限于上述的树脂，只要由其他树脂或具有绝缘性的材料构成即可。
此外，在树脂构造体10之上形成有第2布线24a、24b、24c、24d以及24e。第2布线24a、24b、24c、24d以及24e例如由铜箔构成。此外，第2布线24a、24b、24c、24d以及24e也可以由具有比第1布线22a、22b 以及22c高的延展性的材料形成。如果由延展性材料形成，则即使反复施加热应力也不易断裂，因此能够抑制第2布线24a、24b、24c、24d以及 24e由于第2布线24a、24b、24c、24d以及24e与树脂构造体10以及层间绝缘层26的热膨胀系数之差而从树脂构造体10或层间绝缘层26剥离。
如图2A以及图2B所示，第2布线24a形成在树脂构造体10的表面，使得覆盖层间绝缘层26的一部分。具体来说，如图2A以及图2B所示，第2布线24a在俯视时从电子部件12的连接端子13a通过层间绝缘层26 之上的一部分而配置到第1布线22b。由此，第2布线24a覆盖与层间绝缘层26重叠的第1布线22a的一部分。此外，第2布线24a与电子部件 12的连接端子13a以及第1布线22b电连接。因此，电子部件12经由连接端子13a和第2布线24a而与第1布线22b电连接。
此外，第2布线24b从电子部件14的连接端子15b跨越树脂构造体 10以及第1布线22b而形成。由此，电子部件14经由连接端子15b以及第2布线24b而与第1布线22b电连接。
同样地，第2布线24c从电子部件12的连接端子13c跨越树脂构造体10以及第1布线22c而形成。由此，电子部件12经由连接端子13c以及第2布线24c而与第1布线22c电连接。另外，第1布线22c与贯通电极20连接。
第2布线24d从电子部件12的连接端子13d跨越树脂构造体10以及第1布线22a而形成。由此，电子部件12经由连接端子13d以及第2布线24d而与第1布线22a电连接。
第2布线24e从电子部件14的连接端子15c跨越树脂构造体10以及第1布线22a而形成。由此，电子部件14经由连接端子15c以及第2布线24e而与第1布线22a电连接。
在此，对第1布线22a和第2布线24a立体地交叉的部分进行说明。在第1布线22a和第2布线24a立体地交叉的部分，如图2A以及图2B所示，在第1布线22a与第2布线24a之间配置有层间绝缘层26。由此，第 1布线22a和第2布线24a被绝缘，因此能够不发生短路地分别传输不同的电信号。
此外，图3A是示出第1布线22a的宽度方向的剖面形状的剖面简略图。图3B是示出第2布线24a的宽度方向的剖面形状的剖面简略图。
在第1布线22a中，与层间绝缘层26接触的表面被粗糙化。另外，“粗糙化”是指，增大布线或基板等的表面的算术平均粗糙度Ra。通过将第1布线22a的表面粗糙化，从而布线材料与层间绝缘层26的接触表面积增加，并且，通过锚固效应而密接性变好，因此第1布线22a与层间绝缘层26的密接性变好。因此，能够抑制第1布线22a和层间绝缘层26 剥离。
此外，第1布线22a形成为在宽度方向上切断时的剖面形状成为锥状。也就是说，第1布线22a的侧面处的相对于与第1布线22a接触的树脂构造体10的表面的角度是如下角度，即，第1布线22a的树脂构造体10侧的面处的线宽度大于第1布线22a的层间绝缘层26侧的面处的线宽度。具体来说，如图3A所示，第1布线22a的侧面相对于树脂构造体10而倾斜，使得第1布线22a的树脂构造体10侧的面处的线宽度大于层间绝缘层26侧的面处的线宽度。此外，如图3B所示，第2布线24a的侧面形成为相对于树脂构造体10而大致垂直。
此外，如后述那样，第1布线22a通过湿式蚀刻法形成了布线图案，第2布线24a通过半加成法(电镀法)形成了布线图案，因此第1布线22a 的侧面相对于树脂构造体10的第1主面的角度形成得大于第2布线24a 的侧面相对于树脂构造体10的第1主面的角度。
此外，在第1布线22a和第2布线24a交叉的至少一个位置，第1布线22a和第2布线24a的剖面形状成为如下形状，即，第1布线22a中的树脂构造体10侧的线宽度(宽度方向的长度)与层间绝缘层26侧的线宽度之差相对于第1布线22a的厚度之比，大于第2布线24a的树脂构造体 10侧的线宽度与层间绝缘层26侧的线宽度之差相对于第2布线24a的厚度之比。即，若设
T1＝(第1布线的树脂层侧的线宽度一第1布线的绝缘层侧的线宽度)/(第1布线的厚度)
T2＝(第2布线的树脂层侧的线宽度-第2布线的绝缘层侧的线宽度)/(第2布线的厚度)，
则形成为满足T1＞T2。
由此，第1布线22a与层间绝缘层26密接的面积变大，密接性变好，因此能够抑制第1布线22a和层间绝缘层26剥离。
另外，关于第1布线22b以及22c的宽度方向的剖面形状，也与第1 布线22a同样。关于第2布线24b、24c、24d以及24e的宽度方向的剖面形状，也与第2布线24a同样。
[3.电子部件内置基板以及电子部件装置的制造方法]
接着，对电子部件内置基板1以及电子部件装置100的制造方法进行说明。图4A～图4N是示出本实施方式涉及的电子部件内置基板1以及电子部件装置100的制造工序的剖视图。在以下的制造方法中，将多个电子部件装置100同时制作于同一树脂构造体10，然后进行单片化，从而完成单独的电子部件装置100，但为了使各制造工序容易理解，在图4A～图 4N中仅表示了一个电子部件装置100。
首先，如图4A所示，准备支承材料。如图4A所示，支承材料由基板30和设置在基板30之上的粘接层31构成。基板30例如由玻璃环氧材料构成。粘接层31例如由丙烯酸系粘着材料构成。另外，基板30不限于玻璃环氧材料，也可以由SUS、PET膜、PEN膜、聚酰亚胺膜等构成。粘接层31不限于丙烯酸系粘着材料，也可以由镍层等构成。
在粘接层31之上形成供电金属层22(供电层形成工序)。供电金属层22是在后面的工序中形成为第1布线22a、22b以及22c的金属层。供电金属层22的厚度例如为5～20μm程度。供电金属层22通过粘接层31 而粘接于基板30。
在此，作为供电金属层22的材料，也可以使用延展性低且坚硬的压延材料。由此，供电金属层22由来自树脂构造体10的热应力造成的变形变小，因此在后面将供电金属层22形成为第1布线22a、22b以及22c时，在与第2布线24a、24b、24c、24d以及24e交叉的部分，能够抑制向第1 布线22a、22b以及22c传导的来自树脂构造体10的热应力。
此外，在后面的工序中被图案化形成为第1布线22a、22b以及22c 的供电金属层22的配置在基板30侧的表面被粗糙化。供电金属层22的配置在基板30侧的表面是在后面的工序中形成层间绝缘层26的面。也就是说，供电金属层22的与树脂构造体10侧相反侧的表面被粗糙化。例如，供电金属层22的表面通过利用蚀刻粗糙化剂进行表面处理而被粗糙化。通过对第1布线22a的表面进行粗糙化，从而布线材料与层间绝缘层26 的接触表面积增加，并且，通过锚固效应能够提高密接性。
另外，供电金属层22也可以使用表面粗糙度大的材料。例如，作为供电金属层22，也可以使用两面的表面粗糙度大的箔状的Cu。更具体来说，也可以使供电金属层22的配置在基板30侧的面的表面粗糙度大于与配置在基板30侧的面相反侧的面的表面粗糙度。
接着，如图4B所示，在由基板30、粘接层31以及供电金属层22构成的层叠体上，配置抗蚀剂32。此外，在抗蚀剂32的希望的位置形成用于形成贯通电极20的开口部32a。
接着，将供电金属层22作为供电膜，在抗蚀剂32的开口部32a的内部形成贯通电极20(电极形成工序)。关于贯通电极20的形成，例如，为了减小供电金属层22与贯通电极20的界面电阻，使用与构成供电金属层22的金属材料同种的材料，通过电解镀覆法来形成贯通电极20。例如，在作为供电金属层22而使用了铜箔的情况下，可以使用铜，通过电解镀覆法来形成贯通电极20。由此，在后面的热施加工序中在供电金属层22 与贯通电极20的界面引起再结晶化，因此能够使将供电金属层22图案化而形成的第1布线22a、22b以及22c与贯通电极20的接合为高强度且低电阻的接合。因此，第1布线22a、22b以及22c与贯通电极20不易剥离，并且，能够得到良好的高频传输特性。
在形成了贯通电极20之后，除去抗蚀剂32。抗蚀剂32的除去例如通过利用化学溶剂将抗蚀剂32溶解而进行。由此，如图4C所示，成为在供电金属层22之上的一部分接合了贯通电极20的结构。
接着，在供电金属层22的形成了贯通电极20的面之上，配置用于将电子部件12临时固定在供电金属层22之上的临时固定材料33。临时固定材料33配置在配置电子部件12的希望的位置。临时固定材料33例如为粘着片。
进而，如图4D所示，在临时固定材料33之上配置电子部件12(电子部件配置工序)。由此，电子部件12经由临时固定材料33而临时固定在供电金属层22的形成了贯通电极20的面的上方。
接着，如图4E所示，配置构成树脂构造体10的树脂构造材料，使得将电子部件12和贯通电极20埋入，并施加热而使树脂构造材料固化(密封工序)。由此，形成内置(密封)了电子部件12和贯通电极20的树脂构造体10。此时，作为树脂构造材料，选择在固化后相对于电子部件12 表现出大的粘接力的材料为宜。例如，使用使环氧树脂和二氧化硅填料混合而成的材料为主材的材料。
此外，为了提高树脂构造体10和电子部件12、贯通电极20以及供电金属层22的粘接力，在形成树脂构造体10之前，进行将电子部件12、贯通电极20以及供电金属层22清洁化的处理。作为进行清洁化的处理，例如，使用氧等离子体灰化处理。在供电金属层22的表面形成有凹凸(表面粗糙度大)的情况下，与在供电金属层22的表面未形成凹凸的情况相比，通过锚固效应而供电金属层22与树脂构造体10的密接力变高。锚固效应是指，粘接剂像树根那样进入材料表面的微细的凹凸并固化，由此材料表面与粘接剂的密接力提高的效应。也就是说，在表面存在凹凸的供电金属层22的情况下，构成树脂构造体10的树脂构造材料进入该凹凸并固化，由此供电金属层22与树脂构造体10的密接力提高。
接着，如图4F所示，残留供电金属层22，除去支承体即基板30以及粘接层31。支承体的除去通过将粘接层31以及基板30从供电金属层22 剥离而除去。
接着，在供电金属层22上形成布线图案用抗蚀剂。此时，形成布线图案用抗蚀剂，使得贯通电极20与供电金属层22的连接部分作为第1布线22a、22b以及22c残留为宜。接下来，如图4G所示，对第1布线22a、 22b以及22c进行图案化形成(第1布线形成工序)。此时，进行供电金属层22的蚀刻，使得第1布线22a、22b以及22c成为正锥状。作为蚀刻的方法，例如使用湿式蚀刻。由此，能够将第1布线22a的侧面相对于树脂构造体10的第1主面的角度形成得大于第2布线24a的侧面相对于树脂构造体10的第1主面的角度。
然后，除去布线图案用抗蚀剂，如图4G所示，完成第1布线22a、 22b以及22c的图案化。
像这样，由于将供电金属层22图案化而形成第1布线22a、22b以及 22c，因此能够简化电子部件内置基板1的制造工序。也就是说，以往由于分别设置供电金属层和第1布线，因此需要在形成供电金属层并剥离之后新形成第1布线，但在本实施方式所涉及的制造方法中，由于将供电金属层22图案化(再布线)为第1布线22a、22b以及22c，因此能够简化电子部件内置基板1的制造工序。
接着，将为了将电子部件12临时固定于支承体而使用的临时固定材料33从电子部件12剥离并除去。由此，如图4H所示，电子部件12的顶面从树脂构造体10的第1主面露出。
接着，如图4I所示，在树脂构造体10以及第1布线22a、22b及22c 之上形成层间绝缘层26，使得覆盖第1布线22a、22b以及22c的至少一部分(绝缘层形成工序)。作为构成层间绝缘层26的材料，可以使用聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚系、硅酮系等的树脂。将这些材料涂敷为覆盖与之后形成的第2布线24a、24b、24c、24d以及24e交叉的部分的第1布线22a、22b以及22c，并进行固化，由此形成层间绝缘层26。层间绝缘层26的厚度例如为5μm程度。
接着，如图4J所示，形成第2布线24a、24b、24c、24d以及24e(第 2布线形成工序)。作为第2布线24a、24b、24c、24d以及24e的形成方法，例如，使用半加成法。由此，第2布线24a、24b、24c、24d以及24e 的侧面相对于树脂构造体10的第1主面的角度形成得小于第1布线22a、 22b以及22c的侧面相对于树脂构造体10的第1主面的角度。第2布线 24a、24b、24c、24d以及24e的厚度例如为5～10μm程度。
通过半加成法形成的第2布线24a、24b、24c、24d以及24e是L/S ＝1μm程度的微细布线，此外，是纵横比10(例如，线宽度为1μm，厚度为10μm)程度的高纵横布线。像这样，第2布线24a、24b、24c、24d 以及24e是微细且高纵横的布线，因此具有虽然是微细布线但电阻低的特征。另外，第2布线24a、24b、24c、24d以及24e通过溅射等其他方法而形成。
另外，在第2布线24a、24b、24c、24d以及24e的下方形成的第1 布线22a、22b以及22c的宽度方向的剖面形状如上述那样成为正锥状的情况下，在第1布线22a、22b以及22c的上方形成的第2布线24a、24b、 24c、24d以及24e沿着第1布线22a、22b以及22c的正锥状的形状形成为弯曲成为钝角。因此，在第2布线中热应力被分散，因而能够抑制第2 布线断线。
此外，构成第2布线24a、24b、24c、24d以及24e的材料可以使用延展性高的材料。如果第2布线24a、24b、24c、24d以及24e由延展性材料形成，则即使反复施加热应力也不会断裂，因此在第2布线24a、24b、24c、 24d以及24e中，能够抑制被弯曲的部分处的由热应力造成的断线。
接着，在第1布线22a、22b以及22c和第2布线24a、24b、24c、24d 以及24e之上，形成对安装部件2进行焊料安装时的焊料安装用焊盘。焊料安装用焊盘通过在第1布线22a、22b以及22c和第2布线24a、24b、 24c、24d以及24e之上形成作为焊料接合用的下凸块金属层的Au/Ni层 (未图示)，并图案化为给定的形状而形成。进而，也可以在第1布线22a、 22b以及22c和第2布线24a、24b、24c、24d以及24e之上以及树脂构造体10之上，形成防止焊料的润湿扩展的绝缘膜(未图示)。
接着，如图4K所示，将安装部件2安装在上述的焊料安装用焊盘上。安装部件2经由凸块3而与第2布线24a、24b、24c、24d以及24e连接。另外，安装部件2也可以与第1布线22a、22b以及22c连接。
接着，如图4L所示，形成对层叠的安装部件2进行密封的密封层4。作为构成密封层4的材料，可以使用聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚系、硅酮系等的树脂。通过这些材料将安装部件2密封在电子部件内置基板1上，由此完成电子部件装置100。
接着，如图4M所示，在贯通电极20之上，形成下凸块金属层(未图示)、焊料球5。
进而，如图4N所示，将在同一树脂构造体10同时形成的多个电子部件装置100单片化，经由焊料球5安装到作为安装基板的模块基板50之上。
通过以上，能够制作如下的电子部件装置100，该电子部件装置100 是具有贯通电极20、电子部件12以及14、第1布线22a、22b以及22c、第2布线24a、24b、24c、24d以及24e的电子部件内置基板1、和安装在其上的安装部件2的层叠构造体。
[4.效果等]
以上，根据本实施方式涉及的电子部件内置基板1以及电子部件装置 100及其制造方法，由于将供电金属层22图案化(再布线)为第1布线 22a、22b以及22c，因此能够简化电子部件内置基板1中的布线的制造工序。此外，由于利用供电金属层22通过电解镀覆工法来形成贯通电极20，因此能够使供电金属层22与贯通电极20的接合为高强度且低电阻的接合。因此，将供电金属层22图案化而形成的第1布线22a、22b以及22c 与贯通电极20不易剥离，并且，能够得到良好的高频传输特性，因此能够提供布线不易剥离的电子部件内置基板1以及电子部件装置100。
此外，通过将第1布线22a的表面粗糙化，从而布线材料与层间绝缘层26的接触表面积增加，并且，通过锚固效应而密接性变好。由此，第1 布线22a与层间绝缘层26的密接性变好。因此，在电子部件内置基板1 中，能够抑制第1布线22a和层间绝缘层26剥离。
另外，电子部件装置100也可以是在图4N所示的安装部件2与模块基板50之间层叠了多个电子部件内置基板1的结构。例如，如图5所示，也可以在安装部件2与模块基板50之间层叠两个电子部件内置基板1，经由焊料球5而安装部件2、两个电子部件内置基板1、模块基板50被电连接。
(变形例)
在此，对实施方式的变形例进行说明。另外，由于第1布线22a、22b 以及22c为相同的结构，因此以下以第1布线22a为例进行说明。此外，由于第2布线24a、24b、24c、24d以及24e为相同的结构，因此以下以第 2布线24a为例进行说明。
第1布线22a为了提高与层间绝缘层26的密接性，预先将层间绝缘层26侧的表面粗糙化为宜。此外，为了确保第1布线22a的高频的传输特性，考虑到集肤效应，预先减小对高频的传输特性的影响大的布线宽度宽的树脂构造体10侧的表面的粗糙度为宜。因此，上述的电子部件内置基板1中的第1布线22a的层间绝缘层26侧的表面可以与树脂构造体10 侧的表面相比被粗糙化。
如图6所示，与图3B所示的第2布线24a的表面相比，第1布线22a 被粗糙化。例如，第1布线22a是如上述那样将箔状的供电金属层22图案化的布线。因此，为了提高供电金属层22与树脂构造体10的密接性，在制造工序中，也可以在将供电金属层22配置于树脂构造体10上之前，预先将供电金属层22的两面粗糙化。由此，第1布线22a不仅与层间绝缘层26的密接性提高，而且与树脂构造体10的密接性也提高。因此，能够提供布线更不易剥离的电子部件内置基板等。
另外，在第1布线22a中，与层间绝缘层26接触的表面或与树脂构造体10接触的表面也可以设为未被粗糙化的结构。在此情况下，能够抑制第1布线22a的高频传输特性的劣化。
(实施方式2)
接着，利用图7对实施方式2进行说明。图7是示出本实施方式涉及的通信模块101的一例的电路图。
上述的实施方式1以及变形例所示的电子部件内置基板1以及电子部件装置100，也可以作为构成通信模块101的电子部件内置基板1以及电子部件装置100来使用。
如图7所示，在通信模块101中，多工器102与天线ANT连接。在多工器102连接有耦合器103、107以及111。在耦合器103经由开关104 连接有双工器105以及106。在耦合器107经由开关108连接有双工器109 以及110。在耦合器111经由开关112连接有双工器113、声表面波滤波器114以及115。
通信模块101例如是用于便携式电话机等的RF模块。在这样的包含许多的开关、双工器、以及滤波器等的通信模块中，能够适当地使用上述的电子部件装置100。
(其他的实施方式等)
以上，对本发明的实施方式涉及的电子部件内置基板的制造方法、电子部件内置基板、电子部件装置以及通信模块列举实施方式进行了说明，但本发明涉及的电子部件内置基板的制造方法、电子部件内置基板、电子部件装置以及通信模块并不限定于上述实施方式。将上述实施方式中的任意的构成要素组合而实现的另外的实施方式、对上述实施方式在不脱离本发明的主旨的范围内实施本领域技术人员想到的各种变形而得到的变形例、内置了上述电子部件内置基板、电子部件装置以及通信模块的各种设备、包含上述电子部件内置基板的制造方法的制造方法也包含于本发明。
例如，在上述实施方式涉及的部件内置基板中，电子部件也可以设为滤波器等高频电路部件、电感器、电容器等电子部件。此外，作为高频电路部件，也可以使用弹性波滤波器、压电谐振器、层叠电容器等电子部件、模块部件。
此外，树脂构造体可以由环氧树脂、丙烯酸树脂等合成树脂构成，也可以在环氧树脂等合成树脂中添加了二氧化硅、氧化铝等无机填料。
此外，供电金属层、第1布线、第2布线以及贯通电极也可以由铜等金属、合金构成。第1布线、第2布线以及贯通电极可以由相同的材料构成，也可以由不同的材料构成。此外，构成第1布线的供电金属层也可以是箔状的。
此外，层间绝缘层例如可以由聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚系、硅酮系等树脂构成，不限于这些树脂，只要由其他树脂或具有绝缘性的材料构成即可。
此外，第1布线的线宽度方向的剖面形状只要是所谓的正锥状即可，第1布线的侧面相对于树脂构造体的表面的角度也可以适当变更。
工业实用性
本发明能够利用于内置了电子部件的包含开关、双工器、以及滤波器等的通信模块、例如用于便携式电话机等的RF模块等。
符号说明
1 电子部件内置基板；
2 安装部件；
3 凸块；
4 密封层；
5、6 焊料球；
10 树脂构造体；
12、14 电子部件；
13a、13b、13c、13d、15a、15b、15c、15d连接端子；
20 贯通电极(电极)；
22 供电金属层(供电层)；
22a、22b、22c 第1布线；
24a、24b、24c、24d、24e 第2布线；
26 层间绝缘层(绝缘层)；
30 基板(基台)；
31 粘接层；
32 抗蚀剂(掩模)；
33 临时固定材料；
60 模块基板；
100 电子部件装置；
101 通信模块；
102 多工器；
103、107、111 耦合器；
104、108、112 开关；
105、106、109、110、113 双工器；
114、115 声表面波滤波器。

Claims (9)

1.一种电子部件内置基板的制造方法，是内置电子部件的电子部件内置基板的制造方法，其中，包括：
供电层形成工序，在基台上形成供电层；
电极形成工序，在所述供电层上通过电解镀覆法形成与所述供电层连接的具有给定的图案的电极；
电子部件配置工序，在所述供电层的形成了所述电极的面的上方，配置所述电子部件；
密封工序，将所述电子部件密封在所述供电层之上；
第1布线形成工序，将所述基台剥离，将所述供电层图案化而形成第1布线；
绝缘层形成工序，形成绝缘层使得覆盖所述第1布线的一部分；和
第2布线形成工序，至少在所述第1布线的一部分以及所述绝缘层的一部分的上方形成第2布线，使得与所述第1布线的一部分在所述绝缘层上交叉。
2.根据权利要求1所述的电子部件内置基板的制造方法，其中，
在所述第1布线形成工序中，通过湿式蚀刻将所述第1布线图案化。
3.一种电子部件内置基板，具备：
电子部件；
树脂构造体，以所述电子部件的一个主面露出的状态内置所述电子部件；
贯通电极，贯通所述树脂构造体的两面；
第1布线，形成在所述树脂构造体的表面，与所述贯通电极连接；
绝缘层，配置在覆盖所述第1布线的一部分的位置；和
第2布线，形成在所述第1布线以及所述绝缘层的上方，使得至少与所述第1布线的一部分交叉，
所述第1布线的所述绝缘层侧的表面被粗糙化，
所述第2布线具有比所述第1布线高的延展性。
4.一种电子部件内置基板，具备：
电子部件；
树脂构造体，以所述电子部件的一个主面露出的状态内置所述电子部件；
贯通电极，贯通所述树脂构造体的两面；
第1布线，形成在所述树脂构造体的表面，与所述贯通电极连接；
绝缘层，配置在覆盖所述第1布线的一部分的位置；和
第2布线，形成在所述第1布线以及所述绝缘层的上方，使得至少与所述第1布线的一部分交叉，
所述第1布线的所述绝缘层侧的表面被粗糙化，
所述第1布线的侧面处的相对于与所述第1布线接触的所述树脂构造体的表面的角度是如下角度：所述第1布线的所述树脂构造体侧的面处的线宽度大于所述第1布线的所述绝缘层侧的面处的线宽度。
5.一种电子部件内置基板，具备：
电子部件；
树脂构造体，以所述电子部件的一个主面露出的状态内置所述电子部件；
贯通电极，贯通所述树脂构造体的两面；
第1布线，形成在所述树脂构造体的表面，与所述贯通电极连接；
绝缘层，配置在覆盖所述第1布线的一部分的位置；和
第2布线，形成在所述第1布线以及所述绝缘层的上方，使得至少与所述第1布线的一部分交叉，
所述第1布线的所述绝缘层侧的表面被粗糙化，
在所述第1布线和所述第2布线交叉的至少一个位置，所述第1布线和所述第2布线的线宽度方向的剖面形状是如下形状：
所述第1布线中的所述树脂构造体侧的面处的线宽度与所述绝缘层侧的面处的线宽度之差相对于所述第1布线的厚度之比，大于所述第2布线的与所述树脂构造体平行的一侧的面处的线宽度和与所述树脂构造体垂直的所述绝缘层侧的面处的线宽度之差相对于所述第2布线的厚度之比，
若设
T1＝（所述第1布线中的所述树脂构造体侧的面处的线宽度－所述第1布线中的所述绝缘层侧的面处的线宽度）／（所述第1布线的厚度）
T2＝（所述第2布线的与所述树脂构造体平行的一侧的面处的线宽度－所述第2布线的与所述树脂构造体垂直的所述绝缘层侧的面处的线宽度）／（所述第2布线的厚度），
则形成为满足T1＞T2。
6.一种电子部件内置基板，具备：
电子部件；
树脂构造体，以所述电子部件的一个主面露出的状态内置所述电子部件；
贯通电极，贯通所述树脂构造体的两面；
第1布线，形成在所述树脂构造体的表面，与所述贯通电极连接；
绝缘层，配置在覆盖所述第1布线的一部分的位置；和
第2布线，形成在所述第1布线以及所述绝缘层的上方，使得至少与所述第1布线的一部分交叉，
所述第1布线的所述绝缘层侧的表面被粗糙化，
在所述第1布线中，所述绝缘层侧的表面与所述树脂构造体侧的表面相比被粗糙化。
7.一种电子部件装置，具备：
安装基板；
权利要求3～6中任一项所述的电子部件内置基板，安装在所述安装基板上；和
安装部件，安装在所述电子部件内置基板上。
8.根据权利要求7所述的电子部件装置，其中，
具有多个所述电子部件内置基板，在所述安装基板与所述安装部件之间层叠有多个所述电子部件内置基板。
9.一种通信模块，具备权利要求7或8所述的电子部件装置作为高频元件。
CN201780078785.6A 2016-12-21 2017-12-04 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块 Active CN110088894B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-248201 2016-12-21
JP2016248201 2016-12-21
PCT/JP2017/043468 WO2018116799A1 (ja) 2016-12-21 2017-12-04 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール

Publications (2)

Publication Number Publication Date
CN110088894A CN110088894A (zh) 2019-08-02
CN110088894B true CN110088894B (zh) 2023-09-12

Family

ID=62627259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078785.6A Active CN110088894B (zh) 2016-12-21 2017-12-04 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块

Country Status (4)

Country Link
US (1) US11183453B2 (zh)
JP (1) JP6708264B2 (zh)
CN (1) CN110088894B (zh)
WO (1) WO2018116799A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740382A (zh) * 2018-09-28 2021-04-30 株式会社村田制作所 层叠体及层叠体的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057026A (ja) * 2003-08-04 2005-03-03 Toppan Printing Co Ltd 配線基板及びその製造方法
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
CN101480116A (zh) * 2006-04-27 2009-07-08 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
CN101965683A (zh) * 2008-03-19 2011-02-02 株式会社村田制作所 表面声波装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221192A (ja) * 1986-03-24 1987-09-29 三菱電機株式会社 厚膜回路基板
JPH02284499A (ja) * 1989-04-25 1990-11-21 Toyobo Co Ltd 部分多層セラミックプリント配線板
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP2005310954A (ja) * 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
JP2008187021A (ja) * 2007-01-30 2008-08-14 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、それらの製造方法
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US20160205774A1 (en) 2013-09-06 2016-07-14 Yu-Chun Chang Liquid glass application
JP6268990B2 (ja) * 2013-12-02 2018-01-31 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
KR102595276B1 (ko) * 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
WO2019004266A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール
CN112740382A (zh) * 2018-09-28 2021-04-30 株式会社村田制作所 层叠体及层叠体的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057026A (ja) * 2003-08-04 2005-03-03 Toppan Printing Co Ltd 配線基板及びその製造方法
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
CN101480116A (zh) * 2006-04-27 2009-07-08 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
CN101965683A (zh) * 2008-03-19 2011-02-02 株式会社村田制作所 表面声波装置

Also Published As

Publication number Publication date
WO2018116799A1 (ja) 2018-06-28
JP6708264B2 (ja) 2020-06-10
US11183453B2 (en) 2021-11-23
US20190295945A1 (en) 2019-09-26
CN110088894A (zh) 2019-08-02
JPWO2018116799A1 (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
JP6311724B2 (ja) 電子部品モジュール
KR100832653B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조방법
JP2018074566A (ja) 埋め込みｒｆフィルタパッケージ構造およびその製造方法
JP6106404B2 (ja) 電子部品モジュール
JP2008182292A (ja) 弾性波デバイス
CN110800102B (zh) 电子部件模块及其制造方法
WO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
US10193055B2 (en) Printed circuit board and method of manufacturing the same
CN110088894B (zh) 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
US9941461B2 (en) Electronic component element and composite module including the same
JP5873311B2 (ja) 弾性波デバイス及び多層基板
JP2016219730A (ja) 電子部品内蔵基板及びその製造方法と電子装置
CN110709986B (zh) 电子部件模块
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
US10804196B2 (en) Electronic component device
CN113196469B (zh) 电子部件模块的制造方法及电子部件模块
WO2017138299A1 (ja) 高周波モジュールとその製造方法
US11004759B2 (en) Electronic component and method for manufacturing the same
JP2006344631A (ja) 部品内蔵基板
JP5036591B2 (ja) 配線基板
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
US9761518B2 (en) Cavity substrate and method of manufacturing the same
JP2016025096A (ja) プリント配線板およびその製造方法
JP2015090931A (ja) 複合基板及びリジッド基板
JP2012239236A (ja) 弾性波デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant