JPH02284499A - 部分多層セラミックプリント配線板 - Google Patents

部分多層セラミックプリント配線板

Info

Publication number
JPH02284499A
JPH02284499A JP10674889A JP10674889A JPH02284499A JP H02284499 A JPH02284499 A JP H02284499A JP 10674889 A JP10674889 A JP 10674889A JP 10674889 A JP10674889 A JP 10674889A JP H02284499 A JPH02284499 A JP H02284499A
Authority
JP
Japan
Prior art keywords
conductor
thick film
layer
wiring board
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10674889A
Other languages
English (en)
Inventor
Tatsumi Kubo
久保 立身
Kenichi Yokota
健市 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Priority to JP10674889A priority Critical patent/JPH02284499A/ja
Publication of JPH02284499A publication Critical patent/JPH02284499A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、i′に精度かつ高密度を有するセラミックプ
リント配線板に関するものである。特に導体回路部がク
ロスオーバーしているプリント配線板に関する。
(従来の技術) セラミノクツ、(板−1、への導体回路形成力法として
は、厚膜焼成ペーストを用いたj″)膜印刷法、めっき
皮膜形成によるめっき法かある。セラミ、クツ、ξ板1
においてこれらの導体回路かクロスオーバー(交叉)す
るとき、従来厚膜法においては、クロスオーバーする厚
膜導体配線間にj′ノ膜絶絶縁体層配してクロスオーバ
ー部を形成する方法がとられており、めっき法により導
体回路のクロスオーバー部においては、ジャンパー線を
用いたり、ワイヤーボンディングによる方法か採用され
ている。
さらに厚膜法と薄膜層を組み合わした混成法においては
「特開昭51−32954号公報」に開示されているよ
うに、クロスオーバー部のド部導体回路部を厚膜法、そ
の1−の絶縁体層を1゛ノ膜法とスパッタリングや蒸着
等を用いた薄膜法により形成し、上部導体層と導体回路
部を薄膜法により形成する方l去がある。
(本発明が解決しようきする課題) セラミックプリント配線板において、1°ノ膜印刷法で
、導体配線すなわち9体回路パターン部と記した導体配
線クロスオーバー部を形成する場合、導体+lIは印刷
法のため通常200〜300μm111と比較的大きく
又回路精度もあまりよくない。又湿式めっき法を用いて
、導体配線を形成する場合、フAトリソグラフィl太を
月jいるため、パターン+l+は通常50 pm  l
 OO71m1l+と微細に形成でき、回路精度もよい
という特長を自している。しかし導体配線がクロスオー
バーする部分において1−記したようにノλ板に明けた
穴を利用してンヤンパー線を用いる方法やワイヤーボン
ディングにより配線交叉する方法などが取られているが
、1−程が複雑になりその結果コスト1−昇につながる
とともに、回路の小型化、高信頼性化の観点からも限界
があった。さらに、「特開昭5l−32954Jに開示
されている配線交叉部は1−記したように下部導体層を
厚膜法、絶縁体層を厚膜法と薄膜法で形成した後、1一
部導体層を前記薄膜法で形成するというように1′、稈
か複剥1であるとともにスパッタリングや蒸着といった
多量生fr向きてない][−程を含んているということ
と、導体膜j′)を1“ノくてきず、その結果、導体抵
抗を低(てきないという欠点かあった。
(課題を解決するだめの丁・段) 木発明者らは、従来の技術の問題点を解決し商精度かつ
高密度を自し、比較的安価なセラミックプリント配線板
に関し鋭、C1、検討した結果、本発明に到達した。す
なわぢ本発明は、セラミック基板1・、に少なくとも導
体回路部の大部分が湿式めっき法により形成されたセラ
ミックプリント配線板において、導体回路のクロスオー
バー部が、ド部厚膜導体層上に厚膜絶縁体層か形成され
てなることを特徴とする部分多層セラミックプリント配
線板であり、また、1、記部分多層セラミックプリント
配線板のクロスオーバー部のJ’;’絶絶縁体層1.に
、さらに1°8部厚膜導体層が形成されてなることを1
.1J徴とする部分多層セラミ、クプリント配線板であ
る。
本発明の部分多層セラミ、クプリント配線板はij’+
;精度かつ高密度であり、製造か比較的容易て多(迂生
IFY向きであるきともに回路全体の導体の大部分をほ
とんとの場合の厚膜印刷法にょろりt金属から湿式のめ
っき法による卑金属に代替えてきるため比較的安価なセ
ラミックプリント配線板である。
本発明におけるクロスオーツル一部とは、三木以1−の
配線(導体回路)が17体的に交叉する部分をJ↑い、
ド部厚膜導体層、厚膜絶縁体層及び10部厚膜導体層又
は該厚膜絶縁体層1.に直接めっきにより形成された1
1部めっき導体層より形成されている。もちろん、−ド
部厚膜導体層にも、後にめっき法により導体回路が部分
的に市なり、形成される。
本発明におけるF部、−L部厚膜導体層とは、例えば、
銀、パラジウム、白金、金、銅、二・ソケルなとの導電
性微粉末、金属酸化物および有機ビヒクル又は前記成分
とガラス質フリ・ソトから成る導体焼成ペーストをセラ
ミ・ツク基板1−に印刷後、適当な条件ドて焼成し伯成
されたものである。又、前記クロスオー/<  rl<
のF部、−14部厚膜導体層はクロスオーバー部以外の
めっき導体配線とそれぞれ・r’l<がΦなるように接
続される。11部めっき導体層とは、厚膜絶縁体層I、
にll′l接めっきにより形成されたものであるが、好
ましくは、+lii記絶縁体を物理的又は化学的に粗化
処理してから、めっき導体層を形成する力が、絶縁体層
への密rt力のより高いものがIIJられる。さらに、
本発明はおいては、必τにより厚膜抵抗体層を導体回路
の一部に配してもよい。
厚膜絶縁体層きは、1°、記クロスオーバー部において
交叉する導体間の絶縁を行うものでガラス質フリット、
金属酸化物および有機ビヒクルから成る厚膜絶縁体ペー
ストをド部j9膜導体の両端部を除く前記導体1一部及
び側面を完全に覆う形で印刷し、適当な条件下で焼成し
形成されたものである。
本発明における湿式めっき法とは、化学めっき及び/ま
たは電気めっきをさす。化学めっきとは触媒付Ijシた
後、施されるもので、公知のCu。
N + + A u +  P dなとやこれらの合金
金属が析出使用可能である。又電気めっきは、公知のC
u。
Ni+ Auなとやこれらの合金金属か析出使用II)
能である。
一5= = 6− クロスオーバー部以外のめっき導体配線と、クロスオー
バー部における旧都めっき導体配線の形成力法としては
、基板全面に化学めっきをした後、ネガ型のめっきレン
ストを形成し、その後電気めっきにより導体回路を形成
するセミアデイティブ法又は、化学めっきを厚付けし、
その後ポジ型のエツチングレジストを形成し一+1回路
部をエツチング除去して、導体回路を形成するザブトラ
クチイブ法、さらに、基板1゛、にネガ型のめっきレン
ストを形成し、その後化学めっきにより導体回路を形成
するフルアディテブ法があり、いずれの方法でも実施可
能である。セラミック基板上に上記めっき導体配線を形
成する場合、前記基板はそのままでもめっき1)f能で
あるが、好ましくは、めっき導体の密着力を1−ぼるた
めに同基板に公知の物理的及び/または化学的ill化
処理をはとこしたものを用いる。
これらのうち、熔融アルカリによるT1■而化処理が好
ましい。
(実施例) 本発明を史に詳細に説明するために実施例を挙げるが、
本発明はこれらの実施例によって何ら限定されるもので
はない。↑11能評価のための7111+定は次の方法
によった1、 導体抵抗ニド部、1一部厚膜導体層をそれぞれ含む交叉
する一6本の導体(幅5007[x長さ30關、厚さt
 o pm >の導体抵抗をそれぞれ測定した。
層間絶縁抵抗ニード部、−上部厚膜導体層間の層間絶縁
抵抗を測定した。
第1図は本発明の配線交叉部を含む部分多層セラミック
プリン1−配線板の平面図である。又第2図→第3図→
第4図→第5図→第7図→第8図→又は第2図→第3図
→第4図→第5図→第6図は第1図の部分多層セラミッ
クプリント配線板の製造I−稈をt%す断面図であり、
■はセラミノクツ、(板、■はド部厚膜導体層、■は厚
膜絶縁体層、■は」。
部厚膜導体層、■はめつき層、■はレジスト層である。
〔実施例1〕 アルミナを96%含自する縦50.811.、横5o、
smm、厚さ0.635mmの白色セラミック基板■を
340℃に保1.!lされた溶融、′+1性ソーダに1
0分間浸漬しり、(板表面を過電にわI化した。次にj
′)膜導体焼成ペースト(#9E301 rESL、1
nc、J)をスクリーン印刷法により所望1ス〕所に塗
布し150°Cて10分間乾燥した後、900℃で10
分間(1・−タル35分間)空気焼成し、F部厚膜導体
層■を形成した。次いで該下部厚膜導体の両端部を除(
前記導体1一部及び側面部を覆うように、スクリーン印
刷法を用いて厚膜絶縁体ペースト(AP5700 r旭
硝子住薄」)を塗布し150℃で10分間乾燥した後、
900°Cで10分間(1・−タル35分間)空気焼成
した。さらに厚膜絶縁体ペーストを1−記厚膜絶縁体層
上に重ね印刷し150℃で10分間乾燥し次いで、該厚
膜絶縁体層■11に下部導体と交叉するように厚膜導体
焼成ペースL (#9EiO1rESLInc、J)を
スクリーン印刷法により塗fiJL150℃で10分間
乾燥した後、゛層11の厚膜絶縁体ペーストと900℃
で10分間(1・−タル35分間) 1lil11.′
l焼成し、jツ絶絶縁体層■及び1部厚膜導体層■を形
成した。1・記厚膜導体層■、■及び厚膜絶縁体層■形
成後のアルミナ基板にサブI・ラッテイブ法により1.
1・厚膜導体層■、■の両D:iliにそれぞれ 都市
なるように、所定のめっき導体回路パターンを形成した
。具体的には、まずクロスオーバー部か形成されたノ、
ξ板全面を化学めっきて被覆した。化学めっきは前記基
板を触媒活性化した後、化学めっき液KC−10(rr
1本鉱業1菊」)を用い、1OpJn厚のめっき皮膜■
を得た。しかる後、感光性ドライフィルムを用いてフォ
トリソグラフィ2表でポジ型のエツチングレジスト■を
」−1下厚膜導体層の一部と市なるように所定回路パタ
ーン状に形成し、0.1MH20210,IMH2So
4のエツチング液を用いてノ1導体回路部分を除去した
回路[1]は50戸で回路精度も±511mと良好であ
った。又この電気特性の測定結果を表1に示す。
〔実施例2〕 実施例1に示したと同一の方法て厚膜絶体層及=9 び厚膜絶縁体層によりクロスオーバー部を形成したアル
ミナノ、(板にセミアデイティブ法により−1−4下部
厚膜導体層の両端にそれぞれ・都市なる様に、所定のめ
っき導体回路パターンを形成した。具体的には、ますク
ロスオーバー部か形成された基板全面を化学めっきて被
覆した。化学めっきは1lif記基板を触媒活性化した
後、化学めっき液KC−10(rFI木鉱業卸」)を用
い、l lnm厚のめっき皮膜をfEJだ。しかる後、
感光t/lドライフィルムを用いてフAトリソグラフィ
法でネガ型のめっきレジストを1−下厚膜導体層の両端
にそれぞれ一都市なる様に所定回路パターン状に形成し
、その後電気銅めっきを行い、銅を91m析出させた。
電気銅めっき後、レジストを剥離し薄付けの化学銅めっ
き部分を0.1MH2H20210,1MH2SO4の
エツチング液を用いて除去した。形成されためっき導体
回路中は5 Q pmで、回路精度も±5 pmと良好
であった。
又この電気特性の測定結果を表1にノJ<す。
〔実施例3〕 実施例1に小した同 の力法で、和化したアルミナ基板
1・に士部jワ膜導体層及びI’/膜絶縁体層を形成し
た。1′ノ膜絶縁体層は1層II、2層11ともそれぞ
れ印刷、焼成を繰り返した。次に該1’/膜絶縁体層上
の10部めっき導体層も含んた形て所定のめっき導体回
路パターンを形成した。具体的には、まず厚膜絶縁体層
と1一部めっき導体層の密着をよくするため厚膜絶縁体
層の表面を+’+7性ソーダで5分エツチングにより組
化し、次いてクロスオーバー部の一部が形成された基板
全面を化学めっきて被覆した。化学めっきは前記ノ、(
板を触媒活t’l化した後、化学メツキ液KG> 10
 (rl+木鉱業uUJ)を用い、10IJm厚の化学
銅めっき皮膜をi’、jた。しかる後、感光性ドライフ
ィルムを用いてフAトリソグラフィ?去でボン型のエン
チンブレシスI・をド部厚膜導体の両);1dの一部と
中なる古ともに、1゛部めっき導体も含んだ形で所定回
路パターン状に形成し、0.IMI、0310.IMI
−T2So4のエツチング液を用いて一11導体回路部
分を除去した。
形成されためっき導体回路111は5 Q pmで回路
粘度も±5 pm良好であった。この電気性P1の測定
結果を表1に小す。
〔比較例1〕 第3図は従来の厚膜法を用いたクロスオーバー部を含む
部分多層セラミックプリント配線板明の・[l面図であ
る。
セラミ・ノクノ、(板1に従来の厚膜法によりクロスオ
ーバー部を含む導体配線パターンを形成した。
つまり、セラミック基板1−に厚膜導体焼成ペースト(
TR−4940rm中マッセイ■」)を用いクロスオー
バー部における下部導体層とクロスオーバー部以外の所
定導体回路パターンをスクリーン印刷法により所望箇所
に塗布し150″Cで10分間乾燥した後、850℃で
10分間(トータル35分間)空気焼成した。その後、
クロスオーバー部のド部導体11部及び側面を覆うよう
に絶縁体ペースト(AP5700 r旭硝子■」)をス
クリーン印刷法により中イi11,15’O°Cて10
分間乾燥した後、850°Cて10分間(トータル35
分間)空気焼成した。さらに該絶縁体層1に厚膜絶縁体
ペーストを屯ね印刷し150°Cて10分間乾燥した後
、クロスオーバー部の1部重体層を該絶縁体層上にド部
導体と交叉するとともに122部重層の両端と1゛、記
りロスオーバ一部以外の所定導体回路パターンの・部が
市なるように印刷し150°Cて10分間乾燥し、−層
]1の厚膜絶縁体ペーストと850°Cて10分間(ト
ータル35分間)同時焼成した。形成された導体回路1
+は2501dm +l+てあった。導体回路i1が1
50μ[11ては印刷によるかすれ、にじみ等が発生し
、回路の断線やシ、4− )−が発生した。回路精度は
印刷によるだれ、“9により、バラツキがあり±301
JIrIとあまりよくなかった。又この電気特性の測定
結果を表1に示す。
表−1 (発明の効果) 本発明の実施により、すなわち配線交叉部に1′7膜導
体層と1“ノ膜絶縁体層を形成し、その後めっき導体回
路パターンを形成するというツノ法をとることにより、
製造かJ1常に容易てあり、多h1牛産向きであるとと
もに、1111路全体の50〜60%を占める導体のほ
とんとをj′ノ膜印刷法によるv1金属から湿式めっき
法にょろり1金属に主として変史できるため比較的安価
に製造できるきいう利点がある。
又、クロスオーバー部における絶縁体として厚膜絶縁体
層を利用しているため、絶縁の信頼性が詩く機械的強度
にも強く、クロスオーバー部の面積も小さいという特長
ももっている。さらに、導体回路に上として銅めっきを
用いフォトリソグラフィ法で回路パターンか形成できる
ため、導体回路パターンか微細かつ高精度に形成でき、
導体抵抗も低く押えられるというメリットを介する。す
なわち本発明の実施により、電r機黙の軽薄短小にとも
なう電r回路の高密度化、高性能化、高精度化、低コス
ト化”T□の蟹求に1″分答えられ、産業−1のメリッ
トは大きい。
【図面の簡単な説明】
第1図は本発明のクロスオーバー部を含む部分多層セラ
ミノクブIJ 71−配線板の甲面図であり、第2図〜
第8図は第1図の部分多層セラミックフリント配線板の
製造1;稈を小す断面図である。第3図は従来の厚膜法
を用いたクロスオーバー部を含む部分多層セラミックプ
リント配線板明の1LH1t図である。 特許出願人 東洋紡績株式会ネ1 亮 1 図 2、下岬暦販尊仔層 鉋め・ぐ層 う 1  亡ミックA(木灰 4上音弧料M 旨 簡 手続補正書(方式) 事件の表示 平成1年特許願第106748号 発明の名称 部分多層セラミックプリント配線板 補正をする者 事件との関係  特許出願人 大阪市北区堂島浜二丁目2番8号 明細書の図面の簡単な説明の欄 6、 補正の内容 (1)明細書の図面の簡単な説明の欄の第16頁第5行
目の「第2図〜第8図は」を「第2図〜第9図は」に訂
正する。 ■ 明細書の図面の簡単な説明の欄の第16頁第6行目
から第9行目の「第3図は・・・・・・平面図である。 」を削除する。 平成1年6月30日 小 ?)

Claims (2)

    【特許請求の範囲】
  1. (1)セラミック基板上に少なくとも導体回路が湿式め
    っき法により形成されたセラミックプリント配線板にお
    いて、導体回路のクロスオーバー部が、下部厚膜導体層
    上に厚膜絶縁体層が形成されてなることを特徴とする部
    分多層セラミックプリント配線板。
  2. (2)請求項(1)において厚膜絶縁体層上にさらに上
    部厚膜導体層が形成されてなることを特徴とする部分多
    層セラミックプリント配線板。
JP10674889A 1989-04-25 1989-04-25 部分多層セラミックプリント配線板 Pending JPH02284499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10674889A JPH02284499A (ja) 1989-04-25 1989-04-25 部分多層セラミックプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10674889A JPH02284499A (ja) 1989-04-25 1989-04-25 部分多層セラミックプリント配線板

Publications (1)

Publication Number Publication Date
JPH02284499A true JPH02284499A (ja) 1990-11-21

Family

ID=14441536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10674889A Pending JPH02284499A (ja) 1989-04-25 1989-04-25 部分多層セラミックプリント配線板

Country Status (1)

Country Link
JP (1) JPH02284499A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116799A1 (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116799A1 (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
JPWO2018116799A1 (ja) * 2016-12-21 2019-10-24 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US11183453B2 (en) 2016-12-21 2021-11-23 Murata Manufacturing Co., Ltd. Electronic-component-embedded substrate having a wiring line with a roughened surface, electronic component device, and communication module

Similar Documents

Publication Publication Date Title
US5914649A (en) Chip fuse and process for production thereof
JPH04283987A (ja) 電子回路装置とその製造方法
JPH023317B2 (ja)
US3571923A (en) Method of making redundant circuit board interconnections
JPH02284499A (ja) 部分多層セラミックプリント配線板
JPH11163525A (ja) 多層配線基板の製造方法
JPH1079568A (ja) プリント配線板の製造方法
JPS59151490A (ja) 回路基板の配線導体
JPH02301187A (ja) 両面配線基板の製造方法
JP2634592B2 (ja) 低抵抗付回路基板およびその製造法
JPH0249651Y2 (ja)
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JPS6126171B2 (ja)
JP2770692B2 (ja) 厚膜多層回路基板
JPH0231799Y2 (ja)
JPS58186996A (ja) 多層回路基板の製造方法
JPH0544199B2 (ja)
JPH0964541A (ja) セラミック多層配線板の製造方法
JPS60171793A (ja) 多層配線基板の製造方法
JPH0151075B2 (ja)
JPS6285496A (ja) 回路基板の製造方法
JPS61210695A (ja) 印刷配線板の製造方法
JPS5856498A (ja) 厚膜回路基板の製造方法
JPS62122195A (ja) 多層回路基板
JPS5841799B2 (ja) 印刷配線板