JPS5856498A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPS5856498A JPS5856498A JP15513881A JP15513881A JPS5856498A JP S5856498 A JPS5856498 A JP S5856498A JP 15513881 A JP15513881 A JP 15513881A JP 15513881 A JP15513881 A JP 15513881A JP S5856498 A JPS5856498 A JP S5856498A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- thick film
- solder
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁性基板の表面および裏面に互いに電気的
に接続された導体パターンを形成してなる厚膜回路基板
の製造方法に関する。
に接続された導体パターンを形成してなる厚膜回路基板
の製造方法に関する。
近年、様々な分野において電子機器の小型軽量化、高信
頼性化の要求が益々高まっており、プリント配線基板上
にＤＩＰ型ｌ ｃｔ４ッヶージを搭載するような従来が
らの実装方法では、その要求を十分に満足させることが
できなくなってきている。このような要求を満足するだ
めの一方法として、例えばアルミナセラミ、り等の絶縁
性基板上に導体ペーストと絶縁体イーストを印刷し、乾
燥、焼成することにょ多積層する所謂、厚膜回路基板を
形成し、その上にＩＣチップ等のチップ部品を直接搭載
し全体をシーリンクスる、所請マルチチップパ、ケーソ
ング技術が開発されつつある。
頼性化の要求が益々高まっており、プリント配線基板上
にＤＩＰ型ｌ ｃｔ４ッヶージを搭載するような従来が
らの実装方法では、その要求を十分に満足させることが
できなくなってきている。このような要求を満足するだ
めの一方法として、例えばアルミナセラミ、り等の絶縁
性基板上に導体ペーストと絶縁体イーストを印刷し、乾
燥、焼成することにょ多積層する所謂、厚膜回路基板を
形成し、その上にＩＣチップ等のチップ部品を直接搭載
し全体をシーリンクスる、所請マルチチップパ、ケーソ
ング技術が開発されつつある。
このような厚膜回路基板において、今までは基板の表面
にのみ配線層を形成していたが、高集積化、多機能化の
要求が高まるにつれ、基板の裏面にも配線層を形成する
必要が生じて来た。
にのみ配線層を形成していたが、高集積化、多機能化の
要求が高まるにつれ、基板の裏面にも配線層を形成する
必要が生じて来た。
例えば基板の表面には厚膜抵抗体に依る発熱素子を形成
し、裏面にはその発熱素子の駆動回路を構成するＩＣチ
ップを搭載したシ、あるいは基板表面および裏面の双方
にチップ部品を搭載したシすることが考えられる。この
際、新たに問題となってくるのは、基板表面に形成され
る導体パターンと裏面に形成される導体パターンとの電
気的接続をいかなる方法で行なうかということである。
し、裏面にはその発熱素子の駆動回路を構成するＩＣチ
ップを搭載したシ、あるいは基板表面および裏面の双方
にチップ部品を搭載したシすることが考えられる。この
際、新たに問題となってくるのは、基板表面に形成され
る導体パターンと裏面に形成される導体パターンとの電
気的接続をいかなる方法で行なうかということである。
この電気的接続を実現する方法として従来、第１図（ａ
）に示すように、例えば５０μ〜２００μの内径を有す
る通孔２を形成したアルミナセラミック等の絶縁性基板
ＩＫスキージゴム３で厚膜導体ペースト４を塗シ付けて
通孔２内にすシ込み、乾燥、焼成の後、第１図（ｂ）
Ｋ示すように基板１の表面および裏面に導体ペーストを
スクリーン印刷法等で印刷し、乾燥、焼成して厚膜によ
シ導体・臂ターン５．６を形成し、導体パターン５と６
とを電気的に接続する方法がとられていた。
）に示すように、例えば５０μ〜２００μの内径を有す
る通孔２を形成したアルミナセラミック等の絶縁性基板
ＩＫスキージゴム３で厚膜導体ペースト４を塗シ付けて
通孔２内にすシ込み、乾燥、焼成の後、第１図（ｂ）
Ｋ示すように基板１の表面および裏面に導体ペーストを
スクリーン印刷法等で印刷し、乾燥、焼成して厚膜によ
シ導体・臂ターン５．６を形成し、導体パターン５と６
とを電気的に接続する方法がとられていた。
しかしながら、このような方法では導体パターン５と６
との電気的接続が必らずしも第１図（ｂ）のＡの如く正
しく行なわれず、同図Ｂ、Ｃの如き接続不良事故がしば
しば発生する。しかも、基板１の厚さが機械的強度の要
求により増した場合は、スキージゴム３等で導体ペース
ト４を通孔２内にすり込む作業は極めて困難となり、導
体パターン５と６との電気的接続を達成することはほと
んど不可能となることが予想される。
との電気的接続が必らずしも第１図（ｂ）のＡの如く正
しく行なわれず、同図Ｂ、Ｃの如き接続不良事故がしば
しば発生する。しかも、基板１の厚さが機械的強度の要
求により増した場合は、スキージゴム３等で導体ペース
ト４を通孔２内にすり込む作業は極めて困難となり、導
体パターン５と６との電気的接続を達成することはほと
んど不可能となることが予想される。
本発明はこのような事情に鑑みてなされたもので、その
目的とするところは、基板の表面に形成される導体ツク
ターンと裏面に形成される導体パターンとの電気的接続
を確実に行なうことができる厚膜回路基板の製造方法を
提供することにある。
目的とするところは、基板の表面に形成される導体ツク
ターンと裏面に形成される導体パターンとの電気的接続
を確実に行なうことができる厚膜回路基板の製造方法を
提供することにある。
本発ＦＩＡハ、基板の通孔の内壁および表面に蒸着また
はスパッタによ多形成される金属膜を含む導体層を形成
して、厚膜により基板の表面に形成される導体パターン
と裏面に形成される導体パターンとを電気的に接続する
ようにしたことを特徴としている。仁の方法によれば、
通孔の径がかなり小さく、また基板の厚さが増えても、
通孔の内壁への蒸着またはスバ、りによる金属膜の形成
は可能なので、上記電気的■を確実に行なうことができ
る。
はスパッタによ多形成される金属膜を含む導体層を形成
して、厚膜により基板の表面に形成される導体パターン
と裏面に形成される導体パターンとを電気的に接続する
ようにしたことを特徴としている。仁の方法によれば、
通孔の径がかなり小さく、また基板の厚さが増えても、
通孔の内壁への蒸着またはスバ、りによる金属膜の形成
は可能なので、上記電気的■を確実に行なうことができ
る。
また、本発明においては通孔の内壁および基板の表面に
形成された導体層を利用して、通孔内に人、出力端子と
なる金属ピンを挿入し、半田により支持固定することが
可能となシ、これによって基板の周辺部等に人、出力端
子を襦密度に、かつ歩留シよく、さらに十分な機械的強
度で形成することができる。
形成された導体層を利用して、通孔内に人、出力端子と
なる金属ピンを挿入し、半田により支持固定することが
可能となシ、これによって基板の周辺部等に人、出力端
子を襦密度に、かつ歩留シよく、さらに十分な機械的強
度で形成することができる。
以下、図面を参照して本発明の詳細な説明する。
第２図に本発明による厚膜回路基板の製造工程を示す。
まず第２図（鳳）に示すように、アルミナセラミック等
の絶縁性基板１１に通孔１２を形成する。次に、この基
板１１の表面にファインライン性の優れた例えばＡｕペ
ースト等をスクリーン印刷法等により／ダターニングし
、これを乾燥、焼成を行なう挙によシ表面導体／４ター
ン半田に対する拡散速度が極めて速いことを考慮してお
かないといけない。基板１１の表面には、さらに必要に
応じて絶縁体ペーストをスクリーン印刷法等によＦ）
ノ４？ターニングし、乾燥、焼成することにより絶縁体
層１４を形成する。一方、基板１１の裏面にはファイン
ライン性はさほど良くないが、半田に対する拡散速度の
比較的遅い、例えばＮｌ 、 Ａｇ ｅ Ａｇ／Ｐｄペ
ースト等をスクリーン印刷法等にて印刷し、乾燥、焼成
することにより裏面導体ｔ４ターン１５を形成する。
の絶縁性基板１１に通孔１２を形成する。次に、この基
板１１の表面にファインライン性の優れた例えばＡｕペ
ースト等をスクリーン印刷法等により／ダターニングし
、これを乾燥、焼成を行なう挙によシ表面導体／４ター
ン半田に対する拡散速度が極めて速いことを考慮してお
かないといけない。基板１１の表面には、さらに必要に
応じて絶縁体ペーストをスクリーン印刷法等によＦ）
ノ４？ターニングし、乾燥、焼成することにより絶縁体
層１４を形成する。一方、基板１１の裏面にはファイン
ライン性はさほど良くないが、半田に対する拡散速度の
比較的遅い、例えばＮｌ 、 Ａｇ ｅ Ａｇ／Ｐｄペ
ースト等をスクリーン印刷法等にて印刷し、乾燥、焼成
することにより裏面導体ｔ４ターン１５を形成する。
次に、第２図（Ｃ）に示すように基板１１０表面側より
半田に対する拡散係数がＡｕよシ小さい全域材料、また
は半田に対する拡散速度よシも半田からの拡散速度の方
が大きい金属材料、例えばＮｉ 、 Ｃｕ等からなる厚
さ１〜５μの金属膜１７を蒸着あるいはスノｅ ｙりに
より形成する。
半田に対する拡散係数がＡｕよシ小さい全域材料、また
は半田に対する拡散速度よシも半田からの拡散速度の方
が大きい金属材料、例えばＮｉ 、 Ｃｕ等からなる厚
さ１〜５μの金属膜１７を蒸着あるいはスノｅ ｙりに
より形成する。
この時蒸着またはスノク、夕による金属粒子は、微小粒
子であるため、通孔１２の内壁にも回シ込んで付着し、
これによって表面導体ノ９ターン１３と裏面導体／４タ
ーン１５との電気的接続を完全に行なうことができる。
子であるため、通孔１２の内壁にも回シ込んで付着し、
これによって表面導体ノ９ターン１３と裏面導体／４タ
ーン１５との電気的接続を完全に行なうことができる。
なお、仁の場合接着強度を良くするためこれらの蒸着あ
るいはスノクツタによる金属膜１ｆｉと基板ＩＺとの間
に必要に応じ、予め酸化し易く、かつ酸素との結合力の
大きい金属材料、例えばＣｒ、ＴＩ、Ｖ、Ｎ１等゛から
なる接着層１６を蒸着あるいはスノや、り等によシ形成
してもよい。
るいはスノクツタによる金属膜１ｆｉと基板ＩＺとの間
に必要に応じ、予め酸化し易く、かつ酸素との結合力の
大きい金属材料、例えばＣｒ、ＴＩ、Ｖ、Ｎ１等゛から
なる接着層１６を蒸着あるいはスノや、り等によシ形成
してもよい。
ここで、第３図に示す如く通孔１２に人、出力端子とな
る金属ビン２０を例えば半田２１ｒｌＣて支持固定する
場合を考えると、表面導体パターン１３である例えばＡ
ｕ等の厚膜は多孔質であるため、この上に蒸着あるいは
ス／譬、夕で低拡散物質を被覆させたのでは、程度の差
は多少あるがやはシ多孔質の被膜ができることと、冷却
て半田はこのような孔や格子欠陥に沿って速やかに拡散
するので、金属膜１７のうち表面導体ノ４ターン１３で
あるＡｕ厚膜上に形成された部分は、半田、特にａｎ／
Ｐｂ半田に対して、半田の拡散防止効果を十分に奏し難
い。そこでとの実施例では、第２図（ｄ）に示すように
半田に対してＡｕよりも拡散係数の小さい金属材料、例
えばＣｕあるいはＮｉからなる厚さ５〜１５μのメッキ
膜１８を、電解あるいは無電解メッキにて形成し、その
後基板１１の表面および裏面にレゾストあるいはドライ
フィルム等を塗布あるいはラミネートし、該レジストあ
るいはドライフィルムを寓光、現像することにより、基
板１１表面の必要な回路ノ譬ターンおよび通孔１２内壁
を除いた不必要な部分のメッキ膜および蒸着あるいはス
・母、タリングによる金属膜を選択的にエツチング除去
プることによシ、第２図（・）に示す如く基板１１表面
の所定回路／譬ターンおよび通孔１２の内壁に半田に対
しムＵよシも拡散係数の小さい例えばＣｕあるいはＮ１
等のメッキ膜１８を表面導体とする導体層１９を形成す
る。
る金属ビン２０を例えば半田２１ｒｌＣて支持固定する
場合を考えると、表面導体パターン１３である例えばＡ
ｕ等の厚膜は多孔質であるため、この上に蒸着あるいは
ス／譬、夕で低拡散物質を被覆させたのでは、程度の差
は多少あるがやはシ多孔質の被膜ができることと、冷却
て半田はこのような孔や格子欠陥に沿って速やかに拡散
するので、金属膜１７のうち表面導体ノ４ターン１３で
あるＡｕ厚膜上に形成された部分は、半田、特にａｎ／
Ｐｂ半田に対して、半田の拡散防止効果を十分に奏し難
い。そこでとの実施例では、第２図（ｄ）に示すように
半田に対してＡｕよりも拡散係数の小さい金属材料、例
えばＣｕあるいはＮｉからなる厚さ５〜１５μのメッキ
膜１８を、電解あるいは無電解メッキにて形成し、その
後基板１１の表面および裏面にレゾストあるいはドライ
フィルム等を塗布あるいはラミネートし、該レジストあ
るいはドライフィルムを寓光、現像することにより、基
板１１表面の必要な回路ノ譬ターンおよび通孔１２内壁
を除いた不必要な部分のメッキ膜および蒸着あるいはス
・母、タリングによる金属膜を選択的にエツチング除去
プることによシ、第２図（・）に示す如く基板１１表面
の所定回路／譬ターンおよび通孔１２の内壁に半田に対
しムＵよシも拡散係数の小さい例えばＣｕあるいはＮ１
等のメッキ膜１８を表面導体とする導体層１９を形成す
る。
そして次に、第３図に示すように必要に応じ通孔１２内
に通孔１２の径よシも小さな径を有する人、出力端子用
の例えばアルミナセラＲツク等の基板１１と熱膨張係数
の等しい金属、例えばコパールあるいはＦ＠、／Ｎ１４
２合金等からなる０、３５〜０．７５−φ程度の径の金
属−ン２０を半田２１にて支持固定する。この際、金属
ぎン２０には半田ヌレ性を良くするために、予めＮ１メ
ッキ、 Ａｕメッキあるいはａｎメ、キ等を施しておい
ても良い。
に通孔１２の径よシも小さな径を有する人、出力端子用
の例えばアルミナセラＲツク等の基板１１と熱膨張係数
の等しい金属、例えばコパールあるいはＦ＠、／Ｎ１４
２合金等からなる０、３５〜０．７５−φ程度の径の金
属−ン２０を半田２１にて支持固定する。この際、金属
ぎン２０には半田ヌレ性を良くするために、予めＮ１メ
ッキ、 Ａｕメッキあるいはａｎメ、キ等を施しておい
ても良い。
上述した方法によれば、表面導体パターンＩｓと裏面導
体ノぐターン１５とを導体層１９によりて確実に電気的
に接続することができる。
体ノぐターン１５とを導体層１９によりて確実に電気的
に接続することができる。
なお、この方法において第２図（、）に示す基板１１の
厚さＡと、通孔１２の径Ｂとの関係は、導体層１９が蒸
着あるいはスパッタにより形成される金属膜１７を含む
関係上、Ｂ／Ａの比が０．０５〜１．０程度であること
が望ましい。具体例を挙げれば、Ａ＝１〜２■、Ｂ＝０
．０５〜２置程度が適当である。これはＢ／Ａが０．１
５未満であると、蒸着あるいはスノｆ、りによりても金
属ｘｚｙを通孔１２の内ＩＮＫ形成することが難しくな
り、またＢ／Ａが１．０を越えると、第１図で説明した
厚膜導体ペーストを用いる方法によっても導体２４１タ
ーン１３．１１５の電気的接続を行なうことができ、高
価な蒸着あるいはス／ぐツタ法を採用する意味がなくな
るからである。
厚さＡと、通孔１２の径Ｂとの関係は、導体層１９が蒸
着あるいはスパッタにより形成される金属膜１７を含む
関係上、Ｂ／Ａの比が０．０５〜１．０程度であること
が望ましい。具体例を挙げれば、Ａ＝１〜２■、Ｂ＝０
．０５〜２置程度が適当である。これはＢ／Ａが０．１
５未満であると、蒸着あるいはスノｆ、りによりても金
属ｘｚｙを通孔１２の内ＩＮＫ形成することが難しくな
り、またＢ／Ａが１．０を越えると、第１図で説明した
厚膜導体ペーストを用いる方法によっても導体２４１タ
ーン１３．１１５の電気的接続を行なうことができ、高
価な蒸着あるいはス／ぐツタ法を採用する意味がなくな
るからである。
また、上記実施例によれば金属ピン２ｏからなる人、出
力端子を十分な強度で高密度にがり歩留シよく配記する
ことが可能である。すなわち、従来の厚膜回路基板では
、周辺に厚膜からなる人、出力端子取付用・ヤツドを形
成し、半田にてクリップリードを支持固定することにょ
シム。出力端子を形成する方法をとっていた。この従来
法では入、出方端子のど、チは実用上２、５４ ｓｅａ
程度であシ、これが１．２７−にも小さくなると、歩留
シが著しく低下し、さらに／ぐラドにＡｇ４−スト等を
用いた場合には、マイグレーションが起シ、端子間の絶
縁抵抗の劣化や短絡事故などが生じる問題がありた。
力端子を十分な強度で高密度にがり歩留シよく配記する
ことが可能である。すなわち、従来の厚膜回路基板では
、周辺に厚膜からなる人、出力端子取付用・ヤツドを形
成し、半田にてクリップリードを支持固定することにょ
シム。出力端子を形成する方法をとっていた。この従来
法では入、出方端子のど、チは実用上２、５４ ｓｅａ
程度であシ、これが１．２７−にも小さくなると、歩留
シが著しく低下し、さらに／ぐラドにＡｇ４−スト等を
用いた場合には、マイグレーションが起シ、端子間の絶
縁抵抗の劣化や短絡事故などが生じる問題がありた。
これに対し、本発明によれば第４図に示すように基板３
１の周辺に２．５４ ｖｍピッチの人、出力端子３２を
例えば２列に形成したシ、あるいは３列にも４列にも形
成することが可能で、高集積化に伴なう人、出力端子数
の増加に対しても十分対応することが可能となる。しか
も、この方法によれば人、出力端子３２の基板３１への
接着強度は、前記通孔１２の内壁に半田ヌレ性の良い導
体層が存在することに依〕、十分な強度を維持している
し、人、出力端子３２間のマイグレーション等の問題、
すなわち絶縁抵抗の劣化や短絡事故等の問題もすべて解
決される。
１の周辺に２．５４ ｖｍピッチの人、出力端子３２を
例えば２列に形成したシ、あるいは３列にも４列にも形
成することが可能で、高集積化に伴なう人、出力端子数
の増加に対しても十分対応することが可能となる。しか
も、この方法によれば人、出力端子３２の基板３１への
接着強度は、前記通孔１２の内壁に半田ヌレ性の良い導
体層が存在することに依〕、十分な強度を維持している
し、人、出力端子３２間のマイグレーション等の問題、
すなわち絶縁抵抗の劣化や短絡事故等の問題もすべて解
決される。
なお、上記実施例においては基板に半田にて入、出力端
子を支持固定し形成する場合を主に述べたが、本発明は
それに限定されるものではなく、単に基板の表面導体ノ
９ターンと裏面導体１４ターンとの電気的接続を容易に
形成する場合にも適用可能でアシ、その場合は通孔はさ
らに径の小さい例えば０．０５−〜０．２−φ程度で十
分である。また、この場合通孔内壁に蒸着あるいはスノ
々ツタによシ形成される金属膜の材料は、電気伝導性の
良好な金属材料であればどんなものでも良い、さらにメ
ッキ膜社必らずしも形成する必要は無いが、より接続の
信頼性を上げる意味で必要に応じて形成してもよい。
子を支持固定し形成する場合を主に述べたが、本発明は
それに限定されるものではなく、単に基板の表面導体ノ
９ターンと裏面導体１４ターンとの電気的接続を容易に
形成する場合にも適用可能でアシ、その場合は通孔はさ
らに径の小さい例えば０．０５−〜０．２−φ程度で十
分である。また、この場合通孔内壁に蒸着あるいはスノ
々ツタによシ形成される金属膜の材料は、電気伝導性の
良好な金属材料であればどんなものでも良い、さらにメ
ッキ膜社必らずしも形成する必要は無いが、より接続の
信頼性を上げる意味で必要に応じて形成してもよい。
第１図（ａ） 、 （ｂ）は従来の厚膜回路基板の製造
工程とその構造を示す断面図、第２図（、）〜（・）お
よび第３図は本発明の一実施例に係る厚膜回路基板の製
造工程を示す断面図、第４図は基板上の人、出力端子の
配設状態を示す平面図および側面図である。 １ ｆ−・・絶縁性基板、ｘ ｚ−・・通孔、１Ｂ、Ｉ
ｌｉ・・・導体Ｉり一ン、１６−、接着層、１１・−蒸
着またはスパッタによシ、形成される金属膜、１Ｂ−・
メ、・キ膜、１９・・・導体層、ＸＯ−・・金属ビン、
２１−・・半田、３１・・・基板、３２・・・人、出力
端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） （ｂ） 第２図
工程とその構造を示す断面図、第２図（、）〜（・）お
よび第３図は本発明の一実施例に係る厚膜回路基板の製
造工程を示す断面図、第４図は基板上の人、出力端子の
配設状態を示す平面図および側面図である。 １ ｆ−・・絶縁性基板、ｘ ｚ−・・通孔、１Ｂ、Ｉ
ｌｉ・・・導体Ｉり一ン、１６−、接着層、１１・−蒸
着またはスパッタによシ、形成される金属膜、１Ｂ−・
メ、・キ膜、１９・・・導体層、ＸＯ−・・金属ビン、
２１−・・半田、３１・・・基板、３２・・・人、出力
端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） （ｂ） 第２図
Claims (8)
- （１）絶縁性基板に通孔を形成し、この基板の表面およ
び裏面にそれぞれ導体イーストを印刷し、乾燥、焼成し
て導体パターンを形成した後、前記通孔の内壁および前
記基板の表面に蒸着あるいはス／４ ツタによ多形成さ
れる金属膜を含む導体層を形成して、前記基板の表面に
形成された導体ノ母ターンと裏面に形成された導体パタ
ーンとを電気的に接続することを特徴とする厚膜回路基
板の製造方法。 - （２）通孔の内壁および基板の表面に形成される導体層
は、酸素との結合力が大きい易酸化性金属材料からなる
接着層を含むものであることを特徴とする特許請求の範
囲第１項記載の厚膜回路基板の製造方法。 - （３）通孔の内壁および基板の表１ｉＫ形成される導体
層は、蒸着あるいはス／４．夕によって形成される金属
膜上にメッキ膜を形成したものであることを特徴とする
特許請求の範囲第１項または第２項記載の厚膜回路基板
の製造方法。 - （４）絶縁性基板に通孔を形成し、この基板の表面およ
び裏面にそれぞれ導体ペーストを印刷し、乾燥、焼成し
て導体パターンを形成した後、前記通孔の内壁および前
記基板の表面に蒸着あるいはスパッタによ多形成される
金属膜を含む導体層を形成して、前記基板の表面に形成
された導体パターンと裏面に形成された導体パターンと
を電気的に接続するとともに、前記通孔内に人、出力端
子となる金属ピンを挿入し、この金＾ピンを半田により
支持固定することを特徴とする厚膜回路基板の製造方法
。 - （５）通孔の内壁および基板の表面に形成される導体層
は、蒸着あるいはスパッタによ多形成される金属膜が基
板の表面および裏面に形成される導体・母ターンよシも
半田に対する拡散係数の小さい金属材料、または半田に
対する拡散速度よシも半田からの拡散速度の方が大きい
金属材料からなることを特徴とする特許請求の範囲第４
項記載の厚膜回路基板の製造方法。 - （６）通孔の内壁および基板の表面に形成される導体層
は、酸素との結合力が大きい易酸化性金属材料からなる
接着層を含むものであることを特徴とする特許請求の範
囲第４項または第５項記載の厚膜回路基板の製造方法。 - （７）通孔の内壁および基板表面に形成される導体層は
、蒸着あるいはスバ、りによ多形成される金属膜上に、
基板の表面および裏面にそれぞれ形成される導体パター
ンよシも半田に対する拡散速度の小さい金属材料、また
は半田に対する拡散速度よシも半田からの拡散速度の方
が大きい金属材料からなるメッキ膜を形成したものであ
ることを特徴とする特許請求の範囲第４項〜第６項のい
ずれかに記載の厚膜回路基板の製造方法。 - （８）人、出力端子となる金属ビンはノ１ン〆のヌレ性
のよいメッキを施したものであることを特徴とする特許
請求の範囲第４項記載の厚膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15513881A JPS5856498A (ja) | 1981-09-30 | 1981-09-30 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15513881A JPS5856498A (ja) | 1981-09-30 | 1981-09-30 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856498A true JPS5856498A (ja) | 1983-04-04 |
Family
ID=15599379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15513881A Pending JPS5856498A (ja) | 1981-09-30 | 1981-09-30 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287476U (ja) * | 1985-11-19 | 1987-06-04 |
-
1981
- 1981-09-30 JP JP15513881A patent/JPS5856498A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287476U (ja) * | 1985-11-19 | 1987-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US4736521A (en) | Process for manufacturing a ceramic multi-layer substrate | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| EP0052920A2 (en) | Electronic circuit interconnection system | |
| US4472762A (en) | Electronic circuit interconnection system | |
| US4546406A (en) | Electronic circuit interconnection system | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH0353793B2 (ja) | ||
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPS6352796B2 (ja) | ||
| JPH0558678B2 (ja) | ||
| JPS6194394A (ja) | 厚膜回路基板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPH05235196A (ja) | 焼成配線基板の製造方法 | |
| JPH05206598A (ja) | セラミック回路基板 | |
| JPS61101093A (ja) | 厚膜回路基板の製造方法 | |
| JPS58114497A (ja) | セラミツク多層回路基板およびその製造方法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPS61256688A (ja) | 回路基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS6122692A (ja) | 多層配線基板およびその製造方法 |