JPS61256688A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS61256688A
JPS61256688A JP9831885A JP9831885A JPS61256688A JP S61256688 A JPS61256688 A JP S61256688A JP 9831885 A JP9831885 A JP 9831885A JP 9831885 A JP9831885 A JP 9831885A JP S61256688 A JPS61256688 A JP S61256688A
Authority
JP
Japan
Prior art keywords
layer
thin film
circuit board
metal thin
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9831885A
Other languages
English (en)
Inventor
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9831885A priority Critical patent/JPS61256688A/ja
Publication of JPS61256688A publication Critical patent/JPS61256688A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダなどの民生用電子機器を
はじめ0ム機器9通信機器などに用いられる回路基板、
とシわけ半導体チップを実装した混成集積回路を構成す
るのに適した回路基板の製造方法に関するものである。
従来の技術 近年、電子機器の小型、軽量化や高性能化に対する進歩
はめざましいものがある。
その要因としては半導体技術の進歩によるところが極め
て大きいことはいうまでもないが、同時に電子回路の構
成手段として半導体ICを用いた混成集積回路装置が広
範に利用されるようになって米たことも大きな役割を果
している。
この混成集積回路装置は通称ハイブリッドXOとも呼ば
れるものであり、現状では様々な構成や形態を有するも
のが使われている。
その代表的なものとしてはセラミック基板上に導体回路
を形成した回路基板に直接半導体Xaチップをワイヤー
ポンド法によシ接続し、その周辺部に、チップコンデン
サ、ミニモールド型のトランジスタ、チップ抵抗器など
を実装して機能ブロック回路を構成したものがある。
ところで、このような半導体ICjチップを直接実装す
ることにより構成した混成集積回路に用いられる回路基
板としては、従来第3囚人〜Bに示す工程を経て作られ
ている。
この回路基板は、アルミナなどのセラミック絶縁基板1
の表面に、銀や金、白金などの貴金属系のメタルグレー
ズ系導体ペーストを用いてスクリーン印刷法によシ配線
回路状に塗布し、SOO〜900″Cの高温中で焼成す
ることにより回路導体層2を形成したいわゆる厚膜印刷
法により作られたものである。
発明が解決しようとする問題点 しかしながら上記のような回路基板では半導体ICチッ
プと直接ワイヤーボンド法で接続するための回路導体層
2は全て金や銀などの貴金属により構成されるため、回
路導体層2の材料費が高価につくことや、貴金属系のメ
タルグレーズ系の導体ペーストで形成した回路導体層2
はその中でガラス分を含んでいるために半導体ICチッ
プとワイヤーボンド接続においてアルミニウム線や金線
などとのボンディング接続が不安定で、信頼性に乏しい
こと、さらにはスクリーン印刷法によって回路導体層2
を形成するためパターン微細化かはかシにくい不都合が
あった。
本発明は上記問題点に鑑み、経済性にすぐれ、かつ微細
配線化や半導体ICチップとのワイヤーボンドの接続の
信頼性にすぐれた回路基板の製造方法を提供するもので
ある。
問題点を解決するための手段 上記問題点を解決するために本発明の回路基板は、絶縁
基板の少くとも一方の主面上にワイヤーボンドが可能な
金属薄膜層を形成し、その表面に所望とする配線回路図
形状に7オトリソ技術を利用して耐エツチング性を有す
る第1レジスト層を形成し、露出した金属薄膜層をエツ
チングして除去してから、さらに第1レジスト層を除去
し、金属薄膜による回路導体層の一部に第2レジスト層
を形成し、露出した金属薄膜層の表面に無電解めっき法
によってはんだづけが可能な金属層を析出させ、第2レ
ジスト層を除去する方法により作られ穴ものである。
作用 本発明は上記した方法によって、半導体ICチップと良
好なワイヤーボンド接続ができる金属層を部分的に設け
た回路基板を作るものであシ、導体材料費が安価で、微
細パターンの形成が可能な回路基板が得られるものであ
る。
実施例 以下本発明の一実施例による回路基板の製造方法につい
て図面を参照しながら説明する。
第1図は本発明の一実施例における回路基板の要部断面
図である。第1図において3は絶縁基板、4は金属薄膜
層、6は第1レジスト層、6は第2レジスト層、7は導
電金属層である。
以上のように構成された回路基板について以下筒2因五
〜Fを用いてその製造工程を詳細に説明する。
本実施例における回路基板は先ず第2図人に示すように
絶縁基板3の少くとも一方の主面全体にワイヤーボンド
が可能な金属薄膜層4を析出させる。
本実施例においては絶縁基板3としてアルミナなどのセ
ラミック絶縁基板の他にガラスエポキシ基板などの合成
樹脂基板や透明ガラス基板などを使用し、その主面上に
ワイヤーボンドが可能な金属薄膜層4としてアルミニウ
ム金属層を、真空蒸着法によシ1〜5μの厚さに析出さ
せた。
次に第2図Bに示すように、アルミニウムの金属薄膜層
4の表面にフォトリソ技術を利用して耐エツチング性を
有する第2レジスト層5を所望の配線図形状に形成する
。そして、第2図Cに示すごとく第1レジスト層6で被
覆されないアルミニウムの金属薄膜層4をカセイソーダ
や塩酸などの稀釈溶液に浸漬して溶解除去することによ
りて所望とする回路導体層を形成し、第2図りに示すよ
うに第1レジスト層6を除去してから半導体装置膜層6
をスクリーン印刷法などによって形成する。
それから第2図Eに示すように第2レジスト層6が被覆
されないアルミニウムから成る金属薄膜層4の表面に無
電解めっき法によってはんだづけが可能な導電金属7を
析出させた。この場合、無電解めっきとしてはアルミニ
ウムの金属薄膜層4の表面に析出が可能なものでなけれ
ばならないが、アルミニウムは両性金属であるため酸と
アルカリの両方の溶液中で溶解するので無電解めっき浴
は中性浴で析出可能なものでなければならない。
この目的に合致する無電解めっきとして、本実施例にお
いては下記する組成の無電解めっき液を用いてアルミニ
ウムの金属薄膜層4にニッケル金属層7を析出させた。
硫酸ニッケル       10〜209/1乳酸  
   1〜5ml/1 次亜リン酸ナトリウム     6〜15f/1クエン
酸ナトリウム     30〜60f/1浴温度   
        40’C〜45℃浴PH7〜7.に のようにしてワイヤーボンドの接続を必要としないアル
ミニウムの金属薄膜層4から成る回路導体層上にはんだ
づけが可能なニッケルの導電金属層7を析出させた後で
第2図Fに示すように第2レジスト層6を除去してアル
ミニウムの金属薄膜層4を露出させることにより部分的
にワイヤーボンドが可能な回路基板を作成した。
発明の効果 以上の説明から明らかなように本発明による回路基板は
、絶縁基板の主面上にまずワイヤーボンドが可能な金属
薄膜層としてアルミニウムを析出させ、フォトエツチン
グ法によって所望の回路導体層を形成した後で、半導体
ICチップとワイヤーボンド法によシ接続を必要とする
回路導体層に耐無電解めっき性のレジストを被覆し、し
かる後に無電解めっき法によって露出したアルミニウム
薄膜層から成る回路導体層上にはんだづけが可能な金属
層を析出させ、最終的に耐無電解めっき性のレジスト層
を除去することによシ作られたものである。
従って本発明による回路基板は、ワイヤーボンドを必要
とする回路導体層を含め全ての導体層が高価な貴金属を
使用することなく、アルミニウムやニッケルなどの卑金
属系の導体層で構成することができるため、材料コスト
が安両につくこと、フォトエツチング方式により回路導
体層を形成するため、微細パターンの形成が容易にでき
ること、さらにはワイヤーボンドする導体層がアルミニ
ウム金属薄膜層のみで形成されるため、アルミニウム線
や金線などの金属細線との接合強度が、従来の銀や金な
どの貴金属ペーストを印刷し高温焼成して形成したいわ
ゆる厚膜導体層のものと比較して著しく向上する特徴が
得られるものである。
【図面の簡単な説明】
発明の一実施例における回路基板の製造工程を説明する
ための要部断面図、第3図ム)Bは従来の回路基板の製
造工程を説明するための要部断面図である。 3・・・・・・絶縁基板、4・・・・・・金属薄膜層、
5・・・・・・第2レジスト層、6・・・・・・第2レ
ジスト層、7・・・・・・導電金属層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名3・
1、e」収差板 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁基板の少くとも一主面上にワイヤーボンドが
    可能な金属薄膜層を形成し、前記金属薄膜層に所望とす
    る配線図形状に耐エッチング性を有する第1レジスト層
    を形成し、前記第1レジスト層が被覆されていない金属
    薄膜層を除去し、前記第1レジスト層を除去して、露出
    した配線図形状の金属薄膜層の一部分に耐無電解めっき
    性を有する第2レジスト層を形成し、前記露出した金属
    薄膜層上に無電解めっき法によりはんだづけが可能な金
    属層を析出させた後、前記第2レジスト層を除去するこ
    とを特徴とした回路基板の製造方法。
  2. (2)ワイヤーボンドが可能な金属薄膜層としてアルミ
    ニウムを用いた特許請求の範囲第1項記載の回路基板の
    製造方法。
JP9831885A 1985-05-09 1985-05-09 回路基板の製造方法 Pending JPS61256688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9831885A JPS61256688A (ja) 1985-05-09 1985-05-09 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9831885A JPS61256688A (ja) 1985-05-09 1985-05-09 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS61256688A true JPS61256688A (ja) 1986-11-14

Family

ID=14216562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9831885A Pending JPS61256688A (ja) 1985-05-09 1985-05-09 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS61256688A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213195A (ja) * 1986-03-13 1987-09-19 横河電機株式会社 導体パタ−ン形成方法
JPH03204991A (ja) * 1989-12-29 1991-09-06 Orient Watch Co Ltd 基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213195A (ja) * 1986-03-13 1987-09-19 横河電機株式会社 導体パタ−ン形成方法
JPH03204991A (ja) * 1989-12-29 1991-09-06 Orient Watch Co Ltd 基板の製造方法

Similar Documents

Publication Publication Date Title
US4206254A (en) Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern
JPS61256688A (ja) 回路基板の製造方法
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JP2002050715A (ja) 半導体パッケージの製造方法
JPH07240434A (ja) バンプ電極、およびその製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH02260592A (ja) 回路基板
JP2866512B2 (ja) 配線基板
JPH0794839A (ja) 回路基板
JPS63260198A (ja) 多層回路板の製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JPH0653625A (ja) セラミック回路基板
JPS62213195A (ja) 導体パタ−ン形成方法
JPH0353793B2 (ja)
JPS6351690A (ja) セラミツク配線基板の製法
JPH104253A (ja) 微細配線実装基板およびその製造方法
JPH01140695A (ja) 電子回路部品の製造方法
JPH03165590A (ja) セラミック配線回路板およびその製造方法
JPS6148993A (ja) 混成集積回路の製造方法
JPS6148991A (ja) 混成集積回路の製造方法
JPS5856498A (ja) 厚膜回路基板の製造方法