KR101124110B1 - 반도체 칩 패키지 및 그의 제조방법 - Google Patents
반도체 칩 패키지 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101124110B1 KR101124110B1 KR1020100013812A KR20100013812A KR101124110B1 KR 101124110 B1 KR101124110 B1 KR 101124110B1 KR 1020100013812 A KR1020100013812 A KR 1020100013812A KR 20100013812 A KR20100013812 A KR 20100013812A KR 101124110 B1 KR101124110 B1 KR 101124110B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- semiconductor chip
- region
- redistribution layer
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
도 2a 내지 도 2i는 본 발명의 일 실시형태에 따른 반도체 칩 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
20: 재배선층 21a, 22a, 23a: 금속 배선
21b, 22b, 23b: 부분 산화 영역 31a, 31b: 돌출형 연결단자
40: 히트 싱크 50: 몰딩막
Claims (16)
- 칩 패드를 갖는 반도체 칩; 및
상기 반도체 칩 상에 형성되며, 상기 칩 패드와 전기적으로 연결되는 금속 배선과 상기 금속 배선을 형성하는 금속의 산화에 의하여 형성되고, 상기 금속 배선을 절연시키는 부분 산화영역을 포함하는 재배선층;
을 포함하는 반도체 칩 패키지.
- 제1항에 있어서,
상기 재배선층은 다층으로 구성되며,
상기 반도체 칩 상에 형성되며, 상기 칩 패드와 전기적으로 연결되는 제1 금속 배선과 상기 제1 금속 배선을 형성하는 금속의 산화에 의하여 형성되며, 상기 제1 금속 배선을 절연시키는 제1 부분 산화영역을 포함하는 제1 재배선층; 및
상기 제1 재배선층 상에 형성되며, 상기 제1 금속 배선과 전기적으로 연결되는 제2 금속 배선과 상기 제2 금속 배선을 형성하는 금속의 산화에 의하여 형성되며, 상기 제2 금속 배선을 절연시키는 제2 부분 산화영역을 포함하는 제2 재배선층을 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제1항에 있어서,
상기 금속 배선에 형성되는 돌출형 연결단자를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제1항에 있어서,
상기 재배선층은 상기 금속 배선의 금속과 동일한 금속으로 형성되며, 열 방출을 위한 금속 더미 영역을 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제4항에 있어서,
상기 재배선층에 형성되며, 상기 금속 더미 영역과 연결되는 열 방출 금속 배선을 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제5항에 있어서,
상기 열 방출 금속 배선에 형성되는 돌출형 연결 단자를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제1항에 있어서,
상기 반도체 칩을 감싸며, 상기 칩 패드를 개방하는 몰딩막을 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 제1항에 있어서,
상기 반도체 칩이 탑재되며, 상기 재배선층의 반대 면에 형성되는 히트 싱크를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.
- 칩 패드를 갖는 반도체 칩을 마련하는 단계;
상기 반도체 칩 상에 금속층을 형성하는 단계;
상기 금속층의 금속 배선이 형성될 영역에 레지스트 패턴을 배치하는 단계; 및
상기 금속층을 산화하여 상기 칩 패드와 전기적으로 연결되는 금속 배선 및 상기 금속 배선을 절연시키는 부분 산화영역을 포함하는 재배선층을 형성하는 단계;
를 포함하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 산화 공정은 양극 산화 공정에 의하여 수행되는 것을 특징으로하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 재배선층을 형성하는 단계는
상기 반도체 칩 상에 제1 금속층을 형성하는 단계;
상기 제1 금속층의 제1 금속 배선이 형성될 영역에 레지스트 패턴을 배치하는 단계;
상기 제1 금속층을 산화하여 상기 칩 패드와 전기적으로 연결되는 제1 금속 배선 및 상기 제1 금속 배선을 절연시키는 제1 부분 산화영역을 포함하는 제1 재배선층을 형성하는 단계;
상기 제1 재배선층 상에 제2 금속층을 형성하는 단계;
상기 제2 금속층의 제2 금속 배선이 형성될 영역에 레지스트 패턴을 배치하는 단계; 및
상기 제2 금속층을 산화하여 상기 제1 금속 배선과 전기적으로 연결되는 제2 금속 배선 및 상기 제2 금속 배선을 절연시키는 제2 부분 산화영역을 포함하는 제2 재배선층을 형성하는 단계;
를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 레지스트 패턴을 상기 칩 패드와 전기적으로 연결되지 않는 영역에 배치하고, 상기 산화 공정에 의하여 열 방출을 위한 금속 더미 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
- 제12항에 있어서,
상기 레지스트 패턴을 열 방출 금속배선이 형성될 영역에 배치하고, 상기 산화 공정에 의하여 상기 금속 더미 영역과 연결되는 열 방출 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 반도체 칩을 감싸며, 상기 칩 패드를 개방하는 몰딩막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 반도체 칩을 히트 싱크에 탑재하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
- 제9항에 있어서,
상기 금속 배선과 연결되는 돌출형 연결 단자를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100013812A KR101124110B1 (ko) | 2010-02-16 | 2010-02-16 | 반도체 칩 패키지 및 그의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100013812A KR101124110B1 (ko) | 2010-02-16 | 2010-02-16 | 반도체 칩 패키지 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110094440A KR20110094440A (ko) | 2011-08-24 |
KR101124110B1 true KR101124110B1 (ko) | 2012-03-21 |
Family
ID=45094826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100013812A KR101124110B1 (ko) | 2010-02-16 | 2010-02-16 | 반도체 칩 패키지 및 그의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101124110B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101398811B1 (ko) | 2012-05-31 | 2014-05-27 | 에스티에스반도체통신 주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
CN109473765B (zh) * | 2018-12-21 | 2024-08-13 | 盛合晶微半导体(江阴)有限公司 | 三维封装天线及其封装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990069638A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 칩 스케일 패키지 및 그 제조방법 |
KR20040022383A (ko) * | 2002-06-14 | 2004-03-12 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
KR20050028791A (ko) * | 2003-09-19 | 2005-03-23 | 가시오게산키 가부시키가이샤 | 반도체장치 |
KR20080056016A (ko) * | 2005-10-14 | 2008-06-19 | 가부시키가이샤후지쿠라 | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 |
-
2010
- 2010-02-16 KR KR1020100013812A patent/KR101124110B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990069638A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 칩 스케일 패키지 및 그 제조방법 |
KR20040022383A (ko) * | 2002-06-14 | 2004-03-12 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
KR20050028791A (ko) * | 2003-09-19 | 2005-03-23 | 가시오게산키 가부시키가이샤 | 반도체장치 |
KR20080056016A (ko) * | 2005-10-14 | 2008-06-19 | 가부시키가이샤후지쿠라 | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20110094440A (ko) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101884971B1 (ko) | 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(sip) 및 그 제조 방법 | |
CN102332435B (zh) | 电子元件及其制作方法 | |
US11430724B2 (en) | Ultra-thin, hyper-density semiconductor packages | |
TW201830652A (zh) | 封裝結構 | |
US10763242B2 (en) | Semiconductor package and method of manufacturing the same | |
US8241953B2 (en) | Method of fabricating stacked wire bonded semiconductor package with low profile bond line | |
CN106898596A (zh) | 半导体结构及其制造方法 | |
TW201906129A (zh) | 半導體封裝件及其製造方法 | |
US20130249083A1 (en) | Packaging substrate | |
US11670593B2 (en) | Package-on-package (POP) electronic device and manufacturing method thereof | |
TWI752238B (zh) | 疊層封裝結構 | |
US20110198749A1 (en) | Semiconductor chip package and method of manufacturing the same | |
US9515010B2 (en) | Semiconductor packaging structure and forming method therefor | |
KR101124110B1 (ko) | 반도체 칩 패키지 및 그의 제조방법 | |
TW200408095A (en) | Chip size semiconductor package structure | |
TWI441312B (zh) | 具有打線結構之三維立體晶片堆疊封裝結構 | |
KR101055545B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
TW201737415A (zh) | 封裝基板的製作方法 | |
JP4084737B2 (ja) | 半導体装置 | |
TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
CN110476240A (zh) | 用于高密度2.5d和3d集成的互连方法 | |
JP2007048887A (ja) | 半導体装置およびその製造方法 | |
US20230307334A1 (en) | Semiconductor package and method of manufacturing the same | |
US11961831B2 (en) | Electronic package, semiconductor package structure, and method for manufacturing the semiconductor package structure | |
US20230352460A1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |