TW201830652A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW201830652A
TW201830652A TW106113511A TW106113511A TW201830652A TW 201830652 A TW201830652 A TW 201830652A TW 106113511 A TW106113511 A TW 106113511A TW 106113511 A TW106113511 A TW 106113511A TW 201830652 A TW201830652 A TW 201830652A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
inductor
dielectric
integrated fan
Prior art date
Application number
TW106113511A
Other languages
English (en)
Inventor
陳致霖
蔡仲豪
謝政憲
王垂堂
余振華
張智援
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830652A publication Critical patent/TW201830652A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一種封裝結構包含一第一重分佈層、一模料、一半導體元件和一電感器。模料位於第一重分佈層上。半導體元件封在模料中。電感器穿透通過模料且電性連接半導體元件。

Description

封裝結構
本揭露係關於一種封裝結構，且特別係關於一種半導體的封裝結構及其形成方法。
在半導體產業中，藉由不斷地縮小最小特徵尺寸以允許較多元件被整合至一預定區域內，多種電子元件(例如：電晶體、二極體、電阻、電容等)的積體密度持續地被提升。在部分應用中，這些較小的電子元件也需要比以往更小空間的封裝。部分較小型的半導體封裝包含方形扁平封裝(quad flat pack；QFP)、針插網格陣列封裝(pin grid array；PGA)、球柵陣列封裝(ball grid array；BGA)、覆晶技術(flip chips；FC)、三維積體電路封裝(three dimensional integrated circuits；3DICs)、晶圓級封裝(wafer level packages；WLPs)、連線上凸塊(bond-on-trace；BOT)封裝、以及層疊封裝(package on package；PoP)結構。
電感器是一種被動式電子元件，可以在其磁場中儲存能量。電感器廣泛地應用在類比電路、信號傳輸系統、無線傳輸系統和電源管理IC的電壓調整模組中。
依據本揭露的一些實施方式，一種封裝結構一第一重分佈層、一第一模料、一半導體元件以及一電感器。第一模料位於該第一重分佈層上。半導體元件嵌入在該第一模料中。電感器穿透通過第一模料且電性連接半導體元件。
110‧‧‧緩衝層
120‧‧‧整合扇出導電通孔
120a‧‧‧整合扇出導電通孔
120b‧‧‧導電特徵
123‧‧‧種子層
125‧‧‧導電特徵
130‧‧‧半導體元件
130a‧‧‧半導體元件
130b‧‧‧半導體元件
132‧‧‧電壓調節晶片
134‧‧‧半導體基材
136‧‧‧導電柱
138‧‧‧介電層
140‧‧‧模料
150‧‧‧重分佈層
152‧‧‧介電結構
154‧‧‧佈線結構
155‧‧‧接觸墊
157‧‧‧導電特徵
160‧‧‧外部連接器
210‧‧‧緩衝層
220‧‧‧整合扇出導電通孔
230‧‧‧半導體元件
232‧‧‧電壓調節晶片
234‧‧‧半導體基材
236‧‧‧導電柱
238‧‧‧介電層
240‧‧‧模料
250‧‧‧介電層
260‧‧‧磁性膜
270‧‧‧重分佈層
272‧‧‧介電結構
274‧‧‧佈線結構
275‧‧‧接觸墊
277‧‧‧導電特徵
280‧‧‧外部連接器
310‧‧‧緩衝層
320‧‧‧整合扇出導電通孔
330‧‧‧半導體元件
332‧‧‧電壓調節晶片
334‧‧‧半導體基材
336‧‧‧導電柱
338‧‧‧介電層
340‧‧‧模料
350‧‧‧重分佈層
352‧‧‧介電結構
354‧‧‧佈線結構
356‧‧‧第一接觸墊
358‧‧‧第二接觸墊
360‧‧‧第一導電特徵
370‧‧‧第二導電特徵
410‧‧‧緩衝層
420‧‧‧整合扇出導電通孔
430‧‧‧半導體元件
432‧‧‧電壓調節晶片
434‧‧‧半導體基材
436‧‧‧導電柱
438‧‧‧介電層
440‧‧‧模料
450‧‧‧介電層
460‧‧‧磁性膜
470‧‧‧重分佈層
472‧‧‧介電結構
474‧‧‧佈線結構
476‧‧‧第一接觸墊
478‧‧‧第二接觸墊
480‧‧‧第一導電特徵
490‧‧‧第二導電特徵
510‧‧‧緩衝層
520‧‧‧整合扇出導電通孔
530‧‧‧半導體元件
532‧‧‧電壓調節晶片
534‧‧‧半導體基材
536‧‧‧導電柱
538‧‧‧介電層
540‧‧‧模料
550‧‧‧重分佈層
552‧‧‧介電結構
554‧‧‧佈線結構
555‧‧‧導電特徵
557‧‧‧凸塊下金屬結構
560‧‧‧外部連接器
610‧‧‧緩衝層
620‧‧‧整合扇出導電通孔
630‧‧‧半導體元件
632‧‧‧電壓調節晶片
634‧‧‧半導體基材
636‧‧‧導電柱
638‧‧‧介電層
640‧‧‧模料
650‧‧‧介電層
660‧‧‧磁性膜
670‧‧‧重分佈層
672‧‧‧介電結構
674‧‧‧佈線結構
675‧‧‧導電特徵
677‧‧‧凸塊下金屬結構
680‧‧‧外部連接器
710‧‧‧緩衝層
720‧‧‧整合扇出導電通孔
730‧‧‧半導體元件
732‧‧‧電壓調節晶片
734‧‧‧半導體基材
736‧‧‧導電柱
738‧‧‧介電層
740‧‧‧模料
750‧‧‧重分佈層
752‧‧‧介電結構
754‧‧‧佈線結構
756‧‧‧第一接觸墊
758‧‧‧第二接觸墊
762‧‧‧內部連接器
764‧‧‧外部連接器
766‧‧‧導電結構
770‧‧‧導電特徵
810‧‧‧緩衝層
820‧‧‧整合扇出導電通孔
830‧‧‧半導體元件
832‧‧‧電壓調節晶片
834‧‧‧半導體基材
836‧‧‧導電柱
838‧‧‧介電層
840‧‧‧模料
850‧‧‧介電層
860‧‧‧磁性膜
870‧‧‧重分佈層
872‧‧‧介電結構
874‧‧‧佈線結構
876‧‧‧第一接觸墊
878‧‧‧第二接觸墊
882‧‧‧內部連接器
884‧‧‧外部連接器
886‧‧‧導電結構
890‧‧‧導電特徵
910‧‧‧緩衝層
920‧‧‧第一重分佈層
922‧‧‧介電結構
924‧‧‧佈線結構
924a‧‧‧導電特徵
930‧‧‧介電層
942‧‧‧磁性膜
944‧‧‧介電層
952‧‧‧導電特徵
952a‧‧‧導電特徵
960‧‧‧整合扇出導電通孔
960a‧‧‧整合扇出導電通孔
960a1‧‧‧第一整合扇出導電通孔
960a2‧‧‧第二整合扇出導電通孔
960a3‧‧‧第三整合扇出導電通孔
962‧‧‧種子層
964‧‧‧導電特徵
964a‧‧‧導電特徵
970‧‧‧半導體元件
970a‧‧‧半導體元件
970b‧‧‧半導體元件
972‧‧‧電壓調節晶片
974‧‧‧半導體基材
976‧‧‧導電柱
978‧‧‧介電層
980‧‧‧模料
990‧‧‧介電層
1000‧‧‧磁性膜
1110‧‧‧第二重分佈層
1112‧‧‧介電結構
1114‧‧‧佈線結構
1114a‧‧‧導電特徵
1116a‧‧‧導電特徵
1116a1‧‧‧第二導電特徵
1118‧‧‧接觸墊
1200‧‧‧外部連接器
1310‧‧‧介電層
1320‧‧‧磁性膜
1330‧‧‧第一重分佈層
1332‧‧‧介電結構
1334‧‧‧佈線結構
1334a‧‧‧導電特徵
1334a1‧‧‧第一導電特徵
1335‧‧‧緩衝層
1342‧‧‧導電特徵
1342a‧‧‧導電特徵
1350‧‧‧整合扇出導電通孔
1350a‧‧‧整合扇出導電通孔
1350a1‧‧‧第一整合扇出導電通孔
1350a2‧‧‧第二整合扇出導電通孔
1350a3‧‧‧第三整合扇出導電通孔
1352‧‧‧種子層
1354‧‧‧導電特徵
1354a‧‧‧導電特徵
1360‧‧‧半導體元件
1362‧‧‧電壓調節晶片
1364‧‧‧半導體基材
1366‧‧‧導電柱
1368‧‧‧介電層
1370‧‧‧模料
1380‧‧‧介電層
1390‧‧‧磁性膜
1410‧‧‧第二重分佈層
1412‧‧‧介電結構
1414‧‧‧佈線結構
1414a‧‧‧導電特徵
1416a‧‧‧導電特徵
1416a1‧‧‧第二導電特徵
1418‧‧‧接觸墊
1420‧‧‧外部連接器
1510‧‧‧緩衝層
1520‧‧‧第一整合扇出導電通孔
1530‧‧‧半導體元件
1532‧‧‧電壓調節晶片
1534‧‧‧半導體基材
1536‧‧‧導電柱
1538‧‧‧介電層
1540‧‧‧模料
1550‧‧‧第一重分佈層
1552‧‧‧介電結構
1554‧‧‧佈線結構
1556‧‧‧導電柱
1560‧‧‧第二整合扇出導電通孔
1570‧‧‧第二半導體元件
1574‧‧‧半導體基材
1576‧‧‧導電柱
1578‧‧‧介電層
1580‧‧‧模料
1590‧‧‧第二重分佈層
1592‧‧‧介電結構
1594‧‧‧佈線結構
1596‧‧‧接觸墊
1600‧‧‧外部連接器
P‧‧‧光阻
O1、O2、O3、O4、O5‧‧‧開口
C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12‧‧‧載體
D1、D2、D3、D4、D5、D6‧‧‧方向
H1、H3、H4、H5、H6、H7、H8、H9、H10、H11、H12、H13‧‧‧貫穿孔
I1、I3、I4、I5、I6、I7、I8、I9、I10、I11、I12‧‧‧電感器
本揭露之態樣可從以下的詳細說明及隨附的圖式理解。值得注意的是，根據產業上的實際應用，各個特徵並未按照比例繪製，事實上，各個特徵的尺寸可以任意的放大或縮小，以利清楚地說明。
第1圖至第14圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第15圖繪示根據本發明一些實施方式之封裝結構的上視圖；第16圖繪示第15圖之封裝結構沿著16線的剖面圖；第17圖至第24圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第25圖至第31圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第32圖至第39圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第40圖至第46圖繪示根據本發明一些實施方式之一種形成封裝結構的方法； 第47圖至第54圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第55圖至第61圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第62圖至第69圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第70圖至第88圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；第89圖繪示根據本發明一些實施方式之封裝結構的上視圖；第90圖至第108圖繪示根據本發明一些實施方式之一種形成封裝結構的方法；以及第109圖至第121圖繪示根據本發明一些實施方式之一種形成封裝結構的方法。
下提供本揭露之多種不同的實施方式或實施例，以實現本揭露的不同技術特徵。元件的實施方式和配置係如下所述以簡化本揭露。當然，這些敘述僅為示例，而非用以限制本揭露。舉例而言，第一特徵係形成於第二特徵上之敘述可包括第一特徵與第二特徵係直接接觸的實施方式，亦可包括額外特徵形成於第一與第二特徵之間的實施方式，使得第一特徵與第二特徵可非直接接觸。此外，本揭露可重複地使用元件符號於多個實施方式中。此重複係為了簡潔，並非用以討論各個實 施方式及/或配置之間的關係。
另外，空間相對用語，如「下」、「下方」、「低」、「上」、「上方」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。除了圖式中所示之方位以外，這些空間相對用語亦可用來幫助理解元件在使用或操作時的不同方位。當元件被轉向其他方位(例如旋轉90度或其他方位)時，本文所使用的空間相對敘述亦可幫助理解。
第1圖至第14圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第1圖，緩衝層110係形成於載體C1上。緩衝層110係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺(polyimide)、聚苯噁唑(polybenzoxazole；PBO)、苯并環丁烯(benzocyclobutene；BCB)、環氧樹脂模(ajinomoto buildup film；ABF)、防焊模(solder resist film；SR)等。緩衝層110係具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層110的頂部和底部表面也是實質上平面。載體C1可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C1上，且緩衝層110可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠(ultra-violet glue；UV glue)、光熱轉化膠(light-to-heat conversion glue；LTHC glue)等，亦可使用其它類型的黏著劑。
參照第2圖，種子層123係形成在緩衝層110上，舉例來說，可經由物理氣相沉積法(physical vapor deposition；PVD)或金屬箔層壓法(metal foil laminating)。種子層123可包含：銅、銅合金、鋁、鈦、鈦合金或上述之合成物。在一些實施方式中，種子層123為包含鈦層和其之上的銅層。在另一些實施方式中，種子層123為一層銅層。
參照第3圖，光阻P可塗佈在種子層123上，並接著圖案化光阻P。因此，開口O1可形成於光阻P中，以暴露一部份的種子層123。光阻P的圖案化可以創造出開口O1，且此開口O1在上視圖中為平面螺旋式圖案，如第4圖所示，而這樣平面螺旋式圖案的開口O1有助於在接下來的步驟中形成平面螺旋式狀的電感器。
參照第5圖，導電特徵125係經由電鍍形成在光阻P的開口O1中，此電鍍可為電解電鍍(electro plating)或無電解電鍍(electro-less plating)。導電特徵125係鍍在種子層123暴露的部分。導電特徵125可包含銅、鋁、鎢、錫、焊料或上述之合金。導電特徵125的高度可以藉由之後放入的半導體元件130(如第9圖所示)的厚度來決定，在本揭露部分實施方式中，導電特徵125的高度大於半導體元件130。在電鍍完導電特徵125之後，移除光阻P，其結果如第6圖所示。在移除光阻P之後，暴露出部分的種子層123。雖然種子層123示為與導電特徵125分開的一層，在用與覆蓋在種子層123上的導電特徵125相似或實質上相同的的材料形成種子層123時，種子層123可和導電特徵125合併，且兩者之間沒有可區分的界面。在其他實施方式當中，在種子層123與覆蓋其上的導電特徵125之間會有可區分的界面存在。
參照第7圖，進行蝕刻步驟以移除種子層123暴露出來的部分，其中蝕刻步驟包含非等向蝕刻。另一方面部分被導電特徵125覆蓋的種子層123則不會被蝕刻。導電特徵125和其之下剩餘的部分種子層123統稱為整合扇出導電通孔(through integrated fan-out(InFO)via；TIV)120，亦可稱為導電通孔。
因為圖案化後的光阻P中的平面螺旋式開口O1可決定導電特徵125的形狀，因此，在圖案化光阻P時(如第3和4圖所示)，形成了在上視圖中為平面螺旋式圖案化的開口O1，也因此在上視圖中可以形成平面螺旋式圖案化的整合扇出導電通孔120，如第8圖所示。換言之，整合扇出導電通孔120a和一導電特徵120b在緩衝層110之上，導電特徵120b也可為一整合扇出導電通孔。導電特徵120b在緩衝層110表面上側向延伸來連接整合扇出導電通孔120a，因此得以形成平面螺旋式圖案。整合扇出導電通孔120a和導電特徵120b的組合結構在這裡則稱為電感器I1，特別為一平面螺旋式電感器I1。整合扇出導電通孔120a也可形成為立在緩衝層110上的牆面，而這些牆面實質上沿著D1的方向延伸。導電特徵120b也可形成立在緩衝層110上的一牆面，而此牆面實質上沿著D2方向延伸。D1和D2的方向不平行，也就是說D1的方向與相交於D2。導電特徵120b位於多個整合扇出導電通孔120a之間，且藉著導電特徵120b的相對兩端連接著此些整合扇出導電通孔120a。整合扇出導電通孔120a和導電特徵120b的組合結構在上視圖中形成平面螺旋式形狀，並定義一個貫穿孔H1於其中，因此整合 扇出導電通孔120a和導電特徵120b的組合結構可視為平面螺旋式電感器I1。
第9圖繪示一半導體元件130在緩衝層110上的放置。半導體元件130可藉由黏著劑(未圖示)黏著在緩衝層110上。在一些實施方式當中，半導體元件130含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件130可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件130可以是一有電壓調節(voltage regulator；VR)晶片132的中央處理(central computing unit；CPU)晶片。半導體元件130包含一黏著在緩衝層110上的半導體基材134(例如矽基材)，其中半導體基材134的背表面與緩衝層110上的黏著劑接觸。
在一些示例性實施方式當中，導電柱136(如銅柱)形成為半導體元件130的部分頂部，且電性連接半導體元件130裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層138形成在半導體元件130的頂部表面，其中導電柱136至少具有較少的部分於介電層138中。在一些實施方式當中，導電柱136的頂部實質上和介電層138的頂部表面等高。或者，介電層可不被形成，而導電柱136突出於半導體元件130的頂部介電層(未圖示)。
參照第10圖，模料140封住半導體元件130和整合扇出導電通孔120。模料140填入半導體元件130和整合扇出導電通孔120之間的空隙，且可接觸著緩衝層110。此外，當導電柱136為突出的金屬柱(此佈置未圖示)時，模料140填入導電 柱136之間的空隙。模料140的頂部表面高於導電柱136和整合扇出導電通孔120的頂部。
在一些實施方式當中，模料140含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯(epoxy resin)、聚酰亞胺(polyimide)、聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚氯乙烯(polyvinyl chloride；PVC)、聚酸甲酯(polymethylmethacrylate；PMMA)、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
接下來，進行研磨步驟以使模料140變薄，直到暴露出導電柱136和整合扇出導電通孔120。所得到的結構示於第11圖中，其中模料140與半導體元件130和整合扇出導電通孔120的側壁接觸。由於研磨，電感器I1穿透模料140。換句話說，如第8圖所示的整合扇出導電通孔120a和導電特徵120b穿透模料140。由於研磨，整合扇出導電通孔120的頂部與導電柱136的頂部實質上等高(共面)，並且實質上與模料的頂表面等高(共面)。換句話說，由整合扇出導電通孔120形成的電感器I1的頂部與模料140的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在如第11圖所示之結構的頂部表面。因此在研磨之後，可以進行清潔，例如通過濕蝕刻，使得導電殘留物被去除。
接下來，參照第12圖，在模料140上形成重分佈層(RDL)150。重分佈層150包括介電結構152和位於介電結構 152中的佈線結構154。佈線結構154連接到導電柱136和整合扇出導電通孔120，且還可以相互連接導電柱136和整合扇出導電通孔120。在一些實施方式中，佈線結構154的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構154，移除遮罩層以及進行快速蝕刻以移除未被佈線結構154覆蓋的銅種子層的部分。在其他實施方式中，重分佈層150是通過沉積金屬層，圖案化金屬層，以及用介電結構152填充佈線結構154的分離部分之間的間隙而形成。佈線結構154可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中，介電結構152可以包括聚合物，例如聚酰亞胺、苯並環丁烯、聚苯並噁唑等。或者，介電結構152可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構152和佈線結構154的層的量可以取決於相應封裝的佈線設計。
參照第13圖。外部連接器160形成在重分佈層150的接觸墊155上。外部連接器160可以包括例如無鉛合金(例如金(Au)、錫/銀/銅(Sn/Ag/Cu)合金或其它無鉛合金)、含鉛合金(例如鉛/錫(Pb/Sn)合金)、銅、鋁、鋁銅、導電聚合物、其他凸塊金屬材料(bump metal materials)或上述之任意組合。在一些其他實施方式中，外部連接器160可以是導電球例如焊球。這些焊球可以排列成行和列的網格圖案。外部連接器160因此可以形成球柵陣列(BGA)。因此在相應的外部連接器160下面的重分佈層150的接觸墊155可以被稱為凸塊下金屬(under-ball metallization；UBM)結構。通過使用重分佈層 150，半導體元件130的導電柱136的間距可以擴展到外部連接器160的間距。之後封裝結構可以從載體C1脫離，並且在緩衝層110和載體C1之間的黏著劑層(未圖示)也從封裝結構被清潔，然後封裝結構可以被切成複數封裝結構。所得結構的上視圖如第14圖所示。
如第13圖和第14圖所示，電感器I1穿透模料140並電性連接到半導體元件130。例如，電感器I1和導電柱136可以通過重分佈層150中的佈線結構154電性連接。因為電感器I1封在模料140中，貫穿孔H1由模料140填充。導電特徵120b也可以是整合扇出導電通孔，其橫向延伸在重分佈層150的表面上，以便連接整合扇出導電通孔120a。整合扇出導電通孔120a和導電特徵120b的組合結構形成平面螺旋式電感器I1，其嵌入在模料140中並且穿透模料140。電感器I1和半導體特徵130一起被封在模料140中，因此這樣的配置可有益於縮小結合電感器I1的封裝結構。
在一些實施方式中，參照第13圖，重分佈層150包括電性連接到電感器I1的導電特徵157。導電特徵157暴露在重分佈層150中相對於模料140的一側上。例如，導電特徵157暴露在介電結構152的頂部表面上。在一些實施方式中導電特徵157的頂表面與介電結構152的頂表面實質上等高。在一些其它實施方式中，導電特徵157的頂表面可突出於介電結構152的頂表面。因為導電特徵157暴露在重分佈層150的頂表面上，所以其可以足夠厚以降低電感器I1和半導體特徵130之間的電流路徑的電阻。也就是說，暴露的導電特徵157可以降 低電感器I1和半導體元件130之間的電流路徑的電阻，且電感器I1的Q因子因此得以改善。此外電感器I1和半導體元件130之間的電流路徑的電阻越低，電壓調節晶片132的功率轉換效率越高。因此暴露的導電特徵157也可有利於增加電壓調節晶片132的功率轉換效率。
在一些實施方式中，導電特徵157的頂表面低於外部連接器160的頂部，使得導電特徵157可以與附接到外部連接器160的元件(未圖示)在空間上分離。在一些實施方式中，導電球例如外部連接器160，不存在於導電特徵157上，使得電感器I1和附接到外部連接器160的裝置之間沒有電性連接。
第15圖是根據本發明的一些實施方式的封裝結構的上視圖。第16圖是沿第15圖中的線16截取的封裝結構的剖面圖。如第15圖和第16圖所示，封裝結構包括電感器I2和半導體元件130a和130b。電感器I2可以是封在模料140中並且穿透模料140的平面螺旋式電感器。換句話說，電感器I2可以由具有平面螺旋式圖案的整合扇出導電通孔120形成。電感器I2連接到半導體元件130a和130b。半導體元件130a和130b可以分別包括，例如中央處理晶片和電壓調節晶片。換句話說，在一些實施方式中，中央處理晶片和電壓調節晶片可以各別設置在半導體元件130a和130b中。
第17圖至第24圖繪示出了根據本發明的一些實施方式的形成封裝結構的方法。參照第17圖，緩衝層210係形成在載體C2上。緩衝層210是介電層，其可以是聚合物層。聚 合物層可以包括例如聚酰亞胺、聚苯並噁唑(PBO)、苯並環丁烯(BCB)、味之素堆積膜(ABF)，阻焊膜(SR)等。緩衝層210是具有實質上均勻厚度的基本平坦的層，其中厚度可以大於約2μm，並且可以在約2μm至約40μm的範圍內。在一些實施方式中，緩衝層210的頂表面和底表面也實質上是平面的。載體C2可以是毛坯式的玻璃載體，毛坯式的陶瓷載體等。在一些實施方式中，黏著劑層可以形成在載體C2上(未圖示)，並且緩衝層210形成在黏著劑層上。黏著劑層可以由黏著劑製成，例如紫外線膠(ultra-violet glue；UV glue、光熱轉化膠(light-to-heat conversion glue；LTHC glue)等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔220形成在緩衝層210上，並且在上視圖中形成為平面螺旋式圖案，如第18圖所示。以平面螺旋式形成的整合扇出導電通孔220可以稱為電感器I3，特別是其中具有貫穿孔H3的平面螺旋式電感器I3。整合扇出導電通孔220的形成可以示例性地包括：在緩衝層210上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔220。所得到的結構在第17圖和第18圖所示。
第19圖繪示出一半導體元件230在緩衝層210上的放置。半導體元件230可以通過黏著劑(未圖示)黏著到緩衝 層210。在一些實施方式中，半導體元件230包括未封裝的半導體元件，即元件晶片。例如，半導體元件230可以是其中包括電晶體的邏輯元件晶片。在一些示例性實施方式中，半導體元件230可以是具有電壓調節晶片232的中央處理晶片。在一些其它實施方式中，中央處理晶片和電壓調節晶片可以設置在單獨的半導體元件中。半導體元件230包括黏著到緩衝層210的半導體基材234(例如，矽基材)，其中半導體基材234的背表面與緩衝層210上的黏著劑接觸。
在一些示例性實施方式當中，導電柱236(如銅柱)形成為半導體元件230的部分頂部，且電性連接半導體元件230裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層238形成在半導體元件230的頂部表面，其中導電柱236至少具有較少的部分於介電層238中。在一些實施方式當中，導電柱236的頂部實質上和介電層238的頂部表面等高。或者，不形成介電層，而導電柱236突出於半導體元件230的頂部介電層(未圖示)。
參照第20圖。將模料240封住在半導體元件230和整合扇出導電通孔220上。之後，進行研磨步驟以使模料240變薄，直到導電柱236和整合扇出導電通孔220暴露，以及得到的結構如第20圖所示。模料240填充半導體元件230和整合扇出導電通孔220之間的間隙，並且可以與緩衝層210接觸。此外當導電柱236是突出的金屬柱(此佈置未圖示)時，模料240被填充到導電柱236之間的間隙中。在一些實施方式中，模料240包括聚合物基的材料。聚合物基的材料可包括例如塑料材 料，環氧樹脂、聚酰亞胺、聚對苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、摻雜有填料的聚合物組分，包括纖維、黏土、陶瓷或其任何組合。
由於研磨，電感器I3穿透模料240。此外，由於研磨，整合扇出導電通孔220的頂部與導電柱236的頂部實質上等高(共面)，並且與模料240的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔220形成的電感器I3的頂部與模料240的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並留在第20圖所示結構的頂表面上。因此在研磨之後，可以進行清潔，例如通過濕蝕刻，使得導電殘留物被去除。
參照第21圖，介電層250形成在第20圖所示的結構上。也就是說，毯覆式介電層250覆蓋整合扇出導電通孔220、半導體元件230和模料240。介電層250的形成可以示例性地包括，例如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在一些實施方式中，介電層250是低溫氮化矽層。
接下來，磁性膜260形成在介電層250的至少一部分上，並且介電層250的此部分覆蓋整合扇出導電通孔220。也就是說，電感器I3位於磁性膜260之下，並且電感器I3與磁性膜260由介電層250間隔開，使得磁性膜260佈置在電感器I3的貫穿孔H3正上方，並且通過介電層250與電感器I3電絕緣。磁性膜260可作為用於電感器I3的磁芯以增加磁場，從而增加電感器I3的電感。因為通過位於貫穿孔H3上方的磁性膜260，電感得以增加，因此電感器I3可以有效地縮小。磁性膜260的 示例性形成方法可以包括形成毯覆式磁性層在介電層250上，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫(HF)、硝酸(HNO3)和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。
在一些實施方式中，磁性膜260包括鈷(Co)、鋯(Zr)、鉭(Ta)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)或鏑(Dy)。在一些實施方式中，磁性膜260包括含有鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜260包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜260可以由鈷鋯鉭(CoZrTa；CZT)合金製成。在一些其它實施方式中，磁性膜260包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸(Re)、釹(Nd)、鐠(Pr)或鏑(Dy)。在一些實施方式中，磁性膜260可以包括例如高導磁合金(Ni8OFe2O)、甲酚(Ni5OFe5O)、非晶CoFeCu、超導磁率合金(NiFeMo)、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅(NiZn)和錳鋅(MnZn)的聚酰亞胺也可以用於形成磁性膜260。儘管在第21圖中只繪示出了一個磁性膜260，但根據預定或期望的電感，可以形成多個磁性膜260在介電層250上。
參照第22圖，形成重分佈層(RDL)270在磁性膜260和介電層250上，並且在形成重分佈層270之後，磁性膜260 位於重分佈層270中。重分佈層270包括介電結構272和位於介電結構272中的佈線結構274。佈線結構274連接到導電柱236和整合扇出導電通孔220。佈線結構274還可以將導電柱236和整合扇出導電通孔220相互連接。在一些實施方式當中，介電層250為一個毯覆式覆蓋層，毯覆式介電質覆蓋層250被圖案化以暴露一些導電柱236和整合扇出導電通孔220的一些部分，而形成重分佈層270，其中一些部分佈線結構274穿透介電層250以連接到暴露的導電柱236和整合扇出導電通孔220的暴露部分。作為示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層250。
在一些實施方式中，形成佈線結構274的一層包括形成毯覆式銅種子層，在毯覆式銅種子層上形成和圖案化遮罩層，電鍍以形成佈線結構274，移除遮罩層，並且進行快速蝕刻以去除未被佈線結構274覆蓋的毯覆式銅種子層的部分。在其他實施方式中，重分佈層270的形成可通過沉積金屬層，圖案化金屬層，以及用介電結構272的填充佈線結構274的分離部分之間隔。佈線結構274可以包括金屬或包括鋁，銅，鎢及/或其金屬合金。在這些實施方式中的介電結構272可以包括聚合物，例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構272可包括非有機介電質材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構272和佈線結構274的層的量可以取決於相應封裝的佈線設計。
參照第23圖，外部連接器280形成在重分佈層270的接觸墊275上。外部連接器280可以包括例如無鉛合金(例 如，金、錫/銀/銅合金或其他無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，外部連接器280可以是導電球例如焊球。這些焊球可以佈置成行和列的網格圖案。外部連接器280可以形成球柵陣列(BGA)。因此在相應的外部連接器280下方的重分佈層270的接觸墊275可以被稱為凸塊下金屬結構。通過使用重分佈層270，半導體元件230的導電柱236的間距可以擴展到外部連接器280的間距。之後，封裝結構可以從載體C2脫離，並且在緩衝層210和載體C2之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第24圖所示。
如第23圖和第24圖所示，電感器I3穿透模料240並電性連接到半導體元件230。例如，電感器I3和導電柱236可以通過重分佈層270中的佈線結構274電性連接。因為電感器I3封在模料240，貫穿孔H1由模料240填充。電感器I3和半導體特徵230一起封在模料240中，因此這樣的配置可有益於縮小其中結合有電感器I3的封裝結構。
在一些實施方式中，參照第23圖，重分佈層270包括電性連接到電感器I3的導電特徵277。導電特徵277暴露在重分佈層270中相對於模料240的一側上。例如，導電特徵277暴露在介電結構272的頂部表面上。在一些實施方式中導電特徵277的頂表面與介電結構272的頂表面實質上等高。在一些其它實施方式中，導電特徵277的頂表面可突出於介電結構272的頂表面。因為導電特徵277暴露在重分佈層270的頂表 面上，所以其可以足夠厚以減小電感器I3和半導體特徵230之間的電流路徑的電阻。也就是說，暴露的導電特徵277可以降低電感器I3和半導體元件230之間的電流路徑的電阻，且電感器I3的Q因子因此得以改善。此外，電感器I3和半導體元件230之間的電流路徑的電阻越低，電壓調整晶片232的功率轉換效率越高。因此暴露的導電特徵277也可有利於增加電壓調整晶片232的功率轉換效率。
在一些實施方式中，導電特徵277的頂表面低於外部連接器280的頂部，使得導電特徵277可以與附接到外部連接器280的元件(未圖示)在空間上分離。在一些實施方式中，導電球例如外部連接器280，不存在於導電特徵277上，使得電感器I3和附接到外部連接器280的裝置之間沒有電性連接。
第25圖至第31圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第25圖，緩衝層310係形成於載體C3上。緩衝層310係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層310系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層310的頂部和底部表面也是實質上平面。載體C3可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C3上，且緩衝層310可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔320形成在緩衝層310上，並且在上視圖中形成為平面螺旋式圖案，如第26圖所示。以平面螺旋式形成的整合扇出導電通孔320可以稱為電感器I4，特別是其中具有貫穿孔H4的平面螺旋式電感器I4。整合扇出導電通孔320的形成可以示例性地包括：在緩衝層310上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔320。所得到的結構在第25圖和第26圖所示。
第27圖繪示一半導體元件330在緩衝層310上的放置。半導體元件330可藉由黏著劑(未圖示)黏著在緩衝層310上。在一些實施方式當中，半導體元件330含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件330可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件330可以是一有電壓調節晶片332的中央處理晶片。半導體元件330包含一黏著在緩衝層310上的半導體基材334(例如矽基材)，其中半導體基材334的背表面與緩衝層310上的黏著劑接觸。
在一些示例性實施方式當中，導電柱336(如銅柱)形成為半導體元件330的部分頂部，且電性連接半導體元件330裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層338形成在半導體元件330的頂部表面，其中導電柱336 至少具有較少的部分於介電層338中。在一些實施方式當中，導電柱336的頂部實質上和介電層338的頂部表面等高。或者，不形成介電層，而導電柱336突出於半導體元件330的頂部介電層(未圖示)。
參照第28圖，模料340封住半導體元件330和整合扇出導電通孔320。接著，進行研磨使模料340變薄，直到導電柱336和整合扇出導電通孔320暴露出來，其所得結構如第28圖所示。模料340填入半導體元件330和整合扇出導電通孔320之間的空隙，且可連接著緩衝層310。此外，當導電柱336為突出的金屬柱(此佈置未圖示)，模料340填入導電柱336之間的空隙。模料340的頂部表面高於導電柱336和整合扇出導電通孔320的頂部。在一些實施方式當中，模料140含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I4穿透模料340。且由於研磨，整合扇出導電通孔320的頂部與導電柱336的頂部實質上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔320形成的電感器I4的頂部與模料340的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第28圖所示。因此在研磨之後，可以進行清潔，例如通過濕蝕刻，使得導電殘留物被去除。
接下來，參照第29圖，重分佈層(RDL)350形成在模料340上。重分佈層350包括介電結構352和位於介電結構352中的佈線結構354。佈線結構354連接到導電柱336和整合扇出導電通孔320，且還可以相互連接導電柱336和整合扇出導電通孔320。重分佈層350更包括第一接觸墊356和第二接觸墊358。第一接觸墊356和第二接觸墊358位於重分佈層350中相對模料340的一側上。第一接觸墊356通過佈線結構354與電感器I4電性連接。第二接觸墊358通過佈線結構354與半導體元件330電性連接。第一接觸墊356的面積大於第二接觸墊358的面積。例如，第一接觸墊356和第二接觸墊358分別具有由介電結構352所暴露的表面，並且第一接觸墊356的暴露表面具有大於第二接觸墊358的暴露表面。此面積差異可以有益於使隨後形成在第一接觸墊356和第二接觸墊358上的導電特徵具有不同的厚度。
在一些實施方式中，佈線結構354的一層的形成包括：形成毯覆式銅種子層，形成和圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構354，移除遮罩層以及進行快速蝕刻以移除未被佈線結構354覆蓋的銅種子層的部分。在其他實施方式中，重分佈層350是通過沉積金屬層，圖案化金屬層，以及用介電結構352填充佈線結構354的分離部分之間的間隙而形成。佈線結構354可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構352可以包括聚合物，例如聚酰亞胺、苯並環丁烯、聚苯並噁唑等。或者，介電結構352可包括非有機介電材料，例如氧 化矽、氮化矽、碳化矽、氮氧化矽等。介電結構352和佈線結構354的層的量可以取決於相應封裝的佈線設計。
參照第30圖。第一導電特徵360和第二導電特徵370分別形成在重分佈層350的第一接觸墊356和第二接觸墊358上。第一導電特徵360和第二導電特徵370至少一部分位於介電結構352的外部。此外第一導電特徵360和第二導電特徵370相對於介電結構352突出不同的高度。第一導電特徵360通過下面的第一接觸墊356和佈線結構354電性連接到電感器I4，以便減小電感器I4和半導體元件330之間的電流路徑的電阻，並且可以改善電感器I4的Q因子。此外電感器I4和半導體元件330之間的電流路徑中的電阻越低，電壓調整晶片332的功率轉換效率越高。因此第一導電特徵360可以有助於增加電壓調整晶片332的功率轉換效率。
在一些實施方式中，第一導電特徵360和第二導電特徵370可以包括實質上相同的材料。第一導電特徵360和第二導電特徵370可以包括例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，第一導電特徵360和第二導電特徵370可以是導電球例如焊球。第一導電特徵360和第二導電特徵370的形成可以包括：將焊球分別放置在第一接觸墊356和第二接觸墊358上，然後回焊焊球。如前所述，因為第二接觸墊放置焊球的面積小於第一接觸墊，所以第二接觸墊358上的焊球比第一接觸墊356的焊球厚。也就是說，因為第一接觸墊356與第二 接觸墊358的面積差異，導致第二導電特徵370比第一導電特徵360厚。第二導電特徵370可視為附接一元件(未圖示)的一外部連接器。因為第二導電特徵370比第一導電特徵360厚，所以第一導電特徵360的頂部比第二導電特徵370的頂部低，並且第一導電特徵360可因此與附接第二導電特徵370的元件空間上分離，使得電感器I4與附接到第二導電特徵370的元件之間不會有電性連接。
第二導電特徵370可以佈置成行和列的網格圖案，並且因此形成球柵陣列。通過使用重分佈層350，半導體元件330的導電柱336的間距可以擴展到第二導電特徵370的間距。之後，封裝結構可以從載體C3脫離，並且在緩衝層310和載體C3之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第31圖所示。
如第30圖和第31圖所示，電感器I4穿透模料340並電性連接到半導體元件330。例如電感器I4和導電柱336可以通過重分佈層350中的佈線結構354電性連接。因為電感器I4封在模料340中，貫穿孔H1由模料340填充。電感器I4和半導體特徵330一起封在模料340中，因此這樣的配置可有益於縮小其中結合有電感器I4的封裝結構。
第32圖至第39圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第32圖，緩衝層410係形成於載體C4上。緩衝層410係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模 等。緩衝層410系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層410的頂部和底部表面也是實質上平面。載體C4可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C4上，且緩衝層410可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，形成整合扇出導電通孔420在緩衝層410上，並且在上視圖中形成為平面螺旋式圖案，如第33圖所示。以平面螺旋式形成的整合扇出導電通孔420可以稱為電感器I5，特別是其中具有貫穿孔H5的平面螺旋式電感器I5。整合扇出導電通孔420的形成可以示例性地包括：在緩衝層410上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔420。所得到的結構在第32圖和第33圖所示。
第34圖繪示一半導體元件430在緩衝層410上的放置。半導體元件430可藉由黏著劑(未圖示)黏著在緩衝層410上。在一些實施方式當中，半導體元件430含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件430可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件430可以是一有電壓調節晶片432的中央處理 晶片。在一些其它實施方式中，中央處理晶片和電壓調節晶片可以設置在單獨的半導體元件中。半導體元件430包含一黏著在緩衝層410上的半導體基材434(例如矽基材)，其中半導體基材434的背表面與緩衝層410上的黏著劑接觸。
在一些示例性實施方式當中，導電柱436(如銅柱)形成為半導體元件430的頂部部分，且電性連接半導體元件430裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層438形成在半導體元件430的頂部表面，其中導電柱436至少具有較少的部分於介電層438中。在一些實施方式當中，導電柱436的頂部實質上和介電層438的頂部表面等高。或者，不形成介電層，而導電柱436突出於半導體元件430的頂部介電層(未圖示)。
參照第35圖，模料440封住半導體元件430和整合扇出導電通孔420。接著，進行研磨使模料440變薄，直到導電柱436和整合扇出導電通孔420暴露出來，其所得結構如第35圖所示。模料440填入半導體元件430和整合扇出導電通孔420之間的空隙，且可連接著緩衝層410。此外當導電柱436為突出的金屬柱(此佈置未圖示)，模料440填入導電柱436之間的空隙。模料440的頂部表面高於導電柱436和整合扇出導電通孔420的頂部。在一些實施方式當中，模料440含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何 組合。
由於研磨，電感器I5穿透模料440。此外，由於研磨，整合扇出導電通孔420的頂部與導電柱436的頂部實質上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔420形成的電感器I5的頂部與模料440的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第35圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
參照第36圖，介電層450形成在第35圖所示的結構上。也就是說，毯覆式介電層450覆蓋整合扇出導電通孔420、半導體元件430和模料440。介電層450的形成可以示例性地包括，例如物理氣相沉積或化學氣相沉積。在一些實施方式中，介電層450是低溫氮化矽層。
接下來，磁性膜460形成在介電層450的至少一部分上，並且介電層450的此部分覆蓋整合扇出導電通孔420。也就是說，電感器I5位於磁性膜460之下，並且它們由介電層450間隔開，使得磁性膜460佈置在電感器I5的貫穿孔H5正上方，並且通過介電層450與電感器I5電絕緣。磁性膜460可作為磁芯，用於電感器I5增加磁場，從而增加電感器I5的電感。此外，電感器I5可以縮小，因為電感藉由貫穿孔H5上的磁性膜460得以增加。換句話說，整合扇出導電通孔420可以形成縮小的平面式螺旋圖案，其有助於縮小封裝結構。磁性膜460的示例性形成方法可以包括：在介電層450上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部 分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫、硝酸和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。
在一些實施方式中，磁性膜260包括鈷、鋯、鉭、鈮、錸、釹、鐠、鎳或鏑。在一些實施方式中，磁性膜460包括含有鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜460包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜460可以由鈷鋯鉭合金製成。在一些其它實施方式中，磁性膜460包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸、釹、鐠或鏑。在一些實施方式中，磁性膜460可以包括例如高導磁合金、甲酚、非晶CoFeCu、超導磁率合金、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅和錳鋅的聚酰亞胺也可以用於形成磁性膜460。儘管在第36圖中只繪示出了一個磁性膜460，但根據預定或期望的電感，可以形成多個磁性膜460在介電層450上。
參照第37圖，形成重分佈層(RDL)470在磁性膜460和介電層450上，並且在形成重分佈層470之後，磁性膜460位於重分佈層470中。重分佈層470包括介電結構472和位於介電結構472中的佈線結構474。佈線結構474連接到導電柱436和整合扇出導電通孔420。佈線結構474還可以將導電柱436和整合扇出導電通孔420相互連接。在一些實施方式當中，介電層450為一個毯覆式覆蓋層，毯覆式介電質覆蓋層450被圖 案化以暴露一些導電柱436和整合扇出導電通孔420的一些部分，而形成重分佈層470，其中一些部分佈線結構474穿透介電層450以連接到暴露的導電柱436和整合扇出導電通孔420的暴露部分。作為示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層450。
重分佈層470還包括第一接觸墊476和第二接觸墊478。第一接觸墊476和第二接觸墊478位於重分佈層470中相對模料440的一側上。第一接觸墊476通過佈線結構474與電感器I5電性連接。第二接觸墊478通過佈線結構474與半導體元件430電性連接。第一接觸墊476的面積大於第二接觸墊478的面積。例如，第一接觸墊476和第二接觸墊478分別具有由介電結構472所暴露的表面，並且第一接觸墊476的暴露表面大於第二接觸墊478的暴露表面。此面積差異可有益於使隨後形成在第一接觸墊476和第二接觸墊478上的導電特徵具有不同的厚度。
在一些實施方式中，佈線結構474的一層的形成包括：形成毯覆式銅種子層，形成和圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構474，移除遮罩層以及進行快速蝕刻以移除未被佈線結構474覆蓋的銅種子層的部分。在其他實施方式中，重分佈層470是通過沉積金屬層，圖案化金屬層，以及用介電結構472填充佈線結構474的分離部分之間的間隙而形成。佈線結構474可以包含金屬或合金，例如鋁、銅、鎢及/或上述之合金。第一接觸墊476和第二接觸墊478可為形成在佈線結構474上的凸塊下金屬結構。佈線結構 474和第一接觸墊476和第二接觸墊478可具有實質上相同材料。例如，第一接觸墊476和第二接觸墊478也包含金屬，或包含鋁，銅，鎢及/或其合金的金屬合金。在這些實施方式中的介電結構472可以包括聚合物例如聚酰亞胺、苯並環丁烯、聚苯並噁唑等。或者，介電結構472可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構472和佈線結構474的層的量可以取決於相應封裝的佈線設計。
參照第38圖。第一導電特徵480和第二導電特徵490分別形成在重分佈層470的第一接觸墊476和第二接觸墊478上。第一導電特徵480和第二導電特徵490相較於介電結構472突出。換句話說，第一導電特徵480和第二導電特徵490至少一部分位於介電結構472的外部。第一導電特徵480通過下面的第一接觸墊476和佈線結構474電性連接到電感器I5，以便減小電感器I5和半導體元件430之間的電流路徑的電阻，並且可以改善電感器I5的Q因子。此外電感器I5和半導體元件430之間的電流路徑中的電阻越低，電壓調節晶片432的功率轉換效率越高。因此，第一導電特徵480可以有助於增加電壓調節晶片432的功率轉換效率。
在一些實施方式中，第一導電特徵480和第二導電特徵490可以包括實質上相同的材料。第一導電特徵480和第二導電特徵490可以包括例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，第一導電特徵480和第二導電特徵490可以是 導電球例如焊球。第一導電特徵480和第二導電特徵490的形成可以包括：將焊球分別放置在第一接觸墊476和第二接觸墊478上，然後回焊焊球。如前所述，第二接觸墊478上的焊球比第一接觸墊476上的焊球更厚，因為第二接觸墊478提供的面積小於用於放置焊球的第一接觸墊476的面積。也就是說，由於第一接觸墊476和第二接觸墊478之間的面積差異，第二導電特徵490比第一導電特徵480厚。第二導電特徵490可以用作外部連接器(未圖示)。因為第二導電特徵490比第一導電特徵480厚，所以第一導電特徵480的頂部低於第二導電特徵490的頂部，並且因此第一導電特徵480可以與附接到第二導電特徵490元件在空間上分離，使得電感器I5和附接到第二導電特徵490的裝置之間沒有電性連接。
第二導電特徵490可以佈置成行和列的網格圖案，並且因此形成球柵陣列。通過使用重分佈層470，半導體元件430的導電柱436的間距可以擴展到外部連接器490的間距。之後，封裝結構可以從載體C4脫離，並且在緩衝層430和載體C4之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第39圖所示。
如第38圖和第39圖所示，電感器I5穿透模料440並電性連接到半導體元件430。例如電感器I5和導電柱436可以通過重分佈層470中的佈線結構474電性連接。因為電感器I5封在模料440中，貫穿孔H5由模料440填充。電感器I5和半導體特徵430一起封在模料440中，因此這樣的配置可有益於 縮小其中結合有電感器I5的封裝結構。
第40圖至第42圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第40圖，緩衝層510係形成於載體C5上。緩衝層510係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層510系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層510的頂部和底部表面也是實質上平面。載體C5可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C5上，且緩衝層510可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔520形成在緩衝層510上，並且在上視圖中形成為平面螺旋式圖案，如第41圖所示。以平面螺旋式形成的整合扇出導電通孔520可以稱為電感器I6，特別是其中具有貫穿孔H6的平面螺旋式電感器I6。整合扇出導電通孔520的形成可以示例性地包括：在緩衝層510上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔520。所得到的結構在第40圖和第41圖所示。
第42圖繪示一半導體元件530在緩衝層510上的 放置。半導體元件530可藉由黏著劑(未圖示)黏著在緩衝層510上。在一些實施方式當中，半導體元件530含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件530可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件530可以是一有電壓調節晶片532的中央處理晶片。在一些其它實施方式中，中央處理晶片和電壓調節晶片可以設置在單獨的半導體元件中。半導體元件530包含一黏著在緩衝層510上的半導體基材534(例如矽基材)，其中半導體基材534的背表面與緩衝層510上的黏著劑接觸。
在一些示例性實施方式當中，導電柱536(如銅柱)形成為半導體元件530的部分頂部，且電性連接半導體元件530裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層538形成在半導體元件530的頂部表面，其中導電柱536至少具有較少的部分於介電層538中。在一些實施方式當中，導電柱536的頂部實質上和介電層538的頂部表面等高。或者，不形成介電層，而導電柱536突出於半導體元件530的頂部介電層(未圖示)。
參照第43圖，模料540封住半導體元件530和整合扇出導電通孔520。接著，進行研磨使模料540變薄，直到導電柱536和整合扇出導電通孔520暴露出來，其所得結構如第43圖所示。模料540填入半導體元件530和整合扇出導電通孔520之間的空隙，且可連接著緩衝層510。此外當導電柱536為突出的金屬柱(此佈置未圖示)，模料540填入導電柱536之間的空隙。模料540的頂部表面高於導電柱536和整合扇出導電 通孔520的頂部。在一些實施方式當中，模料540含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I6穿透模料540。此外，由於研磨，整合扇出導電通孔520的頂部與導電柱536的頂部實質上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔520形成的電感器I6的頂部與模料540的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第43圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
接下來，參照第44圖，重分佈層(RDL)550形成在模料540上。重分佈層550包括介電結構552和位於介電結構552中的佈線結構554。佈線結構554連接到導電柱536和整合扇出導電通孔520，且還可以相互連接導電柱536和整合扇出導電通孔520。重分佈層550更包括導電特徵555。導電特徵555藉由佈線結構554電性連接電感器I6。導電特徵555足夠厚使得導電特徵555的頂部位在介電結構552外面，且導電特徵555的底部位在介電結構552裡面。也就是說導電特徵555的頂部突出於介電結構552。在部分實施方式中導電特徵555可視為一厚的下球形金屬，其比凸塊下金屬結構557更厚。因為導電特徵555暴露在重分佈層550的頂部，且其足夠厚以減小電感 器I6和半導體元件530之間的電流路徑的電阻。也就是說，厚的導電特徵555可以降低減小電感器I6和半導體元件530之間的電流路徑的電阻，因此可以改善電感器I6的Q因子。此外電感器I6和半導體元件530之間的電流路徑中的電阻越低，電壓調節晶片532的功率轉換效率越高。因此，厚的導電特徵555可以有助於增加電壓調節晶片532的功率轉換效率。
在一些實施方式中，佈線結構554的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構554，移除遮罩層以及進行快速蝕刻以移除未被佈線結構554覆蓋的銅種子層的部分。在其他實施方式中，重分佈層550是通過沉積金屬層，圖案化金屬層，以及用介電結構552填充佈線結構554的分離部分之間的間隙而形成。佈線結構554可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構552可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構552可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構552和佈線結構554的層的量可以取決於相應封裝的佈線設計。
參照第45圖，外部連接器560形成在凸塊下金屬結構557上，且其比厚的導電特徵555薄。外部連接器560可包含，例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，外部連接器560可以是導電球例如焊球。這些焊球可以被排列成網格 的行和列。外部連接器560可因此形成球柵陣列。在一些實施方式中，導電特徵555的頂部低於外部連接器560的頂部，因此導電特徵555可以與附接到外部連接器560的元件(未圖示)空間上分離。在一些實施方式中，一導體球例如外部連接器560不存在在導電特徵555上，所以電感器I6與附接到外部連接器560的元件之間不會產生電性連接。
通過使用重分佈層550，半導體元件530的導電柱536的間距可以擴展到外部連接器560的間距。之後，封裝結構可以從載體C5脫離，並且在緩衝層510和載體C5之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第46圖所示。
如第45圖和第46圖所示，電感器I6穿透模料540並電性連接到半導體元件530。例如電感器I6和導電柱536可以通過重分佈層550中的佈線結構554電性連接。因為電感器I6封在模料540中，貫穿孔H6由模料540填充。電感器I6和半導體特徵530一起封在模料540中，因此這樣的配置可有益於縮小其中結合有電感器I6的封裝結構。
第47圖至第54圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第47圖，緩衝層610係形成於載體C6上。緩衝層610係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層610系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層610的頂部和底部表面也是實質上平面。載體 C6可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C6上，且緩衝層610可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔620形成在緩衝層610上，並且在上視圖中形成為平面螺旋式圖案，如第41圖所示。以平面螺旋式形成的整合扇出導電通孔620可以稱為電感器I7，特別是其中具有貫穿孔H6的平面螺旋式電感器I7。整合扇出導電通孔620的形成可以示例性地包括：在緩衝層610上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔620。所得到的結構在第47圖和第48圖所示。
第49圖繪示一半導體元件630在緩衝層610上的放置。半導體元件630可藉由黏著劑(未圖示)黏著在緩衝層610上。在一些實施方式當中，半導體元件630含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件630可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件630可以是一有電壓調節晶片632的中央處理晶片。在一些其它實施方式中，中央處理晶片和電壓調節晶片可以設置在單獨的半導體元件中。半導體元件630包含一黏著在緩衝層610上的半導體基材634(例如矽基材)，其中半導體基 材634的背表面與緩衝層610上的黏著劑接觸。
在一些示例性實施方式當中，導電柱636(如銅柱)形成為半導體元件630的部分頂部，且電性連接半導體元件630裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層638形成在半導體元件630的頂部表面，其中導電柱636至少具有較少的部分於介電層638中。在一些實施方式當中，導電柱636的頂部實質上和介電層638的頂部表面等高。或者，不形成介電層，而導電柱636突出於半導體元件630的頂部介電層(未圖示)。
參照第50圖，模料640封住半導體元件630和整合扇出導電通孔620。接著，進行研磨使模料640變薄，直到導電柱636和整合扇出導電通孔620暴露出來，其所得結構如第50圖所示。模料640填入半導體元件630和整合扇出導電通孔620之間的空隙，且可連接著緩衝層610。此外當導電柱636為突出的金屬柱(此佈置未圖示)，模料640填入導電柱636之間的空隙。模料640的頂部表面高於導電柱636和整合扇出導電通孔620的頂部。在一些實施方式當中，模料640含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I7穿透模料640。此外，由於研磨，整合扇出導電通孔620的頂部與導電柱636的頂部實質 上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔620形成的電感器I7的頂部與模料640的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第50圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
參照第51圖，介電層650形成在第50圖所示的結構上。也就是說，毯覆式介電層650覆蓋整合扇出導電通孔620、半導體元件630和模料640。介電層650的形成可以示例性地包括，例如物理氣相沉積或化學氣相沉積。在一些實施方式中，介電層650是低溫氮化矽層。
接下來，磁性膜660形成在介電層650的至少一部分上，並且介電層650的此部分覆蓋整合扇出導電通孔620。也就是說，電感器I7位於磁性膜660之下，並且它們由介電層650間隔開，使得磁性膜660佈置在電感器I7的貫穿孔H7正上方，並且通過介電層650與電感器I7電絕緣。磁性膜660可作為磁芯，用於電感器I7增加磁場，從而增加電感器I7的電感。此外，電感器I7可以縮小，因為電感藉由貫穿孔H7上的磁性膜660得以增加。換句話說，整合扇出導電通孔620可以形成縮小的平面式螺旋圖案，其有助於縮小封裝結構。磁性膜660的示例性形成方法可以包括：在介電層650上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫、硝酸和水，並且所述蝕刻處理可以在約15℃至約40℃ 的範圍內的溫度下操作。
在一些實施方式中，磁性膜660包括鈷、鋯、鉭、鈮、錸、釹、鐠、鎳或鏑。在一些實施方式中，磁性膜660包括含有鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜660包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜660可以由鈷鋯鉭合金製成。在一些其它實施方式中，磁性膜660包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸、釹、鐠或鏑。在一些實施方式中，磁性膜660可以包括例如高導磁合金、甲酚、非晶CoFeCu、超導磁率合金、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅和錳鋅的聚酰亞胺也可以用於形成磁性膜660。儘管在第51圖中只繪示出了一個磁性膜660，但根據預定或期望的電感，可以形成多個磁性膜660在介電層650上。
接下來參照第52圖，形成重分佈層(RDL)650在磁性膜660和介電層650上，以至於磁性膜660位於重分佈層670中。重分佈層670包括介電結構672和位於介電結構672中的佈線結構674。佈線結構674連接到導電柱636和整合扇出導電通孔620。佈線結構674還可以將導電柱636和整合扇出導電通孔620相互連接。在一些實施方式當中，介電層650為一個毯覆式覆蓋層，毯覆式介電質覆蓋層650被圖案化以暴露一些導電柱636和整合扇出導電通孔620的一些部分，而形成重分佈層670，其中一些部分佈線結構674穿透介電層650以連接到暴露的導電柱636和整合扇出導電通孔620的暴露部分。作為 示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層650。
重分佈層670更包括導電特徵675。導電特徵675藉由佈線結構674電性連接電感器I7。導電特徵665足夠厚使得導電特徵665的頂部位在介電結構672外面且導電特徵665的底部位在介電結構672裡面。也就是說導電特徵665的頂部相較於介電結構672突出。在部分實施方式中導電特徵665可視為一厚的下球形金屬，其比凸塊下金屬結構677更厚。因為導電特徵665暴露在重分佈層670的頂部，且其足夠厚以減小電感器I7和半導體元件630之間的電流路徑的電阻。也就是說，厚的導電特徵665可以降低減小電感器I7和半導體元件630之間的電流路徑的電阻，因此可以改善電感器I7的Q因子。此外電感器I7和半導體元件630之間的電流路徑中的電阻越低，電壓調節晶片632的功率轉換效率越高。因此厚的導電特徵675可以有助於增加電壓調節晶片632的功率轉換效率。
在一些實施方式中，佈線結構674的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構674，移除遮罩層以及進行快速蝕刻以移除未被佈線結構674覆蓋的銅種子層的部分。在其他實施方式中，重分佈層670是通過沉積金屬層，圖案化金屬層，以及用介電結構672填充佈線結構674的分離部分之間的間隙而形成。佈線結構674可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構672可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚 苯並噁唑(PBO)等。或者，介電結構672可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構672和佈線結構674的層的量可以取決於相應封裝的佈線設計。
參照第53圖，外部連接器680形成在凸塊下金屬結構677上，且其比厚的導電特徵675薄。外部連接器680可包含，例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，外部連接器680可以是導電球例如焊球。這些焊球可以被排列成網格的行和列。外部連接器680可因此形成球柵陣列。在一些實施方式中，導電特徵675的頂部低於外部連接器680的頂部，因此導電特徵675可以與附接到外部連接器680的元件(未圖示)空間上分離。在一些實施方式中，一導體球例如外部連接器680不存在在導電特徵675上，所以電感器I7與附接到外部連接器680的元件之間不會產生電性連接。
通過使用重分佈層670，半導體元件630的導電柱636的間距可以擴展到外部連接器680的間距。之後，封裝結構可以從載體C6脫離，並且在緩衝層610和載體C6之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第54圖所示。
如第53圖和第54圖所示，電感器I7穿透模料640並電性連接到半導體元件630。例如電感器I7和導電柱636可以通過重分佈層670中的佈線結構674電性連接。因為電感器I7封在模料640中，貫穿孔H6由模料640填充。電感器I7和半 導體特徵630一起封在模料640中，因此這樣的配置可有益於縮小其中結合有電感器I7的封裝結構。
第55圖至第61圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第55圖，緩衝層710係形成於載體C7上。緩衝層710為介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層710系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層710的頂部和底部表面也是實質上平面。載體C7可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C7上，且緩衝層710可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔720形成在緩衝層710上，並且在上視圖中形成為平面螺旋式圖案，如第56圖所示。以平面螺旋式形成的整合扇出導電通孔720可以稱為電感器I8，特別是其中具有貫穿孔H8的平面螺旋式電感器I8。整合扇出導電通孔720的形成可以示例性地包括：在緩衝層710上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔720。所得到的結構在第55圖和第56圖所示。
第57圖繪示一半導體元件730在緩衝層710上的放置。半導體元件730可藉由黏著劑(未圖示)黏著在緩衝層710上。在一些實施方式當中，半導體元件730含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件730可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件730可以是一有電壓調節晶片732的中央處理晶片。半導體元件730包含一黏著在緩衝層710上的半導體基材734(例如矽基材)，其中半導體基材734的背表面與緩衝層710上的黏著劑接觸。
在一些示例性實施方式當中，導電柱736(如銅柱)形成為半導體元件730的部分頂部，且電性連接半導體元件730裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層738形成在半導體元件730的頂部表面，其中導電柱736至少具有較少的部分於介電層738中。在一些實施方式當中，導電柱736的頂部實質上和介電層738的頂部表面等高。或者，不形成介電層，而導電柱736突出於半導體元件730的頂部介電層(未圖示)。
參照第58圖，模料740封住半導體元件730和整合扇出導電通孔720。接著，進行研磨使模料740變薄，直到導電柱736和整合扇出導電通孔720暴露出來，其所得結構如第58圖所示。模料740填入半導體元件730和整合扇出導電通孔720之間的空隙，且可連接著緩衝層710。此外當導電柱736為突出的金屬柱(此佈置未圖示)，模料740填入導電柱736之間的空隙。模料740的頂部表面高於導電柱736和整合扇出導電 通孔720的頂部。在一些實施方式當中，模料740含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I8穿透模料740。此外，由於研磨，整合扇出導電通孔720的頂部與導電柱736的頂部實質上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔720形成的電感器I8的頂部與模料740的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第58圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
接下來，參照第59圖，重分佈層(RDL)750形成在模料740上。重分佈層750包括介電結構752和位於介電結構752中的佈線結構754。佈線結構754連接到導電柱736和整合扇出導電通孔720，且還可以相互連接導電柱736和整合扇出導電通孔720。重分佈層750更包括第一接觸墊756和第二接觸墊758。第一接觸墊756和第二接觸墊758位在重分佈層750相對模料740的一面。第一接觸墊756藉由佈線結構754電性連接電感器I8。第二接觸墊758藉由佈線結構754電性連接半導體元件730。第一接觸墊756的面積大於第二接觸墊758的面積。例如，第一接觸墊756和第二接觸墊758分別具有由介電結構752所暴露的表面，並且第一接觸墊756的暴露表面具有大於 第二接觸墊758的暴露表面。此面積差異可以有益於使隨後形成在第一接觸墊756和第二接觸墊758上的導電特徵具有不同的厚度。
在一些實施方式中，佈線結構754的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構754，移除遮罩層以及進行快速蝕刻以移除未被佈線結構754覆蓋的銅種子層的部分。在其他實施方式中，重分佈層750是通過沉積金屬層，圖案化金屬層，以及用介電結構752填充佈線結構754的分離部分之間的間隙而形成。佈線結構754可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。第一接觸墊756與第二接觸墊758可為凸塊下金屬結構，形成在佈線結構754上。佈線結構754與第一接觸墊756與第二接觸墊758可為實質上相同材料。例如，第一接觸墊756與第二接觸墊758也可包含金屬或合金，其包含金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構752可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構752可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構752和佈線結構754的層的量可以取決於相應封裝的佈線設計。
參照第60圖。內部連接器762形成在重分佈層750的第一接觸墊756上，且一外部連接器764形成在重分佈層750的第二接觸墊758上。因此一導電結構766如同一厚的金屬線附接在內部連接器762上。內部連接器762和覆蓋在其之上的 導電結構766的組合結構可視為在第一接觸墊756上的導電特徵770。導電特徵770相較於介電結構752突出。也就是說，導電特徵770至少一部分位於介電結構752的外部。導電特徵770藉由第一接觸墊756和佈線結構754電性連接電感器I8，以便減小電感器I8和半導體元件730之間的電流路徑的電阻，並且可以改善電感器I8的Q因子。此外電感器I8和半導體元件730之間的電流路徑中的電阻越低，電壓調整晶片732的功率轉換效率越高。因此導電特徵770可以有助於增加電壓調整晶片732的功率轉換效率。
在部分實施方式中，內部連接器762和外部連接器764可含有實質上相同的材料。內部連接器762和外部連接器764包含例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，外內部連接器762和外部連接器764可以是導電球例如焊球。內部連接器762和外部連接器764的形成可包含放置焊球在第一接觸盤756和第二接觸盤758上，然後回焊焊球。第二接觸墊758上的焊球比第一接觸墊756上的焊球更厚，因為第二接觸墊758提供的面積小於用於放置焊球的第一接觸墊756的面積。也就是說，由於第一接觸墊756和第二接觸墊758之間的面積差異，外部連接器764比內部連接器762厚。此外內部連接器762與覆蓋於其之上的導電結構766的組合結構，即導電特徵770，比外部連接器764薄。也就是說，導電特徵770的頂部低於外部連接器764的頂部，且導電特徵770因此可以與附 接到外部連接器764元件在空間上分離，使得電感器I8和附接到外部連接器764的裝置之間沒有電性連接。
外部連接器764可以被排列成網格的行和列，且因此形成球柵陣列。通過使用重分佈層750，半導體元件730的導電柱736的間距可以擴展到外部連接器764的間距。之後，封裝結構可以從載體C7脫離，並且在緩衝層710和載體C7之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第61圖所示。
如第60圖和第61圖所示，電感器I8穿透模料740並電性連接到半導體元件730。例如電感器I8和導電柱736可以通過重分佈層750中的佈線結構754電性連接。因為電感器I8封在模料740中，貫穿孔H8由模料740填充。電感器I8和半導體特徵730一起封在模料740中，因此這樣的配置可有益於縮小其中結合有電感器I8的封裝結構。
第62圖至第69圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第62圖，緩衝層810係形成於載體C8上。緩衝層810係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層810系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層810的頂部和底部表面也是實質上平面。載體C8可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C8上，且緩衝層810 可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，整合扇出導電通孔820形成在緩衝層810上，並且在上視圖中形成為平面螺旋式圖案，如第63圖所示。以平面螺旋式形成的整合扇出導電通孔820可以稱為電感器I9，特別是其中具有貫穿孔H8的平面螺旋式電感器I9。整合扇出導電通孔820的形成可以示例性地包括：在緩衝層810上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為整合扇出導電通孔820。所得到的結構在第62圖和第63圖所示。
第64圖繪示一半導體元件830在緩衝層810上的放置。半導體元件830可藉由黏著劑(未圖示)黏著在緩衝層810上。在一些實施方式當中，半導體元件830含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件830可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件830可以是一有電壓調節晶片832的中央處理晶片。半導體元件830包含一黏著在緩衝層810上的半導體基材834(例如矽基材)，其中半導體基材834的背表面與緩衝層810上的黏著劑接觸。
在一些示例性實施方式當中，導電柱836(如銅柱)形成為半導體元件830的部分頂部，且電性連接半導體元件 830裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層838形成在半導體元件830的頂部表面，其中導電柱836至少具有較少的部分於介電層838中。在一些實施方式當中，導電柱836的頂部實質上和介電層838的頂部表面等高。或者，不形成介電層，而導電柱836突出於半導體元件830的頂部介電層(未圖示)。
參照第65圖，模料840封住半導體元件830和整合扇出導電通孔820。接著，進行研磨使模料840變薄，直到導電柱836和整合扇出導電通孔820暴露出來，其所得結構如第65圖所示。模料840填入半導體元件830和整合扇出導電通孔820之間的空隙，且可連接著緩衝層810。此外當導電柱836為突出的金屬柱(此佈置未圖示)，模料840填入導電柱836之間的空隙。模料840的頂部表面高於導電柱836和整合扇出導電通孔820的頂部。在一些實施方式當中，模料840含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I9穿透模料840。此外，由於研磨，整合扇出導電通孔820的頂部與導電柱836的頂部實質上等高(共面)，並且與模料的頂表面實質上等高(共面)。換句話說，由整合扇出導電通孔820形成的電感器I9的頂部與模料840的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電 殘餘物，並且留在頂部表面結構如第65圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
參照第66圖，介電層850形成在第65圖所示的結構上。也就是說，毯覆式介電層850覆蓋整合扇出導電通孔820、半導體元件830和模料840。介電層850的形成可以示例性地包括，例如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在一些實施方式中，介電層850是低溫氮化矽層。
接下來，磁性膜860形成在介電層850的至少一部分上，並且介電層850的此部分覆蓋整合扇出導電通孔820。也就是說，電感器I9位於磁性膜860之下，並且它們由介電層850間隔開，使得磁性膜860佈置在電感器I9的貫穿孔H9上方，並且通過介電層850與電感器I9電絕緣。磁性膜860可作為磁芯，用於電感器I9增加磁場，從而增加電感器I9的電感。此外，電感器I9可以縮小，因為電感藉由貫穿孔H9上的磁性膜860得以增加。換句話說，整合扇出導電通孔820可以形成縮小的平面式螺旋圖案，其有助於縮小封裝結構。磁性膜860的示例性形成方法可以包括：在介電層850上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫、硝酸和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。
在一些實施方式中，磁性膜860包括鈷、鋯、鉭、鈮、錸、釹、鐠、鎳或鏑。在一些實施方式中，磁性膜860包 括含有鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜860包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜860可以由鈷鋯鉭合金製成。在一些其它實施方式中，磁性膜860包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸、釹、鐠或鏑。在一些實施方式中，磁性膜860可以包括例如高導磁合金、甲酚、非晶CoFeCu、超導磁率合金、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅和錳鋅的聚酰亞胺也可以用於形成磁性膜860。儘管在第66圖中只繪示出了一個磁性膜860，但根據預定或期望的電感，可以形成多個磁性膜860在介電層850上。
參照第67圖，形成重分佈層(RDL)870在磁性膜860和介電層850上，在形成重分佈層870後，磁性膜860位於重分佈層870中。重分佈層870包括介電結構872和位於介電結構872中的佈線結構874。佈線結構874連接到導電柱836和整合扇出導電通孔820。佈線結構874還可以將導電柱836和整合扇出導電通孔820相互連接。在一些實施方式當中，介電層850為一個毯覆式覆蓋層，毯覆式介電質覆蓋層850被圖案化以暴露一些導電柱836和整合扇出導電通孔820的一些部分，而形成重分佈層870，其中一些部分佈線結構874穿透介電層850以連接到暴露的導電柱836和整合扇出導電通孔820的暴露部分。作為示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層850。
重分佈層870更包括第一接觸墊876和第二接觸 墊878。第一接觸墊876和第二接觸墊878位在重分佈層870相對模料840的一面。第一接觸墊876藉由佈線結構874電性連接電感器I9。第二接觸墊878藉由佈線結構874電性連接半導體元件830。第一接觸墊876的面積大於第二接觸墊878的面積。例如，第一接觸墊876和第二接觸墊878分別具有由介電結構872所暴露的表面，並且第一接觸墊876的暴露表面具有大於第二接觸墊878的暴露表面。此面積差異可以有益於使隨後形成在第一接觸墊876和第二接觸墊878上的導電特徵具有不同的厚度。
在一些實施方式中，佈線結構874的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構874，移除遮罩層以及進行快速蝕刻以移除未被佈線結構874覆蓋的銅種子層的部分。在其他實施方式中，重分佈層870是通過沉積金屬層，圖案化金屬層，以及用介電結構872填充佈線結構874的分離部分之間的間隙而形成。佈線結構874可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。第一接觸墊876與第二接觸墊878可為凸塊下金屬結構，形成在佈線結構874上。佈線結構874與第一接觸墊876與第二接觸墊878可為實質上相同材料。例如，第一接觸墊876與第二接觸墊878也可包含金屬或合金，其包含金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構872可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構872可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、 氮氧化矽等。介電結構872和佈線結構874的層的量可以取決於相應封裝的佈線設計。
參照第68圖。內部連接器882形成在重分佈層870的第一接觸墊876上，且一外部連接器884形成在重分佈層870的第二接觸墊878上。因此一導電結構886如同一厚的金屬線黏附在內部連接器882上。內部連接器882和覆蓋在其之上的導電結構886的組合結構可視為在第一接觸墊876上的導電特徵890。導電特徵890相較於介電結構872突出。也就是說，第一接觸墊876至少一部分位於介電結構872的外部。導電特徵890藉由第一接觸墊876和佈線結構874電性連接電感器I9，以便減小電感器I9和半導體元件830之間的電流路徑的電阻，並且可以改善電感器I9的Q因子。此外電感器I9和半導體元件830之間的電流路徑中的電阻越低，電壓調整晶片832的功率轉換效率越高。因此導電特徵890可以有助於增加電壓調整晶片832的功率轉換效率。
在部分實施方式中，內部連接器882和外部連接器884可含有實質上相同的材料。內部連接器882和外部連接器884包含例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，外內部連接器882和外部連接器884可以是導電球例如焊球。內部連接器882和外部連接器884的形成可包含放置焊球在第一接觸盤876和第二接觸盤878上，然後回焊焊球。第二接觸墊878上的焊球比第一接觸墊876上的焊球更厚，因為第二接觸 墊878提供的面積小於用於放置焊球的第一接觸墊876的面積。也就是說，由於第一接觸墊876和第二接觸墊878之間的面積差異，外部連接器884比內部連接器882厚。此外內部連接器882與覆蓋於其之上的導電結構886的組合結構，即導電特徵890，比外部連接器884薄。也就是說，導電特徵890的頂部低於外部連接器884的頂部，且導電特徵890因此可以與附接到外部連接器884元件在空間上分離，使得電感器I9和附接到外部連接器884的裝置之間沒有電性連接。
外部連接器884可以被排列成網格的行和列，且因此形成球柵陣列。通過使用重分佈層870，半導體元件830的導電柱836的間距可以擴展到外部連接器884的間距。之後，封裝結構可以從載體C8脫離，並且在緩衝層810和載體C8之間的黏著劑層(未圖示)也從封裝結構被清潔，然後，封裝結構可以被切成複數封裝結構。所得結構的上視圖如第69圖所示。
如第68圖和第69圖所示，電感器I9穿透模料840並電性連接到半導體元件830。例如電感器I9和導電柱836可以通過重分佈層870中的佈線結構874電性連接。因為電感器I9封在模料840中，貫穿孔H8由模料840填充。電感器I9和半導體特徵830一起封在模料840中，因此這樣的配置可有益於縮小其中結合有電感器I9的封裝結構。
第70圖至第80圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第70圖，緩衝層910係形成於載體C9上。緩衝層910係介電層，可為聚合物層。聚合物層可包含 例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層910系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在部分實施方式中，緩衝層910的頂部和底部表面也是實質上平面。載體C9可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C9上，且緩衝層910可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
接下來，參照第71圖，第一重分佈層(RDL)920形成在緩衝層910上。第一重分佈層920包含介電結構922與位於介電結構922中的佈線結構924。佈線結構924包含複數的導電特徵924a，且其側向延伸在介電結構922的表面上。例如，如第72圖所示，其為第71圖中結構的局部上視圖，導電特徵924a，其可形成為導線，以方向D3延伸並以正交D3的方向排列。導電特徵924a可作為接下來的步驟所形成的電感器的一部份，特別是螺旋管式電感器。
在部分實施方式中，形成佈線結構924的一層包含形成毯覆式銅種子層，形成與圖案化遮罩層在毯覆式銅種子層上，進行電鍍以形成佈線結構924，移除遮罩層，與進行快速蝕刻以移除未被佈線結構924所覆蓋的毯覆式銅種子層的一部份。在其他實施方式中，第一重分佈層920是通過沉積金屬層，圖案化金屬層，以及用介電結構922填充佈線結構924的分離部分之間的間隙而形成。佈線結構924可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的 介電結構922可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構922可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構922和佈線結構924的層的量可以取決於相應封裝的佈線設計。
參照第73圖。介電層930形成在如第72圖所示的結構上。也就是說，毯覆式介電層930覆蓋第一重分佈層920。介電層930的形成可示例性包含沉積，如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在部分實施方式中，介電層930是低溫氮化矽層。
接下來，如第74圖所示，磁性膜942形成在介電層930的一部份上，以及此部分的介電層930覆蓋在導電特徵924a上。也就是說，導電特徵924a作為隨後形成的電感器的一部分，且此部分位於磁性膜942下方，以至於磁性膜942可位於隨後形成的電感器中。因此磁性膜942可作為磁芯，為了隨後形成的電感器增加磁場，因此增加接下來所形成的電感器的電感。磁性膜942的示例性形成方法可以包括：在介電層930上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫、硝酸和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。在一些實施方式中，磁性膜942包括鈷、鋯、鉭、鈮、錸、釹、鐠、鎳或鏑。在一些實施方式中，磁性膜942包括含有鈷和鋯的非晶鈷合金。鋯 有助於使鈷非結晶。在一些實施方式中，磁性膜942包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜942可以由鈷鋯鉭合金製成。在一些其它實施方式中，磁性膜942包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸、釹、鐠或鏑。在一些實施方式中，磁性膜942可以包括例如高導磁合金、甲酚、非晶CoFeCu、超導磁率合金、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅和錳鋅的聚酰亞胺也可以用於形成磁性膜942。儘管在第74圖中只繪示出了一個磁性膜942，但根據預定或期望的電感，可以形成多個磁性膜942在介電層930上。
接下來，形成介電層944在未被磁性膜942覆蓋的介電層930的其它部分上。介電層944的形成可以示例性地包括沉積諸如物理氣相沉積或化學氣相沉積。在介電層944的沉積過程之後，可以在介電層944上進行回蝕過程以移除介電層944的一部分，並且該過程可以停止在磁性膜942處，使得磁性膜942頂部表面被暴露。介電層944可以是聚合物層。聚合物層可以包括例如聚酰亞胺、聚苯並噁唑、苯並環丁烯、味之素堆積膜、阻焊膜等。
參照第75圖。形成導電特徵952穿過介電層930與介電層944，去連接其之下的第一重分佈層920的佈線結構924。穿透通過介電層930與介電層944的部份導電特徵952a分別連接到導電特徵924a相反的兩端，如第76圖所示，其為第75圖的局部上視圖。此外，導電特徵952a分別位於磁性膜 942的相對側，並且它們不穿透磁性膜942，如第76圖所示。導電特徵952和磁性膜942可以被介電層944間隔開並且電絕緣。這種佈置可以有益於使隨後形成的電感器環繞並且不電性連接到磁性膜942，使得磁性膜942可以用作電感器的磁芯。形成導電特徵952和952a的示例性方法可以包括：在介電層944上形成遮罩層，圖案化遮罩層以形成開口，通過該開口暴露介電層944的部分，去除介電層944的暴露部分和介電層930的下面部分以加深開口，使得佈線結構924和導電特徵924a的一些部分被暴露，在開口中形成導電材料以連接到佈線結構924與導電特徵924a的暴露部分，以及去除介電層944外面的遮罩層和多餘的導電材料，以形成導電特徵952和952a。
參照第77圖，種子層962係形成在磁性膜942，介電層944以及導電特徵952與導電特徵952a上。舉例來說，可經由物理氣相沉積法或金屬箔層壓法。種子層962可包含銅、銅合金、鋁、鈦、鈦化合金或上述之合成物。在一些實施方式中，種子層962為包含鈦層和其之上的銅層。在另一些實施方式中，種子層962為一層銅層。
此後，將光阻P塗佈在種子層962上，然後圖案化光阻P。因此藉由暴露一些部分的種子層962，在光阻P中形成開口O2和O3。開口O3的圖案與導電特徵952a的圖案實質上相同，因此覆蓋導電特徵952a的種子層962的部分分別被開口O3所暴露，如第78圖所示，其是第77圖中結構的局部上視圖。
參照第79圖。導電特徵964和導電特徵964a通過電鍍分別形成在光阻P的開口O2和O3中，電鍍可以是電解電 鍍或無電解電鍍。導電特徵964和導電特徵964a被電鍍在種子層962的暴露部分上。導電特徵964和導電特徵964a可以包括銅、鋁、鎢、鎳、焊料或其合金。導電特徵964和導電特徵964a的高度可以由隨後放置的半導體元件970(第80圖)的厚度確定，其中在本發明的一些實施方式中，導電特徵964和導電特徵964a的高度大於半導體元件970的厚度。在電鍍導電特徵964和導電特徵964a之後，去除光阻P。在去除光阻P之後，暴露出種子層962的一些部分。進行蝕刻步驟以移除種子層962的暴露部分，其中蝕刻步驟可包括非等向性蝕刻。在移除種子層962的暴露部分之後，暴露出磁性膜942和介電層944的一些部分。另一方面，被導電特徵964和導電特徵964a所覆蓋的種子層962的部分則不會被蝕刻。導電特徵964和種子層962的其餘下層部分被統稱為通過集成扇出(InFO)導電通孔(整合扇出導電通孔)960，其也被稱為導電通孔。導電特徵964a和其下層的種子層962所保留的部分被統稱為整合扇出導電通孔960a，並且這些整合扇出導電通孔960a可以作為隨後形成的電感器的一部分。更具體地，由於整合扇出導電通孔960a分別形成在開口O3中，因此整合扇出導電通孔960a可以分別連接到導電特徵952a，且其導電特徵952a係連接到導電特徵924a的相對端的。因此，整合扇出導電通孔960a，穿透介電層930和介電層944的導電特徵952a以及第一重分佈層920的導電特徵924a可共同作為隨後形成的電感器的一部分。
雖然種子層962被視為一層與導電特徵964和導電特徵964a分離的層，但是當種子層962的製成材料和上層的 的導電特徵964與導電特徵964a相似或實質上時相同時，種子層962可以與導電特徵964和導電特徵964a合併，其間沒有可區分的界面。在其他實施方式中，在種子層962和上層的的導電特徵964與964a之間存在可區分的界面。
第80圖繪示一半導體元件970在介電層944上的放置。半導體元件970可藉由黏著劑(未圖示)黏著在介電層944上，且整合扇出導電通孔960a位在半導體元件970的一側上，如第81圖所示。在一些實施方式當中，半導體元件970含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件970可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件970可以是一有電壓調節晶片972的中央處理晶片。半導體元件970包含一黏著在介電層944上的半導體基材974(例如矽基材)，其中半導體基材974的背表面與介電層944上的黏著劑接觸。
在一些示例性實施方式當中，導電柱976(如銅柱)形成為半導體元件970的部分頂部，且電性連接半導體元件970裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層978形成在半導體元件970的頂部表面，其中導電柱976至少具有較少的部分於介電層978中。在一些實施方式當中，導電柱976的頂部和介電層978的頂部表面實質上等高。或者，不形成介電層，而導電柱976突出於半導體元件970的頂部介電層(未圖示)。
參照第82圖，模料980封住半導體元件970，整合扇出導電通孔960與整合扇出導電通孔960a。模料980填入半 導體元件970，整合扇出導電通孔960與整合扇出導電通孔960a之間的空隙，且可連接著介電層944。此外，當導電柱為突出的金屬柱(此佈置未圖示)，模料980填入導電柱976之間的空隙。模料980的頂部表面高於導電柱976，整合扇出導電通孔960與整合扇出導電通孔960a的頂部。
在一些實施方式當中，模料980含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯(epoxy resin)、聚酰亞胺(polyimide)、聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚氯乙烯(polyvinyl chloride；PVC)、聚酸甲酯(polymethylmethacrylate；PMMA)、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
接下來，進行研磨步驟以使模料980變薄，直到暴露出導電柱976，整合扇出導電通孔960和整合扇出導電通孔960a。所得到的結構示於第82圖中，其中模料980與半導體元件970，整合扇出導電通孔960和整合扇出導電通孔960a的側壁接觸。由於研磨，整合扇出導電通孔960和整合扇出導電通孔960a的頂部與導電柱976的頂部實質上等高(共面)，並且實質上與模料的頂表面等高(共面)。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第82圖所示。因此在研磨之後，可以進行清潔，例如通過濕蝕刻，使得導電殘留物被去除。
參照第83圖。形成介電層990在第82圖所示的結 構上。也就是說，毯覆式介電層990覆蓋整合扇出導電通孔960和整合扇出導電通孔960a，半導體元件970和模料980。介電層990的形成可以示例性地包括例如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在一些實施方式中，介電層990是低溫氮化矽層。
接下來，如第84圖所示，磁性膜1000形成在介電層990的一部分上，並且此部分的介電層990覆蓋住第一重分佈層920的導電特徵924a。也就是說，作為隨後形成的電感器的導電特徵924a位在磁性膜1000之下，使得磁性膜1000可以位於隨後形成的電感器中。因此，磁性膜1000可以做為隨後形成的電感器的磁芯，以增加磁場，從而提高隨後形成的電感器的電感。磁性膜1000的示例性形成方法可以包括：在介電層990上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫(HF)、硝酸(HNO3)和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。在一些實施方式中，磁性膜1000包括鈷(Co)、鋯(Zr)、鉭(Ta)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)或鏑(Dy)。在一些實施方式中，磁性膜1000包括包括鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜1000包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜1000可以由鈷鋯鉭(CoZrTa；CZT)合金製成。在一些其它實施方式中，磁性膜1000包括一種鈷鋯合金，其具有一 種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸(Re)、釹(Nd)、鐠(Pr)或鏑(Dy)。在一些實施方式中，磁性膜1000可以包括例如高導磁合金(Ni8OFe2O)、甲酚(Ni5OFe5O)、非晶CoFeCu、超導磁率合金(NiFeMo)、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅(NiZn)和錳鋅(MnZn)的聚酰亞胺也可以用於形成磁性膜1000。儘管在第21圖中只繪示出了一個磁性膜1000，但根據預定或期望的電感，可以形成多個磁性膜1000在介電層990上。
參照第85圖，形成第二重分佈層(RDL)1110在磁性膜1000和介電層990上，並且在形成第二重分佈層1110之後，磁性膜1000位於第二重分佈層1110中。模料980位於第一重分佈層920和第二重分佈層1110之間。第二重分佈層1110包括介電結構1112和位於介電結構1112中的佈線結構1114。佈線結構1114連接到導電柱976，整合扇出導電通孔960和整合扇出導電通孔960a。佈線結構1114還可以將導電柱976和整合扇出導電通孔960與整合扇出導電通孔960a相互連接。在一些實施方式當中，介電層990為一個毯覆式覆蓋層，圖案化毯覆式介電質覆蓋層990以暴露一些導電柱976，整合扇出導電通孔960與整合扇出導電通孔960a的一些部分，而形成第二重分佈層1110，其中一些部分佈線結構1114穿透介電層990以連接到暴露的導電柱976，整合扇出導電通孔960與整合扇出導電通孔960a的暴露部分。作為示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層990。
佈線結構1114包括複數導電特徵1114a和複數導電特徵1116a。導電特徵1114a垂直延伸穿過介電結構1112和介電層990以連接到相對應下層的整合扇出導電通孔960a。導電特徵1114a和磁性膜1000由介電結構1112間隔開且電絕緣。導電特徵1116a在第二重分佈層1110的表面上橫向延伸並且連接到導電特徵1114a。第二重分佈層1110的導電結構1116a和1114a，整合扇出導電通孔960a，穿透介電層930和介電層944的導電特徵952a，以及第一重分佈層920的導電特徵924a的組合結構可以被稱為電感器I10，特別是螺旋管式電感器I10，如第86圖所示。第一重分佈層920的導電特徵924a，上層的導電特徵952a，上層的的整合扇出導電通孔960a以及第二重分佈層1110中上層的導電特徵1114a的一部分可以用作螺旋管式電感器I10的垂直部分。沿方向D3延伸的導電特徵924a的部分可以作為底部水平連接，其連接螺旋管式電感器I10的兩個垂直部分的底部。第二重分佈層1110的導電特徵1116a在不平行於方向D3的方向D4上延伸，並且它們可以用作頂部水平連接，其連接螺旋管式電感器I10的兩個垂直部分的頂部。換句話說，電感器I10包括第一整合扇出導電通孔960a1、第二整合扇出導電通孔960a2和第三整合扇出導電通孔960a3。第一整合扇出導電通孔960a1、第二整合扇出導電通孔960a2和第三整合扇出導電通孔960a3穿透模料980。位於第一重分佈層920中的第一導電特徵924a1連接第一整合扇出導電通孔960a1和第二整合扇出導電通孔960a2的底部。位於第二重分佈層1110中的第二導電特徵1116a1連接第二整合扇 出導電通孔960a2和第三整合扇出導電通孔960a3的頂部。通過使用這種佈置，電感器I10可以形成為螺旋管式電感器。
如第85和86圖所示，因為電感器I10的一部分和半導體元件970一起封在模料980中，所以這種配置可有益於縮小其中結合有電感器I10的封裝結構。此外，電感器I10具有貫穿孔H10，並且第一重分佈層920和第二重分佈層1110的部分位於貫穿孔H10中。磁性膜942和磁性膜1000也位於貫穿孔H10中。磁性膜942和磁性膜1000與電感器I10電絕緣。換句話說，電感器I10纏繞磁性膜942和磁性膜1000，並且不電性連接到磁性膜942和磁性膜1000，使得磁性膜942和磁性膜1000可以作為電感器I10的磁芯，以增加磁場，從而提高電感器的電感。
在一些實施方式中，佈線結構1114的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構1114，移除遮罩層以及進行快速蝕刻以移除未被佈線結構1114覆蓋的銅種子層的部分。在其他實施方式中，第二重分佈層1110是通過沉積金屬層，圖案化金屬層，以及用介電結構1112填充佈線結構1114的分離部分之間的間隙而形成。佈線結構1114可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構1112可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構1112可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構1112和佈線結構1114的層的量可以取決於 相應封裝的佈線設計。
參照第87圖。外部連接器1200形成在第二重分佈層1110的接觸墊1118上。外部連接器1200可以包括例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅、導電聚合物、其他凸塊金屬材料或上述之任意組合。在一些其他實施方式中，外部連接器1200可以是導電球例如焊球。這些焊球可以排列成行和列的網格圖案。外部連接器1200因此可以形成球柵陣列(BGA)。因此在相應的外部連接器1200下面的第二重分佈層1110的接觸墊1118可以被稱為凸塊下金屬結構。通過使用第二重分佈層1110，半導體元件970的導電柱976的間距可以擴展到外部連接器1200的間距。之後封裝結構可以從載體C9脫離，並且在緩衝層910和載體C9之間的黏著劑層(未圖示)也從封裝結構被清潔，然後封裝結構可以被切成複數封裝結構。所得結構的上視圖如第88圖所示。
如第87圖和第88圖所示，螺旋管式電感器I10通過第二重分佈層1110的佈線結構1114電性連接到半導體元件970。此外磁性膜1000位於螺旋管式電感器I10的貫穿孔H10中，以便增加磁場從而提高螺旋管式電感器I10的電感。在第88圖所示的實施方式中，電壓調節晶片972和中央處理晶片一起放入半導體元件970中。在一些其它實施方式中，中央處理晶片和電壓調節晶片可個別安置於半導體元件中。例如如第89圖所示，螺旋管式電感器I10可以位於半導體元件970a和半導體元件970b之間並且連接到半導體元件970a和半導體元件 970b，其中半導體元件970a和半導體元件970b可以分別包括例如中央處理晶片和電壓調節晶片。
第90圖至第108圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第90圖，介電層1310係形成於載體C10上。介電層1310的形成可以示例性地包括例如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在一些實施方式中，介電層1310是低溫氮化矽層。載體C10可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。
接下來，如第91圖所示，磁性膜1320形成在介電層1310的一部份上。磁性膜1320的示例性形成方法可以包括：在介電層1310上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫、硝酸和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。在一些實施方式中，磁性膜1320包括鈷、鋯、鉭、鈮、錸、釹、鐠、鎳或鏑。在一些實施方式中，磁性膜1320包括含有鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜1320包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜1320可以由鈷鋯鉭合金製成。在一些其它實施方式中，磁性膜1320包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸、釹、鐠或鏑。在一些實施方式中，磁性膜1320可以包括例如高導磁合金、甲酚、非晶 CoFeCu、超導磁率合金、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅和錳鋅的聚酰亞胺也可以用於形成磁性膜1320。儘管在第91圖中只繪示出了一個磁性膜1320，但根據預定或期望的隨後形成點感器的電感，可以形成多個磁性膜1320在介電層1310上。
參照第85圖，形成第一重分佈層(RDL)1330在磁性膜1320和介電層1310上，並且在形成第一重分佈層1110之後，磁性膜1320位於第一重分佈層1330中。第一重分佈層1330包括介電結構1332和位於介電結構1332中的佈線結構1334。佈線結構1334包含複數的導電特徵1334a，且其側向延伸在磁性膜1320的表面上。例如，如第93圖所示，其為第92圖中結構的局部上視圖，導電特徵1334a，其可形成為導線，以方向D5延伸並以正交D5的方向排列。導電特徵1334a可作為接下來的步驟所形成的電感器的一部份，特別是螺旋管式電感器。
在部分實施方式中，形成佈線結構1334的一層包含形成毯覆式銅種子層，形成與圖案化遮罩層在毯覆式銅種子層上，進行電鍍以形成佈線結構1334，移除遮罩層，與進行快速蝕刻以移除未被佈線結構1334所覆蓋的毯覆式銅種子層的一部份。在其他實施方式中，第一重分佈層1330是通過沉積金屬層，圖案化金屬層，以及用介電結構922填充佈線結構1334的分離部分之間的間隙而形成。佈線結構1334可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構922可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構922可包 括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構922和佈線結構1334的層的量可以取決於相應封裝的佈線設計。部分的介電結構1332可以是覆蓋下層佈線結構1334的毯覆式覆蓋層，所以當第92圖所示的結構被翻轉並附接到另一個載體時，部分的介電結構1332可作為緩衝層1335。
參照第94圖。第92圖所示的結構被翻轉並附接到另一個載體C11。移除第92圖中的載體C10。載體C11可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C11上，且緩衝層1335是與黏結層接觸的。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。在翻轉之後，磁性膜1320位於導電特徵1324a上。也就是說，作為隨後形成的電感器的一部分的導電特徵1324a在磁性膜1320之下，使得磁性膜1320可以位於隨後形成的電感器中。因此，磁性膜1320可以用作隨後形成的電感器的磁芯，以增加磁場，從而改善隨後形成的電感器的電感。在翻轉之後，介電層1310的頂表面被暴露，如第94圖所示。
接下來，如第95圖所示，形成導電特徵1342穿過介電層1310以連接到第一重分佈層1330的下層佈線結構1334。一些導電特徵1342a分別連接到導電特徵1334a的相對端，如第96圖所示。其為第95圖的局部俯視圖。這些導電特徵1342a也可以用作隨後形成的電感器的一部分。此外，導電特徵1342a分別位於磁性膜1320的相對側上。這種配置可有益 於使隨後形成的電感器圍繞磁性膜1320並且不電性連接到磁性膜1320，使得磁性膜1320可以作為電感器的磁芯。
參照第97圖，種子層1352係形成在介電層1310，導電特徵1342和導電特徵1342a，舉例來說，可經由物理氣相沉積法或金屬箔層壓法。種子層1352可包含銅、銅合金、鋁、鈦、鈦化合金或上述之合成物。在一些實施方式中，種子層1352為包含鈦層和其之上的銅層。在另一些實施方式中，種子層1352為一層銅層。
此後，將光阻P塗佈在種子層1352上，然後圖案化光阻P。因此藉由暴露一些部分的種子層1352，在光阻P中形成開口O4和O5。開口O5的圖案與導電特徵1342a的圖案實質上相同，因此覆蓋住導電特徵1342a的種子層1352的部分分別被開口O5所暴露，如第98圖所示，其是第97圖中結構的局部上視圖。
參照第99圖，導電特徵1354和導電特徵1354a通過電鍍分別形成在光阻P的開口O4和O5中，電鍍可以是電解電鍍或無電解電鍍。導電特徵1354和導電特徵1354a被電鍍在種子層1352的暴露部分上。導電特徵1354和導電特徵1354a可以包括銅、鋁、鎢、鎳、焊料或其合金。導電特徵1354和導電特徵1354a的高度可以由隨後放置的半導體元件1360(第100圖)的厚度確定，其中在本發明的一些實施方式中，導電特徵1354和導電特徵1354a的高度大於半導體元件1360的厚度。在電鍍導電特徵1354和導電特徵1354a之後，去除光阻P。在去除光阻P之後，暴露出種子層1352的一些部分。進行蝕刻 步驟以移除種子層1352的暴露部分，其中蝕刻步驟可包括非等向性蝕刻。在移除種子層1352的暴露部分之後，暴露出磁性膜1320和介電層1310的一些部分。另一方面，被導電特徵1354和導電特徵1354a所覆蓋的種子層1352的部分則不會被蝕刻。導電特徵1354和種子層1352的剩餘下層部分被統稱為通過集成扇出(InFO)導電通孔(整合扇出導電通孔)1350，其也被稱為導電通孔。導電特徵1354a和其下層的種子層1352所剩餘的部分被統稱為整合扇出導電通孔1350a，並且這些整合扇出導電通孔1350a可以作為隨後形成的電感器的一部分。更具體地，由於整合扇出導電通孔1350a分別形成在開口O5中，因此整合扇出導電通孔1350a可以分別連接到導電特徵1342a，且其導電特徵1342a係連接到導電特徵1334a的相對端的。因此，整合扇出導電通孔1350a，穿透介電層1310和介電層1310的導電特徵1342a以及第一重分佈層1330的導電特徵1334a可共同作為隨後形成的電感器的一部分。
雖然種子層1352被視為一層與導電特徵1354和導電特徵1354a分離的層，但是當種子層1352的製成材料和其之上的導電特徵1354與導電特徵1354a相似或實質上時相同時，種子層1352可以與導電特徵1354和導電特徵1354a合併，其間沒有可區分的界面。在其他實施方式中，在種子層1352和其之上的導電特徵1354與導電特徵1354a之間存在可區分的界面。
第100圖繪示一半導體元件1360在介電層1310上的放置。半導體元件1360可藉由黏著劑(未圖示)黏著在介電 層1310上，且整合扇出導電通孔1350a位在半導體元件1360的一側上，如第101圖所示。在一些實施方式當中，半導體元件1360含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件1360可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件1360可以是一有電壓調節晶片1362的中央處理晶片。半導體元件1360包含一黏著在介電層1310上的半導體基材1364(例如矽基材)，其中半導體基材1364的背表面與介電層1310上的黏著劑接觸。
在一些示例性實施方式當中，導電柱1366(如銅柱)形成為半導體元件1360的部分頂部，且電性連接半導體元件1360裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層1368形成在半導體元件1360的頂部表面，其中導電柱1366至少具有較少的部分於介電層1368中。在一些實施方式當中，導電柱1366的頂部和介電層1368的頂部表面實質上等高。或者，不形成介電層，而導電柱1366突出於半導體元件1360的頂部介電層(未圖示)。
參照第102圖，模料1370封住半導體元件1360，整合扇出導電通孔1350與整合扇出導電通孔1350a。模料1370填入半導體元件1360，整合扇出導電通孔1350與整合扇出導電通孔1350a之間的空隙，且可連接著介電層1310。此外，當導電柱為突出的金屬柱(此佈置未圖示)，模料1370填入導電柱1366之間的空隙。模料1370的頂部表面高於導電柱1366，整合扇出導電通孔1350與整合扇出導電通孔1350a的頂部。
在一些實施方式當中，模料1370含有聚合物基的 材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯(epoxy resin)、聚酰亞胺(polyimide)、聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚氯乙烯(polyvinyl chloride；PVC)、聚酸甲酯(polymethylmethacrylate；PMMA)、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
接下來，進行研磨步驟以使模料1370變薄，直到暴露出導電柱1366，整合扇出導電通孔1350和整合扇出導電通孔1350a。所得到的結構示於第102圖中，其中模料1370與半導體元件1360，整合扇出導電通孔1350和整合扇出導電通孔1350a的側壁接觸。由於研磨，整合扇出導電通孔1350和整合扇出導電通孔1350a的頂部與導電柱1366的頂部實質上等高(共面)，並且實質上與模料的頂表面等高(共面)。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第102圖所示。因此在研磨之後，可以進行清潔，例如通過濕蝕刻，使得導電殘留物被去除。
參照第103圖。形成介電層1380在第102圖所示的結構上。也就是說，毯覆式介電層1380覆蓋整合扇出導電通孔1350和整合扇出導電通孔1350a，半導體元件1360和模料1370。介電層1380的形成可以示例性地包括例如物理氣相沉積(PVD)或化學氣相沉積(CVD)。在一些實施方式中，介電層1380是低溫氮化矽層。
接下來，如圖104所示，磁性膜1390形成在介電 層1380的一部分上，並且此部分的介電層1380覆蓋住第一重分佈層1330的導電特徵1334a。也就是說，作為隨後形成的電感器的導電特徵1334a位在磁性膜1390之下，使得磁性膜1390可以位於隨後形成的電感器中。因此，磁性膜1390可以做為隨後形成的電感器的磁芯，以增加磁場，從而提高隨後形成的電感器的電感。磁性膜1390的示例性形成方法可以包括：在介電層1380上形成毯覆式磁性層，在磁性層上塗佈光阻，圖案化光阻以暴露磁性層的一些部分，以及在磁性層上進行蝕刻處理以去除磁性層的暴露部分，作為示例其中在所述蝕刻處理中使用的蝕刻溶液可以包括氟化氫(HF)、硝酸(HNO5)和水，並且所述蝕刻處理可以在約15℃至約40℃的範圍內的溫度下操作。在一些實施方式中，磁性膜1320包括鈷(Co)、鋯(Zr)、鉭(Ta)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)或鏑(Dy)。在一些實施方式中，磁性膜1390包括包括鈷和鋯的非晶鈷合金。鋯有助於使鈷非結晶。在一些實施方式中，磁性膜1390包括一種鈷鋯合金，其具有一種或多種附加元素例如鉭和鈮。例如，磁性膜1390可以由鈷鋯鉭(CoZrTa；CZT)合金製成。在一些其它實施方式中，磁性膜1390包括一種鈷鋯合金，其具有一種或多種附加元素，例如稀土元素，其有助於增加鈷鋯合金的鐵磁共振。稀土元素包括錸(Re)、釹(Nd)、鐠(Pr)或鏑(Dy)。在一些實施方式中，磁性膜1390可以包括例如高導磁合金(Ni8OFe2O)、甲酚(Ni5OFe5O)、非晶CoFeCu、超導磁率合金(NiFeMo)、聚合物鐵氧材料或其它合適的磁性材料。填充鎳鋅(NiZn)和錳鋅(MnZn)的聚酰亞胺也可以用於形成磁 性膜1390。儘管在第104圖中只繪示出了一個磁性膜1390，但根據預定或期望的電感，可以形成多個磁性膜1320在介電層1380上。
參照第105圖，形成第二重分佈層(RDL)1410在磁性膜1390和介電層1380上，並且在形成第二重分佈層1410之後，磁性膜1390位於第二重分佈層1390中。模料1370位於第一重分佈層1330和第二重分佈層1410之間。第二重分佈層1390包括介電結構1412和位於介電結構1412中的佈線結構1414。佈線結構1334連接到導電柱1366，整合扇出導電通孔1350和整合扇出導電通孔1350a。佈線結構1334還可以將導電柱1366和整合扇出導電通孔1350與整合扇出導電通孔1350a相互連接。在一些實施方式當中，介電層1380為一個毯覆式覆蓋層，圖案化毯覆式介電質覆蓋層1380以暴露一些導電柱1366，整合扇出導電通孔1350與整合扇出導電通孔1350a的一些部分，而形成第二重分佈層1410，其中一些部分佈線結構1414穿透介電層1380以連接到暴露的導電柱1366，整合扇出導電通孔1350與整合扇出導電通孔1350a的暴露部分。作為示例，使用光微影和蝕刻處理來圖案化毯覆式介電質覆蓋層1380。
佈線結構1414包括複數導電特徵1414a和複數導電特徵1416a。導電特徵1414a垂直延伸穿過介電結構1412和介電層1380以連接到相對應下層的整合扇出導電通孔1350a，導電特徵1414a和磁性膜1390由介電結構1412間隔開。導電特徵1416a在第二重分佈層1410的表面上橫向延伸並 且連接到導電特徵1414a。第二重分佈層1410的導電結構1416a和1414a，整合扇出導電通孔1350a，穿透介電層1310的導電特徵1342a，以及第一重分佈層1330的導電特徵1334a的組合結構可以被稱為電感器I11，特別是螺旋管式電感器I11，如第106圖所示。第一重分佈層1330的導電特徵1334a，上層的導電特徵1342a，上層的整合扇出導電通孔1350a以及第二重分佈層1410中上層的導電特徵1414a的一部分可以用作螺旋管式電感器I11的垂直部分。沿方向D5延伸的導電特徵1334a的部分可以作為底部水平連接，其連接螺旋管式電感器I11的兩個垂直部分的底部。第二重分佈層1410的導電特徵1416a在不平行於方向D5的方向D6上延伸，並且它們可以用作頂部水平連接，其連接螺旋管式電感器I11的兩個垂直部分的頂部。換句話說，電感器I11包括第一整合扇出導電通孔1350a1、第二整合扇出導電通孔1350a2和第三整合扇出導電通孔1350a3。第一整合扇出導電通孔1350a1、第二整合扇出導電通孔1350a2和第三整合扇出導電通孔1350a3穿透模料1370。位於第一重分佈層1330中的第一導電特徵1334a1連接第一整合扇出導電通孔1350a1和第二整合扇出導電通孔1350a2的底部。位於第二重分佈層1410中的第二導電特徵1416a1連接第二整合扇出導電通孔1350a2和第三整合扇出導電通孔1350a3的頂部。通過使用這種佈置，電感器I11可以形成為螺旋管式電感器。
如第105和106圖所示，因為電感器I11的一部分和半導體元件1360一起封在模料1370中，所以這種配置可有 益於縮小其中結合有電感器I11的封裝結構。此外，電感器I11具有貫穿孔H11，並且部分的第一重分佈層1330和第二重分佈層1410位於貫穿孔H11中。磁性膜1320和磁性膜1390也位於貫穿孔H11中。磁性膜1320和磁性膜1390與電感器I11電絕緣。換句話說，電感器I11纏繞磁性膜1320和磁性膜1390，並且不電性連接到磁性膜1320和磁性膜1390，使得磁性膜1320和磁性膜1390可以作為電感器I11的磁芯，以增加磁場，從而提高電感器的電感。
在一些實施方式中，佈線結構1414的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構1414，移除遮罩層以及進行快速蝕刻以移除未被佈線結構1414覆蓋的銅種子層的部分。在其他實施方式中，第二重分佈層1410是通過沉積金屬層，圖案化金屬層，以及用介電結構1412填充佈線結構1414的分離部分之間的間隙而形成。佈線結構1414可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構1412可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構1412可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構1412和佈線結構1414的層的量可以取決於相應封裝的佈線設計。
參照第107圖。外部連接器1420形成在第二重分佈層1410的接觸墊1418上。外部連接器1420可以包括例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例 如鉛/錫合金)、銅、鋁、鋁銅、導電聚合物、其他凸塊金屬材料(other bump metal materials)或上述之任意組合。在一些其他實施方式中，外部連接器1420可以是導電球例如焊球。這些焊球可以排列成行和列的網格圖案。外部連接器1420因此可以形成球柵陣列(BGA)。因此在相應的外部連接器1420下面的第二重分佈層1410的接觸墊1418可以被稱為凸塊下金屬結構。通過使用第二重分佈層1410，半導體元件1360的導電柱1366的間距可以擴展到外部連接器1420的間距。之後封裝結構可以從載體C11脫離，並且在緩衝層1335和載體C11之間的黏著劑層(未圖示)也從封裝結構被清潔，然後封裝結構可以被切成複數封裝結構。所得結構的上視圖如第108圖所示。
如第108圖所示，螺旋管式電感器I11通過第二重分佈層1410的佈線結構1414電性連接到半導體元件1360。此外磁性膜1390位於螺旋管式電感器I11的貫穿孔H11中，以便增加磁場從而提高螺旋管式電感器I11的電感。在第108圖所示的實施方式中，電壓調節晶片1362和中央處理晶片一起放入半導體元件1360中。在一些其它實施方式中，中央處理晶片和電壓調節晶片可個別安置於半導體元件中。
第109圖至第121圖繪示根據本發明一實施方式之形成封裝結構的方法。參照第109圖，緩衝層1510係形成於載體C12上。緩衝層1510係介電層，可為聚合物層。聚合物層可包含例如聚酰亞胺、聚苯噁唑、苯并環丁烯、環氧樹脂模、防焊模等。緩衝層1510系具有實質上厚度均勻的平面層，其厚度可大於約2微米，可在約2微米至約40微米厚度範圍。在 部分實施方式中，緩衝層1510的頂部和底部表面也是實質上平面。載體C12可為毛坯式的玻璃載體、毛坯式的陶瓷載體等。在部分實施方式中，黏結層(未圖示)可形成在載體C12上，且緩衝層1510可形成在黏結層上。黏著劑層可以由黏著劑製成，例如紫外線膠、光熱轉化膠等，亦可使用其它類型的黏著劑。
之後，第一整合扇出導電通孔1520形成在緩衝層1510上，並且在上視圖中形成為有一貫穿孔H12的平面螺旋式圖案，如第110圖所示。第一整合扇出導電通孔1520的形成可以示例性地包括：在緩衝層1510上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為第一整合扇出導電通孔1520。所得到的結構在第109圖和第110圖所示。
第111圖繪示一半導體元件1530在緩衝層1510上的放置。半導體元件1530可藉由黏著劑(未圖示)黏著在緩衝層1510上。在一些實施方式當中，半導體元件1530含有一個未封裝的半導體元件，即元件晶片。舉例來說，半導體元件1530可以是一個含有電晶體的邏輯元件晶片。在一些示例性實施方式當中，半導體元件1530可以是一有電壓調節晶片1532的中央處理晶片。在一些其它實施方式中，中央處理晶片和電壓調節晶片可以設置在單獨的半導體元件中。半導體元件1530包含一黏著在緩衝層1510上的半導體基材1534(例如 矽基材)，其中半導體基材1534的背表面與緩衝層1510上的黏著劑接觸。
在一些示例性實施方式當中，導電柱1536(如銅柱)形成為半導體元件1530的部分頂部，且電性連接半導體元件1530裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層1538形成在半導體元件1530的頂部表面，其中導電柱1536至少具有較少的部分於介電層1538中。在一些實施方式當中，導電柱1536的頂部實質上和介電層1538的頂部表面等高。或者，不形成介電層，而導電柱1536突出於半導體元件1530的頂部介電層(未圖示)。
參照第112圖，模料1540封住半導體元件1530和第一整合扇出導電通孔1520。接著，進行研磨使模料1540變薄，直到導電柱1536和第一整合扇出導電通孔1520暴露出來，其所得結構如第112圖所示。模料1540填入半導體元件1530和第一整合扇出導電通孔1520之間的空隙，且可連接著緩衝層1510。此外當導電柱1536為突出的金屬柱(此佈置未圖示)，模料1540填入導電柱1536之間的空隙。模料1540的頂部表面高於導電柱1536和第一整合扇出導電通孔1520的頂部。在一些實施方式當中，模料1540含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，第一整合扇出導電通孔1520穿透模料 1540。此外，由於研磨，第一整合扇出導電通孔1520的頂部與導電柱1536的頂部實質上等高(共面)，並且與第一模料1540的頂表面實質上等高(共面)。換句話說，由第一整合扇出導電通孔1520的頂部與第一模料1540的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第112圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
接下來，參照第113圖，第一重分佈層(RDL)1550形成在第一模料1540上。第一重分佈層1550包括介電結構1552和位於介電結構1552中的佈線結構1554。佈線結構1554連接到導電柱1536和第一整合扇出導電通孔1520，且還可以相互連接導電柱1536和第一整合扇出導電通孔1520。第一重分佈層1550更包括導電柱1556。導電柱1556穿透介電結構1552，並且存在第一整合扇出導電通孔1520上，所以導電柱1556可以電性連接第一整合扇出導電通孔1520。
在一些實施方式中，佈線結構1554的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構1554，移除遮罩層以及進行快速蝕刻以移除未被佈線結構1554覆蓋的銅種子層的部分。在其他實施方式中，第一重分佈層1550是通過沉積金屬層，圖案化金屬層，以及用介電結構1552填充佈線結構1554的分離部分之間的間隙而形成。佈線結構1554可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構1552可以包括聚合物例如聚酰亞胺、苯並 環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構1552可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構1552和佈線結構1554的層的量可以取決於相應封裝的佈線設計。導電柱1556可由佈線結構1554的多層所形成。
參照第114圖，第二整合扇出導電通孔1560形成在第一重分佈層1550上，且形成為在上視圖中有一貫穿孔H3的平面式螺旋圖案，如第115圖所示。第二整合扇出導電通孔1560的形成可以示例性地包括：在第一重分佈層1550上形成毯覆式種子層，在種子層上塗佈光阻，並且圖案化光阻以形成具有平面螺旋式圖案的開口，通過電鍍在開口中形成導電特徵，移除光阻以暴露部分的種子層，以及使用非等向性蝕刻去除種子層所的暴露部分。種子層的剩餘部分和上面的導電特徵可以統稱為第二整合扇出導電通孔1560。所得到的結構在第114圖和第115圖所示。
第二整合扇出導電通孔1560和下面的第一整合扇出導電通孔1520藉由第一重分佈層1550的導電柱1556電性連接。第一整合扇出導電通孔1520，第二整合扇出導電通孔1560和導電柱1556可以統稱為電感器I12，特別是螺旋電感器I12。第二整合扇出導電通孔1560的貫穿孔H13可以位於第一整合扇出導電通孔1520的貫穿孔H12上方，使得貫穿孔H12和貫穿孔H13可以共同用作電感器I12的一貫穿孔。換句話說，貫穿孔H12和貫穿孔H13垂直重疊以形成電感器I12的貫穿孔。在該配置中，電感器I12穿透第一模塑材料1540和第一重 分佈層1550。
第116圖繪示一第二半導體元件1570在第一重分佈層1550上的放置。第二半導體元件1570可藉由黏著劑(未圖示)黏著在第一重分佈層1550上。在一些實施方式當中，第二半導體元件1570含有一個未封裝的半導體元件，即元件晶片。舉例來說，第二半導體元件1570可以是一個含有電晶體的邏輯元件晶片。第二半導體元件1570包含一黏著在第一重分佈層1550上的半導體基材1574(例如矽基材)，其中半導體基材1574的黏接到第一重分佈層1550。
在一些示例性實施方式當中，導電柱1576(如銅柱)形成為半導體元件1570的部分頂部，且電性連接第二半導體元件1570裡的元件如電晶體(未圖示)。在一些實施方式當中，一介電層1578形成在第二半導體元件1570的頂部表面，其中導電柱1576至少具有較少的部分於介電層1578中。在一些實施方式當中，導電柱1576的頂部實質上和介電層1578的頂部表面等高。或者，不形成介電層，而導電柱1576突出於第二半導體元件1570的頂部介電層(未圖示)。
參照第117圖，模料1580封住第二半導體元件1570和整合扇出導電通孔1560。接著，進行研磨使模料1580變薄，直到導電柱1576和整合扇出導電通孔1560暴露出來，其所得結構如第117圖所示。模料1580填入第二半導體元件1570和整合扇出導電通孔1560之間的空隙，且可連接著第一重分佈層1550。此外當導電柱1576為突出的金屬柱(此佈置未圖示)，模料1580填入導電柱1576之間的空隙。模料1580的頂 部表面高於導電柱1576和整合扇出導電通孔1560的頂部。在一些實施方式當中，模料1580含有聚合物基的材料。文中聚合物可為熱固性聚合物，熱塑性聚合物，或上述之任意混合物。聚合物基可包含，例如：塑料材料、環氧樹酯、聚酰亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚酸甲酯、聚合物其中摻有填料如纖維、黏土、陶瓷、無機顆粒或其任何組合。
由於研磨，電感器I12穿透模料1580。在此佈置下，電感器I12穿過第一模料1540、第二模料1580和第一重分佈層1550。此外，由於研磨，整合扇出導電通孔1560的頂部與導電柱1576的頂部實質上等高(共面)，並且與第二模料1580的頂表面實質上等高(共面)。換句話說，電感器I12的頂部與第二模料1580的頂部實質上等高。由於研磨，產生例如金屬顆粒的導電殘餘物，並且留在頂部表面結構如第117圖所示。因此在研磨之後，可以例如通過濕蝕刻進行清潔，使得導電殘留物被去除。
接下來，參照第118圖，第二重分佈層(重分佈層)1590形成在第二模料1580上。重分佈層1590包括介電結構1592和位於介電結構1592中的佈線結構1594。佈線結構1594連接到導電柱1576和第二整合扇出導電通孔1560。佈線結構1594還可以在第二模料1580中相相互連接接導電柱1576與部分整合扇出導電通孔(未圖示)，其中導電柱1576與部分整合扇出導電通孔不作為電感器I12。在部分實施方式中，導電柱1576與電感器I12沒有藉由佈線結構1594電性連接。在其他實施方式中，導電柱1576與電感器I12藉由佈線結構1594電性連 接。第二重分佈層1590更包括一接觸墊1596，其接觸墊1596位在第二重分佈層中相對第二模料1580的一面。接觸墊1596與第二半導體元件1570藉由佈線結構1594電性連接。
在一些實施方式中，佈線結構1594的一層的形成包括：形成毯覆式銅種子層，形成並圖案化一遮罩層於毯覆式銅種子層之上，進行電鍍以形成佈線結構1594，移除遮罩層以及進行快速蝕刻以移除未被佈線結構1594覆蓋的銅種子層的部分。在其他實施方式中，第二重分佈層1590是通過沉積金屬層，圖案化金屬層，以及用介電結構1592填充佈線結構1594的分離部分之間的間隙而形成。佈線結構1594可以包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。接觸墊1596與佈線結構1594為實質上相同的材料。例如，接觸墊1596也可包括金屬或合金，例如鋁、銅、鎢及/或上述之合金。在這些實施方式中的介電結構1592可以包括聚合物例如聚酰亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等。或者，介電結構1592可包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。介電結構1592和佈線結構1594的層的量可以取決於相應封裝的佈線設計。
參照第119圖，外部連接器1600形成在第二重分佈層1590上的接觸墊1596。外部連接器1600可包含，例如無鉛合金(例如金、錫/銀/銅合金或其它無鉛合金)、含鉛合金(例如鉛/錫合金)、銅、鋁、鋁銅，導電聚合物、其它凸塊金屬材料或其任何組合。在一些其它實施方式中，在接觸墊1596的外部連接器1600可以是導電球例如焊球。這些焊球可以被排 列成網格的行和列。外部連接器1600可因此形成球柵陣列。因此在相應的外部連接器1600下面的第二重分佈層1500的接觸墊1596可以被稱為凸塊下金屬結構。之後封裝結構可以從載體C12脫離，並且在緩衝層1510和載體C12之間的黏著劑層(未圖示)也從封裝結構被清潔，然後封裝結構可以被切成複數封裝結構。所得結構的上視圖如第120圖所示。第121圖繪示所得結構的上視圖，其中沒有繪示出緩衝層1510、第一整合扇出導電通孔1520、第一半導體元件1530和第一模料1540。
如第119圖至第121圖所示，電感器112包括垂直分佈的第一整合扇出導電通孔1520和第二整合扇出導電通孔1560，且分別穿透第一模料1540和第二模料1580。第一整合扇出導電通孔1520的貫穿孔H12由第一模料1540填充，第二整合扇出導電通孔1560的貫穿孔H13由第二模料1580填充。電感器I12電性連接到第一半導體元件1530。例如，電感器I12和第一半導體元件1530的導電柱1536可以藉由第一重分佈層1550的佈線結構1554電性連接。第一整合扇出導電通孔1520和第一半導體元件1530一起封住在第一模料1540中，並且第二整合扇出導電通孔1560封住在第二模料1580中，有利於縮小併入電感器I12的封裝結構，其電感器I12至少由第一整合扇出導電通孔1520和第二整合扇出導電通孔1560形成的。在所描繪的實施方式中，第一半導體元件1530是具有電壓調節晶片1532的中央處理晶片。在一些其他實施方式中，第二半導體元件1570可以是具有電壓調節晶片的中央處理晶片，並且電感器I12藉由第二重分佈層1590的佈線結構1594電性連接 到第二半導體元件1570。
在一些實施方式中，電感器包括整合扇出導電通孔，且其整合扇出導電通孔穿透通過封住半導體元件的模料，因此，該電感器有利於縮小併入整合扇出導電通孔的封裝結構。在一些實施方式中，電感器連接到暴露在重分佈層上或比重分佈層突出的導電特徵，因此有利於減小電感器和半導體元件之間的電流路徑的電阻。因此可以提高電感器的Q因子，並且因此也可以提高電壓調節的功率轉換效率。
上文概述若干實施方式之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施方式的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (1)

  1. 一種封裝結構，包含：一第一重分佈層；一第一模料，位於該第一重分佈層上；一半導體元件，嵌入在該第一模料中；以及一電感器，穿透通過該第一模料且電性連接該半導體元件。
TW106113511A 2016-11-17 2017-04-21 封裝結構 TW201830652A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/355,008 2016-11-17
US15/355,008 US10763164B2 (en) 2016-11-17 2016-11-17 Package structure with inductor and method of forming thereof

Publications (1)

Publication Number Publication Date
TW201830652A true TW201830652A (zh) 2018-08-16

Family

ID=62108694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113511A TW201830652A (zh) 2016-11-17 2017-04-21 封裝結構

Country Status (3)

Country Link
US (2) US10763164B2 (zh)
CN (1) CN108074882A (zh)
TW (1) TW201830652A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671873B (zh) * 2018-10-30 2019-09-11 力成科技股份有限公司 半導體封裝結構
US11705420B2 (en) 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106810809B (zh) * 2016-12-26 2019-03-29 上海锦湖日丽塑料有限公司 超低光泽、超耐低温asa树脂组合物及其制备方法
US10475718B2 (en) * 2017-05-18 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package comprising a dielectric layer with built-in inductor
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11270959B2 (en) * 2018-03-23 2022-03-08 Intel Corporation Enabling magnetic films in inductors integrated into semiconductor packages
US10658287B2 (en) * 2018-05-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a tapered protruding pillar portion
US10886231B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming RDLS and structure formed thereof
US11121699B2 (en) * 2019-02-19 2021-09-14 Qualcomm Incorporated Wideband filter with resonators and inductors
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11863081B2 (en) * 2019-10-31 2024-01-02 Dialog Semiconductor (Uk) Limited Integrated voltage regulator with integrated air-core inductor
US11450628B2 (en) * 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
US12002770B2 (en) * 2020-02-11 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Power management semiconductor package and manufacturing method thereof
US11101228B1 (en) * 2020-02-13 2021-08-24 Qualcomm Incorporated Integrated circuit package with a magnetic core
US20230170131A1 (en) 2021-11-30 2023-06-01 Dialog Semiconductor (Uk) Limited 3D MIS-FO Hybrid for Embedded Inductor Package Structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815220B2 (en) * 1999-11-23 2004-11-09 Intel Corporation Magnetic layer processing
US6994650B2 (en) 2003-11-12 2006-02-07 Ford Global Technologies, Llc Park brake mechanism for integrated transmission and transfer case
DE102005058821A1 (de) 2005-12-09 2007-06-14 Daimlerchrysler Ag Parksperre
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
TWI293604B (en) 2006-07-12 2008-02-21 Ind Tech Res Inst Parking shift mechanism of vehicles
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7843303B2 (en) * 2008-12-08 2010-11-30 Alpha And Omega Semiconductor Incorporated Multilayer inductor
CN101905690B (zh) 2009-12-21 2012-09-05 浙江吉利汽车研究院有限公司 一种驻车制动装置
US8581418B2 (en) * 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9255640B1 (en) 2014-09-03 2016-02-09 E-Aam Driveline Systems Ab Park lock mechanism
US10085352B2 (en) * 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
TWM525408U (zh) 2016-02-05 2016-07-11 Motion Technology Electric & Machinery Co Ltd 離合機構
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671873B (zh) * 2018-10-30 2019-09-11 力成科技股份有限公司 半導體封裝結構
US11705420B2 (en) 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof
TWI811752B (zh) * 2020-10-29 2023-08-11 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20180138126A1 (en) 2018-05-17
US11562926B2 (en) 2023-01-24
US10763164B2 (en) 2020-09-01
CN108074882A (zh) 2018-05-25
US20200402847A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US11562926B2 (en) Package structure and method of forming thereof
TWI683378B (zh) 半導體封裝及其製造方法
TWI755389B (zh) 半導體裝置及其製造方法
US9870997B2 (en) Integrated fan-out package and method of fabricating the same
US9099455B2 (en) Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US10319607B2 (en) Package-on-package structure with organic interposer
US7993941B2 (en) Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
TWI692817B (zh) Info線圈結構及其製造方法
TWI714120B (zh) 封裝層電感器
US10224301B2 (en) Semiconductor package device and method of manufacturing the same
US11024569B2 (en) Semiconductor package device and method of manufacturing the same
US9704739B2 (en) Semiconductor device packages, packaging methods, and packaged semiconductor devices
TW201916305A (zh) 封裝結構
TWI731888B (zh) 堆疊式半導體元件的製造方法
TW201801271A (zh) 半導體裝置
US11264316B2 (en) Package structure and method of manufacturing the same
WO2008008581A2 (en) An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
KR20220085756A (ko) 반도체 디바이스 및 제조 방법
TW202021087A (zh) 半導體結構及其製造方法
US9472516B2 (en) Fan out package structure and methods of forming
US20230062775A1 (en) Package substrate, package using the same, and method of manufacturing the same
CN110931442A (zh) 电子装置及其制造方法
US20230187400A1 (en) Electronic devices and methods of manufacturing electronic devices