TW201906129A - 半導體封裝件及其製造方法 - Google Patents

半導體封裝件及其製造方法 Download PDF

Info

Publication number
TW201906129A
TW201906129A TW107121436A TW107121436A TW201906129A TW 201906129 A TW201906129 A TW 201906129A TW 107121436 A TW107121436 A TW 107121436A TW 107121436 A TW107121436 A TW 107121436A TW 201906129 A TW201906129 A TW 201906129A
Authority
TW
Taiwan
Prior art keywords
panel
layer
redistribution layer
semiconductor
semiconductor wafer
Prior art date
Application number
TW107121436A
Other languages
English (en)
Other versions
TWI770200B (zh
Inventor
孫永訓
崔楨煥
玄錫勳
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201906129A publication Critical patent/TW201906129A/zh
Application granted granted Critical
Publication of TWI770200B publication Critical patent/TWI770200B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝件，包含：各自具有第一表面的一個或多個第一半導體晶片的第一層，一個或多個第一接墊暴露在第一表面處；安置在第一層上方且各自具有第二表面的一個或多個第二半導體晶片的第二層，一個或多個第二接墊暴露在第二表面處；以及第一再分佈層，在第一層與第二層之間且電連接到一個或多個第一接墊。第一層可包含延伸穿過第一層的基底（面板）且電連接到第一再分佈層的一個或多個第一面板通孔

Description

半導體封裝件及其製造方法
本發明主張在韓國智慧財產權局於2017年6月23日提交的韓國專利申請第10-2017-0079955號和2018年1月24日提交的韓國專利申請第10-2018-0008955號的權益，所述申請的公開內容以全文引用的方式併入本文中。
本發明概念有關一種半導體封裝件，並且更具體地說，有關應用扇出封裝技術的半導體封裝件且有關其製造方法。
電子產品需要在小型化的同時處理大量資料。因此，對用於這類電子產品的半導體裝置的集成的需求日益增長。為這個目的，使用各種封裝技術堆疊半導體晶片且將半導體晶片彼此電連接。舉例來說，通過稱為引線鍵合製程的製程中的佈線來堆疊以及電連接含有晶片的半導體封裝件。然而，在這類申請中使用引線鍵合製程需要整個半導體封裝件為相當厚的，且難以堆疊超過4層，並且在再分佈層用於超過2次載入時可能出現T型拓撲（T-topology）。近來，研究且研發用於增加集成並且降低單位成本的面板級封裝件（panel level package；PLP）和晶片級封裝件（wafer level package；WLP）技術。
根據本發明概念的一方面，提供一種半導體封裝件，其包含：第一層，包括半導體封裝件的第一面板以及一個或多個第一半導體晶片，所述一個或多個第一半導體晶片中的每一個具有暴露在所述一個或多個第一半導體晶片的第一表面處的一個或多個第一接墊；安置在第一層上方的第二層，所述第二層包括半導體封裝件的第二面板以及一個或多個第二半導體晶片，所述一個或多個第二半導體晶片中的每一個具有暴露在所述一個或多個第二半導體晶片的第二表面處的一個或多個第二接墊；以及第一再分佈層，插入於第一層與第二層之間並且電連接到一個或多個第一接墊。第一層更包括一個或多個第一面板通孔（through panel via；TPV），所述一個或多個第一面板通孔在與第一面板的厚度方向對應的垂直方向上延伸穿過第一面板，並且電連接到第一再分佈層。
根據本發明概念的另一方面，提供一種半導體封裝件，其包含：第一層，包括具有暴露在第一半導體晶片的第一表面處的一個或多個第一接墊的第一半導體晶片、具有容納第一半導體晶片的第一容納部分的第一面板，以及在與第一面板的厚度方向對應的垂直方向上延伸穿過第一面板的一個或多個第一面板通孔（TPV）；第一再分佈層，在垂直方向上安置在第一層上且電連接到一個或多個第一接墊以及一個或多個第一面板通孔；以及第二層，在垂直方向上堆疊在第一再分佈層上，並且包含具有暴露在第二半導體晶片的第二表面處的一個或多個第二接墊的第二半導體晶片，以及包含容納第二半導體晶片的第二容納部分的第二面板。
根據本發明概念的另一方面，提供一種半導體封裝件，其包含：第一層，包括具有一個或多個第一接墊以及第一表面（一個或多個第一接墊暴露在第一表面處）的第一半導體晶片、具有容納第一半導體晶片的第一容納部分的第一面板，以及在垂直方向上延伸穿過第一面板的一個或多個第一面板通孔（TPV）；第一再分佈層，安置在第一層上且電連接到一個或多個第一接墊以及一個或多個第一面板通孔；以及第二層，堆疊在第一再分佈層上，並且包括具有一個或多個第二接墊以及第二表面（電連接到第一再分佈層的一個或多個第二接墊暴露在第二表面處）的第二半導體晶片、包括用於容納第二半導體晶片的第二容納部分的第二面板，以及延伸穿過第二面板且電連接到第一再分佈層的第二面板通孔。
根據本發明概念的另一方面，提供一種半導體封裝件，其包含：第一面板，具有相對側面以及其中的一個或多個晶片容納部分，所述一個或多個晶片容納部分中的每一個在第一面板的相對側面中的一個處打開；相應第一半導體晶片，容置在一個或多個晶片容納部分中的每一個中，所述第一半導體晶片具有暴露在所述第一面板的相對側面中的一個處的表面；再分佈層（redistribution layer；RDL），包括沿著所述第一面板的相對側面中的一個以及在第一半導體晶片的表面上延伸的佈線圖案，再分佈層的佈線圖案在第一半導體晶片的所述表面處電連接到第一半導體晶片；面板通孔（TPV），從第一面板的相對側面中的一個垂直延伸穿過所述第一面板到所述第一面板的相對側面中的另一個，再分佈層的佈線圖案在面板通孔上延伸且電連接到面板通孔；
第二面板，直接安置在再分佈層上且具有其中的一個或多個晶片容納部分，第二面板的一個或多個晶片容納部分中的每一個在第二面板的相對側面中的一個處打開；以及相應第二半導體晶片，容置在第二面板的一個或多個晶片容納部分中的每一個中，所述第二半導體晶片具有暴露在所述第二面板的相對側面中的一個處的表面。第二半導體晶片電連接到RDL的佈線圖案。
根據本發明概念的另一方面，提供製造半導體封裝件的方法，所述方法包含：通過將各自具有第一表面的一個或多個第一半導體晶片以及延伸穿過第一面板的一個或多個第一面板通孔（TPV）安置在第一面板上來形成第一層，一個或多個第一接墊暴露在所述第一表面上；通過將各自具有第二表面的一個或多個第二半導體晶片安置在第二面板上來形成第二層，一個或多個第二接墊暴露在所述第二表面上；在第一層上形成電連接到一個或多個第一接墊以及一個或多個第一面板通孔的第一再分佈層；以及通過在垂直方向上堆疊第二層來在第一再分佈層上形成第一堆疊結構。
現將參看圖1A和圖1B詳細地描述根據本發明概念的半導體封裝件100。
參看圖1A，半導體封裝件100可包含焊料球SB、第一層L1和第二層L2，以及第一再分佈層RDL1和第二再分佈層RDL2。第一層L1可包含一個或多個第一半導體晶片110以及一個或多個第一面板通孔（TPV）TPV1。第一層L1還可包含第一面板PNL1，其包含其中容納第一半導體晶片110的第一容納部分AC1，例如在第一面板PNL1中由第一半導體晶片110佔據的區域。第二層L2可包含一個或多個第二半導體晶片120以及一個或多個第二面板通孔TPV2。此外，第二層L2還可包含第二面板PNL2，其包含其中容納第二半導體晶片120的第二容納部分AC2。本文中，術語晶片容納部分可理解為是指在面板的側面處打開的晶片大小的開口，例如在面板的僅一側處打開的空腔或在面板的兩側處打開的穿孔。
第一半導體晶片110可包含一個或多個第一接墊111。根據一實例，第一半導體晶片110可具有第一表面F1，一個或多個接墊111暴露在所述第一表面F1處。舉例來說，第一接墊111可暴露在第一表面F1處並且電連接到第一再分佈層RDL1。此外，根據術語“晶片”將容易地理解，第一半導體晶片110可包括晶粒，即積體電路（integrated circuit；IC）形成於其上的晶片主體，並且一個或多個第一接墊111是IC的輸入端子/輸出端子。
第二半導體晶片112可包含一個或多個第二接墊121。根據一實例，第二半導體晶片120可具有第二表面F2，一個或多個第二接墊121暴露在所述第二表面F2處。舉例來說，第二接墊121可暴露在第二表面F2處並且電連接到第二再分佈層RDL2。如同第一半導體晶片110，根據術語“晶片”將容易地理解，第二半導體晶片120可包括晶粒，即積體電路（IC）形成於其上的晶片主體，並且一個或多個第二接墊121是IC的輸入端子/輸出端子。
根據一實例，第一接墊111和第二接墊121可包含金屬。舉例來說，第一接墊111和第二接墊121可以是電鍍接墊且可包含Au、Ni/Au以及Ni/Pd/Au中的任一種。
第一半導體晶片110和第二半導體晶片120可以是例如非易失性記憶體裝置，並且更具體地說，可以是（即不限於）電可抹除可程式化唯讀記憶體（EEPROM）、快閃記憶體、相變隨機存取記憶體（phase-change RAM；PRAM）、電阻式隨機存取記憶體（resistive RAM；RRAM）、鐵電隨機存取記憶體（ferroelectric RAM；FeRAM）、固態磁性隨機存取記憶體（solid-state magnetic RAM；MRAM）、聚合物隨機存取記憶體（polymer RAM；PoRAM）、奈米浮置柵極記憶體（nano floating gate memory；NFGM）或分子電子（molecular electronics）記憶體裝置。此外，第一半導體晶片110和第二半導體晶片120可以是例如易失性記憶體，並且更具體地說，可以是動態隨機存取記憶體（dynamic random access memory；DRAM）、靜態隨機存取記憶體（static random access memory；SRAM）、同步動態隨機存取記憶體（SDRAM）或Rambus動態隨機存取記憶體（rambus RAM；RDRAM）。也就是說，第一半導體晶片110和第二半導體晶片120的IC可包括電子記憶體，並且具體地說，存儲單元陣列。
此外，第一半導體晶片110和第二半導體晶片120可以是邏輯晶片，並且可以是例如用於控制記憶體晶片的控制器。也就是說，第一半導體晶片110和第二半導體晶片120的IC可包括邏輯電路。
第一半導體晶片110和第二半導體晶片120可以是相同或不同類型的半導體晶片。此外，在第一層L1（或第二層L2）包含多個第一半導體晶片110（或多個第二半導體晶片120）時，第一半導體晶片110（或第二半導體晶片120）中的一些可以是相同類型的半導體晶片並且第一半導體晶片110（或半導體晶片120）中的其餘一個或多個可以是與那些相同類型的半導體晶片不同類型的半導體晶片。多個第一半導體晶片110（或多個第二半導體晶片120）在第二方向Y和第三方向Z上排列時可安置為接近於第一層L1（或第二層L2）或與第一層L1（或第二層L2）接觸（即相鄰）。
第一面板通孔 TPV1可在第一方向X上延伸穿過第一層L1，其中第一面板通孔 TPV1的第一端部可電連接到焊料球SB，並且第一面板通孔 TPV1的第二端部可電連接到第一再分佈層RDL1。此外，第二面板通孔 TPV2可在第一方向X上延伸穿過第二層L2，其中第二面板通孔 TPV2的第一端部可電連接到第一再分佈層RDL1，並且第二面板通孔 TPV2的第二端部可電連接到第二再分佈層RDL2。焊料球SB可經由第一面板通孔 TPV1電連接到第一再分佈層RDL1，並且第一再分佈層RDL1可通過第二面板通孔 TPV2電連接到第二再分佈層RDL2。
根據一實例，第一面板通孔 TPV1和第二面板通孔 TPV2可各自包含銅（Cu）和鎢（W）中的至少一個。舉例來說，第一面板通孔 TPV1和第二面板通孔 TPV2可各自包含以下中的至少一個：銅（Cu）、銅錫（CuSn）、銅鎂（CuMg）、銅鎳（CuNi）、銅鋅（CuZn）、銅鉛（CuPb）、銅金（CuAu）、銅錸（CuRe）、銅鎢（CuW）以及鎢（W）合金，但不限於此。舉例來說，第一面板通孔 TPV1和第二面板通孔 TPV2可由包含無電電鍍、電鍍、濺鍍以及印刷的製程中的至少一種形成。
第一面板PNL1可通過一個或多個第一容納部分AC1分別容納一個或多個第一半導體晶片110。此外，第二面板PNL2可通過一個或多個第二容納部分AC2分別容納一個或多個第二半導體晶片120。
根據一實例，第一面板PNL1和第二面板PNL2可包含絕緣基底。絕緣基底可包含絕緣材料並且可包含（例如）矽、玻璃、陶瓷、塑膠或聚合物。第一面板PNL1和第二面板PNL2可實施為具有平板矩形形狀或類似圓形形狀或多邊形形狀的各種其它形狀。
第一再分佈層RDL1可沉積在第一層L1上，並且第二層L2可堆疊在第一再分佈層RDL1上。換句話說，第一再分佈層RDL1可插入於第一層L1與第二層L2之間。此外，第二再分佈層RDL2可沉積在第二層L2上。
第一再分佈層RDL1和第二再分佈層RDL2可各自包含導電材料。導電材料可包含金屬，並且舉例來說，可包含銅（Cu）、銅合金、鋁（Al）或鋁合金。第一再分佈層RDL1和第二再分佈層RDL2可例如通過再分佈製程來分別形成在第一層L1和第二層L2上。
第一再分佈層RDL1和第二再分佈層RDL2可分別在第一層L1和第二層L2上形成再分佈佈線圖案，有助於使第一半導體晶片110和第二半導體晶片120的輸入端子/輸出端子小型化，使得能夠增加輸入端子/輸出端子的數量並且實現扇出結構。此外，因為第一再分佈層RDL1和第二再分佈層RDL2分別在第一層L1和第二層L2上形成再分佈佈線圖案並且扇出結構經實現，所以半導體封裝件100可提供高效且高速的訊號處理。
參看圖1B，第一面板通孔 TPV1和第一再分佈層RDL1可物理地/電性地彼此連接，並且第一再分佈層RDL1和第二面板通孔 TPV2可物理地/電性地彼此連接。舉例來說，第一面板通孔 TPV1的頂部表面可接觸第一再分佈層RDL1的底部表面。根據一實例，第一面板通孔 TPV1的頂部表面可位於與第一再分佈層RDL1的底部表面實質上相同的平面，即第一面板通孔 TPV1和第一再分佈層RDL1可具有介面。
此外，第二面板通孔 TPV2的頂部表面可接觸第二再分佈層RDL2的底部表面。根據一實例，第二面板通孔 TPV2的頂部表面可位於與第二再分佈層RDL2的底部表面實質上相同的平面，即第二面板通孔 TPV2和第二再分佈層RDL2可具有介面。
在根據本發明概念的半導體封裝件中，半導體晶片通過面板通孔和再分佈層來彼此電連接，且無需引線鍵合。舉例來說，第一半導體晶片110可經由第一再分佈層RDL1彼此電連接。此外，第一半導體晶片110和第二半導體晶片120可經由第一再分佈層RDL1、第二面板通孔 TPV2以及第二再分佈層RDL2彼此電連接。此外，第一半導體晶片110和第二半導體晶片120可經由焊料球SB電連接到外部裝置。因此，並不限制疊層的數量，並且半導體封裝件100可相對較薄。
圖2A到圖2D是根據實例實施例的半導體封裝件的部分放大截面圖。舉例來說，圖2A到圖2D可分別示出圖1A的半導體封裝件100的區域A的實施例。
參看圖2A，材料的離散凸塊BP_V可插入於第一再分佈層RDL1與第二面板通孔 TPV2之間。雖然圖2A中示出一個凸塊，但是凸塊的數量不限於此。凸塊BP_V的截面可為圓形，但不限於此。此外，整個凸塊BP_V可為球狀，即凸塊BP_V可以是一個球。凸塊BP_V可包含Cu、Au、Ni、Al、Ag或包含這些金屬中的至少一種的合金。因此，第一再分佈層RDL1和第二面板通孔 TPV2可經由凸塊BP_V彼此電連接。
參看圖2B中示出的實例，第二面板通孔 TPV2可包含朝向第一再分佈層RDL1突出的突出部WDV_b。此外，第一再分佈層RDL1可包含容置突出部WDV_b的凹槽GV_b。根據一實例，突出部WDV_b和凹槽GV_b可具有矩形截面以及互補形狀。雖然圖2B到圖2D中的每一個示出一個突出部以及容置突出部的一個凹槽，但是突出部以及凹槽的數量不限於此。
參看圖2C中示出的實例，第二面板通孔 TPV2可包含朝向第一再分佈層RDL1突出的突出部WDV_c。此外，第一再分佈層RDL1可包含容置突出部WDV_c的凹槽GV_c。根據這一實例，突出部WDV_c的底部表面可具有凸形輪廓，即朝向第一再分佈層RDL1凸起。換句話說，第一再分佈層RDL1可包含具有凹形底部的凹槽GV_c，其容置具有凸形端部的突出部WDV_c並且具有互補的形狀。
參看圖2D中示出的實例，第二面板通孔 TPV2可包含朝向第一再分佈層RDL1突出的突出部WDV_d。此外，第一再分佈層RDL1可包含容置突出部WDV_d的凹槽GV_d。根據這一實例，突出部WDV_d和凹槽GV_d具有互補的三角形截面形狀。
圖3A和圖3B是示出根據本發明概念的半導體封裝件的另一實例的結構的圖。圖3A和圖3B中示出的組件與上文參看圖1A和圖1B中示出且描述的那些組件一致，可不再次詳細描述。
參看圖3A，半導體封裝件200可包含焊料球SB、第一層L1和第二層L2，以及第一再分佈層RDL1。第一再分佈層RDL1可插入於第一層L1與第二層L2之間，並且每一焊料球SB可經由第一面板通孔 TPV1電連接到第一再分佈層RDL1。
根據這一實例實施例，第一半導體晶片210和第二半導體晶片220佈置成使得第一半導體晶片210的第一表面F1與第二半導體晶片220的第二表面F2跨第一再分佈層RDL1彼此面對，即使得晶片210和晶片220面對面安置。在這方面中，第一面板PNL1和第二面板PNL2可佈置成使得第一容納部分AC1和第二容納部分AC2跨第一再分佈層RDL1彼此面對。此外，第一層L1和第二層L2可佈置成使得第一半導體晶片210和第二半導體晶片220彼此面對，同時相對於第一再分佈層RDL1對稱，即圍繞再分佈層RDL1的頂部表面及底部表面中間的平面。因此，第一半導體晶片210和第二半導體晶片220可共用第一再分佈層RDL1。
根據另一實例，第二再分佈層可形成在第二層L2上。在這種情況下，第二層L2可具有一個或多個第二面板通孔。根據一實例，第二面板通孔的底部表面可接觸第二再分佈層的頂部表面。此外，包含一個或多個半導體晶片和/或一個或多個面板通孔的第三層可安置在第二再分佈層上。
返回參看圖3B，第二接墊221可物理地/電性地連接到第一再分佈層RDL1。此外，第二半導體晶片220的第二表面F2可接觸第一再分佈層RDL1的頂部表面。舉例來說，第二接墊221的底部表面可位於與第二半導體晶片220的第二表面F2實質上相同的平面，即第二半導體晶片可與第一再分佈層RDL1具有介面。
在根據本發明概念的半導體封裝件中，半導體晶片可通過面板通孔和再分佈層來彼此電連接，無需引線鍵合。因此，並不限制疊層的數量，並且半導體封裝件可相對較薄。此外，因為半導體封裝件具有其中多個堆疊半導體晶片共用再分佈層的結構，所以可改進訊號完整性。此外，堆疊結構可由用於相對較少數量的半導體晶片的再分佈製程來實施。
圖4A到圖4D是圖3A的半導體封裝件200的部分B的其它實例的部分放大截面圖。
參看圖4A，凸塊BP_P可插入於第一再分佈層RDL1與第二接墊221_a之間。因此，第一再分佈層RDL1和第二接墊221_a可經由凸塊BP_P彼此電連接。雖然圖4A中示出一個凸塊，但是凸塊的數量不限於此。凸塊BP_P可包含Cu、Au、Ni、Al、Ag或包含這些金屬中的至少一種的合金。
參看圖4B，第二接墊221_b可包含朝向第一再分佈層RDL1突出的突出部WDP_b。此外，第一再分佈層RDL1可包含容置突出部WDP_b的凹槽GR_b。根據一實例，突出部WDP_b和凹槽GR_b可具有矩形截面形狀。隨著突出部WDP_b嵌入到凹槽GR_b中，第二半導體晶片220的第二表面F2可接觸第一再分佈層RDL1的頂部表面。雖然圖4B到圖4D中的每一個示出一個突出部以及容置突出部的一個凹槽，但是突出部以及凹槽的數量不限於此。
參看圖4C，第二接墊221_c可包含朝向第一再分佈層RDL1突出的突出部WDP_c。此外，第一再分佈層RDL1可包含容置（互補的）突出部WDP_c的凹槽GR_c。根據一實例，面對第一再分佈層RDL1的突出部WDP_c的底部表面可具有凸形輪廓。換句話說，第一再分佈層RDL1可包含具有帶有凹形輪廓的底部表面的凹槽GR_c，其容置端部表面具有凸形輪廓的突出部WDP_c。隨著突出部WDP_c嵌入到凹槽GR_c中，第二半導體晶片220的第二表面F2可接觸第一再分佈層RDL1的頂部表面。
參看圖4D，第二接墊221_d可包含朝向第一再分佈層RDL1突出的突出部WDP_d。此外，第一再分佈層RDL1可包含容置突出部WDP_d的凹槽GR_d。根據一實例，突出部WDP_d和凹槽GR_d可具有（互補的）三角形截面形狀。隨著突出部WDP_d嵌入到凹槽GR_d中，第二半導體晶片220的第二表面F2可接觸第一再分佈層RDL1的頂部表面。
圖5是根據本發明概念的半導體封裝件的另一實例的截面圖。
參看圖5，半導體封裝件300可包含焊料球SB、第一堆疊結構ST_1以及第二堆疊結構ST_2。第二堆疊結構ST_2可在第一方向X上堆疊在第一堆疊結構ST_1上。
第一堆疊結構ST_1可包含第一層L1、堆疊在第一層L1上的第一再分佈層RDL1以及堆疊在第一再分佈層RDL1上的第二層L2。第一層L1可包含一個或多個第一半導體晶片310、延伸穿過第一層L1的第一面板通孔 TPV1以及具有容納第一半導體晶片310的第一容納部分AC1的第一面板PNL1。另外，第二層L2可包含一個或多個第二半導體晶片320、延伸穿過第二層L2的第二面板通孔 TPV2以及具有容納第二半導體晶片320的第二容納部分AC2的第二面板PNL2。
第一半導體晶片310可具有第一表面F1，第一接墊311暴露在第一表面F1上，並且第二半導體晶片320可具有第二表面F2，第二接墊321暴露在第二表面F2上。根據一實例，第一半導體晶片310和第二半導體晶片320可佈置成使得第一表面F1和第二表面F2跨第一再分佈層RDL1彼此面對。第一面板PNL1和第二面板PNL2可佈置成使得第一容納部分AC1和第二容納部分AC2跨第一再分佈層RDL1彼此面對。又另外，第一層L1和第二層L2可佈置成使得第一半導體晶片310和第二半導體晶片320彼此面對同時相對於第一再分佈層RDL1對稱。因此，第一半導體晶片310和第二半導體晶片320可共用第一再分佈層RDL1。
第二堆疊結構ST_2可包含第三層L3、堆疊在第三層L3上的第二再分佈層RDL2以及堆疊在第二再分佈層RDL2上的第四層L4。第三層L3可包含一個或多個第三半導體晶片330、延伸穿過第三層L3的第三面板通孔 TPV3以及具有容納第三半導體晶片330的第三容納部分AC3的第三面板PNL3。此外，第四層L4可包含一個或多個第四半導體晶片340、延伸穿過第四層L4的第四面板通孔 TPV4以及具有容納第四半導體晶片340的第四容納部分AC4的第四面板PNL4。
第三半導體晶片330可具有第三表面F3，第三接墊331暴露在第三表面F3處，並且第四半導體晶片340可具有第四表面F4，第四接墊341暴露在第四表面F4處。根據一實例，第三半導體晶片330和第四半導體晶片340可佈置成使得第三表面F3和第四表面F4跨第二再分佈層RDL2彼此面對。第三面板PNL3和第四面板PNL4可佈置成使得第三容納部分AC3和第四容納部分AC4跨第二再分佈層RDL2彼此面對。此外，第三層L3和第四層L4可佈置成使得第三半導體晶片330和第四半導體晶片340彼此面對同時相對於第二再分佈層RDL2對稱。因此，第三半導體晶片330和第四半導體晶片340可共用第二再分佈層RDL2。
換句話說，第二堆疊結構ST_2中所包含的元件的佈置可與第一堆疊結構ST_1中所包含的組件的佈置相似。此外，第二面板通孔 TPV2和第三面板通孔 TPV3可彼此電連接。雖然圖5中未示出，但是凸塊、突出部以及包含導電材料的類似物可插入於第二面板通孔 TPV2與第三面板通孔 TPV3之間。
換句話說，第一堆疊結構ST_1和第二堆疊結構ST_2的第一半導體晶片310、第二半導體晶片320、第三半導體晶片330以及第四半導體晶片340可經由在第一堆疊結構ST_1與第二堆疊結構ST_2之間的電連接交換各種訊號。此外，在將焊料球SB電連接到半導體封裝件300外部的裝置時，第一半導體晶片310、第二半導體晶片320、第三半導體晶片330以及第四半導體晶片340可與半導體封裝件300外部的裝置交換各種訊號。
圖6是根據本發明概念的半導體封裝件的另一實例的截面圖。
參看圖6，半導體封裝件400可包含焊料球SB、第一堆疊結構ST_1a、第二堆疊結構ST_2a以及第一再分佈層RDL1a。第二堆疊結構ST_2a可在第一方向X上堆疊在第一堆疊結構ST_1a上。第一再分佈層RDL1a可插入於第一堆疊結構ST_1a與第二堆疊結構ST_2a之間。
第一堆疊結構ST_1a可包含第一層L1a以及堆疊在第一層L1a上的第二層L2a。第一層L1a可包含一個或多個第一半導體晶片410、延伸穿過第一層L1a的第一面板通孔 TPV1以及具有容納第一半導體晶片410的第一容納部分AC1_a的第一面板PNL1a。第二層L2a可包含一個或多個第二半導體晶片420、延伸穿過第二層L2a的第二面板通孔 TPV2以及具有容納第二半導體晶片420的第二容納部分AC2_a的第二面板PNL2a。
根據這一實例，第一容納部分AC1_a和第一面板PNL1a可具有相同高度或厚度，即在第一方向X上相同的尺寸。此外，第二容納部分AC2_a和第二面板PNL2a可具有相同高度或厚度。也就是說，在這一實例中的第一容納部分AC1_a是垂直延伸穿過第一面板PNL1a的開口。同樣地，在這一實例中的第二容納部分AC2_a是垂直延伸穿過第二面板PNL2a的開口。因此，第一半導體晶片410和第二半導體晶片420可分別容納在第一容納部分AC1_a中和第二容納部分AC2_a中，並且可在第一方向X上分別具有與第一面板PNL1a和第二面板PNL2a相同的尺寸。
此外，根據這一實例，第一堆疊結構ST_1a可包含一個或多個矽通孔（through silicon via；TSV）。更詳細地說，第一堆疊結構ST_1a可包含在第一方向X上延伸穿過第一堆疊結構ST_1a的一個或多個第一矽通孔 TSV1。矽通孔電連接到矽通孔延伸穿過的晶片的IC。
舉例來說，第一矽通孔 TSV1可延伸穿過第一半導體晶片410和第二半導體晶片420的主體。或者，在第二半導體晶片420包含暴露在第二表面F2處的接墊（未示出）時，第一矽通孔TSV1可在第一方向X上從暴露在第二表面F2處的接墊延伸穿過第二半導體晶片420的主體的其餘部分並且穿過第一半導體晶片410的主體。
第一矽通孔TSV1可包含導電材料。導電材料可包含金屬，並且舉例來說，可包含以下中的至少一個：銅（Cu）、銅錫（CuSn）、銅鎂（CuMg）、銅鎳（CuNi）、銅鋅（CuZn）、銅鉛（CuPb）、銅金（CuAu）、銅錸（CuRe）、銅鎢（CuW）以及鎢（W）合金，但不限於此。雖然未示出，但是第一矽通孔 TSV1可包含導電插塞以及包圍導電插塞的通孔絕緣膜。通孔絕緣膜可包含（例如）氧化物膜、氮化物膜、碳化膜、聚合物膜或其組合。
第二堆疊結構ST_2a可包含第三層L3a以及堆疊在第三層L4a上的第四層L2a。第三層L3a可包含一個或多個第三半導體晶片430、延伸穿過第三層L3a的第三面板通孔 TPV3以及具有容納第三半導體晶片430的第三容納部分AC3_a的第三面板PNL3a。此外，第四層L4a可包含一個或多個第四半導體晶片440、延伸穿過第四層L4a的第四面板通孔 TPV4以及具有容納第四半導體晶片440的第四容納部分AC4_a的第四面板PNL4a。
根據這一實例，第三容納部分AC3_a和第三面板PNL3a可具有相同高度或厚度，即在第一方向X上相同的尺寸。此外，第四容納部分AC4_a和第四面板PNL4a可具有相同高度或厚度，即在第一方向X上相同的尺寸。因此，第三半導體晶片430和第四半導體晶片440可分別容納在第三容納部分AC3_a和第四容納部分AC4_a中，並且可具有與第三面板PNL3a和第四面板PNL4a分別相同的厚度。
根據這一實例，第二堆疊結構ST_2a可包含一個或多個矽通孔。更詳細地說，第二堆疊結構ST_2a可包含在第一方向X上延伸穿過第二堆疊結構ST_2a的一個或多個第二矽通孔 TSV2。
舉例來說，第二矽通孔 TSV2可延伸穿過第三半導體晶片430和第四半導體晶片440。或者，在第三半導體晶片430包含暴露在第三表面F3處的接墊（未示出）時，第二矽通孔 TSV2可在第一方向X上從暴露在第三表面F3處的接墊延伸穿過第三半導體晶片430的其餘部分並且穿過第四半導體晶片440。
根據這一實例，第二堆疊結構ST_2a的元件的佈置可與第一堆疊結構ST_1a的元件的佈置相似。此外，第一矽通孔 TSV1和第二矽通孔 TSV2可電連接到第一再分佈層RDL1a。雖然未示出，但是凸塊、突出部以及包含導電材料的類似物可插入於第二面板通孔 TPV2與第一再分佈層RDL1a之間。
換句話說，第一堆疊結構ST_1a和第二堆疊結構ST_2a的第一半導體晶片410、第二半導體晶片420、第三半導體晶片430以及第四半導體晶片440可經由在第一半導體晶片410、第二半導體晶片420、第三半導體晶片430以及第四半導體晶片440的第一矽通孔 TSV1和第二矽通孔TSV2與第一再分佈層RDL1a之間的電連接來交換各種訊號。此外，在將焊料球SB電連接到半導體封裝件400外部的裝置時，第一半導體晶片410、第二半導體晶片420、第三半導體晶片430以及第四半導體晶片440可與半導體封裝件400外部的裝置交換各種訊號。
圖7A到圖7D示出根據本發明概念的製造半導體封裝件的製程的實例。可不詳細地描述與已描述的那些組件相似的封裝件的元件（如由相似參考標號指示）。
參看圖7A到圖7D，第一層L1和第二層L2可通過將第一半導體晶片310和第二半導體晶片320以及面板通孔 TPV1和麵板通孔 TPV2分別安置在第一面板PNL1和第二面板PNL2中來形成（操作S10）。舉例來說，第一面板PNL1和第二面板PNL2可以各自是不同面板的一部分或可以是相同面板的不同部分。
第一層L1和/或第二層L2可由晶片級封裝（wafer level package；WLP）製程形成。此外，第一層L1和/或第二層L2可由面板級封裝（panel level package；PLP）製程形成。
在本實施例中，面板通孔 TPV1和麵板通孔 TPV2形成在第一面板PNL1和第二面板PNL2中，然而本發明概念不限於此。換句話說，例如，面板通孔可不形成在第二面板PNL2中。
在所示實例中，然而，第一面板通孔 TPV1和第二面板通孔 TPV2分別形成在第一面板PNL1和第二面板PNL2中，並且形成用於分別容納第一半導體晶片310和第二半導體晶片320的第一容納部分AC1和第二容納部分AC2。舉例來說，第一容納部分AC1和第二容納部分AC2通過在第一面板PNL1和第二面板PNL2中形成空腔來形成。在形成第一容納部分AC1和第二容納部分AC2之後，可將第一半導體晶片310和第二半導體晶片320分別放置在空腔中。第一半導體晶片310可具有第一表面F1，一個或多個第一接墊311暴露在所述第一表面F1處。此外，第二半導體晶片320可具有第二表面F2，一個或多個第二接墊321暴露在所述第二表面F2處。
接下來，第一再分佈層RDL1可形成在第一層L1上（操作S20）。舉例來說，第一再分佈層RDL1可由類似濺鍍、電鍍、無電電鍍或印刷的各種沉積製程形成。因此，第一再分佈層RDL1可電連接到第一接墊311和第一面板通孔 TPV1。
接下來，第一堆疊結構ST_1可通過在第一方向X上將第二層L2堆疊在第一再分佈層RDL1上來形成（操作S30）。在這一步驟中，可將第二層L2堆疊在第一再分佈層RDL1上，使得第一表面F1和第二表面F2跨第一再分佈層RDL1彼此面對。因此，第一再分佈層RDL1可電連接到第一接墊311和第二接墊321。此外，在第一層L1與第二層L2具有相同配置時，第一層L1和第二層L2可相對於第一再分佈層RDL1對稱，即圍繞第一再分佈層RDL1的頂部表面及底部表面中間的平面。
在一個實例中，第一再分佈層RDL1的頂部表面以及第二接墊321的底部表面可以各自是平坦的，並且因此第一再分佈層RDL1和第二接墊321可沿著大體上平坦介面僅電連接到彼此。根據另一實例，第二接墊321包含朝向第一再分佈層RDL1突出的一個或多個突出部，並且第一再分佈層RDL1包含容置一個或多個突出部的一個或多個凹槽。根據另一實例，一個或多個凸塊形成在第二接墊321上，以便在形成第一再分佈層RDL1時插入於第二接墊321與第一再分佈層RDL1之間。
根據一實例，第一再分佈層RDL1可具有平坦頂部表面且第二面板通孔 TPV2可具有平坦底部表面，並且第一再分佈層RDL1沿著這些平坦表面（即沿著大體上平坦介面）電連接到第二面板通孔 TPV2。根據另一實例，第二面板通孔 TPV2包含朝向第一再分佈層RDL1突出的一個或多個突出部，並且第一再分佈層RDL1具有容置一個或多個突出部的一個或多個凹槽。根據另一實例，一個或多個凸塊可形成在第二面板通孔 TPV2的底部表面上，以便插入於第二面板通孔 TPV2與第一再分佈層RDL1之間。
圖8A到圖8D示出根據本發明概念的製造半導體封裝件的製程的另一實例。
參考圖8A到圖8D，第一堆疊結構ST_1和第二堆疊結構ST_2可彼此結合（操作S40）。舉例來說，第二堆疊結構ST_2可在第一方向X上堆疊在第一堆疊結構ST_1上。
根據一實例，第二堆疊結構ST_2可具有與第一堆疊結構ST_1的結構相似的結構，即可用與製造第一堆疊結構ST_1的製程相似的製程製造第二堆疊結構ST_2。舉例來說，第二堆疊結構ST_2可包含第三層L3、形成在第三層L3上的第二再分佈層RDL2以及堆疊在第二再分佈層RDL2上的第四層L4。第三層L3和第四層L4可分別包含第三半導體晶片330和第四半導體晶片340以及第三面板通孔 TPV3和第四面板通孔 TPV4。
在所示實例中，第四層L4堆疊在第二再分佈層RDL2上，使得第三半導體晶片330的第三表面F3以及第四半導體晶片340的第四表面F4跨第二再分佈層RDL2彼此面對。舉例來說，在第三層L3和第四層L4具有相同配置時，第三層L3和第四層L4可相對於第二再分佈層RDL2對稱。因此，第二再分佈層RDL2可電連接到第三半導體晶片330的第三接墊331和第四半導體晶片340的第四接墊341。
接下來，執行用於製作其中集成第一堆疊結構ST_1和第二堆疊結構ST_2的結構的層壓製程（操作S50）。舉例來說，層壓製程可包含將熱量和壓力施加到其中第二堆疊結構ST_2堆疊在第一堆疊結構ST_1上的結構，使得第二堆疊結構ST_2附接到第一堆疊結構ST_1。
此外，第一絕緣層IL1可形成在第二堆疊結構ST_2上。第一絕緣層IL1可以包含（例如）氧化物層、氮化物層、聚合物層或其組合。
接下來，焊料球SB可接合到第一堆疊結構ST_1（操作S60）。舉例來說，焊料球SB可接合到一個或多個第一面板通孔 TPV1中的每一個的底部（暴露的）表面。舉例來說，焊料球SB可在第一堆疊結構ST_1和第二堆疊結構ST_2與外部晶片或外部裝置之間提供電連接路徑。
圖9示出根據本發明概念的半導體封裝件400的實例。可不詳細地描述與上文參考圖5所示出和描述的那些元件一致的圖9的實例的元件。
參看圖9，半導體封裝件400包含焊料球SB1和焊料球SB2、第五面板PNL5、在第一方向X上堆疊在第五面板PNL5上的第三再分佈層RDL3、通過第五接墊451電連接到第三再分佈層RDL3的第五半導體晶片450以及覆蓋第五半導體晶片450的模製層MD。此外，半導體封裝件400可更包含第五面板通孔 TPV5和第六面板通孔 TPV6，所述第五面板通孔 TPV5通過延伸穿過模製層MD來電連接到焊料球SB1和第三再分佈層RDL3，並且所述第六面板通孔 TPV6通過延伸穿過第五面板PNL5來電連接到第三再分佈層RDL3和焊料球SB2。
模製層MD可包封第五半導體晶片450，且從而將晶片450模製到第五面板PNL5。第五面板通孔TPV5的至少一部分可通過模製層MD暴露。模製層MD可包含例如樹脂基層的聚合物層。模製層MD可包含（例如）環氧模塑膠（epoxy molding compound；EMC）。
第五半導體晶片450可以是記憶體晶片或邏輯晶片。舉例來說，在第一半導體晶片410到第四半導體晶片440是記憶體晶片時，第五半導體晶片450可包含用於控制第一半導體晶片410到第四半導體晶片440的記憶體控制器。半導體封裝件400可形成例如系統級晶片（system-on-chip；SoC）或系統級封裝（system-in-package；SIP）。
半導體封裝件400可更包含第一絕緣層IL1、第二絕緣層IL2以及在第一絕緣層IL1與第二絕緣層IL2之間的額外層AD。根據一實例，額外層AD包含例如電容器或電感器的元件。或者，額外層AD與第一層L1到第四L4中的任一個相似，從而包含額外半導體晶片。
圖10示出包含根據本發明概念的半導體封裝件的電子系統1000。
電子系統1000包含控制器1010、輸入單元1020、輸出單元1030以及存儲裝置1040，並且可更包含通信器1050和/或雜項操作單元1060。
控制器1010可整體上控制電子系統1000和其組件。控制器1010可以是中央處理單元或中央控制器。輸入單元1020可將電命令訊號輸出到控制器1010。輸入單元1020可以是鍵盤、小鍵盤、滑鼠、觸控板、類似掃描器的圖像讀取器或各種輸入感測器。輸出單元1030可接收來自控制器1010的電命令訊號並且輸出由電子系統1000處理的結果。輸出單元1030可包含監視器、印刷機、波束輻射器或各種機械裝置。
存儲裝置1040可以是用於暫時或永久存儲由控制器1010處理或待由控制器1010處理的電訊號的組件。存儲裝置1040可物理地且電性地與控制器1010連接或結合。通信器1050可接收來自控制器1010的電命令訊號並且與另一電子系統交換電訊號。雜項操作單元1060可回應於來自控制器1010的指令執行物理或機械操作。
控制器1010、輸入單元1020、輸出單元1030、存儲裝置1040、通信器1050以及雜項操作單元1060中的至少一個包含圖1A到圖9中示出和描述的實例中的任一個的半導體封裝件。因此，可使電子系統1000的體積最小化。
儘管已參考本發明概念的各種實例而具體地示出並描述了本發明概念，然而應理解，在不脫離本發明概念的精神和隨附申請專利範圍的範圍的情況下，可對這些實例進行形式和細節的各種改變。
100、200、300、400‧‧‧半導體封裝件
110、310、410‧‧‧第一半導體晶片
111、311‧‧‧第一接墊
120、320、420‧‧‧第二半導體晶片
121、221、221_a、221_b、221_c、221_d、321‧‧‧第二接墊
210‧‧‧第一半導體晶片/晶片
220‧‧‧第二半導體晶片/晶片
330、430‧‧‧第三半導體晶片
331‧‧‧第三接墊
340、440‧‧‧第四半導體晶片
341‧‧‧第四接墊
450‧‧‧第五半導體晶片/晶片
451‧‧‧第五接墊
1000‧‧‧電子系統
1010‧‧‧控制器
1020‧‧‧輸入單元
1030‧‧‧輸出單元
1040‧‧‧存儲裝置
1050‧‧‧通信器
1060‧‧‧雜項操作單元
A、B‧‧‧區域
AC1、AC1_a‧‧‧第一容納部分
AC2、AC2_a‧‧‧第二容納部分
AC3、AC3_a‧‧‧第三容納部分
AC4、AC4_a‧‧‧第四容納部分
AD‧‧‧額外層
BP_P、BP_V‧‧‧凸塊
F1‧‧‧第一表面
F2‧‧‧第二表面
F3‧‧‧第三表面
F4‧‧‧第四表面
GR_b、GR_c、GR_d、GV_b、GV_c、GV_d‧‧‧凹槽
IL1‧‧‧第一絕緣層
IL2‧‧‧第二絕緣層
L1、L1a‧‧‧第一層
L2、L2a‧‧‧第二層
L3、L3a‧‧‧第三層
L4、L4a‧‧‧第四層
MD‧‧‧模製層
PNL1、PNL1a‧‧‧第一面板
PNL2、PNL2a‧‧‧第二面板
PNL3、PNL3a‧‧‧第三面板
PNL4、PNL4a‧‧‧第四面板
PNL5‧‧‧第五面板
RDL1、RDL1a‧‧‧第一再分佈層
RDL2‧‧‧第二再分佈層
RDL3‧‧‧第三再分佈層
S10、S20、S30、S40、S50、S60‧‧‧操作
SB、SB1、SB2‧‧‧焊料球
ST_1、ST_1a‧‧‧第一堆疊結構
ST_2、ST_2a‧‧‧第二堆疊結構
TPV1‧‧‧第一面板通孔/面板通孔
TPV2‧‧‧第二面板通孔/面板通孔
TPV3‧‧‧第三面板通孔
TPV4‧‧‧第四面板通孔
TPV5‧‧‧第五面板通孔
TPV6‧‧‧第六面板通孔
TSV1‧‧‧第一矽通孔
TSV2‧‧‧第二矽通孔
WDP_b、WDP_c、WDP_d、WDV_b、WDV_c、WDV_d‧‧‧突出部
X‧‧‧第一方向
Y‧‧‧第二方向
Z‧‧‧第三方向
將從以下結合圖式進行的本發明概念的實例的詳細描述中更清楚地理解本發明概念，在圖式中： 圖1A是根據本發明概念的半導體封裝件的實例的截面圖。 圖1B是圖1A的裝置的區域A的截面的放大圖。 圖2A、圖2B、圖2C以及圖2D是根據本發明概念的各自與圖1的裝置的區域A的截面對應的半導體封裝件的截面的其它實例的放大圖。 圖3A是根據本發明概念的半導體封裝件的實例的截面圖。 圖3B是圖3A的裝置的區域B的截面的放大圖。 圖4A、圖4B、圖4C以及圖4D是根據本發明概念的各自與圖3B的裝置的區域B的截面對應的半導體封裝件的截面的其它實例的放大圖。 圖5是根據本發明概念的半導體封裝件的實例的截面圖。 圖6是根據本發明概念的半導體封裝件的實例的截面圖。 圖7A到圖7D示出根據本發明概念的製造半導體封裝件的製程的實例，其中圖7A是所述製程的流程圖，且圖7B和圖7C各自是在製造封裝件的過程期間封裝件的組件的截面圖，並且圖7D是完成的封裝件的截面圖。 圖8A到圖8D示出根據本發明概念的製造半導體封裝件的製程的實例，其中圖8A是所述製程的流程圖，且圖8B和圖8C各自是在製造封裝件的過程期間封裝件的截面圖，並且圖8D是完成的封裝件的截面圖。 圖9是根據本發明概念的半導體封裝件的實例的截面圖。 圖10是包含根據本發明概念的半導體封裝件的電子系統的示意性框圖。

Claims (20)

  1. 一種半導體封裝件，包括： 第一層，包括所述半導體封裝件的第一面板以及一個或多個第一半導體晶片，所述一個或多個第一半導體晶片中的每一個具有暴露在所述一個或多個第一半導體晶片的第一表面處的一個或多個第一接墊； 第二層，安置在所述第一層上方，所述第二層包括所述半導體封裝件的第二面板以及一個或多個第二半導體晶片，所述一個或多個第二半導體晶片中的每一個具有暴露在所述一個或多個第二半導體晶片的第二表面處的一個或多個第二接墊；以及 第一再分佈層，插入於所述第一層與所述第二層之間以及電連接到所述一個或多個第一接墊， 其中所述第一層更包括一個或多個第一面板通孔，所述一個或多個第一面板通孔在與所述第一面板的厚度方向對應的垂直方向上延伸穿過所述第一面板，以及電連接到所述第一再分佈層。
  2. 如申請專利範圍第1項所述的半導體封裝件，其中所述第一面板具有容納所述一個或多個第一半導體晶片的一個或多個空腔，以及 所述第二面板具有容納所述一個或多個第二半導體晶片的一個或多個空腔。
  3. 如申請專利範圍第1項所述的半導體封裝件，其中所述一個或多個第一半導體晶片以及所述一個或多個第二半導體晶片安置為使得所述第一表面以及所述第二表面跨所述第一再分佈層彼此面對，以及 所述一個或多個第二接墊電連接到所述第一再分佈層。
  4. 如申請專利範圍第3項所述的半導體封裝件，更包括插入於所述一個或多個第二接墊與所述第一再分佈層之間的一個或多個凸塊，以及 其中所述一個或多個第二接墊以及所述第一再分佈層通過所述一個或多個凸塊彼此電連接。
  5. 如申請專利範圍第3項所述的半導體封裝件，其中所述一個或多個第二接墊具有朝向所述第一再分佈層突出的一個或多個突出部，以及 所述第一再分佈層具有容置所述一個或多個突出部的一個或多個凹槽。
  6. 如申請專利範圍第3項所述的半導體封裝件，其中所述第一再分佈層的頂部表面大體上平坦，所述一個或多個第二接墊中的每一個的底部表面大體上平坦，以及所述第一再分佈層的所述頂部表面與所述一個或多個第二接墊中的每一個的所述底部表面形成大體上平坦的介面，所述第一再分佈層沿著所述介面電連接到所述一個或多個第二接墊。
  7. 如申請專利範圍第1項所述的半導體封裝件，其中所述第一層包括一個或多個矽通孔，所述一個或多個矽通孔在所述垂直方向上從所述一個或多個第一接墊延伸穿過所述一個或多個第一半導體晶片的其餘部分。
  8. 如申請專利範圍第7項所述的半導體封裝件，其中所述一個或多個第一半導體晶片在所述垂直方向上的高度等於所述第一層在所述垂直方向上的高度。
  9. 如申請專利範圍第1項所述的半導體封裝件，其中所述第二層包括一個或多個第二面板通孔，所述一個或多個第二面板通孔在所述垂直方向上延伸穿過所述第二面板以及電連接到所述第一再分佈層。
  10. 如申請專利範圍第9項所述的半導體封裝件，更包括堆疊在所述第二層上的第二再分佈層，其中所述一個或多個第二接墊以及所述一個或多個第二面板通孔電連接到所述第二再分佈層。
  11. 如申請專利範圍第9項所述的半導體封裝件，更包括插入於所述一個或多個第二面板通孔與所述第一再分佈層之間的一個或多個凸塊，以及 其中所述一個或多個第二面板通孔以及所述第一再分佈層通過所述一個或多個凸塊彼此電連接。
  12. 如申請專利範圍第9項所述的半導體封裝件，其中所述一個或多個第二面板通孔具有朝向所述第一再分佈層突出的一個或多個突出部，以及 所述第一再分佈層具有容置所述一個或多個突出部的一個或多個凹槽。
  13. 如申請專利範圍第9項所述的半導體封裝件，其中所述第一再分佈層的頂部表面大體上平坦，所述一個或多個第二面板通孔中的每一個的底部表面大體上平坦，以及所述第一再分佈層的所述頂部表面與所述一個或多個第二面板通孔中的每一個的所述底部表面形成大體上平坦的介面，所述第一再分佈層沿著所述介面電連接到所述一個或多個第二面板通孔。
  14. 一種半導體封裝件，包括： 第一層，包括第一半導體晶片、具有容納所述第一半導體晶片的第一容納部分的第一面板以及在與所述第一面板的厚度方向對應的垂直方向上延伸穿過所述第一面板的一個或多個第一面板通孔，所述第一半導體晶片具有暴露在所述第一半導體晶片的第一表面處的一個或多個第一接墊； 第一再分佈層，在所述垂直方向上安置在所述第一層上以及電連接到所述一個或多個第一接墊以及所述一個或多個第一面板通孔；以及 第二層，在所述垂直方向上堆疊在所述第一再分佈層上，以及所述第二層包含第二半導體晶片以及包含容納所述第二半導體晶片的第二容納部分的第二面板，所述第二半導體晶片具有暴露在所述第二半導體晶片的第二表面處的一個或多個第二接墊。
  15. 如申請專利範圍第14項所述的半導體封裝件，其中所述第一容納部分以及所述第二容納部分相對於所述第一再分佈層對稱地安置，以及 所述一個或多個第二接墊電連接到所述第一再分佈層。
  16. 如申請專利範圍第15項所述的半導體封裝件，其中所述第一層包括一個或多個第一矽通孔，所述一個或多個第一矽通孔在所述垂直方向上從所述一個或多個第一接墊延伸穿過所述第一半導體晶片的主體，以及 所述第二層包括一個或多個第二矽通孔，所述一個或多個第二矽通孔在所述垂直方向上從所述一個或多個第二接墊延伸以及穿過所述第二半導體晶片的主體。
  17. 如申請專利範圍第16項所述的半導體封裝件，其中在所述垂直方向上所述第一容納部分的高度等於所述第一面板的厚度。
  18. 如申請專利範圍第14項所述的半導體封裝件，其中所述第二層包括在所述垂直方向上延伸穿過所述第二面板的一個或多個第二面板通孔， 所述半導體封裝件更包括第二再分佈層，安置在所述第二層上以及電連接到所述一個或多個第二面板通孔。
  19. 一種半導體封裝件，包括： 第一面板，具有相對側面以及其中的一個或多個第一晶片容納部分，所述一個或多個第一晶片容納部分中的每一個在所述第一面板的所述相對側面中的一個處打開； 相應第一半導體晶片，容置在所述一個或多個第一晶片容納部分中的每一個中，所述第一半導體晶片具有暴露在所述第一面板的所述相對側面中的所述一個處的表面； 再分佈層，包括沿著所述第一面板的所述相對側面中的所述一個以及在所述第一半導體晶片的所述表面上延伸的第一佈線圖案，所述再分佈層的所述第一佈線圖案在所述第一半導體晶片的所述表面處電連接到所述第一半導體晶片； 第一面板通孔，從所述第一面板的所述相對側面中的所述一個垂直延伸穿過所述第一面板到所述第一面板的所述相對側面中的另一個，所述再分佈層的所述第一佈線圖案在所述第一面板通孔上延伸以及電連接到所述第一面板通孔； 第二面板，直接安置在所述再分佈層上以及具有其中的一個或多個第二晶片容納部分，所述第二面板的所述一個或多個第二晶片容納部分中的每一個在所述第二面板的所述相對側面中的一個處打開；以及 相應第二半導體晶片，容置在所述第二面板的所述一個或多個第二晶片容納部分中的每一個中，所述第二半導體晶片具有暴露在所述第二面板的所述相對側面中的所述一個處的表面； 其中所述第二半導體晶片電連接到所述再分佈層的所述第一佈線圖案。
  20. 如申請專利範圍第19項所述的半導體封裝件，其中所述再分佈層是第一再分佈層，所述第二面板的所述相對側面中的所述一個背向所述第一再分佈層，以及所述第二半導體晶片的厚度小於所述第二面板的厚度，以及所述半導體封裝件更包括： 第二再分佈層，包括沿著所述第二面板的所述相對側面中的所述一個以及在暴露在所述第二面板的所述相對側面中的所述一個處的所述第二半導體晶片的所述表面上延伸的第二佈線圖案，所述第二再分佈層的所述第二佈線圖案在所述第二半導體晶片的所述表面處電連接到所述第二半導體晶片；以及 第二面板通孔，垂直地延伸穿過在所述第一再分佈層與所述第二再分佈層之間的所述第二面板以及電連接到所述第一再分佈層以及所述第二再分佈層的所述第一佈線圖案以及所述第二佈線圖案。
TW107121436A 2017-06-23 2018-06-22 半導體封裝件及其製造方法 TWI770200B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2017-0079955 2017-06-23
KR10-2017-0079955 2017-06-23
KR20170079955 2017-06-23
KR10-2018-0008955 2018-01-24
??10-2018-0008955 2018-01-24
KR1020180008955A KR102434988B1 (ko) 2017-06-23 2018-01-24 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201906129A true TW201906129A (zh) 2019-02-01
TWI770200B TWI770200B (zh) 2022-07-11

Family

ID=65021879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121436A TWI770200B (zh) 2017-06-23 2018-06-22 半導體封裝件及其製造方法

Country Status (4)

Country Link
JP (1) JP7011981B2 (zh)
KR (1) KR102434988B1 (zh)
SG (1) SG10201805091VA (zh)
TW (1) TWI770200B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811071B1 (en) 2019-05-17 2020-10-20 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
US11474739B2 (en) 2019-05-17 2022-10-18 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
TWI791698B (zh) * 2018-08-31 2023-02-11 南韓商愛思開海力士有限公司 包括橋式晶粒的堆疊封裝

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
JP7186384B2 (ja) 2019-01-23 2022-12-09 パナソニックＩｐマネジメント株式会社 コロイド結晶構造体、並びにそれを用いた発光装置及び照明システム
US11410973B2 (en) 2019-10-17 2022-08-09 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods and systems
CN112687615A (zh) 2019-10-17 2021-04-20 美光科技公司 微电子装置组合件、封装体和相关方法
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524545B2 (ja) 2002-01-23 2004-05-10 松下電器産業株式会社 回路部品内蔵モジュールの製造方法
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004140037A (ja) 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2005347513A (ja) 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100721353B1 (ko) 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
JP4899603B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
JP5249173B2 (ja) 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
FR2985367A1 (fr) 2011-12-29 2013-07-05 3D Plus Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
JPWO2013168354A1 (ja) 2012-05-10 2016-01-07 パナソニックＩｐマネジメント株式会社 電源電圧の安定化構造を持つ三次元集積回路、及びその製造方法
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9905551B2 (en) * 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791698B (zh) * 2018-08-31 2023-02-11 南韓商愛思開海力士有限公司 包括橋式晶粒的堆疊封裝
US10811071B1 (en) 2019-05-17 2020-10-20 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
TWI715097B (zh) * 2019-05-17 2021-01-01 大陸商長江存儲科技有限責任公司 具有靜態隨機存取記憶體的三維記憶體元件
US11200935B2 (en) 2019-05-17 2021-12-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
US11474739B2 (en) 2019-05-17 2022-10-18 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
US11735243B2 (en) 2019-05-17 2023-08-22 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory

Also Published As

Publication number Publication date
JP7011981B2 (ja) 2022-01-27
SG10201805091VA (en) 2019-01-30
KR20190000775A (ko) 2019-01-03
KR102434988B1 (ko) 2022-08-23
TWI770200B (zh) 2022-07-11
JP2019009444A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
TWI770200B (zh) 半導體封裝件及其製造方法
US10763242B2 (en) Semiconductor package and method of manufacturing the same
TWI556324B (zh) 堆疊式半導體封裝、包含該堆疊式半導體封裝的半導體裝置以及該堆疊式半導體封裝的製造方法
US9653397B2 (en) Semiconductor package and method of manufacturing the same
JP5467458B2 (ja) 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法
KR102579876B1 (ko) 반도체 패키지
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
CN100438024C (zh) 半导体封装及层叠型半导体封装
KR101803601B1 (ko) 웨이퍼 레벨 패키지 구조 및 그 형성 방법
JP4580671B2 (ja) 半導体装置
KR20170137140A (ko) 박형 저 뒤틀림 팬아웃 패키지 내의 양면 실장 메모리 집적
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
TWI752238B (zh) 疊層封裝結構
KR102455427B1 (ko) 반도체 패키지 및 이의 제조 방법
TW202125754A (zh) 半導體封裝
US11804444B2 (en) Semiconductor package including heat dissipation structure
US20110198749A1 (en) Semiconductor chip package and method of manufacturing the same
JP2022136980A (ja) 再配線基板を含む半導体パッケージ
KR20220150491A (ko) 반도체 패키지 및 그 제조방법
CN111710672A (zh) 一种半导体封装件及其制备方法
KR101124110B1 (ko) 반도체 칩 패키지 및 그의 제조방법
CN112447529A (zh) 制造半导体封装件的方法
JP4801133B2 (ja) 半導体装置
WO2023032323A1 (ja) 半導体装置及び半導体装置の製造方法
Ishihara et al. A dual face package using a post with wire component: Novel structure for PoP, wafer level CSP and compact image sensor packages