TWI715097B - 具有靜態隨機存取記憶體的三維記憶體元件 - Google Patents

具有靜態隨機存取記憶體的三維記憶體元件 Download PDF

Info

Publication number
TWI715097B
TWI715097B TW108123336A TW108123336A TWI715097B TW I715097 B TWI715097 B TW I715097B TW 108123336 A TW108123336 A TW 108123336A TW 108123336 A TW108123336 A TW 108123336A TW I715097 B TWI715097 B TW I715097B
Authority
TW
Taiwan
Prior art keywords
memory
array
bonding
layer
sram
Prior art date
Application number
TW108123336A
Other languages
English (en)
Other versions
TW202044554A (zh
Inventor
李躍平
侯春源
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202044554A publication Critical patent/TW202044554A/zh
Application granted granted Critical
Publication of TWI715097B publication Critical patent/TWI715097B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

具有三維(3D)記憶體元件的3D記憶體元件的實施例包括具有週邊電路、SRAM單元的陣列、以及具有多個第一鍵合觸點的第一鍵合層的第一半導體結構。3D記憶體元件還包括具有3D NAND記憶體串的陣列、以及包括多個第二鍵合觸點的第二鍵合層的第二半導體結構、以及第一鍵合層和第二鍵合層之間的鍵合介面，其中第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。

Description

具有靜態隨機存取記憶體的三維記憶體元件
本發明的實施例涉及三維(3D)記憶體元件及其製造方法。
透過改善製程製程技術、電路設計、編程演算法和製造製程，平面記憶單元被縮放到更小尺寸。不過，隨著記憶單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高昂。結果，平面記憶單元的記憶密度接近上限。
3D記憶體架構能夠解決平面記憶單元中的密度限制。3D記憶體架構包括記憶體陣列和用於控制至記憶體陣列的訊號和控制來自記憶體陣列的訊號的週邊設備。
本文公開了具有靜態隨機存取記憶體(SRAM)的3D記憶體元件及其製造方法的實施例。
在一個示例中，一種3D記憶體元件包括：具有週邊電路、SRAM單元的陣列、以及具有多個第一鍵合觸點的第一鍵合層的第一半導體結構。3D記憶體元件還包括：具有3D NAND記憶體串的陣列、以及包括多個第二鍵合觸點的第二鍵合層的第二半導體結構；以及第一鍵合層和第二鍵合層之間的鍵合介面，其中第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。
在另一個示例中，一種用於形成3D記憶體元件的方法包括：形成具有週邊電路、SRAM單元的陣列和具有多個第一鍵合觸點的第一鍵合層的第一半導體結構；形成具有3D NAND記憶體串的陣列和包括多個第二鍵合觸點的第二鍵合層的第二半導體結構；以及以面對面方式鍵合第一半導體結構和第二半導體結構，使得第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。
在又一個示例中，提供了一種用於操作3D記憶體元件的方法，該3D記憶體元件具有處於同一晶片中的輸入/輸出電路、SRAM單元的陣列和3D NAND記憶體串的陣列。該方法可以包括：透過輸入/輸出電路向SRAM單元的陣列傳輸資料，在SRAM單元的陣列中儲存資料，以及將資料從SRAM單元的陣列編程到3D NAND記憶體串的陣列中。
100、101、300、400、800:3D記憶體元件
102、302、402:第一半導體結構
104、304、404:第二半導體結構
106、306、406、702:鍵合介面
1200、1000、1100:方法
1202、1204、1206、1208、1210、1212、1214、1216、1218、1220、1002、1004、1006、1008、1102、1104、1106、1108:步驟
200:半導體結構
202:字元線驅動器
204、806:頁緩衝器
206、804:SRAM
308、408、502、602:基底
310、438、510:裝置層
312、442:週邊電路
314、444:SRAM單元
316、446、504:週邊電晶體
318、448、506:SRAM電晶體
319、449、507:位元線
320、450:電極觸點
321、451、509:共同極板
322、332、350、426、436、452、512、 620、706:互連層
324、328、428、432、514、622:鍵合層
326、330、430、434、516、624:鍵合觸點
333、410、604:記憶體疊層
334、412、606:導體層
336、414、608:介電質層
338、416、610:3D NAND記憶體串
340、418、614:記憶體膜
342、420:半導體溝道
344、346、422、424、612、618:插塞
348、440、616、704:半導體層
352、454:接觸焊墊
354、456、710:觸點
708:焊墊觸點
802:輸入/輸出電路
808:3D NAND記憶體
810:主機
812:資料傳輸
850、920、930:系統
904-1~904-K:快取記憶體單元
908-1~908-M:平面
914-1~914-L:資料緩衝器單元
x、y:方向
被併入本文並形成說明書的一部分的圖式例示了本發明的實施例並與說明書一起進一步用以解釋本公開的原理，並使相關領域的技術人員能夠做出和使用本公開。
圖1A示出了根據一些實施例的具有SRAM的示例性3D記憶體元件的截面的示意圖。
圖1B示出了根據一些實施例的具有SRAM的另一示例性3D記憶體元件的截面的示意圖。
圖2示出了根據一些實施例的具有週邊電路和SRAM的示例性半導體結構的示意性平面圖。
圖3示出了根據一些實施例的具有SRAM的示例性3D記憶體元件的截面。
圖4示出了根據一些實施例的具有SRAM的另一示例性3D記憶體元件的截面。
圖5A-5C示出了根據一些實施例的用於形成具有週邊電路和SRAM的示例性半導體結構的製造過程。
圖6A和圖6B示出了根據一些實施例的用於形成具有3D NAND記憶體串的示例性半導體結構的製造過程。
圖7A和圖7B示出了根據一些實施例的用於形成具有SRAM的示例性3D記憶體元件的製造過程。
圖8示出了根據一些實施例的具有SRAM的3D記憶體元件的示例性系統的功能方塊圖。
圖9A示出了根據一些實施例的具有使用SRAM作為裸晶上快取記憶體的3D記憶體元件的示例性系統的功能方塊圖。
圖9B示出了根據一些實施例的具有使用SRAM作為裸晶上資料緩衝器的3D記憶體元件的示例性系統的功能方塊圖。
圖10是根據一些實施例的用於操作具有SRAM的3D記憶體元件的示例性方法的流程圖。
圖11是根據一些實施例的用於操作具有SRAM的3D記憶體元件的另一示例性方法的流程圖。
圖12是根據一些實施例的用於形成具有SRAM的3D記憶體元件的示例性方法的流程圖。
將參考圖式描述本公開的實施例。
儘管對具體配置和佈置進行了討論，但應當理解，這只是出於例示性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和佈置 而不脫離本公開的精神和範圍。對相關領域的技術人員顯而易見的是，本公開還可以用於多種其它應用中。
要指出的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所述的實施例可以包括特定特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這種短語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例(無論是否明確描述)實現這種特徵、結構或特性應在相關領域技術人員的知識範圍內。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語“一個或多個”可以用於描述單數意義的任何特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如“一”或“所述”的術語同樣可以被理解為傳達單數使用或傳達複數使用。此外，可以將術語“基於”理解為未必旨在傳達排他性的一組因素，並且相反地可以允許存在未必明確描述的附加因素，其同樣至少部分地取決於上下文。
應當容易理解，本公開中的“在…上”、“在…上方”和“在…之上”的含義應當以最廣泛的方式被解讀，以使得“在…上”不僅表示“直接在”某物“上”而且還包括在某物“上”且其間有居間特徵或層的含義，並且“在…上方”或“在…之上”不僅表示“在”某物“上方”或“之上”，而且還可以包括其“在”某物“上方”或“之上”且其間沒有中間特徵或層(即，直接在某物上)的含義。
此外，諸如“在…下”、“在…下方”、“下部”、“在…上方”、“上部”等空間相對術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的如圖中所示的關係。空間相對術語旨在涵蓋除了在圖式中所描繪的方向之外的在設備使用或操作中的不同方向。設備可以以另外的方式被定向(旋轉90度或在其它方向)，並且本文中使用的空間相對描述詞可以類似地被對應解釋。
如本文中使用的，術語“基底”是指向其上增加後續材料層的材料。基底自身可以被圖案化。增加在基底頂部的材料可以被圖案化或者可以保持不被圖案化。此外，基底可以包括廣泛範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面之間。層可以水平、垂直和/或沿傾斜表面延伸。基底可以是層，在其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成互連線和/或過孔觸點)和一個或多個介電質層。
如本文使用的，術語“標稱/標稱地”是指在產品或製程的設計階段 期間設置的用於部件或製程操作的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可能是由於製造製程或容限中的輕微變化導致的。如本文使用的，術語“大約”表示可以基於與主題半導體裝置相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%(例如，值的±10%、±20%或±30%)內變化。
如本文使用的，術語“3D記憶體元件”是指一種半導體裝置，其在橫向方向的基底上具有垂直方向的記憶單元電晶體串(在本文中被稱為“記憶體串”，例如NAND記憶體串)，以使得所述記憶體串相對於基底在垂直方向上延伸。如本文使用的，術語“垂直/垂直地”表示標稱地垂直於基底的橫向表面。
在常規3D記憶體元件中，形成於同一平面上的記憶體陣列裝置外部的週邊電路可能會佔用裝置晶片的很大面積，從而導致差的陣列效率、大的裸晶尺寸和高成本。而且，與處理記憶體陣列裝置相關聯的熱預算限制了週邊電路的性能需求，使得難以實現3D記憶體元件的高輸入/輸出(I/O)速度。此外，在記憶體技術中，基於對程序資料進行快取和/或緩衝的操作常常需要附加的記憶體空間。常規3D記憶體架構難以實施需要附加記憶體空間的某些操作。
例如，在記憶體元件的固態驅動器中通常使用快取程序操作來改善順序編程的性能(例如，速度)。在快取程序操作中，程序資料被依序寫入記憶單元中，同時快取/緩衝到快取記憶體中以允許更快地編程。由於諸如容量和成本的考慮，常常不在諸如嵌入式多媒體卡(eMMC)或通用快閃記憶體儲存器(UFS)的記憶體封裝中形成快取記憶體空間。在這樣的記憶體封裝中常常不啟 用快取程序操作。結果，可能限制了這些記憶體封裝中的高速順序編程。在另一個示例中，記憶體元件可以使用相當大量的資源(例如，資料緩衝器和資料匯流排)來緩衝和傳送程序資料。這樣可能會減慢其它操作(例如，緩衝和/或傳送用於其它操作的資料)。記憶體元件的總體性能可能受到限制。
根據本公開的各種實施例提供了一種具有I/O速度、輸送量和記憶密度得到改進的片上靜態隨機存取記憶體(SRAM)的3D記憶體元件。裸晶上SRAM單元與3D記憶體元件的週邊電路形成於同一晶片上。SRAM單元可以位於週邊電路未被佔用的區域(例如，與週邊電路相鄰的空閒空間)中，從而不需要形成額外的空間。裸晶上SRAM能夠在3D記憶體元件的記憶單元上實現高速讀取和寫入操作。在實施例中，裸晶上SRAM被用作用於快取程序操作的快取記憶體。在另一個實施例中，裸晶上SRAM被用作資料緩衝器，其用於記憶單元的粗略編程和精細編程、釋放系統的主緩衝器中的緩衝空間。裸晶上SRAM於是在3D記憶體元件中實現了高速順序編程，並且允許在主緩衝器中釋放更多空間以用於其它操作。
圖1A示出了根據一些實施例的具有SRAM的示例性3D記憶體元件100的截面的示意圖。3D記憶體元件100代表非單片式3D記憶體元件的示例。術語“非單片式”表示3D記憶體元件100的部件(例如，週邊電路/SRAM和3D NAND記憶體)可以獨立形成於不同基底上並隨後被接合以形成3D記憶體元件。3D記憶體元件100可以包括第一半導體結構102，第一半導體結構102包括週邊電路和SRAM單元的陣列。週邊電路和SRAM單元陣列都可以利用高級邏輯製程(例如，90nm、80nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm、3nm等的技術節點)來實施，以實現 高速度。在一些實施例中，第一半導體結構102中的週邊電路和SRAM單元陣列使用互補金屬氧化物半導體(CMOS)技術。
在一些實施例中，週邊電路包括任何適當的數位、類比和/或混合訊號週邊電路，其用於方便3D記憶體元件100的操作。例如，週邊電路可以包括頁緩衝器、解碼器(例如，行解碼器和列解碼器)、感測放大器、驅動器、電荷泵、電流或電壓基準、或電路的任何主動或被動部件(例如，電晶體、二極體、電阻器或電容器)中的一個或多個。SRAM被集成於邏輯電路(例如，週邊電路)的同一裸晶上，以允許更寬的匯流排和更高的操作速度。SRAM的記憶體控制器可以作為週邊電路的部分被嵌入。在一些實施例中，每個SRAM單元包括用於將資料位元作為正或負電荷排成一串的多個電晶體、以及控制對資料位元的存取的一個或多個電晶體。在一個示例中，每個SRAM單元具有六個電晶體(例如，金屬氧化物半導體場效應電晶體(MOSFET))，例如，四個電晶體用於記憶資料位元，並且兩個電晶體用於控制對資料的存取。
3D記憶體元件100還可以包括第二半導體結構104，第二半導體結構104包括3D NAND記憶體串的陣列。亦即，第二半導體結構104可以是NAND快閃記憶體元件，其中以NAND記憶體串的陣列的形式提供記憶單元。在一些實施例中，取決於NAND技術(例如，記憶體疊層中的層級/臺階的數量)，3D NAND記憶體串典型由32到256個NAND記憶單元組成。3D NAND記憶體串可以被組織成頁，然後頁可以被組織成塊，其中每個3D NAND記憶體串被連接到稱為位元線(BL)的獨立的線。可以透過控制閘極由字元線(WL)連接在3D NAND記憶體串中具有相同位置的所有單元。在一些實施例中，平面包含透過同一位元線連接的特定數量的塊。第二半導體結構104可以包括一個或多個平面，並且執 行所有讀取/寫入/擦除操作所需的週邊電路可以被包括在第一半導體結構102中。
如圖1A所示，3D記憶體元件100還包括垂直處於第一半導體結構102和第二半導體結構104之間的鍵合介面106。如下文詳細所述，可以獨立地(並且在一些實施例中並行地)製造第一半導體結構102和第二半導體結構104，使得製造第一和第二半導體結構102和104之一的熱預算不會限制製造第一和第二半導體結構102和104中的另一者的製程。此外，可以透過鍵合介面106形成大量互連(例如，經由混合鍵合的鍵合觸點)以在第一半導體結構102和第二半導體結構104之間形成直接的短電連接，與電路板上的長距離晶片到晶片資料匯流排相反，由此消除晶片介面延遲並以減小的功耗實現高速I/O輸送量。可以透過跨越鍵合介面106的互連(例如，經由混合鍵合的鍵合觸點)執行第二半導體結構104中的3D NAND記憶體串的陣列和第一半導體結構102中的SRAM單元的陣列之間的資料傳輸。此外，透過垂直集成第一和第二半導體結構102和104，可以減小晶片尺寸，並可以增大記憶單元的密度。
要理解的是，堆疊的第一半導體結構102和第二半導體結構104的相對位置不受限制。圖1B示出了根據一些實施例的具有SRAM的另一示例性3D記憶體元件101的截面的示意圖。在圖1A中的3D記憶體元件100中，包括3D NAND記憶體串的陣列的第二半導體結構104在包括週邊電路和SRAM單元的陣列的第一半導體結構102上方，與其不同的是，在圖1B的3D記憶體元件100中，包括週邊電路和SRAM單元的陣列的第一半導體結構102在包括3D NAND記憶體串的陣列的第二半導體結構104上方。然而，鍵合介面106垂直形成在3D記憶體元件101中的第一和第二半導體結構102和104之間，並且根據一些實施例，透過鍵合 (例如，混合鍵合)接合第一和第二半導體結構102和104。可以透過跨越鍵合介面106的互連(例如，經由混合鍵合的鍵合觸點)執行第二半導體結構104中的3D NAND記憶體串的陣列和第一半導體結構102中的SRAM單元的陣列之間的資料傳輸。
圖2示出了根據一些實施例的具有週邊電路和SRAM的示例性半導體結構200的示意性平面圖。半導體結構200可以是第一半導體結構102的一個示例。半導體結構200可以包括用於控制和感測3D NAND記憶體的週邊電路，其包括字元線驅動器202、頁緩衝器204和任何其它適當電路。半導體結構200還可以包括SRAM 206，SRAM與週邊電路在同一裸晶上並且是使用與週邊電路相同的邏輯製程製造的。圖2示出了週邊電路(例如，字元線驅動器202、頁緩衝器204)和SRAM 206的示例性佈局，其中週邊電路(例如，字元線驅動器202、頁緩衝器204)和SRAM 206形成在同一平面上的不同區域中。例如，SRAM 206可以形成在週邊電路(例如，字元線驅動器202、頁緩衝器204)外部。要理解的是，半導體結構200的佈局不限於圖2中的示例性佈局。在一些實施例中，週邊電路(例如，字元線驅動器202和頁緩衝器204)和SRAM 206形成在同一平面的不交疊區域中。在一些實施例中，在平面上，SRAM 206形成在未用於形成週邊電路的空間中。在一些實施例中，週邊電路(例如，字元線驅動器202和頁緩衝器204)和SRAM 206(例如，SRAM單元的陣列)堆疊在彼此之上，即，在不同平面上。例如，SRAM 206(例如，SRAM單元的陣列)可以形成在週邊電路(例如，字元線驅動器202、頁緩衝器204)上方或下方以進一步減小晶片尺寸。
圖3示出了根據一些實施例的具有SRAM的示例性3D記憶體元件300的截面。作為上文結合圖1A所述的3D記憶體元件100的一個示例，3D記憶體元 件300是包括第一半導體結構302和堆疊於第一半導體結構302之上的第二半導體結構304的非單片式3D記憶體元件。第一半導體結構302和第二半導體結構304在其間的鍵合介面306處接合。如圖3所示，第一半導體結構302可以包括基底308，其可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)或任何其它適當材料。
3D記憶體元件300的第一半導體結構302可以包括基底308上方的裝置層310。要指出的是，在圖3中添加了x軸和y軸，以進一步例示3D記憶體元件300中的部件的空間關係。基底308包括在x方向(橫向方向或寬度方向)上橫向延伸的兩個橫向表面(例如，頂表面和底表面)。如本文所用，在半導體裝置(例如，3D記憶體元件300)的基底(例如，基底308)在y方向(垂直方向或厚度方向)上被定位在半導體裝置的最低平面中時，在y方向上相對於半導體裝置的基底確定半導體裝置的一個部件(例如，層或裝置)在另一個部件(例如，層或裝置)“上”、“上方”還是“下方”。在整個本公開中應用相同的標記法來描述空間關係。
在一些實施例中，裝置層310包括基底308上的週邊電路312和基底308上和週邊電路312外部的SRAM單元314的陣列。在一些實施例中，週邊電路312包括多個週邊電晶體316，週邊電晶體316形成用於方便3D記憶體元件300的操作的任何適當的數位、類比和/或混合訊號週邊電路，包括但不限於頁緩衝器、解碼器(例如，行解碼器和列解碼器)、感測放大器、驅動器、電荷泵、電流或電壓基準。週邊電晶體316可以形成於基底308“上”，其中週邊電晶體316的整體或部分形成於基底308中(例如，在基底308的頂表面下方)和/或直接形成於基底308上。也可以在基底308中形成隔離區(例如，淺溝槽隔離(STI))和摻 雜區(例如，週邊電晶體316的源極區和汲極區)。
在一些實施例中，每個SRAM單元314包括多個SRAM電晶體318(例如，MOSFET)。在一些實施例中，SRAM單元314是6T單元，其由用於記憶1位元資料的四個MOSFET和用於控制對資料的存取的兩個MOSFET組成。要理解的是，SRAM單元314可以具有任何適合的配置，例如超過或少於六個電晶體(例如，每位更多或更少的電晶體)。在一些實施例中，SRAM電晶體318形成於基底308“上”，其中SRAM電晶體318的整體或部分形成於基底308中(例如，在基底308的頂表面下方)和/或直接形成於基底308上。也可以在基底308中形成隔離區(例如，淺溝槽隔離(STI))和摻雜區(例如，SRAM電晶體318的源極區和汲極區)。如圖3所示，SRAM電晶體318和週邊電晶體316可以形成於相同平面上(例如基底308上)的不同區域中。亦即，可以在其中週邊電路312形成在基底308上的區域的外部形成SRAM電晶體318。在一些實施例中，由字元線控制兩個存取MOSFET(例如，控制對資料的存取的MOSFET)，並且四個記憶MOSFET(例如，記憶資料位元的MOSFET)被耦合到位元線並由兩個存取MOSFET控制。為了便於例示，圖3僅示出了有限數量的SRAM電晶體318以及SRAM電晶體318到位元線319的連接。電極觸點320可以連接到MOSFET的電極和共同極板321，例如，公共地。要理解的是，圖3中的配置(例如，SRAM電晶體318和SRAM電晶體318與位元線319之間的連接的佈局)並不反映實際佈局和SRAM電晶體與其它部件(例如，字元線、位元線和地)之間的電連接。
在一些實施例中，3D記憶體元件300的第一半導體結構302還包括裝置層310上方的互連層322，以向和從週邊電路312和SRAM單元314的陣列傳輸電訊號。互連層322可以包括多個互連(本文也稱為“觸點”)，其包括橫向互連 線和垂直互連存取(過孔)觸點。如本文所用，術語“互連”可以廣泛地包括任何適當類型的互連，例如中段制程(MEOL)互連和後段制程(BEOL)互連。互連層322還可以包括一個或多個層間介電質(ILD)層(也稱為“金屬間介電質(IMD)層”)，其中可以形成互連線和過孔觸點。亦即，互連層322可以包括多個ILD層中的互連線和過孔觸點。互連層322中的互連線和過孔觸點可以包括導電材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、矽化物或其任何組合。互連層322中的ILD層可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低介電常數(低k)介電質或其任何組合。
如圖3所示，3D記憶體元件300的第一半導體結構302還可以包括在鍵合介面306處且在互連層322和裝置層310(包括週邊電路312和SRAM單元314的陣列)上方的鍵合層324。鍵合層324可以包括多個鍵合觸點326以及電隔離鍵合觸點326的介電質。鍵合觸點326可以包括導電材料，其包括但不限於W、Co、Cu、Al、矽化物或其任何組合。可以利用介電質形成鍵合層324的剩餘區域，所述介電質包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。鍵合層324中的鍵合觸點326和周圍介電質可以用於混合鍵合。
類似地，如圖3所示，3D記憶體元件300的第二半導體結構304還可以包括在鍵合介面306處且在第一半導體結構302的鍵合層324上方的鍵合層328。鍵合層328可以包括多個鍵合觸點330以及將鍵合觸點330電隔離的介電質。鍵合觸點330可以包括導電材料，包括但不限於W、Co、Cu、Al、矽化物或其任何組合。可以利用介電質形成鍵合層328的剩餘區域，所述介電質包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。鍵合層328中的鍵合觸點330和周圍介電質可以用於混合鍵合。
如上所述，可以在鍵合介面306處以面對面方式將第二半導體結構304鍵合在第一半導體結構302的頂部上。在一些實施例中，作為混合鍵合(也稱為“金屬/介電質混合鍵合”)(其為直接鍵合技術(例如，在不使用諸如焊料或粘合劑的居間層的情況下在表面之間形成鍵合))的結果，鍵合介面306設置在鍵合層324和328之間，並且能夠同時獲得金屬-金屬鍵合和介電質-介電質鍵合。在一些實施例中，鍵合介面306是鍵合層324和328交匯並鍵合的地方。在實踐中，鍵合介面306可以是具有特定厚度的層，其包括第一半導體結構302的鍵合層324的頂表面和第二半導體結構304的鍵合層328的底表面。
在一些實施例中，3D記憶體元件300的第二半導體結構304還包括鍵合層328上方的互連層332以用於傳輸電訊號。互連層332可以包括多個互連，例如MEOL互連和BEOL互連。互連層332還可以包括一個或多個ILD層，可以在ILD層中形成互連線和過孔觸點。互連層332中的互連線和過孔觸點可以包括導電材料，包括但不限於W、Co、Cu、Al、矽化物或其任何組合。互連層332中的ILD層可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。
在一些實施例中，3D記憶體元件300的第二半導體結構304包括NAND快閃記憶體元件，其中在互連層332和鍵合層328上方以3D NAND記憶體串338的陣列的形式提供記憶單元。根據一些實施例，每個3D NAND記憶體串338垂直延伸通過均包括導體層334和介電質層336的多個對。本文中還將堆疊且交錯的導體層334和介電質層336稱為記憶體疊層333。根據一些實施例，記憶體疊層333中的交錯的導體層334和介電質層336在垂直方向上交替。換言之，除了記 憶體疊層333的頂部或底部的層之外，每個導體層334可以與兩側上的兩個介電質層336鄰接，並且每個介電質層336可以與兩側上的兩個導體層334鄰接。導體層334可以均具有相同的厚度或不同的厚度。類似地，介電質層336可以均具有相同的厚度或不同的厚度。導體層334可以包括導電材料，包括但不限於W、Co、Cu、Al、摻雜矽、矽化物或其任何組合。介電質層336可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
在一些實施例中，每個3D NAND記憶體串338是“電荷捕獲”型NAND記憶體串，其包括半導體溝道342和記憶體膜340。在一些實施例中，半導體溝道342包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，記憶體膜340是包括隧穿層、記憶層(也稱為“電荷捕獲/記憶層”)和阻擋層的複合介電質層。每個3D NAND記憶體串338可以具有圓柱形狀(例如，柱形)。根據一些實施例，記憶體膜340的半導體溝道342、穿隧層、記憶層和阻擋層沿從柱的中心向外表面的方向按照該次序佈置。隧穿層可以包括氧化矽、氧氮化矽或其任何組合。記憶層可以包括氮化矽、氧氮化矽、矽或其任何組合。阻擋層可以包括氧化矽、氮氧化矽、高介電常數(高k)介電質或其任何組合。在一個示例中，阻擋層可以包括氧化矽/氮氧化矽/氧化矽(ONO)的複合層。在另一個示例中，阻擋層可以包括高k介電質層，例如氧化鋁(Al2O3)層、氧化鉿(HfO2)層、氧化鉭(Ta2O5)層等。
在一些實施例中，3D NAND記憶體串338還包括多個控制閘極(每者是字元線的部分)。記憶體疊層333中的每個導體層334可以充當3D NAND記憶體串338中的每個記憶單元的控制閘極。在一些實施例中，每個3D NAND記憶體串338在垂直方向上在對應端部包括兩個插塞344和346。插塞344可以包括從半 導體層348外延生長的半導體材料，例如單晶矽。插塞344可以充當由3D NAND記憶體串338的源極選擇閘控制的溝道。插塞344可以在3D NAND記憶體串338的上端並與半導體溝道342接觸。如本文所用，在基底308被定位在3D記憶體元件300的最下平面中時，部件(例如，3D NAND記憶體串338)的“上端”是在y方向上更遠離基底308的端部，並且部件(例如，3D NAND記憶體串338)的“下端”是在y方向上更接近基底308的端部。另一個插塞346可以包括半導體材料(例如，多晶矽)或導體材料(例如，金屬)。在一些實施例中，插塞346包括填充有鈦/氮化鈦(Ti/TiN，作為阻擋層)和鎢(作為導體)的開口。透過在製造3D記憶體元件300期間覆蓋3D NAND記憶體串338的上端，插塞346可以充當蝕刻停止層，以防止3D NAND記憶體串338中填充的諸如氧化矽和氮化矽的介電質被蝕刻。在一些實施例中，插塞346充當3D NAND記憶體串338的汲極。
在一些實施例中，第一半導體結構302還包括設置於記憶體疊層333和3D NAND記憶體串338上方的半導體層348。半導體層348可以是減薄的基底，在其上形成記憶體疊層333和3D NAND記憶體串338。在一些實施例中，半導體層348包括單晶矽，可以從單晶矽外延生長插塞344。在一些實施例中，半導體層348可以包括多晶矽、非晶矽、SiGe、GaAs、Ge或任何其它適當材料。半導體層348還可以包括隔離區和摻雜區(例如，充當3D NAND記憶體串338的陣列共源極，未示出)。隔離區(未示出)可以跨越半導體層348的整個厚度或部分厚度延伸以將摻雜區電隔離。在一些實施例中，包括氧化矽的焊墊氧化物層設置在記憶體疊層333和半導體層348之間。
要理解的是，3D NAND記憶體串338不限於“電荷捕獲”型3D NAND記憶體串，並且在其它實施例中可以是“浮閘”型3D NAND記憶體串。 半導體層348可以包括多晶矽作為“浮閘”型3D NAND記憶體串的源極板。
如圖3所示，3D記憶體元件300的第二半導體結構304還可以包括半導體層348上方的填滿焊墊的互連層350。焊墊引出(pad-out)互連層350包括一個或多個ILD層中的互連，例如接觸焊墊352。焊墊引出互連層350和互連層332可以形成於半導體層348的相對側。在一些實施例中，焊墊引出互連層350中的互連可以在3D記憶體元件300和外部電路之間傳輸電訊號，以例如用於焊墊引出的目的。
在一些實施例中，第二半導體結構304還包括延伸通過半導體層348的一個或多個觸點354，以將焊墊引出互連層350與互連層332和322電連接。結果，SRAM單元314的陣列可以通過互連層322和332以及鍵合觸點326和330電連接到3D NAND記憶體串338的陣列。此外，週邊電路312、SRAM單元314的陣列以及3D NAND記憶體串338的陣列可以透過觸點354和焊墊引出互連層350電連接到外部電路。
圖4示出了根據一些實施例的具有SRAM的另一示例性3D記憶體元件400的截面。類似於上文在圖3中所述的3D記憶體元件300，3D記憶體元件400代表非單片式3D記憶體元件的示例，其中包括3D NAND記憶體串的第一半導體結構402和包括週邊電路和SRAM單元的第二半導體結構404被獨立形成並在鍵合介面406處以面對面方式鍵合。在圖3中所述的3D記憶體元件300中，包括週邊電路和SRAM單元的第一半導體結構302在包括3D NAND記憶體串的第二半導體結構304下方，與其不同的是，圖4中的3D記憶體元件400包括設置於包括3D NAND記憶體串的第一半導體結構402上方的包括週邊電路和SRAM單元的第二 半導體結構404。要理解的是，下文可能不會重複3D記憶體元件300和400兩者中的類似結構(例如，材料、製造過程、功能等)的細節。
3D記憶體元件400的第一半導體結構402可以包括基底408和基底408上方的記憶體疊層410，記憶體疊層410包括交錯的導體層412和介電質層414。在一些實施例中，3D NAND記憶體串416的陣列均垂直延伸通過基底408上方的記憶體疊層410中的交錯的導體層412和介電質層414。每個3D NAND記憶體串416可以包括半導體溝道420和記憶體膜418。每個3D NAND記憶體串416在其下端和上端還分別包括兩個插塞422和424。3D NAND記憶體串416可以是“電荷捕獲”型3D NAND記憶體串或“浮閘”型3D NAND記憶體串。在一些實施例中，包括氧化矽的焊墊氧化物層設置在記憶體疊層410和基底408之間。
在一些實施例中，3D記憶體元件400的第一半導體結構402還包括記憶體疊層410和3D NAND記憶體串416上方的互連層426，以向和從3D NAND記憶體串416傳輸電訊號。互連層426可以包括多個互連，其包括互連線和過孔觸點。在一些實施例中，互連層426中的互連還包括局部互連，例如位元線觸點和字元線觸點。在一些實施例中，3D記憶體元件400的第一半導體結構402還包括在鍵合介面406處且在互連層426和記憶體疊層410上方的鍵合層428。鍵合層428可以包括多個鍵合觸點430以及圍繞並電隔離鍵合觸點430的介電質。
如圖4所示，3D記憶體元件400的第二半導體結構404包括在鍵合介面406處且在鍵合層428上方的另一鍵合層432。鍵合層432可以包括多個鍵合觸點434以及圍繞並電隔離鍵合觸點434的介電質。在一些實施例中，3D記憶體元件400的第二半導體結構404還包括鍵合層432上方的互連層436以傳輸電訊號。互 連層436可以包括多個互連，其包括互連線和過孔觸點。
3D記憶體元件400的第二半導體結構404還可以包括互連層436和鍵合層432上方的裝置層438。在一些實施例中，裝置層438包括互連層436和鍵合層432上方的週邊電路442以及在互連層436和鍵合層432上方且在週邊電路442外部的SRAM單元444的陣列。在一些實施例中，週邊電路442包括多個週邊電晶體446，週邊電晶體446形成用於方便3D記憶體元件400的操作的任何適當的數位、類比和/或混合訊號週邊電路，包括但不限於頁緩衝器、解碼器(例如，行解碼器和列解碼器)、感測放大器、驅動器、電荷泵、電流或電壓基準。週邊電晶體446可以形成於半導體層440“上”，其中週邊電晶體446的整體或部分形成於半導體層440中和/或直接形成於半導體層440上。也可以在半導體層440中形成隔離區(例如，淺溝槽隔離(STI))和摻雜區(例如，週邊電晶體446的源極區和汲極區)。
在一些實施例中，每個SRAM單元444包括多個SRAM電晶體448(例如，MOSFET)。在一些實施例中，SRAM單元444是6T單元，其由用於記憶1個資料位元的四個MOSFET和用於控制對資料的存取的兩個MOSFET組成。要理解的是，SRAM單元444可以具有任何適合的配置，例如超過或少於六個電晶體(例如，每位更多或更少的電晶體)。在一些實施例中，SRAM電晶體448形成於半導體層440“上”，其中SRAM電晶體448的整體或部分形成於半導體層440中和/或直接形成於半導體層440上。也可以在半導體層440中形成隔離區(例如，淺溝槽隔離(STI))和摻雜區(例如，SRAM電晶體448的源極區和汲極區)。如圖4所示，SRAM電晶體448和週邊電晶體446可以形成於相同平面上(例如半導體層440上)的不同區域中。亦即，SRAM電晶體448可以形成在其中週邊電路442 形成半導體層440上的區域的外部。在一些實施例中，由字元線控制兩個存取MOSFET(例如，控制對資料的存取的MOSFET)，並且四個記憶MOSFET(例如，記憶資料位元的MOSFET)被耦合到位元線並由兩個存取MOSFET控制。為了便於例示，圖4僅示出了有限數量的SRAM電晶體448以及SRAM電晶體448到位元線449的連接。電極觸點450可以連接到MOSFET的電極和共同極板451，例如，公共地。要理解的是，圖4中的配置，例如，SRAM電晶體和SRAM電晶體448與位元線449之間的連接的佈局並不反映實際佈局和SRAM電晶體與其它部件(例如，字元線、位元線和地)之間的電連接。
在一些實施例中，第二半導體結構404還包括設置於裝置層438上方的半導體層440。半導體層440可以是減薄的基底，在其上形成週邊電晶體446和SRAM電晶體448。在一些實施例中，半導體層440包括單晶矽。在一些實施例中，半導體層440可以包括多晶矽、非晶矽、SiGe、GaAs、Ge或任何其它適當材料。半導體層440還可以包括隔離區和摻雜區。
如圖4所示，3D記憶體元件400的第二半導體結構404還可以包括半導體層440上方的焊墊引出互連層452。焊墊引出互連層452包括一個或多個ILD層中的互連，例如接觸焊墊454。在一些實施例中，焊墊引出互連層452中的互連可以在3D記憶體元件400和外部電路之間傳輸電訊號，例如，以用於焊墊引出的目的。在一些實施例中，第二半導體結構404還包括延伸通過半導體層440的一個或多個觸點456，以將焊墊引出互連層452與互連層436和426電連接。結果，SRAM單元444的陣列可以通過互連層426和436以及鍵合觸點430和434電連接到3D NAND記憶體串416的陣列。此外，週邊電路442、SRAM單元444的陣列和3D NAND記憶體串416的陣列可以透過觸點456和焊墊引出互連層452電連接到外部 電路。
圖5A-5C示出了根據一些實施例的用於形成具有週邊電路和SRAM的示例性半導體結構的製造過程。圖6A和圖6B示出了根據一些實施例的用於形成具有3D NAND記憶體串的示例性半導體結構的製造過程。圖7A和圖7B示出了根據一些實施例的用於形成具有SRAM的示例性3D記憶體元件的製造過程。圖12是根據一些實施例的用於形成具有SRAM的3D記憶體元件的示例性方法1200的流程圖。圖5-7和圖12中所示的3D記憶體元件的示例包括圖3中所示的3D記憶體元件300和圖4中所示的3D記憶體元件400。將一起描述圖5-7和圖12。要理解的是，方法1200中所示的步驟不是窮舉性的，並且也可以在任何所例示的步驟之前、之後或之間執行其它步驟。此外，可以同時、或以與圖12所示不同的次序執行所述步驟中的一些。
如圖5A-5C所示，形成包括週邊電路、SRAM單元的陣列的第一半導體結構以及包括多個第一鍵合觸點的第一鍵合層。如圖6A-6B所示，形成包括3D NAND記憶體串的陣列的第二半導體結構以及包括多個第二鍵合觸點的第二鍵合層。如圖7A和圖7B所示，以面對面的方式鍵合第一半導體結構和第二半導體結構，使得第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。
參考圖12，方法1200開始於步驟1202，其中在第一基底上形成週邊電路和SRAM單元的陣列。第一基底可以是矽基底。在一些實施例中，為了形成週邊電路和SRAM單元的陣列，在第一基底上形成多個電晶體。如圖5A所示，在矽基底502上形成多個電晶體(例如，週邊電晶體504和SRAM電晶體506)。可以透過包括但不限於微影、乾式/濕式蝕刻、薄膜沉積、熱生長、佈植、化學機 械拋光(CMP)和任何其它適當製程的多種製程來形成電晶體504和506。在一些實施例中，通過離子佈植和/或熱擴散在矽基底502中形成摻雜區，該摻雜區充當例如電晶體504和506的源極區和/或汲極區。在一些實施例中，還透過濕式/乾式蝕刻和薄膜沉積在矽基底502中形成隔離區(例如，STI)。
如圖5B所示，還形成位元線507和共同極板509以用於連接SRAM電晶體506。由此形成包括週邊電路(具有週邊電晶體504)和SRAM單元的陣列(每個SRAM單元具有多個SRAM電晶體506)的裝置層510。
方法1200進行到步驟1204，如圖12所示，其中，在週邊電路和SRAM單元的陣列上方形成第一互連層。第一互連層可以包括一個或多個ILD層中的第一多個互連。如圖5C所示，可以在包括週邊電路(具有週邊電晶體504)和SRAM單元的陣列(每個SRAM單元具有SRAM電晶體506)的裝置層510上方形成互連層512。互連層512可以包括多個ILD層中的MEOL和/或BEOL的互連，以與裝置層510形成電連接。在一些實施例中，互連層512包括多個ILD層以及在多種製程中形成於其中的互連。例如，互連層512中的互連可以包括透過一種或多種薄膜沉積製程所沉積的導電材料，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電鍍其任何組合。形成互連的製造製程還可以包括微影、CMP、濕式/乾式蝕刻或任何其它適當製程。ILD層可以包括透過一種或多種薄膜沉積製程所沉積的介電質材料，所述薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。圖5C中所示的ILD層和互連可以被統稱為互連層512。
方法1200進行到步驟1206，如圖12所示，其中，在第一互連層上方形成第一鍵合層。第一鍵合層可以包括多個第一鍵合觸點。如圖5C中所示，在 互連層512上方形成鍵合層514。鍵合層514可以包括由介電質圍繞的多個鍵合觸點516。在一些實施例中，透過一種或多種薄膜沉積製程在互連層512的頂表面上沉積介電質層，所述薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。然後，透過首先使用圖案化製程(例如，對介電質層中的介電質材料的微影和乾式/濕式蝕刻)透過介電質層對接觸孔進行圖案化，鍵合觸點516可以透過介電質層形成並且與互連層512中的互連接觸。可以利用導體(例如，銅)填充接觸孔。在一些實施例中，填充接觸孔包括在沉積導體之前沉積阻擋層、粘合層和/或晶種層。
方法1200進行到步驟1208，如圖12所示，其中，在第二基底上方形成記憶體疊層。第二基底可以是矽基底。如圖6A中所示，在矽基底602上方形成交錯的犧牲層(未示出)和介電質層608。交錯的犧牲層和介電質層608可以形成介電質疊層(未示出)。在一些實施例中，每個犧牲層包括氮化矽層，並且每個介電質層608包括氧化矽層。可以透過一種或多種薄膜沉積製程來形成交錯的犧牲層和介電質層608，所述薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。在一些實施例中，可以通過閘極替換製程來形成記憶體疊層604，例如，透過使用相對於介電質層608有選擇性的犧牲層的濕式/乾式蝕刻利用導體層606替換犧牲層並利用導體層606填充所得的凹陷來形成記憶體疊層604。結果，記憶體疊層604可以包括交錯的導體層606和介電質層608。在一些實施例中，每個導體層606包括金屬層，例如鎢層。要理解的是，在其它實施例中，可以透過交替地沉積導體層(例如，摻雜多晶矽層)和介電質層(例如，氧化矽層)來形成記憶體疊層604，而無需閘極替換製程。在一些實施例中，在記憶體疊層604和矽基底602之間形成包括氧化矽的焊墊氧化物層。
方法1200進行到步驟1210，如圖12所示，其中，形成垂直延伸通過記憶體疊層的3D NAND記憶體串的陣列。如圖6A所示，3D NAND記憶體串610形成於矽基底602上方，3D NAND記憶體串610中的每個垂直延伸通過記憶體疊層604的交錯的導體層606和介電質層608。在一些實施例中，用於形成3D NAND記憶體串610的製造過程包括使用乾式蝕刻和/或濕式蝕刻(例如深度反應離子蝕刻(DRIE))形成穿過記憶體疊層604並進入矽基底602中的溝道孔，接著在溝道孔的下部中從矽基底602外延生長插塞612。在一些實施例中，用於形成3D NAND記憶體串610的製造過程還包括接下來使用諸如ALD、CVD、PVD或其任何組合的薄膜沉積製程利用多個層填充溝道孔，所述多個層例如是記憶體膜614(例如，穿隧層、記憶層和阻擋層)和半導體層616。在一些實施例中，用於形成3D NAND記憶體串610的製造過程還包括：透過在3D NAND記憶體串610的上端處蝕刻凹陷、接著使用諸如ALD、CVD、PVD或其任何組合的薄膜沉積製程利用半導體材料填充凹陷而在溝道孔的上部中形成另一插塞618。
方法1200進行到步驟1212，如圖12所示，其中，在3D NAND記憶體串的陣列上方形成第二互連層。第二互連層可以包括一個或多個ILD層中的第二多個互連。如圖6B所示，互連層620可以形成於記憶體疊層604和3D NAND記憶體串610的陣列上方。互連層620可以包括多個ILD層中的MEOL和/或BEOL的互連，以與3D NAND記憶體串610形成電連接。在一些實施例中，互連層620包括多個ILD層以及在多種製程中形成於其中的互連。例如，互連層620中的互連可以包括透過一種或多種薄膜沉積製程所沉積的導電材料，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電鍍其任何組合。用於形成互連的製造製程還可以包括微影、CMP、濕式/乾式蝕刻、或任何其它適當製程。ILD層可以包括透過一種或多種薄膜沉積製程所沉積的介電質材料，所述薄膜沉積製 程包括但不限於CVD、PVD、ALD或其任何組合。圖6B中所示的ILD層和互連可以被統稱為互連層620。
方法1200進行到步驟1214，如圖12所示，其中，在第二互連層上方形成第二鍵合層。第二鍵合層可以包括多個第二鍵合觸點。如圖6B中所示，在互連層620上方形成鍵合層622。鍵合層622可以包括由介電質圍繞的多個鍵合觸點624。在一些實施例中，透過一種或多種薄膜沉積製程在互連層620的頂表面上沉積介電質層，所述薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。然後，透過首先使用圖案化製程(例如，對介電質層中的介電質材料的微影和乾式/濕式蝕刻)透過介電質層對接觸孔進行圖案化，鍵合觸點624然後可以透過介電質層形成並與互連層620中的互連接觸。可以利用導體(例如，銅)填充接觸孔。在一些實施例中，填充接觸孔包括在沉積導體之前沉積阻擋層、粘合層和/或晶種層。
方法1200進行到步驟1216，如圖12中所示，其中以面對面的方式鍵合第一基底和第二基底，使得第一鍵合觸點在鍵合介面處與第二鍵合觸點接觸。鍵合可以是混合鍵合。在一些實施例中，在鍵合之後，其上形成週邊電路和SRAM單元的第一基底(例如，第一半導體結構)設置於其上形成3D NAND記憶體串的第二基底(例如，第二半導體結構)上方。在一些實施例中，在鍵合之後，其上形成3D NAND記憶體串的第二基底(例如，第二半導體結構)設置於其上形成週邊電路和SRAM單元的第一基底(例如，第一半導體結構)上方。
如圖7A所示，矽基底602和形成於其上的部件(例如，3D NAND記憶體串610)被上下翻轉。將向下的鍵合層622與向上的鍵合層514鍵合，即，以 面對面的方式，由此形成鍵合介面702(如圖7B所示)。在一些實施例中，在鍵合之前，向鍵合表面施加處理製程，例如等離子體處理、濕式處理和/或熱處理。儘管圖7A中未示出，但可以上下翻轉矽基底502和形成於其上的部件(例如，裝置層510)，並可以將面向下的鍵合層514與面向上的鍵合層622鍵合，即，以面對面的方式，由此形成鍵合介面702。在鍵合之後，鍵合層622中的鍵合觸點624和鍵合層514中的鍵合觸點516對準並彼此接觸，使得裝置層510(例如，週邊電路和其中的SRAM單元)可以電連接到3D NAND記憶體串610。要理解的是，在鍵合裝置中，3D NAND記憶體串610可以在裝置層510(例如，週邊電路和其中的SRAM單元)上方或下方。然而，如圖7B所示，在鍵合之後，可以在3D NAND記憶體串610和裝置層510(例如，週邊電路和其中的SRAM單元)之間形成鍵合介面702。
方法1200進行到步驟1218，如圖12所示，其中，減薄第一基底或第二基底以形成半導體層。在一些實施例中，在鍵合之後處於第二半導體結構的第二基底上方的第一半導體結構的第一基底被減薄以形成半導體層。在一些實施例中，在鍵合之後處於第一半導體結構的第一基底上方的第二半導體結構的第二基底被減薄以形成半導體層。
如圖7B所示，減薄鍵合的3D記憶體元件(例如，圖7A中所示的矽基底602)的頂部的基底，使得減薄的頂部基底能夠充當半導體層704，例如，單晶矽層。減薄基底的厚度可以介於大約200nm和大約5μm之間，例如，介於200nm和5μm之間，或介於大約150nm和大約50μm之間，例如介於150nm和50μm之間。可以透過包括但不限於晶片研磨、乾式蝕刻、濕式蝕刻、CMP、任何其它適當製程或其任何組合的製程來減薄矽基底602。要理解的是，在矽基底502是鍵合 的3D記憶體元件的頂部的基底時，可以通過減薄矽基底502來形成另一半導體層。
方法1200進行到步驟1220，如圖12所示，其中，在半導體層上方形成焊墊引出互連層。如圖7B所示，在半導體層704(減薄的頂部基底)上方形成焊墊引出互連層706。焊墊引出互連層706可以包括一個或多個ILD層中形成的互連，例如焊墊觸點708。焊墊觸點708可以包括導電材料，包括但不限於W、Co、Cu、Al、摻雜矽、矽化物或其任何組合。ILD層可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。在一些實施例中，在鍵合和減薄之後，例如，透過濕式/乾式蝕刻、接著透過沉積導電材料來形成垂直延伸通過半導體層704的觸點710。觸點710可以與焊墊引出互連層706中的互連接觸。
圖8示出了根據一些實施例的具有裸晶上SRAM的3D記憶體元件的示例性系統850的示意性框圖。圖9A示出了根據一些實施例的具有裸晶上SRAM作為快取記憶體的3D記憶體元件的系統920的示意性框圖。圖9B示出了根據一些實施例的具有裸晶上SRAM作為資料緩衝器的3D記憶體元件的系統930的示意性框圖。圖10是根據一些實施例的用於操作具有裸晶上SRAM作為快取記憶體的3D記憶體元件的示例性方法1000的流程圖。圖11是根據一些實施例的用於操作具有裸晶上SRAM作為資料緩衝器的3D記憶體元件的示例性方法1100的流程圖。圖9A和圖9B中所示的系統的示例分別與圖10和圖11一起描述。要理解的是，方法1000和1100中所示的步驟不是窮舉性的，並且也可以在任何所例示的步驟之前、之後或之間執行其它步驟。此外，可以同時地、或以與圖10和圖11所示不同的次序執行所述步驟中的一些。
圖8示出了根據一些實施例的具有被用作快取記憶體或資料緩衝器的SRAM的系統850。系統850可以具有主機810、I/O 802、SRAM 804、頁緩衝器806和3D NAND記憶體808。在一些實施例中，如上文詳細所述，SRAM 804形成於與頁緩衝器806和3D NAND記憶體808相同的晶片上。在一些實施例中，SRAM 804、頁緩衝器806和3D NAND記憶體808形成3D記憶體元件800。SRAM 804可以被稱為裸晶上SRAM或NAND上SRAM。例如程序資料和控制指令的資料可以在主機810和輸入/輸出電路802之間、在I/O 802和SRAM 804之間、在SRAM 804和頁緩衝器806之間、以及在3D NAND記憶體808和頁緩衝器806之間被雙向傳送。取決於SRAM 804的功能，可以啟用或禁用主機810和頁緩衝器806之間的資料傳輸812。例如，在SRAM 804充當3D記憶體元件800中的快取記憶體時，資料傳輸812可以是主機810和頁緩衝器806之間的雙向資料傳輸；在SRAM 804充當3D記憶體元件800中的資料緩衝器時，資料傳輸812可以被禁用。亦即，在SRAM 804充當快取記憶體時，資料傳輸812允許3D記憶體元件800使用來自主機810的程序資料對3D NAND記憶體808進行編程，並且允許主機810同時從頁緩衝器806提取程序資料；在SRAM 804充當資料緩衝器時，3D記憶體元件800將來自主機810的程序資料順序地緩衝到SRAM 804中，並將緩衝的程序資料編程到3D NAND記憶體808中。
主機810可以是產生資料的任何適當裝置，例如一個或多個處理器。在一些實施例中，主機810包括中央處理單元(CPU)、圖形處理器(例如，圖形處理單元(GPU))、應用處理器(AP)、一般處理器(例如，APU，加速處理單元；GPGPU，GPU上的通用計算)或任何其它適當的處理器。輸入/輸出電路802可以是作為週邊電路的部分的高速高輸送量輸入/輸出電路。在一些實施例 中，主機810包括系統控制器(例如，控制系統850的各種操作的控制器)和/或記憶體控制器(例如，控制3D記憶體元件800的各種操作的控制器)。通過輸入/輸出電路802將主機810產生的任何適當類型的資料傳輸到3D記憶體元件800的SRAM 804。主機810和3D記憶體元件800可以是任何適當設備的部分，例如，虛擬實境(VR)/增強現實(AR)裝置(例如，VR頭戴式耳機等)、手持裝置(例如，手機或智慧型電話、平板電腦等)、可穿戴裝置(例如，眼鏡、腕表等)、汽車控制台、遊戲控制台、電視機、膝上型電腦、臺式電腦、筆記本電腦、媒體中心、機上盒、全球定位系統(GPS)、印表機或任何其它適當的裝置。
在一些實施例中，SRAM 804包括佈置成陣列或任意圖案的多個SRAM單元。可以在圖3-5C的描述中得到SRAM單元的細節，因此在此不再重複。SRAM 804可以連接到頁緩衝器806，頁緩衝器806包括連接到3D NAND記憶體808中的對應頁的多個緩衝段。
SRAM 804可以被用作3D記憶體元件800的高速裸晶上快取記憶體以改善順序編程。圖9A示出了系統920，其中SRAM 804充當高速裸晶上快取記憶體。為了容易描述，圖9A中省略了輸入/輸出電路802。在一些實施例中，資料被成頁地編程到3D NAND記憶體808中，並且SRAM 804被例示為多個快取記憶體單元904(即，904-1......904-K)，每個快取記憶體單元被配置為快取程序資料，以用於對3D NAND記憶體808中的頁進行編程。3D NAND記憶體808可以被繪示為多個平面908(即，908-1……908-M)，每個平面代表由字元線和交叉的記憶體串形成的記憶單元。平面908可以包括記憶單元的多個頁。K和M均可以是正整數，並且彼此可以相同或不相同。在操作中，多個快取記憶體單元904可以同時向頁緩衝器806中快取同一批的程序資料。快取記憶體單元904還向頁緩 衝器806中輸入快取的程序資料，頁緩衝器806然後向平面908中的對應頁中輸入快取的程序資料。在一些實施例中，主機810向SRAM 804和/或頁緩衝器806中順序地(例如，一批緊接著另一批)傳輸成批的程序資料，例如第N-3、N-2、N-1、N、N+1和N+2批程序資料。
參考圖10，方法1000開始於步驟1002，其中3D記憶體元件800從主機810接收控制指令，以針對快取程序操作調節3D記憶體元件800。在一些實施例中，3D記憶體元件800遵循控制指令以對SRAM 804的SRAM單元進行初始化，例如，擦除SRAM單元中的資料/清空SRAM單元，使得SRAM 804準備好接收程序資料。
在步驟1004，3D記憶體元件800將第N-1批程序資料編程到對應頁中。同時，3D記憶體元件800向SRAM 804中的對應空間(例如，快取記憶體單元)中快取第N批程序資料，並檢查第N-2批程序資料的狀態。SRAM 804能夠快取多批程序資料。在一些實施例中，SRAM至多快取記憶體三批程序資料，例如圖9A中所示的第N-2批、第N-1批和第N批程序資料。每批程序資料(例如，第N-2批、第N-1批和第N批)可以包括用於對應平面中的一個或多個頁的程序資料。例如，每批程序資料可以包括用於K頁的程序資料，並且可以在對應快取記憶體單元(例如，904-1......904-K)中快取用於每頁的程序資料。快取的該批程序資料可以是對應程序資料的備份副本，並且在必要時，例如，在將對應程序資料編程到3D NAND記憶體808中失敗時，快取的該批程序資料可以被編程到3D NAND記憶體808中。下文描述了細節。
在一些實施例中，同時或在相同時間跨度上執行：檢查第N-2批程序 資料的狀態，對第N-1批程序資料進行編程，以及快取第N批程序資料。例如，這些步驟可以大約同時開始和完成，或者可以具有交疊的操作時間。在一些實施例中，在3D記憶體元件800正在從頁緩衝器806向3D記憶體元件808中編程第N-1批程序資料時，3D記憶體元件800正從主機810快取第N批程序資料並且檢查第N-2批程序資料的狀態。3D記憶體元件800可以透過從頁緩衝器806傳送第N-1批程序資料的副本而對第N-1批程序資料進行編程。可以透過緩衝來自主機810的第N-1批程序資料(例如，在快取第N批程序資料之前)或透過緩衝來自SRAM 804的第N-1批程序資料的備份副本來形成第N-1批程序資料的副本。在一些實施例中，在從主機810向SRAM 804中快取第N批程序資料時，3D記憶體元件800透過從頁緩衝器806向3D NAND記憶體808中載入第N-1批程序資料的副本而對第N-1批程序資料進行編程。可以透過例如在編程開始之前從主機810透過資料傳輸812緩衝第N-1批程序資料來形成第N-1批程序資料的副本。在一些實施例中，在3D記憶體元件800正在檢查第N-3批程序資料的狀態時，在SRAM 804中快取第N-1批程序資料的備份副本。在一些實施例中，在第N-2批程序資料正被編程到3D NAND記憶體808中的對應頁中時，從主機810向SRAM 804中快取第N-1批程序資料以形成第N-1批程序資料的備份副本。
在一些實施例中，檢查第N-2批程序資料的狀態包括判斷第N-2批程序資料的編程是否成功。在一些實施例中，如果第N-2批程序資料的編程失敗，3D記憶體元件800從SRAM 804檢索第N-2批程序資料的備份副本，將第N-2批程序資料的備份副本緩衝到頁緩衝器806中，並將第N-2批程序資料的備份副本編程到3D記憶體元件808中的對應頁中。在一些實施例中，SRAM 804在檢查第N-2批程序資料的編程狀態時維持第N-2批程序資料的備份副本，並在第N-2批程序資料的編程成功時，去除第N-2批程序資料的備份副本。SRAM 804然後可以具 有用於快取另一批(例如，第N+1批程序資料)程序資料的空間。
在第N-1批程序資料正被編程到3D NAND記憶體808中時，可以向SRAM 804中快取第N批程序資料以形成第N批程序資料的備份副本。可以維持SRAM 804中的第N批程序資料的備份副本，直到確定將第N批程序資料編程到3D NAND記憶體808中是成功的。在一些實施例中，例如，在從SRAM 804刪除第N批程序資料之前，主機810從SRAM 804讀出第N批程序資料，以用於進一步處理和/或記憶。例如，主機810可以在另一個位置記憶讀出的第N批程序資料。在一些實施例中，在向SRAM 804中快取第N批程序資料之後，主機810從主機刪除第N批程序資料的副本。在一些實施例中，在第N批程序資料正被編程到3D記憶體元件808中的對應頁中時，3D記憶體元件800檢查第N-1批程序資料的狀態。同時，3D記憶體元件800可以在SRAM 804中的對應空間中快取第N+1批程序資料。在一些實施例中，主機810從頁緩衝器806讀出程序資料以用於進一步處理。
在一些實施例中，3D記憶體元件800針對後續各批程序資料順序地重複步驟1004。在步驟1006，3D記憶體元件800將第N批程序資料編程到對應頁中。在該步驟，3D記憶體元件800也在SRAM 804中的對應空間中快取第N+1批程序資料，並檢查第N-1批程序資料的狀態。在步驟1008，3D記憶體元件800將第N+1批程序資料編程到對應頁中。在該步驟，3D記憶體元件800也在SRAM 804中的對應空間中快取第N+2批程序資料，並檢查第N批程序資料的狀態。
在一些實施例中，3D記憶體元件800可以順序地快取多批程序資料並將快取的程序資料編程到3D NAND記憶體808中。例如，3D記憶體元件800可以順序地向SRAM 804中快取第N-2批程序資料的備份副本、第N-1批程序資料的備 份副本和第N批程序資料的備份副本。3D記憶體元件800然後可以透過頁緩衝器806將第N-2批程序資料、第N-1批程序資料和第N批程序資料的備份副本順序地編程到3D NAND記憶體808的對應頁中。在一些實施例中，在第N-2批程序資料已經被編程之後，3D記憶體元件800檢查其狀態。如果編程成功，3D記憶體元件800可以從SRAM 804刪除第N-2批程序資料的備份副本；如果編程失敗，3D記憶體元件800可以使用第N-2批程序資料的備份副本重新編程3D NAND記憶體808(例如，如果必要，重複)，直到狀態為成功。SRAM 804然後可以具有用於快取下一批程序資料(例如，第N+1批程序資料)的空間。在一些實施例中，在第N-2批程序資料、第N-1批程序資料和第N批程序資料被快取在SRAM 804中之後，主機810刪除這些批的程序資料的副本。
3D NAND記憶體808可以包括多級單元(MLC)NAND記憶體元件，其中多個頁的數量對應於記憶單元中記憶的位元的數量。在一些實施例中，3D NAND記憶體808包括無RAM應用環境(例如eMMC或UFS)中裝填的三級單元(TLC)NAND記憶體元件。在示例中，為了快取針對具有4個平面的TLC NAND記憶體元件的三批程序資料，SRAM 804具有至少648kB的記憶空間。
SRAM 804還可以用作3D記憶體元件800的裸晶上資料緩衝器。圖9B示出了系統930，其中SRAM 804充當裸晶上資料緩衝器。為了容易描述，圖9B中省略了輸入/輸出電路802。在一些實施例中，程序資料被成頁地編程到3D NAND記憶體808中，並且SRAM 804被例示為多個資料緩衝器單元914(即，914-1......914-L)，每個資料緩衝器單元被配置為緩衝程序資料，以用於對3D NAND記憶體808中的頁進行編程。3D NAND記憶體808可以被繪示為多個平面908(即，908-1......908-M)。M和L均可以是正整數，並且彼此可以相同或不相 同。在操作中，多個資料緩衝器單元914可以提供記憶空間以在程序資料被傳送到頁緩衝器806中之前緩衝程序資料。這樣允許程序資料被記憶在主機810中並被編程到3D NAND記憶體808中，以記憶於與3D NAND記憶體800相同的晶片上，釋放主機810中的主快取記憶體/緩衝器，以用於記憶該程序資料。SRAM 804還減小了用於在編程操作期間傳送該程序資料的(例如，3D記憶體元件800和主機810之間的)資料匯流排中的頻寬。相反，可以在3D記憶體元件800中執行資料傳輸和處理。主機810中的用於記憶、處理和傳送程序資料的資源可以用於其它目的/操作。如圖9B所示，3D記憶體元件800從主機810接收對應於不同字元線的程序資料。對應於字元線的程序資料被繪示為WL0、…、WLP。在程序資料被緩衝到頁緩衝器806中之前，可以順序地、成組地或以任意模式從主機810向SRAM 804傳送程序資料。在圖9B中將程序資料WL0、……WLP繪示在每個資料緩衝器單元914中僅僅用於例示用於對頁進行編程的程序資料，並非指示程序資料的順序操作。
參考圖11，方法1100開始於步驟1102，其中3D記憶體元件800從主機810接收控制指令，以針對3D NAND記憶體808中的頁的記憶單元上的第一遍程序和第二遍程序調節3D記憶體元件800。在一些實施例中，3D記憶體元件800遵循控制指令以對SRAM 804的SRAM單元進行初始化，例如，擦除SRAM單元中的資料/清空SRAM單元，使得SRAM 804準備好接收程序資料。
在步驟1104，3D記憶體元件800將用於第一遍程序的第一程序資料和用於第二遍程序的第二程序資料緩衝到SRAM 804中。在一些實施例中，字元線對應於其對應程序資料，該程序資料包括用於對由字元線和相交的記憶體串形成的記憶單元進行編程的第一程序資料和第二程序資料。亦即，例如，WL0是 指用於對由WL0(即，字元線0和相交的記憶單元)形成的記憶單元進行編程的第一程序資料和第二程序資料。在一些實施例中，基於SRAM 804的記憶容量確定SRAM 804中緩衝的程序資料的量。於是，對應於WL0......WLP的程序資料可以代表要編程到3D NAND記憶體808中的程序資料的一部分或整體。在一些實施例中，第一遍程序是粗略程序，並且第二遍程序是精細程序。
可以按照任何適當次序將用於對由一個或多個字元線形成的記憶單元進行編程的第一程序資料和第二程序資料緩衝到SRAM 804中，之後將第一程序資料和第二程序資料載入到頁緩衝器806中以進行編程。例如，可以同時(例如，在使用第一程序資料執行第一遍程序之前)從主機810緩衝用於對由第一字元線和第二字元線形成的記憶單元進行編程的第一程序資料和第二程序資料，或者可以獨立地緩衝第一程序資料和第二程序資料(例如，可以在完成第一遍程序之後緩衝第二程序資料)。在本公開的各種實施例中，第一程序資料和第二程序資料均被緩衝在SRAM 804中，之後被傳送到頁緩衝器806中。在一些實施例中，用於對3D NAND記憶體808的所有平面中的記憶單元進行編程的第一程序資料和第二程序資料被緩衝並記憶在SRAM 804中，之後被載入到頁緩衝器806中。
在步驟1106，3D記憶體元件800使用由第一字元線和第二字元線形成的記憶單元上的第一程序資料順序地執行第一遍程序。3D記憶體元件800可以從SRAM 804檢索緩衝的第一程序資料，並將其傳送到頁緩衝器806，然後將其編程到3D NAND記憶體808中的對應記憶單元。如本公開所述，由字元線形成或對應於字元線的記憶單元是指由字元線和與字元線相交的記憶體串形成的記憶單元。在一些實施例中，按頁對記憶單元進行編程，例如，可以對由記憶體串和 第一字元線形成的所有記憶單元執行第一遍程序，之後對由記憶體串和第二字元線形成的記憶單元執行第一遍程序。
被編程的記憶單元可以是MLC。例如，被編程的每個記憶單元可以是四級單元(QLC)，其具有用於記憶資料的24位元的四個閾值電壓狀態(例如，下頁數據(LP)、中頁數據(MP)、上頁數據(UP)和額外頁數據(XP))。用於對每個記憶單元進行編程的第一程序資料和第二程序資料可以被配置為將記憶單元編程到期望的閾值電壓狀態。表I示出了要編程的頁中的QLC的示例性頁圖。表I示出了分別在第一遍程序和第二遍程序中的記憶單元被編程的次序。在表I中，串0-串5是指與字元線相交的六個記憶體串，使用“WL#”表示字元線。
Figure 108123336-A0305-02-0038-1
在一些實施例中，表I示出了執行一遍程序(例如，第一或第二遍程序)的次序。例如，3D記憶體元件800可以將四個閾值電壓狀態(即，LP、MP、UP和XP)順序地編程到每個記憶單元中，並順序地對由記憶體串0到記憶體串5和字元線(例如，字元線0、1、2或3)形成的記憶單元進行編程。在對由記憶 體串和一條字元線形成的每頁中的記憶單元進行編程之後，3D記憶體元件800繼續對由記憶體串和下一字元線形成的記憶單元進行編程。在該操作中，根據表I中提供的次序，在由串0到串5與第一和第二字元線(例如，WL0和WL1)形成的記憶單元上順序地執行第一遍程序。
在步驟1108，3D記憶體元件800從SRAM 804檢索第二程序資料，並在完成第一遍程序時，使用第二程序資料對由第一字元線形成的記憶單元執行第二遍程序。在一些實施例中，在對由第一和第二字元線和所有記憶體串(例如，串0到串5)形成的記憶單元所執行的第一遍程序完成時，3D記憶體元件800開始自動執行第二遍程序，例如，而不從主機810接收許可。表II示出了利用第一遍程序(例如，粗略程序，在表II中被示為“第一”)和第二遍程序(例如，精細程序，在表II中被示為“第二”)對頁中的示例性次序記憶單元進行編程。
Figure 108123336-A0305-02-0039-2
如表II中所示，3D記憶體元件800可以對由串0到串5與第一和第二字元線(例如，WL0和WL1，如在步驟1106中所述)形成的記憶單元執行第一遍 程序，之後對由串0到串5與第一字元線形成的記憶單元順序地執行第二遍程序。在一些實施例中，在3D記憶體元件800中傳送用於執行第一和第二遍程序的資料(例如，程序資料和/或控制指令)而不佔用主機810中以及主機810和3D記憶體元件800之間的資料匯流排。在一些實施例中，表11中所示的次序是在執行第一和第二遍程序之前預定的。3D記憶體元件800可以為由其它字元線形成的記憶單元(例如，對應於WL2和WL3的記憶單元)重複上述操作，直到完成記憶單元的編程。
3D NAND記憶體808可以包括多級單元(MLC)NAND記憶體元件，其中多個頁的數量對應於記憶單元中記憶的位元的數量。在示例中，為了緩衝用於由具有4個平面的QLC NAND記憶體元件中的兩條字元線形成的記憶單元的第一和第二程序資料，SRAM 804具有至少3.4MB的記憶空間。
在一些實施例中，一種3D記憶體元件包括：具有週邊電路、SRAM單元的陣列、以及具有多個第一鍵合觸點的第一鍵合層的第一半導體結構。3D記憶體元件還包括：具有3D NAND記憶體串的陣列、以及包括多個第二鍵合觸點的第二鍵合層的第二半導體結構；以及第一鍵合層和第二鍵合層之間的鍵合介面，其中第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。
在一些實施例中，第一半導體結構包括基底、基底上的週邊電路、在基底上並且不與週邊電路交疊的SRAM單元的陣列、以及在週邊電路和SRAM單元的陣列上方的第一鍵合層。
在一些實施例中，第二半導體結構包括第一鍵合層上方的第二鍵合 層、第二鍵合層上方的記憶體疊層、垂直延伸通過記憶體疊層的3D NAND記憶體串的陣列、以及在3D NAND記憶體串的陣列上方並與3D NAND記憶體串的陣列接觸的半導體層。
在一些實施例中，3D記憶體元件還包括半導體層上方的焊墊引出互連層。
在一些實施例中，半導體層包括多晶矽或單晶矽中的至少一種。
在一些實施例中，第二半導體結構包括基底、基底上方的記憶體疊層、垂直延伸通過記憶體疊層的3D NAND記憶體串的陣列、以及在記憶體疊層和3D NAND記憶體串的陣列上方的第二鍵合層。
在一些實施例中，第一半導體結構包括第二鍵合層上方的第一鍵合層、第一鍵合層上方的週邊電路、在第一鍵合層上方且不與週邊電路交疊的SRAM單元的陣列、以及在週邊電路和SRAM單元的陣列上方並與週邊電路和SRAM單元的陣列接觸的半導體層。
在一些實施例中，3D記憶體元件還包括半導體層上方的焊墊引出互連層。
在一些實施例中，週邊電路和SRAM單元的陣列堆疊在彼此之上。
在一些實施例中，每個SRAM單元包括多個電晶體。
在一些實施例中，第一半導體結構包括垂直位於第一鍵合層和SRAM單元的陣列之間的第一互連層，並且第二半導體結構包括垂直位於第二鍵合層和3D NAND記憶體串的陣列之間的第二互連層。
在一些實施例中，SRAM單元的陣列透過第一和第二互連層以及第一和第二鍵合觸點而電連接到3D NAND記憶體串的陣列。
在一些實施例中，3D記憶體元件封裝在eMMC或UFC中的至少一者中。
在一些實施例中，一種用於形成3D記憶體元件的方法包括：形成具有週邊電路、SRAM單元的陣列和具有多個第一鍵合觸點的第一鍵合層的第一半導體結構；形成具有3D NAND記憶體串的陣列和包括多個第二鍵合觸點的第二鍵合層的第二半導體結構；以及以面對面方式鍵合第一半導體結構和第二半導體結構，使得第一鍵合觸點與第二鍵合觸點在鍵合介面處接觸。
在一些實施例中，形成第一半導體結構包括：在第一基底上形成週邊電路和SRAM單元的陣列，在週邊電路和SRAM單元的陣列上方形成第一互連層，以及在第一互連層上方形成第一鍵合層。
在一些實施例中，形成週邊電路和SRAM單元的陣列包括在第一基底上形成多個電晶體。
在一些實施例中，形成第二半導體結構包括：在第二基底上方形成記憶體疊層，形成垂直延伸通過記憶體疊層的3D NAND記憶體串的陣列，在3D NAND記憶體串的陣列上方形成第二互連層，以及在第二互連層上方形成第二鍵合層。
在一些實施例中，在鍵合之後，第二半導體結構在第一半導體結構上方。
在一些實施例中，該方法還包括：減薄第二基底以在鍵合之後形成半導體層，以及在半導體層上方形成焊墊引出互連層。
在一些實施例中，在鍵合之後，第一半導體結構在第二半導體結構上方。
在一些實施例中，該方法還包括：減薄第一基底以在鍵合之後形成半導體層；以及在半導體層上方形成焊墊引出互連層。
在一些實施例中，鍵合包括混合鍵合。
在一些實施例中，提供了一種用於操作3D記憶體元件的方法，該3D記憶體元件具有處於同一晶片中的輸入/輸出電路、裸晶(又稱管芯，die)上SRAM單元的陣列和3D NAND記憶體串的陣列。該方法可以包括：透過輸入/輸出電路向SRAM單元的陣列傳輸資料，在SRAM單元的陣列中儲存資料，以及將資料從SRAM單元的陣列編程到3D NAND記憶體串的陣列中。
在一些實施例中，該方法還包括透過多個鍵合觸點在3D NAND記憶體串的陣列和裸晶上SRAM單元的陣列之間傳輸資料。
在一些實施例中，該方法還包括透過輸入/輸出電路從裸晶上SRAM單元的陣列傳輸資料。
在一些實施例中，在裸晶上SRAM單元的陣列中儲存資料以及將資料編程到3D NAND記憶體串的陣列中是同時執行的。
在一些實施例中，在裸晶上SRAM單元的陣列中儲存資料以及將資料編程到3D NAND記憶體串的陣列中是循序執行的。
對特定實施例的上述說明因此將完全揭示本發明的一般性質，使得他人能夠透過運用本領域技術範圍內的知識容易地對這種特定實施例進行修改和/或調整以用於各種應用，而不需要過度實驗，並且不脫離本公開的一般概念。因此，基於本文呈現的教導和指導，這種調整和修改旨在處於所公開的實施例的等同物的含義和範圍內。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，從而本說明書的術語或措辭將由技術人員按照所述教導和指導進行解釋。
上文已經借助於功能構建塊描述了本公開的實施例，功能構建塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地限定了這些功能構建塊的邊界。可以限定替代的邊界，只要適當執行指定的功能及 其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本公開的一個或多個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在通過任何方式限制本公開和所附申請專利範圍。
本公開的廣度和範圍不應受任何上述示例性實施例的限制，並且應當僅根據以下申請專利範圍及其等同物來進行限定。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:3D記憶體元件
102:第一半導體結構
104:第二半導體結構
106:鍵合介面

Claims (20)

  1. 一種三維(3D)記憶體元件，包括：第一半導體結構，所述第一半導體結構包括週邊電路、靜態隨機存取記憶體(SRAM)單元的陣列、以及包括多個第一鍵合觸點的第一鍵合層；第二半導體結構，所述第二半導體結構包括3D NAND記憶體串的陣列以及包括多個第二鍵合觸點的第二鍵合層；以及在所述第一鍵合層和所述第二鍵合層之間的鍵合介面，其中，所述第一鍵合觸點與所述第二鍵合觸點在所述鍵合介面處接觸。
  2. 根據請求項1所述的3D記憶體元件，其中，所述第一半導體結構包括：基底；所述基底上的所述週邊電路；在所述基底上並且不與所述週邊電路交疊的所述SRAM單元的陣列；以及所述週邊電路和所述SRAM單元的陣列上方的所述第一鍵合層。
  3. 根據請求項2所述的3D記憶體元件，其中，所述第二半導體結構包括：所述第一鍵合層上方的所述第二鍵合層；所述第二鍵合層上方的記憶體疊層；垂直延伸通過所述記憶體疊層的所述3D NAND記憶體串的陣列；以及在所述3D NAND記憶體串的陣列上方並與所述3D NAND記憶體串的陣列接觸的半導體層。
  4. 根據請求項3所述的3D記憶體元件，還包括所述半導體層上方的焊墊引出互連層。
  5. 根據請求項3所述的3D記憶體元件，其中，所述半導體層包括多晶矽或單晶矽中的至少一種。
  6. 根據請求項1所述的3D記憶體元件，其中，所述第二半導體結構包括：基底；所述基底上方的記憶體疊層；垂直延伸通過所述記憶體疊層的所述3D NAND記憶體串的陣列；以及所述記憶體疊層和所述3D NAND記憶體串的陣列上方的所述第二鍵合層。
  7. 根據請求項6所述的3D記憶體元件，其中，所述第一半導體結構包括：所述第二鍵合層上方的所述第一鍵合層；所述第一鍵合層上方的所述週邊電路；在所述第一鍵合層上方並且不與所述週邊電路交疊的所述SRAM單元的陣列；以及在所述週邊電路和所述SRAM單元的陣列上方並且與所述週邊電路和所述SRAM單元的陣列接觸的半導體層。
  8. 根據請求項7所述的3D記憶體元件，還包括所述半導體層上方的焊墊引出互連層。
  9. 根據請求項1所述的3D記憶體元件，其中，所述週邊電路和所述SRAM單元的陣列堆疊在彼此之上。
  10. 根據請求項1所述的3D記憶體元件，其中，所述第一半導體結構包括垂直位於所述第一鍵合層和所述SRAM單元的陣列之間的第一互連層，並且所述第二半導體結構包括垂直位於所述第二鍵合層和所述3D NAND記憶體串的陣列之間的第二互連層。
  11. 根據請求項1所述的3D記憶體元件，其中，所述3D記憶體元件封裝於嵌入式多媒體卡(eMMC)或通用快閃記憶體儲存器(UFS)中的至少一者中。
  12. 一種用於形成三維(3D)記憶體元件的方法，包括：形成第一半導體結構，所述第一半導體結構包括週邊電路、靜態隨機存取記憶體(SRAM)單元的陣列、以及包括多個第一鍵合觸點的第一鍵合層；形成第二半導體結構，所述第二半導體結構包括3D NAND記憶體串的陣列以及包括多個第二鍵合觸點的第二鍵合層；以及以面對面的方式鍵合所述第一半導體結構和所述第二半導體結構，使得所述第一鍵合觸點與所述第二鍵合觸點在鍵合介面處接觸。
  13. 根據請求項12所述的方法，其中，形成所述第一半導體結構包括：在第一基底上形成所述週邊電路和所述SRAM單元的陣列；在所述週邊電路和所述SRAM單元的陣列上方形成第一互連層；以及在所述第一互連層上方形成所述第一鍵合層。
  14. 根據請求項13所述的方法，其中，形成所述週邊電路和所述SRAM單元的陣列包括在所述第一基底上形成多個電晶體。
  15. 根據請求項12所述的方法，其中，形成所述第二半導體結構包括：在所述第二基底上方形成記憶體疊層；形成垂直延伸通過所述記憶體疊層的所述3D NAND記憶體串的陣列；在所述3D NAND記憶體串的陣列上方形成第二互連層；以及在所述第二互連層上方形成所述第二鍵合層。
  16. 根據請求項12所述的方法，還包括：在所述鍵合之後減薄所述第二基底以形成半導體層；以及在所述半導體層上方形成焊墊引出互連層。
  17. 一種用於操作三維(3D)記憶體元件的方法，所述三維(3D)記憶體元件包括請求項1所述的三維記憶體元件以及與所述三維記憶體元件處於同一晶片中的輸入/輸出電路，且所述三維記憶體元件中的靜態隨機存取記憶體(SRAM)單元的陣列為裸晶上靜態隨機存取記憶體單元的陣列，所述方法包括：透過所述輸入/輸出電路向所述SRAM單元的陣列傳輸資料；在所述裸晶上SRAM單元的陣列中緩衝資料；以及將所述資料從所述裸晶上SRAM單元的陣列編程到所述3D NAND記憶體串的陣列中。
  18. 根據請求項17所述的方法，還包括：透過多個鍵合觸點在所述3D NAND記憶體串的陣列和所述裸晶上SRAM單元的陣列之間傳輸所述資料。
  19. 根據請求項17所述的方法，其中，在所述裸晶上SRAM單元的陣列 中緩衝所述資料以及將所述資料編程到所述3D NAND記憶體串的陣列中是同時執行的。
  20. 根據請求項17所述的方法，其中，在所述裸晶上SRAM單元的陣列中緩衝所述資料以及將所述資料編程到所述3D NAND記憶體串的陣列中是循序執行的。
TW108123336A 2019-05-17 2019-07-02 具有靜態隨機存取記憶體的三維記憶體元件 TWI715097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/087399 WO2020232573A1 (en) 2019-05-17 2019-05-17 Three-dimensional memory device with static random-access memory
WOPCT/CN2019/087399 2019-05-17

Publications (2)

Publication Number Publication Date
TW202044554A TW202044554A (zh) 2020-12-01
TWI715097B true TWI715097B (zh) 2021-01-01

Family

ID=68025217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123336A TWI715097B (zh) 2019-05-17 2019-07-02 具有靜態隨機存取記憶體的三維記憶體元件

Country Status (7)

Country Link
US (3) US10811071B1 (zh)
EP (1) EP3909075A4 (zh)
JP (1) JP7323635B2 (zh)
KR (2) KR20240011867A (zh)
CN (1) CN110291631A (zh)
TW (1) TWI715097B (zh)
WO (1) WO2020232573A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
KR102601225B1 (ko) * 2019-04-15 2023-11-10 양쯔 메모리 테크놀로지스 씨오., 엘티디. 복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法
CN110546762A (zh) 2019-04-30 2019-12-06 长江存储科技有限责任公司 键合的统一半导体芯片及其制造和操作方法
KR20210114016A (ko) * 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
JP7311615B2 (ja) 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
WO2020232571A1 (en) 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
EP3909075A4 (en) * 2019-05-17 2022-09-07 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STATIC RAM MEMORY DEVICE
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
WO2021068229A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having hydrogen blocking layer and fabrication methods thereof
CN110854125A (zh) * 2019-10-28 2020-02-28 中国科学院上海微系统与信息技术研究所 一种双衬底三维异质集成芯片及其制备方法
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
CN111758164B (zh) * 2020-04-14 2021-08-31 长江存储科技有限责任公司 三维存储器件和用于形成其的方法
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
WO2022126591A1 (en) * 2020-12-18 2022-06-23 Yangtze Memory Technologies Co., Ltd. Memory device and fabrication method thereof
WO2022165828A1 (en) * 2021-02-08 2022-08-11 Yangtze Memory Technologies Co., Ltd. On-die static random-access memory (sram) for caching logical to physical (l2p) tables
JP2024500456A (ja) 2021-06-30 2024-01-09 長江存儲科技有限責任公司 三次元メモリデバイスおよびシステム
CN115769693A (zh) * 2021-06-30 2023-03-07 长江存储科技有限责任公司 三维存储器器件及其形成方法
WO2023028829A1 (en) * 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
KR20230063226A (ko) 2021-11-01 2023-05-09 충북대학교 산학협력단 누설전류 및 면적 감소를 위한 sram 회로 및 이를 이용한 메모리 데이터 백업 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233681A1 (en) * 2010-03-24 2011-09-29 Kouji Matsuo Semiconductor device and method of manufacturing the same
US20150325285A1 (en) * 2014-03-14 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
TW201834244A (zh) * 2016-11-17 2018-09-16 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW201841160A (zh) * 2017-01-13 2018-11-16 日商半導體能源硏究所股份有限公司 記憶體裝置、半導體裝置、電子構件以及電子裝置
TW201906129A (zh) * 2017-06-23 2019-02-01 南韓商三星電子股份有限公司 半導體封裝件及其製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185695A (ja) * 1994-08-30 1996-07-16 Mitsubishi Electric Corp 半導体記憶装置、その動作方法およびその製造方法
JP2000339954A (ja) * 1999-05-31 2000-12-08 Fujitsu Ltd 半導体記憶装置
TW587252B (en) * 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP2002251884A (ja) * 2001-02-21 2002-09-06 Toshiba Corp 半導体記憶装置及びそのシステム装置
JP2002298577A (ja) * 2001-03-30 2002-10-11 Internatl Business Mach Corp <Ibm> Ｄｒａｍ
US6954377B2 (en) * 2002-03-19 2005-10-11 O2Ic, Inc. Non-volatile differential dynamic random access memory
KR100685770B1 (ko) * 2003-06-27 2007-02-26 후지쯔 가부시끼가이샤 데이터 전송 방법 및 시스템
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US7280397B2 (en) * 2005-07-11 2007-10-09 Sandisk 3D Llc Three-dimensional non-volatile SRAM incorporating thin-film device layer
KR100799688B1 (ko) 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
US7694196B2 (en) * 2007-11-20 2010-04-06 Qimonda North America Corp. Self-diagnostic scheme for detecting errors
US10910364B2 (en) * 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8223525B2 (en) 2009-12-15 2012-07-17 Sandisk 3D Llc Page register outside array and sense amplifier interface
WO2011089835A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8902637B2 (en) * 2010-11-08 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising inverting amplifier circuit and driving method thereof
JP5025785B2 (ja) * 2010-12-17 2012-09-12 株式会社東芝 半導体記憶装置
KR20120091648A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 비휘발성 메모리, 이를 포함하는 시스템, 및 이의 프로그램 방법
US9240405B2 (en) * 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US8687399B2 (en) * 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9606730B2 (en) 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
KR102083506B1 (ko) 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102096285B1 (ko) 2013-07-30 2020-04-02 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
EP3036641B1 (en) * 2013-08-21 2023-11-01 Everspin Technologies, Inc. Non-destructive write/read leveling
US9047953B2 (en) * 2013-08-22 2015-06-02 Macronix International Co., Ltd. Memory device structure with page buffers in a page-buffer level separate from the array level
US20150193301A1 (en) 2014-01-06 2015-07-09 Kabushiki Kaisha Toshiba Memory controller and memory system
TWI533303B (zh) * 2014-03-07 2016-05-11 Toshiba Kk Nonvolatile memory and memory systems
US9569117B2 (en) 2014-03-11 2017-02-14 Kabushiki Kaisha Toshiba Memory system controlling interleaving write to memory chips
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
US10008265B2 (en) * 2014-09-06 2018-06-26 NEO Semiconductor, Inc. Method and apparatus for providing three-dimensional integrated nonvolatile memory (NVM) and dynamic random access memory (DRAM) memory device
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
CN107124903A (zh) 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
US9778863B2 (en) 2014-09-30 2017-10-03 Sandisk Technologies Llc System and method for folding partial blocks into multi-level cell memory blocks
KR20160074237A (ko) 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6293694B2 (ja) 2015-03-16 2018-03-14 東芝メモリ株式会社 半導体記憶装置
KR102316267B1 (ko) * 2015-04-15 2021-10-22 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
US9928168B2 (en) 2016-01-11 2018-03-27 Qualcomm Incorporated Non-volatile random access system memory with DRAM program caching
CN105552068B (zh) * 2016-03-11 2017-12-26 京东方科技集团股份有限公司 一种照明装置
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
US10120604B1 (en) 2017-06-13 2018-11-06 Micron Technology, Inc. Data programming
US10845866B2 (en) 2017-06-22 2020-11-24 Micron Technology, Inc. Non-volatile memory system or sub-system
WO2019037403A1 (en) * 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
CN107658315B (zh) * 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
US10283452B2 (en) * 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
KR20190031693A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10268578B1 (en) 2017-09-29 2019-04-23 Intel Corporation Data preservation and recovery in a memory component
KR102467452B1 (ko) * 2017-10-13 2022-11-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20190042970A (ko) 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10712949B2 (en) 2017-11-09 2020-07-14 Western Digital Technologies, Inc. Adaptive device quality of service by host memory buffer range
US10658056B2 (en) 2017-12-22 2020-05-19 Intel Corporation Internal copy to handle NAND program fail
CN112400161A (zh) 2018-05-17 2021-02-23 轻物质公司 光学接口堆叠存储器及相关方法和系统
US10651153B2 (en) * 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
CN111430356B (zh) * 2018-06-28 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
US11573863B2 (en) * 2019-04-08 2023-02-07 Kyndryl, Inc. Virtual machine backup and restore coordinator
JP7311615B2 (ja) * 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
EP3909075A4 (en) * 2019-05-17 2022-09-07 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STATIC RAM MEMORY DEVICE
JP7302008B2 (ja) * 2019-05-17 2023-07-03 長江存儲科技有限責任公司 スタティックランダムアクセスメモリを有する３次元メモリデバイスのデータバッファリング動作
WO2020232571A1 (en) * 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233681A1 (en) * 2010-03-24 2011-09-29 Kouji Matsuo Semiconductor device and method of manufacturing the same
US20150325285A1 (en) * 2014-03-14 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
TW201834244A (zh) * 2016-11-17 2018-09-16 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW201841160A (zh) * 2017-01-13 2018-11-16 日商半導體能源硏究所股份有限公司 記憶體裝置、半導體裝置、電子構件以及電子裝置
TW201906129A (zh) * 2017-06-23 2019-02-01 南韓商三星電子股份有限公司 半導體封裝件及其製造方法

Also Published As

Publication number Publication date
CN110291631A (zh) 2019-09-27
US20200402562A1 (en) 2020-12-24
US10811071B1 (en) 2020-10-20
JP2022528897A (ja) 2022-06-16
JP7323635B2 (ja) 2023-08-08
TW202044554A (zh) 2020-12-01
US20220059150A1 (en) 2022-02-24
EP3909075A4 (en) 2022-09-07
US11200935B2 (en) 2021-12-14
EP3909075A1 (en) 2021-11-17
KR102631812B1 (ko) 2024-01-30
US11735243B2 (en) 2023-08-22
KR20210118933A (ko) 2021-10-01
KR20240011867A (ko) 2024-01-26
WO2020232573A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
TWI715097B (zh) 具有靜態隨機存取記憶體的三維記憶體元件
JP7328344B2 (ja) 三次元メモリデバイス
TWI707453B (zh) 三維記憶裝置、用於操作三維記憶裝置上的緩衝單元的系統以及用於操作三維記憶裝置上的數據緩衝器的方法
TWI713200B (zh) 具有靜態隨機存取記憶體的三維記憶體元件的快取程序操作
TWI709139B (zh) 三維記憶體件中的記憶體內計算
TW202101736A (zh) 三維記憶體件以及其形成方法與操作方法