TW201834244A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201834244A
TW201834244A TW106139359A TW106139359A TW201834244A TW 201834244 A TW201834244 A TW 201834244A TW 106139359 A TW106139359 A TW 106139359A TW 106139359 A TW106139359 A TW 106139359A TW 201834244 A TW201834244 A TW 201834244A
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
conductor
transistor
region
Prior art date
Application number
TW106139359A
Other languages
English (en)
Inventor
山崎舜平
加藤清
遠藤佑太
徳丸亮
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201834244A publication Critical patent/TW201834244A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種電特性良好的半導體裝置。本發明是一種包括第一電晶體和第二電晶體的半導體裝置。第一電晶體包括：基板上的第一導電體；其上的第一絕緣體；其上的第一氧化物；其上的第二絕緣體；具有與第二絕緣體的側面大致對齊的側面且在第二絕緣體上的第二導電體；具有與第二導電體的側面大致對齊的側面且在第二導電體上的第三絕緣體；接觸於第二絕緣體的側面、第二導電體的側面及第三絕緣體的側面的第四絕緣體；以及接觸於第一氧化物及第四絕緣體的第五絕緣體。第二電晶體包括：第三導電體；其至少一部分與第三導電體重疊的第四導電體；以及第三導電體與第四導電體之間的第二氧化物。第三導電體及第四導電體電連接於第一導電體。

Description

半導體裝置以及半導體裝置的製造方法
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等有時包括半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在電路基板例如印刷線路板上，並用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等已被公開(參照專利文獻1)。
另外，公開了如下技術：為了提高電晶體的載子移動率，層疊電子親和力(或導帶底能階)不同的氧化物半導體層的技術(參照專利文獻2及專利文獻3)。
近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。此外，有提高包含積體電路的半導體裝置的生產率的需求。
[專利文獻1]日本專利申請公開第2012-257187號公報
[專利文獻2]日本專利申請公開第2011-124360號公報
[專利文獻3]日本專利申請公開第2011-138934號公報
本發明的一個實施方式的目的之一是提供一種具有優良的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，這些目的之外的目的根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的目的。
在同一層上設置第一電晶體及具有與第一電晶體不同的電特性的第二電晶體。例如，在同一層上設置具有第一臨界電壓的第一電晶體及具有第二臨界電壓的第二電晶體。在第一電晶體的形成通道的半導體層和第二電晶體的形成通道的半導體層中，使用電子親和力彼此不同的半導體材料。
藉由在一個半導體裝置中設置電特性不同的電晶體，可以提高電路設計的彈性。另一方面，當在一個半導體裝置中設置電特性不同的電晶體時，需要分別製造各個電晶體，因此該半導體裝置的製程數大幅度地增加。製程數的大幅度增加容易引起良率下降，有時導致半導體裝置的生產率顯著降低。根據本發明的一個實施方式，可以在一個半導體裝置中設置電特性不同的電晶體，而沒有大幅度增加製程數。
在第一電晶體及第二電晶體中，以與閘極電極的側面及閘極絕緣體的側面接觸的方式配置有絕緣體。較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法形成該絕緣體。藉由利用ALD法形成絕緣體，可以得到由覆蓋性優良的膜或者緻密的膜形成的絕緣體。藉由以與閘極絕緣膜的側面接觸的方式設置上述絕緣體，可以防止閘極絕緣膜中的氧擴散到外部且水或氫等雜質混入閘極絕緣膜中。
本發明的一個實施方式是一種包括第一電晶體和第二電晶體的半導體裝置。第一電晶體包括：基板上的第一導電體；第一導電體上的第一絕緣 體；第一絕緣體上的第一氧化物；第一氧化物上的第二絕緣體；第二絕緣體上的第二導電體；第二導電體上的第三絕緣體；接觸於第二絕緣體的側面、第二導電體的側面及第三絕緣體的側面的第四絕緣體；以及接觸於第一氧化物及第四絕緣體的第五絕緣體。第二電晶體包括：第三導電體；其至少一部分與第三導電體重疊的第四導電體；以及第三導電體與第四導電體之間的第二氧化物。第三導電體及第四導電體電連接於第一導電體。
本發明的一個實施方式是一種包括第一電晶體和第二電晶體的半導體裝置。第一電晶體包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；接觸於第一氧化物的頂面的至少一部分的第二氧化物；接觸於第二氧化物的頂面的至少一部分的第三氧化物；第三氧化物上的第二絕緣體；第二絕緣體上的第二導電體；第二導電體上的第三絕緣體；接觸於第二絕緣體的側面、第二導電體的側面及第三絕緣體的側面的第四絕緣體；以及接觸於第三氧化物及第四絕緣體的第五絕緣體。第二電晶體包括：第三導電體；其至少一部分與第三導電體重疊的第四導電體；以及第三導電體與第四導電體之間的第四氧化物。第三導電體及第四導電體電連接於第一導電體。
在上述結構中，第一氧化物至第四氧化物較佳為包含In、元素M(M為Al、Ga、Y或Sn)及Zn。另外，在上述結構中，第一氧化物較佳為包括第一區域及與第二絕緣體重疊的第二區域，第一區域的至少一部分較佳為與第五絕緣體接觸，並且第一區域的氫濃度和/或氮濃度較佳為高於第二區域。另外，第一區域較佳為包括與第四絕緣體及第二絕緣體重疊的部分。另外，第五絕緣體較佳為包含氫和氮中的至少一個。
本發明的一個實施方式是一種包括第一電晶體和第二電晶體的半導體裝置。第一電晶體包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；接觸於第一氧化物的頂面的至少一部分的第二氧化物；接觸於第一氧化物的側面和第二氧化物的頂面及側面的第三氧化物；第三氧化物上的第二絕緣體；第二絕緣體上的第二導電體；第二導電體上的第三導電體；第三導電體上的第三絕緣體；接觸於第二絕緣體的側面、第二導電體的側面、第三導電體的側面及第三絕緣體的側面的第四絕緣體；以及接觸於第三氧化物的頂面及第四絕緣體的側面的第五絕 緣體。第三絕緣體的頂面與第四絕緣體的頂面彼此大致對齊。第二電晶體包括：基板上的第四導電體；第四導電體上的第一絕緣體；第一絕緣體上的彼此離開的第四氧化物及第五氧化物；接觸於第四氧化物的頂面的至少一部分的第六氧化物；接觸於第五氧化物的頂面的至少一部分的第七氧化物；接觸於第四氧化物的側面、第五氧化物的側面、第六氧化物的頂面及側面、以及第七氧化物的頂面及側面，並且在第四氧化物與第五氧化物之間的區域中接觸於第一絕緣體的第八氧化物；第八氧化物上的第六絕緣體；在第六絕緣體上且其至少一部分重疊於第四氧化物與第五氧化物之間的區域的第五導電體；在第五導電體上且其至少一部分重疊於第四氧化物與第五氧化物之間的區域的第六導電體；第六導電體上的第七絕緣體；接觸於第六絕緣體的側面、第五導電體的側面、第六導電體的側面及第七絕緣體的側面的第八絕緣體；以及接觸於第八氧化物的頂面及第八絕緣體的側面的第五絕緣體。第七絕緣體的頂面與第八絕緣體的頂面彼此大致對齊。
本發明的一個實施方式是一種包括第一電晶體和第二電晶體的半導體裝置。第一電晶體包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；接觸於第一氧化物的頂面的至少一部分的第二氧化物；接觸於第二氧化物的頂面的至少一部分的第三氧化物；第三氧化物上的第二絕緣體；第二絕緣體上的第二導電體；第二導電體上的第三導電體；第三導電體上的第三絕緣體；接觸於第二絕緣體的側面、第二導電體的側面、第三導電體的側面及第三絕緣體的側面的第四絕緣體；以及接觸於第三氧化物的頂面及第四絕緣體的側面的第五絕緣體。第三絕緣體的頂面與第四絕緣體的頂面彼此大致對齊。第二電晶體包括：基板上的第四導電體；第四導電體上的第一絕緣體；第一絕緣體上的彼此離開的第四氧化物及第五氧化物；接觸於第四氧化物的頂面的至少一部分的第六氧化物；接觸於第五氧化物的頂面的至少一部分的第七氧化物；接觸於第六氧化物的頂面的至少一部分和第七氧化物的頂面的至少一部分的第八氧化物；第八氧化物上的第六絕緣體；在第六絕緣體上且其至少一部分重疊於第四氧化物與第五氧化物之間的區域的第五導電體；在第五導電體上且其至少一部分重疊於第四氧化物與第五氧化物之間的區域的第六導電體；第六導電體上的第七絕緣體；接觸於第六絕緣體的側面、第五導電體的側面、第六導電體的側面及第七絕緣體的側面的第八絕緣體；以及接觸於第六氧化物的頂面及第八絕緣體的側面的第五絕緣體。第七絕緣體的頂面與 第八絕緣體的頂面彼此大致對齊。
在上述結構中，第一氧化物至第八氧化物較佳為包含In、元素M(M為Al、Ga、Y或Sn)及Zn。另外，第二氧化物較佳為包括第一區域及與第二絕緣體重疊的第二區域，第一區域的至少一部分較佳為與第五絕緣體接觸，並且第一區域的氫濃度和/或氮濃度較佳為高於第二區域。另外，第一區域較佳為包括與第四絕緣體及第二絕緣體重疊的部分。
在上述結構中，第四絕緣體及第八絕緣體較佳為包含氧化鋁或氧化鉿。另外，第三絕緣體及第七絕緣體較佳為包含氧化鋁或氧化鉿。另外，第三絕緣體及第七絕緣體的每一個的厚度較佳為大於第四絕緣體及第八絕緣體的每一個的厚度。另外，第二導電體及第五導電體較佳為包含導電氧化物。另外，第五絕緣體較佳為包含氫和氮中的至少一個。另外，第三氧化物與第八氧化物較佳為具有相同的組成。
本發明的一個實施方式是一種半導體裝置的製造方法。該方法包括如下步驟：在基板上形成第一導電體及第二導電體；在第一導電體及第二導電體上形成第一絕緣體；在第一絕緣體上依次形成第一氧化膜及第二氧化膜；藉由將第一氧化膜及第二氧化膜加工為島狀，形成第一氧化物、第一氧化物上的第二氧化物、第三氧化物、第三氧化物上的第四氧化物、第五氧化物及第五氧化物上的第六氧化物；在第一絕緣體及第一氧化物至第六氧化物上形成第三氧化膜；藉由將第三氧化膜加工為島狀，形成覆蓋第一氧化物及第二氧化物的第七氧化物和覆蓋第三氧化物至第六氧化物的第八氧化物；在第一絕緣體及第一氧化物至第八氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；藉由對第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜進行蝕刻，在第七氧化物上形成第二絕緣體、第三導電體、第四導電體及第三絕緣體，在第八氧化物上形成第四絕緣體、第五導電體、第六導電體及第五絕緣體；藉由ALD法，以覆蓋第七氧化物、第八氧化物、第二絕緣體至第五絕緣體及第三導電體至第六導電體的方式形成第三絕緣膜；藉由對第三絕緣膜進行乾蝕刻處理，形成接觸於第二絕緣體的側面、第三導電體的側面、第四導電體的側面及第三絕緣體的側面的第六絕緣體，並形成接觸於第四絕緣體的側面、第五導電體的側面、第六導電體的側面及第五絕緣體的側面的第七絕緣體；以及藉由PECVD法， 以覆蓋第七氧化物、第八氧化物、第三絕緣體、第五絕緣體、第六絕緣體及第七絕緣體的方式形成第八絕緣體。
本發明的一個實施方式是一種半導體裝置的製造方法。該方法包括如下步驟：在基板上形成第一導電體及第二導電體；在第一導電體及第二導電體上形成第一絕緣體；在第一絕緣體上依次形成第一氧化膜及第二氧化膜；藉由在第一氧化膜及第二氧化膜中形成開口，使第一絕緣體的一部分露出；在形成有開口的第一氧化膜及第二氧化膜和露出的第一絕緣體上形成第三氧化膜；藉由將形成有開口的第一氧化膜及第二氧化膜和第三氧化膜加工為島狀，形成第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第七氧化物、第三氧化物、第三氧化物上的第四氧化物、第五氧化物、第五氧化物上的第六氧化物、以及第四氧化物和第六氧化物上的第八氧化物；在第一絕緣體及第一氧化物至第八氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；藉由對第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜進行蝕刻，在第七氧化物上形成第二絕緣體、第三導電體、第四導電體及第三絕緣體，在第八氧化物上形成第四絕緣體、第五導電體、第六導電體及第五絕緣體；藉由ALD法，以覆蓋第七氧化物、第八氧化物、第二絕緣體至第五絕緣體及第三導電體至第六導電體的方式形成第三絕緣膜；藉由對第三絕緣膜進行乾蝕刻處理，形成接觸於第二絕緣體的側面、第三導電體的側面、第四導電體的側面及第三絕緣體的側面的第六絕緣體，並形成接觸於第四絕緣體的側面、第五導電體的側面、第六導電體的側面及第五絕緣體的側面的第七絕緣體；以及藉由PECVD法，以覆蓋第七氧化物、第八氧化物、第三絕緣體、第五絕緣體、第六絕緣體及第七絕緣體的方式形成第八絕緣體。
根據本發明的一個實施方式，可以提供一種具有優良的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。根據本發明的一個實施方式，可以提供一種資料寫入速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種設計彈性高的半 導體裝置。根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的效果。
100‧‧‧電容器
110‧‧‧導電體
112‧‧‧導電體
120‧‧‧導電體
130‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
219‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
225‧‧‧絕緣體
230‧‧‧絕緣體
232‧‧‧絕緣體
246‧‧‧導電體
248‧‧‧導電體
280‧‧‧絕緣體
282‧‧‧絕緣體
286‧‧‧絕緣體
300‧‧‧電晶體
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
311‧‧‧基板
313‧‧‧半導體區域
314a‧‧‧低電阻區域
314b‧‧‧低電阻區域
315‧‧‧絕緣體
316‧‧‧導電體
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
345‧‧‧電晶體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
400‧‧‧絕緣體
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
404a‧‧‧導電體
404b‧‧‧導電體
406‧‧‧氧化物
406a‧‧‧氧化物
406A‧‧‧氧化物
406b‧‧‧氧化物
406B‧‧‧氧化物
406c‧‧‧氧化物
406C‧‧‧氧化膜
409‧‧‧絕緣體
410‧‧‧導電體
410a‧‧‧導電體
410b‧‧‧導電體
411‧‧‧絕緣體
412‧‧‧絕緣體
415‧‧‧絕緣體
415A‧‧‧絕緣膜
418‧‧‧絕緣體
419‧‧‧絕緣體
420‧‧‧絕緣體
422‧‧‧電漿
426a‧‧‧區域
426b‧‧‧區域
426c‧‧‧區域
430‧‧‧絕緣體
432‧‧‧絕緣體
440‧‧‧導電體
440a‧‧‧導電體
440b‧‧‧導電體
441‧‧‧導電體
441a‧‧‧導電體
441b‧‧‧導電體
450‧‧‧導電體
451a‧‧‧導電體
451b‧‧‧導電體
452a‧‧‧導電體
452b‧‧‧導電體
454‧‧‧導電體
500‧‧‧結構
502‧‧‧絕緣體
504‧‧‧導電體
504a‧‧‧導電體
504b‧‧‧導電體
506‧‧‧氧化物
506a‧‧‧氧化物
506a1‧‧‧氧化物
506a2‧‧‧氧化物
506b‧‧‧氧化物
506b1‧‧‧氧化物
506b2‧‧‧氧化物
506c‧‧‧氧化物
510‧‧‧導電體
510a‧‧‧導電體
510b‧‧‧導電體
512‧‧‧絕緣體
518‧‧‧絕緣體
519‧‧‧絕緣體
540‧‧‧導電體
540a‧‧‧導電體
540b‧‧‧導電體
551a‧‧‧導電體
551b‧‧‧導電體
552a‧‧‧導電體
552b‧‧‧導電體
600a‧‧‧記憶單元
600b‧‧‧記憶單元
711‧‧‧基板
712‧‧‧電路區域
713‧‧‧分離區域
714‧‧‧分離線
715‧‧‧晶片
750‧‧‧電子構件
752‧‧‧印刷電路板
754‧‧‧電路板
755‧‧‧引線
1000‧‧‧電晶體
1400‧‧‧DOSRAM
1405‧‧‧控制器
1410‧‧‧行電路
1411‧‧‧解碼器
1412‧‧‧字線驅動器電路
1413‧‧‧列選擇器
1414‧‧‧讀出放大驅動器電路
1415‧‧‧列電路
1416‧‧‧全域感測放大器陣列
1417‧‧‧輸入輸出電路
1420‧‧‧感測放大器陣列
1422‧‧‧記憶單元陣列
1423‧‧‧感測放大器陣列
1425‧‧‧局部記憶單元陣列
1426‧‧‧局部感測放大器陣列
1444‧‧‧開關陣列
1445‧‧‧記憶單元
1446‧‧‧感測放大器
1447‧‧‧全域感測放大器陣列
1500‧‧‧電容器
1601‧‧‧佈線
1602‧‧‧佈線
1603‧‧‧佈線
1604‧‧‧佈線
1605‧‧‧佈線
1606‧‧‧佈線
1607‧‧‧佈線
1608‧‧‧佈線
2000‧‧‧電晶體
2910‧‧‧資訊終端
2911‧‧‧外殼
2912‧‧‧顯示部
2913‧‧‧照相機
2914‧‧‧揚聲器部
2915‧‧‧操作開關
2916‧‧‧外部連接部
2917‧‧‧麥克風
2920‧‧‧膝上型個人電腦
2921‧‧‧外殼
2922‧‧‧顯示部
2923‧‧‧鍵盤
2924‧‧‧指向裝置
2940‧‧‧攝影機
2941‧‧‧外殼
2942‧‧‧外殼
2943‧‧‧顯示部
2944‧‧‧操作開關
2945‧‧‧透鏡
2946‧‧‧連接部
2950‧‧‧資訊終端
2951‧‧‧外殼
2952‧‧‧顯示部
2960‧‧‧資訊終端
2961‧‧‧外殼
2962‧‧‧顯示部
2963‧‧‧腕帶
2964‧‧‧錶扣
2965‧‧‧操作開關
2966‧‧‧輸入輸出端子
2967‧‧‧圖示
2980‧‧‧汽車
2981‧‧‧車體
2982‧‧‧車輪
2983‧‧‧儀表板
2984‧‧‧燈
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3006‧‧‧佈線
3007‧‧‧佈線
3008‧‧‧佈線
3009‧‧‧佈線
3010‧‧‧佈線
3110‧‧‧OS-FPGA
3111‧‧‧控制器
3112‧‧‧字線驅動器
3113‧‧‧資料驅動器
3115‧‧‧可程式區域
3117‧‧‧IOB
3119‧‧‧核心
3120‧‧‧LAB
3121‧‧‧PLE
3123‧‧‧LUT塊
3124‧‧‧暫存器塊
3125‧‧‧選擇器
3126‧‧‧CM
3127‧‧‧功率開關
3128‧‧‧CM
3130‧‧‧SAB
3131‧‧‧SB
3133‧‧‧PRS
3135‧‧‧CM
3137‧‧‧記憶體電路
3137B‧‧‧記憶體電路
3140‧‧‧OS-FF
3141‧‧‧FF
3142‧‧‧影子暫存器
3143‧‧‧記憶體電路
3143B‧‧‧記憶體電路
3188‧‧‧反相器電路
3189‧‧‧反相器電路
5400‧‧‧半導體裝置
5401‧‧‧CPU核
5402‧‧‧功率控制器
5403‧‧‧功率開關
5404‧‧‧快取記憶體
5405‧‧‧匯流排介面
5406‧‧‧調式介面
5407‧‧‧控制裝置
5408‧‧‧PC
5409‧‧‧管線暫存器
5410‧‧‧管線暫存器
5411‧‧‧ALU
5412‧‧‧暫存器檔案
5421‧‧‧電源管理單元
5422‧‧‧週邊電路
5423‧‧‧資料匯流排
5500‧‧‧半導體裝置
5501‧‧‧記憶體電路
5502‧‧‧記憶體電路
5503‧‧‧記憶體電路
5504‧‧‧電路
5509‧‧‧電晶體
5510‧‧‧電晶體
5512‧‧‧電晶體
5513‧‧‧電晶體
5515‧‧‧電晶體
5517‧‧‧電晶體
5518‧‧‧電晶體
5519‧‧‧電容器
5520‧‧‧電容器
5540‧‧‧佈線
5541‧‧‧佈線
5542‧‧‧佈線
5543‧‧‧佈線
5544‧‧‧佈線
在圖式中：圖1A和圖1B是根據本發明的一個實施方式的半導體裝置的剖面圖；圖2是根據本發明的一個實施方式的半導體裝置的俯視圖；圖3A和圖3B是根據本發明的一個實施方式的半導體裝置的剖面圖；圖4A和圖4B是根據本發明的一個實施方式的半導體裝置的剖面圖；圖5A至圖5D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖6A至圖6D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖7A至圖7D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖8A至圖8D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖9A至圖9D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖10A至圖10D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖11A至圖11D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖12A至圖12C是說明根據本發明的一個實施方式的金屬氧化物的原子個數比的範圍的圖；圖13A和圖13B是根據本發明的一個實施方式的半導體裝置的電路圖 及剖面圖；圖14A和圖14B是根據本發明的一個實施方式的半導體裝置的剖面圖；圖15是根據本發明的一個實施方式的半導體裝置的俯視圖；圖16A和圖16B是根據本發明的一個實施方式的半導體裝置的剖面圖；圖17A至圖17D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖18A至圖18D是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖19是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖20是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖21是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖22是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖23是示出根據本發明的一個實施方式的記憶體裝置的結構實例的方塊圖；圖24A和圖24B是示出根據本發明的一個實施方式的記憶體裝置的結構實例的方塊圖及電路圖；圖25A至圖25C是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖；圖26A和圖26B是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖和電路圖，圖26C是示出半導體裝置的工作實例的時序圖；圖27是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖；圖28A是示出根據本發明的一個實施方式的半導體裝置的結構實例的電路圖，圖28B是示出半導體裝置的工作實例的時序圖；圖29是示出根據本發明的一個實施方式的半導體裝置的方塊圖；圖30是示出根據本發明的一個實施方式的半導體裝置的電路圖； 圖31A和圖31B是根據本發明的一個實施方式的半導體晶圓的俯視圖；圖32A是說明電子構件的製程例子的流程圖，圖32B是電子構件的立體示意圖；圖33A至圖33F是示出根據本發明的一個實施方式的電子裝置的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，尤其在俯視圖(也稱為平面圖)或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、 差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且藉由通道區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，有時源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度 (以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS(Density of States：態密度)變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在半導體是氧化物半導體時，有時例如由於雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本說明書等中，氧氮化矽膜是指氧含量大於氮含量的化合物膜。例如，較佳的是，氧的濃度為55原子%以上且65原子%以下，氮的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。另外，氮氧化矽膜是指氮含量大於氧含量的化合物膜。例如，較佳的是，氮的濃 度為55原子%以上且65原子%以下，氧的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。
另外，除非特別敘述，本說明書等所示的電晶體為場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道型電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
注意，在本說明書中，障壁膜是指具有抑制水或氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含氧化物或氧化物半 導體的電晶體。
實施方式1
〈半導體裝置的結構實例1〉
下面，說明根據本發明的一個實施方式的包括電晶體1000及電晶體2000的半導體裝置的一個例子。
圖1A和圖1B是包括電晶體1000及電晶體2000的半導體裝置的剖面圖，圖2是該半導體裝置的俯視圖。在此，圖1A是沿著圖2中的A1-A2的點劃線的部分的剖面圖，也是電晶體1000的通道長度方向的剖面圖。此外，圖1B是沿著圖2中的A3-A4的點劃線的部分的剖面圖，也是電晶體1000的通道寬度方向的剖面圖。在圖2的俯視圖中，為了明確起見，省略部分組件。
形成在基板(未圖示)上的電晶體1000及電晶體2000具有彼此不同的結構。例如，當背閘極電壓及頂閘極電壓為0V時，電晶體2000的汲極電流Icut可以比電晶體1000小。在本說明書等中，Icut是指控制電晶體的切換工作的閘極的電壓為0V時的汲極電流。使用電晶體2000作為切換元件，來可以控制電晶體1000的背閘極的電位。由此，藉由在使電晶體1000的背閘極連接的節點具有所希望的電位之後使電晶體2000成為關閉狀態，可以抑制與電晶體1000的背閘極連接的節點的電荷消失。
下面，參照圖1A至圖4B說明電晶體1000及電晶體2000的結構。
[電晶體1000]
如圖1A和圖1B所示，電晶體1000包括：配置在基板(未圖示)上的絕緣體401及絕緣體301；以嵌入在絕緣體401及絕緣體301中的方式配置的導電體410；配置在絕緣體301及導電體410上的絕緣體302；配置在絕緣體302上的絕緣體303；配置在絕緣體303上的絕緣體402；配置在絕緣體402上的氧化物406a；以與氧化物406a的頂面中的至少一部分接觸的方式配置的氧化物406b；配置在氧化物406b上的氧化物406c；配置在氧化物406c上的絕緣體412；配置在絕緣體412上的導電體404a；配置在導電 體404a上的導電體404b；配置在導電體404b上的絕緣體419；以與絕緣體412、導電體404a、導電體404b及絕緣體419的側面接觸的方式配置的絕緣體418；以與氧化物406c的頂面接觸且與絕緣體418的側面接觸的方式配置的絕緣體409。在此，如圖1A所示，絕緣體418的頂面較佳為與絕緣體419的頂面大致對齊。以下，有時將氧化物406a、氧化物406b及氧化物406c總稱為氧化物406。此外，絕緣體409較佳為覆蓋絕緣體419、導電體404、絕緣體418及氧化物406。
注意，在電晶體1000中示出了氧化物406a、氧化物406b及氧化物406c的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有氧化物406b和氧化物406c的結構。另外，有時將導電體404a及導電體404b總稱為導電體404。注意，在電晶體1000中示出了導電體404a和導電體404b的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有導電體404b的結構。
另外，電晶體1000可以採用在基板上配置有絕緣體400的結構。此外，可以採用在絕緣體400上配置有絕緣體432的結構。另外，可以採用包括在絕緣體432上配置的絕緣體430及以嵌入在絕緣體430中的方式設置的導電體440的結構。此外，可以在絕緣體430上配置絕緣體401，並在絕緣體401上配置絕緣體301。
在導電體440中，以與絕緣體430的開口內壁接觸的方式形成有導電體440a，並在導電體440a的內側形成有導電體440b。在此，導電體440a及導電體440b的頂面高度與絕緣體430的頂面高度可以大致相同。雖然在電晶體1000中示出導電體440a及導電體440b的疊層結構，但是本發明不侷限於此。例如，也可以只設置導電體440b。
導電體410較佳為以接觸於導電體440上且與氧化物406及導電體404重疊的方式設置。在導電體410中，以與絕緣體401及絕緣體301的開口內壁接觸的方式形成有導電體410a，並在導電體410a的內側形成有導電體410b。因此，導電體410a較佳為與導電體440b接觸。在此，導電體410a及導電體410b的頂面的高度與絕緣體301的頂面的高度可以大致相同。注意，在電晶體1000中示出了導電體410a和導電體410b的疊層結構，但是 本發明不侷限於此。例如，可以採用只設置有導電體410b的結構。
導電體404可被用作頂閘極(有時稱為第一閘極)，導電體410可被用作背閘極(有時稱為第二閘極)。藉由不跟頂閘極聯動而獨立地改變背閘極的電位，可以改變電晶體1000的臨界電壓。尤其是，藉由對背閘極施加負電位，可以使電晶體1000的臨界電壓大於0V，降低關態電流，並且使Icut極小。
導電體440與導電體404同樣地在通道寬度方向上延伸，並被用作對導電體410(亦即，背閘極)施加電位的佈線。在此，藉由以層疊於被用作背閘極的佈線的導電體440上的方式設置嵌入在絕緣體401及絕緣體301中的導電體410，可以將絕緣體401及絕緣體301等設置在導電體440與導電體404之間，由此可以降低導電體440與導電體404之間的寄生電容，並可以提高絕緣耐壓。藉由降低導電體440與導電體404之間的寄生電容，可以提高電晶體的切換速度，而可以實現具有高頻率特性的電晶體。此外，藉由提高導電體440與導電體404之間的絕緣耐壓，可以提高電晶體1000的可靠性。因此，絕緣體401及絕緣體301的厚度較佳為大。此外，導電體440的延伸方向不侷限於此，例如也可以在電晶體1000的通道長度方向上延伸。
在此，作為導電體410a及導電體440a較佳為使用具有抑制水或氫等雜質透過(不容易透過)的功能的導電材料。作為導電體410a及導電體440a，例如可以使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制水或氫等雜質從絕緣體432的下層經過導電體440及導電體410擴散到上層。導電體410a及導電體440a較佳為具有抑制透過氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N2O、NO及NO2等)、銅原子等雜質、氧(例如氧原子及氧分子等)中的至少一個的功能。另外，上述內容同樣也適用於以下關於具有抑制雜質透過的功能的導電材料的記載。藉由使導電體410a及導電體440a具有抑制氧透過的功能，可以防止因導電體410b及導電體44b氧化而導致導電率的下降。
作為導電體410b，較佳為使用以鎢、銅或鋁為主要成分的導電材料。另外，雖然未圖示，但是導電體410b可以採用疊層結構，例如可以為鈦或 氮化鈦與上述導電材料的疊層。
此外，由於導電體440b被用作佈線，所以較佳為使用其導電性比導電體410b高的導電體，例如，可以使用以銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體440b也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。
另外，也可以與導電體440相同的方式設置導電體441。導電體441設置在形成於絕緣體400、絕緣體432及絕緣體430中的開口中。導電體441的形成在與絕緣體430相同的層中的部分被用作佈線，導電體441的形成在與絕緣體400及絕緣體432相同的層中的部分被用作插頭。在導電體441中，以接觸於上述開口的內壁的方式形成有導電體441a，並且在導電體441a的內側形成有導電體441b。作為導電體441a，可以使用與導電體440a同樣的導電體。此外，作為導電體441b，可以使用與導電體440b同樣的導電體。另外，導電體441a及導電體441b的頂面的高度可以與絕緣體430的頂面的高度大致相同。
導電體441可以與位於絕緣體400之下的佈線、電路元件、半導體元件等連接。另外，藉由在導電體441上設置與此同樣的佈線和插頭，可以使導電體441與位於上層的佈線、電路元件、半導體元件等連接。
絕緣體432及絕緣體401可以被用作防止水或氫等雜質從下層混入電晶體的阻擋絕緣膜。作為絕緣體432及絕緣體401，較佳為使用具有抑制水或氫等雜質透過的功能的絕緣材料。例如，作為絕緣體432及絕緣體401，較佳為分別使用氧化鋁及氮化矽等。由此，可以抑制氫、水等雜質擴散到絕緣體432及絕緣體401的上層。絕緣體432及絕緣體401較佳為具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N2O、NO及NO2等)、銅原子等雜質中的至少一個透過的功能。另外，上述內容同樣也適用於以下關於具有抑制雜質透過的功能的絕緣材料的記載。
此外，作為絕緣體432及絕緣體401，較佳為使用具有抑制氧(例如，氧原子或氧分子等)透過的功能的絕緣材料。由此，可以抑制絕緣體402等所包含的氧擴散到下方。
此外，藉由在導電體440上層疊導電體410，可以在導電體440與導電體410之間設置絕緣體401。在此，即使作為導電體440b使用銅等容易擴散的金屬，藉由作為絕緣體401設置氮化矽等也可以防止該金屬擴散到絕緣體401上方的層。
此外，作為絕緣體303，較佳為使用具有可以抑制水或氫等雜質以及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以抑制水或氫等雜質從絕緣體303的下層擴散到絕緣體303的上層。同時，也可以抑制絕緣體402等所包含的氧擴散到下方。
此外，較佳為減少絕緣體402中的水、氫或氮氧化物等雜質的濃度。例如，絕緣體402的氫脫離量在熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))中的50℃至500℃的範圍內，換算為每絕緣體402的面積的氫分子為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下，即可。另外，絕緣體402較佳為藉由加熱而使氧釋放的絕緣體形成。
絕緣體412可以被用作第一閘極絕緣膜，絕緣體302、絕緣體303以及絕緣體402可被用作第二閘極絕緣膜。注意，在電晶體1000中說明了絕緣體302、絕緣體303以及絕緣體402的疊層結構，但是本發明不侷限於此。例如，既可以採用由絕緣體302、絕緣體303和絕緣體402中的任何兩層形成的疊層結構，又可以採用由絕緣體302、絕緣體303和絕緣體402中的任何一層形成的結構。
在氧化物406中，依次層疊有氧化物406a、氧化物406b及氧化物406c。氧化物406a的側面與氧化物406b的側面較佳為大致對齊。此外，氧化物406b的側面與氧化物406a的側面較佳為形成一個面。氧化物406c較佳為以覆蓋氧化物406a及氧化物406b的方式形成。例如，氧化物406c以接觸於氧化物406a的側面、氧化物406b的頂面及側面、以及絕緣體402的頂面的一部分的方式形成。在此，在從頂面看到氧化物406c時，氧化物406c的側面位於氧化物406a及氧化物406b的側面的外側。
作為氧化物406較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。較佳為使用其能隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能隙較寬的金屬氧化物，可以降低電晶體的關態電流。
由於使用氧化物半導體的電晶體在非導通狀態下的洩漏電流非常小，所以可以提供一種功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體為包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在此，用於氧化物406a的金屬氧化物的構成元素中的元素M的原子個數比較佳為大於用於氧化物406b的金屬氧化物的構成元素中的元素M的原子個數比。另外，用於氧化物406a的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於用於氧化物406b的金屬氧化物中的相對於In的元素M的原子個數比。此外，用於氧化物406b的金屬氧化物中的相對於元素M的In的原子個數比較佳為大於用於氧化物406a的金屬氧化物中的相對於元素M的In的原子個數比。注意，作為氧化物406c，可以使用能夠用作氧化物406a或氧化物406b的金屬氧化物。下面，說明作為氧化物406c使用能夠用作氧化物406a的金屬氧化物的情況。
較佳的是，藉由將上述金屬氧化物用於氧化物406a及氧化物406c，使氧化物406a及氧化物406c的導帶底的能量高於氧化物406b的導帶底的能量低的區域的導帶底的能量。換言之，氧化物406a及氧化物406c的電子親和力較佳為小於氧化物406b的導帶底的能量低的區域的電子親和力。
在此，在氧化物406a、氧化物406b及氧化物406c中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為此，較佳為降低形成在氧化物406a與氧化物406b的介面以及氧化物406b與氧化物406c的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物406a與氧化物406b、以及氧化物406b與氧化物406c包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物406b為In-Ga-Zn氧化物的情況下，作為氧化物406a及氧化物406c較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。
此時，載子的主要路徑成為形成在氧化物406b中的窄隙部分。因為可以降低氧化物406a與氧化物406b的介面以及氧化物406b與氧化物406c的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。
在此，圖3A和圖3B示出圖1A所示的氧化物406附近的放大圖。如圖3A和圖3B所示，氧化物406包括區域426a、區域426b及區域426c。如圖3A和圖3B所示，區域426a夾在區域426b和區域426c之間。區域426b及區域426c是藉由形成絕緣體409成為低電阻的區域，其導電性比區域426a高。對區域426b及區域426c添加形成絕緣體409時的氛圍所包含的氫或氮等雜質元素。由此，藉由以氧化物406中的與絕緣體409接觸的區域為中心由被添加的雜質元素形成氧缺陷，並且使該雜質元素進入氧缺陷，可以使載子密度增高並且使電阻降低。
因此，區域426b及區域426c中的氫和氮中至少一種的濃度較佳為比區域426a高。可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量氫或氮的濃度。在此，作為區域426a的氫或氮的濃度， 測量氧化物406b的與絕緣體412重疊的區域的中央附近(例如，氧化物406b的從絕緣體412的通道長度方向的兩側面的距離大致相等的部分)的氫或氮的濃度即可。
另外，藉由對區域426b及區域426c添加形成氧缺陷的元素或者被氧缺陷俘獲的元素，可以實現低電阻化。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，區域426b及區域426c可以採用包含上述元素中的一種或多種的結構。
此外，在氧化物406a及氧化物406c中，區域426b及區域426c的相對於元素M的In原子個數比較佳為與氧化物406b的相對於元素M的In原子個數比大致相同。換言之，在氧化物406a及氧化物406c中，區域426b及區域426c的相對於元素M的In原子個數比較佳為大於區域426a的相對於元素M的In原子個數比。因此，在氧化物406中，藉由提高銦含量，可以提高電子移動率，而實現低電阻化。即使在電晶體1000的製程中氧化物406c的厚度變薄，而氧化物406的電阻變大，也在區域426b及區域426c中氧化物406的電阻充分低，由此可以將區域426b及區域426c用作源極區域及汲極區域。例如，即使氧化物406c被去除而氧化物406b的厚度變薄，也在區域426b及區域426c中氧化物406a的電阻充分低，由此可以將氧化物406的區域426b及區域426c用作源極區域及汲極區域。
如圖3A和圖3B所示，區域426b及區域426c形成在氧化物406中的至少與絕緣體409接觸的區域。在此，氧化物406b的區域426b可被用作源極區域和汲極區域中的一個，氧化物406b的區域426c可被用作源極區域和汲極區域中的另一個。另外，氧化物406b的區域426a可被用作通道形成區域。
在圖1A、圖3A及圖3B等中，區域426a、區域426b以及區域426c形成在氧化物406a、氧化物406b及氧化物406c中，但是不侷限於此，例如上述區域可以至少在氧化物406b中形成。另外，在圖1A、圖3A及圖3B等中示出區域426a與區域426b的邊界以及區域426a與區域426c的邊界大致垂直於氧化物406的頂面，但是本實施方式不侷限於此。例如，區 域426b及區域426c在氧化物406b的表面附近有時是突出到導電體404一側的形狀，並且在氧化物406a的下方附近有時是縮向導電體451a一側或導電體451b一側的形狀。
在電晶體1000中，如圖3A所示，區域426b及區域426c較佳為形成在氧化物406中的與絕緣體409接觸的區域以及與絕緣體418和絕緣體412的兩端附近重疊的區域。此時，區域426b及區域426c中的與導電體404重疊的部分被用作所謂重疊區域(也稱為Lov區域)。藉由採用具有Lov區域的結構，氧化物406的通道形成區域與源極區域及汲極區域之間不會形成高電阻區域，因此可以提高電晶體的通態電流及移動率。
但是，本實施方式所示的半導體裝置不侷限於此。例如，如圖3B所示，區域426b及區域426c也可以形成在氧化物406的與絕緣體409及絕緣體418重疊的區域。換言之，圖3B所示的結構是導電體404的通道長度方向上的寬度與區域426a的寬度大致一致的結構。當採用圖3B所示的結構時，在源極區域與汲極區域之間沒有形成高電阻區域，由此可以提高電晶體的通態電流(on-state current)。此外，當採用圖3B所示的結構時，在通道長度方向上源極區域及汲極區域不與閘極重疊，由此可以抑制不需要的電容的形成。
如此，藉由適當地選擇區域426b及區域426c的範圍，可以根據電路設計，容易地提供一種具有滿足要求的電特性的電晶體。
絕緣體412較佳為以與氧化物406c的頂面接觸的方式配置。絕緣體412較佳為使用藉由加熱而使氧釋放的絕緣體形成。藉由以與氧化物406c的頂面接觸的方式設置上述絕緣體412，可以有效地將氧供應到氧化物406b的區域426a。此外，與絕緣體402同樣，較佳為減少絕緣體412中的水或氫等雜質的濃度。絕緣體412的膜的厚度較佳為1nm以上且20nm以下，例如可以為1nm左右。
絕緣體412較佳為包含氧。例如，利用熱脫附譜分析法(TDS法)，在100℃以上且700℃以下或者100℃以上且500℃以下的表面溫度範圍內，換算為絕緣體412的單位面積的氧分子的氧脫離量為1×1014molecules/cm2以 上，較佳為2×1014molecules/cm2以上，更佳為4×1014molecules/cm2以上，即可。
絕緣體412、導電體404及絕緣體419包括與氧化物406b重疊的區域。另外，較佳的是，絕緣體412、導電體404a、導電體404b及絕緣體419的側面大致對齊。
作為導電體404a，較佳為使用導電氧化物。例如，可以使用能夠被用作氧化物406a或氧化物406b的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體404a，可以抑制氧向導電體404b透過並防止因氧化導致的導電體404b的電阻值的增加。
另外，藉由利用濺射法形成上述導電氧化物，可以對絕緣體412添加氧並將氧供應到氧化物406b。由此，可以減少氧化物406的區域426a中的氧缺陷。
作為導電體404b，例如可以使用鎢等金屬。另外，作為導電體404b，可以使用能夠將氮等雜質供應到導電體404a而提高導電體404a的導電性的導電體。作為導電體404b，例如較佳為使用氮化鈦。另外，導電體404b可以採用在氮化鈦等金屬氮化物上層疊鎢等金屬的疊層結構。
在此，被用作閘極電極的導電體404隔著絕緣體412以覆蓋氧化物406b的區域426a附近的頂面及通道寬度方向的側面的方式設置。因此，可以由被用作閘極電極的導電體404的電場電圍繞氧化物406b的區域426a附近的頂面及通道寬度方向的側面。將由導電體404的電場電圍繞通道形成區域的電晶體的結構稱為surrounded channel(s-channel)結構。因此，由於在氧化物406b的區域426a附近的頂面及通道寬度方向的側面上形成通道，所以能夠在源極與汲極之間流過大電流，可以增大導通時的電流(通態電流)。另外，因為氧化物406b的區域426a附近的頂面及通道寬度方向的側面由導電體404的電場圍繞，所以可以減少非導通時的洩漏電流(關態電流)。
較佳為在導電體404b上配置絕緣體419。較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體412的側面的位置與絕緣體419、導電體404a及導電體404b的側面的位置大致對齊。較佳的是，利用原子層沉積(ALD：Atomic Layer Deposition)法形成絕緣體419。由此，可以以1nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右的厚度形成絕緣體419。在此，作為絕緣體419較佳為使用具有可以抑制水或氫等雜質以及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。
絕緣體418與絕緣體412、導電體404及絕緣體419的側面接觸。此外，絕緣體418的頂面較佳為與絕緣體419的頂面大致對齊。絕緣體418較佳為利用ALD法形成。由此，可以形成其厚度為1nm以上且20nm以下左右，較佳為1nm以上且3nm以下左右，例如為1nm的絕緣體418。
在此，與絕緣體419同樣，作為絕緣體418較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止絕緣體412中的氧擴散到外部。另外，可以抑制水或氫等雜質從絕緣體412的端部侵入到氧化物406。
如此，藉由設置絕緣體418及絕緣體419，可以由具有抑制水或氫等雜質及氧的透過的功能的絕緣體覆蓋導電體404的頂面及側面和絕緣體412的側面。由此，可以防止水或氫等雜質經過導電體404及絕緣體412混入氧化物406中。如此，絕緣體418被用作保護閘極電極及閘極絕緣膜的側面的側面阻擋物，絕緣體419被用作保護閘極電極的頂面的頂面阻擋物。
如上所述，氧化物406中的區域426b及區域426c藉由在形成絕緣體409時添加的雜質元素形成。當使電晶體微型化而使其通道長度為10nm以上且30nm以下左右時，有源極區域或汲極區域所包含的雜質元素擴散而使源極區域和汲極區域電導通的擔憂。針對於此，如本實施方式所示，藉由形成絕緣體418及絕緣體419，可以抑制水或氫等雜質混入絕緣體412及導電體404中並防止絕緣體412中的氧擴散到外部，所以可以防止在閘極電壓為0V時源極區域與汲極區域電導通。
此外，如本實施方式所示，藉由形成絕緣體418，可以放大氧化物406 的與絕緣體409接觸的區域之間的距離，所以可以防止源極區域與汲極區域電導通。再者，藉由利用ALD法形成絕緣體418，可以使氧化物406的膜的厚度與微型化通道長度相同或更薄，這樣可以防止源極區域和汲極區域之間的距離過大而可以增大電阻。
較佳為在利用ALD法形成絕緣膜後進行各向異性蝕刻，以留下該絕緣膜中的與絕緣體412、導電體404及絕緣體419的側面接觸的部分的方式形成絕緣體418。由此，可以容易形成上述厚度薄的絕緣體418。此時，藉由在導電體404上設置絕緣體419，即使因該各向異性蝕刻該絕緣體419的一部分被去除，也可以充分留下絕緣體418的與絕緣體412及導電體404接觸的部分。
ALD法中使用的前驅物有時包含碳等雜質。因此，絕緣體418及/或絕緣體419有時包含碳等雜質。例如，在利用濺射法形成絕緣體432且利用ALD法形成絕緣體418及/或絕緣體419的情況下，當使用氧化鋁形成絕緣體418及/或絕緣體419和絕緣體432時，有時絕緣體418及/或絕緣體419所包含的碳等雜質比絕緣體432多。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)測定。
以覆蓋絕緣體419、絕緣體418、氧化物406及絕緣體402的方式設置絕緣體409。在此，以與絕緣體419及絕緣體418的頂面以及絕緣體418的側面接觸的方式設置絕緣體409。作為絕緣體409，如上所述，因為是藉由對氧化物406添加氫或氮等雜質來形成區域426b及區域426c，由此，絕緣體409較佳為包含氫和氮中的至少一種。
另外，絕緣體409較佳為以與氧化物406b的頂面以及氧化物406b的側面及氧化物406a的側面接觸的方式設置。由此，在區域426b及區域426c中，可以降低氧化物406a的側面、氧化物406b的側面及氧化物406c的側面的電阻。
另外，作為絕緣體409，較佳為使用具有抑制水或氫等雜質或者氧透過的功能的絕緣材料。例如，作為絕緣體409，較佳為使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等。藉由形成上述絕緣體409，可以防止氧透 過絕緣體409進入，對區域426b及區域426c的氧缺陷供應氧而載子密度降低。另外可以防止水或氫等雜質透過絕緣體409進入而使區域426b及區域426c過度擴大到區域426a一側。
較佳為在絕緣體409上設置有絕緣體415。另外，與絕緣體402等相同，較佳為減少絕緣體415的膜中的水或氫等雜質的濃度。此外，也可以在絕緣體415上設置與絕緣體432同樣的絕緣體。
導電體451a和導電體451b配置在形成於絕緣體415及絕緣體409中的開白。導電體451a和導電體451b較佳為以夾著導電體404彼此對置的方式設置。注意，可以使導電體451a及導電體451b的頂面的高度大致一致。
在此，以與絕緣體415及絕緣體409的開口內壁接觸的方式形成有導電體450a。氧化物406的區域426b位於該開口的底部的至少一部分，並且，導電體451a與區域426b接觸。同樣地，以與絕緣體415及絕緣體409的開口內壁接觸的方式形成有導電體451b。氧化物406的區域426c位於該開口的底部的至少一部分，並且，導電體451b與區域426c接觸。
作為導電體451a及導電體451b，較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體451a及導電體451b也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。
導電體451a與被用作電晶體1000的源極區域和汲極區域中的一個的區域426b接觸，導電體451b與被用作電晶體1000的源極區域和汲極區域中的另一個的區域426c接觸。因此，導電體451a可以被用作源極電極和汲極電極中的一個，導電體451b可以被用作源極電極和汲極電極中的另一個。由於區域426b及區域426c的電阻低，所以可以降低導電體451a與區域426b的接觸電阻以及導電體451b與區域426c的接觸電阻，從而可以提高電晶體1000的通態電流。
在此，圖4A示出在圖2中以點劃線A5-A6表示的部分的剖面圖。注意，雖然圖4A示出導電體451a的剖面圖，但是導電體451b的結構也是同 樣的。
如圖1A及圖4A所示，導電體451a(導電體451b)至少接觸於氧化物406的頂面，較佳為還接觸於氧化物406的側面。尤其是，如圖4A所示，導電體451a(導電體451b)較佳為接觸於氧化物406的通道寬度方向上的A5一側的側面和A6一側的側面中的兩個或一個。此外，如圖1A所示，導電體451a(導電體451b)也可以接觸於氧化物406的通道長度方向上的A1一側(A2一側)的側面。如此，藉由使導電體451a(導電體451b)接觸於氧化物406的頂面及氧化物406的側面，無需增加導電體451a(導電體451b)與氧化物406的接觸部的頂部面積，就可以增大接觸部的接觸面積，而降低導電體451a(導電體451b)與氧化物406的接觸電阻。由此，可以在實現電晶體的源極電極及汲極電極的微型化的同時提高通態電流。
在此，在氧化物406中，氧化物406a及氧化物406b被氧化物406c覆蓋，因此導電體451a(導電體451b)接觸於氧化物406c。
在圖4A中，設置在開口中的導電體只是導電體451a(導電體451b)，但是本實施方式不侷限於此。如圖4B所示，也可以採用以接觸於絕緣體415及絕緣體409的開口的內壁的方式形成有導電體450，並且在導電體450的內側形成有導電體451a(導電體451b)的結構。由此，導電體451a(導電體451b)藉由導電體450電連接於區域426b(區域426c)。
在此，與導電體410a等同樣地，作為導電體450較佳為使用具有抑制水或氫等雜質透過的功能的導電材料。例如，可以使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等的單層或疊層。由此，可以抑制水或氫等雜質從絕緣體415的上層經過導電體451a及導電體451b混入到氧化物406。
較佳為以與導電體451a的頂面接觸的方式配置導電體452a，並且以與導電體451b的頂面接觸的方式配置導電體452b。導電體452a及導電體452b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體452a及導電體452b也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。此外，導電體452a及導電體452b也可以與導電體440等同樣地以嵌入在設置於絕緣體中的開口中的方式形成。
[電晶體2000]
接著，說明具有與電晶體1000不同的電特性的電晶體2000。電晶體2000是可以與上述電晶體1000同時製造的電晶體，電晶體2000較佳為形成在與電晶體1000相同的層中。藉由與電晶體1000同時製造電晶體2000，無需增加多餘的製程就可以製造電晶體2000。
如圖1A所示，電晶體2000包括：配置在基板(未圖示)上的絕緣體401及絕緣體301；以嵌入在絕緣體401及絕緣體301中的方式配置的導電體510；配置在絕緣體301及導電體510上的絕緣體302；配置在絕緣體302上的絕緣體303；配置在絕緣體303上的絕緣體402；配置在絕緣體402上的彼此離開的氧化物506a1及氧化物506a2；以與氧化物506a1的頂面接觸的方式配置的氧化物506b1；以與氧化物506a2的頂面接觸的方式配置的氧化物506b2；以與絕緣體402的頂面、氧化物506a1及氧化物506a2的側面、以及氧化物506b1及氧化物506b2的側面和頂面接觸的方式配置的氧化物506c；配置在氧化物506c上的絕緣體512；配置在絕緣體512上的導電體504a；配置在導電體504a上的導電體504b；配置在導電體504b上的絕緣體519；以與絕緣體512、導電體504a、導電體504b及絕緣體519的側面接觸的方式配置的絕緣體518；以與氧化物506c的頂面接觸且與絕緣體518的側面接觸的方式配置的絕緣體409。在此，如圖1A所示，絕緣體518的頂面較佳為與絕緣體519的頂面大致對齊。此外，絕緣體409較佳為覆蓋絕緣體519、導電體504、絕緣體518及氧化物506。較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體512的側面的位置與絕緣體519、導電體504a及導電體504b的側面的位置大致對齊。
以下，有時將氧化物506a1、氧化物506a2、氧化物506b1、氧化物506b2及氧化物506c總稱為氧化物506。注意，在電晶體2000中示出了導電體504a和導電體504b的疊層結構，但是本發明不侷限於此。例如，可以採用只設置有導電體504b的結構。
在此，構成電晶體2000的導電體、絕緣體及氧化物可以藉由與構成在與電晶體2000相同的層中的電晶體1000的導電體、絕緣體及氧化物相同的製程形成。因此，導電體540(導電體540a及導電體540b)對應於導電 體440(導電體440a及導電體440b)，氧化物506(氧化物506a1、氧化物506a2、氧化物506b1、氧化物506b2及氧化物506c)對應於氧化物406(氧化物406a、氧化物406b及氧化物406c)，絕緣體512對應於絕緣體412，導電體504(導電體504a及導電體504b)對應於導電體404(導電體404a及導電體404b)，絕緣體519對應於絕緣體419，絕緣體518對應於絕緣體418。由此，構成電晶體2000的導電體、絕緣體及氧化物可以使用與電晶體1000同樣的材料形成，可以參照電晶體1000的結構。
另外，可以採用包括在絕緣體432上配置的絕緣體430及以嵌入在絕緣體430中的方式設置的導電體540的結構。在導電體540中，以與絕緣體430的開口內壁接觸的方式形成有導電體540a，並在導電體540a的內側形成有導電體540b。導電體540(導電體540a及導電體540b)對應於導電體440(導電體440a及導電體440b)，可以使用相同的材料形成，可以參照導電體440的結構。
另外，導電體551a和導電體551b配置在形成於絕緣體415及絕緣體409中的開口。導電體551a和導電體551b較佳為以夾著導電體504彼此對置的方式設置。導電體551a及導電體551b對應於導電體451a及導電體451b，可以使用相同的材料形成，可以參照導電體451a及導電體451b的結構。
另外，較佳為以與導電體551a的頂面接觸的方式配置導電體552a，並且以與導電體551b的頂面接觸的方式配置導電體552b。導電體552a及導電體552b對應於導電體452a及導電體452b，可以使用相同的材料形成，可以參照導電體452a及導電體452b的結構。
氧化物506c較佳為以覆蓋氧化物506a1、氧化物506b1、氧化物506a2及氧化物506b2的方式形成。另外，氧化物506a1的側面與氧化物506b1的側面較佳為大致對齊，氧化物506a2的側面與氧化物506b2的側面較佳為大致對齊。例如，氧化物506c以接觸於氧化物506a1及氧化物506a2的側面、氧化物506b1及氧化物506b2的頂面及側面、以及絕緣體402的頂面的一部分的方式形成。在此，在從頂面看到氧化物506c時，氧化物506c的側面位於氧化物506a1的側面及氧化物506b1的側面、以及氧化物506a2的側面及氧化物506b2的側面的外側。
氧化物506a1及氧化物506b1以及氧化物506a2及氧化物506b2以隔著導電體510、氧化物506c、絕緣體512以及導電體504彼此相對的方式形成。
氧化物506具有與絕緣體409接觸的區域，並且，與電晶體1000中的區域426b及區域426c相同，該區域及其附近的電阻得到降低。因此，氧化物506a1、氧化物506b1及氧化物506c的一部分或氧化物506a2、氧化物506b2及氧化物506c的其他部分可以被用作電晶體2000的源極區域和汲極區域中的一個。
氧化物506c中的氧化物506a1和氧化物506a2之間以及氧化物506b1和氧化物506b2之間的區域被用作通道形成區域。在此，較佳為使氧化物506a1及氧化物506a2與氧化物506b1及氧化物506b2之間的距離大，例如較佳為大於電晶體1000的導電體404的通道長度方向的長度。因此，可以減少電晶體2000的關態電流。
電晶體2000中的氧化物506c可以使用與電晶體1000中的氧化物406c相同的材料而形成。也就是說，作為氧化物506c，可以使用能夠用作氧化物406a或氧化物406b的金屬氧化物。例如，當作為氧化物506c使用In-Ga-Zn氧化物時，可以將原子個數比設定為In：Ga：Zn=1：3：2、4：2：3、1：1：1或1：3：4等。
此外，用於電晶體的氧化物506c較佳為具有與氧化物406b不同的電特性。因此，例如，在氧化物506c和氧化物406b中，氧化物的材料、氧化物中的元素的含有比率、氧化物的厚度和形成在氧化物中的通道形成區域的寬度及長度等中的任一個較佳為不同。
下面，說明作為氧化物506c使用能夠用作氧化物406a的金屬氧化物的情況。例如，作為氧化物506c，較佳為使用具有絕緣性較高的圖12C的區域C所示的原子個數比的金屬氧化物。在作為氧化物506c使用這種金屬氧化物的情況下，可以使氧化物506c的構成元素中的元素M的原子個數比大於氧化物406b的構成元素中的元素M的原子個數比。另外，在氧化物506c 中，可以使元素M與In的原子個數比大於氧化物406b的元素M與In的原子個數比。因此，可以使電晶體2000的臨界電壓大於0V，降低關態電流，並且使Icut極小。
較佳的是，與電晶體1000中的氧化物406c等相同，被用作電晶體2000的通道形成區域的氧化物506c的氧缺陷減少且氫或水等雜質也減少。因此，可以使電晶體2000的臨界電壓大於0V，降低關態電流，並且使Icut極小。
另外，使用氧化物506c的電晶體2000的臨界電壓較佳為大於其背閘極不被供應負電位的電晶體1000的臨界電壓。為了使電晶體2000的臨界電壓大於電晶體1000的臨界電壓，例如，作為電晶體1000的氧化物406b較佳為使用具有圖12A的以區域A表示的原子個數比的金屬氧化物，作為電晶體2000的氧化物506c較佳為使用具有圖12C的以區域C表示的原子個數比的金屬氧化物。
此外，電晶體2000的導電體504的A1-A2方向的長度較佳為大於電晶體1000的導電體404的A1-A2方向的長度。因此，可以使電晶體2000的通道長度大於電晶體1000的通道長度，所以可以使電晶體2000的臨界電壓大於其背閘極不被供應負電位的電晶體1000的臨界電壓。
此外，在電晶體2000中，通道形成區域形成在氧化物506c中，在電晶體1000中，通道形成區域形成在氧化物406a、氧化物406b及氧化物406c中。因此，可以使電晶體2000的通道形成區域中的氧化物506的厚度小於電晶體1000的通道形成區域中的氧化物406的厚度。由此，可以使電晶體2000的臨界電壓大於其背閘極不被供應負電位的電晶體1000的臨界電壓。
此外，也可以採用在電晶體1000及電晶體2000上設置電容器1500的結構。在本實施方式中，示出使用電連接於電晶體1000的導電體452b形成電容器1500的例子。
較佳為在導電體452a、導電體452b、導電體552a及導電體552b上配置絕緣體411。絕緣體411例如可以使用氧化鋁或氧氮化矽的單層或疊層。
再者，較佳為在絕緣體411上以其至少一部分與導電體452b重疊的方式配置導電體454。與導電體452b等同樣，導電體454較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體454也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。此外，導電體454也可以與導電體440等同樣地以嵌入在設置於絕緣體中的開口中的方式形成。
導電體452b被用作電容器1500的一個電極，導電體454被用作電容器1500的另一個電極。絕緣體411被用作電容器1500的介電質。
此外，較佳為在絕緣體411及導電體454上配置絕緣體420。作為絕緣體420，可以使用能夠用作絕緣體415的絕緣體。
在此，圖13A是電路圖，該電路圖示出本實施方式所示的半導體裝置中的電晶體1000、電晶體2000及電容器1500的連接關係的一個例子。另外，圖13B示出將圖13A所示的佈線1601至佈線1604等對應於圖1A的剖面圖。
如圖13A和圖13B所示，在電晶體1000中，閘極與佈線1601電連接，源極和汲極中的一個與佈線1602電連接，源極和汲極中的另一個與電容器1500的一個電極電連接。此外，電容器1500的另一個電極與佈線1603電連接。此外，電晶體2000的汲極與佈線1604電連接。另外，如圖13B所示，電晶體1000的背閘極、電晶體2000的源極、頂閘極及背閘極藉由佈線1605、佈線1606、佈線1607及佈線1608電連接。
在此，藉由向佈線1601供應電位，可以控制電晶體1000的開啟狀態、關閉狀態。藉由使電晶體1000成為開啟狀態並向佈線1602供應電位，可以將電荷藉由電晶體1000供應到電容器1500。此時，藉由使電晶體1000成為關閉狀態，可以保持供應到電容器1500的電荷。此外，藉由向佈線1603供應任意的電位，可以因電容耦合而控制電晶體1000與電容器1500的連接部分的電位。例如，當向佈線1603供應接地電位時，容易保持上述電荷。另外，當向佈線1604供應負電位時，可以藉由電晶體2000向電晶體1000的背閘極供應負電位，使電晶體1000的臨界電壓大於0V，減少關態電流， 使Icut非常小。
藉由採用使電晶體2000的頂閘極及背閘極與源極進行二極體連接並使電晶體2000的源極與電晶體1000的背閘極連接的結構，可以由佈線1604控制電晶體1000的背閘極電壓。當保持電晶體1000的背閘極的負電位時，電晶體2000的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。因為電晶體2000的Icut極小，電晶體2000的臨界電壓大於電晶體1000，所以藉由採用該結構，即使沒有向電晶體2000供應電源也可以長時間保持電晶體1000的背閘極的負電位。
再者，藉由保持電晶體1000的背閘極的負電位，即使向電晶體1000不供應電源也可以使電晶體1000的Icut非常小。也就是說，即使向電晶體1000及電晶體2000不供應電源也可以在電容器1500中長時間保持電荷。例如，藉由將這種半導體裝置用作記憶元件，可以在沒有供應電源的狀態下進行長時間的存儲保持。由此，可以提供一種更新工作的頻率少或者不需要更新工作的記憶體裝置。
注意，電晶體1000、電晶體2000及電容器1500的連接關係不侷限於圖13A和圖13B所示的連接關係。可以根據所需要的電路結構適當地改變連接關係。
下面，對電晶體1000及電晶體2000的構成材料進行說明。
〈基板〉
作為形成電晶體1000及電晶體2000的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。 再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板也可以使用撓性基板。作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板形成為薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，可以提供一種耐久性高的半導體裝置。
作為撓性基板的基板，例如可以使用金屬、合金、樹脂或玻璃或者其纖維等。撓性基板的基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板。
〈絕緣體〉
作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
藉由使用具有抑制水或氫等雜質及氧透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體303、絕緣體401以及絕緣 體432，可以使用具有抑制水或氫等雜質及氧透過的功能的絕緣體。
作為具有抑制水或氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
另外，作為絕緣體303、絕緣體401以及絕緣體432，例如可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。另外，絕緣體303、絕緣體401以及絕緣體432較佳為包含氧化鋁或氧化鉿等。
作為絕緣體400、絕緣體430、絕緣體301、絕緣體302、絕緣體402、絕緣體412、絕緣體512以及絕緣體411，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體400、絕緣體430、絕緣體301、絕緣體302、絕緣體402、絕緣體412、絕緣體512以及絕緣體411較佳為包含氧化矽、氧氮化矽或氮化矽。
作為絕緣體302、絕緣體303、絕緣體402、絕緣體412、絕緣體512以及/或絕緣體411較佳為包括相對介電常數高的絕緣體。例如，作為絕緣體302、絕緣體303、絕緣體402、絕緣體412、絕緣體512以及/或絕緣體411較佳為包含氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。或者，絕緣體302、絕緣體303、絕緣體402、絕緣體412、絕緣體512以及/或絕緣體411較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當採用在絕緣體402及絕緣體412中採用氧化鋁、氧化鎵或氧化鉿與氧化物406接觸的結構時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406。另外，例如當在絕緣體402及絕緣體412中採用氧化矽或氧氮化矽與氧化物406接觸的結構時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
注意，絕緣體400、絕緣體430、絕緣體301、絕緣體415及絕緣體420較佳為包括相對介電常數低的絕緣體。例如，絕緣體400、絕緣體430、絕緣體301、絕緣體415及絕緣體420較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。或者，絕緣體400、絕緣體430、絕緣體301、絕緣體415及絕緣體420較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與樹脂組合，可以實現熱穩定性高且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。
作為絕緣體418、絕緣體518、絕緣體419及絕緣體519，可以使用具有抑制水或氫等雜質及氧透過的功能的絕緣體。作為絕緣體418、絕緣體518、絕緣體419及絕緣體519，例如可以使用氧化鋁、氧化鉿、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。
〈導電體〉
作為導電體404a、導電體404b、導電體504a、導電體504b、導電體410a、導電體410b、導電體510a、導電體510b、導電體440a、導電體440b、導電體540a、導電體540b、導電體441a、導電體441b、導電體450、導電體451a、導電體451b、導電體551a、導電體551b、導電體452a、導電體452b、導電體552a、導電體552b以及導電體454較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、以及釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，作為上述導電體，尤其是導電體404a、導電體504a、導電體410a、導電體510a、導電體440a、導電體540a及導電體450，可以使用包含可以應用於氧化物406的金屬氧化物所包含的金屬元素及氧的導電材料。或者， 也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。或者，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲氧化物406所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
〈可以應用於氧化物406及氧化物506的金屬氧化物〉
下面說明根據本發明的一個實施方式的氧化物406及氧化物506。作為氧化物406及氧化物506，較佳為使用被用作氧化物半導體的金屬氧化物(以下，也稱為氧化物半導體)。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體是包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
下面，參照圖12A、圖12B及圖12C對能夠被用作氧化物406a及氧化物406b的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖12A、圖12B及圖12C中，沒有記載氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖12A、圖12B及圖12C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)；2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比(β0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。
另外，圖12A、圖12B及圖12C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。
有時在金屬氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個 相共存時，可能在不同的結晶結構之間形成晶界。
圖12A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖12C中的區域C)，絕緣性變高。
例如，用於氧化物406b、氧化物506b1及氧化物506b2的金屬氧化物較佳為具有載子移動率高的圖12A的區域A所示的原子個數比。在用於氧化物406b、氧化物506b1及氧化物506b2的金屬氧化物中，例如可以將In：Ga：Zn設定為4：2：3至4：2：4.1或其附近。另一方面，用於氧化物406a、氧化物506a1及氧化物506a2的金屬氧化物較佳為具有絕緣性較高的圖12C的區域C所示的原子個數比。在用於氧化物406a、氧化物506a1及氧化物506a2的金屬氧化物中，例如可以將In：Ga：Zn設定為1：3：4附近。另外，作為用於氧化物406c及氧化物506c的金屬氧化物，既可以是能夠用於氧化物406a、氧化物506a1及氧化物506a2的金屬氧化物，又可以是能夠用於氧化物406b、氧化物506b1及氧化物506b2的金屬氧化物。
尤其在圖12B所示的區域B中即使在區域A中也可以得到高載子移動率、高可靠性的金屬氧化物。
區域B包括[In]：[M]：[Zn]=4：2：3至4.1及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4。另外，區域B包括[In]：[M]：[Zn]=5：1：6及其附近值以及[In]：[M]：[Zn]=5：1：7及其附近值。
另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍 內變動。例如，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。
注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。
〈金屬氧化物的構成〉
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外， 導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
〈金屬氧化物的結構〉
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(grain boundary)。 亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
〈具有氧化物半導體的電晶體〉
接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，在電晶體中，較佳為氧化物406b的區域426a中的載子密度為低。在要降低氧化物半導體膜的載子密度的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物406b的區域426a中的載子密度可以低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3，且為1×10-9/cm3以上。
此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的氧化物半導體中形成通道區域的電晶體的電特性有時不穩定。
因此，為了使電晶體的電特性穩定，減少氧化物406b的區域426a中的雜質濃度是有效的。為了減少氧化物406b的區域426a中的雜質濃度，較佳為還減少附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
〈雜質〉
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。由此，將氧化物406b的區域426a中的矽或碳的濃度(藉由SIMS測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階 而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為減少氧化物406b的區域426a中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物406b的區域426a中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體包含氮時，容易產生作為載子的電子，使載子密度增加，而n型化。其結果是，在氧化物406b的區域426a中包含氮的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物406b的區域426a中的氮，例如，利用SIMS測得的氧化物406b的區域426a中的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，在氧化物406b的區域426a中包含大量氫的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物406b的區域426a中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由充分減少氧化物406b的區域426a中的雜質，可以使電晶體具有穩定的電特性。
〈半導體裝置的製造方法1〉
接著，參照圖5A至圖11D說明在根據本發明的一個實施方式的包括電晶體1000及電晶體2000的半導體裝置中同時形成電晶體1000和電晶體2000的製造方法。在圖5A至圖11D中，各圖式的A及C是沿著圖2中的A1-A2的點劃線的部分的剖面圖。此外，在圖5A至圖11D中，各圖式的B及D是沿著圖2中的A3-A4的點劃線的部分的剖面圖。
首先，準備基板(未圖示)，在該基板上形成絕緣體400。可以利用濺 射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或ALD法等形成絕緣體400及絕緣體432。
注意，CVD法可以分為利用電漿的電漿增強CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。
不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。
CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形 成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
在本實施方式中，作為絕緣體400，藉由CVD法形成氧氮化矽膜。
接著，在絕緣體400上形成絕緣體432。在本實施方式中，作為絕緣體432，藉由濺射法形成氧化鋁膜。絕緣體432也可以採用多層結構。例如可以採用利用濺射法形成氧化鋁，然後利用ALD法在該氧化鋁上形成另一氧化鋁的結構。或者，也可以採用利用ALD法形成氧化鋁，然後利用濺射法在該氧化鋁上形成另一氧化鋁的結構。
接著，在絕緣體432上形成絕緣體430。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體430。在本實施方式中，作為絕緣體430，藉由CVD法形成氧化矽膜。
接著，在絕緣體430中形成到達絕緣體432的槽。槽例如包括孔或開口等。在形成該槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體432，較佳為選擇在對絕緣體430進行蝕刻以形成槽時用作蝕刻障壁膜的絕緣體。例如，當作為形成槽的絕緣體430使用氧化矽膜時，作為絕緣體432可以使用氮化矽膜、氧化鋁膜、氧化鉿膜。
在形成槽後，形成成為導電體440a、導電體540a及導電體441a的導電膜。該導電膜較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體440的導電體。
在本實施方式中，作為成為導電體440a、導電體540a及導電體441a的導電膜，利用濺射法形成氮化鉭膜或者在氮化鉭上層疊氮化鈦而成的膜。藉由作為導電體440a、導電體540a及導電體441a使用這種金屬氮化物， 即使作為後面說明的導電體440b、導電體540b及導電體441b使用銅等容易擴散的金屬，也可以防止該金屬從導電體440a、導電體540a及導電體441a擴散到外部。
接著，在成為導電體440a、導電體540a及導電體441a的導電膜上形成成為導電體440b、導電體540b及導電體441b的導電膜。該導電膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為成為導電體440b、導電體540b及導電體441b的導電膜，形成銅等低電阻導電材料。
接著，藉由進行CMP處理，去除成為導電體440a、導電體540a及導電體441a的導電膜以及成為導電體440b、導電體540b及導電體441b的導電膜中的位於絕緣體430上的部分。其結果是，只在槽殘留成為導電體440a、導電體540a及導電體441a的導電膜以及成為導電體440b、導電體540b及導電體441b的導電膜。由此，可以形成其頂面平坦的包括導電體440a及導電體440b的導電體440、包括導電體540a及導電體540b的導電體540以及包括導電體441a及導電體441b的導電體441(參照圖5A及圖5B)。
例如，藉由利用雙鑲嵌法，可以同時製造導電體441、導電體440及導電體540。在此情況下，當在絕緣體430中形成嵌入有導電體440的槽和嵌入有導電體540的槽的同時，可以在絕緣體400、絕緣體432及絕緣體430中形成嵌入有導電體441的槽。
接著，在導電體440、導電體540、導電體441及絕緣體430上形成絕緣體401。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體401。在本實施方式中，作為絕緣體401，藉由CVD法形成氮化矽膜。如此，藉由作為絕緣體401使用氮化矽等不容易透過銅的絕緣體，即使作為導電體440b及導電體441b等使用銅等容易擴散的金屬，也可以防止該金屬擴散到絕緣體401上方的層。
接著，在絕緣體401上形成絕緣體301。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體301。在本實施方式中，作為絕緣體301，藉由CVD法形成氧化矽膜。
接著，在絕緣體401及絕緣體301中形成到達導電體440及導電體540的槽。槽例如包括孔或開口等。在形成該槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。
在形成槽後，形成成為導電體410a及導電體510a的導電膜。成為導電體410a及導電體510a的導電膜較佳為包含具有抑制氧透過的功能的導電材料。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體410a的導電膜。
在本實施方式中，作為成為導電體410a及導電體510a的導電膜，利用濺射法形成氮化鉭。
接著，在成為導電體410a及導電體510a的導電膜上形成成為導電體410b及導電體510b的導電膜。該導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在本實施方式中，作為成為導電體410b及導電體510b的導電膜，利用CVD法形成氮化鈦，並且在該氮化鈦上利用CVD法形成鎢。
接著，藉由進行CMP處理，去除成為導電體410a及導電體510a的導電膜以及成為導電體410b及導電體510b的導電膜中的位於絕緣體301上的部分。其結果是，只在槽殘留成為導電體410a及導電體510a的導電膜以及成為導電體410b及導電體510b的導電膜。由此，可以形成其頂面平坦的包括導電體410a及導電體410b的導電體410以及包括導電體510a及導電體510b的導電體510(參照圖5A及圖5B)。
接著，在絕緣體301、導電體410及導電體510上形成絕緣體302。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體302。
接著，在絕緣體302上形成絕緣體303。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體303。
接著，在絕緣體303上形成絕緣體402。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體402(參照圖5A和圖5B)。
接著，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。第一加熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，第一加熱處理也可以在氮或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體氛圍下，進行加熱處理。藉由第一加熱處理，可以去除絕緣體402所包含的水或氫等雜質。或者，在第一加熱處理中，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體402中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。注意，有時也可以不進行第一加熱處理。
另外，該加熱處理也可以在形成絕緣體302後、形成絕緣體303後以及形成絕緣體402後進行。該加熱處理可以使用第一加熱處理條件，但是形成絕緣體302後的加熱處理較佳為在包含氮的氛圍下進行。
在本實施方式中，作為第一加熱處理，在形成絕緣體402之後在氮氛圍下以400℃的溫度進行1小時的處理。
接著，在絕緣體402上依次形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜。較佳為在不暴露於大氣環境的情況下連續地形成上述氧化膜。藉由如上所述那樣形成膜，由於可以防止來自大氣環境的雜質或水分附著於成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜上，所以可以保持成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜與成為氧化 物406b、氧化物506b1及氧化物506b2的氧化膜的介面附近的清潔。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜。
例如，在利用濺射法形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成上述氧化膜的情況下，可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜時，有時濺射氣體所包含的氧的一部分供應給絕緣體402。
此外，成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
此外，在利用濺射法形成成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜的情況下，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半導體的電晶體可以具有較高的場效移動率。
當將氧缺乏型氧化物半導體用於成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜時，較佳為將包含過量氧的氧化膜用於成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜。另外，也可以在形成成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜之後進行氧摻雜處理。
在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子個數比]的靶材形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜，並且利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成成為氧化物406b、氧 化物506b1及氧化物506b2的氧化膜。
接著，也可以進行第二加熱處理。作為第二加熱處理，可以利用第一加熱處理條件。藉由進行第二加熱處理，可以去除成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜中的水或氫等雜質等。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，藉由將成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜加工為島狀，形成氧化物406a、氧化物506a1、氧化物506a2、氧化物406b、氧化物506b1及氧化物506b2(參照圖5C和圖5D)。在此，氧化物406a及氧化物406b以其至少一部分與導電體410重疊的方式形成。另外，以導電體510的至少一部分重疊於氧化物506a1及氧化物506b1與氧化物506a2及氧化物506b2之間的區域的方式形成這些氧化物。當對上述氧化膜同時進行加工時，氧化物406b的側面與氧化物406a的側面較佳為形成一個面。此外，氧化物506b1的側面與氧化物506a1的側面較佳為形成一個面。此外，氧化物506b2的側面與氧化物506a2的側面較佳為形成一個面。可以藉由光微影法對上述氧化膜進行加工。另外，可以利用乾蝕刻法或濕蝕刻法進行該加工。利用乾蝕刻法的加工適合於微細加工。
注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要遮罩。另外，作為去除光阻遮罩的方法，既可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。
或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所需要的形狀的硬遮罩。對成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。可以在對上述氧化膜進行蝕刻後藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加不同的高頻電源的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
在上述氧化膜的加工中，氧化物406a及氧化物406b的剖面形狀、氧化物506a1及氧化物506b1的剖面形狀、以及氧化物506a2及氧化物506b2的剖面形狀可以為錐形形狀。例如，該錐形角度相對於與基板底面平行的面為30度以上且小於75度。藉由具有這種錐形角度，可以提高以後的成膜製程中的膜的覆蓋性。利用乾蝕刻法的加工適合於錐形形狀的加工。
藉由進行上述乾蝕刻法等的處理，有時起因於蝕刻氣體的雜質附著於或擴散於氧化物406a、氧化物506a1、氧化物506a2、氧化物406b、氧化物506b1及氧化物506b2等的表面或內部。作為雜質，例如有氟或氯等。
為了去除上述雜質，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式清潔、使用電漿的等離子處理以及加熱處理的洗滌等，可以適當地組合 上述洗滌。
作為濕式清潔，可以使用用碳酸水或純水稀釋草酸、磷酸或氫氟酸等的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。在本實施方式中，使用純水或碳酸水進行超聲波洗滌。
接著，也可以進行第三加熱處理。作為第三加熱處理，可以利用第一加熱處理條件。注意，有時也可以不進行第三加熱處理。在本實施方式中，不進行第三加熱處理。
接著，在絕緣體402、氧化物406a、氧化物506a1、氧化物506a2、氧化物406b、氧化物506b1及氧化物506b2上形成氧化膜406C(參照圖6A和圖6B)。氧化膜406C可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
氧化膜406C是成為氧化物406c及氧化物506c的氧化膜。因此，根據氧化物406c及氧化物506c被要求的特性，藉由與成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜同樣的成膜方法或者與成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜同樣的成膜方法，形成氧化膜406C即可。在本實施方式中，藉由濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材，形成氧化膜406C。
接著，藉由將氧化膜406C加工為島狀，形成氧化物406c及氧化物506c(參照圖6C和圖6D)。在此，氧化物406c較佳為以覆蓋氧化物406a及氧化物406b的方式形成。另外，氧化物506c較佳為以覆蓋氧化物506a1、氧化物506b1、氧化物506a2及氧化物506b2的方式形成。可以藉由光微影法對氧化膜406C進行加工。另外，可以利用乾蝕刻法或濕蝕刻法進行該加工。利用乾蝕刻法的加工適合於微細加工。此外，在光微影法中，也可以使用硬遮罩代替光阻遮罩。
接著，在絕緣體402、氧化物406c及氧化物506c上依次形成成為絕緣體412及絕緣體512的絕緣膜、成為導電體404a及導電體504a的導電膜、成為導電體404b及導電體504b的導電膜以及成為絕緣體419及絕緣體519 的絕緣膜。
成為絕緣體412及絕緣體512的絕緣膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
另外，藉由使用微波激發氧，產生高密度的氧電漿，將成為絕緣體412及絕緣體512的絕緣膜暴露於該氧電漿，可以向絕緣體412、絕緣體512、氧化物406及氧化物506引入氧。此外，在後面的製程中，藉由在形成絕緣體418及絕緣體518之後進行加熱處理，可以將絕緣體412及絕緣體512所包含的氧選擇性地擴散到氧化物406及氧化物506而減少氧化物406及氧化物506的氧缺陷。
在此，可以進行第四加熱處理。作為第四加熱處理，可以利用第一加熱處理條件。藉由該加熱處理，可以減少成為絕緣體412及絕緣體512的絕緣膜中的水分濃度及氫濃度。注意，有時也可以不進行第四加熱處理。
成為導電體404a及導電體504a的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。藉由作為該導電膜在包含氧的氛圍下利用濺射法形成可以用於上述導電體404a等的導電氧化物，可以對絕緣體412及絕緣體512添加氧，所以可以將氧供應給氧化物406b、氧化物406c及氧化物506c。
成為導電體404b及導電體504b的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。藉由利用濺射法形成該導電膜，可以降低成為導電體404a及導電體504a的導電膜中的電阻值而成為導電體。上述導電體可以稱為OC(Oxide Conductor)電極。可以在該OC電極上的導電體上，利用濺射法等形成另一導電體。
在此，可以進行第五加熱處理。作為第五加熱處理，可以利用第一加熱處理條件。注意，有時也可以不進行第五加熱處理。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理。
在形成成為絕緣體419及絕緣體519的絕緣膜時，可以利用濺射法、 CVD法、MBE法、PLD法或ALD法等，尤其較佳為利用ALD法。藉由利用ALD法形成成為絕緣體419及絕緣體519的絕緣膜，可以將其厚度設定為1nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右。在此，上述絕緣膜的厚度較佳為大於成為絕緣體418及絕緣體518的絕緣膜的厚度。由此，在後面的製程中形成絕緣體418及絕緣體518時，容易將絕緣體419殘留於導電體404上，將絕緣體519殘留於導電體504上。
接著，對成為絕緣體412及絕緣體512的絕緣膜、成為導電體404a及導電體504a的導電膜、成為導電體404b及導電體504b的導電膜以及成為絕緣體419及絕緣體519的絕緣膜進行蝕刻而形成絕緣體412、絕緣體512、導電體404a、導電體504a、導電體404b、導電體504b、絕緣體419以及絕緣體519(參照圖7A及圖7B)。絕緣體412、導電體404a、導電體404b以及絕緣體419以其至少一部分與導電體410及氧化物406重疊的方式形成。此外，絕緣體512、導電體504a、導電體504b以及絕緣體519以其至少一部分與導電體510及氧化物506重疊的方式形成。在對上述絕緣膜進行加工時，可以利用光微影法。
在此，較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體412的側面的位置與絕緣體419、導電體404a及導電體404b的側面的位置大致對齊。較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體512的側面的位置與絕緣體519、導電體504a及導電體504b的側面的位置大致對齊。
在此，絕緣體412、導電體404a、導電體404b及絕緣體419的剖面形狀以及絕緣體512、導電體504a、導電體504b及絕緣體519的剖面形狀較佳為儘可能不成為錐形形狀。由此，在後製程中形成絕緣體418及絕緣體518時，容易留下絕緣體418及絕緣體518。
另外，由於該蝕刻，有時氧化物406c中的不與絕緣體412重疊的區域的頂面也被蝕刻。在此情況下，氧化物406c中的與絕緣體412重疊的區域的膜的厚度比氧化物406c中的不與絕緣體412重疊的區域厚。注意，氧化物506c中的不與絕緣體512重疊的區域也是同樣的。
接著，利用ALD法，以覆蓋絕緣體402、氧化物406、絕緣體412、導電體404、絕緣體419、氧化物506、絕緣體512、導電體504以及絕緣體519的方式形成成為絕緣體418及絕緣體518的絕緣膜。藉由利用ALD法形成該絕緣膜，可以使其厚度為1nm以上且20nm以下左右，較佳為1nm以上且3nm以下左右，例如可以為1nm左右。再者，藉由利用ALD法形成該絕緣膜，雖然由絕緣體412、導電體404以及絕緣體419構成的結構體的縱橫比非常大，也可以在該結構體的頂面及側面上形成針孔少且厚度均勻的絕緣膜。在本實施方式中，作為該絕緣膜利用ALD法形成氧化鋁。
接著，對成為絕緣體418及絕緣體518的絕緣膜進行各向異性蝕刻處理，以與絕緣體412、導電體404以及絕緣體419的各側面接觸的方式形成絕緣體418，以與絕緣體512、導電體504以及絕緣體519的各側面接觸的方式形成絕緣體518(參照圖7C及圖7D)。作為各向異性蝕刻處理，較佳為進行乾蝕刻處理。由此，去除在大致平行於基板面的表面上形成的該絕緣膜，而可以以自對準的方式形成絕緣體418及絕緣體518。
在此，藉由使絕緣體419及絕緣體519的厚度比成為絕緣體418及絕緣體518的絕緣膜厚，雖然去除絕緣體419及絕緣體418的上部以及絕緣體519及絕緣體518的上部，也可以留下絕緣體419、絕緣體418、絕緣體519及絕緣體518。另外，藉由使氧化物406及氧化物506的端部成為錐形形狀，可以縮短去除與氧化物406的側面及氧化物506的側面接觸形成的成為絕緣體418及絕緣體518的絕緣膜的時間，而更容易形成絕緣體418及絕緣體518。
另外，有時留下與氧化物406及/或氧化物506的側面接觸的絕緣體。藉由以與氧化物406及/或氧化物506的側面接觸的方式設置該絕緣體，有時可以減少混入氧化物406及/或氧化物506的水或氫等雜質且防止氧從氧化物406及/或氧化物506向外方擴散。
接著，以絕緣體412、導電體404、絕緣體418、絕緣體419、絕緣體512、導電體504、絕緣體518及絕緣體519為遮罩，對氧化物406及氧化物506進行使用電漿422的處理(參照圖8A和圖8B)。電漿處理可以在包含形成上述氧缺陷的元素或者被氧缺陷俘獲的元素的氛圍等下進行。例如， 可以使用氬氣體和氮氣體進行電漿處理。
此外，也可以添加摻雜物，而代替上述電漿處理。作為摻雜物的添加方法，可以使用：對離子化了的源氣體進行質量分離而添加的離子植入法；不對離子化了的源氣體進行質量分離而添加的離子摻雜法；以及電漿浸沒離子佈植技術等。當進行質量分離時，可以嚴密地控制添加的離子種及其濃度。另一方面，當不進行質量分離時，可以在短時間內添加高濃度的離子。另外，也可以利用生成原子或分子的簇而進行離子化的離子摻雜法。注意，也可以將摻雜物換稱為離子、施體、受體、雜質或元素等。
作為摻雜物，可以使用上述形成氧缺陷的元素或者被氧缺陷俘獲的元素等。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
此外，如上所述，藉由提高氧化物406及氧化物506的銦含量，可以提高載子密度，而實現低電阻化。因此，作為摻雜物可以使用提高氧化物406的載子密度的銦等金屬元素。在此，較佳為以銦濃度的峰值位於氧化物406a、氧化物506a1及氧化物506a2中的方式添加摻雜物。
如此，較佳為藉由添加銦，在氧化物406a中，區域426b及區域426c的相對於元素M的銦原子個數比與氧化物406b的相對於元素M的銦原子個數比大致相同。換言之，在氧化物406a中，區域426b及區域426c的相對於元素M的銦原子個數比較佳為大於區域426a的相對於元素M的銦原子個數比。
如此，藉由添加銦，即使在電晶體1000的製程中，氧化物406c被去除，氧化物406b的厚度變薄，而氧化物406b的電阻變大，也在區域426b及區域426c中氧化物406a的電阻充分低，由此可以將氧化物406的區域426b及區域426c用作源極區域及汲極區域。
下面，以覆蓋絕緣體402、氧化物406、絕緣體418、絕緣體419、絕緣體502、氧化物506、絕緣體518以及絕緣體519的方式形成絕緣體409 (參照圖8C和圖8D)。絕緣體409可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
絕緣體409較佳為在包含氮和氫中的至少一種的氛圍下形成。藉由在上述氛圍下形成膜，以氧化物406b及氧化物406c中的不與絕緣體412重疊的區域為中心形成氧缺陷且使該氧缺陷和氮或氫等雜質元素鍵合，可以提高載子密度。如此，可以形成低電阻化的區域426b及區域426c。此外，氧化物506b及氧化物506c中的不與絕緣體512重疊的區域附近也是同樣的，可以提高載子密度而低電阻化。作為絕緣體409，例如可以利用CVD法使用氮化矽、氮氧化矽以及氧氮化矽。在本實施方式中，作為絕緣體409使用氮氧化矽。
如此，在本實施方式所示的半導體裝置的製造方法中，藉由形成絕緣體409，即使在其通道長度為10nm至30nm左右的微型化電晶體中，也可以自對準地形成源極區域及汲極區域。因此，可以高良率地形成微型化或高積體化半導體裝置。
在此，藉由由絕緣體419及絕緣體418覆蓋導電體404及絕緣體412的頂面及側面，可以防止氮或氫等雜質元素混入導電體404及絕緣體412中。由此，可以防止氮或氫等雜質元素經過導電體404及絕緣體412混入被用作電晶體1000的通道形成區域的區域426a中。與此同樣，藉由由絕緣體519及絕緣體518覆蓋導電體504及絕緣體512的頂面及側面，可以防止混入被用作電晶體2000的通道形成區域的部分。由此，可以提供具有優良的電特性的電晶體1000及電晶體2000。
此外，作為絕緣體409，較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料。藉由在區域426b及區域426c上設置上述絕緣體，可以防止水或氫等雜質或者氧混入區域426b及區域426c並且可以防止載子密度變化。
注意，在上述製程中，藉由使用電漿422的處理和絕緣體419的成膜形成區域426b及區域426c等，但是本實施方式不侷限於此。例如，也可以只使用其中一個形成區域426b及區域426c等。
接著，在絕緣體409上形成絕緣膜415A(參照圖9A和圖9B)。絕緣膜415A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以利用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成。在本實施方式中，作為絕緣膜415A使用氧氮化矽。
接著，去除絕緣膜415A的一部分，來形成絕緣體415(參照圖9C和圖9D)。較佳為以其頂面具有平坦性的方式形成絕緣體415。例如，可以使絕緣體415的頂面在形成絕緣膜415A後就具有平坦性。或者，例如，在成膜後，也可以從頂面去除絕緣體等以使絕緣體415的頂面平行於基板背面等基準面，而使絕緣體415具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。在本實施方式中，作為平坦化處理使用CMP處理。但是，絕緣體415的頂面不一定需要具有平坦性。
接著，在絕緣體415及絕緣體409中形成到達氧化物406的區域426b的開口、到達氧化物406的區域426c的開口、到達氧化物506c的與氧化物506b1重疊的部分的開口以及到達氧化物506c的與氧化物506b2重疊的部分的開口。在形成該開口時，可以利用光微影法。在此，為了將導電體451a、導電體451b設置為接觸於氧化物406的側面，以在到達氧化物406的開口中使氧化物406的側面露出的方式形成該開口。此外，為了將導電體551a、導電體551b設置為接觸於氧化物506的側面，以在到達氧化物506的開口中使氧化物506的側面露出的方式形成該開口。
接著，形成成為導電體451a、導電體451b、導電體551a及導電體551b的導電膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成該導電膜。
接著，藉由進行CMP處理，去除成為導電體451a、導電體451b、導電體551a及導電體551b的導電膜中的位於絕緣體415上的部分。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體451a、導電體451b、導電體551a及導電體551b。
接著，形成導電膜，藉由光微影法對該導電膜進行加工，來形成導電體452a、導電體452b、導電體552a及導電體552b(參照圖10C和圖10D)。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成該導電膜。此外，導電體452a、導電體452b、導電體552a及導電體552b也可以與導電體440等同樣地以嵌入在絕緣體中的方式形成。
接著，在絕緣體415、導電體452a、導電體452b、導電體552a及導電體552b上形成絕緣體411(參照圖11A和圖11B)。絕緣體411可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為絕緣體411，使用藉由ALD法形成的氧化鋁和藉由CVD法形成的氧氮化矽的疊層膜。
接著，在絕緣體411上形成導電膜，藉由光微影法對該導電膜進行加工，由此形成導電體454。該導電膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。此外，導電體454也可以與導電體440等同樣地以嵌入在絕緣體中的方式形成。
接著，在絕緣體411及導電體454上形成絕緣體420(參照圖11C和圖11D)。絕緣體420可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以利用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成。另外，較佳為藉由CMP處理等使絕緣體420的頂面平坦。
藉由上述製程，可以製造包括電晶體1000、電晶體2000及電容器1500的半導體裝置(參照圖1A和圖1B)。如圖5A至圖11D所示，藉由利用本實施方式所示的半導體裝置的製造方法，可以同時製造電晶體1000和電晶體2000，由此可以提高該半導體裝置的生產性。
如上所述，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式， 可以提供一種關態電流小的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種通態電流大的電晶體。另外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種功耗降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
〈半導體裝置的結構實例2〉
下面，說明根據本發明的一個實施方式的包括電晶體1000及電晶體2000的半導體裝置的一個例子。
圖14A和圖14B是包括電晶體1000及電晶體2000的半導體裝置的剖面圖，圖15是該半導體裝置的俯視圖。在此，圖14A是沿著圖15中的A1-A2的點劃線的部分的剖面圖，也是電晶體1000的通道長度方向的剖面圖。此外，圖14B是沿著圖15中的A3-A4的點劃線的部分的剖面圖，也是電晶體1000的通道寬度方向的剖面圖。在圖15的俯視圖中，為了明確起見，省略部分組件。
注意，在圖14A、圖14B及圖15所示的半導體裝置中，對具有與構成〈半導體裝置的結構實例1〉所示的半導體裝置的結構相同的功能的結構附加相同元件符號。
下面，參照圖14A至圖16B說明電晶體1000及電晶體2000的結構。注意，在本節中，可以使用在〈半導體裝置的結構實例1〉中詳細說明的材料作為電晶體1000及電晶體2000的構成材料。
[電晶體1000]
如圖14A和圖14B所示，電晶體1000與〈半導體裝置的結構實例1〉所示的半導體裝置的不同之處至少是氧化物406c的形狀。
在氧化物406中，依次層疊有氧化物406a、氧化物406b及氧化物406c。氧化物406a的側面、氧化物406b的側面及氧化物406c的側面較佳為大致對齊。此外，氧化物406b的側面與氧化物406a的側面較佳為形成一個面。此外，氧化物406c的側面與氧化物406b的側面較佳為形成一個面。此外， 氧化物406c的側面與氧化物406a的側面較佳為形成一個面。也就是說，較佳的是，在從頂面向垂直於基板的方向觀看時，氧化物406c的側面的位置與氧化物406a及氧化物406b的側面的位置大致對齊。
因此，可以在同一製程中形成氧化物406a、氧化物406b及氧化物406c，由此可以提高生產性。此外，因為在同一製程中形成氧化物406a、氧化物406b及氧化物406c，所以容易進行電晶體1000的微型化及高積體化。
此外，如圖16A所示，在氧化物406中，導電體451a(導電體451b)接觸於氧化物406a的側面、氧化物406b的側面、以及氧化物406c的頂面及側面。
在圖16A中，設置在開口中的導電體只是導電體451a(導電體451b)，但是本實施方式不侷限於此。如圖16B所示，也可以採用以接觸於絕緣體415及絕緣體409的開口的內壁的方式形成有導電體450，並且在導電體450的內側形成有導電體451a(導電體451b)的結構。由此，導電體451a(導電體451b)藉由導電體450電連接於區域426b(區域426c)。
另外，當在絕緣體415及絕緣體409中形成開口時，絕緣體402的一部分也可以被去除。在此情況下，作為絕緣體302，較佳為選擇在對絕緣體415、絕緣體409、絕緣體402進行蝕刻以形成槽時用作蝕刻障壁膜的絕緣體。藉由將絕緣體303用作蝕刻障壁膜，可以防止與形成在比絕緣體302更靠近基板一側的佈線的導通。
[電晶體2000]
如圖14A和圖14B所示，電晶體2000與〈半導體裝置的結構實例1〉所示的半導體裝置的不同之處至少是氧化物506c的形狀。
如圖14A和圖14B所示，電晶體2000包括：配置在基板(未圖示)上的絕緣體401及絕緣體301；以嵌入在絕緣體401及絕緣體301中的方式配置的導電體510；配置在絕緣體301及導電體410上的絕緣體302；配置在絕緣體302上的絕緣體303；配置在絕緣體303上的絕緣體402；配置在絕緣體402上的彼此離開的氧化物506a1及氧化物506a2；以與氧化物506a1 的頂面接觸的方式配置的氧化物506b1；以與氧化物506a2的頂面接觸的方式配置的氧化物506b2；以與氧化物506b1及氧化物506b2的頂面接觸的方式配置的氧化物506c；配置在氧化物506c上的絕緣體512；配置在絕緣體512上的導電體504a；配置在導電體504a上的導電體504b；配置在導電體504b上的絕緣體519；以與絕緣體512、導電體504a、導電體504b及絕緣體519的側面接觸的方式配置的絕緣體518；以與氧化物506a及氧化物506b的側面以及氧化物506c的頂面及側面接觸且與絕緣體518的側面接觸的方式配置的絕緣體409。在此，如圖14A所示，絕緣體518的頂面較佳為與絕緣體519的頂面大致對齊。此外，絕緣體409較佳為覆蓋絕緣體519、導電體504、絕緣體518及氧化物506。較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體512的側面的位置與絕緣體519、導電體504a及導電體504b的側面的位置大致對齊。
氧化物506a1、氧化物506b1、氧化物506a2及氧化物506b2較佳為與氧化物506c的一部分重疊。另外，氧化物506a1的側面與氧化物506b1的側面較佳為大致對齊，氧化物506a2的側面與氧化物506b2的側面較佳為大致對齊。例如，氧化物506c以接觸於氧化物506a1及氧化物506a2的側面、氧化物506b1及氧化物506b2的頂面及側面、以及絕緣體402的頂面的一部分的方式形成。也就是說，如圖15所示，氧化物506a1及氧化物506b1的疊層結構、以及氧化物506a2及氧化物506b2的疊層結構較佳為配置在成為氧化物506c的投影面積的區域內。
氧化物506a1及氧化物506b1以及氧化物506a2及氧化物506b2以隔著導電體510、氧化物506c、絕緣體512以及導電體504彼此相對的方式形成。
氧化物506具有與絕緣體409接觸的區域，並且，與電晶體1000中的區域426b及區域426c相同，該區域及其附近的電阻得到降低。因此，氧化物506a1、氧化物506b1及氧化物506c的一部分或氧化物506a2、氧化物506b2及氧化物506c的其他部分可以被用作電晶體2000的源極區域和汲極區域中的一個。
〈半導體裝置的製造方法2〉
接著，參照圖17A至圖23說明在根據本發明的一個實施方式的包括電晶體1000及電晶體2000的半導體裝置中同時形成電晶體1000和電晶體2000的製造方法。在圖17A至圖23中，各圖式的A及C是沿著圖15中的A1-A2的點劃線的部分的剖面圖。此外，在圖17A至圖23中，各圖式的B及D是沿著圖15中的A3-A4的點劃線的部分的剖面圖。
首先，藉由〈半導體裝置的製造方法1〉所示的製造方法形成具有圖17A和圖17B所示的結構。
接著，形成成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜以及成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜。注意，該氧化膜可以藉由與〈半導體裝置的製造方法1〉所示的製造方法同樣地形成。
接著，藉由去除該氧化物的一部分而露出絕緣體402的一部分，設置開口505。藉由設置開口505，形成氧化物406A及氧化物406B(參照圖17C和圖17D)。可以藉由光微影法對上述氧化膜進行加工。另外，可以利用乾蝕刻法或濕蝕刻法進行該加工。利用乾蝕刻法的加工適合於微細加工。
在上述氧化膜的加工中，開口505的剖面形狀可以為錐形形狀。例如，該錐形角度相對於與基板底面平行的面為30度以上且小於75度，較佳為30度以上且小於70度左右。藉由具有這種錐形角度，可以提高以後的成膜製程中的膜的覆蓋性。利用乾蝕刻法的加工適合於錐形形狀的加工。
藉由進行上述乾蝕刻法等的處理，有時起因於蝕刻氣體的雜質附著於或擴散於氧化物406A及氧化物406B等的表面或內部。作為雜質，例如有氟或氯等。為了去除上述雜質，也可以進行洗滌處理。
另外，也可以對氧化物406A及氧化物406B進行加熱處理。作為加熱處理，可以利用第一加熱處理條件。
接著，在開口505的底部露出的絕緣體402、氧化物406A及氧化物406B上形成氧化膜406C(參照圖18A和圖18B)。氧化膜406C可以使用濺射法、 CVD法、MBE法、PLD法或ALD法等形成。
氧化膜406C是成為氧化物406c及氧化物506c的氧化膜。因此，根據氧化物406c及氧化物506c被要求的特性，藉由與成為氧化物406a、氧化物506a1及氧化物506a2的氧化膜同樣的成膜方法或者與成為氧化物406b、氧化物506b1及氧化物506b2的氧化膜同樣的成膜方法，形成氧化膜406C即可。在本實施方式中，藉由濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材，形成氧化膜406C。
接著，藉由將氧化物406A、氧化物406B及氧化膜406C加工為島狀，形成氧化物406a、氧化物506a1、氧化物506a2、氧化物406b、氧化物506b1、氧化物506b2、氧化物406c及氧化物506c(參照圖18C和圖18D)。在此，氧化物406a、氧化物406b及氧化物406c以其至少一部分與導電體410重疊的方式形成。另外，以導電體510的至少一部分重疊於氧化物506a1及氧化物506b1與氧化物506a2及氧化物506b2之間的區域的方式形成這些氧化物。可以藉由光微影法對氧化物406A、氧化物406B及氧化膜406C進行加工。另外，可以利用乾蝕刻法或濕蝕刻法進行該加工。利用乾蝕刻法的加工適合於微細加工。此外，在光微影法中，也可以使用硬遮罩代替光阻遮罩。
氧化物406b的側面與氧化物406a的側面較佳為形成一個面。氧化物406b的側面與氧化物406c的側面較佳為形成一個面。氧化物406c的側面與氧化物406a的側面較佳為形成一個面。氧化物506b1的側面與氧化物506a1的側面較佳為形成一個面。氧化物506c的一個側面與氧化物506a1的側面較佳為形成一個面。氧化物506c的一個側面與氧化物506b1的側面較佳為形成一個面。氧化物506b2的側面與氧化物506a2的側面較佳為形成一個面。氧化物506c的另一個側面與氧化物506a2的側面較佳為形成一個面。氧化物506c的另一個側面與氧化物506b2的側面較佳為形成一個面。
藉由一次性地對氧化物406A、氧化物406B、氧化膜406C進行加工，氧化物406a的側面、氧化物406b的側面及氧化物406c的側面大致對齊。另外，氧化物506a1的側面與氧化物506b1的側面大致對齊，氧化物506a2 的側面與氧化物506b2的側面大致對齊。另外，氧化物506a1、氧化物506b1、氧化物506a2及氧化物506b2與氧化物506c的一部分重疊。也就是說，如圖15所示，氧化物506a1及氧化物506b1的疊層結構、以及氧化物506a2及氧化物506b2的疊層結構形成在成為氧化物506c的投影面積的區域內。
之後的製程可以藉由與〈半導體裝置的製造方法1〉所示的製造方法同樣地進行。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式2
本實施方式中，參照圖19至圖22說明半導體裝置的一個實施方式。
[記憶體裝置1]
圖19及圖20所示的半導體裝置包括電晶體300、電晶體200、電晶體345及電容器100。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體，並且可以使用上述實施方式所示的電晶體。即使使上述實施方式所示的電晶體微型化，也可以以高產品率形成，所以可以使電晶體200微型化。藉由將上述電晶體用於記憶體裝置，可以使記憶體裝置微型化或高積體化。因為上述實施方式所示的電晶體的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
在圖19及圖20中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的第一閘極電連接，佈線3006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。
在圖19及圖20中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的閘極電連接，佈線3006與電晶體200的背閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。佈線3007與電晶體345的源極電連接，佈線3008與電晶體345的閘極電連接，佈線3009與電晶體345的背閘極電連接，佈線3010與電晶體345的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。
上述實施方式的圖13A和圖13B中的電晶體1000、電晶體2000及電容器1500分別相當於電晶體200、電晶體345及電容器100。另外，圖13A和圖13B中的佈線1605、佈線1606、佈線1607及佈線1608分別相當於佈線3006、佈線3007、佈線3008及佈線3009。
藉由使圖19及圖20所示的半導體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。
藉由將圖19和圖20所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。一個電晶體345可以控制多個電晶體200中的背閘極電壓。因此，可以使電晶體345的個數少於電晶體200。
對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線3003的電位施加到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG(保持)。
在電晶體200的關態電流較小時，節點FG的電荷被長期間保持。
接著，對資料的讀出進行說明。當在對佈線3001施加規定的電位(恆電位)的狀態下對佈線3005施加適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體300為n通道型電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若佈線3005的電位為V0(>Vth_H)，電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便佈線3005的電位為V0(<Vth_L)，電晶體300也保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。
〈半導體裝置1的結構〉
如圖19和圖20所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200、電晶體345及電容器100。電晶體200及電晶體345設置在電晶體300的上方，電容器100設置在電晶體300、電晶體200及電晶體345的上方。
電晶體300設置在基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。
電晶體300可以為p通道型電晶體或n通道型電晶體。
半導體區域313的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖19和圖20所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光(CMP)法等的平坦化處理被平坦化。
作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體 元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用熱脫附譜分析法(TDS)等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每單位面積的量時，絕緣體324中的氫的脫離量為10×1015atoms/cm2以下，較佳為5×1015atoms/cm2以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
也可以在絕緣體326及導電體330上形成佈線層。例如，在圖19和圖20中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200及電晶體345分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體345中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，不但可以保持作為佈線的導電性而且可以抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
可以在絕緣體354及導電體356上形成佈線層。例如，在圖19和圖20中，在絕緣體354上依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214和絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200或電晶體345的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的水或氫等雜質 透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200及電晶體345中。另外，氧化鋁可以抑制氧從構成電晶體200及電晶體345的氧化物釋放。因此，氧化鋁適合用作電晶體200及電晶體345的保護膜。
例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體210、絕緣體212、絕緣體214及絕緣體216中嵌入有導電體218、構成電晶體200的導電體及構成電晶體345的導電體等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體210及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200及電晶體345完全分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體345中。
在絕緣體216的上方設置有電晶體200及電晶體345。另外，作為電晶體200及電晶體345，可以使用包括上述實施方式中說明的半導體裝置所包括的電晶體。例如，作為電晶體200可以使用電晶體1000，作為電晶體345可以使用電晶體2000。圖19和圖20中示出作為電晶體200使用電晶體1000並作為電晶體345使用電晶體2000的例子。注意，圖19和圖20所示的電晶體200及電晶體345的結構只是一個例子而不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
另外，在絕緣體216及導電體218上依次層疊有絕緣體230及絕緣體232。作為絕緣體230和絕緣體232中的至少一個，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體230及絕緣體232，例如較佳為使用能夠防止氫或雜 質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200或電晶體345的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
另外，在絕緣體230及絕緣體232中嵌入有導電體219。此外，導電體219被用作與電晶體200的背閘極電極及電晶體345的背閘極電極電連接的插頭，並被用作與電容器100或電晶體300電連接的插頭或佈線。導電體219可以使用與導電體328及導電體330同樣的材料形成。
藉由在電晶體200的背閘極電極及電晶體345的背閘極電極與電晶體200的頂閘極電極及電晶體345的頂閘極電極之間設置絕緣體230及絕緣體232，可以減少電晶體200的背閘極電極與電晶體200的頂閘極電極之間的寄生電容、以及電晶體345的背閘極電極與電晶體345的頂閘極電極之間的寄生電容。
在電晶體200及電晶體345的上方設置絕緣體280。在絕緣體280中，較佳為形成有過量氧區域。尤其是，在將氧化物半導體用於電晶體200及電晶體345時，作為電晶體200及電晶體345附近的層間膜等形成具有過量氧區域的絕緣體，可以減少電晶體200及電晶體345所包括的氧化物中的氧缺陷，而可以提高電晶體200及電晶體345的可靠性。另外，覆蓋電晶體200及電晶體345的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。另外，進行上述TDS分析時的膜的表 面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。
在絕緣體280上設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，作為絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的水或氫等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止水或氫等雜質混入電晶體200及電晶體345中。另外，氧化鋁可以抑制氧從構成電晶體200及電晶體345的氧化物釋放。因此，氧化鋁適合用作電晶體200及電晶體345的保護膜。
另外，在作為電晶體200使用電晶體1000時、以及在作為電晶體345使用電晶體2000時，絕緣體214對應於絕緣體432，導電體218對應於導電體440，絕緣體216對應於絕緣體430，絕緣體230對應於絕緣體401，絕緣體232對應於絕緣體301，絕緣體220對應於絕緣體302，絕緣體222對應於絕緣體303，絕緣體224對應於絕緣體402，絕緣體225對應於絕緣體409，以及絕緣體280對應於絕緣體415。因此，可以參照關於上述實施方式所示的對應的結構的記載。
此外，在絕緣體282上設置有絕緣體286。作為絕緣體286可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體286，可以使用氧化矽膜及氧氮化矽膜等。
此外，在絕緣體220、絕緣體222、絕緣體224、絕緣體280、絕緣體 282及絕緣體286中嵌入導電體246及導電體248等。
導電體246及導電體248被用作與電容器100、電晶體200、電晶體345或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。
接著，在電晶體200的上方及電晶體345的上方設置有電容器100。電容器100包括導電體110、導電體120及絕緣體130。
此外，也可以在導電體246及導電體248上設置導電體112。導電體112被用作與電容器100、電晶體200、電晶體345或電晶體300電連接的插頭或者佈線。導電體110被用作電容器100的電極。此外，可以同時形成導電體112及導電體110。
作為導電體112及導電體110可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體112及導電體110，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在圖19和圖20中示出了導電體112及導電體110為單層結構，但是不侷限於此，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體緊密性高的導電體。
此外，在導電體112及導電體110上作為電容器100的介電質設置絕緣體130。絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等的疊層或單層。
例如，絕緣體130可以使用氧氮化矽等絕緣強度高的材料。藉由採用該結構，電容器100由於包括絕緣體130，所以可以提高絕緣強度，並可以 抑制電容器100的靜電破壞。
在絕緣體130上以與導電體110重疊的方式設置導電體120。作為導電體120可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他組件同時形成導電體120時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體120及絕緣體130上設置有絕緣體150。作為絕緣體150可以使用與絕緣體320同樣的材料而設置。另外，絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
對當將大面積基板按每個半導體元件分割而得到晶片形狀的多個半導體裝置時設置的切割線(也稱為分割線、分離線或截斷線)進行說明。作為分割方法，例如，有時，首先在基板中形成用來分離半導體元件的槽(切割線)之後，沿著切割線截斷，得到被分離(被分割)的多個半導體裝置。例如，圖19和圖20所示的結構500示出切割線附近的剖面圖。
例如，如結構500所示，在與設置在包括電晶體200或電晶體345的記憶單元的邊緣的切割線重疊的區域附近，在絕緣體280、絕緣體225、絕緣體224、絕緣體222、絕緣體220、絕緣體232、絕緣體230以及絕緣體216中設置開口。此外，以覆蓋絕緣體280、絕緣體225、絕緣體224、絕緣體222、絕緣體220、絕緣體232、絕緣體230以及絕緣體216的側面的方式設置絕緣體282。
也就是說，在該開口中，絕緣體214與絕緣體282接觸。此時，藉由使用相同的材料及相同的方法形成絕緣體214和絕緣體282，可以提高它們之間的緊密性。例如，可以使用氧化鋁。
藉由採用該結構，可以使用絕緣體214及絕緣體282包圍絕緣體280、電晶體200及電晶體345。絕緣體210、絕緣體222及絕緣體282由於具有抑制氧、氫及水的擴散的功能，所以即使將基板按每個形成有本實施方式所示的半導體元件的電路區域分割基板而加工為多個晶片，也可以防止從 截斷的基板的側面方向混入水或氫等雜質且該雜質擴散到電晶體200或電晶體345。
藉由採用該結構，可以防止絕緣體280中的過量氧擴散到絕緣體282及絕緣體222的外部。因此，絕緣體280中的過量氧高效地被供應到電晶體200或電晶體345中形成通道的氧化物中。藉由該氧，可以減少在電晶體200或電晶體345中形成通道的氧化物的氧缺陷。由此，可以使在電晶體200或電晶體345中形成通道的氧化物成為缺陷態密度低且具有穩定的特性的氧化物半導體。也就是說，可以在抑制電晶體200或電晶體345的電特性變動的同時提高可靠性。
以上是對結構實例的說明。藉由採用本結構，在使用包含氧化物半導體的電晶體的半導體裝置中，可以抑制電特性變動且可以提高可靠性。另外，在使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，在使用包含氧化物半導體的電晶體的半導體裝置中，可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。
〈記憶單元陣列的結構〉
圖21和圖22示出本實施方式的記憶單元陣列。藉由將圖19和圖20所示的記憶體裝置用作記憶單元並該記憶單元配置為矩陣狀，可以構成記憶單元陣列。注意，在圖21和圖22中省略圖19和圖20所示的電晶體345。圖21和圖22是示出將圖19和圖20所示的記憶體裝置配置為矩陣狀的情況下的行的一部分的剖面圖。
另外，圖21和圖22與圖19和圖20的不同之處在於電晶體300的結構。在圖21和圖22所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。另外，隔著絕緣體315以覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸形狀的情況，但是也可以對SOI基板進行加工來形成 具有凸部的半導體膜。
在圖21和圖22所示的記憶體裝置中，記憶單元600a與記憶單元600b鄰接地設置。記憶單元600a及記憶單元600b包括電晶體300、電晶體200以及電容器100，並且與佈線3001、佈線3002、佈線3003、佈線3004、佈線3005以及佈線3006電連接。另外，在記憶單元600a及記憶單元600b中，也同樣將電晶體300的閘極和電容器100的一個電極電連接的節點稱為節點FG。注意，佈線3002是相鄰的記憶單元600a和記憶單元600b共用的佈線。
當將記憶單元設置為矩陣狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，在記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於Vth_H的電位。或者，例如，在記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於Vth_L的電位。
藉由採用本結構，可以在使用包含氧化物半導體的電晶體的半導體裝置中在抑制電特性變動的同時提高可靠性。另外，使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，使用包含氧化物半導體的電晶體的半導體裝置中可以實現微型化或高積體化。此外，可以高生產率地提供一種微型化或高積體化半導體裝置。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式3
在本實施方式中說明包括根據本發明的一個實施方式的半導體裝置的 圖框記憶體，該圖框記憶體能夠用於顯示控制器IC以及源驅動器IC等。
圖框記憶體可以採用例如包括1T(電晶體)1C(電容器)型記憶單元的DRAM(動態隨機存取記憶體)。另外，記憶單元可以採用使用OS電晶體的記憶體裝置(以下稱為“OS記憶體”)。在此，作為OS記憶體的一個例子，說明包括1T1C型記憶單元的RAM。在此，將這樣的RAM稱為“DOSRAM(Dynamic Oxide Semiconductor RAM：動態氧化物半導體隨機存取記憶體)”。圖23示出DOSRAM的結構實例。
〈〈DOSRAM1400〉〉
DOSRAM1400包括控制器1405、行電路1410、列電路1415、記憶單元以及感測放大器陣列1420(以下稱為“MC-SA陣列1420”)。
行電路1410包括解碼器1411、字線驅動器電路1412、列選擇器1413、讀出放大驅動器電路1414。列電路1415包括全域感測放大器陣列1416、輸入輸出電路1417。全域感測放大器陣列1416包括多個全域感測放大器1447。MC-SA陣列1420包括記憶單元陣列1422、感測放大器陣列1423、全域位元線GBLL、GBLR。
(MC-SA陣列1420)
MC-SA陣列1420具有記憶單元陣列1422層疊於感測放大器陣列1423上的疊層結構。全域位元線GBLL、GBLR層疊於記憶單元陣列1422上。在DOSRAM1400中位元線結構採用局部位元線和全域位元線被分層化的分層位元線結構。
記憶單元陣列1422包括N個(N為2以上的整數)局部記憶單元陣列1425〈0〉-1425〈N-1〉。圖24A示出局部記憶單元陣列1425的結構實例。局部記憶單元陣列1425包括多個記憶單元1445、多個字線WL、多個位元線BLL、BLR。在圖24A的例子中，局部記憶單元陣列1425的結構為開位元線型，但是也可以為折疊位元線型。
圖24B示出記憶單元1445的電路結構實例。記憶單元1445包括電晶體MW1、電容器CS1、端子B1、B2。電晶體MW1具有控制電容器CS1 的充放電的功能。電晶體MW1的閘極電連接於字線，第一端子電連接於位元線，第二端子電連接於電容器CS1的第一端子。電容器CS1的第二端子電連接於端子B2。端子B2被輸入恆電壓(例如，低電源電壓)。
電晶體MW1包括背閘極，背閘極電連接於端子B1。因此，可以根據端子B1的電壓改變電晶體MW1的臨界電壓。例如，端子B1的電壓可以是固定電壓(例如，負的恆電壓)，也可以根據DOSRAM1400的工作，改變端子B1的電壓。
可以將電晶體MW1的背閘極電連接於電晶體MW1的閘極、源極或者汲極。或者，也可以在電晶體MW1中不設置背閘極。
感測放大器陣列1423包括N個局部感測放大器陣列1426〈0〉-1426〈N-1〉。局部感測放大器陣列1426包括1個開關陣列1444和多個感測放大器1446。感測放大器1446電連接有位元線對。感測放大器1446具有對位元線對進行預充電的功能、放大位元線對的電壓差的功能、保持該電壓差的功能。開關陣列1444具有選擇位元線對，並使選擇的位元線對和全域位元線對之間成為導通狀態的功能。
在此，位元線對是指，被感測放大器同時比較的2個位元線。全域位元線對是指，被全域感測放大器同時比較的2個全域位元線。可以將位元線對稱為一對位元線，將全域位元線對稱為一對全域位元線。在此，位元線BLL和位元線BLR構成1組位元線對。全域位元線GBLL和全域位元線GBLR構成1組全域位元線對。以下也表示為位元線對(BLL、BLR)、全域位元線對(GBLL、GBLR)。
(控制器1405)
控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：對從外部輸入的指令信號進行邏輯運算並決定工作模式的功能；生成行電路1410和列電路1415的控制信號以使決定的工作模式被執行的功能；保持從外部輸入的位址信號的功能；以及生成內部位址信號的功能。
(行電路1410)
行電路1410具有驅動MC-SA陣列1420的功能。解碼器1411具有對位址信號進行解碼的功能。字線驅動器電路1412生成選擇訪問目標行的字線WL的選擇信號。
列選擇器1413、讀出放大驅動器電路1414是用於驅動感測放大器陣列1423的電路。列選擇器1413具有生成選擇訪問目標列的位元線的選擇信號的功能。藉由列選擇器1413的選擇信號控制各局部感測放大器陣列1426的開關陣列1444。藉由讀出放大驅動器電路1414的控制信號，多個局部感測放大器陣列1426被獨立驅動。
(列電路1415)
列電路1415具有控制資料信號WDA[31：0]的輸入的功能以及控制資料信號RDA[31：0]的輸出的功能。資料信號WDA[31：0]是寫入資料信號，資料信號RDA[31：0]是讀出資料信號。
全域感測放大器1447電連接於全域位元線對(GBLL、GBLR)。全域感測放大器1447具有放大全域位元線對(GBLL、GBLR)之間的電壓差的功能以及保持該電壓差的功能。對全域位元線對(GBLL、GBLR)的資料的寫入以及讀出由輸入輸出電路1417執行。
對DOSRAM1400的寫入工作的概要進行說明。藉由輸入輸出電路1417，資料被寫入全域位元線對。全域位元線對的資料由全域感測放大器陣列1416保持。藉由位址信號所指定的局部感測放大器陣列1426的開關陣列1444，全域位元線對的資料被寫入目標列的位元線對。局部感測放大器陣列1426放大並保持被寫入的資料。在被指定的局部記憶單元陣列1425中，由行電路1410選擇目標行的字線WL，對選擇行的記憶單元1445寫入局部感測放大器陣列1426的保持資料。
對DOSRAM1400的讀出工作的概要進行說明。由位址信號指定局部記憶單元陣列1425的1行。在被指定的局部記憶單元陣列1425中，目標行的字線WL成為選擇狀態，記憶單元1445的資料寫入位元線。由局部感測放大器陣列1426將各列的位元線對的電壓差作為資料檢測出並保持。由開關陣列1444將局部感測放大器陣列1426的保持資料中位址信號所指定的 列的資料寫入全域位元線對。全域感測放大器陣列1416檢測出並保持全域位元線對的資料。將全域感測放大器陣列1416的保持資料輸出到輸入輸出電路1417。藉由上述步驟完成讀出工作。
由於是藉由電容器CS1的充放電來改寫資料，所以理論上對DOSRAM1400的改寫次數沒有限制，而且可以以低能量進行資料的寫入以及讀出。另外，記憶單元1445的電路結構簡單，容易實現大容量化。
電晶體MW1是OS電晶體。因為OS電晶體的關態電流極小，所以可以抑制電容器CS1的電荷洩漏。因此，DOSRAM1400的保持時間比DRAM長很多。由此可以減少更新頻率，而可以降低更新工作所需要的功耗。因此，藉由使用DOSRAM1400作為圖框記憶體，可以降低顯示控制器IC以及源驅動器IC的功耗。
由於MC-SA陣列1420是疊層結構，所以可以將位元線長度減短為與局部感測放大器陣列1426的長度相同程度。藉由減短位元線，位元線容量減小，由此可以降低記憶單元1445的儲存電容。另外，藉由在局部感測放大器陣列1426設置開關陣列1444，可以減少長位元線的個數。綜上理由可以降低DOSRAM1400的訪問時驅動的負載，而可以降低顯示控制器IC以及源驅動器IC的能量消耗。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中，作為應用了根據本發明的一個實施方式的將氧化物用作半導體的電晶體(OS電晶體)的半導體裝置的一個例子，對FPGA(現場可程式邏輯閘陣列)進行說明。在本實施方式的FPGA中，將OS記憶體用於組態記憶體及暫存器。在此，將上述FPGA稱為“OS-FPGA”。
OS記憶體是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體。因OS電晶體的關態電流極小而OS記憶體具有優良的保持特性， 從而可以被用作非揮發性記憶體。
圖25A示出OS-FPGA的結構實例。圖25A所示的OS-FPGA3110能夠實現進行利用多上下文結構的上下文切換以及根據每個PLE的細粒電源閘控的NOFF(常關閉)運算。OS-FPGA3110包括控制器3111、字線驅動器3112、資料驅動器3113和可程式區域3115。
可程式區域3115包括兩個輸入輸出塊(IOB)3117和核心3119。IOB3117包括多個可程式輸入輸出電路。核心3119包括多個邏輯陣列塊(LAB)3120和多個開關陣列塊(SAB)3130。LAB3120包括多個PLE3121。圖25B示出使用五個PLE3121構成LAB3120的例子。如圖25C所示，SAB3130包括排列為陣列狀的多個開關塊(SB)3131。LAB3120藉由其輸入端子及SAB3130與四個方向(上下左右)上的LAB3120連接。
參照圖26A至圖26C對SB3131進行說明。圖26A所示的SB3131被輸入data、datab、信號context[1：0]、信號word[1：0]。data、datab是組態資料，data和datab的邏輯處於互補關係。OS-FPGA3110的上下文數為2，信號context[1：0]是上下文選擇信號。信號word[1：0]是字線選擇信號，被輸入信號word[1：0]的佈線都是字線。
SB3131包括PRS(可程式選路開關)3133[0]和3133[1]。PRS3133[0]和3133[1]包括能夠儲存互補資料的組態記憶體(CM)。注意，在不區分PRS3133[0]和PRS3133[1]的情況下，將它們的每一個稱為PRS3133。其他組件也同樣。
圖26B示出PRS3133[0]的電路結構實例。PRS3133[0]和PRS3133[1]具有相同的電路結構。在PRS3133[0]與PRS3133[1]之間，被輸入的上下文選擇信號和字線選擇信號不同。信號context[0]、word[0]輸入到PRS3133[0]，信號context[1]、word[1]輸入到PRS3133[1]。例如，在SB3131中，當信號context[0]成為“H”時，PRS3133[0]成為活動狀態。
PRS3133[0]包括CM3135、Si電晶體M31。Si電晶體M31是由CM3135控制的傳輸電晶體(pass transistor)。CM3135包括記憶體電路3137和3137B。 記憶體電路3137和3137B具有相同的電路結構。記憶體電路3137包括電容器C31、OS電晶體MO31和MO32。記憶體電路3137B包括電容器CB31、OS電晶體MOB31和MOB32。
OS電晶體MO31、MO32、MOB31和MOB32包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
Si電晶體M31的閘極相當於節點N31，OS電晶體MO32的閘極相當於節點N32，OS電晶體MOB32的閘極相當於節點NB32。節點N32和NB32是CM3135的電荷保持節點。OS電晶體MO32控制節點N31與信號context[0]用信號線之間的導通狀態。OS電晶體MOB32控制節點N31與低電位電源線VSS之間的導通狀態。
記憶體電路3137和3137B所保持的資料的邏輯處於互補關係。因此，OS電晶體MO32和MOB32中的任一個成為導通狀態。
參照圖26C對PRS3133[0]的工作實例進行說明。PRS3133[0]已寫入有組態資料，PRS3133[0]的節點N32為“H”，節點NB32為“L”。
在信號context[0]為“L”的期間，PRS3133[0]處於非活動狀態。在該期間，即使PRS3133[0]的輸入端子的電位轉移為“H”，Si電晶體M31的閘極也維持“L”，PRS3133[0]的輸出端子也維持“L”。
在信號context[0]為“H”的期間，PRS3133[0]處於活動狀態。當信號context[0]轉移為“H”時，根據CM3135所儲存的組態資料，Si電晶體M31的閘極轉移為“H”。
在PRS3133[0]處於活動狀態的期間，當輸入端子的電位轉移為“H”時，由於記憶體電路3137的OS電晶體MO32是源極隨耦器，所以藉由升壓Si電晶體M31的閘極電壓上升。其結果是，記憶體電路3137的OS電晶體MO32丟失驅動能力，Si電晶體M31的閘極成為浮動狀態。
在具有多上下文的功能(multi context function)的PRS3133中，CM3135 還被用作多工器。
圖27示出PLE3121的結構實例。PLE3121包括LUT(查找表)塊3123、暫存器塊3124、選擇器3125和CM3126。LUT塊3123根據輸入inA至inD選擇其內部的資料，並將其輸出。選擇器3125根據CM3126所儲存的組態資料選擇LUT塊3123的輸出或暫存器塊3124的輸出。
PLE3121藉由功率開關3127與電壓VDD用電源線電連接。功率開關3127的開啟還是關閉根據CM3128所儲存的組態資料而決定。藉由根據各PLE3121設置功率開關3127，可以進行細粒電源閘控。由於細粒電源閘控功能，可以對在切換上下文之後不使用的PLE3121進行電源閘控，所以可以有效地降低待機功率。
為了實現NOFF運算，暫存器塊3124使用非揮發性暫存器構成。PLE3121中的非揮發性暫存器是包括OS記憶體的正反器(以下，稱為“OS-FF”)。
暫存器塊3124包括OS-FF3140[1]和3140[2]。信號user_res、load、store輸入到OS-FF3140[1]和3140[2]。時脈信號CLK1輸入到OS-FF3140[1]，時脈信號CLK2輸入到OS-FF3140[2]。圖28A示出OS-FF3140的結構實例。
OS-FF3140包括FF3141和影子暫存器3142。FF3141包括節點CK、R、D、Q和QB。節點CK被輸入時脈信號。節點R被輸入信號user_res。信號user_res是重設信號。節點D是資料輸入節點，節點Q是資料輸出節點。節點Q和節點QB的邏輯處於互補關係。
影子暫存器3142被用作FF3141的備份電路。影子暫存器3142根據信號store對節點Q和QB的資料進行備份，並且根據信號load將所備份的資料回寫到節點Q、QB。
影子暫存器3142包括反相器電路3188和3189、Si電晶體M37和MB37以及記憶體電路3143和3143B。記憶體電路3143和3143B具有與PRS3133的記憶體電路3137相同的電路結構。記憶體電路3143包括電容器C36、 OS電晶體MO35和OS電晶體MO36。記憶體電路3143B包括電容器CB36、OS電晶體MOB35和OS電晶體MOB36。節點N36和NB36分別相當於OS電晶體MO36和OS電晶體MOB36的閘極，並它們都是電荷保持節點。節點N37和NB37相當於Si電晶體M37和MB37的閘極。
OS電晶體MO35、MO36、MOB35和MOB36包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
參照圖28B對OS-FF3140的工作方法的例子進行說明。
(備份)
當“H”的信號store輸入到OS-FF3140時，影子暫存器3142對FF3141的資料進行備份。藉由被輸入節點Q的資料，節點N36成為“L”，藉由被寫入節點QB的資料，節點NB36成為“H”。然後，進行電源閘控，使功率開關3127成為關閉狀態。雖然FF3141的節點Q和QB的資料被消失，但是即使在停止電源供應的狀態下，影子暫存器3142也保持所備份的資料。
(恢復)
使功率開關3127成為開啟狀態，對PLE3121供應電源。然後，當“H”的信號load輸入到OS-FF3140時，影子暫存器3142將所備份的資料回寫到FF3141。因為節點N36為“L”，所以節點N37維持“L”，而因為節點NB36為“H”，所以節點NB37為“H”。因此，節點Q成為“H”，節點QB成為“L”。換言之，OS-FF3140恢復到備份工作時的狀態。
藉由組合細粒電源閘控與OS-FF3140的備份/恢復工作，可以有效地減少OS-FPGA3110的功耗。
作為可能在記憶體電路中發生的誤差，可以舉出因輻射入射而產生的軟錯誤。軟錯誤是如下現象：從構成記憶體或封裝的材料等釋放的α線或從宇宙入射到大氣的一次宇宙射線與存在於大氣中的原子的原子核產生核反應而產生的二次宇宙射線中性子等照射到電晶體以生成電子電洞對，由此產生保持在記憶體中的資料反轉等的故障。使用OS電晶體的OS記憶體的 軟錯誤耐性高。因此，藉由安裝OS記憶體，可以提供可靠性高的OS-FPGA3110。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，對包括根據本發明的一個實施方式的半導體裝置如上述記憶體裝置等的CPU的一個例子進行說明。
〈CPU的結構〉
圖29所示的半導體裝置5400包括CPU核5401、電源管理單元5421及週邊電路5422。電源管理單元5421包括功率控制器5402及功率開關5403。週邊電路5422包括具有快取記憶體的快取記憶體5404、匯流排介面(BUS I/F)5405及除錯介面(Debug I/F)5406。CPU核5401包括資料匯流排5423、控制裝置5407、PC(程式計數器)5408、管線暫存器5409、管線暫存器5410、ALU(Arithmetic logic unit：算術邏輯單元)5411及暫存器檔案5412。經過資料匯流排5423進行CPU核5401與快取記憶體5404等週邊電路5422之間的資料的發送和接收。
半導體裝置(單元)可以被用於功率控制器5402、控制裝置5407等的很多邏輯電路。尤其是，該半導體裝置(單元)可以被用於能夠使用標準單元構成的所有邏輯電路。其結果，可以提供一種小型半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置5400。另外，可以提供一種能夠減少電源電壓的變動的半導體裝置5400。
藉由作為半導體裝置(單元)使用p通道型Si電晶體、上述實施方式所記載的在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體，並且將該半導體裝置(單元)用作半導體裝置5400，可以提供一種小型的半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置 5400。尤其是，藉由作為Si電晶體只採用p通道型電晶體，可以降低製造成本。
控制裝置5407藉由對PC5408、管線暫存器5409、管線暫存器5410、ALU5411、暫存器檔案5412、快取記憶體5404、匯流排介面5405、除錯介面5406及功率控制器5402的工作進行整體控制，能夠將被輸入的應用軟體等程式所包含的指令解碼並執行。
ALU5411能夠進行四則運算及邏輯運算等各種運算處理。
快取記憶體5404能夠暫時儲存使用次數多的資料。PC5408是能夠儲存接下來執行的指令的位址的暫存器。另外，雖然在圖29中沒有進行圖示，但是快取記憶體5404還設置有控制快取記憶體的工作的快取記憶體控制器。
管線暫存器5409是能夠暫時儲存指令資料的暫存器。
暫存器檔案5412具有包括常用暫存器的多個暫存器，而可以儲存從主記憶體讀出的資料或者由ALU5411的運算處理的結果得出的資料等。
管線暫存器5410是能夠暫時儲存用於ALU5411的運算處理的資料或者由ALU5411的運算處理結果得出的資料等的暫存器。
匯流排介面5405被用作半導體裝置5400與位於半導體裝置5400外部的各種裝置之間的資料的路徑。除錯介面5406被用作用來將控制調試的指令輸入到半導體裝置5400的信號的路徑。
功率開關5403具有控制對半導體裝置5400所包括的功率控制器5402以外的各種電路供應電源電壓的功能。上述各種電路分別屬於幾個電源定域，屬於同一電源定域的各種電路被功率開關5403控制是否供應電源電壓。另外，功率控制器5402能夠控制功率開關5403的工作。
藉由具有上述結構，半導體裝置5400能夠進行電源閘控。對電源閘控 的工作流程的一個例子進行說明。
首先，CPU核5401將停止供應電源電壓的時機設定在功率控制器5402的暫存器中。接著，從CPU核5401對功率控制器5402發送開始進行電源閘控的指令。接著，半導體裝置5400內的各種暫存器及快取記憶體5404開始進行資料的備份。接著，利用功率開關5403停止對半導體裝置5400所包括的功率控制器5402以外的各種電路的電源電壓供應。接著，藉由對功率控制器5402輸入中斷信號，開始對半導體裝置5400所包括的各種電路的電源電壓供應。此外，也可以對功率控制器5402設置計數器，不依靠輸入中斷信號而利用該計數器來決定開始供應電源電壓的時機。接著，各種暫存器及快取記憶體5404開始進行資料的恢復。接著，再次開始執行控制裝置5407中的指令。
在處理器整體或者構成處理器的一個或多個邏輯電路中能夠進行這種電源閘控。另外，即使在較短的時間內也可以停止供應電力。因此，可以以空間上或時間上微細的細微性減少功耗。
在進行電源閘控時，較佳為在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份。由此，可以在較短的期間中進行電源的開啟或關閉，從而可以實現低功耗化。
為了在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份，正反器電路較佳為在其電路內進行資料備份(將其稱為能夠備份的正反器電路)。另外，SRAM單元較佳為在單元內進行資料備份(將其稱為能夠備份的SRAM單元)。能夠備份的正反器電路和SRAM單元較佳為包括在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體。其結果，電晶體具有小關態電流，由此能夠備份的正反器電路或SRAM單元可以長期間保持資料而不需要電力供應。另外，當電晶體的切換速度快時，能夠備份的正反器電路和SRAM單元有時可以在較短的期間中進行資料備份及恢復。
參照圖30對能夠備份的正反器電路的例子進行說明。
圖30所示的半導體裝置5500是能夠備份的正反器電路的一個例子。半導體裝置5500包括第一記憶體電路5501、第二記憶體電路5502、第三記憶體電路5503以及讀出電路5504。電位V1與電位V2的電位差作為電源電壓被供應到半導體裝置5500。電位V1和電位V2中的一個為高位準，另一個為低位準。下面，以電位V1為低位準而電位V2為高位準的情況為例，對半導體裝置5500的結構實例進行說明。
第一記憶體電路5501具有在半導體裝置5500被供應電源電壓的期間中被輸入包括資料的信號D時保持該資料的功能。而且，在半導體裝置5500被供應電源電壓的期間，從第一記憶體電路5501輸出包括所保持的資料的信號Q。另一方面，在半導體裝置5500沒有被供應電源電壓的期間中，第一記憶體電路5501不能保持資料。就是說，可以將第一記憶體電路5501稱為揮發性記憶體電路。
第二記憶體電路5502具有讀取並儲存(或備份)保持在第一記憶體電路5501中的資料的功能。第三記憶體電路5503具有讀取並儲存(或備份)保持在第二記憶體電路5502中的資料的功能。讀出電路5504具有讀取保持在第二記憶體電路5502或第三記憶體電路5503中的資料並將其儲存(或恢復)在第一記憶體電路5501中的功能。
尤其是，第三記憶體電路5503具有即使在半導體裝置5500沒有被供應電源電壓的期間中也讀取並儲存(或備份)保持在第二記憶體電路5502中的資料的功能。
如圖30所示，第二記憶體電路5502包括電晶體5512及電容器5519。第三記憶體電路5503包括電晶體5513、電晶體5515以及電容器5520。讀出電路5504包括電晶體5510、電晶體5518、電晶體5509以及電晶體5517。
電晶體5512具有將根據保持在第一記憶體電路5501中的資料的電荷充電到電容器5519並將該電荷從電容器5519放電的功能。電晶體5512較佳為將根據保持在第一記憶體電路5501中的資料的電荷高速地充電到電容器5519並將該電荷從電容器5519高速地放電。明確而言，電晶體5512較佳為在通道形成區域中包含具有結晶性的矽(較佳為多晶矽，更佳為單晶 矽)。
電晶體5513的導通狀態或非導通狀態根據保持在電容器5519中的電荷被選擇。電晶體5515具有在電晶體5513處於導通狀態時將根據佈線5544的電位的電荷充電到電容器5520並將該電荷從電容器5520放電的功能。較佳為電晶體5515的關態電流極小。明確而言，電晶體5515在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)。
以下，明確地說明各元件之間的連接關係。電晶體5512的源極和汲極中的一個與第一記憶體電路5501連接。電晶體5512的源極和汲極中的另一個與電容器5519的一個電極、電晶體5513的閘極及電晶體5518的閘極連接。電容器5519的另一個電極與佈線5542連接。電晶體5513的源極和汲極中的一個與佈線5544連接。電晶體5513的源極和汲極中的另一個與電晶體5515的源極和汲極中的一個連接。電晶體5515的源極和汲極中的另一個與電容器5520的一個電極及電晶體5510的閘極連接。電容器5520的另一個電極與佈線5543連接。電晶體5510的源極和汲極中的一個與佈線5541連接。電晶體5510的源極和汲極中的另一個與電晶體5518的源極和汲極中的一個連接。電晶體5518的源極和汲極中的另一個與電晶體5509的源極和汲極中的一個連接。電晶體5509的源極和汲極中的另一個與電晶體5517的源極和汲極中的一個及第一記憶體電路5501連接。電晶體5517的源極和汲極中的另一個與佈線5540連接。在圖30中，電晶體5509的閘極與電晶體5517的閘極連接，但是電晶體5509的閘極不一定必須與電晶體5517的閘極連接。
作為電晶體5515，可以使用上述實施方式所例示的電晶體。因為電晶體5515的關態電流小，所以半導體裝置5500可以長期間保持資料而不需要電力供應。因為電晶體5515的開關特性良好，所以半導體裝置5500可以高速地進行備份和恢復。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
本實施方式中，參照圖31A至圖32B說明根據本發明的一個實施方式的半導體裝置的一個實施方式。
〈半導體晶圓、晶片〉
圖31A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置等。
多個電路區域712的每一個都被分離區域713圍繞。分離線(也稱為“切割線”)714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖31B示出晶片715的放大圖。
另外，也可以在分離區域713上設置導電層或半導體層等。藉由在分離區域713上設置導電層或半導體層等，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低了其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層或半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
〈電子構件〉
參照圖32A及圖32B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向及端子的形狀等存在多個規格和名稱。
在組裝製程(後製程)中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。
參照圖32A所示的流程圖對後製程進行說明。在前製程中將根據本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板 711的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S721)。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。
接著，進行將基板711分成多個晶片715的“切割(dicing)製程”(步驟S722)。並且，進行如下晶片接合(die bonding)製程(步驟S723)：將被切割的晶片715接合於各引線框架上。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片715代替引線框架。
接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S724)。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊(ball bonding)或楔焊(wedge bonding)。
進行由環氧樹脂等密封被打線接合的晶片715的“密封製程(模塑(molding)製程)”(步驟S725)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護晶片715與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵等而導致的特性劣化(可靠性的降低)。
接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟S726)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”(步驟S727)。
接著，進行對封裝表面進行印字處理(marking)的“印字製程”(步驟S728)。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”(步驟S729)完成電子構件。
圖32B示出完成的電子構件的立體示意圖。在圖32B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的立體示意圖。圖32B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。
圖32B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板(電路板754)。完成的電路板754用於電子裝置等。
實施方式7
〈電子裝置〉
本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖33A至圖33F示出使用根據本發明的一個實施方式的半導體裝置的電子裝置的具體例子。
圖33A是示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。
圖33B所示的資訊終端2910包括外殼2911、顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。
圖33C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。
圖33D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、鏡頭2945及連接部2946等。操作開關2944及鏡頭2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。
圖33E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓性、輕量且方便性良好的資訊終端2950。
圖33F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、腕帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。
顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸摸螢幕來進行操作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功能。
另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。
例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用根據本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。

Claims (22)

  1. 一種半導體裝置，包括：第一電晶體，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；該第一氧化物上的第二絕緣體；該第二絕緣體上的第二導電體；該第二導電體上的第三絕緣體；接觸於該第二絕緣體的側面、該第二導電體的側面及該第三絕緣體的側面的第四絕緣體；以及接觸於該第一氧化物及該第四絕緣體的第五絕緣體，第二電晶體，包括：第三導電體；其至少一部分與該第三導電體重疊的第四導電體；以及該第三導電體與該第四導電體之間的第二氧化物，其中，該第三導電體及該第四導電體電連接於該第一導電體。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物和該第二氧化物都包含In、元素M及Zn，並且該元素M為Al、Ga、Y或Sn。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物包括第一區域及與該第二絕緣體重疊的第二區域，該第一區域的至少一部分與該第五絕緣體接觸，並且該第一區域的氫濃度和/或氮濃度高於該第二區域。
  4. 根據申請專利範圍第3項之半導體裝置， 其中該第一區域包括與該第四絕緣體及該第二絕緣體重疊的部分。
  5. 一種半導體裝置，包括：第一電晶體，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；接觸於該第一氧化物的頂面的至少一部分的第二氧化物；接觸於該第二氧化物的頂面的至少一部分的第三氧化物；該第三氧化物上的第二絕緣體；該第二絕緣體上的第二導電體；該第二導電體上的第三絕緣體；接觸於該第二絕緣體的側面、該第二導電體的側面及該第三絕緣體的側面的第四絕緣體；以及接觸於該第三氧化物及該第四絕緣體的第五絕緣體，第二電晶體，包括：第三導電體；其至少一部分與該第三導電體重疊的第四導電體；以及該第三導電體與該第四導電體之間的第四氧化物，其中，該第三導電體及該第四導電體電連接於該第一導電體。
  6. 根據申請專利範圍第5項之半導體裝置，其中該第一氧化物至該第四氧化物都包含In、元素M及Zn，並且該元素M為Al、Ga、Y或Sn。
  7. 根據申請專利範圍第5項之半導體裝置，其中該第一氧化物包括第一區域及與該第二絕緣體重疊的第二區域， 該第一區域的至少一部分與該第五絕緣體接觸，並且該第一區域的氫濃度和/或氮濃度高於該第二區域。
  8. 根據申請專利範圍第7項之半導體裝置，其中該第一區域包括與該第四絕緣體及該第二絕緣體重疊的部分。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第五絕緣體包含氫和氮中的至少一個。
  10. 一種半導體裝置，包括：第一電晶體，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；接觸於該第一氧化物的頂面的至少一部分的第二氧化物；接觸於該第一氧化物的側面和該第二氧化物的頂面及側面的第三氧化物；該第三氧化物上的第二絕緣體；該第二絕緣體上的第二導電體；該第二導電體上的第三導電體；該第三導電體上的第三絕緣體；接觸於該第二絕緣體的側面、該第二導電體的側面、該第三導電體的側面及該第三絕緣體的側面的第四絕緣體；以及接觸於該第三氧化物的頂面及該第四絕緣體的側面的第五絕緣體，其中，該第三絕緣體的頂面與該第四絕緣體的頂面彼此大致對齊，第二電晶體，包括：該基板上的第四導電體； 該第四導電體上的第一絕緣體；該第一絕緣體上的彼此離開的第四氧化物及第五氧化物；接觸於該第四氧化物的頂面的至少一部分的第六氧化物；接觸於該第五氧化物的頂面的至少一部分的第七氧化物；接觸於該第四氧化物的側面、該第五氧化物的側面、該第六氧化物的頂面及側面、以及該第七氧化物的頂面及側面，並且在該第四氧化物與該第五氧化物之間的區域中接觸於該第一絕緣體的第八氧化物；該第八氧化物上的第六絕緣體；在該第六絕緣體上且其至少一部分重疊於該第四氧化物與該第五氧化物之間的區域的第五導電體；在該第五導電體上且其至少一部分重疊於該第四氧化物與該第五氧化物之間的區域的第六導電體；該第六導電體上的第七絕緣體；接觸於該第六絕緣體的側面、該第五導電體的側面、該第六導電體的側面及該第七絕緣體的側面的第八絕緣體；以及接觸於該第八氧化物的頂面及該第八絕緣體的側面的第五絕緣體，其中，該第七絕緣體的頂面與該第八絕緣體的頂面彼此大致對齊。
  11. 一種半導體裝置，包括：第一電晶體，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；接觸於該第一氧化物的頂面的至少一部分的第二氧化物；接觸於該第二氧化物的頂面的至少一部分的第三氧化物；該第三氧化物上的第二絕緣體；該第二絕緣體上的第二導電體；該第二導電體上的第三導電體； 該第三導電體上的第三絕緣體；接觸於該第二絕緣體的側面、該第二導電體的側面、該第三導電體的側面及該第三絕緣體的側面的第四絕緣體；以及接觸於該第三氧化物的頂面及該第四絕緣體的側面的第五絕緣體，其中，該第三絕緣體的頂面與該第四絕緣體的頂面彼此大致對齊，第二電晶體，包括：該基板上的第四導電體；該第四導電體上的第一絕緣體；該第一絕緣體上的彼此離開的第四氧化物及第五氧化物；接觸於該第四氧化物的頂面的至少一部分的第六氧化物；接觸於該第五氧化物的頂面的至少一部分的第七氧化物；接觸於該第六氧化物的頂面的至少一部分和該第七氧化物的頂面的至少一部分的第八氧化物；該第八氧化物上的第六絕緣體；在該第六絕緣體上且其至少一部分重疊於該第四氧化物與該第五氧化物之間的區域的第五導電體；在該第五導電體上且其至少一部分重疊於該第四氧化物與該第五氧化物之間的區域的第六導電體；該第六導電體上的第七絕緣體；接觸於該第六絕緣體的側面、該第五導電體的側面、該第六導電體的側面及該第七絕緣體的側面的第八絕緣體；以及接觸於該第六氧化物的頂面及該第八絕緣體的側面的第五絕緣體，其中，該第七絕緣體的頂面與該第八絕緣體的頂面彼此大致對齊。
  12. 根據申請專利範圍第10項之半導體裝置，其中該第一氧化物至該第八氧化物都包含In、元素M及Zn， 並且該元素M為Al、Ga、Y或Sn。
  13. 根據申請專利範圍第10項之半導體裝置，其中該第二氧化物包括第一區域及與該第二絕緣體重疊的第二區域，該第一區域的至少一部分與該第五絕緣體接觸，並且該第一區域的氫濃度和/或氮濃度高於該第二區域。
  14. 根據申請專利範圍第13項之半導體裝置，其中該第一區域包括與該第四絕緣體及該第二絕緣體重疊的部分。
  15. 根據申請專利範圍第10項之半導體裝置，其中該第四絕緣體及該第八絕緣體包含氧化鋁或氧化鉿。
  16. 根據申請專利範圍第10項之半導體裝置，其中該第三絕緣體及該第七絕緣體包含氧化鋁或氧化鉿。
  17. 根據申請專利範圍第10項之半導體裝置，其中該第三絕緣體及該第七絕緣體的每一個的厚度大於該第四絕緣體及該第八絕緣體的每一個的厚度。
  18. 根據申請專利範圍第10項之半導體裝置，其中該第二導電體及該第五導電體包含導電氧化物。
  19. 根據申請專利範圍第10項之半導體裝置，其中該第五絕緣體包含氫和氮中的至少一個。
  20. 根據申請專利範圍第10項之半導體裝置，其中該第三氧化物與該第八氧化物具有相同的組成。
  21. 一種半導體裝置的製造方法，包括如下步驟： 在基板上形成第一導電體及第二導電體；在該第一導電體及第二導電體上形成第一絕緣體；在該第一絕緣體上依次形成第一氧化膜及第二氧化膜；藉由將該第一氧化膜及該第二氧化膜加工為島狀，形成第一氧化物、該第一氧化物上的第二氧化物、第三氧化物、該第三氧化物上的第四氧化物、第五氧化物及該第五氧化物上的第六氧化物；該第一絕緣體及該第一氧化物至該第六氧化物上形成第三氧化膜；藉由將該第三氧化膜加工為島狀，形成覆蓋該第一氧化物及該第二氧化物的第七氧化物和覆蓋該第三氧化物至該第六氧化物的第八氧化物；在該第一絕緣體及該第一氧化物至該第八氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；藉由對該第一絕緣膜、該第一導電膜、該第二導電膜及該第二絕緣膜進行蝕刻，在該第七氧化物上形成第二絕緣體、第三導電體、第四導電體及第三絕緣體，在該第八氧化物上形成第四絕緣體、第五導電體、第六導電體及第五絕緣體；藉由ALD法，以覆蓋該第七氧化物、該第八氧化物、該第二絕緣體至該第五絕緣體及該第三導電體至該第六導電體的方式形成第三絕緣膜；藉由對該第三絕緣膜進行乾蝕刻處理，形成接觸於該第二絕緣體的側面、該第三導電體的側面、該第四導電體的側面及該第三絕緣體的側面的第六絕緣體，並形成接觸於該第四絕緣體的側面、該第五導 電體的側面、該第六導電體的側面及該第五絕緣體的側面的第七絕緣體；以及藉由PECVD法，以覆蓋該第七氧化物、該第八氧化物、該第三絕緣體、該第五絕緣體、該第六絕緣體及該第七絕緣體的方式形成第八絕緣體。
  22. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電體及第二導電體；在該第一導電體及該第二導電體上形成第一絕緣體；在該第一絕緣體上依次形成第一氧化膜及第二氧化膜；藉由在該第一氧化膜及該第二氧化膜中形成開口，使該第一絕緣體的一部分露出；在形成有該開口的該第一氧化膜及該第二氧化膜和該露出的第一絕緣體上形成第三氧化膜；藉由將形成有該開口的該第一氧化膜及該第二氧化膜和該第三氧化膜加工為島狀，形成第一氧化物、該第一氧化物上的第二氧化物、該第二氧化物上的第七氧化物、第三氧化物、該第三氧化物上的第四氧化物、第五氧化物、該第五氧化物上的第六氧化物、以及該第四氧化物和該第六氧化物上的第八氧化物；在該第一絕緣體及該第一氧化物至該第八氧化物上依次形成第一絕緣膜、第一導電膜、第二導電膜及第二絕緣膜；藉由對該第一絕緣膜、該第一導電膜、該第二導電膜及該第二絕緣膜進行蝕刻，在該第七氧化物上形成第二絕緣體、第三導電體、第四導電體及第三絕緣體，在該第八氧化物上形成第四絕緣體、第五導 電體、第六導電體及第五絕緣體；藉由ALD法，以覆蓋該第七氧化物、該第八氧化物、該第二絕緣體至該第五絕緣體及該第三導電體至該第六導電體的方式形成第三絕緣膜；藉由對該第三絕緣膜進行乾蝕刻處理，形成接觸於該第二絕緣體的側面、該第三導電體的側面、該第四導電體的側面及該第三絕緣體的側面的第六絕緣體，並形成接觸於該第四絕緣體的側面、該第五導電體的側面、該第六導電體的側面及該第五絕緣體的側面的第七絕緣體；以及藉由PECVD法，以覆蓋該第七氧化物、該第八氧化物、該第三絕緣體、該第五絕緣體、該第六絕緣體及該第七絕緣體的方式形成第八絕緣體。
TW106139359A 2016-11-17 2017-11-14 半導體裝置以及半導體裝置的製造方法 TW201834244A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016224546 2016-11-17
JP2016224503 2016-11-17
JP2016-224546 2016-11-17
JP2016-224503 2016-11-17

Publications (1)

Publication Number Publication Date
TW201834244A true TW201834244A (zh) 2018-09-16

Family

ID=62108706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139359A TW201834244A (zh) 2016-11-17 2017-11-14 半導體裝置以及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US10141344B2 (zh)
JP (1) JP2018085507A (zh)
KR (1) KR20180055701A (zh)
TW (1) TW201834244A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811071B1 (en) 2019-05-17 2020-10-20 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
US11474739B2 (en) 2019-05-17 2022-10-18 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN106887406B (zh) * 2017-03-29 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
JP7204353B2 (ja) * 2018-06-15 2023-01-16 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置
KR20210020934A (ko) * 2018-06-15 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20220020881A1 (en) * 2018-12-07 2022-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7433250B2 (ja) 2019-01-29 2024-02-19 株式会社半導体エネルギー研究所 記憶装置
US20220328487A1 (en) * 2019-08-29 2022-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2011139052A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
EP2517355B1 (en) 2009-12-25 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
WO2011099368A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8634230B2 (en) 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2013229013A (ja) 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
JP6395409B2 (ja) 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
JP6426402B2 (ja) 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10074576B2 (en) * 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9299848B2 (en) * 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
KR102414469B1 (ko) 2014-03-14 2022-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
TWI643457B (zh) 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102329498B1 (ko) * 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811071B1 (en) 2019-05-17 2020-10-20 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
TWI715097B (zh) * 2019-05-17 2021-01-01 大陸商長江存儲科技有限責任公司 具有靜態隨機存取記憶體的三維記憶體元件
US11200935B2 (en) 2019-05-17 2021-12-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
US11474739B2 (en) 2019-05-17 2022-10-18 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
US11735243B2 (en) 2019-05-17 2023-08-22 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory

Also Published As

Publication number Publication date
US10141344B2 (en) 2018-11-27
JP2018085507A (ja) 2018-05-31
US20180138212A1 (en) 2018-05-17
KR20180055701A (ko) 2018-05-25

Similar Documents

Publication Publication Date Title
TWI739969B (zh) 半導體裝置以及半導體裝置的製造方法
JP7439215B2 (ja) 半導体装置
JP7441282B2 (ja) 半導体装置
TW201834244A (zh) 半導體裝置以及半導體裝置的製造方法
TWI755475B (zh) 電容器、半導體裝置及半導體裝置的製造方法
TWI741096B (zh) 半導體裝置以及半導體裝置的製造方法
TWI772423B (zh) 半導體裝置
TW201841367A (zh) 半導體裝置以及半導體裝置的製造方法
JP6871722B2 (ja) 半導体装置
CN110709998A (zh) 半导体装置以及其制造方法
JP7086934B2 (ja) 半導体装置
WO2018092007A1 (ja) 半導体装置、および半導体装置の作製方法
JP7166934B2 (ja) 半導体装置
JP2018098308A (ja) 半導体装置、および半導体装置の作製方法
TWI839677B (zh) 電容器、半導體裝置及半導體裝置的製造方法
WO2018163013A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018098437A (ja) 半導体装置、および半導体装置の作製方法