TW201841367A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201841367A
TW201841367A TW106145404A TW106145404A TW201841367A TW 201841367 A TW201841367 A TW 201841367A TW 106145404 A TW106145404 A TW 106145404A TW 106145404 A TW106145404 A TW 106145404A TW 201841367 A TW201841367 A TW 201841367A
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
transistor
conductor
region
Prior art date
Application number
TW106145404A
Other languages
English (en)
Inventor
山崎舜平
平松智記
本田龍之介
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201841367A publication Critical patent/TW201841367A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明的一個實施方式提供一種通態電流大的半導體裝置。該半導體裝置包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；第一氧化物上的第二氧化物；與第二氧化物的頂面及第二氧化物的側面接觸的第二絕緣體；第二絕緣體上的第二導電體；以及與第二絕緣體的側面及第二導電體的側面接觸的第三絕緣體，其中，第二氧化物的厚度為第二氧化物的通道寬度方向上的長度以上，第二導電體包括隔著第二絕緣體與第二氧化物的頂面和側面相對的區域，並且，第二氧化物的側面的載子密度大於第二氧化物的頂面的載子密度。

Description

半導體裝置以及半導體裝置的製造方法
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等有時包括半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在電路基板例如印刷線路板上，並用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等已被公開(參照專利文獻1)。
另外，公開了如下技術：為了提高電晶體的載子移動率，層疊電子親和力(或導帶底能階)不同的氧化物半導體層的技術(參照專利文獻2及專利文獻3)。
近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。此外，有提高包含積體電路的半導體裝置的生產率的需求。
[專利文獻1]日本專利申請公開第2012-257187號公報
[專利文獻2]日本專利申請公開第2011-124360號公報
[專利文獻3]日本專利申請公開第2011-138934號公報
本發明的一個實施方式的目的之一是提供一種通態電流(on-state current)大的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有高的頻率特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有常關閉的電特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
另外，本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種資料寫入速度快的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，這些目的之外的目的根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的目的。
本發明的一個實施方式是一種半導體裝置，包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；第一氧化物上的第二氧化物；與第二氧化物的頂面及第二氧化物的側面接觸的第二絕緣體；第二絕緣體上的第二導電體；以及與第二絕緣體的側面及第二導電體的側面接觸的第三絕緣體，其中，第二氧化物的厚度為第二氧化物的通道寬度方向上的長度以上，第二導電體包括隔著第二絕緣體與第二氧化物的頂面和側面相對的區域，並且，第二氧化物的側面的載子密度大於第二氧化物的頂面的載子密度。
本發明的另一個實施方式是一種半導體裝置，包括：基板上的第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；第一氧化物上的第二氧化物；與第一氧化物的側面及第二氧化物的側面接觸的第三氧化物；與第二氧化物的頂面及第三氧化物的側面接觸的第二絕緣體；第二絕緣體上的第二導電體；以及與第二絕緣體的側面及第二導電體的側面接觸的第三絕緣體，其中，第二氧化物的厚度為第二氧化物的通道寬度方向上的長度以上，第二導電體包括隔著第二絕緣體與第二氧化物的頂面和側面相對的區域，第二氧化物的側面的載子密度大於第二氧化物的頂面的載子密度，並且，第三氧化物的導帶底大於第二氧化物的導帶底。
在上述結構中，第二氧化物較佳為在第二氧化物的側面和頂面之間包 括彎曲面。另外，第二氧化物的彎曲面的曲率半徑較佳為3nm以上且10nm以下。
另外，在第二絕緣體中，第二氧化物的側面附近的區域的厚度較佳為小於第二氧化物的頂面附近的區域的厚度。
另外，第二氧化物較佳為包括具有c軸配向性的結晶結構。另外，第一氧化物的導帶底較佳為大於第二氧化物的導帶底。另外，較佳的是，第一氧化物及第二氧化物都包含In、元素M(M為Al、Ga、Y或Sn)及Zn，並且第二氧化物中的相對於元素M的In的原子個數比大於第一氧化物中的相對於元素M的In的原子個數比。
另外，第一氧化物及第二氧化物較佳為都具有錐形剖面形狀。
另外，較佳的是，第二氧化物包括交替層疊的第一層和第二層，並且第一層的每一個的能帶間隙大於第二層的每一個的能帶間隙。
根據本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有高的頻率特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有常關閉的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
另外，根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種資料寫入速度快的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種設計彈性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個 實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的效果。
100‧‧‧電容器
110‧‧‧導電體
112‧‧‧導電體
120‧‧‧導電體
130‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
203‧‧‧導電體
203a‧‧‧導電體
203b‧‧‧導電體
205‧‧‧導電體
205a‧‧‧導電體
205b‧‧‧導電體
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物
230a‧‧‧氧化物
230A‧‧‧氧化膜
230b‧‧‧氧化物
230b1‧‧‧層
230b2‧‧‧層
230B‧‧‧氧化膜
230c‧‧‧氧化物
231‧‧‧區域
231a‧‧‧區域
231b‧‧‧區域
232‧‧‧區域
232a‧‧‧區域
232b‧‧‧區域
233‧‧‧區域
233a‧‧‧區域
233b‧‧‧區域
234‧‧‧區域
235‧‧‧絕緣體
239‧‧‧區域
246‧‧‧導電體
248‧‧‧導電體
250‧‧‧絕緣體
250A‧‧‧絕緣膜
252‧‧‧導電體
252a‧‧‧導電體
252b‧‧‧導電體
260‧‧‧導電體
260a‧‧‧導電體
260A‧‧‧導電膜
260b‧‧‧導電體
260B‧‧‧導電膜
270‧‧‧絕緣體
270A‧‧‧絕緣膜
272‧‧‧絕緣體
272A‧‧‧絕緣膜
274‧‧‧絕緣體
280‧‧‧絕緣體
282‧‧‧絕緣體
286‧‧‧絕緣體
300‧‧‧電晶體
311‧‧‧基板
313‧‧‧半導體區域
314a‧‧‧低電阻區域
314b‧‧‧低電阻區域
315‧‧‧絕緣體
316‧‧‧導電體
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
360‧‧‧絕緣體
362‧‧‧絕緣體
364‧‧‧絕緣體
366‧‧‧導電體
370‧‧‧絕緣體
372‧‧‧絕緣體
374‧‧‧絕緣體
376‧‧‧導電體
380‧‧‧絕緣體
382‧‧‧絕緣體
384‧‧‧絕緣體
386‧‧‧導電體
711‧‧‧基板
712‧‧‧電路區域
713‧‧‧分離區域
714‧‧‧分離線
715‧‧‧晶片
750‧‧‧電子構件
752‧‧‧印刷電路板
754‧‧‧電路板
755‧‧‧引線
1400‧‧‧DOSRAM
1405‧‧‧控制器
1410‧‧‧行電路
1411‧‧‧解碼器
1412‧‧‧字線驅動器電路
1413‧‧‧列選擇器
1414‧‧‧感測放大器驅動電路
1415‧‧‧列電路
1416‧‧‧全域感測放大器陣列
1417‧‧‧輸入輸出電路
1420‧‧‧記憶單元及感測放大器陣列
1422‧‧‧記憶單元陣列
1423‧‧‧感測放大器陣列
1425‧‧‧局部記憶單元陣列
1426‧‧‧局部感測放大器陣列
1444‧‧‧開關陣列
1445‧‧‧記憶單元
1446‧‧‧感測放大器
1447‧‧‧全域感測放大器陣列
2910‧‧‧資訊終端
2911‧‧‧外殼
2912‧‧‧顯示部
2913‧‧‧照相機
2914‧‧‧揚聲器部
2915‧‧‧操作開關
2916‧‧‧外部連接部
2917‧‧‧麥克風
2920‧‧‧膝上型個人電腦
2921‧‧‧外殼
2922‧‧‧顯示部
2923‧‧‧鍵盤
2924‧‧‧指向裝置
2940‧‧‧攝影機
2941‧‧‧外殼
2942‧‧‧外殼
2943‧‧‧顯示部
2944‧‧‧操作開關
2945‧‧‧透鏡
2946‧‧‧連接部
2950‧‧‧資訊終端
2951‧‧‧外殼
2952‧‧‧顯示部
2960‧‧‧資訊終端
2961‧‧‧外殼
2962‧‧‧顯示部
2963‧‧‧腕帶
2964‧‧‧錶扣
2965‧‧‧操作開關
2966‧‧‧輸入輸出端子
2967‧‧‧圖示
2980‧‧‧汽車
2981‧‧‧車體
2982‧‧‧車輪
2983‧‧‧儀表板
2984‧‧‧燈
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3006‧‧‧佈線
3110‧‧‧OS-FPGA
3111‧‧‧控制器
3112‧‧‧字線驅動器
3113‧‧‧資料驅動器
3115‧‧‧可程式區域
3117‧‧‧IOB
3119‧‧‧核心
3120‧‧‧LAB
3121‧‧‧PLE
3123‧‧‧LUT塊
3124‧‧‧暫存器塊
3125‧‧‧選擇器
3126‧‧‧CM
3127‧‧‧功率開關
3128‧‧‧CM
3130‧‧‧SAB
3131‧‧‧SB
3133‧‧‧PRS
3135‧‧‧CM
3137‧‧‧記憶體電路
3137B‧‧‧記憶體電路
3140‧‧‧OS-FF
3141‧‧‧FF
3142‧‧‧影子暫存器
3143‧‧‧記憶體電路
3143B‧‧‧記憶體電路
3188‧‧‧反相器電路
3189‧‧‧反相器電路
5400‧‧‧半導體裝置
5401‧‧‧CPU核
5402‧‧‧功率控制器
5403‧‧‧功率開關
5404‧‧‧快取記憶體
5405‧‧‧匯流排介面
5406‧‧‧調式介面
5407‧‧‧控制裝置
5408‧‧‧PC
5409‧‧‧管線暫存器
5410‧‧‧管線暫存器
5411‧‧‧ALU
5412‧‧‧暫存器檔案
5421‧‧‧電源管理單元
5422‧‧‧週邊電路
5423‧‧‧資料匯流排
5500‧‧‧半導體裝置
5501‧‧‧記憶體電路
5502‧‧‧記憶體電路
5503‧‧‧記憶體電路
5504‧‧‧電路
5509‧‧‧電晶體
5510‧‧‧電晶體
5512‧‧‧電晶體
5513‧‧‧電晶體
5515‧‧‧電晶體
5517‧‧‧電晶體
5518‧‧‧電晶體
5519‧‧‧電容器
5520‧‧‧電容器
5540‧‧‧佈線
5541‧‧‧佈線
5542‧‧‧佈線
5543‧‧‧佈線
5544‧‧‧佈線
在圖式中：圖1A至圖1C是根據本發明的一個實施方式的半導體裝置的立體圖及剖面圖；圖2是根據本發明的一個實施方式的半導體裝置的剖面圖；圖3A至圖3C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖4A至圖4C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖5A至圖5C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖6A至圖6C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖7A至圖7C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖8A至圖8C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖9A至圖9C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖10A至圖10C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖11A至圖11C是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖12A至圖12C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖13A至圖13C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖14A至圖14C是根據本發明的一個實施方式的半導體裝置的俯視圖 及剖面圖；圖15A至圖15C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖16A至圖16C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖；圖17A至圖17C是說明根據本發明的金屬氧化物的原子個數比的範圍的圖；圖18是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；圖19是示出根據本發明的一個實施方式的記憶體裝置的結構實例的方塊圖；圖20A和圖20B是示出根據本發明的一個實施方式的記憶體裝置的結構實例的方塊圖及電路圖；圖21A至圖21C是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖；圖22A和圖22B是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖和電路圖，圖22C是示出半導體裝置的工作實例的時序圖；圖23是示出根據本發明的一個實施方式的半導體裝置的結構實例的方塊圖；圖24A是示出根據本發明的一個實施方式的半導體裝置的結構實例的電路圖，圖24B是示出半導體裝置的工作實例的時序圖；圖25是示出根據本發明的一個實施方式的半導體裝置的方塊圖；圖26是示出根據本發明的一個實施方式的半導體裝置的電路圖；圖27A和圖27B是根據本發明的一個實施方式的半導體晶圓的俯視圖；圖28A和圖28B是說明電子構件的製程例子的流程圖及立體示意圖；圖29A至圖29F是示出根據本發明的一個實施方式的電子裝置的圖；圖30是示出根據本實施例的電晶體的通態電流的計算結果的圖表。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變 換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，尤其在俯視圖(也稱為平面圖)或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道形成區域，並且藉由通道形成區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中， 有時源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效 通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS(Density of States：態密度)變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在半導體是氧化物半導體時，有時例如由於雜質的進入導致氧空位的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本說明書等中，氧氮化矽膜是指氧含量大於氮含量的化合物膜。例如，較佳的是，氧的濃度為55原子%以上且65原子%以下，氮的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。另外，氮氧化矽膜是指氮含量大於氧含量的化合物膜。例如，較佳的是，氮的濃度為55原子%以上且65原子%以下，氧的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。
另外，除非特別敘述，本說明書等所示的電晶體為場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道型電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含氧化物或氧化物半導體的電晶體。
實施方式1
下面說明包括根據本發明的一個實施方式的電晶體200的半導體裝置的一個例子。
半導體裝置的結構實例1
圖1A、圖1B及圖1C是本發明的一個實施方式的電晶體200及電晶體200週邊的立體圖及剖面圖。
圖1A是包括電晶體200的半導體裝置的立體圖。圖1B和圖1C是該半導體裝置的剖面圖。在此，圖1B是沿著圖1A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖1C是沿著圖1A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在圖1A的立體圖中省略圖式中的部分 組件。
本發明的一個實施方式的半導體裝置包括電晶體200、被用作層間膜的絕緣體280及與電晶體200電連接的被用作插頭的導電體252(導電體252a及導電體252b)。
導電體252以與絕緣體280的開口的內壁接觸的方式形成。在此，導電體252的頂面的高度和絕緣體280的頂面的高度可以大致相同。在電晶體200中，導電體252具有單層結構，但是本發明不侷限於此。例如，導電體252也可以具有兩層以上的疊層結構。
在此，圖3A至圖3C示出在圖1A至圖1C所示的半導體裝置中還設置佈線等的結構。圖3A是包括電晶體200的半導體裝置的俯視圖。圖3B和圖3C是該半導體裝置的剖面圖。在此，圖3B是沿著圖3A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖3C是沿著圖3A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在圖3A的俯視圖中省略圖式中的部分組件。
如圖3A至圖3C所示，本發明的一個實施方式的半導體裝置也可以包括電晶體200、被用作層間膜的絕緣體210及絕緣體212。另外，上述半導體裝置還可以包括與電晶體200電連接的被用作佈線的導電體203(導電體203a及導電體203b)。
在導電體203中，以與絕緣體212的開口的內壁接觸的方式形成有導電體203a，其內側形成有導電體203b。在此，導電體203的頂面的高度與絕緣體212的頂面的高度可以大致相同。注意，示出在電晶體200中層疊有導電體203a和導電體203b的結構，但是本發明不侷限於此。例如，可以採用只設置有導電體203b的結構。
[電晶體200]
如圖1A至圖1C所示，電晶體200包括：基板(未圖示)上的導電體205；導電體205上的絕緣體220；絕緣體220及絕緣體224；絕緣體224 上的氧化物230a；氧化物230a上的氧化物230b；與氧化物230b的頂面及氧化物230b的側面接觸的絕緣體250；絕緣體250上的導電體260；以及與絕緣體250的側面及導電體260的側面接觸的絕緣體272。如圖1A和圖1C所示，導電體260包括隔著絕緣體250與氧化物230b的頂面及側面相對的區域。注意，以下有時將氧化物230a和氧化物230b總稱為氧化物230。
如圖1C所示，氧化物230b的厚度ts2為氧化物230b的通道寬度方向的長度tW以上。另外，在絕緣體250中，氧化物230b的側面附近的厚度ts小於氧化物230b的頂面附近的厚度th。
此外，較佳的是，氧化物230b在側面與頂面之間包括彎曲面，該彎曲面的曲率半徑為3nm以上且10nm以下。
如圖1A至圖1C所示，導電體205較佳為以嵌入在基板上的絕緣體214及絕緣體216中的方式配置。較佳的是，絕緣體220配置在絕緣體216與導電體205上，絕緣體222配置在絕緣體220上，絕緣體224配置在絕緣體222上。此外，如圖3A至圖3C所示，也可以在導電體260上配置絕緣體270。另外，較佳為包括接觸於氧化物230及絕緣體272的絕緣體274。
注意，示出在電晶體200中層疊有氧化物230a和氧化物230b的結構，但是本發明不侷限於此。例如，可以採用三層以上的疊層結構或只設置有氧化物230b的單層結構。此外，如圖3A至圖3C所示，導電體260可以採用導電體260a和導電體260b的疊層結構或只設置有導電體260b的單層結構。此外，如圖3A至圖3C所示，導電體205可以採用導電體205a和導電體205b的疊層結構或只設置有導電體205b的單層結構。
圖2示出圖1B中的由虛線圍繞的通道附近的區域239的放大圖。如圖2所示，氧化物230包括區域231(區域231a及區域231b)、區域232(區域232a及區域232b)、區域233(區域233a及區域233b)及區域234。
區域231、區域232及區域233是具有高載子密度及低電阻的區域。尤其是，藉由使區域231的載子密度比其他區域高，區域231有時被用作源極區域或汲極區域。因為區域234的載子密度比其他區域低，所以區域234 的至少一部分被用作通道形成區域。
區域232及區域233是配置在源極區域或汲極區域與通道形成區域之間的區域。區域233是具有比區域234高且比區域232及區域231低的載子密度的區域。區域232是具有比區域234及區域233高且比區域231低的載子密度的區域。
藉由設置區域232及區域233，可以防止在被用作源極區域及汲極區域的區域231與形成有通道的區域234之間形成高電阻區域，而可以增大電晶體的通態電流。
另外，區域233有時被用作與被用作閘極電極的導電體260重疊的所謂的重疊區域(也稱為Lov區域)。
如上所述，本實施方式所示的電晶體200是所謂的鰭型電晶體，其中，包括作為基底絕緣膜的絕緣體224和氧化物230的結構的剖面形狀為凸狀，以覆蓋氧化物230的頂面及側面的方式設置有閘極。注意，將使用氧化物半導體的鰭型電晶體也稱為OS-FIN。
在上述鰭型電晶體中，除了氧化物230的頂面之外，氧化物230的側面也可以被用作通道。因此，與只在氧化物230的頂面形成通道的情況相比，通道還形成在A3一側的側面及A4一側的側面，所以實效的通道寬度為氧化物230的通道寬度方向的長度tW的至少三倍以上。在此，可以將形成在氧化物230的側面的通道稱為side channel，可以將形成在氧化物230的A3一側的側面的通道和形成在氧化物230的A4一側的側面的通道總稱為dual side channel。另外，可以將形成在氧化物230的頂面的通道稱為top channel。
再者，在絕緣體250中，氧化物230b的側面附近的厚度ts小於氧化物230b的頂面附近的厚度th，因此氧化物230b的側面的載子密度大於氧化物230b的頂面的載子密度。也就是說，top channal對電晶體200的通態電流的貢獻大於dual side channel對電晶體200的通態電流的貢獻。
在此，氧化物230，尤其是氧化物230b較佳為具有層狀結晶結構。例如，更佳為具有如後述CAAC-OS那樣的具有c軸配向性及a-b面且由多個奈米晶形成的結晶結構。在此，氧化物230的a-b面較佳為大致平行於基板面。
將電壓Vg從與氧化物230的雙側面相對的閘極(可以稱為dual gate)施加到上述氧化物230。此時，電壓Vg沿著a-b面被施加，電流沿著氧化物230的a-b面流過dual side channel。
在此，電場從沿著a-b面的兩個相對的方向被施加。再者，由於該電場，氧化物230的塊體(bulk)也被施加電場，在源極與汲極之間流過塊體電流。可以將該塊體電流稱為bulk flow。
在此，與氧化物230的a-b面平行的層狀結晶由金屬元素M(例如，銦原子等)和氧原子構成。在上述結構中，即使在與a-b面平行的層狀結晶中有缺陷，載子(電子)可以流過其他的沒有缺陷的與a-b面平行的層狀結晶。因此，電晶體200可以具有良好的通態特性。
如此，藉由使電晶體200的通態電流增大，也可以使電晶體200的通態電流成為只有top channel的電晶體的通態電流的5倍至10倍。因此，可以提供通態電流大的電晶體200。
再者，因為可以使通態電流增大而不使俯視電晶體200時的佔有面積增加，所以可以實現半導體裝置的微型化或集成化。
下面，說明包括根據本發明的一個實施方式的電晶體200的半導體裝置的詳細結構。
被用作第二閘極電極的導電體205與氧化物230及導電體260重疊。導電體205較佳為以與導電體203接觸的方式設置在導電體203上。
在此，導電體205較佳為比氧化物230中的區域234大。尤其是，導電體205較佳為在與氧化物230的通道寬度方向的側面的外側的區域延 伸。就是說，較佳為在氧化物230的通道寬度方向的側面的外側的區域中，導電體205和導電體260隔著絕緣體重疊。
在此，導電體260有時被用作第一閘極(也稱為頂閘極)電極。導電體205有時被用作第二閘極(也稱為背閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的臨界電壓。尤其是，藉由對導電體205供應負電位，可以使電晶體200的臨界電壓大於0V且可以成為常關閉狀態。因此，可以減小對導電體260供應的電壓為0V時的汲極電流(Icut)。注意，在本說明書等中，Icut是指控制電晶體200的切換工作的閘極電極的電壓為0V時的汲極電流。
在導電體205中，如圖3A至圖3C所示，較佳為以與絕緣體214及絕緣體216的開口的內壁接觸的方式形成有導電體205a，其內側形成有導電體205b。在此，導電體205a及導電體205b的頂面的高度與絕緣體216的頂面的高度可以大致相同。注意，示出在電晶體200中示層疊有導電體205a和導電體205b的結構，但是本發明不侷限於此。例如，可以採用只設置有導電體205b的結構。
導電體203與導電體260同樣地在通道寬度方向上延伸，並被用作對導電體205，亦即，對第二閘極電極供應電位的佈線。在此，在被用作第二閘極電極的佈線的導電體203上層疊地設置埋入絕緣體214及絕緣體216中的導電體205。藉由在導電體203上設置導電體205，可以適當地設定被用作第一閘極電極及佈線的導電體260與被用作第二閘極電極的佈線的導電體203之間的距離。就是說，當在導電體203和導電體260之間設置絕緣體214及絕緣體216等時，可以降低導電體203和導電體260之間的寄生電容，提高絕緣耐壓。
藉由降低導電體203和導電體260之間的寄生電容，可以提高電晶體的切換速度，而可以實現具有高頻率特性的電晶體。此外，藉由提高導電體203和導電體260之間的絕緣耐壓，可以提高電晶體200的可靠性。因此，絕緣體214及絕緣體216的厚度較佳為大。此外，導電體203的延伸方向不侷限於此，例如也可以在電晶體200的通道長度方向上延伸。
在此，作為導電體205a及導電體203a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)的導電材料。在本說明書等中，“抑制雜質或氧的擴散的功能”是指抑制上述雜質和上述氧中的至少一個或全部的擴散的功能。
藉由使導電體205a及導電體203a具有抑制氧擴散的功能，可以防止因導電體205b及導電體203b氧化而導致導電率的下降。作為具有抑制氧擴散的功能的導電材料，較佳為使用鉭、氮化鉭、釕或氧化釕等。因此，導電體205a及導電體203a可以為上述導電材料的單層或疊層。由此，可以抑制氫、水等雜質從絕緣體210的基板一側經過導電體203及導電體205擴散到絕緣體210的電晶體200一側。
作為導電體205b，較佳為使用以鎢、銅或鋁為主要成分的導電材料。在圖式中，導電體205b具有單層結構，但是也可以具有疊層結構，例如，可以採用使用鈦、氮化鈦和上述導電材料而成的疊層結構。
導電體203b因為被用作佈線所以較佳為使用具有比導電體205b高的導電性的導電體。例如，可以使用以銅或鋁為主要成分的導電材料。導電體203b也可以具有疊層結構，例如，可以採用使用鈦、氮化鈦和上述導電材料而成的疊層結構。
絕緣體210及絕緣體214較佳為被用作防止水或氫等雜質從基板一側進入電晶體的阻擋絕緣膜。因此，作為絕緣體210及絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)的絕緣材料。
例如，較佳的是，作為絕緣體210使用氧化鋁等，作為絕緣體214使用氮化矽等。由此，可以抑制氫、水等雜質從絕緣體210及絕緣體214擴 散到電晶體一側。此外，可以抑制絕緣體224等中的氧從絕緣體210及絕緣體214擴散到基板一側。
此外，藉由在導電體203上層疊導電體205，可以在導電體203與導電體205之間設置絕緣體214。在此，即使作為導電體203b使用銅等容易擴散的金屬，藉由作為絕緣體214設置銅透過性低的氮化矽、氧化鋁或氧化鉿等材料也可以防止該金屬擴散到絕緣體214上方的層。
被用作層間膜的絕緣體212、絕緣體216及絕緣體280的介電常數較佳為比絕緣體210或絕緣體214低。藉由將介電常數較低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
作為絕緣體212、絕緣體216及絕緣體280，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽而使用。
絕緣體220、絕緣體222及絕緣體224被用作第二閘極的閘極絕緣體。
另外，作為接觸於氧化物230的絕緣體224較佳為使用其氧含量超過滿足化學計量組成的氧化物絕緣體。換言之，在絕緣體224中，較佳為形成有過量氧區域。藉由以與氧化物230接觸的方式設置上述包含過量氧的絕緣體，可以減少氧化物230中的氧空位，而提高可靠性。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。
當絕緣體224具有過量氧區域時，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)。
藉由使絕緣體222具有抑制氧擴散的功能，過量氧區域的氧可以高效地供應給氧化物230而不擴散到絕緣體220一側。另外，可以抑制導電體205與絕緣體224所包括的過量氧區域的氧起反應。
作為絕緣體222，例如較佳為使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以實現電晶體的微型化及高積體化。尤其是，較佳為使用具有氧化鋁及氧化鉿等具有抑制雜質及氧等的擴散的功能(不容易使上述氧透過)的絕緣材料。當使用這種材料形成絕緣體222時，絕緣體222被用作防止從氧化物230釋放氧或從電晶體200的周圍部進入氫等雜質的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體220較佳為具有熱穩定性。例如，因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與high-k材料的絕緣體組合，可以實現具有熱穩定性且相對介電常數高的疊層結構。
絕緣體220、絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。此外，既可以採用由絕緣體220、絕緣體222和絕緣體224中的任何一層形成的結構，又可以採用由絕緣體220、絕緣體222和絕緣體224中的任何兩層形成的結構。
氧化物230包括氧化物230a及氧化物230a上的氧化物230b。氧化物230較佳為包括區域231、區域232、區域233及區域234。較佳的是，區 域231的至少一部分與絕緣體274接觸，區域231中的銦等金屬元素、氫和氮中的至少一個的濃度比區域234大。
氧化物230b的厚度ts2為氧化物230b的通道寬度方向的長度tW以上。例如，可以將厚度ts2設定為通道寬度方向的長度tW的1倍以上且10倍以下，較佳為設定為1倍以上且3倍以下。如此，電晶體200是所謂的鰭型電晶體，其中，包括作為基底絕緣膜的絕緣體224和氧化物230的結構的剖面形狀為凸狀。例如，當導電體260的通道長度方向的長度為60nm且氧化物230b的通道寬度方向的長度為60nm時，可以將氧化物230b的厚度ts2設定為60nm至100nm左右。
在上述鰭型電晶體中，除了氧化物230的頂面之外，氧化物230的側面也可以被用作通道。因此，與只在氧化物230的頂面形成通道的情況相比，通道還形成在A3一側的側面及A4一側的側面，所以實效的通道寬度為通道寬度方向的長度tW的至少三倍以上。因此，可以提供通態電流大的電晶體200。
在上述結構中，只要使氧化物230b的厚度增大則可以使通態電流增大，而不使俯視電晶體200時的佔有面積增加。因此，能夠實現半導體裝置的微型化或集成化。
在使用包含矽的鰭型電晶體的情況下，有如下擔憂：由於過厚的通道形成區域而閘極的電場所產生的空乏層不完全延伸，因此難以完全關閉電晶體。另一方面，在將本發明的一個實施方式所示的氧化物230用於通道形成區域的鰭型的電晶體200中，閘極的電場所產生的空乏層在通道形成區域厚的情況下也可以充分延伸，從而可以關閉電晶體200。
在氧化物230的側面和氧化物230的頂面之間具有彎曲面。就是說，側面的端部和頂面的端部較佳為彎曲(以下，也稱為圓形)。例如，在氧化物230b的側面的端部，彎曲面的曲率半徑較佳為3nm以上且10nm以下，更佳為5nm以上且6nm以下。
如此，藉由在氧化物230b的側面和頂面之間具有彎曲面，能夠在氧化 物230上高覆蓋性地形成絕緣體250。由此，可以防止在不形成絕緣體250的一部分時引起的氧化物230與導電體260的短路。另外，可以防止在絕緣體250的一部分中發生電場集中而引起靜電破壞。
作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。例如，作為成為區域234的金屬氧化物，較佳為使用其能隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能隙較寬的金屬氧化物，可以減小電晶體的關態電流(off-state current)。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。另外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
由於使用氧化物半導體的電晶體在非導通狀態下的洩漏電流極小，所以可以提供一種功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。
例如，氧化物230較佳為使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物形成。此外，作為氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
氧化物230a的導帶底較佳為高於氧化物230b的導帶底。換言之，氧化物230a的電子親和力較佳為小於氧化物230b的電子親和力。
在此，在氧化物230a及氧化物230b中，導帶底平緩地變化。換言之，也可以將上述情況表達為導帶底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物230a與氧化物230b包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-Ga-Zn氧化物的情況下，作為氧化物230a較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。
此時，載子的主要路徑成為形成在氧化物230b中的窄隙部分。因為可以降低氧化物230a與氧化物230b的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。
當氧化物230a上設置有氧化物230b時，可以防止雜質從形成在氧化物230a下的結構物擴散到氧化物230b。
當電晶體200成為開啟狀態時，區域231a或區域231b被用作源極區域或汲極區域。另一方面，區域234的至少一部分被用作通道形成區域。
在此，如圖2所示，氧化物230較佳為具有區域233及區域234。當具有該結構時，可以增大電晶體200的通態電流且可以減小電晶體200非導通時的洩漏電流(關態電流)。
在此，說明氧化物230的區域234。
區域234與導電體260重疊。較佳的是，區域234位於區域233a和區域233b之間且區域234中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域231、區域232及區域233低。
區域234較佳為具有各金屬原子的原子個數比互不相同的氧化物的疊層結構。明確而言，當具有氧化物230a和氧化物230b的疊層結構時，用於氧化物230a的金屬氧化物的構成元素中的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物的構成元素中的元素M的原子個數比。另外，用於氧化物230a的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的相對於In的元素M的原子個數比。另外，用於氧化物230b的金屬氧化物中的相對於元素M的In的原子個數比較佳為大於用於氧化物230a的金屬氧化物中的相對於元素M的In的原子個數比。
另外，至少在區域234中，氧化物230b較佳為具有層狀結晶結構。例如，更佳為具有如後述CAAC-OS那樣的具有c軸配向性及a-b面且由多個 奈米晶形成的結晶結構。在此，氧化物230的a-b面較佳為大致平行於基板面。
接著，說明氧化物230的區域231、區域232及區域233。
較佳的是，區域231與絕緣體274接觸且區域231中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域232、區域233及區域234大。
區域232具有與絕緣體272重疊的區域。較佳的是，區域232位於區域231和區域233之間且區域232中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域233及區域234大。另外，較佳為區域232中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域231小。
區域233具有與導電體260重疊的區域。較佳的是，區域233位於區域232和區域234之間且區域233中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域234大。另外，較佳為區域233中的銦等金屬元素和氫及氮等雜質元素中的至少一個的濃度比區域231及區域232小。
如此，區域231、區域232及區域233是對作為氧化物230設置的金屬氧化物添加銦等金屬原子或雜質來進行低電阻化而成的區域。各區域的導電性至少比區域234中的氧化物230b高。為了對區域231、區域232及區域233添加雜質，例如可以利用如下方法添加作為銦等金屬原子與雜質中的至少一個的摻雜物：電漿處理、對離子化了的源氣體進行質量分離而添加的離子植入法、不對離子化了的源氣體進行質量分離而添加的離子摻雜法、電漿浸沒離子佈植技術等。
就是說，藉由提高區域231、區域232及區域233的氧化物230中的銦等金屬元素的含量，可以提高電子移動率而實現低電阻化。
或者，以與氧化物230接觸的方式形成包含作為雜質的元素的絕緣體274，可以對區域231、區域232及區域233添加雜質。
就是說，區域231、區域232及區域233被添加形成氧空位的元素或者被氧空位俘獲的元素而被低電阻化。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，區域231、區域232及區域233可以採用包含上述元素中的一種或多種的結構。
在圖1A至圖1C以及圖2中，區域234、區域231、區域232及區域233形成在氧化物230a及氧化物230b中。但是不侷限於圖1A至圖1C以及圖2的結構，例如這些區域至少形成在氧化物230b中即可。另外，雖然在圖1A至圖1C以及圖2中各區域的邊界以大致垂直於氧化物230的頂面的方式表示，但是本實施方式不侷限於此。例如，區域233a在氧化物230a的下方附近有時是縮向圖1B中的A1一側的形狀，並且區域233b在氧化物230a的下方附近有時是縮向圖1B中的A2一側的形狀。
在氧化物230中，有時不能明確地檢測出區域231、區域232、區域233及區域234的邊界。在各區域中檢測出的銦等金屬元素和氫及氮等雜質元素的濃度的變化不侷限於按每區域階段的變化，上述濃度也可以在各區域中逐漸地變化(也稱為漸變(gradation))。就是說，從區域231到區域232、從區域232到區域233等越接近區域234，銦等金屬元素和氫及氮等雜質元素的濃度越小即可。
藉由在電晶體200中設置區域233及區域232可以防止在被用作源極區域及汲極區域的區域231與形成有通道的區域234之間形成高電阻區域，而可以增高電晶體的通態電流並提高電晶體的載子移動率。當設置區域233時，在通道長度方向上源極區域及汲極區域不與閘極重疊，由此可以抑制不需要的電容的形成。另外，當設置區域233時，可以減小非導通時的洩漏電流。
因此，藉由適當地選擇區域231、區域232及區域233的範圍，可以容易地提供一種具有電路設計所需要的電特性的電晶體。
絕緣體250被用作第一閘極的閘極絕緣膜。絕緣體250較佳為以與氧化物230b的頂面及側面接觸的方式配置。另外，在絕緣體250中，氧化物 230b的側面附近的厚度ts較佳為小於氧化物230b的頂面附近的厚度th。
藉由將上述絕緣體250用作第一閘極的閘極絕緣膜，除了氧化物230的頂面之外，氧化物230的側面也可以被用作通道。在此，氧化物230b的厚度ts2為氧化物230b的通道寬度方向的長度tW以上。因此，與只在氧化物230的頂面形成通道的情況相比，通道還形成在A3一側的側面及A4一側的側面，所以實效的通道寬度為通道寬度方向的長度tW的至少三倍以上。
再者，在絕緣體250中，氧化物230b的側面附近的厚度ts小於氧化物230b的頂面附近的厚度th，因此氧化物230b的側面的載子密度大於氧化物230b的頂面的載子密度。因此，在電晶體200處於導通狀態時，流過氧化物230b的側面的通道的電流大於流過氧化物230b的頂面的通道的電流。如此，因為氧化物230b的側面附近的絕緣體250的厚度薄，氧化物230b的側面附近的絕緣體250的載子密度增大，所以電晶體200可以具有高頻率特性。
絕緣體250較佳為覆蓋氧化物230並在氧化物230的通道寬度方向的A3一側和A4一側與絕緣體224接觸。如此，藉由設置絕緣體250，可以將區域234的A3一側的整個側面及區域234的A4一側的整個側面用作通道形成區域。
此外，如上所述，藉由在氧化物230b的側面和頂面之間具有彎曲面，能夠在氧化物230上高覆蓋性地形成絕緣體250。由此，可以防止在不形成絕緣體250的一部分時引起的氧化物230與導電體260的短路。另外，可以防止在絕緣體250的一部分中發生電場集中而引起靜電破壞。
另外，使用氧化物半導體的電晶體有時由於氧化物半導體中的雜質及氧空位而其電特性容易變動，因此其可靠性變低。包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。因此，使用包含氧空位的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氧空位。
於是，與氧化物230的區域234接觸的絕緣體250較佳為包含超過化學計量組成的氧(也稱為過量氧)。就是說，藉由使絕緣體250所包含的過量氧擴散到區域234，可以減少區域234中的氧空位。
藉由作為絕緣體250以與氧化物230b的頂面接觸的方式設置因加熱而釋放氧的絕緣體，可以高效地對氧化物230b的區域234供應氧。例如，作為絕緣體250，可以使用如下氧化物膜：在熱脫附譜分析(TDS分析)中，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下或者100℃以上且500℃以下的範圍內。
與絕緣體224同樣，較佳為絕緣體250中的水或氫等雜質的濃度得到降低。
導電體260包括隔著絕緣體250與氧化物230b的頂面及側面相對的區域。也就是說，導電體260沿著厚度ts2為通道寬度方向的長度tW以上的鰭型氧化物230b配置。藉由將上述導電體260用作第一閘極，除了氧化物230的頂面之外，氧化物230的側面也可以被用作通道。因此，與只在氧化物230的頂面形成通道的情況相比，通道還形成在A3一側的側面及A4一側的側面，所以實效的通道寬度為通道寬度方向的長度tW的至少三倍以上。
如圖1C所示，在導電體260中，不與氧化物230重疊的區域的底面較佳為位於氧化物230b的底面的下方。如此，藉由設置導電體260，可以將氧化物230b的區域234的A3一側的整個側面及氧化物230b的區域234的A4一側的整個側面用作通道形成區域。
如圖3A至圖3C所示，被用作第一閘極電極的導電體260包括導電體260a及導電體260a上的導電體260b。作為導電體260a較佳為使用導電氧化物。例如，可以使用能夠被用作氧化物230a或氧化物230b的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體260a，可以抑制氧向導電體260b透過並防止氧化導致導電體260b的電阻值的增加。
另外，藉由利用濺射法形成上述導電氧化物，可以對絕緣體250添加氧，因此可以將氧供應到氧化物230b。由此，可以減少氧化物230的區域234的氧空位。
作為導電體260b，例如可以使用鎢等金屬。另外，作為導電體260b，可以使用能夠將氮等雜質添加到導電體260a而提高導電體260a的導電性的導電體。例如，作為導電體260b較佳為使用氮化鈦等。此外，導電體260b也可以採用在氮化鈦等金屬氮化物上層疊鎢等金屬的疊層結構。
如圖3A至圖3C所示，可以在導電體260b上配置被用作硬遮罩的絕緣體270。藉由設置絕緣體270，可以以其側面大致與基板表面垂直的方式對導電體260進行加工，明確而言，可以使導電體260的側面與基板表面所形成的角度可以為75度以上且100度以下，較佳為80度以上且95度以下。藉由將導電體260加工為上述形狀，可以將隨後形成的絕緣體272形成為所希望的形狀。另外，絕緣體270可以具有疊層結構，例如可以與絕緣體272同樣地包括被用作障壁膜的層以及設置在被用作該障壁膜的層上的被用作硬遮罩的層。
另外，以與絕緣體250、導電體260及絕緣體270的側面接觸的方式設置被用作障壁膜的絕緣體272。
在此，作為絕緣體272較佳為使用具有抑制氫或水等雜質及氧透過的功能的絕緣材料。例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止絕緣體250中的氧擴散到外部。另外，可以抑制氫或水等雜質從絕緣體250的端部等進入氧化物230中。
當絕緣體272具有抑制氧的擴散的功能時，包含在絕緣體250中的氧不會擴散到絕緣體274一側而被高效地供應到區域234。因此，氧化物230和絕緣體250的介面的氧空位的形成得到抑制，而可以提高電晶體200的可靠性。
藉由設置絕緣體272，可以由具有抑制水或氫等雜質以及氧的透過的功能的絕緣體覆蓋導電體260的頂面及側面、以及絕緣體250的側面。由此， 可以防止藉由導電體260及絕緣體250水或氫等雜質進入氧化物230中。因此，絕緣體272被用作保護閘極電極及閘極絕緣膜的側面的側面阻擋物。
當電晶體被微型化而其通道長度為10nm以上且30nm以下左右時，設置在電晶體200的週邊的結構體中的雜質元素有可能擴散而導致區域231a和區域231b的電導通。
於是，如本實施方式所示地形成絕緣體272，由此可以抑制氫、水等雜質進入絕緣體250及導電體260並可以防止絕緣體250中的氧擴散到外部。因此，可以防止在第一閘極電壓為0V時源極區域和汲極區域電導通。
另外，如圖1A和圖1B所示，在以接觸於導電體260及絕緣體250的側面的方式形成絕緣體272時，有時絕緣體272形成在氧化物230的側面。與此同樣，如圖1A和圖1C所示，有時與氧化物230對應地形成的導電體260的凸部的側面形成有絕緣體272。
以覆蓋絕緣體270、絕緣體272、氧化物230及絕緣體224的方式設置絕緣體274。在此，絕緣體274與絕緣體270及絕緣體272的頂面接觸並與絕緣體272的側面接觸。
另外，作為絕緣體274，較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料。例如，作為絕緣體274，較佳為使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等。藉由形成上述絕緣體274，可以防止氧透過絕緣體274進入，對區域231a及區域231b的氧空位供應氧而載子密度降低。另外，可以防止水或氫等雜質透過絕緣體274進入而使區域231a及區域231b過度擴大到區域234一側。
當形成絕緣體274來形成區域231、區域232及區域233時，絕緣體274較佳為包含氫和氮中的至少一個。藉由將包含氫或氮等雜質的絕緣體用作絕緣體274，可以對氧化物230添加氫或氮等雜質，在氧化物230中形成區域231、區域232及區域233。
較佳為在絕緣體274上設置被用作層間膜的絕緣體280。與絕緣體224 等同樣，較佳為絕緣體280中的水或氫等雜質的濃度得到降低。此外，也可以在絕緣體280上設置與絕緣體210同樣的絕緣體。
在形成在絕緣體280的開口及形成在絕緣體274中的開口中分別配置導電體252a和導電體252b。導電體252a和導電體252b隔著導電體260相對。導電體252a及導電體252b的頂面可以在與絕緣體280的頂面同一的平面上。
在此，導電體252a與被用作電晶體200的源極區域和汲極區域中的一個的區域231a接觸，導電體252b與被用作電晶體200的源極區域和汲極區域中的另一個的區域231b接觸。因此，導電體252a可以被用作源極電極和汲極電極中的一個，導電體252b可以被用作源極電極和汲極電極中的另一個。由於區域231a及區域231b的電阻低，所以可以降低導電體252a與區域231a的接觸電阻以及導電體252b與區域231b的接觸電阻，從而可以提高電晶體200的通態電流。
以與絕緣體280及絕緣體274的開口的內壁接觸的方式形成導電體252a。氧化物230的區域231a的至少一部分位於上述開口的底部，導電體252a與區域231a接觸。同樣地，以與絕緣體280及絕緣體274的開口的內壁接觸的方式形成導電體252b。氧化物230的區域231b的至少一部分位於上述開口的底部，導電體252b與區域231b接觸。
在此，導電體252a(導電體252b)至少與氧化物230的頂面接觸，較佳為其還與氧化物230的側面接觸。在此，較佳的是，在設置有導電體252a(導電體252b)的開口內部，在氧化物230的側面不形成絕緣體272而不會妨礙導電體252a(導電體252b)與氧化物230的接觸。尤其較佳為導電體252a(導電體252b)在氧化物230的通道寬度方向的側面接觸於A3一側的側面和A4一側的側面中的一個或兩個。另外，也可以採用導電體252a(導電體252b)在氧化物230的通道長度方向的側面接觸於A1一側(A2一側)的側面的結構。如此，藉由使導電體252a(導電體252b)接觸於氧化物230的頂面及氧化物230的側面，可以在不增加導電體252a(導電體252b)與氧化物230的接觸部的頂部面積的情況下增大接觸部的接觸面積，而降低導電體252a(導電體252b)與氧化物230的接觸電阻。由此，可以 在實現電晶體的源極電極及汲極電極的微型化的同時增高通態電流。
導電體252a及導電體252b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，雖然未圖示，但是導電體252a及導電體252b也可以具有疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。
當作為導電體252採用疊層結構時，作為與絕緣體274及絕緣體280接觸的導電體較佳為與導電體205a等同樣地使用具有抑制水或氫等雜質的透過的功能的導電材料。作為導電體252，例如較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。具有抑制水或氫等雜質的透過的功能的導電材料可以是單層或疊層。藉由使用該導電材料，可以防止水或氫等雜質從絕緣體280的上層藉由導電體252a及導電體252b進入氧化物230。
雖然未圖示，但是可以與導電體252a的頂面及導電體252b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，該導電體也可以為疊層結構，例如可以為鈦、氮化鈦與上述導電材料的疊層。此外，該導電體也可以與導電體203等同樣地以填充設置在絕緣體中的開口的方式形成。
半導體裝置的構成材料
以下，說明可用於半導體裝置的構成材料。
基板
作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體 的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板也可以使用撓性基板。作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。另外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板形成為薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，可以提供一種耐久性高的半導體裝置。
作為撓性基板的基板，例如可以使用金屬、合金、樹脂或玻璃或者其纖維等。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。撓性基板的基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板。
絕緣體
作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
在此，藉由作為被用作閘極絕緣體的絕緣體使用相對介電常數較高的high-k材料，可以實現電晶體的微型化及高積體化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之 間的寄生電容。因此，可以根據絕緣體的功能選擇材料。
作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
另外，尤其是，氧化矽及氧氮化矽具有熱穩定性。因此，例如藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。例如，藉由組合氧化矽及氧氮化矽與相對介電常數較高的絕緣體，可以實現具有熱穩定性且相對介電常數高的疊層結構。
藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，能夠使電晶體的電特性穩定。
作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。
例如，作為絕緣體222、絕緣體214及絕緣體210，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。絕緣體222、絕緣體214及絕緣體210較佳為包含氧化鋁或氧化鉿等。
作為絕緣體212、絕緣體216、絕緣體220、絕緣體224及絕緣體250，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，較佳為 包含氧化矽、氧氮化矽或氮化矽。
例如，當採用在被用作閘極絕緣體的絕緣體224及絕緣體250中採用氧化鋁、氧化鎵或氧化鉿接觸於氧化物230的結構時，能夠抑制氧化矽或氧氮化矽所含有的矽進入氧化物230。另一方面，例如當在絕緣體224及絕緣體250中採用氧化矽或氧氮化矽接觸於氧化物230的結構時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
注意，絕緣體212、絕緣體216及絕緣體280較佳為包括相對介電常數低的絕緣體。例如，絕緣體212、絕緣體216及絕緣體280較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。或者，絕緣體212、絕緣體216及絕緣體280較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
作為絕緣體270及絕緣體272，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。作為絕緣體270及絕緣體272，例如可以使用氧化鋁、氧化鉿、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。
導電體
作為導電體較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、以及釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也 可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用包含氧及包含在被成通道的金屬氧化物中的金屬元素的導電材料。或者，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。或者，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成有通道的所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。
作為導電體260a、導電體260b、導電體203a、導電體203b、導電體205a、導電體205b、導電體252a、及導電體252b較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、以及釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
金屬氧化物
作為氧化物230，較佳為使用被用作氧化物半導體的金屬氧化物(以下，也稱為氧化物半導體)。以下，將說明可用於本發明的氧化物230的金屬氧化物。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、 鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體是包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。
下面，參照圖17A、圖17B及圖17C對能夠被用作氧化物230a及氧化物230b的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖17A、圖17B及圖17C中，沒有記載氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖17A、圖17B及圖17C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比(β0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。
另外，圖17A、圖17B及圖17C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。
有時在金屬氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。
圖17A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖17C中的區域C)，絕緣性變高。
例如，用於氧化物230b的金屬氧化物較佳為具有載子移動率高的圖17A的區域A所示的原子個數比。在用於氧化物230b的金屬氧化物中，例如可以將In：Ga：Zn設定為4：2：3至4.1或其附近。另一方面，用於氧化物230a的金屬氧化物較佳為具有絕緣性較高的圖17C的區域C所示的原子個數比。在用於氧化物230a的金屬氧化物中，例如可以將In：Ga：Zn設定為1：3：4附近。
尤其在圖17B所示的區域B中即使在區域A中也可以得到高載子移動率、高可靠性的金屬氧化物。
區域B包括[In]：[M]：[Zn]=4：2：3至4.1及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4。另外，區域B包括[In]：[M]：[Zn]=5：1：6及其附近值以及[In]：[M]：[Zn]=5：1：7及其附近值。
另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的 原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。
注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。
[金屬氧化物的構成]
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此 外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
[金屬氧化物的結構]
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外， 在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的進入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
[具有氧化物半導體的電晶體]
接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的氧化物半導體用於電晶體。在要降低氧化物半導體膜的載子密度的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物半導體中的載子密度可以低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3，且為1×10-9/cm3以上。
此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的氧化物半導體中形成有通道形成區域的電晶體的電特性有時不穩定。
因此，為了使電晶體的電特性穩定，減少氧化物半導體中的雜質濃度是有效的。為了減少氧化物半導體中的雜質濃度，較佳為還減少附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
[雜質]
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，將氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為減少氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體包含氮時，容易產生作為載子的電子，使載子密度增高，而n型化。其結果是，在將包含氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少該氧化物半導體中的氮，例如，利用SIMS測得的氧化物半導體中的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
半導體裝置的製造方法
接著，參照圖4A至圖11C說明包括圖3A至圖3C所示的電晶體200的半導體裝置的製造方法。在圖4A至圖11C中，各圖式的A是俯視圖。在圖4A至圖11C中，各圖式的B是沿著各圖式的A中的A1-A2的點劃線的部分的剖面圖。此外，在圖4A至圖11C中，各圖式的C是沿著各圖式的A中的A3-A4的點劃線的部分的剖面圖。
首先，準備基板(未圖示)，在該基板上形成絕緣體210。可以利用濺 射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或ALD法等形成絕緣體210。
注意，CVD法可以分為利用電漿的電漿增強CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。
不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，利用ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。
CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形 成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
在本實施方式中，作為絕緣體210，利用濺射法形成氧化鋁。絕緣體210也可以採用多層結構。例如可以採用利用濺射法形成氧化鋁，然後利用ALD法在該氧化鋁上形成另一氧化鋁的結構。或者，也可以採用利用ALD法形成氧化鋁，然後利用濺射法在該氧化鋁上形成另一氧化鋁的結構。
接著，在絕緣體210上形成絕緣體212。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體212。在本實施方式中，作為絕緣體212，藉由CVD法形成氧化矽。
接著，在絕緣體212中形成到達絕緣體210的開口。開口例如包括孔或狹縫等。有時將形成有開口的區域稱為開口部。在形成該開口時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體210，較佳為選擇在對絕緣體212進行蝕刻以形成槽時用作蝕刻障壁膜的絕緣體。例如，當作為形成槽的絕緣體212使用氧化矽膜時，作為絕緣體210可以使用氮化矽膜、氧化鋁膜、氧化鉿膜。
在形成開口後，形成成為導電體203a的導電膜。該導電膜較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體203a的導電膜。
在本實施方式中，作為成為導電體203a的導電膜，利用濺射法形成氮化鉭膜或者在氮化鉭上層疊氮化鈦而成的膜。藉由作為導電體203a使用這種金屬氮化物，即使作為後面說明的導電體203b使用銅等容易擴散的金屬，也可以防止該金屬從導電體203a擴散到外部。
接著，在成為導電體203a的導電膜上形成成為導電體203b的導電膜。該導電膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為成為導電體203b的導電膜，形成銅等低電阻導電材料。
接著，藉由進行CMP處理，去除成為導電體203a的導電膜以及成為導電體203b的導電膜的一部分，使絕緣體212露出。其結果是，只在開口殘留成為導電體203a的導電膜以及成為導電體203b的導電膜。由此，可以形成其頂面平坦的包括導電體203a及導電體203b的導電體203(參照圖4A至圖4C)。注意，有時由於該CMP處理而絕緣體212的一部分被去除。
接著，在導電體203上形成絕緣體214。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體214。在本實施方式中，作為絕緣體214，藉由CVD法形成氮化矽。如此，藉由作為絕緣體214使用氮化矽等不容易透過銅的絕緣體，即使作為導電體203b使用銅等容易擴散的金屬，也可以防止該金屬擴散到絕緣體214上方的層。
接著，在絕緣體214上形成絕緣體216。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體216。在本實施方式中，作為絕緣體216，藉由CVD法形成氧化矽膜。
接著，在絕緣體214及絕緣體216中形成到達導電體203的開口。在形成該開口時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。
在形成開口後，形成成為導電體205a的導電膜。成為導電體205a的導電膜較佳為包含具有抑制氧透過的功能的導電材料。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體205a的導電膜。
在本實施方式中，作為成為導電體205a的導電膜，利用濺射法形成氮化鉭。
接著，在成為導電體205a的導電膜上形成成為導電體205b的導電膜。該導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在本實施方式中，作為成為導電體205b的導電膜，利用CVD法形成氮化鈦，並且在該氮化鈦上利用CVD法形成鎢。
接著，藉由進行CMP處理，去除成為導電體205a的導電膜以及成為導電體205b的導電膜的一部分，使絕緣體216露出。其結果是，只在開口殘留成為導電體205a的導電膜以及成為導電體205b的導電膜。由此，可以形成其頂面平坦的包括導電體205a及導電體205b的導電體205(參照圖4A至圖4C)。注意，有時由於該CMP處理而絕緣體216的一部分被去除。
接著，在絕緣體216、導電體205上形成絕緣體220。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體220。
接著，在絕緣體220上形成絕緣體222。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體222。
尤其是，作為絕緣體222，較佳為利用ALD法形成氧化鉿。利用ALD法形成的氧化鉿對氧、氫及水具有阻擋性。藉由使絕緣體222對氫及水具有阻擋性，設置於電晶體200的週邊的結構體所包含的氫及水不擴散到電晶體200的內側，而可以抑制在氧化物230中生成氧空位。
接著，在絕緣體222上形成絕緣體224。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體224(參照圖4A至圖4C)。
接著，較佳為進行加熱處理。加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。加熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。加熱處理也可以在減壓狀態下進行。或者，加熱處理也可以在氮或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體氛圍下，進行加熱處理。
藉由上述加熱處理，可以去除絕緣體224所包含的水或氫等雜質。
在加熱處理中，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體224中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。注意，有時也可以不進行加熱處理。
另外，該加熱處理也可以在形成絕緣體220後以及形成絕緣體222後分別進行。該加熱處理可以使用上述加熱處理條件，但是形成絕緣體220後的加熱處理較佳為在包含氮的氛圍下進行。
在本實施方式中，作為加熱處理，在形成絕緣體224之後在氮氛圍下以400℃的溫度進行1小時的處理。
接著，在絕緣體224上依次形成成為氧化物230a的氧化膜230A以及成為氧化物230b的氧化膜230B(參照圖4A至圖4C)。較佳為在不暴露於大氣環境的情況下連續地形成上述氧化膜。藉由不暴露於大氣而形成氧化膜，由於可以防止來自大氣環境的雜質或水分附著於氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A與氧化膜230B的介面附近的清潔。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成氧化膜230A以及氧化膜230B。藉由利用濺射法形成氧化膜230A以及氧化膜230B，可以提高氧化膜230A以及氧化膜230B的密度，所以是較佳的。作為濺射氣體，可以使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。此外，也可以邊對基板進行加熱邊進行成膜。在此，氧化膜230B的厚度較佳為至少比氧化膜230A厚。
例如，在利用濺射法形成氧化膜230A以及氧化膜230B的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由增高濺射氣體所包 含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成上述氧化膜的情況下，可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分供應給絕緣體224。此外，氧化膜230A的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
此外，在利用濺射法形成氧化膜230B的情況下，當在濺射氣體所包含的氧的比率設定為0%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半導體的電晶體可以具有較高的場效移動率。
另外，在藉由濺射法形成氧化膜230A及氧化膜230B的情況下，較佳為對濺射裝置的處理室及基板儘可能地去除對氧化膜230A及氧化膜230B來說是雜質的水等。由此，較佳為使用低溫泵等吸附式真空泵將成膜室抽空到1×10-4Pa至5×10-7Pa左右的高真空區域。再者，較佳為將成膜室的到達最低壓力降低到1×10-5Pa至1×10-8pa左右的超高真空區域(也稱為UHV區域)。
在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子個數比]的靶材形成氧化膜230A，並且利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化膜230B。上述氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子個數比來形成。
接著，也可以進行加熱處理。作為加熱處理，可以利用上述加熱處理條件。藉由進行加熱處理，可以去除氧化膜230A以及氧化膜230B中的水或氫等雜質等。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，將氧化膜230A及氧化膜230B加工為島狀來形成氧化物230a及氧化物230b(參照圖5A至圖5C)。此時，有時絕緣體224也被加工為島狀。在此情況下，絕緣體222被用作蝕刻停止膜。
在此，以其至少一部分與導電體205重疊的方式形成氧化物230。氧化物230的側面較佳為與絕緣體222大致垂直。當氧化物230的側面與絕緣體222大致垂直時，在設置多個電晶體200時可以實現小面積化和高密度化。可以採用氧化物230的側面和絕緣體222的頂面所形成的角度為銳角的結構。此時，氧化物230的側面和絕緣體222的頂面所形成的角度越大越好。
在氧化物230的側面和氧化物230的頂面之間具有彎曲面。就是說，側面的端部和頂面的端部較佳為彎曲(以下，也稱為圓形)。例如，在氧化物230b的側面的端部，彎曲面的曲率半徑較佳為3nm以上且10nm以下，更佳為5nm以上且6nm以下。
藉由使端部不具有角，可以提高後面的形成製程中的膜的覆蓋性。
該氧化膜的加工可以利用光微影法進行。另外，該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合於微細加工。
注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要遮罩。另外，作為去除光阻遮罩的方法，既可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。
可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在氧化膜230B上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所需要的形狀的硬遮罩。對氧化膜230A以及氧化膜230B進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有 時光阻遮罩消失。可以在對上述氧化膜進行蝕刻後藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加不同的高頻電源的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
藉由進行上述乾蝕刻等的處理，有時起因於蝕刻氣體等的雜質附著於或擴散於氧化物230a、氧化物230b等的表面或內部。作為雜質，例如有氟或氯等。
為了去除上述雜質等，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式清潔、使用電漿的等離子處理以及加熱處理的洗滌等，可以適當地組合上述洗滌。
作為濕式清潔，可以使用用碳酸水或純水稀釋草酸、磷酸或氫氟酸等的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。在本實施方式中，使用純水或碳酸水進行超聲波洗滌。
接著，也可以進行加熱處理。作為加熱處理，可以利用上述加熱處理條件。
接著，在絕緣體222及氧化物230上依次形成絕緣膜250A、導電膜260A、導電膜260B及絕緣膜270A(參照圖6A至圖6C)。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣膜 250A。藉由上述成膜法形成絕緣膜250A，可以使絕緣膜250A的氧化物230的側面附近的厚度小於氧化物230的頂面附近的厚度。
另外，藉由使用微波激發氧，產生高密度氧電漿，將絕緣膜250A暴露於該氧電漿，可以對絕緣膜250A及氧化物230引入氧。
另外，也可以進行加熱處理。作為加熱處理，可以利用上述加熱處理條件。藉由該加熱處理，可以降低絕緣膜250A的水分濃度及氫濃度。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電膜260A。在此，藉由進行低電阻化處理，可被用作氧化物230的氧化物半導體成為導電氧化物。因此，可以作為導電膜260A形成可被用作氧化物230的氧化物，在後面的製程中使該氧化物低電阻化。藉由作為導電膜260A，在包含氧的氛圍下利用濺射法形成可被用作氧化物230的氧化物，可以對絕緣體250添加氧。藉由對絕緣體250添加氧，該被添加的氧可以經過絕緣體250被供應到氧化物230。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電膜260B。當作為導電膜260A使用可被用作氧化物230的氧化物半導體時，利用濺射法形成導電膜260B，由此可以降低導電膜260A的電阻值，使導電膜260A成為導電體。可以將該導電體稱為OC(Oxide Conductor)電極。可以在該OC電極上的導電體上利用濺射法等再形成導電體。
接著，可以進行加熱處理。作為加熱處理，可以利用上述加熱處理條件。注意，有時也可以不進行加熱處理。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理。
可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣膜270A。在此，絕緣膜270A的厚度較佳為比在後面的製程中形成的絕緣膜272A的厚度大。由此，在後面的製程中形成絕緣體272時，易於在導電體260上殘留絕緣體270。
接著，對絕緣膜270A進行蝕刻形成絕緣體270。接著，將絕緣體270 用作硬遮罩，對絕緣膜250A、導電膜260A及導電膜260B進行蝕刻來形成絕緣體250及導電體260(導電體260a及導電體260b)(參照圖7A至圖7C)。絕緣體250、導電體260a、導電體260b及絕緣體270以其至少一部分與導電體205及氧化物230重疊的方式形成。另外，如圖7C所示，導電體260包括隔著絕緣體250與氧化物230的頂面及氧化物230的通道寬度方向的側面相對的區域。
絕緣體250的側面、導電體260a的側面、導電體260b的側面及絕緣體270的側面較佳為形成同一面。
由絕緣體250的側面、導電體260a的側面、導電體260b的側面及絕緣體270的側面形成的同一面較佳為與基板大致垂直。在剖面形狀中，絕緣體250、導電體260a、導電體260b及絕緣體270的側面與氧化物230的頂面所形成的角度也可以為銳角。此時，絕緣體250、導電體260a、導電體260b及絕緣體270的側面與氧化物230的頂面所形成的角度越大越好。
另外，由於上述蝕刻，有時氧化物230中的不與絕緣體250重疊的區域的頂面也被蝕刻。在此情況下，有時氧化物230中的與絕緣體250重疊的區域的膜的厚度比氧化物230中的不與絕緣體250重疊的區域大。
接著，覆蓋絕緣體222、絕緣體224、氧化物230、絕緣體250、導電體260及絕緣體270形成絕緣膜272A(參照圖8A至圖8C)。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣膜272A。絕緣膜272A較佳為使用濺射裝置形成。藉由利用濺射法，可以容易地在接觸於絕緣膜272A的絕緣體250及絕緣體224中形成過量氧區域。
在此，在利用濺射法進行成膜時，在靶材與基板之間存在離子和被濺射的粒子。例如，靶材與電源連接，並被供應電位E0。另外，基板被供應接地電位等電位E1。注意，基板也可以處於電浮動狀態。另外，在靶材與基板之間存在成為電位E2的區域。各電位的大小關係滿足E2>E1>E0。
藉由使電漿中的離子由於電位差E2-E0加速而該離子碰撞到靶材，被濺射的粒子從靶材被彈出。並且，藉由該被濺射的粒子附著於成膜表面上 而沉積，來形成膜。另外，有時離子的一部分由靶材反沖，並且作為反沖離子經過所形成的膜被吸收到與被形成面接觸的絕緣體250及絕緣體224。此外，有時電漿中的離子由於電位差E2-E1而加速，衝擊到成膜表面。此時，離子的一部分到達絕緣體250及絕緣體224的內部。藉由離子被吸收到絕緣體250及絕緣體224，在絕緣體250及絕緣體224中形成離子被吸收的區域。換言之，在離子是包含氧的離子的情況下，在絕緣體250及絕緣體224中形成過量氧區域。
藉由對絕緣體250及絕緣體224引入過量氧，可以形成過量氧區域。絕緣體250及絕緣體224中的過量氧被供應到氧化物230中，可以填補氧化物230中的氧空位。
因此，藉由作為形成絕緣膜272A的方法利用濺射裝置在氧氣體氛圍下進行成膜，可以一邊形成絕緣膜272A，一邊對絕緣體250及絕緣體224引入氧。例如，藉由作為絕緣膜272A使用具有阻擋性的氧化鋁，可以高效地密封引入到絕緣體250中的過量氧。
在氧化物230中形成區域231、區域232、區域233及區域234。區域231、區域232及區域233是對作為氧化物230設置的金屬氧化物添加銦等金屬原子或雜質來進行低電阻化而成的區域。各區域的導電性至少比區域234中的氧化物230b高。
為了對區域231、區域232及區域233添加雜質，例如可以經過絕緣膜272A添加銦等金屬元素以及雜質的至少一個的摻雜物。
作為摻雜物的添加方法，可以使用：對離子化了的源氣體進行質量分離而添加的離子植入法；不對離子化了的源氣體進行質量分離而添加的離子摻雜法；以及電漿浸沒離子佈植技術等。當進行質量分離時，可以嚴密地控制添加的離子種及其濃度。另一方面，當不進行質量分離時，可以在短時間內添加高濃度的離子。另外，也可以利用生成原子或分子的簇而進行離子化的離子摻雜法。注意，也可以將摻雜物換稱為離子、施體、受體、雜質或元素等。
在利用上述方法(尤其是離子植入法或離子摻雜法)添加摻雜物的情況下，有如下擔憂：在大致垂直於基板面的方向添加摻雜物時，摻雜物只在氧化物230的頂部被添加，區域231、區域232及區域233中的摻雜物的濃度有偏差。於是，在本實施方式中，較佳為以傾斜於基板面的方式將摻雜物添加到氧化物230。
當垂直於基板面的角度為θ=0°且平行於該基板面的角度為θ=90°時，摻雜物的添加角度可以為0°<θ<90°，較佳為10°<θ<85°，更佳為20°<θ<80°。例如，可以以θ=45°的角度添加摻雜物。
此時，較佳為在平行於A3-A4的方向(亦即，平行於通道寬度方向的方向)上添加摻雜物。因此，導電體260等被用作氧化物230的形成通道的區域234的遮罩，所以可以防止不需要的摻雜物被添加到區域234。
此時，摻雜物的添加較佳為進行兩次以上，亦即從通道寬度方向上的A3一側和A4一側分別添加摻雜物。因此，可以抑制在氧化物230中被添加的摻雜物的濃度偏於A3一側和A4一側中的任一側。
注意，摻雜物的添加不侷限於上述方法。例如，也可以在以垂直於基板面的軸為中心地旋轉基板的同時添加摻雜物。
此外，藉由增高氧化物230的銦含量，可以提高載子密度，而實現低電阻化。因此，作為摻雜物可以使用提高氧化物230的載子密度的銦等金屬元素。
就是說，藉由提高區域231、區域232及區域233的氧化物230中的銦等金屬原子的含量，可以提高電子移動率而實現低電阻化。
因此，至少區域231中的相對於元素M的銦的原子個數比大於區域234中的相對於元素M的銦的原子個數比。
作為摻雜物，可以使用上述形成氧空位的元素或者被氧空位俘獲的元素等。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、 鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
在此，以覆蓋氧化物230、絕緣體250、導電體260及絕緣體270的方式設置有絕緣膜272A。因此，在氧化物230的頂面，絕緣膜272A的與氧化物230的頂面垂直的方向上的絕緣體250、導電體260及絕緣體270的側面周邊的厚度與絕緣膜272A的其他區域的厚度不同。就是說，絕緣膜272A的絕緣體250、導電體260及絕緣體270的側面周邊的厚度比絕緣膜272A的其他區域的厚度大。換言之，藉由經過絕緣膜272A添加摻雜物，即使在其通道長度為10nm至30nm左右的微型化電晶體中，也可以自對準地形成區域231、區域232及區域233。另外，區域233也可以藉由在後製程中的加熱處理等製程中的區域231及區域232中的摻雜物擴散而形成。
藉由在電晶體200中設置區域233及區域232可以防止在被用作源極區域及汲極區域的區域231與形成有通道的區域234之間形成高電阻區域，而可以增高電晶體的通態電流並提高電晶體的載子移動率。當包括區域233時，在通道長度方向上源極區域及汲極區域不與閘極重疊，由此可以抑制不需要的電容的形成。另外，當包括區域233時，可以減小非導通時的洩漏電流。
因此，藉由適當地選擇區域231a及區域231b的範圍，可以根據電路設計，容易地提供一種具有滿足要求的電特性的電晶體。
接著，對絕緣膜272A進行各向異性蝕刻處理，以接觸於絕緣體250、導電體260及絕緣體270的側面的方式形成絕緣體272(參照圖9A至圖9C)。作為各向異性蝕刻處理，較佳為進行乾蝕刻處理。由此，去除在大致平行於基板的表面上形成的絕緣膜272A，而可以自對準地形成絕緣體272。藉由使絕緣體270的厚度比絕緣膜272A的厚度大，即使絕緣體270上的絕緣膜272A被去除，也可以使絕緣體270及絕緣體272殘留。
在此，可以在氧化物230的側面也留下絕緣膜272A。此時，可以提高在後面的製程中形成的層間膜等的覆蓋性。藉由在氧化物230的側面留下絕緣體，有時可以減少進入氧化物230的水或氫等雜質且防止氧從氧化物 230向外擴散。
藉由形成以接觸於氧化物230的側面的方式殘留的絕緣膜272A的結構體，當在後面的製程中，形成包含作為雜質的元素的絕緣體274且在氧化物230中形成區域231a及區域231b時，絕緣體224和氧化物230的介面區域不被低電阻化，因此可以抑制洩漏電流的產生。或者，即使在對氧化物230添加銦時以氧化物230a的濃度具有峰的方式添加摻雜物，也可以抑制經過氧化物230a的洩漏電流的產生。
此外，如圖9A和圖9C所示，有時與氧化物230對應地形成的絕緣體270及導電體260的凸部的側面形成有絕緣膜272A的一部分殘留的結構體。
接著，可以進行加熱處理。作為加熱處理，可以利用上述加熱處理條件。藉由進行加熱處理，被添加的摻雜物擴散到氧化物230的區域233而可以增大通態電流。
接著，覆蓋絕緣體224、氧化物230、絕緣體272、絕緣體270形成絕緣體274(參照圖10A至圖10C)。
例如，作為絕緣體274，較佳為利用ALD法形成氧化鋁。利用ALD法形成的氧化鋁是覆蓋性高且緻密的膜。絕緣體274較佳為對氧、氫及水具有阻擋性。藉由絕緣體274對氫及水具有阻擋性，設置於電晶體200的週邊的結構體所包含的氫及水不擴散到電晶體200的內側，而可以抑制在氧化物230中生成氧空位。
在此，絕緣體274較佳為在電晶體200的邊緣處與絕緣體222接觸。藉由採用該結構，可以由具有阻擋性的絕緣體圍繞電晶體200。藉由採用該結構，可以抑制氫、水等雜質進入電晶體200。此外，可以抑制絕緣體224及絕緣體250所包含的氧從電晶體200擴散到層間膜。
藉由在區域231a及區域231b上形成上述絕緣體274，可以防止氧、或者過剩的水或氫等雜質進入區域231a及區域231b而載子密度發生變化。
或者，以與氧化物230接觸的方式形成包含作為雜質的元素的絕緣體274，可以對區域231、區域232及區域233添加雜質。
當以接觸於氧化物230的方式形成包含作為雜質的元素的絕緣體274時，對區域231a及區域231b添加形成絕緣體274時的氛圍所包含的氫或氮等雜質元素。藉由以氧化物230中的與絕緣體274接觸的區域為中心由被添加的雜質元素形成氧空位，並且使該雜質元素進入氧空位，可以使載子密度增高並且使電阻降低。此時，雜質還擴散到不與絕緣體274接觸的區域232及區域233，因此使電阻降低。
因此，區域231a及區域231b中的氫和氮中至少一種的濃度較佳為比區域234高。可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量氫或氮的濃度。在此，作為區域234的氫或氮的濃度，測量氧化物230b的與絕緣體250重疊的區域的中央附近(例如，氧化物230b的從絕緣體250的通道長度方向的兩側面的距離大致相等的部分)的氫或氮的濃度即可。
另外，藉由對區域231、區域232及區域233添加形成氧空位的元素或者被氧空位俘獲的元素，可以實現低電阻化。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，區域231、區域232及區域233可以採用包含上述元素中的一種或多種的結構。
當形成包含作為雜質的元素的絕緣體274時，可以利用濺射法、CVD法、MBE法、PLD法或ALD法等。
包含作為雜質的元素的絕緣體274較佳為在包含氮和氫中的至少一種的氛圍下形成。藉由在上述氛圍下形成膜，以氧化物230a及氧化物230b中的不與絕緣體250重疊的區域為中心形成氧空位且使該氧空位和氮或氫等雜質元素鍵合，可以提高載子密度。如此，可以形成低電阻化區域231a及區域231b。作為絕緣體274，例如可以利用CVD法使用氮化矽、氮氧化矽以及氧氮化矽。在本實施方式中，作為絕緣體274使用氮氧化矽。
因此，在本實施方式所示的半導體裝置的製造方法中，藉由形成絕緣體274，即使在其通道長度為10nm至30nm左右的微型化電晶體中，也可以自對準地形成源極區域及汲極區域。因此，可以高良率地製造微型化或高積體化半導體裝置。
在此，藉由由絕緣體270及絕緣體272覆蓋導電體260及絕緣體250的頂面及側面，可以防止氮或氫等雜質元素進入導電體260及絕緣體250中。由此，可以防止氮或氫等雜質元素經過導電體260及絕緣體250進入被用作電晶體200的通道形成區域的區域234中。由此，可以提供具有優良的電特性的電晶體200。
另外，也可以在形成絕緣體274之後進行上述摻雜物的添加處理。
在上述製程中，藉由摻雜物的添加處理或絕緣體274的形成所引起的低電阻化來形成區域231、區域232、區域233及區域234，但是本實施方式不侷限於此。例如，也可以藉由摻雜物的添加處理和絕緣體274的形成所引起的低電阻化，形成各區域等。另外，也可以利用電漿處理。
例如，可以將絕緣體250、導電體260、絕緣體272、絕緣體270用作遮罩對氧化物230進行電漿處理。電漿處理可以在包含形成上述氧空位的元素或者被氧空位俘獲的元素的氛圍等下進行。例如，可以使用氬氣體和氮氣體進行電漿處理。
接著，在絕緣體274上形成成為絕緣體280的絕緣膜。成為絕緣體280的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以利用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成。在本實施方式中，作為該絕緣膜使用氧氮化矽。
接著，去除成為絕緣體280的絕緣膜的一部分，來形成絕緣體280(參照圖11A至圖11C)。較佳為以其頂面具有平坦性的方式形成絕緣體280。例如，可以使絕緣體280的頂面在形成成為絕緣體280的絕緣膜後就具有 平坦性。或者，例如，在成膜後，也可以從頂面去除絕緣體等以使絕緣體280的頂面平行於基板背面等基準面，而使絕緣體280的頂面具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。在本實施方式中，作為平坦化處理使用CMP處理。但是，絕緣體280的頂面不一定必須具有平坦性。
接著，在絕緣體280及絕緣體274中形成到達氧化物230的區域231a的開口、到達氧化物230的區域231b的開口。在形成該開口時，可以利用光微影法。在此，為了將導電體252a、導電體252b設置為接觸於氧化物230的側面，以在到達氧化物230的開口中使氧化物230的側面露出的方式形成該開口。尤其是，在與該開口重疊的區域中，在氧化物230的側面形成有絕緣體272的情況下，較佳為在形成該開口時去除該絕緣體272。
接著，形成成為導電體252a及導電體252b的導電膜。該導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
藉由CMP處理，去除成為導電體252a及導電體252b的導電膜的一部分，使絕緣體280露出。其結果是，只在上述開口中留下該導電膜，由此可以形成其頂面平坦的導電體252a及導電體252b(參照圖11A至圖11C)。
藉由上述製程，可以製造包括電晶體200的半導體裝置。如圖4A至圖11C所示，藉由使用本實施方式所示的半導體裝置的製造方法可以形成電晶體200。
〈半導體裝置的變形例子〉
本實施方式所示的半導體裝置不侷限於上述結構。以下，參照圖12A至圖16C說明本實施方式所示的電晶體的變形例子。在圖12A至圖16C中，各圖式的A是包括電晶體200的半導體裝置的俯視圖。在圖12A至圖16C中，各圖式的B是沿著各圖式的A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。此外，在圖12A至圖16C中，各圖式的C是沿著各圖式的A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在各圖式的A的俯視圖中省略圖式中的部分組件。
圖12A至圖12C所示的電晶體200的與圖1A至圖1C所示的電晶體200不同之處在於：氧化物230c接觸於氧化物230a及氧化物230b的側面。關於其他組件，可以參照上述圖1A至圖1C所示的電晶體200的組件。
當氧化物230c接觸於氧化物230a及氧化物230b的側面時，圖12A至圖12C所示的電晶體200可以抑制雜質從形成在氧化物230c的外側的結構物擴散到氧化物230b。另外，有時可以將氧化物230c用作通道形成區域。
此外，因為在氧化物230b的頂面不形成氧化物230c，能夠直接連接氧化物230b與導電體252a及導電體252b，所以可以得到大通態電流，而不使接觸電阻增加。
與圖9A至圖9C所示的絕緣體272同樣，可以利用各向異性蝕刻處理並以自對準方式形成氧化物230c。明確而言，在以圖5A至圖5C所示的製程形成氧化物230a及氧化物230b之後，形成成為氧化物230c的氧化膜，對該氧化膜進行各向異性蝕刻，以接觸於氧化物230a及氧化物230b的側面的方式形成氧化物230c。由此，絕緣體250以接觸於氧化物230b的頂面及氧化物230c的側面的方式設置。
作為氧化物230c，可以使用能夠被用作氧化物230a或氧化物230b的金屬氧化物。成為氧化物230c的氧化膜既可以利用與成為氧化物230a的氧化膜的成膜條件同樣的條件形成，又可以利用與成為氧化物230b的氧化膜的成膜條件同樣的條件形成。此外，也可以組合這些條件形成。
在本實施方式中，利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成成為氧化物230c的氧化膜。此時，氧的比率也可以為70%以上，較佳為80%以上，更佳為100%。
上述氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子個數比來形成。
在設置氧化物230a及氧化物230b時，氧化物230a及氧化物230b的導 帶底較佳為高於氧化物230b的導帶底。換言之，氧化物230a及氧化物230c的電子親和力較佳為小於氧化物230b的電子親和力。
在此，在氧化物230a、氧化物230b及氧化物230c中，導帶底平緩地變化。換言之，也可以將上述情況表達為導帶底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物230a與氧化物230b、以及氧化物230b與氧化物230c包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-Ga-Zn氧化物的情況下，作為氧化物230a及氧化物230c較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。
此時，載子的主要路徑成為形成在氧化物230b中的窄隙部分。因為可以降低氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。
圖13A至圖13C所示的電晶體200的與圖12A至圖12C所示的電晶體200不同之處在於：絕緣體235接觸於氧化物230b的頂面。關於其他組件，可以參照上述圖12A至圖12C所示的電晶體200的組件。
絕緣體235可以被用作將氧化物230a及氧化物230b加工為島狀時的硬遮罩。再者，在利用各向異性蝕刻形成氧化物230c時，藉由設置絕緣體235，可以防止氧化物230b的頂面被蝕刻。
絕緣體235被用作第一閘極的閘極絕緣膜。由此，與氧化物230的側面的閘極絕緣膜的厚度相比，氧化物230的頂面的閘極絕緣膜的厚度更大。因此，在電晶體200處於導通狀態時，流過氧化物230b的側面的通道的電流大於流過氧化物230b的頂面的通道的電流。
圖14A至圖14C所示的電晶體200的與圖1A至圖1C所示的電晶體200不同之處在於：氧化物230b包括交替層疊的多個層230b1和多個層 230b2。關於其他組件，可以參照上述圖1A至圖1C所示的電晶體200的組件。例如，當導電體260的通道長度方向的長度為60nm且氧化物230b的通道寬度方向的長度為60nm時，可以將層230b1和層230b2的厚度分別設定為5nm至20nm左右。
層230b1的能帶間隙大於層230b2的能帶間隙。例如，作為層230b1可以使用上述CAAC-OS，作為層230b2可以使用上述CAC-OS。
另外，在反復層疊層230b1和層230b2時，較佳為以不暴露於大氣的方式連續層疊。例如，層230b1和層230b2利用濺射法並使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成。在此，藉由調節濺射氣體所包含的氧的比率，可以分別形成層230b1和層230b2。當形成層230b1時，濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。此外，當形成層230b2時，濺射氣體所包含的氧的比率可以為0%以上且30%以下，較佳為5%以上且20%以下。
在反復層疊層230b1和層230b2時，形成層230b1時的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%，由此能夠對基底層(層230b2)添加氧，從而可以減少基底層(層230b2)的氧空位。如此，藉由交替層疊層230b1和層230b2，可以形成包括淺缺陷能階(也稱為sDOS)少的多個層230b2的氧化物230b。
此外，如圖14C所示，絕緣體250較佳為以接觸於氧化物230b的通道寬度方向的側面(換言之，層230b1及層230b2的通道寬度方向的側面)的方式形成，導電體260較佳為以隔著該絕緣體250與氧化物230b相對的方式設置。藉由採用上述結構，可以抑制寄生通道形成在氧化物230b的側面。
圖15A至圖15C所示的電晶體200的與圖1A至圖1C所示的電晶體200不同之處在於：氧化物230a及氧化物230b的剖面形狀為錐形形狀。關於其他組件，可以參照上述圖1A至圖1C所示的電晶體200的組件。
例如，該錐形角度相對於與基板面平行的面為30度以上且小於75度。 如此，藉由使氧化物230a及氧化物230b的剖面形狀成為錐形形狀，即使在大致垂直於基板面的方向上添加摻雜物也可以對氧化物230a及氧化物230b添加摻雜物。此外，有時可以防止在氧化物230a及氧化物230b的側面殘留絕緣體272。
圖16A至圖16C所示的電晶體200的與圖1A至圖1C所示的電晶體200不同之處在於：相對於一個閘極電極包括多個通道形成區域。因為電晶體200包括多個通道形成區域，所以可以得到較大的通態電流。並且，因為各通道形成區域具有氧化物230的頂面和側面被閘極電極覆蓋的結構，因此可以在各通道形成區域中得到較大的通態電流。注意，圖16A至圖16C示出包括三個通道形成區域的例子，但是通道形成區域的個數不侷限於此。關於其他組件，可以參照上述圖1A至圖1C所示的電晶體200的組件。
根據本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有高的頻率特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有常關閉的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖18說明半導體裝置的一個實施方式。
[記憶體裝置1]
圖18所示的半導體裝置包括電晶體300、電晶體200及電容器100。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置， 可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
在圖18中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的第一閘極電連接，佈線3006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。
藉由使圖18所示的半導體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線3003的電位施加到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG(保持)。
在電晶體200的關態電流較小時，節點FG的電荷被長期間保持。
接著，對資料的讀出進行說明。當在對佈線3001施加規定的電位(恆電位)的狀態下對佈線3005施加適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體300為n通道型電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若佈線3005的電位為V0(>Vth_H)， 電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便佈線3005的電位為V0(<Vth_L)，電晶體300也保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。
記憶體裝置1的結構
如圖18所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200及電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300、電晶體200的上方。
電晶體300設置在基板311中及基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。
電晶體300可以為p通道型電晶體或n通道型電晶體。
半導體區域313的通道形成區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和 嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖18所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光(CMP)法等的平坦化處理被平坦化。
作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用熱脫附譜分析法(TDS)等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每單位面積的量時，絕緣體324中的氫的脫離量為10×1015atoms/cm2以下，較佳為5×1015atoms/cm2以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相 對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
也可以在絕緣體326及導電體330上形成佈線層。例如，在圖18中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，不但可以保持作為佈線的導電性而且可以抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
可以在絕緣體354及導電體356上形成佈線層。例如，在圖18中，依次層疊有絕緣體360、絕緣體362及絕緣體364。另外，在絕緣體360、絕緣體362及絕緣體364中形成有導電體366。導電體366被用作插頭或佈線。此外，導電體366可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體360例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體366較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體360所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
可以在絕緣體364及導電體366上形成佈線層。例如，在圖18中，依次層疊有絕緣體370、絕緣體372及絕緣體374。另外，在絕緣體370、絕緣體372及絕緣體374中形成有導電體376。導電體376被用作插頭或佈線。此外，導電體376可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體370例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體376較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體370所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
可以在絕緣體374及導電體376上形成佈線層。例如，在圖18中，依次層疊有絕緣體380、絕緣體382及絕緣體384。另外，在絕緣體380、絕緣體382及絕緣體384中形成有導電體386。導電體386被用作插頭或佈線。此外，導電體386可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體380例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體386較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體380所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在絕緣體384上，依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214和絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從基板311或設置有電晶體300的區域等擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫、水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質進入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體210、絕緣體212、絕緣體214及絕緣體216中嵌入有導電體218、構成電晶體200的導電體(導電體205)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體210及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200完全分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在絕緣體216的上方設置有電晶體200。另外，作為電晶體200，可以使用包括上述實施方式中說明的半導體裝置所包括的電晶體。注意，圖18所示的電晶體200的結構只是一個例子而不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
在電晶體200的上方設置絕緣體280。
在絕緣體280上設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，作為絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫、水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質進入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
此外，在絕緣體282上設置有絕緣體286。作為絕緣體286可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體286，可以使用氧化矽膜及氧氮化矽膜等。
此外，在絕緣體220、絕緣體222、絕緣體280、絕緣體282及絕緣體286中嵌入導電體246及導電體248等。
導電體246及導電體248被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。
接著，在電晶體200的上方設置有電容器100。電容器100包括導電體110、導電體120及絕緣體130。
此外，也可以在導電體246及導電體248上設置導電體112。導電體112被用作與電容器100、電晶體200或電晶體300電連接的插頭或者佈線。導電體110被用作電容器100的電極。此外，可以同時形成導電體112及導電體110。
作為導電體112及導電體110可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體112及導電體110，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在圖18中，導電體112及導電體110具有單層結構，但是不侷限於此，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體緊密性高的導電體。
此外，在導電體112及導電體110上作為電容器100的介電質設置絕緣體130。絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等的疊層或單層。
例如，絕緣體130可以使用氧氮化矽等絕緣強度高的材料。藉由採用該結構，電容器100由於包括絕緣體130，所以可以提高絕緣強度，並可以抑制電容器100的靜電破壞。
在絕緣體130上以與導電體110重疊的方式設置導電體120。作為導電體120可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。 當與導電體等其他組件同時形成導電體120時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體120及絕緣體130上設置有絕緣體150。絕緣體150可以使用與絕緣體320同樣的材料形成。另外，絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是對結構實例的說明。藉由採用本結構，在使用包含氧化物半導體的電晶體的半導體裝置中，可以抑制電特性變動且可以提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。另外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
在本實施方式中說明包括根據本發明的一個實施方式的半導體裝置的圖框記憶體，該圖框記憶體能夠用於顯示控制器IC以及源驅動器IC等。
圖框記憶體可以採用例如包括1T(電晶體)1C(電容器)型記憶單元的DRAM(動態隨機存取記憶體)。另外，記憶單元可以採用使用OS電晶體的記憶體裝置(以下稱為“OS記憶體”)。在此，作為OS記憶體的一個例子，說明包括1T1C型記憶單元的RAM。在此，將這樣的RAM稱為“DOSRAM(Dynamic Oxide Semiconductor RAM：動態氧化物半導體隨機存取記憶體)”。圖19示出DOSRAM的結構實例。
〈〈DOSRAM1400〉〉
DOSRAM1400包括控制器1405、行電路1410、列電路1415、記憶單元以及感測放大器陣列1420(以下稱為“MC-SA陣列1420”)。
行電路1410包括解碼器1411、字線驅動器電路1412、列選擇器1413、 感測放大器驅動電路1414。列電路1415包括全域感測放大器陣列1416、輸入輸出電路1417。全域感測放大器陣列1416包括多個全域感測放大器1447。MC-SA陣列1420包括記憶單元陣列1422、感測放大器陣列1423、全域位元線GBLL、GBLR。
(MC-SA陣列1420)
MC-SA陣列1420具有記憶單元陣列1422層疊於感測放大器陣列1423上的疊層結構。全域位元線GBLL、GBLR層疊於記憶單元陣列1422上。在DOSRAM1400中位元線結構採用局部位元線和全域位元線被分層化的分層位元線結構。
記憶單元陣列1422包括N個(N為2以上的整數)局部記憶單元陣列1425 0 -1425 N-1。圖20A示出局部記憶單元陣列1425的結構實例。局部記憶單元陣列1425包括多個記憶單元1445、多個字線WL、多個位元線BLL、BLR。在圖20A的例子中，局部記憶單元陣列1425的結構為開位元線型，但是也可以為折疊位元線型。
圖20B示出記憶單元1445的電路結構實例。記憶單元1445包括電晶體MW1、電容器CS1、端子B1、B2。電晶體MW1具有控制電容器CS1的充放電的功能。電晶體MW1的閘極電連接於字線，第一端子電連接於位元線，第二端子電連接於電容器CS1的第一端子。電容器CS1的第二端子電連接於端子B2。端子B2被輸入恆電壓(例如，低電源電壓)。
電晶體MW1包括背閘極，背閘極電連接於端子B1。因此，可以根據端子B1的電壓改變電晶體MW1的臨界電壓。例如，端子B1的電壓可以是固定電壓(例如，負的恆電壓)，也可以根據DOSRAM1400的工作，改變端子B1的電壓。
可以將電晶體MW1的背閘極電連接於電晶體MW1的閘極、源極或者汲極。或者，也可以在電晶體MW1中不設置背閘極。
感測放大器陣列1423包括N個局部感測放大器陣列1426 0 -1426 N-1。局部感測放大器陣列1426包括一個開關陣列1444 和多個感測放大器1446。感測放大器1446電連接有位元線對。感測放大器1446具有對位元線對進行預充電的功能、放大位元線對的電壓差的功能、保持該電壓差的功能。開關陣列1444具有選擇位元線對，並使選擇的位元線對和全域位元線對之間成為導通狀態的功能。
在此，位元線對是指，被感測放大器同時比較的兩個位元線。全域位元線對是指，被全域感測放大器同時比較的兩個全域位元線。可以將位元線對稱為一對位元線，將全域位元線對稱為一對全域位元線。在此，位元線BLL和位元線BLR構成1組位元線對。全域位元線GBLL和全域位元線GBLR構成1組全域位元線對。以下也表示為位元線對(BLL、BLR)、全域位元線對(GBLL、GBLR)。
(控制器1405)
控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：對從外部輸入的指令信號進行邏輯運算並決定工作模式的功能；生成行電路1410和列電路1415的控制信號以使決定的工作模式被執行的功能；保持從外部輸入的位址信號的功能；以及生成內部位址信號的功能。
(行電路1410)
行電路1410具有驅動MC-SA陣列1420的功能。解碼器1411具有對位址信號進行解碼的功能。字線驅動器電路1412生成選擇訪問目標行的字線WL的選擇信號。
列選擇器1413、感測放大器驅動電路1414是用於驅動感測放大器陣列1423的電路。列選擇器1413具有生成選擇訪問目標列的位元線的選擇信號的功能。藉由列選擇器1413的選擇信號控制各局部感測放大器陣列1426的開關陣列1444。藉由感測放大器驅動電路1414的控制信號，多個局部感測放大器陣列1426被獨立驅動。
(列電路1415)
列電路1415具有控制資料信號WDA[31：0]的輸入的功能以及控制資料信號RDA[31：0]的輸出的功能。資料信號WDA[31：0]是寫入資料信號，資料信號RDA[31：0]是讀出資料信號。
全域感測放大器1447電連接於全域位元線對(GBLL、GBLR)。全域感測放大器1447具有放大全域位元線對(GBLL、GBLR)之間的電壓差的功能以及保持該電壓差的功能。對全域位元線對(GBLL、GBLR)的資料的寫入以及讀出由輸入輸出電路1417執行。
對DOSRAM1400的寫入工作的概要進行說明。藉由輸入輸出電路1417，資料被寫入全域位元線對。全域位元線對的資料由全域感測放大器陣列1416保持。藉由位址信號所指定的局部感測放大器陣列1426的開關陣列1444，全域位元線對的資料被寫入目標列的位元線對。局部感測放大器陣列1426放大並保持被寫入的資料。在被指定的局部記憶單元陣列1425中，由行電路1410選擇目標行的字線WL，對選擇行的記憶單元1445寫入局部感測放大器陣列1426的保持資料。
對DOSRAM1400的讀出工作的概要進行說明。由位址信號指定局部記憶單元陣列1425的1行。在被指定的局部記憶單元陣列1425中，目標行的字線WL成為選擇狀態，記憶單元1445的資料被寫入位元線。由局部感測放大器陣列1426將各列的位元線對的電壓差作為資料檢測出並保持。由開關陣列1444將局部感測放大器陣列1426的保持資料中位址信號所指定的列的資料被寫入全域位元線對。全域感測放大器陣列1416檢測出並保持全域位元線對的資料。將全域感測放大器陣列1416的保持資料輸出到輸入輸出電路1417。藉由上述步驟完成讀出工作。
由於是藉由電容器CS1的充放電來改寫資料，所以理論上對DOSRAM1400的改寫次數沒有限制，而且可以以低能量進行資料的寫入以及讀出。另外，記憶單元1445的電路結構簡單，容易實現大容量化。
電晶體MW1是OS電晶體。因為OS電晶體的關態電流極小，所以可以抑制電容器CS1的電荷洩漏。因此，DOSRAM1400的保持時間比DRAM長很多。由此可以減少更新頻率，而可以降低更新工作所需要的功耗。因此，藉由使用DOSRAM1400作為圖框記憶體，可以降低顯示控制器IC以及源驅動器IC的功耗。
由於MC-SA陣列1420是疊層結構，所以可以將位元線長度減短為與局部感測放大器陣列1426的長度相同程度。藉由減短位元線，位元線電容減小，由此可以降低記憶單元1445的儲存電容。另外，藉由在局部感測放大器陣列1426設置開關陣列1444，可以減少長位元線的個數。綜上理由可以降低DOSRAM1400的訪問時驅動的負載，而可以降低顯示控制器IC以及源驅動器IC的能量消耗。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而 實施。
實施方式4
在本實施方式中，作為應用了根據本發明的一個實施方式的將氧化物用作半導體的電晶體(OS電晶體)的半導體裝置的一個例子，對FPGA(現場可程式邏輯閘陣列)進行說明。在本實施方式的FPGA中，將OS記憶體用於組態記憶體及暫存器。在此，將上述FPGA稱為“OS-FPGA”。
OS記憶體是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體。因OS電晶體的關態電流極小而OS記憶體具有優良的保持特性，從而可以被用作非揮發性記憶體。
圖21A示出OS-FPGA的結構實例。圖21A所示的OS-FPGA3110能夠實現進行利用多上下文結構的上下文切換以及根據每個PLE的細粒電源閘控的NOFF(常關閉)運算。OS-FPGA3110包括控制器3111、字線驅動器3112、資料驅動器3113和可程式區域3115。
可程式區域3115包括兩個輸入輸出塊(IOB)3117和核心3119。IOB3117包括多個可程式輸入輸出電路。核心3119包括多個邏輯陣列塊(LAB)3120和多個開關陣列塊(SAB)3130。LAB3120包括多個PLE3121。圖21B示出使用五個PLE3121構成LAB3120的例子。如圖21C所示，SAB3130包括排列為陣列狀的多個開關塊(SB)3131。LAB3120藉由其輸入端子及SAB3130與四個方向(上下左右)上的LAB3120連接。
參照圖22A至圖22C對SB3131進行說明。圖22A所示的SB3131被輸入data、datab、信號context[1：0]、信號word[1：0]。data、datab是組態資料，data和datab的邏輯處於互補關係。OS-FPGA3110的上下文數為2，信號context[1：0]是上下文選擇信號。信號word[1：0]是字線選擇信號，被輸入信號word[1：0]的佈線都是字線。
SB3131包括PRS(可程式選路開關)3133[0]和3133[1]。PRS3133[0]和3133[1]包括能夠儲存互補資料的組態記憶體(CM)。注意，在不區分PRS3133[0]和PRS3133[1]的情況下，將它們的每一個稱為PRS3133。其他組件也同樣。
圖22B示出PRS3133[0]的電路結構實例。PRS3133[0]和PRS3133[1]具有相同的電路結構。在PRS3133[0]與PRS3133[1]之間，被輸入的上下文選擇信號和字線選擇信號不同。信號context[0]、word[0]輸入到PRS3133[0]，信號context[1]、word[1]輸入到PRS3133[1]。例如，在SB3131中，當信號context[0]成為“H”時，PRS3133[0]成為活動狀態。
PRS3133[0]包括CM3135、Si電晶體M31。Si電晶體M31是由CM3135控制的傳輸電晶體(pass transistor)。CM3135包括記憶體電路3137和3137B。記憶體電路3137和3137B具有相同的電路結構。記憶體電路3137包括電容器C31、OS電晶體MO31和MO32。記憶體電路3137B包括電容器CB31、OS電晶體MOB31和MOB32。
OS電晶體MO31、MO32、MOB31和MOB32包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
Si電晶體M31的閘極相當於節點N31，OS電晶體MO32的閘極相當於節點N32，OS電晶體MOB32的閘極相當於節點NB32。節點N32和NB32是CM3135的電荷保持節點。OS電晶體MO32控制節點N31與信號context[0]用信號線之間的導通狀態。OS電晶體MOB32控制節點N31與低電位電源線VSS之間的導通狀態。
記憶體電路3137和3137B所保持的資料的邏輯處於互補關係。因此， OS電晶體MO32和MOB32中的任一個成為導通狀態。
參照圖22C對PRS3133[0]的工作實例進行說明。PRS3133[0]已寫入有組態資料，PRS3133[0]的節點N32為“H”，節點NB32為“L”。
在信號context[0]為“L”的期間，PRS3133[0]處於非活動狀態。在該期間，即使PRS3133[0]的輸入端子轉移為“H”，Si電晶體M31的閘極也維持“L”，PRS3133[0]的輸出端子也維持“L”。
在信號context[0]為“H”的期間，PRS3133[0]處於活動狀態。當信號context[0]轉移為“H”時，根據CM3135所儲存的組態資料，Si電晶體M31的閘極轉移為“H”。
在PRS3133[0]處於活動狀態的期間，當輸入端子轉移為“H”時，由於記憶體電路3137的OS電晶體MO32是源極隨耦器，所以藉由升壓Si電晶體M31的閘極電壓上升。其結果是，記憶體電路3137的OS電晶體MO32丟失驅動能力，Si電晶體M31的閘極成為浮動狀態。
在具有多上下文的功能(multi context function)的PRS3133中，CM3135還被用作多工器。
圖23示出PLE3121的結構實例。PLE3121包括LUT(查找表)塊3123、暫存器塊3124、選擇器3125和CM3126。LUT塊3123根據輸入inA至inD選擇內部的資料，並將其輸出。選擇器3125根據CM3126所儲存的組態資料選擇LUT塊3123的輸出或暫存器塊3124的輸出。
PLE3121藉由功率開關3127與電壓VDD用電源線電連接。功率開關3127的開啟還是關閉根據CM3128所儲存的組態資料而決定。藉由根據各PLE3121設置功率開關3127，可以進行細粒電源閘控。由於細粒電源閘控功能，可以對在切換上下文之後不使用的PLE3121進行電源閘控，所以可以有效地降低待機功率。
為了實現NOFF運算，暫存器塊3124使用非揮發性暫存器構成。 PLE3121中的非揮發性暫存器是包括OS記憶體的正反器(以下，稱為“OS-FF”)。
暫存器塊3124包括OS-FF3140[1]和3140[2]。信號user_res、load、store輸入到OS-FF3140[1]和3140[2]。時脈信號CLK1輸入到OS-FF3140[1]，時脈信號CLK2輸入到OS-FF3140[2]。圖24A示出OS-FF3140的結構實例。
OS-FF3140包括FF3141和影子暫存器3142。FF3141包括節點CK、R、D、Q和QB。節點CK被輸入時脈信號。節點R被輸入信號user_res。信號user_res是重設信號。節點D是資料輸入節點，節點Q是資料輸出節點。節點Q和節點QB的邏輯處於互補關係。
影子暫存器3142被用作FF3141的備份電路。影子暫存器3142根據信號store對節點Q和QB的資料進行備份，並且根據信號load將所備份的資料回寫到節點Q、QB。
影子暫存器3142包括反相器電路3188和3189、Si電晶體M37和MB37以及記憶體電路3143和3143B。記憶體電路3143和3143B具有與PRS3133的記憶體電路3137相同的電路結構。記憶體電路3143包括電容器C36、OS電晶體MO35和OS電晶體MO36。記憶體電路3143B包括電容器CB36、OS電晶體MOB35和OS電晶體MOB36。節點N36和NB36分別相當於OS電晶體MO36和OS電晶體MOB36的閘極，並它們都是電荷保持節點。節點N37和NB37相當於Si電晶體M37和Si電晶體MB37的閘極。
OS電晶體MO35、MO36、MOB35和MOB36包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
參照圖24B對OS-FF3140的工作方法的例子進行說明。
(備份)
當“H”的信號store輸入到OS-FF3140時，影子暫存器3142對FF3141的資料進行備份。藉由被輸入節點Q的資料，節點N36成為“L”，藉由被 寫入節點QB的資料，節點NB36成為“H”。然後，進行電源閘控，使功率開關3127成為關閉狀態。雖然FF3141的節點Q和QB的資料被消失，但是即使在停止電源供應的狀態下，影子暫存器3142也保持所備份的資料。
(恢復)
使功率開關3127成為開啟狀態，對PLE3121供應電源。然後，當“H”的信號load輸入到OS-FF3140時，影子暫存器3142將所備份的資料回寫到FF3141。因為節點N36為“L”，所以節點N37維持“L”，而因為節點NB36為“H”，所以節點NB37為“H”。因此，節點Q成為“H”，節點QB成為“L”。換言之，OS-FF3140恢復到備份工作時的狀態。
藉由組合細粒電源閘控與OS-FF3140的備份/恢復工作，可以有效地減少OS-FPGA3110的功耗。
作為可能在記憶體電路中發生的誤差，可以舉出因輻射入射而產生的軟錯誤。軟錯誤是如下現象：從構成記憶體或封裝的材料等釋放的α線或從宇宙入射到大氣的一次宇宙射線與存在於大氣中的原子的原子核產生核反應而產生的二次宇宙射線中性子等照射到電晶體以生成電子電洞對，由此產生保持在記憶體中的資料反轉等的故障。使用OS電晶體的OS記憶體的軟錯誤耐性高。因此，藉由安裝OS記憶體，可以提供可靠性高的OS-FPGA3110。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，對包括根據本發明的一個實施方式的半導體裝置如上述記憶體裝置等的CPU的一個例子進行說明。
〈CPU的結構〉
圖25所示的半導體裝置5400包括CPU核5401、電源管理單元5421及週邊電路5422。電源管理單元5421包括功率控制器5402及功率開關 5403。週邊電路5422包括具有快取記憶體的快取記憶體5404、匯流排介面(BUS I/F)5405及除錯介面(Debug I/F)5406。CPU核5401包括資料匯流排5423、控制裝置5407、PC(程式計數器)5408、管線暫存器5409、管線暫存器5410、ALU(Arithmetic logic unit：算術邏輯單元)5411及暫存器檔案5412。經過資料匯流排5423進行CPU核5401與快取記憶體5404等週邊電路5422之間的資料的發送和接收。
半導體裝置(單元)可以被用於功率控制器5402、控制裝置5407等的很多邏輯電路。尤其是，該半導體裝置(單元)可以被用於能夠使用標準單元構成的所有邏輯電路。其結果，可以提供一種小型半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置5400。另外，可以提供一種能夠減少電源電壓的變動的半導體裝置5400。
藉由作為半導體裝置(單元)使用p通道型Si電晶體、上述實施方式所記載的在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體，並且將該半導體裝置(單元)用作半導體裝置5400，可以提供一種小型的半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置5400。尤其是，藉由作為Si電晶體只採用p通道型電晶體，可以降低製造成本。
控制裝置5407藉由對PC5408、管線暫存器5409、管線暫存器5410、ALU5411、暫存器檔案5412、快取記憶體5404、匯流排介面5405、除錯介面5406及功率控制器5402的工作進行整體控制，能夠將被輸入的應用軟體等程式所包含的指令解碼並執行。
ALU5411能夠進行四則運算及邏輯運算等各種運算處理。
快取記憶體5404能夠暫時儲存使用次數多的資料。PC5408是能夠儲存接下來執行的指令的位址的暫存器。另外，雖然在圖25中沒有進行圖示，但是快取記憶體5404還設置有控制快取記憶體的工作的快取記憶體控制器。
管線暫存器5409是能夠暫時儲存指令資料的暫存器。
暫存器檔案5412具有包括常用暫存器的多個暫存器，而可以儲存從主記憶體讀出的資料或者由ALU5411的運算處理的結果得出的資料等。
管線暫存器5410是能夠暫時儲存用於ALU5411的運算處理的資料或者由ALU5411的運算處理結果得出的資料等的暫存器。
匯流排介面5405被用作半導體裝置5400與位於半導體裝置5400外部的各種裝置之間的資料的路徑。除錯介面5406被用作用來將控制調試的指令輸入到半導體裝置5400的信號的路徑。
功率開關5403具有控制對半導體裝置5400所包括的功率控制器5402以外的各種電路供應電源電壓的功能。上述各種電路分別屬於幾個電源定域，屬於同一電源定域的各種電路被功率開關5403控制是否供應電源電壓。另外，功率控制器5402能夠控制功率開關5403的工作。
藉由具有上述結構，半導體裝置5400能夠進行電源閘控。對電源閘控的工作流程的一個例子進行說明。
首先，CPU核5401將停止供應電源電壓的時機設定在功率控制器5402的暫存器中。接著，從CPU核5401對功率控制器5402發送開始進行電源閘控的指令。接著，半導體裝置5400內的各種暫存器及快取記憶體5404開始進行資料的備份。接著，利用功率開關5403停止對半導體裝置5400所包括的功率控制器5402以外的各種電路的電源電壓供應。接著，藉由對功率控制器5402輸入中斷信號，開始對半導體裝置5400所包括的各種電路的電源電壓供應。此外，也可以對功率控制器5402設置計數器，不依靠輸入中斷信號而利用該計數器來決定開始供應電源電壓的時機。接著，各種暫存器及快取記憶體5404開始進行資料的恢復。接著，再次開始執行控制裝置5407中的指令。
在處理器整體或者構成處理器的一個或多個邏輯電路中能夠進行這種 電源閘控。另外，即使在較短的時間內也可以停止供應電力。因此，可以以空間上或時間上微細的細微性減少功耗。
在進行電源閘控時，較佳為在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份。由此，可以在較短的期間中進行電源的開啟或關閉，從而可以實現低功耗化。
為了在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份，正反器電路較佳為在其電路內進行資料備份(將其稱為能夠備份的正反器電路)。另外，SRAM單元較佳為在單元內進行資料備份(將其稱為能夠備份的SRAM單元)。能夠備份的正反器電路和SRAM單元較佳為包括在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體。其結果，電晶體具有小關態電流，由此能夠備份的正反器電路或SRAM單元可以長期間保持資料而不需要電力供應。另外，當電晶體的切換速度快時，能夠備份的正反器電路和SRAM單元有時可以在較短的期間中進行資料備份及恢復。
參照圖26對能夠備份的正反器電路的例子進行說明。
圖26所示的半導體裝置5500是能夠備份的正反器電路的一個例子。半導體裝置5500包括第一記憶體電路5501、第二記憶體電路5502、第三記憶體電路5503以及讀出電路5504。電位V1與電位V2的電位差作為電源電壓被供應到半導體裝置5500。電位V1和電位V2中的一個為高位準，另一個為低位準。下面，以電位V1為低位準而電位V2為高位準的情況為例，對半導體裝置5500的結構實例進行說明。
第一記憶體電路5501具有在半導體裝置5500被供應電源電壓的期間中被輸入包括資料的信號D時保持該資料的功能。而且，在半導體裝置5500被供應電源電壓的期間，從第一記憶體電路5501輸出包括所保持的資料的信號Q。另一方面，在半導體裝置5500沒有被供應電源電壓的期間中，第一記憶體電路5501不能保持資料。就是說，可以將第一記憶體電路5501稱為揮發性記憶體電路。
第二記憶體電路5502具有讀取並儲存(或備份)保持在第一記憶體電路5501中的資料的功能。第三記憶體電路5503具有讀取並儲存(或備份)保持在第二記憶體電路5502中的資料的功能。讀出電路5504具有讀取保持在第二記憶體電路5502或第三記憶體電路5503中的資料並將其儲存(或恢復)在第一記憶體電路5501中的功能。
尤其是，第三記憶體電路5503具有即使在半導體裝置5500沒有被供應電源電壓的期間中也讀取並儲存(或備份)保持在第二記憶體電路5502中的資料的功能。
如圖26所示，第二記憶體電路5502包括電晶體5512及電容器5519。第三記憶體電路5503包括電晶體5513、電晶體5515以及電容器5520。讀出電路5504包括電晶體5510、電晶體5518、電晶體5509以及電晶體5517。
電晶體5512具有將根據保持在第一記憶體電路5501中的資料的電荷充電到電容器5519並將該電荷從電容器5519放電的功能。電晶體5512較佳為將根據保持在第一記憶體電路5501中的資料的電荷高速地充電到電容器5519並將該電荷從電容器5519高速地放電。明確而言，電晶體5512較佳為在通道形成區域中包含具有結晶性的矽(較佳為多晶矽，更佳為單晶矽)。
電晶體5513的導通狀態或非導通狀態根據保持在電容器5519中的電荷被選擇。電晶體5515具有在電晶體5513處於導通狀態時將根據佈線5544的電位的電荷充電到電容器5520並將該電荷從電容器5520放電的功能。較佳為電晶體5515的關態電流極小。明確而言，電晶體5515在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)。
以下，明確地說明各元件之間的連接關係。電晶體5512的源極和汲極中的一個與第一記憶體電路5501連接。電晶體5512的源極和汲極中的另一個與電容器5519的一個電極、電晶體5513的閘極及電晶體5518的閘極連接。電容器5519的另一個電極與佈線5542連接。電晶體5513的源極和汲極中的一個與佈線5544連接。電晶體5513的源極和汲極中的另一個與電晶體5515的源極和汲極中的一個連接。電晶體5515的源極和汲極中的 另一個與電容器5520的一個電極及電晶體5510的閘極連接。電容器5520的另一個電極與佈線5543連接。電晶體5510的源極和汲極中的一個與佈線5541連接。電晶體5510的源極和汲極中的另一個與電晶體5518的源極和汲極中的一個連接。電晶體5518的源極和汲極中的另一個與電晶體5509的源極和汲極中的一個連接。電晶體5509的源極和汲極中的另一個與電晶體5517的源極和汲極中的一個及第一記憶體電路5501連接。電晶體5517的源極和汲極中的另一個與佈線5540連接。在圖26中，電晶體5509的閘極與電晶體5517的閘極連接，但是電晶體5509的閘極不一定必須與電晶體5517的閘極連接。
作為電晶體5515，可以使用上述實施方式所例示的電晶體。因為電晶體5515的關態電流小，所以半導體裝置5500可以長期間保持資料而不需要電力供應。因為電晶體5515的開關特性良好，所以半導體裝置5500可以高速地進行備份和恢復。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
本實施方式中，參照圖27A至圖28B說明根據本發明的一個實施方式的半導體裝置的一個實施方式。
〈半導體晶圓、晶片〉
圖27A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置等。
多個電路區域712的每一個都被分離區域713圍繞。分離線(也稱為“切割線”)714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖27B示出晶片715的放大圖。
另外，也可以在分離區域713上設置導電層或半導體層等。藉由在分離區域713上設置導電層或半導體層等，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低了其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層或半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
〈電子構件〉
參照圖28A及圖28B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向及端子的形狀等存在多個規格和名稱。
在組裝製程(後製程)中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。
參照圖28A所示的流程圖對後製程進行說明。在前製程中將根據本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板711的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S721)。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。
接著，進行將基板711分成多個晶片715的“切割(dicing)製程”(步驟S722)。並且，進行如下晶片接合(die bonding)製程(步驟S723)：將被切割的晶片715接合於各引線框架上。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片715代替引線框架。
接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S724)。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊(ball bonding)或楔焊(wedge bonding)。
進行由環氧樹脂等密封被打線接合的晶片715的“密封製程(模塑(molding)製程)”(步驟S725)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護晶片715與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵等而導致的特性劣化(可靠性的降低)。
接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟S726)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”(步驟S727)。
接著，進行對封裝表面進行印字處理(marking)的“印字製程”(步驟S728)。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”(步驟S729)完成電子構件。
圖28B示出完成的電子構件的立體示意圖。在圖28B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的立體示意圖。圖28B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。
圖28B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板(電路板754)。完成的電路板754用於電子裝置等。
實施方式7
〈電子裝置〉
本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖29A至圖29F示出使用根據本發明的一個實施方式的半導體裝置的電子裝置的具體例子。
圖29A是示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。
圖29B所示的資訊終端2910包括外殼2911、顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。
圖29C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。
圖29D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、鏡頭2945及連接部2946等。操作開關2944及鏡頭2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。
圖29E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓性、輕量且方便性良好的資訊終端2950。
圖29F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、腕帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。
顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸摸螢幕來進行操 作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功能。
另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。
例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用根據本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。
本實施方式可以與其他實施方式或實施例所記載的結構適當地組合而實施。
實施例1
在本實施例中，說明使用電腦對本發明的一個實施方式的電晶體的特性進行證實的結果。明確而言，對包括形成通道的區域的氧化物半導體的厚度彼此不同的五個電晶體的特性進行比較。另外，在計算時使用元件模擬軟體Atlas(由Silvaco公司製造)。
作為計算條件，設想通道長度L為60nm，通道寬度W為70nm的電晶體。此外，氧化物半導體的厚度分別為20nm、35nm、50nm、65nm及105nm。下表示出氧化物半導體的具體條件。
在電晶體中，設置在頂閘極與氧化物半導體之間的頂閘極絕緣體的相對介電常數為4.1，厚度為10nm。此外，作為設置在背閘極與氧化物半導體之間的背閘極絕緣體，假設由背閘極上的第一絕緣體、第一絕緣體上的第二絕緣體、第二絕緣體上的第三絕緣體構成的三層疊層體。第一絕緣體的相對介電常數為4.1，厚度為10nm。第二絕緣體的相對介電常數為16.4，厚度為20nm。第三絕緣體的相對介電常數為4.1，厚度為30nm。
在此，向頂閘極供應3.3V的電壓，向背閘極供應-6.0V的電壓，向源極區域和汲極區域中的一個供應0.1V的電壓，向源極區域和汲極區域中的另一個供應0.0V的電壓。圖30示出計算此時的電晶體的通態電流的結果。由圖30可以確認到氧化物半導體的厚度越大，通態電流越大。
本實施例所示的結構、方法等的至少一部分可以與本說明書所記載的實施方式適當地組合而實施。

Claims (16)

  1. 一種半導體裝置，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；該第一氧化物上的第二氧化物；與該第二氧化物的頂面及該第二氧化物的側面接觸的第二絕緣體；該第二絕緣體上的第二導電體，該第二導電體包括隔著該第二絕緣體與該第二氧化物的該頂面和該第二氧化物的該側面相對的區域；以及與該第二絕緣體的側面及該第二導電體的側面接觸的第三絕緣體，其中，該第二氧化物的厚度為該第二氧化物的通道寬度方向上的長度以上，並且，該第二氧化物的該側面的載子密度大於該第二氧化物的該頂面的載子密度。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物在該第二氧化物的該側面和該第二氧化物的該頂面之間包括彎曲面。
  3. 根據申請專利範圍第2項之半導體裝置，其中該第二氧化物的該彎曲面的曲率半徑為3nm以上且10nm以下。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物的導帶底大於該第二氧化物的導帶底。
  5. 根據申請專利範圍第1項之半導體裝置，其中在該第二絕緣體中，該第二氧化物的該側面附近的區域的厚度小於該第二氧化物的該頂面附近的區域的厚度。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物及該第二氧化物都具有錐形剖面形狀。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物包括具有c軸配向性的結晶結構。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物包括交替層疊的第一層和第二層，並且該第一層的每一個的能帶間隙大於該第二層的每一個的能帶間隙。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物及該第二氧化物都包含In、元素M及Zn， 該元素M為Al、Ga、Y或Sn，並且該第二氧化物中的相對於該元素M的In的原子個數比大於該第一氧化物中的相對於該元素M的In的原子個數比。
  10. 一種半導體裝置，包括：基板上的第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；該第一氧化物上的第二氧化物；與該第一氧化物的側面及該第二氧化物的側面接觸的第三氧化物；與該第二氧化物的頂面及該第主氧化物的側面接觸的第二絕緣體；該第二絕緣體上的第二導電體，該第二導電體包括隔著該第二絕緣體與該第二氧化物的該頂面和該第二氧化物的該側面相對的區域；以及與該第二絕緣體的側面及該第二導電體的側面接觸的第三絕緣體，其中，該第二氧化物的厚度為該第二氧化物的通道寬度方向上的長度以上，並且，該第二氧化物的該側面的載子密度大於該第二氧化物的該頂面的載子密度。
  11. 根據申請專利範圍第10項之半導體裝置，其中該第二氧化物在該第二氧化物的該側面和該第二氧化物的該頂面之間包括彎曲面。
  12. 根據申請專利範圍第11項之半導體裝置，其中該第二氧化物的該彎曲面的曲率半徑為3nm以上且10nm以下。
  13. 根據申請專利範圍第10項之半導體裝置，其中該第一氧化物和該第三氧化物的每一個的導帶底大於該第二氧化物的導帶底。
  14. 根據申請專利範圍第10項之半導體裝置，其中在該第二絕緣體中，該第三氧化物的該側面附近的區域的厚度小於該第二氧化物的該頂面附近的區域的厚度。
  15. 根據申請專利範圍第10項之半導體裝置，其中該第二氧化物包括具有c軸配向性的結晶結構。
  16. 根據申請專利範圍第10項之半導體裝置，其中該第一氧化物、該第二氧化物及該第三氧化物都包含In、元素M及Zn，該元素M為Al、Ga、Y或Sn，並且該第二氧化物中的相對於該元素M的In的原子個數比大於該第一 氧化物和該第三氧化物的每一個中的相對於該元素M的In的原子個數比。
TW106145404A 2016-12-27 2017-12-22 半導體裝置以及半導體裝置的製造方法 TW201841367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016253737 2016-12-27
JP2016-253737 2016-12-27

Publications (1)

Publication Number Publication Date
TW201841367A true TW201841367A (zh) 2018-11-16

Family

ID=62710594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145404A TW201841367A (zh) 2016-12-27 2017-12-22 半導體裝置以及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20190348537A1 (zh)
JP (1) JP2018107447A (zh)
CN (1) CN110088913A (zh)
TW (1) TW201841367A (zh)
WO (1) WO2018122659A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020201873A1 (zh) * 2019-03-29 2020-10-08
US20220157986A1 (en) * 2019-03-29 2022-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20220189766A1 (en) * 2019-04-10 2022-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN113795928A (zh) * 2019-05-10 2021-12-14 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
KR102377750B1 (ko) * 2011-06-17 2022-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
JP6082930B2 (ja) * 2012-04-20 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび表示装置
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6683503B2 (ja) * 2015-03-03 2020-04-22 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20190348537A1 (en) 2019-11-14
CN110088913A (zh) 2019-08-02
WO2018122659A1 (en) 2018-07-05
JP2018107447A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI739969B (zh) 半導體裝置以及半導體裝置的製造方法
JP7439215B2 (ja) 半導体装置
JP7441282B2 (ja) 半導体装置
US20220359523A1 (en) Capacitor, semiconductor device, and manufacturing method of semiconductor device
TWI741096B (zh) 半導體裝置以及半導體裝置的製造方法
US10141344B2 (en) Semiconductor device and method of manufacturing the same
TW201841367A (zh) 半導體裝置以及半導體裝置的製造方法
JP6871722B2 (ja) 半導体装置
CN110709998A (zh) 半导体装置以及其制造方法
JP7086934B2 (ja) 半導体装置
JP7166934B2 (ja) 半導体装置
WO2018092007A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018167601A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018098308A (ja) 半導体装置、および半導体装置の作製方法
JP2018098437A (ja) 半導体装置、および半導体装置の作製方法
WO2018163013A1 (ja) 半導体装置、および半導体装置の作製方法