TWI839677B - 電容器、半導體裝置及半導體裝置的製造方法 - Google Patents

Abstract

本發明的一個實施方式提供一種能夠實現微型化或高積體化的半導體裝置。該半導體裝置包括電晶體以及電容器，其中，電晶體包括金屬氧化物以及與金屬氧化物電連接的第一導電體，電容器包括：金屬氧化物上的第一絕緣體，第一導電體貫通第一絕緣體；第一絕緣體上的第二絕緣體，該第二絕緣體包括到達第一絕緣體及第一導電體的開口，與開口的內壁、第一絕緣體及第一導電體接觸的第二導電體；第二導電體上的第三絕緣體；以及第三絕緣體上的第四導電體；並且，第一絕緣體的抑制氫的透過的能力比第二絕緣體高。

Description

電容器、半導體裝置及半導體裝置的製造方法

本發明的一個實施方式係關於一種電容器、半導體裝置、記憶體裝置及它們的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。

注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置（液晶顯示裝置、發光顯示裝置等）、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等有時包括半導體裝置。

注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。

近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路（至少包括電晶體及記憶體）且形成有作為連接端子的電極的半導體元件的集合體。

LSI、CPU、記憶體等半導體電路（IC晶片）安裝在電路基板（例如，印刷線路板）上，並用作各種電子裝置的構件之一。

此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路（IC）、影像顯示裝置（有時將其簡稱為顯示裝置）等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。

已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極低。例如，已公開了利用使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等（參照專利文獻1）。另外，例如，已公開了利用使用氧化物半導體的電晶體的洩漏電流低的特性實現存儲內容的長期保持的記憶體裝置等（參照專利文獻2）。

[專利文獻1]日本專利申請公開第2012-257187號公報 [專利文獻2]日本專利申請公開第2011-151383號公報

本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的電容器或半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的電容器或半導體裝置。本發明的一個實施方式的目的之一是提供一種靜電電容大的電容器。本發明的一個實施方式的目的之一是提供一種電特性良好的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。

本發明的一個實施方式的目的之一是提供一種能夠長期保持資料的半導體裝置或記憶體裝置。本發明的一個實施方式的目的之一是提供一種資料寫入速度快的半導體裝置或記憶體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置或記憶體裝置。本發明的一個實施方式的目的之一是提供一種每單位面積的記憶容量大的半導體裝置或記憶體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置或記憶體裝置。

注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，這些目的之外的目的根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的目的。

藉由在包含金屬氧化物的電晶體上以其至少一部分重疊於該電晶體的方式設置電容器，可以減小半導體裝置的佔有面積，從而可以實現微型化或高積體化。再者，藉由在電晶體上配置絕緣體，以填充形成在該絕緣體中的開口的方式設置電容器，可以減小半導體裝置的佔有面積並增加電容器的靜電電容。

再者，藉由在電晶體與電容器之間設置具有抑制水或氫等雜質的透過的功能的絕緣體，可以抑制起因於電容器等的雜質混入電晶體，所以可以提供電特性良好且可靠性高的電晶體。

另外，以貫通具有抑制雜質的透過的功能的絕緣體的方式設置使電晶體與電容器電連接的導電體。藉由將該導電體的上部形成為具有彎曲面的形狀，可以降低該導電體與電容器的下電極的接觸電阻，從而可以對半導體裝置賦予良好的電特性。

本發明的一個實施方式是一種電容器，該電容器包括：第一絕緣體；貫通第一絕緣體的第一導電體；第一絕緣體上的第二絕緣體，該第二絕緣體包括到達第一絕緣體及第一導電體的開口；與開口的內壁、第一絕緣體及第一導電體接觸的第二導電體；第二導電體上的第三絕緣體；以及第三絕緣體上的第四導電體，其中，第一絕緣體的與第二導電體接觸的區域的厚度比第一絕緣體的其他區域的厚度薄，並且，第一導電體在第一絕緣體的與第二導電體接觸的區域的頂面上方的部分中具有彎曲面。

另外，本發明的其他實施方式是一種半導體裝置，該半導體裝置包括電晶體以及電容器。其中，電晶體包括金屬氧化物以及與金屬氧化物電連接的第一導電體。電容器包括：金屬氧化物上的第一絕緣體，第一導電體貫通第一絕緣體；第一絕緣體上的第二絕緣體，該第二絕緣體包括到達第一絕緣體及第一導電體的開口，與開口的內壁、第一絕緣體及第一導電體接觸的第二導電體；第二導電體上的第三絕緣體；以及第三絕緣體上的第四導電體。並且，第一絕緣體的抑制氫的透過的能力比第二絕緣體高。

在上述方式中，較佳為第一導電體在第一絕緣體的與第二導電體接觸的區域的頂面上方的部分中具有彎曲面。另外，在上述方式中，較佳為第一導電體的底面與側面在第一絕緣體的與第二導電體接觸的區域的頂面下方的部分中形成90°以上的角度。另外，在上述方式中，第一絕緣體的與第二導電體接觸的區域的厚度也可以比第一絕緣體的其他區域的厚度薄。

另外，在上述方式中，較佳為第一絕緣體包含鋁及氧。另外，在上述方式中，較佳的是，第二絕緣體包括第五絕緣體以及第五絕緣體上的第六絕緣體，第五絕緣體和第六絕緣體中的一個具有壓縮應力，並且第五絕緣體和第六絕緣體中的另一個具有拉伸應力。另外，在上述方式中，較佳的是，第四導電體填充開口，第四導電體包括與第二絕緣體重疊的區域，並且第四導電體的該區域的頂面的平均表面粗糙度為2nm以下。另外，在上述方式中，較佳為金屬氧化物包含In、元素M（M為Al、Ga、Y或Sn）及Zn。

本發明的其他實施方式是一種半導體裝置的製造方法，該方法包括：在包括金屬氧化物的電晶體上形成第一絕緣體；在第一絕緣體上形成第二絕緣體；在第一絕緣體及第二絕緣體中形成到達電晶體的源極和汲極中的一個的第一開口及到達電晶體的源極和汲極中的另一個的第二開口；用第一導電體填充第一開口並用第二導電體填充第二開口；在第二絕緣體、第一導電體及第二導電體上形成第三絕緣體；藉由進行乾蝕刻處理來形成到達第一絕緣體及第一導電體的第三開口；形成與第三開口的內壁、第一絕緣體及第一導電體接觸的第三導電體；在第三導電體上形成第四絕緣體；以及在第四絕緣體上形成第四導電體，其中，第一絕緣體是抑制氫的透過的能力比第二絕緣體高的絕緣體，在乾蝕刻處理中，在至少第一導電體的頂面露出的階段，蝕刻氣體包括包含碳和氟的氣體，並且，在該包含碳和氟的氣體中，碳對氟的原子個數比為50%以上。

另外，在上述方式中，較佳為形成第三絕緣體的步驟包括如下步驟：利用PECVD法沉積第一氧化矽；以及在第一氧化矽上利用APCVD法沉積第二氧化矽。另外，較佳為形成第四導電體的步驟包括如下步驟：形成第四導電體；在第四導電體上形成第五絕緣體；以及藉由進行CMP處理來使第四導電體露出。另外，較佳為在上述乾蝕刻處理中，蝕刻氣體包含氬，並且，氬的流量為蝕刻氣體整體的流量的90%以上。

另外，在上述方式中，較佳為第一絕緣體使用包含鋁的靶材在包含氧的氛圍下利用濺射法沉積。另外，在上述方式中，較佳為金屬氧化物使用包含In、元素M（M為Al、Ga、Y或Sn）和Zn的靶材利用濺射法沉積。

藉由本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的電容器或半導體裝置。藉由本發明的一個實施方式，可以提供一種生產率高的電容器或半導體裝置。藉由本發明的一個實施方式，可以提供一種靜電電容大的電容器。藉由本發明的一個實施方式，可以提供一種電特性良好的半導體裝置。藉由本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。

藉由本發明的一個實施方式，可以提供一種能夠長期保持資料的半導體裝置或記憶體裝置。藉由本發明的一個實施方式，可以提供一種資料寫入速度快的半導體裝置或記憶體裝置。藉由本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置或記憶體裝置。藉由本發明的一個實施方式，可以提供一種每單位面積的記憶容量大的半導體裝置或記憶體裝置。藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置或記憶體裝置。

注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的效果。

下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。

在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

另外，尤其在俯視圖（也稱為平面圖）或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。

此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。

在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。

例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係（例如，圖式或文中所示的連接關係等），圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。

這裡，X和Y為對象物（例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等）。

作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件（例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等），並且X與Y沒有藉由能夠電連接X與Y的元件（例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等）連接的情況。

作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件（例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等）。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態（開啟狀態）或非導通狀態（關閉狀態）來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。

作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路（例如，邏輯電路（反相器、NAND電路、NOR電路等）、信號轉換電路（DA轉換電路、AD轉換電路、伽瑪校正電路等）、電位位準轉換電路（電源電路（升壓電路、降壓電路等）、改變信號的電位位準的位準轉移電路等）、電壓源、電流源、切換電路、放大電路（能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等）、信號生成電路、記憶體電路、控制電路等）。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。

在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極（汲極端子、汲極區或汲極電極）與源極（源極端子、源極區或源極電極）之間具有通道形成區，並且藉由通道形成區電流能夠流過源極和汲極之間。注意，在本說明書等中，通道形成區是指電流主要流過的區域。

另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，有時源極和汲極可以相互調換。

注意，通道長度例如是指電晶體的俯視圖中的半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者形成通道的區域中的源極（源極區或源極電極）和汲極（汲極區或汲極電極）之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。

通道寬度例如是指半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。

另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度（以下，也稱為“實效通道寬度”）和電晶體的俯視圖所示的通道寬度（以下，也稱為“視在通道寬度”）不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於視在通道寬度，所以不能忽略其影響。例如，在其閘極電極覆蓋半導體的側面的微型電晶體中，有時形成在半導體的側面上的通道形成區的比例增高。在此情況下，實效通道寬度大於視在通道寬度。

在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。

於是，在本說明書中，有時將視在通道寬度稱為“圍繞通道寬度（SCW：Surrounded Channel Width）”。此外，在本說明書中，在簡單地表示為“通道寬度”時，有時是指圍繞通道寬度或視在通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、視在通道寬度、圍繞通道寬度等的值。

注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS（Density of States：態密度）變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在半導體是氧化物半導體時，有時例如由於雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。

注意，在本說明書等中，氧氮化矽膜是指氧含量大於氮含量的膜。例如，較佳的是，氧含量為55原子%以上且65原子%以下，氮含量為1原子%以上且20原子%以下，矽含量為25原子%以上且35原子%以下，並且氫含量為0.1原子%以上且10原子%以下的範圍內。另外，氮氧化矽膜是指氮含量大於氧含量的膜。例如，較佳的是，氮含量為55原子%以上且65原子%以下，氧含量為1原子%以上且20原子%以下，矽含量為25原子%以上且35原子%以下，並且氫含量為0.1原子%以上且10原子%以下的範圍內。

另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”換稱為“導電膜”。此外，例如，有時可以將“絕緣膜”換稱為“絕緣層”。

另外，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。

另外，除非特別敘述，本說明書等所示的電晶體為場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道電晶體。由此，除非特別敘述，其臨界電壓（也稱為“Vth”）大於0V。

在本說明書等中，“平行”是指兩條直線形成的角度為-10˚以上且10˚以下的狀態。因此，也包括該角度為-5˚以上且5˚以下的狀態。“大致平行”是指兩條直線形成的角度為-30˚以上且30˚以下的狀態。另外，“垂直”是指兩條直線形成的角度為80˚以上且100˚以下的狀態。因此，也包括該角度為85˚以上且95˚以下的狀態。“大致垂直”是指兩條直線形成的角度為60˚以上且120˚以下的狀態。

另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。

注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。

在本說明書等中，金屬氧化物（metal oxide）是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體（包括透明氧化物導電體）和氧化物半導體（Oxide Semiconductor，也可以簡稱為OS）等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含氧化物或氧化物半導體的電晶體。

實施方式1 ˂半導體裝置的結構實例˃ 下面，對包括本發明的一個實施方式的電晶體400及電容器100的半導體裝置的一個例子進行說明。

圖1是包括電晶體400及電容器100的半導體裝置的剖面圖。電容器100隔著具有抑制水或氫等雜質的透過的功能的絕緣體420配置在電晶體400上。電容器100和電晶體400藉由貫通絕緣體420的導電體108b彼此電連接。如此，絕緣體420及導電體108b配置在電容器100與電晶體400之間，因此可以說電晶體400包括絕緣體420及導電體108b，還可以說電容器100包括絕緣體420及導電體108b。

電晶體400包括氧化物406，氧化物406的至少一部分被用作電晶體400的通道形成區。氧化物406較佳為配置在位於基板（未圖示）上的絕緣體402上。另外，電晶體400在氧化物406上包括導電體404並在氧化物406與導電體404之間包括絕緣體412。導電體404被用作電晶體400的閘極，絕緣體412被用作對應於導電體404的閘極絕緣體。例如，氧化物406的與導電體404重疊的區域被用作電晶體400的通道形成區，氧化物406的不與導電體404重疊的區域的一部分被用作電晶體400的源極區和汲極區中的一個，氧化物406的不與導電體404重疊的區域的其他的一部分被用作電晶體400的源極區和汲極區中的另一個。

以與氧化物406的被用作源極區和汲極區中的一個的區域電連接的方式配置導電體108a，以與氧化物406的被用作源極區和汲極區中的另一個的區域電連接的方式配置導電體108b。也就是說，導電體108a被用作電晶體400的源極電極和汲極電極中的一個，導電體108b被用作電晶體400的源極電極和汲極電極中的另一個。另外，較佳為以覆蓋氧化物406、絕緣體412及導電體404的方式配置絕緣體410。導電體108a及導電體108b較佳為以填充形成在絕緣體410中的開口的方式形成。

藉由降低電晶體400的氧化物406的通道形成區中的氧缺陷，減少氫或水等雜質，可以對電晶體400賦予良好的電特性，從而可以提高可靠性。注意，關於電晶體400的詳細結構實例將在後面進行說明。

˂電容器的結構實例˃ 電容器100配置在氧化物406、絕緣體412、導電體404及絕緣體410上。電容器100包括導電體110、導電體110上的絕緣體130以及絕緣體130上的導電體120a及導電體120b。導電體110接觸於絕緣體420、導電體108b以及形成在絕緣體422、絕緣體112、絕緣體114及絕緣體116中的開口115的內壁。下面，有時將導電體120a及導電體120b統稱為導電體120。

導電體110被用作電容器100的下電極，導電體120被用作電容器100的上電極，絕緣體130被用作電容器100的介電質。電容器100具有在開口115中不僅在底面上而且在側面上上電極與下電極隔著介電質對置的結構，因此可以增加每單位面積的靜電電容。開口115的深度越深，電容器100的靜電電容越大。如此，藉由增加電容器100的每單位面積的靜電電容，可以推進半導體裝置的微型化或高積體化。

絕緣體420可以被用作防止水或氫等雜質從上方（例如，電容器100等）混入電晶體400等的阻擋絕緣膜。作為絕緣體420，較佳為使用具有抑制水或氫等雜質的透過的功能的絕緣材料，例如，較佳為使用氧化鋁等。由此，可以抑制氫、水等雜質擴散到絕緣體420的下方。絕緣體420較佳為具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子（N ₂O、NO及NO ₂等）、銅原子等雜質中的至少一個的透過的功能。另外，上述內容同樣適用於下面的具有抑制雜質的透過的功能的絕緣材料的記載。例如，絕緣體420的抑制水或氫的透過的能力高於絕緣體422、絕緣體112及絕緣體114中的任一個。

絕緣體420較佳為使用藉由濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用這種絕緣體420，可以藉由絕緣體410的與絕緣體420接觸的面對絕緣體410添加氧，來使絕緣體410成為氧過剩的狀態。由此，可以經過絕緣體410對絕緣體412及氧化物406供應氧。

再者，絕緣體420較佳為使用具有抑制氧（例如，氧原子或氧分子等）的透過的功能的絕緣材料，例如較佳為使用氧化鋁。由此，可以抑制絕緣體410或氧化物406等所包含的氧向上擴散。由此，可以有效地對氧化物406供應氧。

藉由設置上述絕緣體420，來減少電晶體400的氧化物406的通道形成區中的氧缺陷，減少氫或水等雜質，可以對電晶體400賦予良好的電特性，從而可以提高可靠性。

另外，絕緣體420較佳為在絕緣體422、絕緣體112及絕緣體114中形成開口115時被用作蝕刻停止層。因此，絕緣體420的構成元素或組成等較佳為與絕緣體422、絕緣體112及絕緣體114中的至少一個的構成元素或組成等不同，例如，絕緣體420較佳為使用氧化鋁。如此，藉由將絕緣體420用作蝕刻停止層，可以防止電容器100接觸於絕緣體410而電容器100所包含的雜質從電容器100的與絕緣體410接觸的部分經過絕緣體410擴散到電晶體400。

此時，絕緣體420及導電體108b為開口115的底部。換言之，開口115到達絕緣體420及導電體108b。另外，如圖1所示，絕緣體420的與開口115重疊的區域（亦即，絕緣體420的與導電體110接觸的區域）的厚度有時比絕緣體420的其他區域的厚度薄。換言之，絕緣體420的上述區域有時呈凹形。

另外，也可以以層疊於絕緣體420的方式藉由ALD法形成包含與絕緣體420相同的元素的絕緣體。如此，藉由層疊絕緣體420與藉由ALD法形成的絕緣體，可以以防止斷開、裂縫或針孔等的方式覆蓋電晶體400。由此，可以顯著地提高絕緣體420的對氫或水等雜質的阻擋性。

較佳為在絕緣體420上配置絕緣體422。作為絕緣體422，例如可以使用氧氮化矽等。導電體108a及導電體108b可以以填充形成在絕緣體410、絕緣體420及絕緣體422中的開口的方式形成。因此，導電體108a或導電體108b的頂面的一部分與絕緣體422的頂面的高度有時大致一致。

藉由設置絕緣體422，可以容易進行用來形成導電體108a及導電體108b的拋光處理（例如，化學機械拋光（Chemical Mechanical Polishing：CMP）處理等）。另外，如果可以形成導電體108a及導電體108b，則不需要必須設置絕緣體422。

形成在絕緣體410及絕緣體420中的開口及填充該開口的導電體108b的剖面形狀有時在絕緣體420的與導電體110接觸的區域的頂面下方的部分中呈反錐形狀。換言之，在該部分中，導電體108b的側面的錐角有時為90°以上。也就是說，在該部分中，導電體108b的底面與側面所形成的角度有時為90°以上。另外，在該部分中，導電體108b的側面也可以大致垂直於絕緣體402的頂面。

另外，導電體108b較佳為在絕緣體420的與導電體110接觸的區域的頂面上方的部分中具有彎曲面。例如，導電體108b的該部分較佳為在導電體108b的側面與導電體108b的頂面之間具有彎曲面。換言之，較佳為在導電體108b的該部分中側面的端部和頂面的端部連續地彎曲。

如此，導電體108b較佳為在絕緣體420上方的部分與絕緣體420下方的部分之間具有不同的形狀。尤其是，當導電體108b在其上部的彎曲面處與導電體110接觸時，可以降低導電體108b與導電體110的接觸電阻。由此，可以良好地電連接電晶體400的源極和汲極中的一個與電容器100的下電極。由此，可以對包括電容器100及電晶體400的半導體裝置賦予良好的電特性。

在絕緣體422上配置絕緣體112，在絕緣體112上配置絕緣體114。如上所述，藉由增加開口115的深度（亦即，增加絕緣體112與絕緣體114的總厚度），可以增加電容器100的靜電電容。然而，當增加絕緣體112及絕緣體114的厚度時，這些絕緣體的內部應力也會增大，有可能發生基板的翹曲等。因此，在本實施方式所示的電容器100中，較佳為使絕緣體112和絕緣體114中的一個具有壓縮應力並使絕緣體112和絕緣體114中的另一個具有拉伸應力。換言之，較佳為藉由層疊絕緣體112及絕緣體114來互相抵消內部應力，降低絕緣體疊層整體的內部應力。

絕緣體112及絕緣體114也可以包含相同種類的元素，例如，可以使用利用有機矽烷氣體（例如，TEOS（Tetra-Ethyl-Ortho-Silicate；四乙氧基矽烷）等）形成的氧化矽。在此情況下，較佳為使絕緣體112的組成與絕緣體114的組成不同，來使內部應力的方向彼此不同。例如，可以利用同種有機矽烷氣體（例如，TEOS等）藉由不同種類的化學氣相沉積（CVD：Chemical Vapor Deposition）法形成絕緣體112及絕緣體114。

另外，當內部應力降低到不發生基板的翹曲的程度時，也可以採用只包括絕緣體112和絕緣體114中的任一個的結構。

較佳為在絕緣體114上配置絕緣體116。絕緣體116較佳為在開口115內進行蝕刻時與導電體110一起被用作蝕刻停止層。因此，絕緣體116的構成元素及組成等較佳為與絕緣體114不同，例如，作為絕緣體116可以使用氮化矽。另外，絕緣體116的頂面及導電體110的最頂面（亦即，導電體110的與開口115的邊緣接觸的部分）較佳為大致對齊。較佳為由絕緣體116及導電體110覆蓋絕緣體114、絕緣體112、絕緣體422及絕緣體420。另外，不需要必須設置絕緣體116。

在絕緣體422、絕緣體112、絕緣體114及絕緣體116中形成有開口115。可以將絕緣體422的側面、絕緣體112的側面、絕緣體114的側面及絕緣體116的側面稱為開口115的內壁。另外，可以將導電體108b的上部及絕緣體420的與開口115重疊的部分稱為開口115的底部。

如圖1所示，開口115也可以具有位置越深內徑越小的剖面形狀。另外，也可以具有開口115的內壁大致垂直於絕緣體402的頂面的剖面形狀。另外，開口115的俯視時的形狀可以為四角形、四角形以外的多角形狀、其角部呈弧形的多角形狀或橢圓等圓形形狀。在此，較佳為開口115與電晶體400重疊的面積大。藉由採用這種結構，可以在不增加包括電容器100及電晶體400的半導體裝置的佔有面積的狀態下增加靜電電容。

以與開口115的內壁及底面接觸的方式配置導電體110。導電體110被用作電容器100的下電極，例如可以使用氮化鈦等。例如，藉由利用ALD法或CVD法等形成將成為導電體110的導電膜，即使開口115的縱橫比大，也可以以良好的覆蓋性形成導電體110。在此，如上所述，在導電體108b的上部具有彎曲面且以與該彎曲面接觸的方式形成導電體110，可以降低導電體110與導電體108b的接觸電阻。

以覆蓋導電體110及絕緣體116的方式配置絕緣體130。絕緣體130被用作電容器100的介電質，例如可以使用氧化鉿、矽酸鉿（HfSi _xO _y（x˃0、y˃0））、添加有氮的矽酸鉿（HfSi _xO _yN _z（x˃0、y˃0、z˃0））、添加有氮的鋁酸鉿（HfAl _xO _yN _z（x˃0、y˃0、z˃0））、氧化釔等high-k材料。藉由使用這種high-k材料，即使增厚絕緣體130，也可以充分確保電容器100的靜電電容。藉由增厚絕緣體130，可以抑制在導電體110與導電體120之間產生的洩漏電流。

另外，例如，藉由利用ALD法或CVD法等形成將成為絕緣體130的絕緣膜，即使開口115的縱橫比大，也可以以良好的覆蓋性形成絕緣體130。另外，絕緣體130的與導電體120重疊的區域的厚度有時比其他區域的厚度大。

另外，當導電體110的最頂面與絕緣體116的頂面大致對齊（亦即，導電體110不超出開口115）時，可以更確實地由絕緣體130覆蓋導電體110，所以可以抑制導電體110與導電體120的短路。

以覆蓋開口115的方式在絕緣體130上配置導電體120。如圖1所示，導電體120較佳為導電體120a及導電體120a上的導電體120b的疊層膜。導電體120被用作電容器100的上電極，例如作為導電體120a可以使用氮化鈦等，作為導電體120b可以使用鎢等。例如，藉由利用ALD法或CVD法等形成將成為導電體120a的導電膜及將成為導電體120b的導電膜，即使開口115的縱橫比大，也可以以良好的覆蓋性形成導電體120a及導電體120b。

另外，導電體120較佳為具有超出開口115而與絕緣體116重疊的區域。為了形成該區域，可以利用光微影法等形成導電體120a及導電體120b。此時，導電體120b的與絕緣體116重疊的區域的頂面的平均表面粗糙度（Ra）為4nm以下，較佳為2nm以下，更佳為1nm以下即可。如此，當導電體120b的頂面在與開口115的邊緣附近重疊的區域中具有良好的平坦性時，可以防止在光微影法的曝光製程中在該區域中發生漫反射。尤其是，在使用電子束進行曝光的情況下，起因於金屬膜的頂面的凹凸的漫反射的影響變得更明顯，所以較佳為提高該區域的平坦性以防止漫反射的發生。如此，藉由提高該區域的平坦性，可以更精密地進行光微影。

注意，在本說明書等中，平均表面粗糙度（Ra）是指為了可以應用於曲面而將在JISB0601：2001（ISO4287：1997）中定義的算術平均粗糙度擴大為三維來得到的值，使用“將從基準面到指定面的偏差的絕對值平均來得到的值”表示Ra。

當將指定面表示為Z=F（X，Y）時，平均表面粗糙度（Ra）由“將從基準面到指定面的偏差的絕對值平均來得到的值”表示，並由以下公式定義。

這裡，指定面是指粗糙度的測量對象的面，並且是由（X ₁，Y ₁，F（X ₁，Y ₁））、（X ₁，Y ₂，F（X ₁，Y ₂））、（X ₂，Y ₁，F（X ₂，Y ₁））、（X ₂，Y ₂，F（X ₂，Y ₂））的四個座標表示的四角形的區域。

另外，指定面投影在XY平面的長方形的面積為S ₀，基準面的高度（指定面的平均高度）為Z ₀。可以利用原子力顯微鏡（AFM：Atomic Force Microscope）測定平均表面粗糙度（Ra）。

另外，導電體120不需要必須為疊層膜，例如，可以採用只包括導電體120a和導電體120b中的任一個的結構。

較佳為以覆蓋導電體120及絕緣體130的方式配置絕緣體150。作為絕緣體150可以使用可用於絕緣體410的絕緣體。

另外，以上，對形成在導電體108b上的電容器100的結構進行說明，但是較佳為在導電體108a上也形成連接部160。藉由設置連接部160，可以容易使電晶體400的導電體108a與各種電路元件或佈線等連接。

連接部160以填充形成在絕緣體422、絕緣體112、絕緣體114、絕緣體116、絕緣體130及絕緣體150中的開口117的方式形成。連接部160包括以接觸於開口117的內壁、絕緣體420及導電體108a的導電體162a及形成在導電體162a的內側的導電體162b。下面，有時將導電體162a及導電體162b統稱為導電體162。

此時，絕緣體420及導電體108a為開口117的底部。換言之，開口117到達絕緣體420及導電體108a。另外，如圖1所示，絕緣體420的與開口117重疊的區域（亦即，絕緣體420的與導電體162a接觸的區域）的厚度有時比絕緣體420的其他區域的厚度薄。換言之，絕緣體420的上述區域有時呈凹形。

導電體108a具有與導電體108b同樣的結構。因此，形成在絕緣體410及絕緣體420中的開口及填充該開口的導電體108a的剖面形狀有時在絕緣體420的與導電體162a接觸的區域的頂面下方的部分中呈反錐形狀。換言之，在該部分中，導電體108a的側面的錐角有時為90°以上。也就是說，在該部分中，導電體108a的側面與絕緣體402的頂面所形成的角度有時為90°以上。另外，在該部分中，導電體108a的側面也可以大致垂直於絕緣體402的頂面。

另外，導電體108a較佳為在絕緣體420的與導電體162a接觸的區域的頂面上方的部分中具有彎曲面。例如，導電體108a的該部分較佳為在導電體108a的側面與導電體108a的頂面之間具有彎曲面。換言之，在導電體108a的該部分中側面的端部和頂面的端部連續地彎曲。另外，如圖1所示，導電體108a的該部分在不與導電體162a接觸的區域（亦即，導電體108a的不與開口117重疊的區域）中不具有彎曲面。

如此，導電體108a較佳為在絕緣體420上方的部分與絕緣體420下方的部分之間具有不同的形狀。尤其是，當導電體108a在上部的彎曲面處與導電體162a接觸時，可以降低導電體108a與導電體162a的接觸電阻。由此，可以良好地電連接電晶體400的源極和汲極中的一個與連接部160。

導電體162可以具有與導電體120同樣的結構。因此，導電體162a較佳為具有與導電體120a同樣的結構，導電體162b較佳為具有與導電體120b同樣的結構。另外，導電體162不需要必須為疊層膜，例如，可以採用只包括導電體162a和導電體162b中的任一個的結構。

接著，對電晶體400、電容器100及連接部160等的構成材料進行說明。

[基板] 作為形成包括電容器100及電晶體400的半導體裝置的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板（釔安定氧化鋯基板等）、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI（Silicon On Insulator；絕緣層上覆矽）基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。

此外，作為基板也可以使用撓性基板。作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在非撓性基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板上。在此情況下，較佳為在非撓性基板與電晶體之間設置剝離層。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板形成得薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，可以提供一種耐久性高的半導體裝置。

作為撓性基板，例如可以使用金屬、合金、樹脂或玻璃或者其纖維等。撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板，例如使用線性膨脹係數為1×10 ^-3/K以下、5×10 ^-5/K以下或1×10 ^-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺（尼龍、芳族聚醯胺等）、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板。

[絕緣體] 作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。

藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體420，可以使用具有抑制氫等雜質及氧的透過的功能的絕緣體。

作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。

另外，作為絕緣體420，例如可以使用氧化鋁、氧化鉿、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。

作為絕緣體402、絕緣體412、絕緣體410、絕緣體422、絕緣體112、絕緣體114、絕緣體116及絕緣體150，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體402、絕緣體412、絕緣體410、絕緣體422、絕緣體112、絕緣體114、絕緣體116及絕緣體150較佳為包含氧化矽、氧氮化矽、氮氧化矽或氮化矽。

絕緣體412及絕緣體130較佳為包括相對介電常數高的絕緣體。例如，絕緣體412及絕緣體130較佳為包含氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。或者，絕緣體412及絕緣體130較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與相對介電常數高的絕緣體組合，可以實現具有熱穩定性且相對介電常數高的疊層結構。例如，當絕緣體412及絕緣體130中的氧化鋁、氧化鎵或氧化鉿接觸於氧化物406時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406。另外，例如當絕緣體412及絕緣體130中的氧化矽或氧氮化矽接觸於氧化物406時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。

絕緣體410、絕緣體422、絕緣體112、絕緣體114及絕緣體150較佳為包括相對介電常數低的絕緣體。例如，絕緣體410、絕緣體422、絕緣體112、絕緣體114及絕緣體150較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。或者，絕緣體410、絕緣體422、絕緣體112、絕緣體114及絕緣體150較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺（尼龍、芳族聚醯胺等）、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。

[導電體] 作為導電體404、導電體108a、導電體108b、導電體120b及導電體162b較佳為使用包含從鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦和釕等中選擇的一種以上的金屬元素的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

另外，作為上述導電體，尤其是作為導電體110、導電體120a及導電體162a，可以使用包含可用於氧化物406的金屬氧化物所包含的金屬元素及氧的導電材料。或者，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。或者，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲氧化物406所包含的氫。或者，有時可以俘獲從外部的絕緣體等混入的氫。

另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

˂電容器的製造方法˃ 接著，參照圖2至圖16對本發明的包括電晶體400及電容器100的半導體裝置的製造方法進行說明。

半導體裝置的製造方法包括：在包括氧化物406的電晶體400上形成絕緣體420的製程；在絕緣體420上形成絕緣體422的製程；在絕緣體420及絕緣體422中形成到達電晶體400的源極和汲極中的一個的第一開口及到達電晶體400的源極和汲極中的另一個的第二開口的製程；用導電體108a填充第一開口並用導電體108b填充第二開口的製程；在絕緣體422、導電體108b及導電體108a上形成絕緣體112和絕緣體114等的製程；藉由乾蝕刻處理形成到達絕緣體420及導電體108b的開口115的製程；以與開口115的內壁、絕緣體420及導電體108b接觸的方式形成導電體110的製程；在導電體110上形成絕緣體130的製程；在絕緣體130上形成導電體120的製程。

下面，主要對在電晶體400上形成電容器100的方法進行詳細說明。關於電晶體400的製造方法例子（換言之，形成絕緣體422並用導電體108a及導電體108b填充開口的製程之前的製程）將在後面進行說明。

以下，用於本實施方式的半導體裝置等的導電體（也可以稱為導電體膜或導電體層等）、絕緣體（也可以稱為絕緣體膜或絕緣體層等）、半導體（也可以稱為半導體膜或半導體層等）或氧化物（也可以稱為氧化膜或氧化層等）可以利用濺射法、CVD法、分子束磊晶（MBE：Molecular Beam Epitaxy）法、脈衝雷射沉積（PLD：Pulsed Laser Deposition）法或ALD法等形成。

注意，CVD法可以分為利用電漿的電漿增強CVD（PECVD：Plasma Enhanced CVD）法、利用熱的熱CVD（TCVD：Thermal CVD）法、利用光的光CVD（Photo CVD）法等。再者，CVD法可以根據使用的源氣體分為金屬CVD（MCVD：Metal CVD）法及有機金屬CVD（MOCVD：Metal Organic CVD）法。另外，CVD法可以根據成膜處理室的壓力分為在大氣壓下進行成膜的常壓CVD（APCVD：Atmospheric Pressure CVD）法或在其壓力低於大氣壓的減壓狀態下進行成膜的減壓CVD（LPCVD：Low Pressure CVD）法等。

藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為熱CVD法不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件（電晶體、電容器等）等有時因從電漿接收電荷而會產生電荷積聚（charge up）。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。

另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。

不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比大的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。

CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊沉積形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。

作為濺射法，可以使用將直流電源用作濺射用電源的DC（Direct Current：直流）濺射法、以脈衝方式施加偏壓的脈衝DC濺射法、將高頻電源用作濺射用電源的RF（Radio Frequency）濺射法。另外，可以使用在處理室內具備磁鐵機構的磁控濺射（Magnetron Sputtering）法、在成膜時對基板也施加電壓的偏壓濺射法、在反應性氣體氛圍下進行的反應性濺射法等。另外，也可以利用使用平行平板型濺射裝置的成膜法的PESP（parallel electrode sputtering）或者使用對向靶材式濺射裝置的成膜法的VDSP（vapor deposition sputtering）。

另外，利用上述方法形成的膜可以利用光微影法等加工。注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV（Extreme Ultraviolet：極紫外）光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體（例如，水）的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要使用遮罩。另外，作為去除光阻遮罩的方法，既可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。

或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在被加工的膜（以下，稱為被加工膜）上形成用作硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所需要的形狀的硬遮罩。對被加工膜進行的蝕刻既可以在去除光阻遮罩後進行，又可以在不去除光阻遮罩的狀態下進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。可以在對被加工膜進行蝕刻之後藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後面的製程或者可以在後面的製程中使用的情況下，不需要必須去除硬遮罩。

在形成上述遮罩之後，可以利用乾蝕刻法或濕蝕刻法對被加工膜進行加工。利用乾蝕刻法的加工適於微細加工。

作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿（CCP：Capacitively Coupled Plasma）蝕刻裝置。下面，有時將該蝕刻裝置稱為平行平板型乾蝕刻裝置或CCP蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以對平行平板型電極的各個施加不同的高頻電源。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。作為具有高密度電漿源的乾蝕刻裝置，例如，可以使用感應耦合電漿（ICP：Inductively Coupled Plasma）蝕刻裝置等。

首先，在導電體108a、導電體108b及絕緣體422上形成絕緣體112，在絕緣體112上形成絕緣體114（參照圖2）。藉由調節絕緣體112及絕緣體114的厚度，可以設定電容器100的靜電電容。因此，根據電容器100被要求的靜電電容設定絕緣體112及絕緣體114的厚度即可。

如上所述，較佳為使絕緣體112和絕緣體114中的一個具有壓縮應力並使另一個具有拉伸應力，以便使兩者互相抵消內部應力。因此較佳為利用不同成膜方法等形成絕緣體112和絕緣體114，來使其具有彼此不同的組成。

在本實施方式中，例如，作為絕緣體112，藉由將TEOS用作沉積氣體的PECVD法形成氧化矽，作為絕緣體114，藉由將TEOS用作沉積氣體的APCVD法形成氧化矽。

如此，藉由降低絕緣體112與絕緣體114的疊層膜的內部應力來抑制基板的翹曲。由此，在後面形成開口115時可以更精密地對該製程中使用的遮罩進行曝光。

另外，由於絕緣體112與導電體108a及導電體108b的頂面接觸，因此絕緣體112的使導電體108a及導電體108b氧化的能力較佳為低於絕緣體114。

另外，在本實施方式中，採用絕緣體112與絕緣體114的兩層結構，但是不侷限於此。只要內部應力被降低到不發生基板的翹曲的程度，就可以採用三層以上的絕緣體的疊層結構，也可以採用只包括絕緣體112和絕緣體114中的任一個的單層結構。

接著，在絕緣體114上形成絕緣體116。絕緣體116較佳為在開口115內進行蝕刻時與導電體110一起被用作蝕刻停止層。另外，絕緣體116較佳為在後面的製程中進行CMP處理時被用作該CMP處理的停止層。因此，絕緣體116的構成元素及組成等較佳為與絕緣體114及後述的絕緣體118不同。例如，在作為絕緣體114及絕緣體118使用氧氮化矽的情況下，作為絕緣體116可以使用氮化矽。在本實施方式中，例如，利用PECVD法形成絕緣體116。另外，不需要必須設置絕緣體116。

接著，在絕緣體116上形成絕緣體118（參照圖3）。絕緣體118較佳為在後面的製程中進行CMP處理時被用作該CMP處理的停止層。作為絕緣體118，可以使用可用於絕緣體422的絕緣體。例如，在將鎢用於導電體122A的情況下，作為絕緣體118可以使用氧氮化矽。在本實施方式中，例如，利用PECVD法形成絕緣體118。另外，不需要必須設置絕緣體118。

接著，在絕緣體118上形成將成為硬遮罩的導電體122A及將成為硬遮罩的絕緣體124A（參照圖4）。導電體122A及絕緣體124A在後面的製程中形成開口115時被用作硬遮罩。在本實施方式中，例如，作為導電體122A利用濺射法形成鎢，作為絕緣體124A利用濺射法形成氮化矽。另外，較佳為藉由調節導電體122A與絕緣體124A的內部應力來降低基板的翹曲。

接著，在絕緣體124A上形成光阻遮罩，使用該光阻遮罩對導電體122A及絕緣體124A進行蝕刻，來形成硬遮罩122及硬遮罩124（參照圖5）。硬遮罩122及硬遮罩124是用來形成開口115的硬遮罩，在與導電體108b重疊的區域形成到達絕緣體118的開口。另外，也可以在絕緣體124A上形成有機塗佈膜。藉由在絕緣體124A與光阻遮罩之間形成有機塗佈膜，有時可以提高密接性。

另外，在進行蝕刻時，較佳為使用乾蝕刻。在該乾蝕刻中，例如可以使用C ₄F ₆氣體、C ₅F ₆氣體、C ₄F ₈氣體、CF ₄氣體、SF ₆氣體、CHF ₃氣體、Cl ₂氣體、BCl ₃氣體和SiCl ₄氣體等中的一種或兩種以上的混合氣體。另外，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。這些蝕刻氣體可以根據蝕刻對象（硬遮罩122、硬遮罩124及有機塗佈膜）適當地切換。作為乾蝕刻裝置可以使用上述裝置，較佳為使用將相對的各電極連接到頻率不同的高頻電源的平行平板型乾蝕刻裝置。

在此，如上所述，藉由降低基板的翹曲，可以精密地形成該開口。

接著，使用硬遮罩122及硬遮罩124進行蝕刻，來在絕緣體422、絕緣體112、絕緣體114、絕緣體116及絕緣體118中形成開口115（參照圖6）。開口115以其至少一部分與導電體108b重疊的方式形成，到達導電體108b及絕緣體420。如上所述，開口115的縱橫比大，所以較佳為進行各向異性蝕刻。另外，本製程的蝕刻處理較佳為在圖5所示的硬遮罩122及硬遮罩124的形成製程之後以不暴露於外氣的方式連續地進行。

在用來形成縱橫比大的開口115的各向異性蝕刻時，較佳為使用乾蝕刻。在該乾蝕刻中，例如可以使用C ₄F ₆氣體、C ₅F ₆氣體、C ₄F ₈氣體、CF ₄氣體、SF ₆氣體、CHF ₃氣體、Cl ₂氣體、BCl ₃氣體和SiCl ₄氣體等中的一種或兩種以上的混合氣體。另外，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。這些蝕刻氣體可以根據蝕刻對象（絕緣體118、絕緣體116、絕緣體114、絕緣體112及絕緣體422）適當地切換。

作為乾蝕刻裝置可以使用上述裝置，由於將相對的各電極連接到頻率不同的高頻電源的平行平板型乾蝕刻裝置比較容易進行各向異性蝕刻，所以較佳為使用該乾蝕刻裝置。

在形成開口115時，如上所述，較佳為在導電體108b的上部形成彎曲面。為了在導電體108b的上部形成彎曲面，較佳的是，在上述乾蝕刻處理中，在至少導電體108b的頂面露出的階段將被離子化的蝕刻氣體碰撞到導電體108b的頂面。由此，可以除掉導電體108b的上部的角部來形成彎曲面。

在平行平板型乾蝕刻裝置等中，藉由在設置基板一側的電極形成陰極壓降，可以產生自偏置。此時，處理室中的被電漿化的蝕刻氣體所包含的陽離子吸引到自偏置，碰撞到基板一側。因此，藉由增大自偏置，可以以更強的力量將離子碰撞到導電體108b的頂面，從而可以比較容易在導電體108b的上部形成彎曲面。為了增大自偏置，例如對基板一側的電極施加大電力（例如，比施加到相對該電極的電極的電力大的電力）即可。在此，如上所述，藉由使用將相對的各電極連接到頻率不同的高頻電源的平行平板型乾蝕刻裝置，可以獨立地控制用來進行電漿放電的高頻電源及用來施加自偏置的高頻電源。

另外，藉由增加處理室中的陽離子的平均自由徑，可以將該陽離子以大致垂直於基板面的角度入射。由此，即使在開口115的較深的位置也可以將該陽離子碰撞到開口115的底面。為了增加處理室中的陽離子的平均自由徑，例如較佳為在可以避免電漿的密度變得過小的範圍內降低處理室內的壓力。

另外，藉由增加處理室中的陽離子量，可以比較容易形成導電體108b的上部的彎曲面。為了增加處理室中的陽離子量，例如可以使蝕刻氣體包含容易陽離子化且反應性低的氬氣體。此時，將氬氣體的流量設定為蝕刻氣體整體的流量的50%以上，較佳為70%以上，更佳為90%以上。

如此，藉由在至少導電體108b的頂面露出的階段將被離子化的蝕刻氣體碰撞到導電體108b的頂面，可以除掉導電體108b的上部的角部，而可以形成彎曲面。此時，離子不僅碰撞到導電體108b的上部，而且還碰撞到絕緣體420的頂面，因此絕緣體420的與開口115重疊的區域的厚度有時比絕緣體420的其他區域小。換言之，絕緣體420的上述區域有時呈凹形。

另外，在上述蝕刻製程中，較佳為在至少導電體108b的頂面露出的階段對蝕刻氣體添加包含大量的碳的氣體。明確而言，該包含大量的碳的氣體較佳為包含碳及氟，碳對氟的原子個數比較佳為50%以上。作為這種包含大量的碳的氣體，例如，可以使用C ₄F ₆氣體、C ₅F ₆氣體和C ₄F ₈氣體等中的一種或兩種以上的混合氣體。另外，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。

藉由一邊添加這種包含大量的碳的氣體一邊進行蝕刻，該氣體在電漿中被分解，碳化合物沉積在開口115的底面。換言之，在開口115的底面同時產生陽離子的碰撞及碳化合物的沉積。因此，陽離子藉由沉積的碳分子而碰撞到絕緣體420，由此可以防止絕緣體420的與開口115重疊的區域受到過蝕刻而導致凹部的貫通。尤其是，可以防止由於陽離子的碰撞開口115貫通絕緣體420而到達絕緣體410。

另外，在對蝕刻氣體添加上述包含大量的碳的氣體的情況下，蝕刻氣體較佳為還包含氧氣體。當在存在包含大量的碳的氣體及氧氣體的氛圍下生成電漿時，包含大量的碳的氣體中的碳與氧鍵合而成為碳氧化物。由此，由包含大量的碳的氣體生成的上述碳化合物的生成量降低。換言之，當增加蝕刻氣體中的包含大量的碳的氣體的流量時，碳化合物的量增加，當增加蝕刻氣體中的氧氣體的流量時，碳化合物的量減少。因此，藉由調節蝕刻氣體中的包含大量的碳的氣體與氧氣體的流量，可以調節碳化合物的沉積量。

另外，上述碳化合物還附著於開口115的內壁。附著於開口115的內壁的碳化合物被用作開口115的內壁的保護膜。由此，可以防止開口115的內壁受到過蝕刻而使開口115的內徑過大。因此，在上述蝕刻製程中，藉由對蝕刻氣體添加上述包含大量的碳的氣體，比較容易增大開口115的縱橫比。

另外，隨著開口115的蝕刻的進行，開口115的縱橫比增大。開口115的縱橫比越大，上述碳化合物越不容易到達開口115的較深的位置。這有可能導致絕緣體420的貫通或者開口115的彎曲形狀（bowing shape）等形狀不良的產生。因此，在上述蝕刻製程中，較佳為根據蝕刻的進度分階段地增加蝕刻氣體（例如，上述包含大量的碳的氣體）的流量。由此，即使在開口115的較深的位置也可以供應與開口115的較淺的位置相同程度的量的碳化合物。由此，可以在絕緣體420的頂面或者絕緣體420中停止開口115的蝕刻。

另外，較佳為在進行蝕刻後去除硬遮罩124及硬遮罩124上的光阻遮罩。該光阻遮罩可以藉由如下方法去除：進行灰化等乾蝕刻處理；進行濕蝕刻處理；在進行乾蝕刻處理之後進行濕蝕刻處理；或者在進行濕蝕刻處理之後進行乾蝕刻處理。另外，也可以在上述蝕刻製程中去除該光阻遮罩及硬遮罩124。

接著，以覆蓋開口115及硬遮罩122的方式形成導電體110A（參照圖7）。導電體110A將在後面的製程中成為電容器100的下電極。導電體110A較佳為以與縱橫比大的開口115的內壁及底面接觸的方式形成。因此，導電體110A較佳為藉由ALD法或CVD法等覆蓋性良好的成膜方法形成，在本實施方式中，例如利用ALD法形成氮化鈦。

另外，藉由以利用ALD法等成膜方法形成導電體110A，可以在導電體108b的上部的彎曲面以良好的覆蓋性形成導電體110A。由此，可以降低導電體110與導電體108b的接觸電阻。

接著，在導電體110A上形成填料126（參照圖7）。填料126以在後面的製程中能夠進行CMP處理的程度覆蓋開口115即可。因此，也可以在開口115內形成有空洞等。作為填料126，可以使用絕緣體，也可以使用導電體。在本實施方式中，例如，作為填料126，使用APCVD法形成氧化矽。

接著，進行CMP處理去除位於絕緣體116的上方的層，來形成導電體110。（參照圖8）。如上所述，絕緣體118及絕緣體116被用作CMP處理中的停止層，因此可以分階段地進行CMP處理。例如，在第一階段去除位於絕緣體118的上方的填料126、導電體110A及硬遮罩122，在第二階段去除位於絕緣體116的上方的填料126、導電體110A及絕緣體118。

由此，在開口115的邊緣處導電體110與絕緣體116接觸，因此可以由絕緣體116及導電體110覆蓋絕緣體114、絕緣體112、絕緣體422及絕緣體420。

接著，藉由進行蝕刻處理來去除開口115內的填料126（參照圖9）。作為蝕刻處理，可以利用濕蝕刻法和乾蝕刻法中的任一個，但是有時在利用濕蝕刻法時更容易地去除開口115內的填料126。在利用濕蝕刻的情況下，作為蝕刻劑可以使用氫氟酸類溶液等。

在此，如上所述，由於絕緣體114、絕緣體112、絕緣體422及絕緣體420被絕緣體116及導電體110覆蓋，因此可以防止絕緣體114、絕緣體112、絕緣體422及絕緣體420被蝕刻。

接著，在導電體110及絕緣體116上形成絕緣體130（參照圖10）。絕緣體130在後面的製程中被用作電容器100的介電質。絕緣體130較佳為與設置在縱橫比大的開口115的內側的導電體110接觸。因此，絕緣體130較佳為利用ALD法或CVD法等覆蓋性良好的成膜方法形成，在本實施方式中，例如利用ALD法形成氧化鉿。

藉由利用ALD法等成膜方法形成絕緣體130來以良好的覆蓋性覆蓋導電體110，由此可以防止電容器100的上電極與下電極的短路。

另外，作為絕緣體130使用上述High-k材料，尤其使用包含鉿的氧化物的情況下，也可以進行加熱處理以使絕緣體130具有結晶結構並提高相對介電常數。

接著，在絕緣體130上形成導電體120aA，並在導電體120aA上形成導電體120bA（參照圖10）。導電體120aA及導電體120bA在後面的製程中被用作電容器100的上電極。至少導電體120aA較佳為與設置在縱橫比大的開口115的內側的絕緣體130接觸。因此，導電體120aA較佳為利用ALD法或CVD法等覆蓋性良好的成膜方法形成，在本實施方式中，例如，利用ALD法形成氮化鈦。另外，導電體120bA較佳為利用CVD法等埋入性良好的成膜方法形成，在本實施方式中，例如，利用金屬CVD法形成鎢。

另外，在利用金屬CVD法形成導電體120bA的情況下，如圖10所示，導電體120bA的頂面的平均表面粗糙度有時變大。另外，俯視圖中的導電體120bA的與開口115的中央部附近重疊的區域呈凹形。

如此，藉由形成導電體120aA及導電體120bA，可以在開口115中以良好的埋入性形成電容器100的上電極，所以可以增大電容器100的靜電電容。

另外，在本實施方式中，採用導電體120aA與導電體120bA的兩層結構，但是不侷限於此。只要可以以良好的埋入性在開口115中形成電容器100的上電極，就可以採用三層以上的導電體的疊層結構，也可以採用只包括導電體120aA和導電體120bA中的任一個的單層結構。

接著，較佳為在導電體120bA上形成膜128（參照圖11）。膜128較佳為具有足以在後面的製程中能夠進行CMP處理的程度的厚度。膜128可以使用絕緣體，也可以使用導電體。在本實施方式中，例如，作為膜128利用PECVD法形成氧氮化矽。

接著，進行CMP處理來去除膜128，使導電體120bA的頂面露出（參照圖12）。此時，導電體120bA的頂面也經過CMP處理，形成頂面的平坦性得到提高的導電體120bB。如此，藉由在導電體120bA上層疊膜128的狀態下進行CMP處理，可以將至少導電體120bB的與絕緣體116重疊的區域的頂面的平均表面粗糙度（Ra）變為4nm以下，較佳為變為2nm以下，更佳為變為1nm以下。如此，藉由降低導電體120bB的頂面的平均表面粗糙度，可以在後面的製程中更精密地對導電體120aA及導電體120bB進行光微影。另外，如上所述，在俯視圖中的導電體120bA的與開口115的中央部附近重疊的區域呈凹形的情況下，有時該區域的平坦性不提高。

另外，只要能夠獲得導電體120bB的頂面的足夠的平坦性，就可以直接對導電體120bA進行CMP處理，而無需形成膜128。

接著，在導電體120bB上形成用作硬遮罩的絕緣體132A（參照圖12）。絕緣體132A被用作在後面的製程中形成導電體120a及導電體120b時使用的硬遮罩。在本實施方式中，例如，作為絕緣體132A利用PECVD法形成氧氮化矽。

接著，在絕緣體132A上形成光阻遮罩，使用該光阻遮罩對絕緣體132A進行蝕刻，來形成硬遮罩132（參照圖13）。如上所述，藉由預先降低導電體120bB的頂面的平均表面粗糙度，可以比較容易利用光微影法形成光阻遮罩。硬遮罩132被用作用來形成導電體120a及導電體120b的硬遮罩，以覆蓋開口115的方式形成。在此，硬遮罩132較佳為具有超出開口115而與絕緣體116重疊的區域。另外，作為上述蝕刻，可以利用乾蝕刻。

接著，使用硬遮罩132對導電體120aA及導電體120bB進行蝕刻，來形成導電體120a及導電體120b（參照圖13）。該蝕刻可以利用濕蝕刻處理或乾蝕刻處理進行。在本實施方式中，進行乾蝕刻處理。如此，形成包括導電體110、絕緣體130及導電體120的電容器100。

接著，進行蝕刻處理，來去除硬遮罩132（參照圖14）。該蝕刻可以利用濕蝕刻處理或乾蝕刻處理等進行。在本實施方式中，進行濕蝕刻處理。此時，絕緣體130的不與導電體120重疊的區域的上部有時在該濕蝕刻處理中被去除。由此，絕緣體130的與導電體120重疊的區域的厚度有時比其他區域厚。

接著，較佳為在導電體120及絕緣體130上形成絕緣體150（參照圖15）。在此，絕緣體150被用作層間絕緣膜。在本實施方式中，例如，作為絕緣體150利用PECVD法形成氧氮化矽。

接著，在絕緣體422、絕緣體112、絕緣體114、絕緣體116、絕緣體130及絕緣體150中形成開口117（參照圖16）。開口117以其至少一部分與導電體108a重疊的方式形成，到達導電體108a及絕緣體420。如上所述，由於開口117的縱橫比較大，所以較佳為進行各向異性蝕刻。

開口117可以以與開口115同樣的方法進行蝕刻。由此，可以形成縱橫比大的開口117。另外，與上述導電體108b同樣，可以在導電體108a的上部的與開口117重疊的區域形成彎曲面。

接著，以填充開口117的方式形成導電體162a及導電體162b（參照圖16）。關於導電體162a的形成，可以參照關於導電體120a的記載。另外，關於導電體162b的形成，可以參照關於導電體120b的記載。如此，可以形成與導電體108a電連接的連接部160。

藉由上述步驟，可以製造包括電晶體400及電容器100的半導體裝置（參照圖16）。如圖2至圖16所示，藉由使用本實施方式所示的半導體裝置的製造方法，可以在電晶體400上以其至少一部分重疊於電晶體400的方式形成電容器100，所以可以增加靜電電容，而無需增加半導體裝置的佔有面積。另外，可以以良好的生產率製造上述電容器及半導體裝置。

˂半導體裝置的變形例子˃ 本實施方式所示的半導體裝置不侷限於圖1所示的結構。下面，參照圖17A至圖19對本實施方式所示的半導體裝置的變形例子進行說明。

首先，參照圖17A至圖17D對導電體108b附近的結構與圖1不同的半導體裝置進行說明。

圖17A所示的半導體裝置與圖1所示的半導體裝置的不同之處在於導電體108b具有導電體108ba與導電體108bb的疊層結構。在此，導電體108bb也可以使用以鎢、銅或鋁為主要成分的導電性比較高的導電材料。另外，導電體108ba較佳為使用具有抑制水或氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。另外，也可以使用具有抑制水或氫等雜質的透過的功能的導電材料的單層或疊層。藉由使用該導電材料，可以抑制氫或水等雜質從絕緣體410等經過導電體108ba及導電體108bb混入氧化物406。另外，例如，藉由利用ALD法或CVD法等形成導電體108ba，可以以良好的覆蓋性形成導電體108ba。

圖17B所示的半導體裝置與圖1所示的半導體裝置的不同之處在於埋入導電體108b的絕緣體410及絕緣體420的開口的內壁被絕緣體109b覆蓋。在此，絕緣體109b較佳為使用可用於絕緣體420的絕緣體。作為絕緣體109b，較佳為使用具有抑制水或氫等雜質的透過的功能的絕緣材料，例如，較佳為使用氧化鋁等。由此，可以抑制氫或水等雜質從絕緣體410等經過導電體108b混入氧化物406。另外，例如藉由利用ALD法或CVD法等形成絕緣體109b，可以以良好的覆蓋性形成絕緣體109b。

圖17C所示的半導體裝置與圖1所示的半導體裝置的不同之處在於導電體108b的一部分不與開口115重疊。如此，在本實施方式所示的半導體裝置中，至少開口115（亦即，電容器100）與導電體108b的一部分重疊即可。如圖17C所示，在導電體108b的上部的與開口115重疊的區域形成彎曲面，而在導電體108b的上部的不與開口115重疊的區域不形成彎曲面，殘留導電體108b的上部的角部。

圖17D所示的半導體裝置與圖1所示的半導體裝置的不同之處在於殘留導電體108b的上部的角部。在能夠充分降低導電體110與導電體108b的接觸電阻的情況下，導電體108b的上部也可以具有角部。如此，為了殘留導電體108b的上部的角部，例如，在圖6所示的形成開口115的製程中，降低自偏置來減弱碰撞到導電體108b的頂面的離子的衝擊。

接著，參照圖18A至圖18E對導電體108a附近的結構與圖1不同的半導體裝置進行說明。

圖18A所示的半導體裝置與圖1所示的半導體裝置的不同之處在於導電體108a具有導電體108aa與導電體108ab的疊層結構。在此，導電體108ab也可以使用以鎢、銅或鋁為主要成分的導電性比較高的導電材料。另外，導電體108aa較佳為使用具有抑制水或氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。另外，也可以使用具有抑制水或氫等雜質的透過的功能的導電材料的單層或疊層。藉由使用該導電材料，可以抑制氫或水等雜質從絕緣體410等經過導電體108aa及導電體108ab混入氧化物406。另外，例如，藉由利用ALD法或CVD法等形成導電體108aa，可以以良好的覆蓋性形成導電體108aa。

圖18B所示的半導體裝置與圖1所示的半導體裝置的不同之處在於埋入導電體108a的絕緣體410及絕緣體420的開口的內壁被絕緣體109a覆蓋。在此，絕緣體109a較佳為使用可用於絕緣體420的絕緣體。作為絕緣體109a，較佳為使用具有抑制水或氫等雜質的透過的功能的絕緣材料，例如，較佳為使用氧化鋁等。由此，可以抑制氫或水等雜質從絕緣體410等經過導電體108a混入氧化物406。另外，例如藉由利用ALD法或CVD法等形成絕緣體109a，可以以良好的覆蓋性形成絕緣體109a。

圖18C所示的半導體裝置與圖1所示的半導體裝置的不同之處在於開口117重疊於導電體108a整體。如圖18C所示，由於導電體108a的上部整體與開口117重疊，因此不殘留導電體108a的上部的角部，形成有彎曲面。

圖18D所示的半導體裝置與圖1所示的半導體裝置的不同之處在於開口117不與導電體108a的頂面的端部重疊。如圖18D所示，由於開口117不與導電體108a的頂面的端部重疊，因此導電體108a的上部具有角部。另外，如圖18D所示，導電體108a的頂面的中央部有時呈凹形。

圖18E所示的半導體裝置與圖1所示的半導體裝置的不同之處在於殘留導電體108a的上部的角部。在能夠充分確保導電體162a與導電體108a的接觸電阻的情況下，導電體108a的上部也可以具有角部。如此，為了殘留導電體108a的上部的角部，例如，在形成開口117的製程中，降低自偏置來減弱碰撞到導電體108a的頂面的離子的衝擊。

另外，圖1所示的半導體裝置具有包括一個電晶體及一個電容器的結構，但是本實施方式所示的半導體裝置不侷限於此。例如，如圖19所示，也可以具有包括電晶體400a、電容器100a、電晶體400b及電容器100b的結構。在此，電晶體400a和電晶體400b也可以共同使用導電體108a及連接部160。關於圖19所示的電晶體400a及電晶體400b，可以參照電晶體400的記載，關於電容器100a及電容器100b，可以參照電容器100的記載。

圖19所示的半導體裝置例如可以用於後述的記憶體裝置的記憶單元等。當電晶體400a和電晶體400b共同使用導電體108a及連接部160時，可以減小電晶體和電容器每一組的俯視圖中的佔有面積，可以進一步實現半導體裝置的高積體化。因此，可以增加使用該半導體裝置的記憶體裝置的每單位面積的記憶容量。

˂電晶體的結構實例˃ 接著，參照圖20A至圖26C對上述電晶體400的結構實例進行說明。圖20A是作為本發明的一個實施方式的電晶體400a的俯視圖。另外，圖20B是示出沿著圖20A中的點劃線A1-A2所示的部分的剖面圖。也就是說，示出電晶體400a的通道長度方向的剖面圖。圖20C是示出沿著圖20A中的點劃線A3-A4所示的部分的剖面圖。也就是說，示出電晶體400a的通道寬度方向的剖面圖。在圖20A的俯視圖中，為了明確起見，省略圖式中的一部分的組件。另外，電晶體的通道長度方向是指在與基板平行的面內在源極（源極區或源極電極）與汲極（汲極區或汲極電極）之間載子移動的方向，通道寬度方向是指在與基板平行的面內垂直於通道長度方向的方向。

如圖20A至圖20C所示，電晶體400a包括：導電體310（導電體310a及導電體310b）；導電體310上的絕緣體302、絕緣體303及絕緣體402；絕緣體302、絕緣體303及絕緣體402上的氧化物406a；氧化物406a上的氧化物406b；氧化物406b上的彼此隔開的導電體416a1及導電體416a2；氧化物406b、導電體416a1及導電體416a2上的氧化物406c；氧化物406c上的絕緣體412；其至少一部分與氧化物406b重疊並在絕緣體412上的導電體404（導電體404a、導電體404b及導電體404c）。

另外，如上所述，在絕緣體402、氧化物406a、氧化物406b、氧化物406c、導電體416a1、導電體416a2、絕緣體412及導電體404等上配置有絕緣體410。另外，在形成在絕緣體410、障壁膜417a1及障壁膜417a2中的開口中形成有導電體108a及導電體108b。另外，雖然在圖20A至圖20C中未圖示，但是，如上所述，在絕緣體410上配置有絕緣體420。

導電體310設置在形成於絕緣體301的開口中。以接觸於絕緣體301的開口的內壁的方式形成有導電體310a，其內側形成有導電體310b。在此，導電體310a及導電體310b的頂面的高度可以與絕緣體301的頂面的高度大致相同。導電體310能夠被用作一個閘極電極。

在此，作為導電體310a較佳為使用不容易透過水或氫等雜質的導電材料。例如較佳為使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制氫、水等雜質經過導電體310從絕緣體401的下方的層擴散到上方的層。注意，導電體310a較佳為不容易透過氫原子、氫分子、水分子、氧原子、氧分子、氮原子、氮分子、氧化氮分子（N ₂O、NO及NO ₂等）和銅原子等雜質中的至少一個。另外，上述內容同樣適用於下面的雜質不容易透過的導電材料的記載。當導電體310a具有抑制氧的透過的功能時，可以防止導電體310b的氧化導致導電率的下降。

絕緣體301配置在設置於基板（未圖示）上的絕緣體401上。絕緣體401能夠被用作防止水或氫等雜質從下方的層混入電晶體的阻擋絕緣膜。作為絕緣體401，較佳為使用不容易透過水或氫等雜質的絕緣材料，例如較佳為使用氧化鋁等。因此，可以抑制氫、水等雜質擴散到絕緣體401的上方的層。注意，絕緣體401較佳為不容易透過氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子（N ₂O、NO及NO ₂等）和銅原子等雜質中的至少一個。另外，上述內容同樣適用於下面的雜質不容易透過的絕緣材料的記載。

此外，作為絕緣體401，較佳為使用不容易透過氧（例如，氧原子或氧分子等）的絕緣材料。由此，可以抑制絕緣體402等所包含的氧擴散到下方。因此，可以有效地向氧化物406b供應氧。

另外，作為絕緣體303，較佳為使用不容易透過水或氫等雜質以及氧的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。因此，可以抑制氫、水等雜質從絕緣體303的下方的層擴散到絕緣體303的上方的層。再者，可以抑制絕緣體402等所包含的氧擴散到下方。

絕緣體402較佳為使用由於加熱而使氧釋放的絕緣體形成。明確而言，較佳為使用在熱脫附譜分析法（TDS（Thermal Desorption Spectroscopy））中換算為氧原子時的氧脫離量為1.0×10 ¹⁸atoms/cm ³以上，較佳為3.0×10 ²⁰atoms/cm ³以上的絕緣體。另外，將藉由加熱釋放的氧稱為“過量氧”。藉由以接觸於氧化物406a的方式設置上述絕緣體402，可以有效地將氧供應到氧化物406b。注意，上述TDS分析中的膜表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。

此外，較佳為減少絕緣體402中的水、氫或氮氧化物等雜質的濃度。例如，在TDS中的50℃至500℃的範圍內，換算為每絕緣體402的面積的氫分子的絕緣體402的氫脫離量為2×10 ¹⁵molecules/cm ²以下，較佳為1×10 ¹⁵molecules/cm ²以下，更佳為5×10 ¹⁴molecules/cm ²以下，即可。

絕緣體302、絕緣體303及絕緣體402被用作閘極絕緣膜。另外，在電晶體400a中，作為閘極絕緣膜使用層疊有絕緣體302、絕緣體303及絕緣體402的絕緣膜，但是本實施方式所示的半導體裝置不侷限於此。例如，作為閘極絕緣膜，也可以使用絕緣體302、絕緣體303和絕緣體402中的任何兩個或一個層。

接著，說明可用於氧化物406a、氧化物406b及氧化物406c的被用作氧化物半導體的金屬氧化物（以下，也稱為氧化物半導體）。另外，在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物（metal oxide）。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物（metal oxynitride）。

被用作氧化物406a、氧化物406b及氧化物406c的金屬氧化物較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，較佳為還包含元素M（元素M選自鎵、鋁、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種）。

上述金屬氧化物的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙寬的金屬氧化物，可以降低電晶體的關態電流（off-state current）。

在此，考慮金屬氧化物包含銦、元素M及鋅的情況。注意，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。

下面，參照圖26A至圖26C對能夠被用作氧化物406a、氧化物406b及氧化物406c的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖26A至圖26C不示出氧的原子個數比。

在圖26A至圖26C中，虛線表示[In]：[M]：[Zn]=（1+α）：（1-α）：1的原子個數比（-1≤α≤1）的線、[In]：[M]：[Zn]=（1+α）：（1-α）：2的原子個數比的線、[In]：[M]：[Zn]=（1+α）：（1-α）：3的原子個數比的線、[In]：[M]：[Zn]=（1+α）：（1-α）：4的原子個數比的線及[In]：[M]：[Zn]=（1+α）：（1-α）：5的原子個數比的線。

點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比（β≥0）的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。

另外，圖26A至圖26C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。

有時在氧化物半導體中，多個相共存（例如，二相共存、三相共存等）。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。

圖26A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。

藉由增高銦含量，可以提高金屬氧化物的載子移動率（電子移動率）。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。

另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時（例如，圖26C中的區域C），絕緣性變高。

例如，被用作氧化物406b的金屬氧化物較佳為具有載子移動率高的圖26A的區域A所示的原子個數比。另一方面，被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有絕緣性較高的圖26C的區域C所示的原子個數比。

具有區域A所示的原子個數比的金屬氧化物，尤其是具有圖26B的區域B所示的原子個數比的金屬氧化物具有高載子移動率、高可靠性且是優良的。

區域B包括[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子個數比及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4的原子個數比。另外，區域B包括[In]：[M]：[Zn]=5：1：6的原子個數比及其附近值以及[In]：[M]：[Zn]=5：1：7的原子個數比及其附近值。

另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，當用於金屬氧化物的成膜的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化物的成膜的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。

注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不清楚。

另外，較佳為將載子密度低的金屬氧化物用於電晶體。在要降低金屬氧化物的載子密度的情況下，可以降低金屬氧化物中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物406b中的載子密度可以低於8×10 ¹¹/cm ³，較佳為低於1×10 ¹¹/cm ³，更佳為低於1×10 ¹⁰/cm ³，且為1×10 ^-9/cm ³以上。因為高純度本質或實質上高純度本質的金屬氧化物的載子發生源較少，所以有可能降低載子密度。

另外，因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。

此外，被金屬氧化物的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的金屬氧化物中形成有通道形成區的電晶體的電特性不穩定。

因此，為了使電晶體的電特性穩定，降低金屬氧化物中的雜質濃度是有效的。為了降低金屬氧化物中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、鹼金屬、鹼土金屬、矽等。

在此，說明金屬氧化物中的各雜質的影響。

在金屬氧化物包含第十四族元素之一的矽或碳時，金屬氧化物中形成缺陷態。因此，將藉由SIMS（Secondary Ion Mass Spectrometry：二次離子質譜分析法）測得的金屬氧化物中或金屬氧化物的介面附近的矽或碳的濃度設定為2×10 ¹⁸atoms/cm ³以下，較佳為2×10 ¹⁷atoms/cm ³以下。

另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為降低金屬氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，將藉由SIMS分析測得的金屬氧化物中的鹼金屬或鹼土金屬的濃度設定為1×10 ¹⁸atoms/cm ³以下，較佳為2×10 ¹⁶atoms/cm ³以下。

包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷（V _o）。當氫進入該氧缺陷（V _o）時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，將利用SIMS分析測得的金屬氧化物中的氫濃度設定為低於1×10 ²⁰atoms/cm ³，較佳為低於1×10 ¹⁹atoms/cm ³，更佳為低於5×10 ¹⁸atoms/cm ³，進一步較佳為低於1×10 ¹⁸atoms/cm ³。

注意，藉由將氧引入金屬氧化物，可以降低金屬氧化物中的氧缺陷（V _o）。換言之，當用氧填補金屬氧化物中的氧缺陷（V _o）時，氧缺陷（V _o）消失。因此，藉由將氧擴散到金屬氧化物，可以減少電晶體的氧缺陷（V _o），而可以提高可靠性。

作為將氧引入金屬氧化物的方法，例如有以與金屬氧化物接觸的方式設置包含超過化學計量組成的氧的氧化物的方法。就是說，在該氧化物中，較佳為形成有包含超過化學計量組成的氧的區域（以下，也稱為氧過量區域）。尤其是，當將金屬氧化物用於電晶體時，在電晶體附近的基底膜或層間膜等中設置具有氧過量區域的氧化物，可以降低電晶體的氧缺陷，而可以提高電晶體的可靠性。

藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區等，可以使電晶體具有穩定的電特性。

被用作氧化物406b的金屬氧化物較佳為具有CAC（Cloud-Aligned Composite）構成。以下，對可用於本發明的一個實施方式中公開的電晶體的CAC（Cloud-Aligned Composite）-OS的構成進行說明。

CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子（或電洞）流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能（控制開啟/關閉的功能）。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。

此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。

此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。

此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區時，在電晶體的導通狀態中可以得到高電流驅動力，亦即高通態電流（on-state current）及高場效移動率。

就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料（matrix composite）或金屬基質複合材料（metal matrix composite）。

另外，上述金屬氧化物被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS（c-axis aligned crystalline oxide semiconductor）、多晶氧化物半導體、nc-OS（nanocrystalline oxide semiconductor）、a-like OS（amorphous-like oxide semiconductor）及非晶氧化物半導體等。

CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。

雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界（grain boundary）。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。

CAAC-OS有具有層狀結晶結構（也稱為層狀結構）的傾向，在該層狀結晶結構中層疊有包含銦及氧的層（下面稱為In層）和包含元素M、鋅及氧的層（下面稱為（M，Zn）層）。另外，銦和元素M彼此可以取代，在用銦取代（M，Zn）層中的元素M的情況下，也可以將該層表示為（In，M，Zn）層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為（In，M）層。

CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷（氧缺陷等）少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。

在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。

a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。

氧化物半導體具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。

被用作氧化物406a及氧化物406c的金屬氧化物是包含元素M（元素M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一個或多個）的氧化物。作為氧化物406a及氧化物406c，例如可以使用In-Ga-Zn氧化物、氧化鎵、氧化硼等。

在此，被用作氧化物406a及氧化物406c的金屬氧化物中的構成元素中的元素M的原子個數比較佳為大於被用作氧化物406b的金屬氧化物中的構成元素中的元素M的原子個數比。另外，被用作氧化物406a及氧化物406c的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於被用作氧化物406b的金屬氧化物中的相對於In的元素M的原子個數比。

另外，被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有非單晶結構。非單晶結構例如包括CAAC-OS、多晶結構、微晶結構或非晶結構。被用作氧化物406a及氧化物406c的金屬氧化物也可以具有CAAC結構。由此，被用作氧化物406a及氧化物406c的金屬氧化物也可以具有多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的層狀結晶結構。

此外，被用作氧化物406a及氧化物406c的金屬氧化物也可以具有比被用作氧化物406b的金屬氧化物高的結晶性。在此，被用作氧化物406a及氧化物406c的金屬氧化物例如可以為在包含氧的氛圍下形成的氧化物。由此，可以使氧化物406a及氧化物406c具有高結晶性。此外，可以使氧化物406a及氧化物406c的形狀固定。

較佳的是，藉由將上述金屬氧化物用作氧化物406c，使氧化物406c的導帶底的能量高於氧化物406b的導帶底的能量。換言之，氧化物406c的電子親和力較佳為小於氧化物406b的電子親和力。在此，電子親和力是指真空能階與導帶底的能階之差。

同樣地，較佳的是，藉由將上述金屬氧化物用作氧化物406a，使氧化物406a的導帶底的能量高於氧化物406b的導帶底的能量。換言之，氧化物406a的電子親和力較佳為小於氧化物406b的電子親和力。

在此，在氧化物406a、氧化物406b及氧化物406c中，導帶底的能階平緩地變化。換言之，導帶底的能階連續地變化或連續接合。為此，較佳為降低形成在氧化物406a與氧化物406b的介面或者氧化物406b與氧化物406c的介面的混合層的缺陷態密度。

明確而言，藉由使氧化物406a和氧化物406b、氧化物406b和氧化物406c包含氧之外的共同元素（主要成分），可以形成缺陷態密度低的混合層。例如，在氧化物406b為In-Ga-Zn氧化物的情況下，作為氧化物406a、氧化物406c較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。

此時，載子的主要路徑成為氧化物406b及其附近。因為可以降低氧化物406a與氧化物406b的介面以及氧化物406b與氧化物406c的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到高通態電流。

在電子被陷阱態俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物406a及氧化物406c，可以使陷阱態遠離氧化物406b。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。

注意，在本實施方式中，雖然用於電晶體的金屬氧化物具有上述三層結構，但是本發明的一個實施方式不侷限於此。例如，也可以採用沒有氧化物406a和氧化物406c中的一個的兩層結構。或者，也可以採用在氧化物406a上或下、或者在氧化物406c上或下設置上述半導體中的任何一個半導體的四層結構。或者，也可以採用在氧化物406a上、氧化物406a下、氧化物406c上、氧化物406c下中的任何兩個以上的位置設置作為氧化物406a、氧化物406b和氧化物406c例示的半導體中的任何一個半導體的n層結構（n為5以上的整數）。

本實施方式所示的電晶體較佳為包括上述氧化物406a、氧化物406b及氧化物406c。

氧化物406a較佳為以接觸於絕緣體402的頂面的方式配置。氧化物406b較佳為以接觸於氧化物406a的頂面的方式配置。

另外，氧化物406b包括第一區域、第二區域及第三區域。第三區域在俯視圖中夾在第一區域與第二區域之間。本實施方式所示的電晶體以接觸於氧化物406b的第一區域上的方式包括導電體416a1。此外，以接觸於氧化物406b的第二區域上的方式包括導電體416a2。氧化物406b的第一區域和第二區域中的一個被用作源極區，另一個被用作汲極區。另外，氧化物406b的第三區域被用作通道形成區。

氧化物406c較佳為接觸於氧化物406b的第三區域並設置在氧化物406a、氧化物406b、導電體416a1、416a2及障壁膜417a1、417a2之上。另外，氧化物406c也可以覆蓋氧化物406a及氧化物406b的側面。如圖20C所示，氧化物406a及氧化物406b的通道寬度方向的側面較佳為接觸於氧化物406c。再者，被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b的第三區域整體的方式配置。

另外，氧化物406c也可以以覆蓋氧化物406a及氧化物406b整體的方式設置。例如，氧化物406a及氧化物406b的通道長度方向的側面也可以與氧化物406c接觸。

導電體416a1及導電體416a2較佳為以彼此隔開且接觸於氧化物406b的頂面的方式配置。在此，導電體416a1能夠被用作源極電極和汲極電極中的一個，導電體416a2能夠被用作源極電極和汲極電極中的另一個。

如圖20A和圖20B所示，導電體416a1的一個側端部較佳為與氧化物406a的一個側端部及氧化物406b的一個側端部大致對齊。同樣地，導電體416a2的一個側端部較佳為與氧化物406a的另一個側端部及氧化物406b的另一個側端部大致對齊。藉由採用上述結構，氧化物406a及氧化物406b的側面不接觸於導電體416a1及導電體416a2，由此可以防止在氧化物406a及氧化物406b的側面氧被抽出而形成氧缺陷。另外，因為氧化物406a及氧化物406b的側面不接觸於導電體416a1及導電體416a2，所以可以防止從氧化物406a及氧化物406b的側面侵入起因於導電體416a1及導電體416a2的雜質。

在此，彼此相對的導電體416a1的側端部與導電體416a2的側端部之間的距離（亦即，電晶體的通道長度）為10nm以上且300nm以下，典型為20nm以上且180nm以下。

另外，導電體416a1及導電體416a2的彼此相對的側面和底面所形成的角度較佳為小於90˚的錐角。導電體416a1及導電體416a2的彼此相對的側面和底面所形成的角度較佳為45˚以上且75˚以下。藉由形成具有上述結構的導電體416a1及導電體416a2，在導電體416a1及導電體416a2所形成的步階部也可以覆蓋性高地形成氧化物406c。由此，可以防止氧化物406c的斷開等導致氧化物406b和絕緣體412等的接觸。

另外，較佳的是，以接觸於導電體416a1的頂面的方式配置障壁膜417a1，以接觸於導電體416a2的頂面的方式設置障壁膜417a2。障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。作為障壁膜417a1及障壁膜417a2，例如可以使用氧化鋁等。由此，可以防止周圍的過量氧被用於導電體416a1及導電體416a2的氧化。此外，可以防止導電體416a1及導電體416a2的氧化導致的電阻值的增加。另外，可以藉由2端子法等測量導電體的電阻值。此外，也可以採用不設置障壁膜417a1、417a2的結構。

另外，由於在導電體404與導電體416a1之間除了絕緣體412及氧化物406c之外還包括障壁膜417a1，所以能夠減小導電體404與導電體416a1之間的寄生電容。與此同樣，由於在導電體404與導電體416a2之間除了絕緣體412及氧化物406c之外還包括障壁膜417a2，所以能夠減小導電體404與導電體416a2之間的寄生電容。因此，本實施方式所示的電晶體為頻率特性良好的電晶體。

較佳的是，絕緣體412能夠被用作閘極絕緣膜，以接觸於氧化物406c的頂面的方式配置。與絕緣體402同樣，絕緣體412較佳為藉由由於加熱而使氧釋放的絕緣體形成。藉由以接觸於氧化物406c的頂面的方式設置上述絕緣體412，可以有效地將氧供應到氧化物406b。此外，與絕緣體402同樣，較佳為減少絕緣體412中的水或氫等雜質的濃度。

導電體404較佳為具有層疊有導電體404a、導電體404b及導電體404c的結構。在絕緣體412上配置有導電體404a，在導電體404a上配置有導電體404b，在導電體404b上配置有導電體404c。絕緣體412及導電體404包括與氧化物406b重疊的區域。另外，導電體404a、導電體404b及導電體404c的側端部大致對齊。在此，導電體404被用作另一個閘極電極。此外，被用作閘極電極的導電體404的通道長度方向的寬度為10nm以上且300nm以下，較佳為20nm以上且180nm以下。

換言之，導電體310和導電體404中的一個被用作閘極電極，另一個被用作背閘極電極。閘極電極和背閘極電極以夾著半導體的通道形成區的方式配置。背閘極電極的電位既可以為與閘極電極相同的電位，又可以為接地電位或任意電位。另外，藉由不跟閘極電極的電位聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。

作為導電體404a，較佳為使用具有導電性的氧化物。例如，可以使用能夠被用作氧化物406a、氧化物406b或氧化物406c的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4：2：4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體404a，可以抑制氧透過導電體404b及導電體404c並防止導電體404b及導電體404c的氧化導致電阻值的增加。此外，可以向氧化物406b供應過量氧。

導電體404b較佳為能夠對導電體404a添加氮等雜質而提高導電體404a的導電性的導電體。例如，作為導電體404b較佳為使用氮化鈦等。

在此，被用作閘極電極的導電體404以隔著絕緣體412及氧化物406c覆蓋氧化物406b的第三區域附近的頂面及通道寬度方向的側面的方式設置。因此，可以由被用作閘極電極的導電體404的電場電圍繞氧化物406b的第三區域附近的頂面及通道寬度方向的側面。將由導電體404的電場電圍繞通道形成區的電晶體的結構稱為surrounded channel（s-channel）結構。因此，由於在氧化物406b的第三區域附近的頂面及通道寬度方向的側面形成通道，所以大電流流過能夠在源極與汲極之間，可以提高導通時的電流（通態電流）。另外，因為氧化物406b的第三區域附近的頂面及通道寬度方向的側面由導電體404的電場圍繞，所以可以降低非導通時的電流（關態電流）。

此外，較佳為在導電體404上設置有障壁膜418。在此，障壁膜418較佳為使用不容易透過氧的材料，例如可以使用氧化鋁等。由此，可以防止導電體404因周圍的過量氧而氧化。如此，障壁膜418被用作保護閘極的閘極蓋。此外，也可以採用不設置障壁膜418的結構。

[絕緣體] 藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體401及絕緣體420，可以使用具有抑制氫等雜質及氧的透過的功能的絕緣體。另外，作為絕緣體303，也可以使用具有抑制氫等雜質及氧的透過的功能的絕緣體。作為絕緣體401、絕緣體303及絕緣體420較佳為使用與絕緣體402等相比不容易透過水或氫等雜質的絕緣材料形成。

作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用氧化鋁、氧氮化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽、氮化矽或氮化鋁等的單層或疊層。

藉由絕緣體401及絕緣體420具有氧化鋁，可以抑制向氧化物406a、氧化物406b及氧化物406c混入氫等雜質。此外，例如，藉由絕緣體401及絕緣體420包含氧化鋁，可以減少添加到上述氧化物406a、氧化物406b及氧化物406c的過量氧的向外擴散。

作為絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化矽或氧氮化矽。

此外，因為絕緣體302、絕緣體303、絕緣體402及絕緣體412被用作閘極絕緣膜，所以較佳為包括相對介電常數高的絕緣體。例如，絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與相對介電常數高的絕緣體組合，可以實現具有熱穩定性且相對介電常數高的疊層結構。例如，當在氧化物406c一側具有氧化鋁、氧化鎵或氧化鉿時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406b。此外，例如當在氧化物406c一側具有氧化矽或氧氮化矽時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。

絕緣體410較佳為包括相對介電常數低的絕緣體。例如，絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，絕緣體410較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺（尼龍、芳族聚醯胺等）、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。

作為障壁膜417a1及障壁膜417a2，也可以使用具有抑制氫等雜質及氧的透過的功能的絕緣體。障壁膜417a1及障壁膜417a2能夠防止氧化物406c及絕緣體412中的過量氧擴散到導電體416a1及導電體416a2中。

例如，作為障壁膜417a1及障壁膜417a2可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽或氮化矽等。

[導電體] 作為導電體404、導電體310、導電體416a1、導電體416a2、導電體108a及導電體108b，可以使用如下材料，該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

此外，也可以使用包含上述金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以使用銦錫氧化物（ITO：Indium Tin Oxide）、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外，也可以使用包含氮的銦鎵鋅氧化物。

另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

此外，在將氧化物用於電晶體的通道形成區的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區一側。藉由將包含氧的導電材料設置在通道形成區一側，從該導電材料脫離的氧容易被供應到通道形成區。

例如，作為導電體310b，可以使用鎢、多晶矽等導電材料。另外，作為與絕緣體401接觸的導電體310a，例如可以使用鈦、氮化鈦或氮化鉭等障壁層（擴散防止層）的疊層或單層。

藉由作為絕緣體401使用不容易透過雜質的絕緣材料並且作為與絕緣體401接觸的導電體310a使用不容易透過雜質的導電材料，可以進一步抑制雜質擴散到電晶體。因此，可以進一步提高電晶體的可靠性。

另外，作為障壁膜417a1、417a2及障壁膜418，也可以使用上述不容易透過雜質的導電材料。在作為障壁膜417a1、417a2及障壁膜418使用導電材料的情況下，較佳為使用不容易釋放氧和/或不容易吸收氧的導電材料。

˂電晶體的製造方法˃ 下面，參照圖21A至圖22F說明本發明的一個實施方式的圖20A至圖20C所示的電晶體的製造方法。圖21A至圖22F示出對應於圖20B所示的點劃線A1-A2的剖面的剖面圖和對應於圖20C所示的點劃線A3-A4的剖面的剖面圖。

注意，下面，用來形成絕緣體的絕緣材料、用來形成導電體的導電材料、被用作氧化物半導體的氧化物等可以適當地利用濺射法、旋塗法、CVD法、ALD法、MBE法或PLD法形成。

首先，在基板（未圖示）上依次形成絕緣體401及絕緣體301。在本實施方式中，作為基板使用單晶矽基板（包括p型半導體基板或n型半導體基板）。此外，在本實施方式中，作為絕緣體401，藉由濺射法形成氧化鋁膜，作為絕緣體301，藉由CVD法形成氧氮化矽膜。

例如，也可以藉由ALD法以層疊在絕緣體401上或下的方式形成氧化鋁膜。

接著，在絕緣體301中形成到達絕緣體401的開口（包括槽、溝槽或孔等）。在形成該開口時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體401，較佳為選擇在對絕緣體301進行蝕刻形成開口時被用作蝕刻障壁膜的絕緣體。例如，當作為被形成開口的絕緣體301使用氧化矽或氧氮化矽時，作為絕緣體401較佳為使用氮化矽、氧化鋁、氧化鉿等。此時，絕緣體401的與絕緣體301的開口重疊的部分有時被蝕刻而形成為凹狀。

接著，形成將成為導電體310a的導電膜及將成為導電體310b的導電膜。在本實施方式中，作為將成為導電體310a的導電膜使用藉由濺射法形成的氮化鉭和藉由ALD法形成的氮化鈦的疊層膜。此外，作為將成為導電體310b的導電膜使用藉由CVD法形成的鎢膜。

接著，藉由進行CMP處理去除絕緣體301上的將成為導電體310a的導電膜及將成為導電體310b的導電膜（參照圖21A和圖21B）。其結果是，只在開口中殘留導電體310a及導電體310b，所以可以形成其頂面平坦的導電體310。

接著，在絕緣體301及導電體310上形成絕緣體302。在本實施方式中，作為絕緣體302，藉由CVD法形成氧氮化矽膜。

接著，在絕緣體302上形成絕緣體303。在本實施方式中，作為絕緣體303，藉由ALD法形成氧化鉿膜。

接著，在絕緣體303上形成絕緣體402。在本實施方式中，作為絕緣體402，藉由CVD法形成氧氮化矽膜。

接著，較佳為進行第一加熱處理。第一加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。此外，當在本實施方式所示的電晶體的下方的層設置以含有銅的方式形成的佈線等時，第一加熱處理的溫度較佳為410℃以下。第一加熱處理在惰性氣體氛圍下進行。第一加熱處理也可以在減壓狀態下進行。藉由第一加熱處理，能夠去除絕緣體402所包含的氫或水等雜質。在本實施方式中，作為第一加熱處理，在氮氣體氛圍下以400℃的溫度進行加熱處理。

接著，在絕緣體402上形成將成為氧化物406a的氧化膜406A，在氧化膜406A上形成將成為氧化物406b的氧化膜406B（參照圖21C和圖21D）。

氧化膜406A及氧化膜406B較佳為利用濺射法形成。藉由利用濺射法形成氧化膜406A及氧化膜406B，可以提高氧化膜406A及氧化膜406B的密度，所以是較佳的。作為濺射氣體，可以適當地使用稀有氣體（典型的是氬）、氧或稀有氣體和氧的混合氣體。另外，濺射氣體也可以包含氮。此外，也可以在對基板進行加熱的同時形成氧化膜406A及氧化膜406B。

較佳為進行濺射氣體的高度純化。例如，作為被用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入氧化膜406A及氧化膜406B。

在濺射裝置的各處理室中，較佳為使用低溫泵等吸附式真空泵進行高真空（抽空到5×10 ^-7Pa至1×10 ^-4Pa左右）抽氣以儘可能地去除對氧化膜406A及氧化膜406B來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。

另外，作為濺射裝置的電源，可以使用DC電源、AC電源或RF電源。

另外，在濺射裝置中，也可以使靶材或磁鐵旋轉或移動。例如，在成膜時，可以在上下或/及左右方向上擺動磁鐵單元的同時形成氧化膜。例如，靶材以0.1Hz以上且1kHz以下的拍子（也可以說節奏、脈衝、頻率、週期或循環等）旋轉或擺動即可。或者，以0.1Hz以上且1kHz以下的拍子擺動磁鐵單元即可。

當形成氧化膜406A時，較佳為將基板溫度設定為室溫以上且400℃以下。例如，適當地選擇水的氣化溫度（例如，100℃）以上且在可能的範圍內能夠確保裝置的可維護性及生產率的溫度。

此外，當形成氧化膜406A時，作為濺射氣體，適當地使用稀有氣體（典型的是氬）、氧、稀有氣體和氧的混合氣體。在使用混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由作為氧化膜406A使用包含過量氧的氧化物，可以在後面的加熱處理中向氧化膜406B供應氧。

另外，作為氧化膜406A的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，較佳為使氧化膜406A的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比小於氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，較佳為使用原子個數比為[In]：[M]：[Zn]=1：3：4或其附近值的金屬氧化物靶材。

在本實施方式中，在氧氣體大約為100%的氛圍下，以200℃的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=1：3：4的In-Ga-Zn氧化物靶材形成氧化膜406A。

當形成氧化膜406B時，較佳為將基板溫度設定為100℃以上且低於140℃。例如，適當地選擇水的氣化溫度（例如，100℃）以上且在可能的範圍內能夠確保裝置的可維護性及生產率的溫度。

此外，當形成氧化膜406B時，作為濺射氣體，適當地使用稀有氣體（典型的是氬）、氧、稀有氣體和氧的混合氣體。在使用混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為0%以上且30%以下，較佳為5%以上且20%以下。

另外，作為氧化膜406B的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，較佳為使氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比大於氧化膜406A的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，較佳為使用原子個數比為[In]：[M]：[Zn]=4：2：4.1、原子個數比為[In]：[M]：[Zn]=5：1：7或其附近值的金屬氧化物靶材。

在本實施方式中，在氧氣體比率大約為10%的稀有氣體和氧的混合氣體氛圍下，以130℃的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=4：2：4.1的In-Ga-Zn氧化物靶材形成氧化膜406B。

接著，也可以進行第二加熱處理。第二加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。第二加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第二加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第二加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。藉由進行第二加熱處理，可以提高氧化膜406B的結晶性，並可以去除氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。

接著，在氧化膜406B上形成將成為導電體416a1、416a2的導電膜。在本實施方式中，作為將成為導電體416a1、416a2的導電膜，藉由濺射法形成氮化鉭膜。因為氮化鉭的耐氧化性高，所以當在後面的製程中進行加熱處理時較佳為使用氮化鉭。

接著，在將成為導電體416a1、416a2的導電膜上形成將成為障壁膜417a1、417a2的膜。在本實施方式中，作為將成為障壁膜417a1、417a2的膜，藉由ALD法形成氧化鋁膜。藉由採用ALD法，可以形成裂縫或針孔等缺陷少的具有薄且均勻厚度的緻密的膜。

接著，利用光微影法在將成為障壁膜417a1、417a2的膜中形成到達將成為導電體416a1、416a2的導電膜的開口。

接著，利用光微影法選擇性地去除將成為導電體416a1、416a2的導電膜及將成為障壁膜417a1、417a2的膜的一部分，來將其加工為島狀。如此，從將成為導電體416a1、416a2的導電膜形成島狀導電膜，從將成為障壁膜417a1、417a2的膜形成障壁膜417a1、417a2。

接著，以島狀導電膜為遮罩選擇性地去除氧化膜406A及氧化膜406B的一部分。此時，有時絕緣體402的一部分也被去除。如此可以形成島狀氧化物406a及島狀氧化物406b。

另外，氧化膜406A及氧化膜406B的一部分可以利用乾蝕刻法或濕蝕刻法等去除。另外，也可以利用乾蝕刻法和濕蝕刻法的兩者。

接著，藉由以障壁膜417a1、417a2為遮罩利用乾蝕刻法選擇性地去除島狀導電膜的一部分。藉由該蝕刻製程，將島狀導電膜分離為導電體416a1和導電體416a2（參照圖21E和圖21F）。

作為在乾蝕刻中使用的氣體，例如可以使用C ₄F ₆氣體、C ₂F ₆氣體、C ₄F ₈氣體、CF ₄氣體、SF ₆氣體或CHF ₃氣體等中的一種或兩種以上的混合氣體。另外，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。尤其較佳為使用利用電漿能夠生成有機物的氣體。例如，較佳為對C ₄F ₆氣體、C ₄F ₈氣體或者CHF ₃氣體中的任一個適當地添加氦氣體、氬氣體或氫氣體等。

另外，在利用乾蝕刻法形成導電體416a1和導電體416a2的情況下，有時蝕刻氣體的殘留成分等的雜質元素會附著於氧化物406b的露出部分。例如，當作為蝕刻氣體使用氯類氣體時，氯等附著於氧化物406b的露出部分。此外，當作為蝕刻氣體使用烴類氣體時，碳或氫等附著於氧化物406b的露出部分。因此，較佳為減少附著於氧化物406b的露出的表面的雜質元素。例如，可以藉由使用用純水稀釋氫氟酸而成的水溶液（稀釋氫氟酸）的洗滌處理、使用臭氧等的洗滌處理或使用紫外線等的洗滌處理來減少該雜質元素即可。此外，也可以組合多個洗滌處理。

此外，也可以進行使用氧化性氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少氧化物406b中的氟濃度。另外，也可以獲得去除樣本表面的有機物的效果。

此外，也可以對露出的氧化物406b進行氧摻雜處理。另外，也可以進行後述的加熱處理。

接著，也可以進行第三加熱處理。第三加熱處理可以在與第二加熱處理相同的條件下進行。藉由進行第三加熱處理，可以提高氧化物406b的結晶性，並可以去除氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行30分鐘的處理，接下來連續地在氧氛圍下以400℃的溫度進行30分鐘的處理。

接著，在絕緣體402、氧化物406a、氧化物406b、導電體416a1、416a2、障壁膜417a1、417a2上形成將成為氧化物406c的氧化膜406C。

氧化膜406C較佳為與氧化膜406A同樣地利用濺射法形成。

當形成氧化膜406C時，較佳為將基板溫度設定為室溫以上且低於200℃。例如，可以將成膜時的基板溫度設定為室溫，較佳為以不使成膜時的基板溫度高於室溫的方式在冷卻基板架的同時形成氧化膜406C。

此外，當形成氧化膜406C時，作為濺射氣體，適當地使用稀有氣體（典型的是氬）、氧、稀有氣體和氧的混合氣體。在使用混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由作為氧化膜406C使用包含過量氧的氧化物，可以在後面的加熱處理中向氧化物406b供應氧。

另外，作為氧化膜406C的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，氧化膜406C的In-M-Zn氧化物靶材可以與氧化膜406B的In-M-Zn氧化物靶材相同。例如，也可以使用原子個數比為[In]：[M]：[Zn]=4：2：4.1、原子個數比為[In]：[M]：[Zn]=5：1：7或其附近值的金屬氧化物靶材。另外，也可以使氧化膜406C的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比小於氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，可以使用原子個數比為[In]：[M]：[Zn]=1：1：1或其附近值的金屬氧化物靶材。

在本實施方式中，在氧氣體大約為100%的氛圍下，以室溫的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=4：2：4.1的In-Ga-Zn氧化物靶材形成氧化膜406C。

接著，在氧化膜406C上形成絕緣膜412A。在本實施方式中，作為絕緣膜412A，藉由CVD法形成氧氮化矽膜。

接著，也可以進行第四加熱處理。第四加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第四加熱處理，可以去除絕緣膜412A所包含的氫或水等雜質。在本實施方式中，在氮氣體氛圍下以400℃的溫度進行第四加熱處理。

接著，依次形成將成為導電體404a的導電膜、將成為導電體404b的導電膜及將成為導電體404c的導電膜。在本實施方式中，作為將成為導電體404a的導電膜使用藉由濺射法形成的金屬氧化物，作為將成為導電體404b的導電膜使用氮化鈦，作為將成為導電體404c的導電膜使用鎢。藉由利用濺射法形成將成為導電體404a的導電膜，可以對絕緣膜412A添加氧而使絕緣膜412A成為氧過剩的狀態。尤其是，由於將成為導電體404a的導電膜設置在氧化物406b的成為通道形成區的第三區域上，因此可以對絕緣膜412A的近於第三區域的部分添加氧。因此，能夠有效地將氧從絕緣體412供應到氧化物406b。

接著，也可以進行第五加熱處理。第五加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第五加熱處理，可以擴散在利用濺射法的將成為導電體404a的導電膜的成膜中添加到絕緣膜412A的氧。由此，能夠減少氧化物406a、氧化物406b及氧化物406c中的氧缺陷。

接著，藉由利用光微影法選擇性地去除將成為導電體404a的導電膜、將成為導電體404b的導電膜及將成為導電體404c的導電膜的一部分，形成包括導電體404a、導電體404b及導電體404c並被用作閘極的導電體404（參照圖21G和圖21H）。

接著，在絕緣膜412A及導電體404上形成在後面的製程中將成為障壁膜418的膜。將成為障壁膜418的膜被用作閘極蓋，在本實施方式中，作為將成為障壁膜418的膜使用藉由ALD法形成的氧化鋁。

接著，藉由利用光微影法選擇性地去除將成為障壁膜418的膜、絕緣膜412A及氧化膜406C的一部分，由此形成障壁膜418、絕緣體412及氧化物406c（參照圖22A和圖22B）。在此，藉由以覆蓋導電體404的方式形成障壁膜418，可以防止周圍的過量氧被用於導電體404。另外，在圖22A和圖22B所示的電晶體中，障壁膜418、絕緣體412及氧化物406c在俯視圖中重疊，但是不侷限於此。例如，氧化物406c也可以與氧化物406a及氧化物406b的側面及絕緣體402的頂面接觸。

接著，在障壁膜418等上形成絕緣體410。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體410。或者，可以使用旋塗法、浸漬法、液滴噴射法（噴墨法等）、印刷法（網版印刷、平板印刷等）、刮刀（doctor knife）法、輥塗（roll coater）法或簾式塗佈（curtain coater）法等形成。

絕緣體410較佳為利用CVD法形成。更佳的是，利用電漿CVD法形成。

可以以其頂面具有平坦性的方式形成絕緣體410。例如，在沉積剛結束後，絕緣體410的頂面可以具有平坦性。或者，例如，在沉積後，可以從頂面去除絕緣體等以使絕緣體410的頂面平行於基板背面等基準面，而絕緣體410具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。注意，絕緣體410的頂面也可以不具有平坦性。

接著，在絕緣體410上利用濺射法形成絕緣體420。

絕緣體420較佳為在包含氧的氛圍下利用濺射法形成。在本實施方式中，作為絕緣體420，在包含氧的氛圍下利用濺射法形成氧化鋁膜。因此，可以對與絕緣體420接觸的絕緣體410添加氧。在此，氧例如作為氧自由基添加，但是被添加時的氧的狀態不侷限於此。氧可以作為氧原子或氧離子等添加。藉由後面的製程中的加熱處理等可以使氧擴散，因此能夠有效地對氧化物406b供應氧。

此外，較佳為在形成絕緣體420時對基板進行加熱。基板較佳為以高於100℃且300℃以下的溫度加熱。藉由使基板溫度高於100℃，可以去除氧化物406b中的水。此外，可以防止水附著在所形成的膜的表面上。如此，藉由在進行基板加熱的同時形成絕緣體420，可以在進行成膜的同時將氧擴散到氧化物406b。

另外，絕緣體420也可以為疊層膜，例如，可以利用ALD法還形成氧化鋁。

接著，也可以進行第六加熱處理。第六加熱處理可以在與第二加熱處理相同的條件下進行。藉由進行第六加熱處理，可以擴散由於絕緣體420的濺射成膜而添加的氧。由此，能夠減少氧化物406a、氧化物406b及氧化物406c中的氧缺陷。在此，絕緣體420及絕緣體401可以防止氧擴散到電晶體的上方及下方，因此可以有效地向氧化物406b供應氧。藉由進行第六加熱處理，可以去除絕緣體410所包含的氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。

接著，在絕緣體420上形成絕緣體422（參照圖22C和圖22D）。作為絕緣體422，可以設置與絕緣體410同樣的絕緣體。

接著，在絕緣體422、絕緣體420、絕緣體410、障壁膜417a1及障壁膜417a2中形成到達導電體416a1及導電體416a2的開口。該開口較佳為利用乾蝕刻形成。

接著，以填充上述開口的方式形成將成為導電體108a及導電體108b的導電膜。在本實施方式中，作為將成為導電體108a及導電體108b的導電膜，使用利用ALD法形成的氮化鈦及利用CVD法形成的鎢的疊層膜。

接著，進行CMP處理，來去除絕緣體422上的將成為導電體108a及導電體108b的導電膜（參照圖22E和圖22F）。其結果是，導電體108a及導電體108b僅殘留在開口中，因此可以形成其頂面平坦的導電體108a及導電體108b。

藉由上述步驟，可以形成圖20A至圖20C所示的電晶體400a（參照圖22E和圖22F）。

然後，藉由按照上述圖2以後的製程形成電容器100，可以形成圖1所示的半導體裝置。

˂電晶體的變形例子˃ 本實施方式所示的電晶體不侷限於圖20A至圖20C所示的結構。下面，參照圖23A至圖25B對本實施方式所示的電晶體的變形例子進行說明。與圖20A至圖20C同樣，圖23A、圖24A和圖25A是本發明的一個實施方式的電晶體的俯視圖。另外，圖23B、圖24B和圖25B分別是示出沿著圖23A、圖24A和圖25A中的點劃線A1-A2所示的部分的剖面圖。圖23C、圖24C和圖25C分別是示出沿著圖23A、圖24A和圖25A中的點劃線A3-A4所示的部分的剖面圖。在圖23A、圖24A和圖25A的俯視圖中，為了明確起見，省略圖式中的一部分的組件。另外，下面，關於其符號與電晶體400a相同的組件，可以參照電晶體400a的對應的記載。

圖23A至圖23C所示的電晶體400b與電晶體400a的不同之處在於在絕緣體402、障壁膜417a1、障壁膜417a2及導電體404等上配置有絕緣體408a及絕緣體408b。

絕緣體408a以覆蓋氧化物406a、氧化物406b、氧化物406c、導電體416a1、416a2、障壁膜417a1、417a2、絕緣體412、導電體404及障壁膜418的方式設置。另外，絕緣體408a的一部分較佳為接觸於絕緣體402的頂面。例如，絕緣體408a的一部分較佳為在絕緣體402的與氧化物406a重疊的區域的外側接觸於絕緣體402的頂面。再者，在絕緣體408a上設置有絕緣體408b。與絕緣體420等同樣，絕緣體408a及絕緣體408b能夠被用作防止水或氫等雜質從上方的層混入電晶體等的阻擋絕緣膜。

在此，作為絕緣體408a，較佳為使用藉由濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體408a，可以藉由絕緣體402的與絕緣體408a接觸的面對絕緣體402添加氧而使絕緣體402成為氧過剩的狀態。因此，能夠有效地對氧化物406a、氧化物406b及氧化物406c供應氧。

再者，藉由作為絕緣體408a使用氧化鋁等不容易透過氧的絕緣材料，可以抑制對絕緣體402添加的氧在成膜時擴散到上方。由此，能夠更有效地對絕緣體402添加氧。

再者，作為絕緣體408b，較佳為使用藉由ALD法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由ALD法形成的絕緣體408b具有良好的覆蓋性且是裂縫或針孔等的形成得到抑制的膜。雖然絕緣體408a及絕緣體408b設置在具有凹凸形狀的表面上，但是藉由使用利用ALD法形成的絕緣體408b，可以以防止斷開、裂縫、針孔等的形成的方式由絕緣體408b覆蓋電晶體。由此，即便在絕緣體408a產生斷開等時也可以由絕緣體408b覆蓋，因此可以顯著地提高絕緣體408a與絕緣體408b的疊層膜的對氫、水等雜質的阻擋性。

如此，藉由具有電晶體夾在絕緣體408a及絕緣體408b與絕緣體401之間的結構，可以在絕緣體402、氧化物406a、氧化物406b及氧化物406c中含有大量的氧，而不使氧擴散到外方。再者，可以防止氫或水等雜質從絕緣體408b的上方及絕緣體401的下方混入，從而可以減少絕緣體402、氧化物406a、氧化物406b及氧化物406c中的雜質濃度。

接著，對圖24A至圖24C所示的電晶體400c進行說明。電晶體400c包括：配置在基板（未圖示）上的絕緣體401及絕緣體301；以嵌入在形成在絕緣體401及絕緣體301中的開口中方式配置的導電體310；配置在絕緣體301及導電體310上的絕緣體302；配置在絕緣體302上的絕緣體303；配置在絕緣體303上的絕緣體402；配置在絕緣體402上的氧化物406a；以與氧化物406a的頂面的至少一部分接觸的方式配置的氧化物406b；配置在氧化物406b上的氧化物406c；配置在氧化物406c上的絕緣體412；配置在絕緣體412上的導電體404；配置在導電體404上的絕緣體419a；以與絕緣體412、導電體404及絕緣體419a的側面接觸的方式配置的絕緣體419b；以與氧化物406c的頂面接觸且與絕緣體419b的側面接觸的方式配置的絕緣體409。在此，如圖24B所示，絕緣體419b的頂面較佳為與絕緣體419a的頂面大致對齊。此外，絕緣體409較佳為覆蓋絕緣體419a、導電體404、絕緣體419b、氧化物406a、氧化物406b及氧化物406c。

電晶體400c與電晶體400a的不同之處在於：不包括導電體416a1及導電體416a2；不包括障壁膜418而包括絕緣體419a及絕緣體419b；包括絕緣體409；在氧化物406a、406b、406c中形成有區域426a、426b、426c。

如圖24B所示，區域426a夾在區域426b和區域426c之間。區域426b及區域426c是其電阻因絕緣體409的成膜而降低的區域，其導電性比區域426a高。對區域426b及區域426c添加形成絕緣體409時的氛圍所包含的氫或氮等雜質元素。由此，藉由以氧化物406中的與絕緣體409接觸的區域為中心由被添加的雜質元素形成氧缺陷，並且使該雜質元素進入氧缺陷，可以使載子密度增高並且降低電阻。

因此，區域426b及區域426c中的氫和氮中至少一種的濃度較佳為比區域426a高。可以利用SIMS測量氫或氮的濃度。

另外，藉由對區域426b及區域426c添加形成氧缺陷的元素或者被氧缺陷俘獲的元素，可以降低電阻。作為上述元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等。另外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，區域426b及區域426c可以採用包含上述元素中的一種或多種的結構。

如圖24A和圖24B所示，區域426b及區域426c形成在氧化物406a、氧化物406b和氧化物406c中的至少與絕緣體409接觸的區域。在此，氧化物406b的區域426b可被用作源極區和汲極區中的一個，氧化物406b的區域426c可被用作源極區和汲極區中的另一個。另外，氧化物406b的區域426a可被用作通道形成區。

在電晶體400c中，如圖24B所示，區域426b及區域426c較佳為形成在氧化物406中的與絕緣體409接觸的區域以及與絕緣體419b和絕緣體412的兩端部附近重疊的區域。此時，區域426b及區域426c中的與導電體404重疊的部分被用作所謂的重疊區域（也稱為Lov區域）。藉由採用具有Lov區域的結構，氧化物406的通道形成區與源極區及汲極區之間不會形成高電阻區域，因此可以提高電晶體的通態電流及移動率。

較佳的是，在從頂面向垂直於基板的方向觀看時，絕緣體412的側面的位置與絕緣體419a及導電體404的側面的位置大致對齊。較佳的是，利用ALD法形成絕緣體419a。由此，可以以1nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右的厚度形成絕緣體419a。在此，作為絕緣體419a較佳為使用具有可以抑制水或氫等雜質以及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。

絕緣體419b接觸於絕緣體412、導電體404及絕緣體419a的側面。此外，絕緣體419b的頂面較佳為與絕緣體419a的頂面大致對齊。絕緣體419b較佳為利用ALD法形成。由此，可以形成其厚度為1nm以上且20nm以下左右，較佳為1nm以上且3nm以下左右，例如為1nm的絕緣體419b。

在此，與絕緣體419a同樣，作為絕緣體419b較佳為使用具有抑制水或氫等雜質及氧的透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止絕緣體412中的氧擴散到外部。另外，可以抑制氫或水等雜質從絕緣體412的端部侵入氧化物406。

如此，藉由設置絕緣體419b及絕緣體419a，可以由具有抑制水或氫等雜質及氧的透過的功能的絕緣體覆蓋導電體404的頂面和側面及絕緣體412的側面。由此，可以防止水或氫等雜質經過導電體404及絕緣體412混入氧化物406。如此，絕緣體419b被用作保護閘極電極及閘極絕緣膜的側面的側面阻擋物，絕緣體419a被用作保護閘極電極的頂面的頂面阻擋物。

較佳為在利用ALD法形成絕緣膜後進行各向異性蝕刻，以留下該絕緣膜中的與絕緣體412、導電體404及絕緣體419a的側面接觸的部分的方式形成絕緣體419b。由此，可以容易形成上述厚度薄的絕緣體419b。此時，藉由在導電體404上設置絕緣體419a，即使在該各向異性蝕刻中該絕緣體419a的一部分被去除，也可以充分留下絕緣體419b的與絕緣體412及導電體404接觸的部分。

以覆蓋絕緣體419a、絕緣體419b、氧化物406a、氧化物406b、氧化物406c及絕緣體402的方式設置絕緣體409。在此，以與絕緣體419a及絕緣體419b的頂面以及絕緣體419b的側面接觸的方式設置絕緣體409。另外，作為絕緣體409，較佳為使用具有抑制水或氫等雜質或者氧透過的功能的絕緣材料。例如，作為絕緣體409，較佳為使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等。藉由形成上述絕緣體409，可以防止氧透過絕緣體409進入而被供應到區域426b及區域426c的氧缺陷而降低載子密度。另外可以防止水或氫等雜質透過絕緣體409進入而使區域426b及區域426c過度擴大到區域426a一側。

另外，圖24A至圖24C所示，當從上方在垂直於基板的方向上看電晶體400c時，氧化物406a、氧化物406b及氧化物406c的側面大致對齊，但是本實施方式不侷限於此。例如，氧化物406c也可以覆蓋氧化物406a及氧化物406b的側面。此時，氧化物406a及氧化物406b的通道寬度方向上的側面較佳為與氧化物406c接觸。另外，氧化物406a及氧化物406b的通道長度方向上的側面也可以與氧化物406c接觸。

接著，對圖25A至圖25C所示的電晶體400d進行說明。電晶體400d可以與上述電晶體400a等同時形成。在與電晶體400a同時形成電晶體400d的情況下，可以形成電晶體400d而無需增加製程。

電晶體400d與電晶體400a的不同之處在於：包括位於絕緣體402上彼此隔開的氧化物406a1及氧化物406a2、與氧化物406a1的頂面接觸的氧化物406b1以及與氧化物406a2的頂面接觸的氧化物406b2；氧化物406c接觸於絕緣體402的頂面、氧化物406a1及氧化物406a2的側面及氧化物406b1及氧化物406b2的側面及頂面。

可以使用與電晶體400a中的氧化物406a及氧化物406b相同的材料分別形成氧化物406a1及氧化物406a2以及氧化物406b1及氧化物406b2。氧化物406a1及氧化物406b1以及氧化物406a2及氧化物406b2以隔著導電體310、氧化物406c、絕緣體412以及導電體404彼此相對的方式形成。

另外，導電體416a1可以與氧化物406a1及氧化物406b1重疊，導電體416a2可以與氧化物406a2及氧化物406b2重疊。氧化物406a1及氧化物406b1或者氧化物406a2及氧化物406b2可以被用作電晶體400d的源極區或汲極區。

電晶體400d中的氧化物406c可以使用與電晶體400a中的氧化物406c相同的材料形成。氧化物406c中的氧化物406a1和氧化物406a2之間以及氧化物406b1和氧化物406b2之間的區域被用作通道形成區。

與電晶體400a中的氧化物406c同樣，在被用作電晶體400d的活性層的氧化物406c中的氧缺陷減少且氫或水等雜質減少。由此，可以使電晶體400d的臨界電壓大於0V，降低關態電流，並且使Icut極小。在此，Icut是指控制電晶體的切換工作的閘極的電壓為0V時的汲極電流。另外，藉由使電晶體400d的導電體416a1與導電體416a2的距離大於電晶體400a的導電體416a1與導電體416a2的距離，可以使電晶體400d的臨界電壓比電晶體400a大，而可以降低關態電流且降低Icut。

電晶體400d可以控制電晶體400a等的背閘極電壓。例如，採用使電晶體400d的頂閘極及背閘極與源極進行二極體連接並使電晶體400d的源極與電晶體400a的背閘極連接的結構。當在該結構中保持電晶體400a的背閘極的負電位時，電晶體400d的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。因為電晶體400d的Icut極小，所以藉由採用該結構，即使不向電晶體400a及電晶體400d供電也可以長時間保持電晶體400a的背閘極的負電位。

因此，藉由本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的電容器或半導體裝置。藉由本發明的一個實施方式，可以提供一種生產率高的電容器或半導體裝置。藉由本發明的一個實施方式，可以提供一種靜電電容大的電容器。藉由本發明的一個實施方式，可以提供一種電特性良好的半導體裝置。藉由本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。

本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。

實施方式2 在本實施方式中，作為半導體裝置的一個實施方式，參照圖27至圖29對起到記憶體裝置的作用的半導體裝置進行說明。

[記憶體裝置] 圖27所示的半導體裝置包括電晶體300、電晶體200、電晶體345及電容器360。在此，作為電晶體200及電容器360，可以使用上述實施方式所示的電晶體400（包括電晶體400a、電晶體400b及電晶體400c等）及電容器100。另外，作為電晶體345可以使用電晶體400d等。

電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。作為電晶體200，可以使用上述實施方式所示的電晶體。上述實施方式所示的電晶體即使進行微型化，也可以以高產品率形成，所以可以使電晶體200微型化。藉由將上述電晶體用於記憶體裝置，可以使記憶體裝置微型化或高積體化。因為上述實施方式所示的電晶體的關態電流低，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。

電容器360具有不僅在開口的底面而且在側面上上電極與下電極隔著介電質對置的結構，因此可以增加每單位面積的靜電電容。另外，電容器360的高度越高，越可以增加電容器360的靜電電容。如此，當增加電容器360的每單位面積的靜電電容時，在將該電容器用於記憶體裝置的情況下，可以在抑制電容器的佔有面積的同時長期保持存儲內容。因此，可以增加不需要更新工作或者更新工作的頻率極低的記憶體裝置的每單位面積的記憶容量。由此，可以實現記憶體裝置的微型化或高積體化。

在圖27中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的閘極電連接，佈線3006與電晶體200的背閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器360的一個電極電連接，佈線3005與電容器360的另一個電極電連接。佈線3007與電晶體345的源極電連接，佈線3008與電晶體345的閘極電連接，佈線3009與電晶體345的背閘極電連接，佈線3010與電晶體345的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。

如此，當使電晶體200與電晶體345連接時，如上述實施方式所示，可以利用電晶體345控制電晶體200的背閘極電壓。再者，即使不對電晶體200及電晶體345供電，也可以長時間維持電晶體200的背閘極的負電位。

藉由使圖27所示的半導體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。

藉由將圖27所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。一個電晶體345可以控制多個電晶體200中的背閘極電壓。因此，可以使電晶體345的個數少於電晶體200。

對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線3003的電位施加到與電晶體300的閘極及電容器360的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷（寫入）。這裡，施加賦予兩種不同電位位準的電荷（以下，稱為低位準電荷、高位準電荷）中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG（保持）。

在電晶體200的關態電流較低時，節點FG的電荷被長期間保持。

接著，對資料的讀出進行說明。當在對佈線3001施加規定的電位（恆電位）的狀態下對佈線3005施加適當的電位（讀出電位）時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓V _{th_H}低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓V _{th_L}。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為V _{th_H}與V _{th_L}之間的電位V ₀，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若佈線3005的電位為V ₀（˃V _{th_H}），電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便佈線3005的電位為V ₀（˂V _{th_L}），電晶體300也保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。

˂記憶體裝置的結構˃ 如圖27所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200、電晶體345及電容器360。電晶體200及電晶體345設置在電晶體300的上方，電容器360設置在電晶體300、電晶體200及電晶體345的上方。

電晶體300設置在基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區或汲極區的低電阻區域314a及低電阻區域314b。

電晶體300可以為p通道電晶體或n通道電晶體。

半導體區域313的形成通道的區域或其附近的區域、被用作源極區或汲極區的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge（鍺）、SiGe（矽鍺）、GaAs（砷化鎵）、GaAlAs（鎵鋁砷）等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT（High Electron Mobility Transistor：高電子移動率電晶體）。

在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。

作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。

另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。

注意，圖27所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。

以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。

作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。

絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光（CMP）法等的平坦化處理被平坦化。

作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。

作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。

氫的脫離量例如可以利用熱脫附譜分析法（TDS）等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每單位面積的量時，絕緣體324中的氫的脫離量為10×10 ¹⁵atoms/cm ²以下，較佳為5×10 ¹⁵atoms/cm ²以下，即可。

注意，絕緣體326的相對介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將相對介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。

另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電晶體200等電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。

作為各插頭及佈線（導電體328及導電體330等）的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。

另外，也可以在絕緣體326及導電體330上形成佈線層。例如，在圖27中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。

另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200及電晶體345分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體345中。

注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，不但可以保持作為佈線的導電性而且可以抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。

可以在絕緣體354及導電體356上形成佈線層。例如，在圖27中，在絕緣體354上依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214和絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。

例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200或電晶體345的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。

作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。

例如，作為對氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。

尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫或水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫或水分等雜質混入電晶體200及電晶體345中。另外，氧化鋁可以抑制氧從構成電晶體200及電晶體345的氧化物釋放。因此，氧化鋁適合用作電晶體200及電晶體345的保護膜。

例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由由相對介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。

另外，在形成在絕緣體210、絕緣體212、絕緣體214及絕緣體216中的開口中嵌入有導電體218、構成電晶體200的導電體及構成電晶體345的導電體等。此外，導電體218被用作使電晶體300與電容器360或電晶體200電連接的插頭或佈線。另外，導電體218被用作連接到電晶體200及電晶體345的背閘極的佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。

尤其是，導電體218的與絕緣體214接觸的層較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200及電晶體345完全分離，從而可以抑制氫從電晶體300擴散到電晶體200及電晶體345中。

在絕緣體216的上方設置有電晶體200及電晶體345。另外，作為電晶體200及電晶體345，可以使用包括上述實施方式中說明的半導體裝置所包括的電晶體。例如，作為電晶體200可以使用電晶體400a、電晶體400b或電晶體400c等，作為電晶體345可以使用電晶體400d等。圖27中示出作為電晶體200使用電晶體400a並作為電晶體345使用電晶體400d的例子。注意，圖27所示的電晶體200及電晶體345的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。

另外，在絕緣體216及導電體218上依次層疊有絕緣體230及絕緣體232。作為絕緣體230和絕緣體232中的至少一個，較佳為使用對氧或氫具有阻擋性的物質。

例如，作為絕緣體230及絕緣體232，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200或電晶體345的區域中的具有阻擋性的膜。因此，絕緣體230及絕緣體232可以使用與絕緣體324同樣的材料。

作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200及電晶體345之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。

另外，在形成在絕緣體230及絕緣體232中的開口中嵌入有導電體219。此外，導電體219被用作電晶體200的背閘極電極及電晶體345的背閘極電極。另外，導電體219被用作使電晶體300與電容器360或電晶體200電連接的插頭或佈線。導電體219可以使用與導電體328及導電體330同樣的材料形成。

藉由在電晶體200的背閘極電極及電晶體345的背閘極電極與電晶體200的頂閘極電極及電晶體345的頂閘極電極之間設置絕緣體230及絕緣體232，可以減少電晶體200的背閘極電極與電晶體200的頂閘極電極之間的寄生電容、以及電晶體345的背閘極電極與電晶體345的頂閘極電極之間的寄生電容。

在電晶體200及電晶體345的上方設置絕緣體280。在絕緣體280中，較佳為形成有氧過量區域。尤其是，在將氧化物半導體用於電晶體200及電晶體345時，作為電晶體200及電晶體345附近的層間膜等形成具有氧過量區域的絕緣體，可以減少電晶體200及電晶體345所包括的氧化物中的氧缺陷，而可以提高電晶體200及電晶體345的可靠性。另外，覆蓋電晶體200及電晶體345的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。

明確而言，作為具有氧過量區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧原子的氧的脫離量為1.0×10 ¹⁸atoms/cm ³以上，較佳為3.0×10 ²⁰atoms/cm ³以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。

例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指氧含量多於氮含量的材料，而“氮氧化矽”是指氮含量多於氧含量的材料。

在絕緣體280上設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，作為絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。

尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫或水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫或水分等雜質混入電晶體200及電晶體345中。另外，氧化鋁可以抑制氧從構成電晶體200及電晶體345的氧化物釋放。因此，氧化鋁適合用作電晶體200及電晶體345的保護膜。

另外，在作為電晶體200使用電晶體400a且作為電晶體345使用電晶體400d時，絕緣體230對應於絕緣體401，絕緣體232對應於絕緣體301，絕緣體220對應於絕緣體302，絕緣體222對應於絕緣體303，絕緣體224對應於絕緣體402，絕緣體280對應於絕緣體410，絕緣體282對應於絕緣體420。因此，可以參照關於上述實施方式所示的對應的組件的記載。

此外，在絕緣體282上設置有絕緣體286。絕緣體286對應於上述實施方式所示的絕緣體422。因此，可以參照上述實施方式所示的對應的組件的記載。

此外，在形成在絕緣體220、絕緣體222、絕緣體224、絕緣體280、絕緣體282及絕緣體286中的開口中嵌入導電體246及導電體248等。導電體246及導電體248對應於上述實施方式所示的導電體108a或導電體108b等。因此，可以參照上述實施方式所示的對應的組件的記載。

導電體246及導電體248被用作與電容器360、電晶體200、電晶體345或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。

另外，在電晶體200上設置有電容器360。電容器360填充形成在絕緣體286、絕緣體288、絕緣體290及絕緣體292中的開口。在此，絕緣體286對應於絕緣體422，絕緣體288對應於絕緣體112，絕緣體290對應於絕緣體114，絕緣體292對應於絕緣體116。因此，可以參照上述實施方式所示的對應的組件的記載。另外，關於電容器360的其他的組件，也可以參照上述實施方式所示的電容器100的組件的記載。

在電容器360上設置有絕緣體294。絕緣體294也可以被用作覆蓋其下的凹凸形狀的平坦化膜。絕緣體294對應於上述實施方式所示的絕緣體150。因此，可以參照上述實施方式所示的對應的組件的記載。

導電體296及導電體298填充形成在絕緣體288、絕緣體290、絕緣體292及絕緣體294中的開口。導電體296及導電體298被用作電連接到電晶體200或電晶體345的插頭或佈線。導電體296及導電體298對應於上述實施方式所示的導電體162a及導電體162b等。因此，可以參照上述實施方式所示的對應的組件的記載。

對當將大面積基板按每個半導體元件分割而得到晶片形狀的多個半導體裝置時設置的切割線（也稱為分割線、分離線或截斷線）進行說明。作為分割方法，例如，有時，首先在基板中形成用來分離半導體元件的槽（切割線）之後，沿著切割線截斷，得到被分離（被分割）的多個半導體裝置。例如，圖27所示的結構500示出切割線附近的剖面圖。

例如，如結構500所示，在與設置在包括電晶體200或電晶體345的記憶單元的邊緣的切割線重疊的區域附近，在絕緣體280、絕緣體224、絕緣體222、絕緣體220、絕緣體232、絕緣體230以及絕緣體216中設置開口。此外，以覆蓋絕緣體280、絕緣體224、絕緣體222、絕緣體220、絕緣體232、絕緣體230以及絕緣體216的側面的方式設置絕緣體282。

也就是說，在該開口中，絕緣體214與絕緣體282接觸。此時，藉由使用相同的材料及相同的方法形成絕緣體214和絕緣體282，可以提高它們之間的密接性。例如，可以使用氧化鋁。

藉由採用該結構，可以使用絕緣體214及絕緣體282包圍絕緣體280、電晶體200及電晶體345。絕緣體210、絕緣體222及絕緣體282由於具有抑制氧、氫及水的擴散的功能，所以即使將基板按每個形成有本實施方式所示的半導體元件的電路區域分割而加工為多個晶片，也可以防止從截斷的基板的側面方向混入氫或水等雜質且該雜質擴散到電晶體200或電晶體345。

藉由採用該結構，可以防止絕緣體280中的過量氧擴散到絕緣體282及絕緣體222的外部。因此，絕緣體280中的過量氧高效地被供應到電晶體200或電晶體345中形成通道的氧化物中。藉由利用該氧，可以減少在電晶體200或電晶體345中形成通道的氧化物的氧缺陷。由此，可以使在電晶體200或電晶體345中形成通道的氧化物成為缺陷態密度低且具有穩定的特性的氧化物半導體。也就是說，可以在抑制電晶體200或電晶體345的電特性變動的同時提高可靠性。

另外，在圖27所示的半導體裝置中，電晶體300的閘極具有藉由導電體246及導電體248與電晶體200的源極和汲極中的另一個電連接的結構，但是本實施方式所示的半導體裝置不侷限於此。例如，如圖28所示，電晶體300的閘極也可以具有不與電晶體200的源極和汲極中的另一個電連接且藉由導電體246、導電體248、導電體296及導電體298與佈線3011電連接的結構。

以上是對結構實例的說明。藉由採用本結構，在使用包含氧化物半導體的電晶體的半導體裝置中，可以抑制電特性變動且可以提高可靠性。另外，在使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，在使用包含氧化物半導體的電晶體的半導體裝置中，可以實現微型化或高積體化。此外，可以以高生產率提供微型化或高積體化半導體裝置。

˂記憶單元陣列的結構˃ 圖29示出本實施方式的記憶單元陣列的一個例子。藉由將圖27所示的記憶體裝置用作記憶單元並該記憶單元配置為矩陣狀，可以構成記憶單元陣列。注意，在圖29中省略圖27所示的電晶體345。圖29是示出將圖27所示的記憶體裝置配置為矩陣狀的情況下的行的一部分的剖面圖。

另外，圖29與圖27的不同之處在於電晶體300的結構。在圖29所示的電晶體300中，形成通道的半導體區域313（基板311的一部分）具有凸形狀。另外，隔著絕緣體315以覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的頂面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體膜。

在圖29所示的記憶體裝置中，記憶單元600a與記憶單元600b鄰接地設置。記憶單元600a及記憶單元600b包括電晶體300、電晶體200以及電容器360，並且與佈線3001、佈線3002、佈線3003、佈線3004、佈線3005以及佈線3006電連接。另外，在記憶單元600a及記憶單元600b中，也同樣地將電晶體300的閘極和電容器360的一個電極電連接的節點稱為節點FG。注意，佈線3002是相鄰的記憶單元600a和記憶單元600b共用的佈線。

當將記憶單元設置為矩陣狀時，在進行讀出工作時必須讀出所希望的記憶單元的資料。例如，在記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於V _{th_H}的電位。或者，例如，在記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於V _{th_L}的電位。

藉由採用本結構，可以在使用包含氧化物半導體的電晶體的半導體裝置中在抑制電特性變動的同時提高可靠性。另外，使用包含氧化物半導體的電晶體的半導體裝置中可以降低功耗。此外，使用包含氧化物半導體的電晶體的半導體裝置中可以實現微型化或高積體化。此外，可以以高生產率提供微型化或高積體化半導體裝置。

本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。

實施方式3 在本實施方式中說明包括本發明的一個實施方式的半導體裝置的圖框記憶體，該圖框記憶體能夠用於顯示控制器IC以及源級驅動器IC等。

圖框記憶體可以採用例如包括1T（電晶體）1C（電容器）型記憶單元的DRAM（動態隨機存取記憶體）。另外，記憶單元可以採用使用OS電晶體的記憶體裝置（以下稱為“OS記憶體”）。在此，作為OS記憶體的一個例子，說明包括1T1C型記憶單元的RAM。在此，將這樣的RAM稱為“DOSRAM（Dynamic Oxide Semiconductor RAM：動態氧化物半導體隨機存取記憶體）”。圖30示出DOSRAM的結構實例。

˂˂DOSRAM1400˃˃ DOSRAM1400包括控制器1405、行電路1410、列電路1415、記憶單元以及感測放大器陣列1420（以下稱為“MC-SA陣列1420”）。

行電路1410包括解碼器1411、字線驅動器電路1412、列選擇器1413、感測放大器驅動電路1414。列電路1415包括全局感測放大器陣列1416、輸入輸出電路1417。全局感測放大器陣列1416包括多個全局感測放大器1447。MC-SA陣列1420包括記憶單元陣列1422、感測放大器陣列1423、全局位元線GBLL、GBLR。

（MC-SA陣列1420） MC-SA陣列1420具有記憶單元陣列1422層疊於感測放大器陣列1423上的疊層結構。全局位元線GBLL、GBLR層疊於記憶單元陣列1422上。DOSRAM1400的位元線採用局部位元線和全局位元線被分層化的分層位元線結構。例如，在將圖28所示的半導體裝置用於DOSRAM1400的情況下，可以由包含電晶體200及電容器360的層構成記憶單元陣列1422並將包含電晶體300的層構成感測放大器陣列1423。

記憶單元陣列1422包括N個（N為2以上的整數）局部記憶單元陣列1425˂0˃至1425˂N-1˃。圖31A示出局部記憶單元陣列1425的結構實例。局部記憶單元陣列1425包括多個記憶單元1445、多個字線WL、多個位元線BLL、BLR。在圖31A的例子中，局部記憶單元陣列1425的結構為開位元線型，但是也可以為折疊位元線型。

圖31B示出記憶單元1445的電路結構實例。記憶單元1445包括電晶體MW1、電容器CS1、端子B1、B2。電晶體MW1具有控制電容器CS1的充放電的功能。電晶體MW1的閘極電連接於字線，第一端子電連接於位元線，第二端子電連接於電容器CS1的第一端子。電容器CS1的第二端子電連接於端子B2。端子B2被輸入恆電壓（例如，低電源電壓）。例如，在將圖28所示的半導體裝置用於DOSRAM1400的情況下，作為電晶體MW1可以使用電晶體200，作為電容器CS1可以使用電容器360。

電晶體MW1包括背閘極，背閘極電連接於端子B1。因此，可以根據端子B1的電壓改變電晶體MW1的臨界電壓。例如，端子B1的電壓可以是固定電壓（例如，負的恆電壓），也可以根據DOSRAM1400的工作，改變端子B1的電壓。

可以將電晶體MW1的背閘極電連接於電晶體MW1的閘極、源極或者汲極。或者，也可以在電晶體MW1中不設置背閘極。

感測放大器陣列1423包括N個局部感測放大器陣列1426˂0˃至1426˂N-1˃。局部感測放大器陣列1426包括1個開關陣列1444和多個感測放大器1446。感測放大器1446電連接有位元線對。感測放大器1446具有對位元線對進行預充電的功能、放大位元線對的電壓差的功能、保持該電壓差的功能。開關陣列1444具有選擇位元線對，並使選擇的位元線對和全局位元線對之間成為導通狀態的功能。

在此，位元線對是指被感測放大器同時比較的2個位元線。全局位元線對是指被全局感測放大器同時比較的2個全局位元線。可以將位元線對稱為一對位元線，將全局位元線對稱為一對全局位元線。在此，位元線BLL和位元線BLR構成1組位元線對。全局位元線GBLL和全局位元線GBLR構成1組全局位元線對。以下也表示為位元線對（BLL、BLR）、全局位元線對（GBLL、GBLR）。

（控制器1405） 控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：對從外部輸入的指令信號進行邏輯運算並決定工作模式的功能；生成行電路1410和列電路1415的控制信號以使決定的工作模式被執行的功能；保持從外部輸入的位址信號的功能；以及生成內部位址信號的功能。

（行電路1410） 行電路1410具有驅動MC-SA陣列1420的功能。解碼器1411具有對位址信號進行解碼的功能。字線驅動器電路1412生成選擇存取對象行的字線WL的選擇信號。

列選擇器1413、感測放大器驅動電路1414是用於驅動感測放大器陣列1423的電路。列選擇器1413具有生成選擇存取對象列的位元線的選擇信號的功能。藉由列選擇器1413的選擇信號控制各局部感測放大器陣列1426的開關陣列1444。藉由感測放大器驅動電路1414的控制信號，多個局部感測放大器陣列1426被獨立驅動。

（列電路1415） 列電路1415具有控制資料信號WDA[31：0]的輸入的功能以及控制資料信號RDA[31：0]的輸出的功能。資料信號WDA[31：0]是寫入資料信號，資料信號RDA[31：0]是讀出資料信號。

全局感測放大器1447電連接於全局位元線對（GBLL、GBLR）。全局感測放大器1447具有放大全局位元線對（GBLL、GBLR）之間的電壓差的功能以及保持該電壓差的功能。對全局位元線對（GBLL、GBLR）的資料的寫入以及讀出由輸入輸出電路1417執行。

對DOSRAM1400的寫入工作的概要進行說明。藉由輸入輸出電路1417，資料被寫入到全局位元線對。全局位元線對的資料由全局感測放大器陣列1416保持。藉由位址信號所指定的局部感測放大器陣列1426的開關陣列1444，全局位元線對的資料被寫入到對象列的位元線對。局部感測放大器陣列1426放大並保持被寫入的資料。在被指定的局部記憶單元陣列1425中，由行電路1410選擇對象行的字線WL，對選擇行的記憶單元1445寫入局部感測放大器陣列1426的保持資料。

對DOSRAM1400的讀出工作的概要進行說明。由位址信號指定局部記憶單元陣列1425的1行。在被指定的局部記憶單元陣列1425中，對象行的字線WL成為選擇狀態，記憶單元1445的資料寫入到位元線。由局部感測放大器陣列1426將各列的位元線對的電壓差作為資料檢測出並保持。由開關陣列1444將局部感測放大器陣列1426的保持資料中位址信號所指定的列的資料寫入到全局位元線對。全局感測放大器陣列1416檢測出並保持全局位元線對的資料。將全局感測放大器陣列1416的保持資料輸出到輸入輸出電路1417。藉由上述步驟完成讀出工作。

由於是藉由電容器CS1的充放電來改寫資料，所以理論上對DOSRAM1400的改寫次數沒有限制，而且可以以低能量進行資料的寫入以及讀出。另外，記憶單元1445的電路結構簡單，容易實現大容量化。

電晶體MW1是OS電晶體。因為OS電晶體的關態電流極低，所以可以抑制電容器CS1的電荷洩漏。因此，DOSRAM1400的保持時間比DRAM長很多。由此可以降低更新頻率，而可以降低更新工作所需要的功耗。因此，藉由使用DOSRAM1400作為圖框記憶體，可以降低顯示控制器IC以及源級驅動器IC的功耗。

由於MC-SA陣列1420是疊層結構，所以可以將位元線長度減短為與局部感測放大器陣列1426的長度相同程度。藉由減短位元線，位元線容量減小，由此可以降低記憶單元1445的儲存電容。另外，藉由在局部感測放大器陣列1426設置開關陣列1444，可以減少長位元線的個數。綜上理由可以降低DOSRAM1400的存取時驅動的負載，而可以降低顯示控制器IC以及源級驅動器IC的能量消耗。

本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

實施方式4 在本實施方式中，作為應用了本發明的一個實施方式的將氧化物用作半導體的電晶體（OS電晶體）的半導體裝置的一個例子，對FPGA（現場可程式邏輯閘陣列）進行說明。在本實施方式的FPGA中，將OS記憶體用於組態記憶體及暫存器。在此，將上述FPGA稱為“OS-FPGA”。

OS記憶體是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體。因OS電晶體的關態電流極低而OS記憶體具有優良的保持特性，從而可以被用作非揮發性記憶體。

圖32A示出OS-FPGA的結構實例。圖32A所示的OS-FPGA3110能夠實現進行利用多上下文結構的上下文切換以及根據每個PLE的細粒電源閘控的NOFF（常關閉）運算。OS-FPGA3110包括控制器3111、字線驅動器3112、資料驅動器3113和可程式區域3115。

可程式區域3115包括兩個輸入輸出塊（IOB）3117和核心3119。IOB3117包括多個可程式輸入輸出電路。核心3119包括多個邏輯陣列塊（LAB）3120和多個開關陣列塊（SAB）3130。LAB3120包括多個PLE3121。圖32B示出使用五個PLE3121構成LAB3120的例子。如圖32C所示，SAB3130包括排列為陣列狀的多個開關塊（SB）3131。LAB3120藉由其輸入端子及SAB3130與四個方向（上下左右）上的LAB3120連接。

參照圖33A至圖33C對SB3131進行說明。圖33A所示的SB3131被輸入data、datab、信號context[1：0]、信號word[1：0]。data、datab是組態資料，data和datab的邏輯處於互補關係。OS-FPGA3110的上下文數為2，信號context[1：0]是上下文選擇信號。信號word[1：0]是字線選擇信號，被輸入信號word[1：0]的佈線都是字線。

SB3131包括PRS（可程式選路開關）3133[0]和3133[1]。PRS3133[0]和3133[1]包括能夠儲存互補資料的組態記憶體（CM）。注意，在不區分PRS3133[0]和PRS3133[1]的情況下，將它們的每一個稱為PRS3133。其他組件也同樣。

圖33B示出PRS3133[0]的電路結構實例。PRS3133[0]和PRS3133[1]具有相同的電路結構。在PRS3133[0]與PRS3133[1]之間，被輸入的上下文選擇信號和字線選擇信號不同。信號context[0]、word[0]輸入到PRS3133[0]，信號context[1]、word[1]輸入到PRS3133[1]。例如，在SB3131中，當信號context[0]成為“H”時，PRS3133[0]成為活動狀態。

PRS3133[0]包括CM3135、Si電晶體M31。Si電晶體M31是由CM3135控制的傳輸電晶體（pass transistor）。CM3135包括記憶體電路3137和3137B。記憶體電路3137和3137B具有相同的電路結構。記憶體電路3137包括電容器C31、OS電晶體MO31和MO32。記憶體電路3137B包括電容器CB31、OS電晶體MOB31和MOB32。

OS電晶體MO31、MO32、MOB31和MOB32包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。

Si電晶體M31的閘極相當於節點N31，OS電晶體MO32的閘極相當於節點N32，OS電晶體MOB32的閘極相當於節點NB32。節點N32和NB32是CM3135的電荷保持節點。OS電晶體MO32控制節點N31與信號context[0]用信號線之間的導通狀態。OS電晶體MOB32控制節點N31與低電位電源線VSS之間的導通狀態。

記憶體電路3137和3137B所保持的資料的邏輯處於互補關係。因此，OS電晶體MO32和MOB32中的任一個成為導通狀態。

參照圖33C對PRS3133[0]的工作實例進行說明。PRS3133[0]已寫入有組態資料，PRS3133[0]的節點N32為“H”，節點NB32為“L”。

在信號context[0]為“L”的期間，PRS3133[0]處於非活動狀態。在該期間，即使PRS3133[0]的輸入端子的電位轉移為“H”，Si電晶體M31的閘極也維持“L”，PRS3133[0]的輸出端子也維持“L”。

在信號context[0]為“H”的期間，PRS3133[0]處於活動狀態。當信號context[0]轉移為“H”時，根據CM3135所儲存的組態資料，Si電晶體M31的閘極轉移為“H”。

在PRS3133[0]處於活動狀態的期間，當輸入端子的電位轉移為“H”時，由於記憶體電路3137的OS電晶體MO32是源極隨耦器，所以藉由升壓Si電晶體M31的閘極電壓上升。其結果是，記憶體電路3137的OS電晶體MO32丟失驅動能力，Si電晶體M31的閘極成為浮動狀態。

在具有多上下文功能（multi context function）的PRS3133中，CM3135還被用作多工器。

圖34示出PLE3121的結構實例。PLE3121包括LUT（查找表）塊3123、暫存器塊3124、選擇器3125和CM3126。LUT塊3123根據輸入inA至inD選擇其內部的資料，並將其輸出。選擇器3125根據CM3126所儲存的組態資料選擇LUT塊3123的輸出或暫存器塊3124的輸出。

PLE3121藉由功率開關3127與電壓VDD用電源線電連接。功率開關3127的開閉根據CM3128所儲存的組態資料而決定。藉由對各PLE3121設置功率開關3127，可以進行細粒電源閘控。由於細粒電源閘控功能，可以對在切換上下文之後不使用的PLE3121進行電源閘控，所以可以有效地降低待機功率。

為了實現NOFF運算，暫存器塊3124使用非揮發性暫存器構成。PLE3121中的非揮發性暫存器是包括OS記憶體的正反器（以下，稱為“OS-FF”）。

暫存器塊3124包括OS-FF3140[1]和3140[2]。信號user_res、load、store輸入到OS-FF3140[1]和3140[2]。時脈信號CLK1輸入到OS-FF3140[1]，時脈信號CLK2輸入到OS-FF3140[2]。圖35A示出OS-FF3140的結構實例。

OS-FF3140包括FF3141和影子暫存器3142。FF3141包括節點CK、R、D、Q和QB。節點CK被輸入時脈信號。節點R被輸入信號user_res。信號user_res是重設信號。節點D是資料輸入節點，節點Q是資料輸出節點。節點Q和節點QB的邏輯處於互補關係。

影子暫存器3142被用作FF3141的備份電路。影子暫存器3142根據信號store對節點Q和QB的資料進行備份，並且根據信號load將所備份的資料回寫到節點Q、QB。

影子暫存器3142包括反相器電路3188和3189、Si電晶體M37和MB37以及記憶體電路3143和3143B。記憶體電路3143和3143B具有與PRS3133的記憶體電路3137相同的電路結構。記憶體電路3143包括電容器C36、OS電晶體MO35和OS電晶體MO36。記憶體電路3143B包括電容器CB36、OS電晶體MOB35和OS電晶體MOB36。節點N36和NB36分別相當於OS電晶體MO36和OS電晶體MOB36的閘極，並它們都是電荷保持節點。節點N37和NB37相當於Si電晶體M37和MB37的閘極。

OS電晶體MO35、MO36、MOB35和MOB36包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。

參照圖35B對OS-FF3140的工作方法的例子進行說明。

（備份） 當“H”的信號store輸入到OS-FF3140時，影子暫存器3142對FF3141的資料進行備份。藉由被輸入節點Q的資料，節點N36成為“L”，藉由被寫入節點QB的資料，節點NB36成為“H”。然後，進行電源閘控，使功率開關3127成為關閉狀態。雖然FF3141的節點Q和QB的資料被消失，但是即使在停止電源供應的狀態下，影子暫存器3142也保持所備份的資料。

（恢復） 藉由使功率開關3127成為導通狀態，來對PLE3121供電。然後，當“H”的信號load輸入到OS-FF3140時，影子暫存器3142將所備份的資料回寫到FF3141。因為節點N36為“L”，所以節點N37維持“L”，而因為節點NB36為“H”，所以節點NB37為“H”。因此，節點Q成為“H”，節點QB成為“L”。換言之，OS-FF3140恢復到備份工作時的狀態。

藉由組合細粒電源閘控與OS-FF3140的備份/恢復工作，可以有效地減少OS-FPGA3110的功耗。

作為可能在記憶體電路中發生的誤差，可以舉出因輻射入射而產生的軟錯誤。軟錯誤是如下現象：從構成記憶體或封裝的材料等釋放的α線或從宇宙入射到大氣的一次宇宙射線與存在於大氣中的原子的原子核產生核反應而產生的二次宇宙射線中性子等照射到電晶體以生成電子電洞對，由此產生保持在記憶體中的資料反轉等的故障。使用OS電晶體的OS記憶體的軟錯誤耐性高。因此，藉由安裝OS記憶體，可以提供可靠性高的OS-FPGA3110。

本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

實施方式5 在本實施方式中，對包括本發明的一個實施方式的半導體裝置如上述記憶體裝置等的CPU的一個例子進行說明。

˂CPU的結構˃ 圖36所示的半導體裝置5400包括CPU核5401、電源管理單元5421及週邊電路5422。電源管理單元5421包括功率控制器5402及功率開關5403。週邊電路5422包括具有快取記憶體的快取記憶體5404、匯流排介面（BUS I/F）5405及除錯介面（Debug I/F）5406。CPU核5401包括資料匯流排5423、控制裝置5407、PC（程式計數器）5408、管線暫存器5409、管線暫存器5410、ALU（Arithmetic logic unit：算術邏輯單元）5411及暫存器檔案5412。經過資料匯流排5423進行CPU核5401與快取記憶體5404等週邊電路5422之間的資料的發送和接收。

半導體裝置（單元）可以被用於功率控制器5402、控制裝置5407等的很多邏輯電路。尤其是，該半導體裝置（單元）可以被用於能夠使用標準單元構成的所有邏輯電路。其結果是，可以提供一種小型的半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置5400。另外，可以提供一種能夠減少電源電壓的變動的半導體裝置5400。

藉由作為半導體裝置（單元）使用p通道型Si電晶體、上述實施方式所記載的在通道形成區中包含氧化物半導體（較佳為包含In、Ga及Zn的氧化物）的電晶體，並且將該半導體裝置（單元）用作半導體裝置5400，可以提供一種小型的半導體裝置5400。另外，可以提供一種能夠減少功耗的半導體裝置5400。此外，可以提供一種能夠提高工作速度的半導體裝置5400。尤其是，藉由作為Si電晶體只採用p通道電晶體，可以降低製造成本。

控制裝置5407藉由對PC5408、管線暫存器5409、管線暫存器5410、ALU5411、暫存器檔案5412、快取記憶體5404、匯流排介面5405、除錯介面5406及功率控制器5402的工作進行整體控制，能夠將被輸入的應用軟體等程式所包含的指令解碼並執行。

ALU5411能夠進行四則運算及邏輯運算等各種運算處理。

快取記憶體5404能夠暫時儲存使用次數多的資料。PC5408是能夠儲存接下來執行的指令的位址的暫存器。另外，雖然在圖36中未圖示，但是快取記憶體5404還設置有控制快取記憶體的工作的快取記憶體控制器。

管線暫存器5409是能夠暫時儲存指令資料的暫存器。

暫存器檔案5412具有包括常用暫存器的多個暫存器，而可以儲存從主記憶體讀出的資料或者由ALU5411的運算處理的結果得出的資料等。

管線暫存器5410是能夠暫時儲存用於ALU5411的運算處理的資料或者由ALU5411的運算處理的結果得出的資料等的暫存器。

匯流排介面5405被用作半導體裝置5400與位於半導體裝置5400的外部的各種裝置之間的資料的路徑。除錯介面5406被用作用來將控制調試的指令輸入到半導體裝置5400的信號的路徑。

功率開關5403具有控制對半導體裝置5400所包括的功率控制器5402以外的各種電路供應電源電壓的功能。上述各種電路分別屬於幾個電源定域，屬於同一電源定域的各種電路被功率開關5403控制是否供應電源電壓。另外，功率控制器5402具有控制功率開關5403的工作的功能。

藉由具有上述結構，半導體裝置5400能夠進行電源閘控。對電源閘控的工作流程的一個例子進行說明。

首先，CPU核5401將停止供應電源電壓的時機設定在功率控制器5402的暫存器中。接著，從CPU核5401對功率控制器5402發送開始進行電源閘控的指令。接著，半導體裝置5400內的各種暫存器及快取記憶體5404開始進行資料的備份。接著，利用功率開關5403停止對半導體裝置5400所包括的功率控制器5402以外的各種電路的電源電壓供應。接著，藉由對功率控制器5402輸入中斷信號，開始對半導體裝置5400所包括的各種電路的電源電壓供應。此外，也可以對功率控制器5402設置計數器，不依靠輸入中斷信號而利用該計數器來決定開始供應電源電壓的時機。接著，各種暫存器及快取記憶體5404開始進行資料的恢復。接著，再次開始執行控制裝置5407中的指令。

在處理器整體或者構成處理器的一個或多個邏輯電路中能夠進行這種電源閘控。另外，即使在較短的時間內也可以停止供應電力。因此，可以以空間上或時間上微細的細微性減少功耗。

在進行電源閘控時，較佳為在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份。由此，可以在較短的期間中進行電源的開啟或關閉，從而可以實現低功耗化。

為了在較短的期間中將CPU核5401或週邊電路5422所保持的資料備份，正反器電路較佳為在其電路內進行資料備份（將其稱為能夠備份的正反器電路）。另外，SRAM單元較佳為在單元內進行資料備份（將其稱為能夠備份的SRAM單元）。能夠備份的正反器電路和SRAM單元較佳為包括在通道形成區中包含氧化物半導體（較佳為包含In、Ga及Zn的氧化物）的電晶體。其結果是，電晶體具有低關態電流，由此能夠備份的正反器電路或SRAM單元可以長期間保持資料而不需要電力供應。另外，當電晶體的切換速度快時，能夠備份的正反器電路和SRAM單元有時可以在較短的期間中進行資料備份及恢復。

參照圖37對能夠備份的正反器電路的例子進行說明。

圖37所示的半導體裝置5500是能夠備份的正反器電路的一個例子。半導體裝置5500包括第一記憶體電路5501、第二記憶體電路5502、第三記憶體電路5503以及讀出電路5504。電位V1與電位V2的電位差作為電源電壓被供應到半導體裝置5500。電位V1和電位V2中的一個為高位準，另一個為低位準。下面，以電位V1為低位準而電位V2為高位準的情況為例，對半導體裝置5500的結構實例進行說明。

第一記憶體電路5501具有在半導體裝置5500被供應電源電壓的期間中被輸入包括資料的信號D時保持該資料的功能。而且，在半導體裝置5500被供應電源電壓的期間，從第一記憶體電路5501輸出包括所保持的資料的信號Q。另一方面，在半導體裝置5500沒有被供應電源電壓的期間中，第一記憶體電路5501不能保持資料。就是說，可以將第一記憶體電路5501稱為揮發性記憶體電路。

第二記憶體電路5502具有讀取並儲存（或備份）保持在第一記憶體電路5501中的資料的功能。第三記憶體電路5503具有讀取並儲存（或備份）保持在第二記憶體電路5502中的資料的功能。讀出電路5504具有讀取保持在第二記憶體電路5502或第三記憶體電路5503中的資料並將其儲存（或恢復）在第一記憶體電路5501中的功能。

尤其是，第三記憶體電路5503具有即使在半導體裝置5500沒有被供應電源電壓的期間中也讀取並儲存（或備份）保持在第二記憶體電路5502中的資料的功能。

如圖37所示，第二記憶體電路5502包括電晶體5512及電容器5519。第三記憶體電路5503包括電晶體5513、電晶體5515以及電容器5520。讀出電路5504包括電晶體5510、電晶體5518、電晶體5509以及電晶體5517。

電晶體5512具有將根據保持在第一記憶體電路5501中的資料的電荷充電到電容器5519並將該電荷從電容器5519放電的功能。電晶體5512較佳為將根據保持在第一記憶體電路5501中的資料的電荷高速地充電到電容器5519並將該電荷從電容器5519高速地放電。明確而言，電晶體5512較佳為在通道形成區中包含具有結晶性的矽（較佳為多晶矽，更佳為單晶矽）。

電晶體5513的導通狀態或非導通狀態根據保持在電容器5519中的電荷被選擇。電晶體5515具有在電晶體5513處於導通狀態時將根據佈線5544的電位的電荷充電到電容器5520並將該電荷從電容器5520放電的功能。較佳為電晶體5515的關態電流極低。明確而言，電晶體5515在通道形成區中包含氧化物半導體（較佳為包含In、Ga及Zn的氧化物）。

以下，明確地說明各元件之間的連接關係。電晶體5512的源極和汲極中的一個與第一記憶體電路5501連接。電晶體5512的源極和汲極中的另一個與電容器5519的一個電極、電晶體5513的閘極及電晶體5518的閘極連接。電容器5519的另一個電極與佈線5542連接。電晶體5513的源極和汲極中的一個與佈線5544連接。電晶體5513的源極和汲極中的另一個與電晶體5515的源極和汲極中的一個連接。電晶體5515的源極和汲極中的另一個與電容器5520的一個電極及電晶體5510的閘極連接。電容器5520的另一個電極與佈線5543連接。電晶體5510的源極和汲極中的一個與佈線5541連接。電晶體5510的源極和汲極中的另一個與電晶體5518的源極和汲極中的一個連接。電晶體5518的源極和汲極中的另一個與電晶體5509的源極和汲極中的一個連接。電晶體5509的源極和汲極中的另一個與電晶體5517的源極和汲極中的一個及第一記憶體電路5501連接。電晶體5517的源極和汲極中的另一個與佈線5540連接。在圖37中，電晶體5509的閘極與電晶體5517的閘極連接，但是電晶體5509的閘極不一定必須與電晶體5517的閘極連接。

作為電晶體5515，可以使用上述實施方式所例示的電晶體。因為電晶體5515的關態電流低，所以半導體裝置5500可以長期間保持資料而不需要電力供應。因為電晶體5515的開關特性良好，所以半導體裝置5500可以高速地進行備份和恢復。

本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

實施方式6 本實施方式中，參照圖38A至圖39B說明本發明的一個實施方式的半導體裝置的一個實施方式。

˂半導體晶圓、晶片˃ 圖38A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板（也稱為“半導體晶圓”）。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置本發明的一個實施方式的半導體裝置等。

多個電路區域712的每一個都被分離區域713圍繞。分離線（也稱為“切割線”）714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖38B示出晶片715的放大圖。

另外，也可以在分離區域713上設置導電層或半導體層等。藉由在分離區域713上設置導電層或半導體層等，可以緩和可能在切割製程中產生的ESD，而可以防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層或半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。

˂電子構件˃ 參照圖39A及圖39B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向及端子的形狀等存在多個規格和名稱。

在組裝製程（後製程）中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。

參照圖39A所示的流程圖對後製程進行說明。在前製程中將本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板711的背面（沒有形成半導體裝置等的面）的“背面研磨製程”（步驟S721）。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。

接著，進行將基板711分成多個晶片715的“切割（dicing）製程”（步驟S722）。並且，進行如下晶片接合（die bonding）製程（步驟S723）：將被切割的晶片715接合於各引線框架上。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物（interposer）基板上安裝晶片715代替引線框架。

接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線（wire）電連接的“打線接合（wire bonding）製程”（步驟S724）。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊（ball bonding）或楔焊（wedge bonding）。

進行由環氧樹脂等密封被打線接合的晶片715的“密封製程（模塑（molding）製程）”（步驟S725）。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護晶片715與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵等而導致的特性劣化（可靠性的降低）。

接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”（步驟S726）。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行對引線進行切斷及成型加工的“成型製程”（步驟S727）。

接著，進行對封裝表面進行印字處理（marking）的“印字製程”（步驟S728）。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”（步驟S729）完成電子構件。

圖39B示出完成的電子構件的立體示意圖。在圖39B中，作為電子構件的一個例子，示出QFP（Quad Flat Package：四面扁平封裝）的立體示意圖。圖39B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。

圖39B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板（電路板754）。完成的電路板754用於電子裝置等。

本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

實施方式7 ˂電子裝置˃ 本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖40A至圖40F示出使用本發明的一個實施方式的半導體裝置的電子裝置的具體例子。

圖40A是示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。

圖40B所示的資訊終端2910包括外殼2911、顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。

圖40C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。

圖40D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、透鏡2945及連接部2946等。操作開關2944及透鏡2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。

圖40E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓性、輕量且方便性良好的資訊終端2950。

圖40F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、腕帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。

顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸控螢幕來進行操作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功能。

另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。

例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。

本實施方式所示的結構可以與其他實施方式或實施例等所記載的結構適當地組合而實施。 實施例

在本實施例中，作為本發明的一個實施方式的半導體裝置，製造圖1所示的多個包括電晶體400、電容器100及連接部160的單元被配置為矩陣狀的半導體裝置。另外，說明使用掃描穿透式電子顯微鏡（STEM：Scanning Transmission Electron Microscope）對該半導體裝置進行觀察的結果。另外，本實施例中製造的半導體裝置的電晶體具有與圖20A至圖20C所示的電晶體400a相同的結構。

另外，關於電容器100及連接部160的製造方法，可以參照圖2至圖16的記載。另外，關於電晶體400a的製造方法，可以參照圖21A至圖22F的記載。

首先，形成電晶體400a。作為基板準備形成有厚度為400nm的熱氧化膜的矽基板。

接著，作為絕緣體401，利用RF濺射法形成厚度為40nm的氧化鋁。

接著，作為絕緣體301，利用PECVD法形成厚度為150nm的氧氮化矽。接著，在絕緣體301中利用鑲嵌法形成用來埋入導電體310的開口。

接著，作為將成為導電體310a的導電膜，利用濺射法形成厚度為40nm的氮化鉭。接著，作為將成為導電體310b的導電膜，形成厚度為5nm的氮化鈦與其上的厚度為250nm的鎢的疊層膜。氮化鈦利用ALD法形成，鎢利用金屬CVD法形成。然後，對上述導電膜進行CMP處理，來在絕緣體301的開口的內部形成導電體310a及導電體310b。

接著，作為絕緣體302，利用PECVD法形成厚度為10nm的氧氮化矽。接著，作為絕緣體303，利用ALD法形成厚度為20nm的氧化鉿。接著，作為絕緣體402，利用PECVD法形成厚度為30nm的氧氮化矽。

接著，在氧氛圍下以400℃進行加熱處理1小時。

接著，作為氧化膜406A，利用DC濺射法形成厚度為5nm的In-Ga-Zn氧化物。另外，氧化膜406A的成膜條件為如下：使用In：Ga：Zn=1：3：4[原子個數比]靶材；作為沉積氣體使用氧氣體45sccm；將成膜壓力設定為0.7Pa（使用日本佳能-安內華公司製造的小型真空計MG-2進行測定）；將成膜功率設定為500W；將基板溫度設定為200℃；將靶材-基板間距離設定為60mm。

然後，在不暴露於外氣的狀態下作為氧化膜406B利用DC濺射法連續地形成厚度為15nm的In-Ga-Zn氧化物。另外，氧化膜406B的成膜條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]靶材；作為沉積氣體使用氬氣體40sccm及氧氣體5sccm；將成膜壓力設定為0.7Pa（使用日本佳能-安內華公司製造的小型真空計MG-2進行測定）；將成膜功率設定為500W；將基板溫度設定為130℃；將靶材-基板間距離設定為60mm。

接著，在氮氛圍下以400℃進行加熱處理1小時，再者，在氧氛圍下以400℃進行加熱處理1小時。

接著，作為將成為導電體416a1、416a2的導電膜，利用DC濺射法形成厚度為20nm的氮化鉭。

接著，作為將成為障壁膜417a1、417a2的膜，利用ALD法形成厚度為5nm的氧化鋁。

接著，作為被用作硬遮罩的導電體，利用DC濺射法形成厚度為15nm的氮化鉭。

接著，對氧化膜406A、氧化膜406B、將成為導電體416a1、416a2的導電膜及將成為障壁膜417a1、417a2的膜進行乾蝕刻，來形成氧化物406a、氧化物406b、導電體416a1、導電體416a2、障壁膜417a1及障壁膜417a2。

接著，作為氧化膜406C，利用DC濺射法形成厚度為5nm的In-Ga-Zn氧化物。另外，氧化膜406C的成膜條件為如下：使用In：Ga：Zn=1：3：2[原子個數比]靶材；作為沉積氣體使用氧氣體45sccm；將成膜壓力設定為0.7Pa（使用日本佳能-安內華公司製造的小型真空計MG-2進行測定）；將成膜功率設定為500W；將基板溫度設定為130℃；將靶材-基板間距離設定為60mm。

接著，作為絕緣膜412A，利用PECVD法形成厚度為10nm的氧氮化矽。

接著，作為將成為導電體404b的導電膜，利用DC濺射法形成厚度為10nm的氮化鈦。再者，作為將成為導電體404c的導電膜，利用DC濺射法形成厚度為30nm的鎢。另外，在本實施例中，不形成對應於電晶體400a的導電體404a的導電體。

接著，利用光微影法對將成為導電體404b的導電膜及將成為導電體404c的導電膜進行加工來形成導電體404b及導電體404c。

接著，作為將成為障壁膜418的膜，利用ALD法形成厚度為7nm的氧化鋁。

接著，利用光微影法對將成為障壁膜418的膜、絕緣膜412A及氧化膜406C進行加工來形成障壁膜418、絕緣體412及導電體404c。

接著，作為絕緣體410，利用PECVD法形成厚度為310nm的氧氮化矽。然後，對絕緣體410進行CMP處理來使絕緣體410的頂面平坦化。

接著，作為絕緣體420，利用RF濺射法形成厚度為40nm的氧化鋁。另外，作為沉積氣體使用氬氣體25sccm及氧氣體25sccm，將成膜壓力設定為0.4Pa，將成膜功率設定為2500W，將基板溫度設定為250℃，將靶材-基板間距離設定為60mm。

接著，在氧氛圍下以350℃進行加熱處理1小時。

接著，作為絕緣體410，利用PECVD法形成厚度為100nm的氧氮化矽。

接著，藉由使用硬遮罩的光微影法形成到達導電體416a1的開口及到達導電體416a2的開口。

接著，作為將成為導電體108a、108b的導電膜，形成厚度為20nm的氮化鈦與其上的厚度為150nm的鎢的疊層膜。氮化鈦利用ALD法形成，鎢利用金屬CVD法形成。然後，對上述導電膜進行CMP處理，在到達導電體416a1的開口及到達導電體416a2的開口的內部形成導電體108a及導電體108b。

藉由上述步驟形成電晶體400a。接著，藉由如下步驟形成電容器100。

首先，作為絕緣體112，利用PECVD法形成厚度為250nm的氧化矽。絕緣體112的成膜條件為如下：作為沉積氣體使用TEOS氣體15sccm及氧氣體750sccm；將成膜壓力設定為100Pa；將成膜功率設定為300W（27MHz）；將基板溫度設定為300℃；將電極間距離設定為14mm。

接著，作為絕緣體114，利用APCVD法形成厚度為500nm的氧化矽。絕緣體114的成膜條件為如下：作為沉積氣體使用TEOS氣體0.32g/分鐘及O ₃氣體58g/分鐘；將成膜壓力設定為與大氣壓之間的差壓為-200Pa；將基板溫度設定為350℃；將電極間距離設定為8.5mm。

接著，作為絕緣體116，利用PECVD法形成厚度為50nm的氮化矽。絕緣體116的成膜條件為如下：作為沉積氣體使用SiH ₄氣體20sccm、NH ₃氣體10sccm及N ₂氣體500sccm；將成膜壓力設定為40Pa；將成膜功率設定為900W（27MHz）；將基板溫度設定為350℃；將電極間距離設定為17mm。

接著，作為絕緣體118，利用PECVD法形成厚度為100nm的氧化矽。絕緣體118的成膜條件為如下：作為沉積氣體使用SiH ₄氣體5sccm及N ₂O氣體1000sccm；將成膜壓力設定為133.3Pa；將成膜功率設定為45W（13.56MHz）；將基板溫度設定為325℃；將電極間距離設定為20mm。

接著，作為導電體122A，利用DC濺射法形成厚度為90nm的鎢。導電體122A的成膜條件為如下：作為沉積氣體使用氬氣體50sccm；將成膜壓力設定為0.4Pa；將成膜功率設定為1000W；將基板溫度設定為130℃；將靶材-基板間距離設定為60mm。

接著，作為絕緣體124A，利用DC濺射法形成厚度為130nm的氮化矽。絕緣體124A的成膜條件為如下：作為沉積氣體使用氬氣體10sccm及氮氣體10sccm；將成膜壓力設定為0.6Pa；將成膜功率設定為1000W；將基板溫度設定為100℃；將靶材-基板間距離設定為60mm。

接著，在絕緣體124A上塗佈有機塗佈膜，在其上塗佈光阻劑材料。對該光阻劑材料進行使用電子束的光微影法，形成光阻遮罩。使用該光阻遮罩對絕緣體124A及導電體122A進行乾蝕刻，來形成硬遮罩124及硬遮罩122。乾蝕刻使用能夠對上下的平行平板型電極施加高頻電源的CCP蝕刻裝置進行。硬遮罩124及硬遮罩122在CCP蝕刻裝置的第一蝕刻室連續地形成。下面，說明形成硬遮罩124及硬遮罩122時的蝕刻製程的詳細內容。

首先，對有機塗佈膜進行蝕刻。有機塗佈膜的蝕刻條件為如下：作為蝕刻氣體使用CF ₄氣體80sccm；將壓力設定為3.0Pa；將上電極的高頻功率設定為500W；將下電極的高頻功率設定為100W；將電極間距離設定為80mm；將處理時間設定為13秒鐘。

接著，對絕緣體124A進行蝕刻。絕緣體124A的蝕刻條件為如下：作為蝕刻氣體使用CHF ₃氣體67sccm及氧氣體13sccm；將壓力設定為5.3Pa；將上電極的高頻功率設定為550W；將下電極的高頻功率設定為350W；將電極間距離設定為80mm；將處理時間設定為36秒鐘。

接著，對導電體122A進行蝕刻。導電體122A的蝕刻條件為如下：作為蝕刻氣體使用Cl ₂氣體11sccm、CF ₄氣體22sccm及氧氣體22sccm；將壓力設定為0.6Pa；將上電極的高頻功率設定為1000W；將下電極的高頻功率設定為200W；將電極間距離設定為100mm；將處理時間設定為37秒鐘。

使用藉由上述步驟形成的硬遮罩124及硬遮罩122對絕緣體118、絕緣體116、絕緣體114及絕緣體112進行乾蝕刻，來形成開口115。在形成硬遮罩124及硬遮罩122之後，在將基板不從上述CCP蝕刻裝置取出的狀態下連續地形成開口115。另外，在CCP蝕刻裝置的第二蝕刻室形成開口115。下面，示出形成開口115時的蝕刻製程的詳細內容。

首先，對絕緣體118進行蝕刻。絕緣體118的蝕刻條件為如下：作為蝕刻氣體使用氬氣體800sccm、C ₄F ₆氣體22sccm及氧氣體30sccm；將壓力設定為3.3Pa；將上電極的高頻功率設定為1800W；將下電極的高頻功率設定為2000W；將電極間距離設定為25mm；將處理時間設定為14秒鐘。

接著，對絕緣體116進行蝕刻。絕緣體116的蝕刻條件為如下：作為蝕刻氣體使用CHF ₃氣體50sccm及氬氣體275sccm；將壓力設定為2.6Pa；將上電極的高頻功率設定為300W；將下電極的高頻功率設定為1200W；將電極間距離設定為25mm；將處理時間設定為14秒鐘。

接著，對絕緣體114、絕緣體112及絕緣體422進行蝕刻。絕緣體114、絕緣體112及絕緣體422的蝕刻條件為如下：作為蝕刻氣體使用C ₄F ₆氣體、氬氣體800sccm及氧氣體30sccm；將壓力設定為3.3Pa；將上電極的高頻功率設定為1800W；將下電極的高頻功率設定為2000W；將電極間距離設定為25mm。當對絕緣體114、絕緣體112及絕緣體422進行蝕刻時，隨著開口115的蝕刻的進行，增加C ₄F ₆氣體的流量。首先，將C ₄F ₆氣體的流量設定為26sccm進行蝕刻79秒鐘，接著，將C ₄F ₆氣體的流量改變為28sccm進行蝕刻11秒鐘，最後，將C ₄F ₆氣體的流量改變為30sccm進行蝕刻15秒鐘。

另外，在上述蝕刻過程中硬遮罩124消失。

接著，作為導電體110A，利用ALD法形成厚度為7nm的氮化鈦。導電體110A的成膜條件為如下：作為沉積氣體使用TiCl ₄氣體50sccm及NH ₃氣體2700sccm；將成膜壓力設定為667Pa；將基板溫度設定為375℃。另外，當利用ALD法進行成膜時，從TiCl ₄氣體一側的氣體管以4500sccm的流量引入N ₂氣體，從NH ₃氣體一側的氣體管以4000sccm的流量引入N ₂氣體。

接著，作為填料126，利用APCVD法形成厚度為300nm的氧化矽。填料126的成膜條件為如下：作為沉積氣體使用TEOS氣體0.32g/分鐘及O ₃氣體58g/分鐘；將成膜壓力設定為與大氣壓之間的差壓為-200Pa；將基板溫度設定為350℃；將電極間距離設定為8.5mm。

接著，進行CMP處理，來使絕緣體116的頂面露出。在該CMP處理中，在第一階段，直到絕緣體118的頂面露出為止進行拋光，在第二階段，直到絕緣體116的頂面露出為止進行拋光。

接著，進行濕蝕刻處理，來去除殘留在開口115中的填料126。當進行濕蝕刻時，使用包含7.13%的氟化氫銨（NH ₄HF ₂）和15.4%的氟化銨（NH ₄F）的混合溶液（STELLA CHEMIFA CORPORATION公司製造，商品名稱為LAL500）。處理時間為40秒鐘。

接著，作為絕緣體130，利用ALD法形成厚度為20nm的氧化鉿。絕緣體130的成膜條件為如下：作為沉積氣體使用使包含四二甲基醯胺鉿（TDMAH）的固體氣化而成的源氣體、H ₂O氣體及O ₃和O ₂的混合氣體；將基板溫度設定為200℃。引入使包含TDMAH的固體氣化而成的源氣體0.5秒鐘，使用N ₂進行吹掃45秒鐘，引入H ₂O氣體0.03秒鐘，使用N ₂進行吹掃5秒鐘。再者，引入O ₃與O ₂的混合氣體0.1秒鐘，使用N ₂進行吹掃5秒鐘，反復進行該O ₃與O ₂的混合氣體的引入和N ₂的吹掃10次。以該製程為一個週期，直到厚度成為20nm為止反復進行該週期。

接著，作為導電體120aA，利用ALD法形成厚度為5nm的氮化鈦。導電體120aA的成膜條件為如下：作為沉積氣體使用TiCl ₄氣體50sccm及NH ₃氣體2700sccm；將成膜壓力設定為667Pa；將基板溫度設定為375℃。另外，當利用ALD法進行成膜時，從TiCl ₄氣體一側的氣體管以4500sccm的流量引入N ₂氣體，從NH ₃氣體一側的氣體管以4000sccm的流量引入N ₂氣體。

接著，作為導電體120bA，利用金屬CVD法形成厚度為70nm的鎢。導電體120bA的成膜條件為如下：作為沉積氣體使用WF ₆氣體250sccm、H ₂氣體2200sccm、Ar氣體2000sccm及N ₂氣體200sccm；將成膜壓力設定為10666Pa；將基板溫度設定為350℃。

接著，作為膜128，利用PECVD法形成厚度為100nm的氧化矽。膜128的成膜條件為如下：作為沉積氣體使用SiH ₄氣體5sccm及N ₂O氣體1000sccm；將成膜壓力設定為133.3Pa；將成膜功率設定為45W（13.56MHz）；將基板溫度設定為325℃；將電極間距離設定為20mm。

接著，對膜128進行CMP處理，來去除膜128，由此使導電體120bA的頂面露出。藉由進行該CMP處理，導電體120bA成為頂面的平坦性得到提高的導電體120bB。

在此，製造具有與依次層疊導電體120aA、導電體120bA及膜128而形成的疊層體相同結構的樣本，從膜128的上方進行CMP處理，使導電體120bA的頂面露出。以下說明利用AFM對該樣本的平均表面粗糙度（Ra）進行測定的結果。圖41A及圖41B示出該樣本的俯視AFM影像及立體AFM影像。AFM的測定結果示出導電體120bA的頂面的平均表面粗糙度（Ra）為0.93nm。由此可知，藉由以上述步驟從膜128的上方進行CMP處理，可以提高導電體120bA的頂面的平坦性。

接著，作為絕緣體132A，利用PECVD法形成厚度為20nm的氧化矽。絕緣體132A的成膜條件為如下：作為沉積氣體使用SiH ₄氣體5sccm及N ₂O氣體1000sccm；將成膜壓力設定為133.3Pa；將成膜功率設定為45W（13.56MHz）；將基板溫度設定為325℃；將電極間距離設定為20mm。

接著，利用光微影法在絕緣體132A上形成光阻遮罩。使用該光阻遮罩對絕緣體132A進行乾蝕刻，來形成硬遮罩132。乾蝕刻使用能夠對上下的相對的電極施加高頻電源的CCP蝕刻裝置進行。絕緣體132A的蝕刻條件為如下：作為蝕刻氣體使用CHF ₃氣體67sccm及氧氣體13sccm；將壓力設定為5.3Pa；將上電極的高頻功率設定為550W；將下電極的高頻功率設定為350W；將電極間距離設定為80mm；將處理時間設定為12秒鐘。

接著，使用硬遮罩132對導電體120aA及導電體120bB進行乾蝕刻，來形成導電體120a及導電體120b。乾蝕刻使用ICP蝕刻裝置進行。導電體120aA及導電體120bB的蝕刻條件為如下：作為蝕刻氣體使用Cl ₃氣體45sccm、CF ₄氣體55sccm及氧氣體55sccm；將壓力設定為0.67Pa；將線圈型電極的高頻功率設定為3000W；將下電極的高頻功率設定為50W。

接著，藉由濕蝕刻處理去除硬遮罩132。當進行濕蝕刻時，使用0.5%的氫氟酸進行處理180秒鐘。

接著，作為絕緣體150，利用PECVD法形成厚度為350nm的氧化矽。絕緣體150的成膜條件為如下：作為沉積氣體使用SiH ₄氣體5sccm及N ₂O氣體1000sccm；將成膜壓力設定為133.3Pa；將成膜功率設定為45W（13.56MHz）；將基板溫度設定為325℃；將電極間距離設定為20mm。

藉由上述步驟形成電容器100。接著，藉由如下步驟形成連接部160。

首先，在CCP蝕刻裝置的第一蝕刻室形成與硬遮罩124及硬遮罩122相同的疊層硬遮罩。使用該疊層硬遮罩對絕緣體150、絕緣體130、絕緣體116、絕緣體114及絕緣體112進行乾蝕刻，來形成開口117。在形成該疊層硬遮罩之後，在將基板不從上述CCP蝕刻裝置取出的狀態下連續地形成開口117。另外，在CCP蝕刻裝置的第二蝕刻室形成開口117。下面，示出形成開口117時的蝕刻製程的詳細內容。

首先，對絕緣體150進行蝕刻。當對絕緣體150進行蝕刻時，將處理時間設定為28秒鐘，其他的條件與絕緣體118的蝕刻條件相同。

接著，對絕緣體130進行蝕刻。絕緣體130的蝕刻條件為如下：作為蝕刻氣體使用CHF ₃氣體50sccm及氬氣體275sccm；將壓力設定為2.6Pa；將上電極的高頻功率設定為300W；將下電極的高頻功率設定為1200W；將電極間距離設定為25mm；將處理時間設定為20秒鐘。

接著，對絕緣體116進行蝕刻。絕緣體116的蝕刻條件為如下：作為蝕刻氣體使用CF ₄氣體20sccm、CHF ₃氣體30sccm、氧氣體10sccm及氬氣體200sccm，將壓力設定為7.8Pa；將上電極的高頻功率設定為1000W；將下電極的高頻功率設定為150W；將電極間距離設定為25mm；將處理時間設定為28秒鐘。

接著，以與形成開口115時的條件相同的條件對絕緣體114及絕緣體112進行蝕刻。

接著，以與導電體120aA相同的條件形成將成為導電體162a的導電體，以與導電體120bA相同的條件形成將成為導電體162b的導電體。然後，進行CMP處理來形成導電體162a及導電體162b。

藉由上述製程，製造包括電晶體400a、電容器100及連接部160的半導體裝置。

使用Hitachi, Ltd.製造的“HD-2700”拍攝所製造的半導體裝置的剖面STEM影像，其中將加速電壓設定為200kV。圖42示出以10萬倍的倍率拍攝的剖面STEM影像，圖43示出以20萬倍的倍率拍攝的導電體108b與電容器100的連接部附近的剖面STEM影像。圖43所示的電晶體400a及電容器100與圖42所示的電晶體400a及電容器100不同。

如圖42及圖43所示，藉由上述方法製造半導體裝置，可以在包括氧化物半導體的電晶體400a上形成縱橫比大的開口115，而可以在開口115中形成電容器100。在此，開口115的深度大約為923nm，絕緣體420附近的內徑大約為234nm。另外，如圖42所示，導電體110、絕緣體130、導電體120a及導電體120b以良好的覆蓋性形成在開口115的內部。如此，藉由在縱橫比大的開口中形成電容器100，可以增加電容器100的每單位面積的靜電電容，從而可以實現半導體裝置的微型化及高積體化。另外，由於以與電晶體400a重疊的方式形成電容器100，所以可以進一步實現半導體裝置的微型化及高積體化。

另外，如圖42所示，藉由在形成膜128之後進行CMP處理，可以提高導電體120b的與絕緣體116、114、112重疊的區域的頂面的平坦性。

在本實施例中，當對絕緣體114、絕緣體112及絕緣體422進行蝕刻時，使被離子化的蝕刻氣體容易碰撞到開口115的底面。首先，將施加到下電極的功率設定為2000W，來增大自偏置。再者，藉由將蝕刻氣體的流量中的氬氣體的流量所佔的比率設定為90%以上，增加處理室中的陽離子量。再者，藉由將處理室的壓力降低至3.3Pa，來延長處理室中的陽離子的平均自由徑。

再者，在上述蝕刻製程中，作為蝕刻氣體，使用包含大量的碳的C ₄F ₆氣體在進行蝕刻的同時將碳化合物沉積在開口115的底部。另外，為了將碳化合物供應到開口115的底部，隨著開口115的蝕刻的進行，增加包含大量的碳的C ₄F ₆氣體的流量。

其結果是，由於被離子化的蝕刻氣體的碰撞，如圖43所示，在導電體108b的絕緣體420的上方的部分形成彎曲面。由此，藉由降低與導電體110之間的接觸電阻，可以良好地使電晶體400a的源極和汲極中的一個與電容器100的下電極電連接。另外，如圖43所示，導電體108b的剖面形狀在絕緣體420的與導電體110接觸的區域的頂面下方的部分中呈反錐形狀。另外，在該部分中，導電體108b的底面與側面之間的角度為90°以上。

另外，一邊進行蝕刻，一邊將碳化合物沉積在開口115的底部，如圖43所示，絕緣體420的與開口115重疊的區域呈凹形，但是，在該區域中不產生絕緣體420的貫通。如此，由於絕緣體420形成在電晶體400a與電容器100之間，因此可以防止電容器100所包含的雜質擴散到電晶體400。

本實施例所示的結構、方法等的至少其一部分可以與本說明書中記載的實施方式適當地組合而實施。

100:電容器 100a:電容器 100b:電容器 108a:導電體 108aa:導電體 108ab:導電體 108b:導電體 108ba:導電體 108bb:導電體 109a:絕緣體 109b:絕緣體 110:導電體 110A:導電體 112:絕緣體 114:絕緣體 115:開口 116:絕緣體 117:開口 118:絕緣體 120:導電體 120a:導電體 120aA:導電體 120b:導電體 120bA:導電體 120bB:導電體 122:硬遮罩 122A:導電體 124:硬遮罩 124A:絕緣體 126:填料 128:膜 130:絕緣體 132:硬遮罩 132A:絕緣體 150:絕緣體 160:連接部 162:導電體 162a:導電體 162b:導電體 200:電晶體 210:絕緣體 212:絕緣體 214:絕緣體 216:絕緣體 218:導電體 219:導電體 220:絕緣體 222:絕緣體 224:絕緣體 230:絕緣體 232:絕緣體 246:導電體 248:導電體 280:絕緣體 282:絕緣體 286:絕緣體 288:絕緣體 290:絕緣體 292:絕緣體 294:絕緣體 296:導電體 298:導電體 300:電晶體 301:絕緣體 302:絕緣體 303:絕緣體 310:導電體 310a:導電體 310b:導電體 311:基板 313:半導體區域 314a:低電阻區 314b:低電阻區 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 345:電晶體 350:絕緣體 352:絕緣體 354:絕緣體 356:導電體 360:電容器 400:電晶體 400a:電晶體 400b:電晶體 400c:電晶體 400d:電晶體 401:絕緣體 402:絕緣體 404:導電體 404a:導電體 404b:導電體 404c:導電體 406:氧化物 406a:氧化物 406a1:氧化物 406a2:氧化物 406A:氧化膜 406b:氧化物 406b1:氧化物 406b2:氧化物 406B:氧化膜 406c:氧化物 406C:氧化膜 408a:絕緣體 408b:絕緣體 409:絕緣體 410:絕緣體 412:絕緣體 412A:絕緣膜 416a1:導電體 416a2:導電體 417a1:障壁膜 417a2:障壁膜 418:障壁膜 419a:絕緣體 419b:絕緣體 420:絕緣體 422:絕緣體 426a:區域 426b:區域 426c:區域 500:結構 600a:記憶單元 600b:記憶單元 711:基板 712:電路區域 713:分離區域 714:分離線 715:晶片 750:電子構件 752:印刷電路板 754:電路板 755:引線 1400:DOSRAM 1405:控制器 1410:行電路 1411:解碼器 1412:字線驅動器電路 1413:列選擇器 1414:感測放大器驅動電路 1415:列電路 1416:全局感測放大器陣列 1417:輸入輸出電路 1420:MC-SA陣列 1422:記憶單元陣列 1423:感測放大器陣列 1425:局部記憶單元陣列 1426:局部感測放大器陣列 1444:開關陣列 1445:記憶單元 1446:感測放大器 1447:全局感測放大器陣列 2910:資訊終端 2911:外殼 2912:顯示部 2913:照相機 2914:揚聲器部 2915:操作開關 2916:外部連接部 2917:麥克風 2920:膝上型個人電腦 2921:外殼 2922:顯示部 2923:鍵盤 2924:指向裝置 2940:攝影機 2941:外殼 2942:外殼 2943:顯示部 2944:操作開關 2945:透鏡 2946:連接部 2950:資訊終端 2951:外殼 2952:顯示部 2960:資訊終端 2961:外殼 2962:顯示部 2963:腕帶 2964:錶扣 2965:操作開關 2966:輸入輸出端子 2967:圖示 2980:汽車 2981:車體 2982:車輪 2983:儀表板 2984:燈 3001:佈線 3002:佈線 3003:佈線 3004:佈線 3005:佈線 3006:佈線 3007:佈線 3008:佈線 3009:佈線 3010:佈線 3011:佈線 3110:OS-FPGA 3111:控制器 3112:字線驅動器 3113:資料驅動器 3115:可程式區域 3117:IOB 3119:核心 3120:LAB 3121:PLE 3123:LUT塊 3124:暫存器塊 3125:選擇器 3126:CM 3127:功率開關 3128:CM 3130:SAB 3131:SB 3133:PRS 3135:CM 3137:記憶體電路 3137B:記憶體電路 3140:OS-FF 3141:FF 3142:影子暫存器 3143:記憶體電路 3143B:記憶體電路 3188:反相器電路 3189:反相器電路 5400:半導體裝置 5401:CPU核 5402:功率控制器 5403:功率開關 5404:快取記憶體 5405:匯流排介面 5406:調式介面 5407:控制裝置 5408:PC 5409:管線暫存器 5410:管線暫存器 5411:ALU 5412:暫存器檔案 5421:電源管理單元 5422:週邊電路 5423:資料匯流排 5500:半導體裝置 5501:記憶體電路 5502:記憶體電路 5503:記憶體電路 5504:電路 5509:電晶體 5510:電晶體 5512:電晶體 5513:電晶體 5515:電晶體 5517:電晶體 5518:電晶體 5519:電容器 5520:電容器 5540:佈線 5541:佈線 5542:佈線 5543:佈線 5544:佈線

在圖式中： [圖1]是本發明的一個實施方式的半導體裝置的剖面圖； [圖2]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖3]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖4]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖5]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖6]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖7]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖8]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖9]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖10]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖11]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖12]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖13]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖14]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖15]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖16]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖17A至圖17D]是本發明的一個實施方式的半導體裝置的剖面圖； [圖18A至圖18E]是本發明的一個實施方式的半導體裝置的剖面圖； [圖19]是本發明的一個實施方式的半導體裝置的剖面圖； [圖20A至圖20C]是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； [圖21A至圖21H]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖22A至圖22F]是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖； [圖23A至圖23C]是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； [圖24A至圖24C]是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； [圖25A至圖25C]是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； [圖26A至圖26C]是說明本發明的一個實施方式的金屬氧化物的原子個數比的範圍的圖； [圖27]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； [圖28]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； [圖29]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； [圖30]是示出本發明的一個實施方式的記憶體裝置的結構實例的方塊圖； [圖31A]和[圖31B]是示出本發明的一個實施方式的記憶體裝置的結構實例的方塊圖及電路圖； [圖32A至圖32C]是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖； [圖33A]和[圖33B]是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖和電路圖，圖33C是示出半導體裝置的工作實例的時序圖； [圖34]是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖； [圖35A]是示出本發明的一個實施方式的半導體裝置的結構實例的電路圖，[圖35B]是示出半導體裝置的工作實例的時序圖； [圖36]是示出本發明的一個實施方式的半導體裝置的方塊圖； [圖37]是示出本發明的一個實施方式的半導體裝置的電路圖； [圖38A]和[圖38B]是本發明的一個實施方式的半導體晶圓的俯視圖； [圖39A]是說明電子構件的製程例子的流程圖，圖39B是電子構件的立體示意圖； [圖40A至圖40F]是示出本發明的一個實施方式的電子裝置的圖； [圖41A]和[圖41B]是有關本發明的實施例的AFM影像； [圖42]是有關本發明的實施例的剖面STEM影像； [圖43]是有關本發明的實施例的剖面STEM影像。

100:電容器

108a:導電體

108b:導電體

110:導電體

112:絕緣體

114:絕緣體

115:開口

116:絕緣體

117:開口

120:導電體

120a:導電體

120b:導電體

130:絕緣體

150:絕緣體

160:連接部

162:導電體

162a:導電體

162b:導電體

400:電晶體

402:絕緣體

404:導電體

406:氧化物

410:絕緣體

412:絕緣體

420、422:絕緣體

Claims (20)

1. 一種電容器，包括：第一絕緣體；貫通該第一絕緣體的第一導電體；該第一絕緣體上的第二絕緣體，該第二絕緣體包括到達該第一絕緣體及該第一導電體的開口；以及與該第一絕緣體、該第一導電體的彎曲面及該開口的內壁接觸的第二導電體，其中該第一導電體貫通該第二絕緣體，並且其中該第二導電體的底面的部分沿著該第一導電體的該彎曲面設置。
2. 如請求項1所述之電容器，其中該第一絕緣體的與該第二導電體接觸的區域的厚度比該第一絕緣體的其他區域的厚度薄，並且其中該第一導電體在該第一絕緣體的與該第二導電體接觸的該區域的頂面上方的部分中包括該彎曲面。
3. 如請求項1所述之電容器，其中該第一導電體在該第一絕緣體的與該第二導電體接觸的區域的頂面上方的部分中包括該彎曲面。
4. 如請求項1所述之電容器，其中該第二導電體的該底面的該部分覆蓋且順應該第一導電體的該彎曲面。
5. 一種半導體裝置，包括：電晶體；以及 電容器，其中，該電晶體包括：包括通道形成區的金屬氧化物；以及與該金屬氧化物電連接的第一導電體，其中該電容器包括：該金屬氧化物上的第一絕緣體，該第一導電體貫通該第一絕緣體；該第一絕緣體上的第二絕緣體，該第二絕緣體包括到達該第一絕緣體及該第一導電體的開口；以及與該第一絕緣體、該第一導電體的彎曲面及該開口的內壁接觸的第二導電體，其中該第一導電體貫通該第二絕緣體，並且其中該第二導電體的底面的部分沿著該第一導電體的該彎曲面設置。
6. 如請求項5所述之半導體裝置，其中該第一導電體在該第一絕緣體的與該第二導電體接觸的區域的頂面上方的部分中包括該彎曲面。
7. 如請求項5所述之半導體裝置，其中該第一導電體的底面與該第一導電體的側面在該第一絕緣體的與該第二導電體接觸的區域的頂面下方的部分中形成90°以上的角度。
8. 如請求項5所述之半導體裝置，其中該第一絕緣體的與該第二導電體接觸的區域的厚度比該第一絕緣體的其他區域的厚度薄。
9. 如請求項5所述之半導體裝置，其中該第一絕緣體包括鋁及氧。
10. 如請求項5所述之半導體裝置，其中該第二絕緣體包括：第三絕緣體；以及該第三絕緣體上的第四絕緣體，其中該第三絕緣體和該第四絕緣體中的一個具有壓縮應力，並且該第三絕緣體和該第四絕緣體中的另一個具有拉伸應力。
11. 如請求項5所述之半導體裝置，其中該金屬氧化物包含In、元素M及Zn，並且其中該元素M為Al、Ga、Y或Sn。
12. 如請求項5所述之半導體裝置，其中該第一絕緣體的抑制氫的透過的能力比該第二絕緣體高。
13. 如請求項5所述之半導體裝置，其中該第二導電體的該底面的該部分覆蓋且順應該第一導電體的該彎曲面。
14. 一種半導體裝置的製造方法，包括如下步驟：在電晶體上形成第一絕緣體，該電晶體包括金屬氧化物，該金屬氧化物包括通道形成區；在該第一絕緣體上形成第二絕緣體；在該第一絕緣體及該第二絕緣體中形成到達該電晶體 的源極和汲極中的一個的第一開口及到達該電晶體的該源極和該汲極中的另一個的第二開口；用第一導電體填充該第一開口並用第二導電體填充該第二開口；在該第二絕緣體、該第一導電體及該第二導電體上形成第三絕緣體；藉由進行乾蝕刻處理來形成到達該第一絕緣體及該第一導電體的第三開口；以及形成與該第一絕緣體、該第一導電體的彎曲面及該第三開口的內壁接觸的第三導電體，其中在該乾蝕刻處理中，在至少該第一導電體的頂面露出的階段，蝕刻氣體包括包含碳和氟的氣體，其中在該包含碳和氟的氣體中，碳對氟的原子個數比為50%以上，其中該第一導電體貫通該第二絕緣體，並且其中該第三導電體的底面的部分沿著該第一導電體的該彎曲面設置。
15. 如請求項14所述之半導體裝置的製造方法，其中該形成該第三絕緣體的步驟包括如下步驟：利用PECVD法沉積第一氧化矽；以及在該第一氧化矽上利用APCVD法沉積第二氧化矽。
16. 如請求項14所述之半導體裝置的製造方法，其中在該乾蝕刻處理中，該蝕刻氣體包含氬，並且 其中氬的流量為該蝕刻氣體整體的流量的90%以上。
17. 如請求項14所述之半導體裝置的製造方法，其中該第一絕緣體使用包含鋁的靶材在包含氧的氛圍下利用濺射法沉積。
18. 如請求項14所述之半導體裝置的製造方法，其中該金屬氧化物使用包含In、元素M和Zn的靶材利用濺射法沉積，並且其中該元素M為Al、Ga、Y或Sn。
19. 如請求項14所述之半導體裝置的製造方法，其中該第一絕緣體為具有抑制氫的透過的能力比該第二絕緣體高的絕緣體。
20. 如請求項14所述之半導體裝置的製造方法，其中該第三導電體的該底面的該部分覆蓋且順應該第一導電體的該彎曲面。

Images