KR102601225B1 - 복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화 - Google Patents

복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화 Download PDF

Info

Publication number
KR102601225B1
KR102601225B1 KR1020217027519A KR20217027519A KR102601225B1 KR 102601225 B1 KR102601225 B1 KR 102601225B1 KR 1020217027519 A KR1020217027519 A KR 1020217027519A KR 20217027519 A KR20217027519 A KR 20217027519A KR 102601225 B1 KR102601225 B1 KR 102601225B1
Authority
KR
South Korea
Prior art keywords
chip
interconnect
memory
forming
layer
Prior art date
Application number
KR1020217027519A
Other languages
English (en)
Other versions
KR20210122285A (ko
Inventor
준 리우
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20210122285A publication Critical patent/KR20210122285A/ko
Application granted granted Critical
Publication of KR102601225B1 publication Critical patent/KR102601225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

3차원 반도체 디바이스의 실시예와 제조 방법이 개시된다. 3차원 반도체 디바이스의 제조 방법은 제1 메모리 칩과 제2 메모리 칩, 및 마이크로프로세서 칩을 형성하는 단계를 포함한다. 3차원 반도체 디바이스의 제조 방법은 또한 제1 메모리 칩의 하나 이상의 제1 메모리 셀이 제1 인터커넥트 층과 제2 인터커넥트 층의 인터커넥트 구조를 통해 제2 메모리 칩의 하나 이상의 제2 메모리 셀과 전기적으로 연결될 수 있도록, 제1 메모리 칩의 제1 인터커넥트 층을 제2 메모리 칩의 제2 인터커넥트 층과 접합하는 단계를 포함한다. 3차원 반도체 디바이스의 제조 방법은, 마이크로프로세서 칩의 하나 이상의 마이크로프로세서 디바이스가 제2 인터커넥트 층과 제3 인터커넥트 층의 인터커넥트 구조를 통해 제2 메모리 칩의 하나 이상의 제2 메모리 셀과 전기적으로 연결될 수 있도록, 마이크로프로세서 칩의 제3 인터커넥트 층을 제2 메모리 칩의 기판과 접합하는 단계를 더 포함한다.

Description

복수의 기능 칩이 있는 3차원 NAND 메모리 디바이스의 집적화
본 출원은 2019년 7월 24일에 출원된 미국 특허 출원 16/521,214(“Integration of Three-Dimensional NAND Memory Devices with Multiple Functional Chips")의 계속 출원으로 2019년 4월 15일에 출원된 PCT/CN2019/082607에 대해 우선권을 주장하는 바이며, 그 전체 내용이 원용에 의해 본 명세서에 포함된다.
본 발명은 일반적으로 반도체 기술 분야에 관한 것으로, 상세하게는 3차원(3D) 집적 회로를 형성하기 위한 방법에 관한 것이다.
평면 집적 회로(integrated circuit, IC) 디바이스는 공정 기술, 회로 설계, 프로그래밍 알고리즘, 및 제조 공정을 개선함으로써 더 작은 크기로 스케일링된다. 하지만, 로직/아날로그 디바이스와 메모리 셀의 피처 크기가 하한에 가까워짐에 따라, 평면 공정과 제조 기술은 어려워지고 비용이 많이 든다. 따라서, 평면 IC 디바이스의 밀도와 대역폭이 상한에 가까워진다. 3차원(three-dimensional, 3D) IC 아키텍처가 평면 IC 디바이스의 밀도와 성능 제한을 해결할 수 있다.
본 개시에서는 3차원 집적 회로 디바이스와 3차원 집적 회로 디바이스를 제조하기 위한 방법의 실시예를 설명한다.
본 개시의 일 양태는 마이크로프로세서 칩을 포함하는 3차원 반도체 디바이스를 형성하기 위한 방법을 개시한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 기판 위에 적어도 하나의 마이크로프로세서 디바이스를 형성하고 상기 적어도 하나의 마이크로프로세서 디바이스 위에 제1 인터커넥트 층(interconnect layer)을 형성하는 단계 - 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 가지고 있음 -를 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제2 기판 위에 적어도 하나의 메모리 셀을 형성하고 상기 적어도 하나의 메모리 셀 위에 제2 인터커넥트 층을 형성하는 단계를 포함하는 메모리 칩을 형성하는 단계 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 가지고 있음 -를 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스가 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 메모리 칩의 적어도 하나의 메모리 셀과 전기적으로 연결될 수 있도록, 상기 마이크로프로세서 칩의 제1 인터커넥트 층을 상기 메모리 칩의 제2 인터커넥트 층과 접합하는 단계를 더 포함한다.
일부 실시예에서, 상기 메모리 칩의 제2 인터커넥트 층과 상기 마이크로프로세서 칩의 제1 인터커넥트 층의 접합은, 접합 인터페이스에서의 유전체-유전체 접합과 금속-금속 접합을 포함한다.
일부 실시예에서, 상기 마이크로프로세서 칩을 형성하는 단계는, 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit)을 형성하는 단계를 포함한다.
일부 실시예에서, 상기 메모리 칩을 형성하는 단계는 정적 랜덤 액세스 메모리, 또는 동적 랜덤 액세스 메모리, 또는 플래시 메모리를 형성하는 단계를 포함한다.
본 개시의 다른 양태는 3차원 반도체 디바이스를 형성하기 위한 방법을 제공한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 기판 위에 적어도 하나의 제1 메모리 셀을 형성하고 상기 적어도 하나의 제1 메모리 셀 위에 제1 인터커넥트 층을 형성하는 단계를 포함하는 제1 메모리 칩을 형성하는 단계 - 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 가지고 있음 -를 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제2 기판 위에 적어도 하나의 제2 메모리 셀을 형성하고 상기 적어도 하나의 제2 메모리 셀 위에 제2 인터커넥트 층을 형성하는 단계를 포함하는 제2 메모리 칩을 형성하는 단계 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 가지고 있음 -를 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀이 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀을 통해 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조와 전기적으로 연결될 수 있도록, 상기 제1 메모리 칩의 제1 인터커넥트 층을 상기 제2 메모리 칩의 제2 인터커넥트 층과 접합하는 단계를 더 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제3 기판 위에 적어도 하나의 마이크로프로세서 디바이스를 형성하고 상기 적어도 하나의 마이크로프로세서 디바이스 위에 제3 인터커넥트 층을 형성하는 단계를 포함하는 마이크로프로세서 칩을 형성하는 단계 - 상기 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 가지고 있음 -를 포함한다. 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스가 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제3 인터커넥트 구조를 통해 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결될 수 있도록, 상기 마이크로프로세서 칩의 제3 인터커넥트 층을 상기 제1 메모리 칩의 제1 기판과 접합하는 단계를 더 포함한다.
일부 실시예에서, 상기 제2 메모리 칩의 제2 인터커넥트 층과 상기 제1 메모리 칩의 제1 인터커넥트 층의 접합은, 접합 인터페이스에서의 유전체-유전체 접합과 금속-금속 접합을 포함한다.
일부 실시예에서, 상기 제1 메모리 칩의 제1 기판과 상기 마이크로프로세서 칩의 제3 인터커넥트 층의 접합은, 접합 인터페이스에서의 유전체-유전체 접합과 금속-금속 접합을 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 메모리 칩의 제1 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 적어도 하나의 제1 인터커넥트 구조에 전기적 연결을 제공함 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 상기 제2 메모리 칩의 제2 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 적어도 하나의 제2 인터커넥트 구조에 전기적 연결을 제공함 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 상기 제2 메모리 칩의 적어도 하나의 수직 인터커넥트 구조와 전기적으로 연결된 적어도 하나의 입력/출력 패드(input/output pad)를 형성하는 단계를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 상기 마이크로프로세서 칩의 제3 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 적어도 하나의 제3 인터커넥트 구조에 전기적 연결을 제공함 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 상기 마이크로프로세서 칩의 적어도 하나의 수직 인터커넥트 구조와 전기적으로 연결되는 적어도 하나의 입력/출력 패드를 형성하는 단계를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 상기 제1 메모리 칩의 제1 인터커넥트 층을 상기 제2 메모리 칩의 제2 인터커넥트 층과 접합한 후 상기 제1 기판 또는 상기 제2 기판을 박형화(thinning)하는 단계 - 상기 박형화는 그라인딩, 또는 습식 식각이나 건식 식각, 또는 화학 기계 연마(chemical-mechanical polishing)를 포함하고 있음 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스를 형성하기 위한 방법은, 상기 마이크로프로세서 칩의 제3 인터커넥트 층을 상기 제1 메모리 칩의 제1 기판과 접합한 후 상기 제2 기판 또는 상기 제3 기판을 박형화하는 단계 - 상기 박형화는 그라인딩, 또는 습식 식각이나 건식 식각, 또는 화학 기계 연마를 포함하고 있음 -를 더 포함한다.
일부 실시예에서, 상기 마이크로프로세서 칩을 형성하는 단계는 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛을 형성하는 단계를 포함한다.
일부 실시예에서, 상기 제1 메모리 칩을 형성하는 단계는 정적 랜덤 액세스 메모리 또는 동적 랜덤 액세스 메모리를 형성하는 단계를 포함한다.
일부 실시예에서, 상기 제2 메모리 칩을 형성하는 단계는 플래시 메모리를 형성하는 단계를 포함한다.
본 개시의 또 다른 양태는 마이크로프로세서 칩을 가진 3차원(3D) 반도체 디바이스를 제공한다. 상기 마이크로프로세서 칩은, 제1 기판 위의 적어도 하나의 마이크로프로세서 디바이스와 상기 적어도 하나의 마이크로프로세서 디바이스 위에 배치된 제1 인터커넥트 층을 포함하고, 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함한다. 상기 3D 반도체 디바이스는 또한 제2 기판 위의 적어도 하나의 메모리 셀과 상기 적어도 하나의 메모리 셀 위에 배치된 제2 인터커넥트 층을 가진 메모리 칩 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함하고 있음 -을 포함한다. 상기 3D 반도체 디바이스에서, 상기 마이크로프로세서 칩의 제1 인터커넥트 층은 상기 메모리 칩의 제2 인터커넥트 층과 접합되고, 상기 적어도 하나의 마이크로프로세서 디바이스는 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 적어도 하나의 메모리 셀과 전기적으로 연결된다.
일부 실시예에서, 상기 3차원 반도체 디바이스는 상기 마이크로프로세서 칩의 제1 인터커넥트 층과 상기 메모리 칩의 제2 인터커넥트 층 사이의 접합 인터페이스 - 상기 접합 인터페이스는 유전체-유전체 접합과 금속-금속 접합을 포함하고 있음 -를 더 포함한다.
일부 실시예에서, 상기 마이크로프로세서 칩은 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛을 포함한다.
일부 실시예에서, 상기 메모리 칩은 정적 랜덤 액세스 메모리, 또는 동적 랜덤 액세스 메모리, 또는 플래시 메모리를 포함한다.
본 개시의 또 다른 양태는 마이크로프로세서 칩을 가진 3차원(3D) 반도체 디바이스를 제공한다. 상기 마이크로프로세서 칩은, 제1 기판 위의 적어도 하나의 마이크로프로세서 디바이스와 상기 적어도 하나의 마이크로프로세서 디바이스 위에 배치된 제1 인터커넥트 층을 포함하고, 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함한다. 상기 3D 반도체 디바이스는 또한 제2 기판 위의 적어도 하나의 제1 메모리 셀과 상기 적어도 하나의 제1 메모리 셀 위에 배치된 제2 인터커넥트 층을 가진 제1 메모리 칩 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함하고 있음 -을 포함한다. 상기 3D 반도체 디바이스는 제3 기판 위의 적어도 하나의 제2 메모리 셀과 상기 적어도 하나의 제2 메모리 셀 위에 배치된 제3 인터커넥트 층을 가진 제2 메모리 칩 - 상기 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 포함하고 있음 -을 더 포함한다. 상기 3D 반도체 디바이스에서, 상기 마이크로프로세서 칩의 제1 인터커넥트 층은 상기 제1 메모리 칩의 제2 기판과 접합되고, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결된다. 상기 3D 반도체 디바이스에서, 상기 제2 메모리 칩의 제3 인터커넥트 층은 또한 상기 제1 메모리 칩의 제2 인터커넥트 층과 접합되고, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 상기 적어도 하나의 제1 인터커넥트 구조, 또는 상기 적어도 제2 인터커넥트 구조, 또는 상기 적어도 하나의 제3 인터커넥트 구조를 통해 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결된다.
일부 실시예에서, 상기 3차원 반도체 디바이스에서, 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀은 상기 적어도 하나의 제3 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결된다.
일부 실시예에서, 상기 3차원 반도체 디바이스는 상기 제1 기판, 또는 상기 제2 기판, 또는 상기 제3 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 적어도 하나의 제1 인터커넥트 구조, 또는 상기 적어도 하나의 제2 인터커넥트 구조, 또는 상기 적어도 하나의 제3 인터커넥트 구조에 전기적 연결을 제공함 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스는 또한 상기 적어도 하나의 수직 인터커넥트 구조와 전기적으로 연결되는, 상기 제1 기판 또는 상기 제3 기판 위의 적어도 하나의 입력/출력 패드를 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스는 상기 제2 메모리 칩의 제3 인터커넥트 층과 상기 제1 메모리 칩의 제2 인터커넥트 층 사이의 접합 인터페이스 - 상기 접합 인터페이스는 유전체-유전체 접합과 금속-금속 접합을 포함하고 있음 -를 더 포함한다.
일부 실시예에서, 상기 3차원 반도체 디바이스는 또한 상기 마이크로프로세서 칩의 제1 인터커넥트 층과 상기 제1 메모리 칩의 제2 기판 사이의 접합 인터페이스 - 상기 접합 인터페이스는 유전체-유전체 접합과 금속-금속 접합을 포함하고 있음 -를 포함한다.
일부 실시예에서, 상기 마이크로프로세서 칩은 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨핑 유닛을 포함한다.
일부 실시예에서, 상기 제1 메모리 칩은 정적 랜덤 액세스 메모리 또는 동적 랜덤 액세스 메모리를 포함한다.
일부 실시예에서, 상기 제2 메모리 칩은 플래시 메모리를 포함한다.
당업자는 본 개시의 설명, 청구범위, 및 도면을 고려하여 본 개시의 다른 양태를 이해할 수 있을 것이다.
본 명세서에 통합되어 명세서의 일부를 형성하는 첨부 도면은 본 개시의 실시예를 예시하고, 설명과 함께, 추가적으로 본 개시의 원리를 설명하며 당업자가 본 개시를 만들어 사용할 수 있게 하는 역할을 한다.
도 1은 본 개시의 일부 실시예에 따른 예시적인 3차원(three-dimensional, 3D) 집적 회로(integrated circuit, IC) 디바이스를 개략적으로 나타내는 도면이다.
도 2와 도 3은 본 개시의 일부 실시예에 따라 다양한 공정 단계에서 CPU 칩을 개략적으로 나타내는 단면도이다.
도 4a와 도 4b는 본 개시의 일부 실시예에 따른 다양한 공정 단계에서 DRAM 칩을 개략적으로 나타내는 단면도이다.
도 5는 본 개시의 일부 실시예에 따른 CPU 칩과 DRAM 칩을 가진 예시적인 3D IC 디바이스를 개략적으로 나타내는 도면이다.
도 6은 본 개시의 일부 실시예에 따른 CPU 칩과 DRAM 칩을 가진 3D IC 디바이스를 형성하기 위한 예시적인 방법의 흐름도이다.
도 7은 본 개시의 일부 실시예에 따른 CPU 칩, DRAM 칩, 및 NAND 칩을 가진 예시적인 3D IC 디바이스를 개략적으로 나타내는 도면이다.
도 8은 본 개시의 일부 실시예에 따른 특정 공정 단계에서 DRAM 칩을 개략적으로 나타내는 단면도이다.
도 9는 본 개시의 일부 실시예에 따른 특정 공정 단계에서 NAND 칩을 개략적으로 나타내는 단면도이다.
도 10 내지 도 12는 본 개시의 일부 실시예에 따른 다양한 공정 단계에서 DRAM 칩과 NAND 칩을 가진 예시적인 3D IC 디바이스를 개략적으로 나타내는 단면도이다.
도 13과 도 14는 본 개시의 일부 실시예에 따른 다양한 공정 단계에서 NAND 칩, DRAM 칩, 및 CPU 칩을 가진 예시적인 3D IC 디바이스를 개략적으로 나타내는 단면도이다.
도 15는 본 개시의 일부 실시예에 따라 NAND 칩, DRAM 칩, 및 CPU 칩을 가진 3D IC 장치를 형성하기 위한 예시적인 방법의 흐름도이다.
본 발명의 특징과 장점은, 전체에 걸쳐 대응하는 요소를 식별하는 도면과 함께 유사한 참조 부호를 설명할 때 아래에 제공되는 상세한 설명으로부터 더욱 명확해질 것이다. 도면에서, 유사한 참조 번호는 일반적으로 동일하거나, 기능적으로 유사하거나, 및/또는 구조적으로 유사한 요소를 나타낸다. 요소가 처음 나타나는 도면은 대응하는 참조 번호의 맨 왼쪽 숫자로 표시된다.
첨부 도면을 참조하여 본 발명의 실시예에 대해 설명할 것이다.
특정 구성과 배열이 논의되지만, 이는 단지 예시적인 목적으로만 논의된다고 이해해야 한다. 당업자라면 본 개시의 사상과 범위를 벗어나지 않고 다른 구성과 배열이 사용될 수 있다는 것을 인식할 것이다. 본 개시가 또한 다양한 다른 응용에 사용될 수 있다는 것이 당업자에게 명백할 것이다.
명세서에서 "하나의 실시예", "일 실시예", "일부 실시예" 등을 언급하는 것이 설명되는 실시예가 특정 특징, 또는 구조, 또는 특성을 포함할 수 있지만, 모든 실시예가 반드시 특정 특징, 구조, 또는 특성을 포함할 수 있다는 것이 아님을 나타낸다는 것을 유의해야 한다. 또한, 이러한 문구가 반드시 동일한 실시예를 언급하지는 않는다. 또한, 특정 특징, 또는 구조, 또는 특성이 일 실시예와 관련하여 설명될 때, 명시적으로 설명되었는지 여부와 관계없이 다른 실시예와 관련하여 이러한 특징, 또는 구조, 또는 특성에 영향을 미치는 것은 당업자의 지식 범위 안에 있을 것이다.
일반적으로, 문맥에서의 용법으로부터 전문 용어를 적어도 부분적으로 이해할 수 있다. 예를 들어, 본 명세서에서 사용되는 "하나 이상"이라는 용어가 적어도 부분적으로 문맥에 따라 단수의 의미로 어떤 특징, 또는 구조, 또는 특성을 설명하는 데 사용될 수 있거나, 또는 복수의 의미로 특징, 또는 구조, 또는 특성의 조합을 설명하는 데 사용될 수 있다. 유사하게, "하나" 또는 "상기"와 같은 용어가 문맥에 따라 적어도 부분적으로는 단수 용법을 전달하거나 또는 복수 용법을 전달하는 것으로 이해할 수 있다. 또한, "~에 기초하여"라는 용어가 반드시 배타적인 집합의 요인을 전달하려는 것은 아니라고 이해될 수 있고, 대신에, 적어도 부분적으로 문맥에 따라 반드시 명시적으로 설명되지 않은 추가적인 요인의 존재를 허용할 수 있다.
“위에”가 어떤 것 "직접 위에”를 의미할 뿐만 아니라 그 사이에 중간 피처 또는 층을 가진 어떤 것 "위에"의 의미도 포함할 수 있도록, 본 개시에서의 "위에"의 의미가 가장 넓은 방식으로 해석되어야 한다고 즉시 이해해야 한다. 또한, "위에"가 어떤 것 "위에"를 의미할 뿐만 아니라 그 사이에 중간 피처 또는 층이 없는 어떤 것 "위에"(즉, 어떤 것 직접 위에) 있다는 의미도 포함할 수 있다.
또한, "바로 아래에", "아래에", "하부", "위에", 및 "상부" 등과 같은 공간적으로 상대적인 용어가 본 명세서에서 설명의 편의를 위해 사용되어, 도면에 도시된 바와 같이 다른 요소 또는 피처에 대한 하나의 요소 또는 피처의 관계를 설명할 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 방향 외에 사용 또는 작동 중인 장치의 다른 방향을 포함하려는 것이다. 상기 장치는 다르게(90도 회전되거나 또는 다른 방향으로) 배향될 수 있고, 본 명세서에 사용되는 공간적으로 상대적인 기술자가 그에 따라 유사하게 해석될 수 있다.
본 명세서에 사용된 바와 같이, "기판"이라는 용어는 후속 재료층이 그 위에 추가되는 재료를 지칭한다. 기판은 "상부" 표면과 "하부" 표면을 포함한다. 기판의 상부 표면은 일반적으로 반도체 디바이스가 형성되는 곳이므로, 달리 언급하지 않는 한 반도체 디바이스가 기판의 상부면에 형성된다. 하부 표면은 상부 표면과 반대이므로, 기판의 하부면은 기판의 상부면과 반대이다. 기판 자체는 패턴닝될 수 있다. 기판 위에 추가되는 재료는 패터닝되거나 또는 패턴되지 않은 채로 남아있을 수 있다. 또한, 기판은 실리콘, 게르마늄, 갈륨 비소, 인듐 인화물 등과 같은 광범위한 반도체 재료를 포함할 수 있다. 대안적으로, 기판은 유리, 또는 플라스틱, 또는 사파이어 웨이퍼와 같은 전기적으로 비전도성 재료로 이루어질 수 있다.
본 명세서에서 사용된 바와 같이, "층"이라는 용어는 두께가 있는 영역을 포함하는 재료 부분을 지칭한다. 층이 상부면과 하부면을 가지고 있고, 층의 하부면은 기판에 상대적으로 가깝고, 상부면은 기판에서 상대적으로 떨어져 있다. 층은 아래에 있거나 또는 위에 있는 구조 전체에 걸쳐 확장될 수 있거나, 또는 아래에 있거나 또는 위에 있는 구조의 범위보다 작은 범위를 가지고 있을 수 있다. 또한, 층은 연속 구조의 두께보다 얇은 두께를 가진 균질 또는 비균질 연속 구조의 영역일 수 있다. 예를 들어, 층은 연속 구조의 상부 표면과 하부 표면 사이에 위치하거나 또는 그 사이의 임의의 세트의 수평 평면들 사이에 위치할 수 있다. 층은 수평으로, 수직으로, 및/또는 테이퍼진 표면을 따라 연장될 수 있다. 기판이 층일 수 있거나, 또는 층 안에 하나 이상의 층을 포함할 수 있거나, 및/또는 층 위에 또는 층 아래에 하나 이상의 층을 가지고 있을 수 있다. 층은 복수의 층을 포함할 수 있다. 예를 들어, 인터커넥트 층이 (인터커넥트 라인(interconnect line), 및/또는 수직 인터커넥트 액세스(vertical interconnect access, VIA)가 형성되는) 하나 이상의 전도층과 콘택층(contact layer) 그리고 하나 이상의 유전체층을 포함할 수 있다.
본 명세서에 사용된 바와 같이, "명목상”이라는 용어는 원하는 값 이상 및/또는 이하의 값의 범위와 함께, 제품 또는 공정의 설계 단계 중에 설정된 구성 요소 또는 공정 작업에 대한 특성이나 파라미터의 원하는 값이나 목표 값을 지칭한다. 값의 범위가 제조 공정이나 공차의 약간의 변동으로 인한 것일 수 있다. 본 명세서에 사용된 바와 같이, "약"이라는 용어는 대상 반도체 디바이스와 관련된 특정 기술 노드에 기초하여 변할 수 있는 정해진 양의 값을 나타낸다. 특정 기술 노드에 기초하여, "약"이라는 용어는 예를 들어 값의 10% ~ 30%(예를 들어, 값의 ±10%, 또는 ±20%, 또는 ±30%) 내에서 변하는 정해진 양의 값을 나타낼 수 있다.
본 명세서에서 사용되는 바와 같이, "3D 메모리 디바이스"라는 용어는, 메모리 스트링이 기판에 대해 수직 방향으로 연장될 수 있도록, 횡방향으로 배향된 기판 위에 메모리 셀 트랜지스터의 수직으로 배향된 스트링(본 명세서에서 "메모리 스트링"이라 함, 예컨대 NAND 메모리 스트링이라 함)을 가진 반도체 디바이스를 지칭한다. 본 명세서에서 사용된 바와 같이, "수직" 또는 "수직으로"라는 용어는 기판의 측면에 명목상으로 수직이라는 것을 의미한다.
집적 회로(IC)에 대한 기술 개발이 반도체 디바이스 성능의 근본적인 한계에 접근함에 따라, 능동 디바이스와 회로의 적층된 복수의 층을 포함하는 3차원(3D) IC가 기존의 2차원(2D) 평면 IC에 대한 매력적인 대안을 제공한다. 3D IC는 고밀도, 고대역폭, 저전력, 및 소형 폼 팩터를 포함하는많은 이점을 제공할 수 있다. 가능한 한 가지 적용이 로직 칩 위에 단일 메모리 칩 또는 복수의 메모리 칩을 적층하는 것이고, 로직 칩과 메모리 칩은 수백 개의 인터커넥트(예를 들어, 입력/출력(IO))을 통해 통신할 수 있으므로, 낮은 전력 소비로 고대역폭을 허용한다. 아키텍처와 플로어 플래닝(floor-planning)을 최적화하여 메모리 칩과 로직 칩 사이의 상호 연결 길이를 최소화함으로써, 지연을 줄이고 대역폭을 개선할 수 있다.
3D IC를 구축할 때 스루 실리콘 비아(Through-Silicon-Via, TSV)를 해결책으로 사용하였다. TSV는 (실리콘) 기판을 통해 수직 인터커넥트(vertical interconnect)를 형성하여 적층된 칩들 간에 통신이 가능하게 하는 기술이다. 실리콘 기판이 얇아질 수 있지만, 기계적 강도를 유지하면서 적층된 복수의 3D IC를 지원하려면 소정의 두께가 필요하다. 실리콘 기판의 두께와 높은 종횡비 VIA 식각 그리고 금속 충진의 문제로 인해, TSV의 횡방향 치수와 피치가 커서 사용될 수 있는 TSV의 개수를 제한하고 따라서 3D IC의 성능 개선을 제한한다.
본 개시에 따른 다양한 실시예는 다른 3D IC에 비해 크기가 작고, 밀도가 높으며, 대역폭이 넓고 성능(속도/전력)이 개선된 제조 방법과, 대응하는 3D IC 디바이스를 제공한다. 하이브리드 접합 기술을 사용하면, 동적 랜덤 액세스 메모리(dynamic random-access memory, DRAM), NAND 플래시 메모리, 또는 기타 기능 칩은 수천 개의 또는 수백만 개의 금속 인터커넥트를 통해 중앙 처리 장치(central processing unit, CPU) 칩과 통합되어 슈퍼 칩, 예를 들어 컴퓨터-온-칩(computer-on-a-chip)을 가능하게 할 수 있다.
이하, 도 1 내지 도 6을 참조하여 본 개시의 제1 실시예의 예에 대해 설명할 것이다.
도 1은 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(100)를 개략적으로 나타내는 도면이다. 3D IC 디바이스(100)는 마이크로프로세서 칩(101)과 메모리 칩(103)을 포함할 수 있다. 일부 실시예에서, 마이크로프로세서 칩(101)은 임의의 적합한 마이크로프로세서, 예를 들어 컴퓨터 또는 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit, CPU)일 수 있다. 일부 실시예에서, 메모리 칩(103)은 임의의 적절한 휘발성 또는 비휘발성 메모리, 예를 들어 정적 랜덤 액세스 메모리(static random-access memory, SRAM), 또는 동적 랜덤 액세스 메모리(dynamic random-access memory, DRAM), 또는 상변화 메모리(phase change memory), 또는 자기 랜덤 액세스 메모리, 또는 플래시 메모리일 수 있다. 예를 들어, 마이크로프로세서 칩(101)은 CPU 칩일 수 있고 CPU 칩(101)이라고도 하며, 메모리 칩(103)은 DRAM 칩일 수 있고 DRAM 칩(103)이라고도 한다. CPU 칩(101)과 DRAM 칩(103)은 각각 복수의 CPU 인터커넥트 VIA(105)와 DRAM 인터커넥트 VIA(107)를 포함할 수 있다. 하이브리드 접합을 통해, DRAM 칩(103)과 CPU(101)을 함께 결합하여 3D IC 디바이스(100)를 형성할 수 있다. DRAM 칩(103)과 CPU 칩(101)은 CPU/DRAM 인터커넥트 VIA(105/107)를 통해 함께 전기적으로 연결될 수 있다.
도 2는 본 개시의 일부 실시예에 따른 예시적인 CPU 칩(101)의 단면을 도시하고 있다. CPU 칩(101)은 CPU 기판(202)을 포함할 수 있고, CPU 기판(202)은 실리콘(예를 들어, 단결정 실리콘), 실리콘 게르마늄(SiGe), 게르마늄(Ge), 실리콘 온 인슐레이터(silicon on insulator, SOI), 게르마늄 온 인슐레이터(germanium on insulator, GOI), 갈륨 비소(GaAs), 질화갈륨, 탄화규소, 유리, III-V족 화합물, 임의의 다른 적합한 재료, 또는 이들의 임의의 조합을 포함할 수 있다.
CPU 칩(101)은 CPU 기판(202) 위에 하나 이상의 마이크로프로세서 디바이스 또는 CPU 디바이스(204)를 포함할 수 있다. CPU 디바이스는 CPU 기판(202) 위에 형성될 수 있고, CPU 기판(202)에서, CPU 디바이스(204)의 전체 또는 일부가 CPU 기판(202)에(예를 들어, CPU 기판(202)의 상부 표면 아래에) 및/또는 CPU 기판(202) 위에 직접 형성된다. CPU 디바이스(204)는 임의의 적합한 반도체 소자, 예를 들어, 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET), 바이폴라 접합 트랜지스터(bipolar junction transistor, BJT), 다이오드, 저항, 캐패시터, 인덕터 등을 포함할 수 있다. 반도체 소자들 중에서, p형 및/또는 n형 MOSFET이 논리 회로 설계에 널리 구현되고, 본 개시에서 CPU 디바이스(204)의 예로 사용된다.
CPU 디바이스(204)가 p-채널 MOSFET 또는 n-채널 MOSFET일 수 있고, 얕은 트렌치 절연(shallow trench isolation, STI)(도 2에 도시되지 않음)으로 둘러싸여 있는 능동 디바이스 영역, n형 또는 p형 도핑으로 능동 디바이스 영역에 형성된 웰(well, 206), 게이트 유전체, 게이트 도체 및/또는 게이트 하드 마스크를 포함하는 게이트 스택(208)을 포함하지만 이에 제한되지 않을 수 있다. CPU 디바이스(204)는 또한 소스/드레인 확장(source/drain extension) 및/또는 할로 영역(halo region)(도 2에 도시되지 않음), 게이트 스페이서(210), 및 게이트 스택의 각각의 면에 위치하는 소스/드레인(212)을 포함할 수 있다. CPU 디바이스(204)는 소스/드레인의 상부에 실리사이드 콘택 영역(도시되지 않음)을 더 포함할 수 있다. 다른 공지된 디바이스도 CPU 기판(202) 위에 형성될 수 있다. CPU 디바이스(204)의 구조와 제조 방법은 당업자에게 공지되어 있으며, 전체적으로 본 명세서에 포함되어 있다.
리소그래피와 식각을 이용하여 기판을 패터닝하고, 절연 재료를 채우며, 절연 재료를 연마하여 기판(202) 위에 동일 평면 표면을 형성함으로써 STI를 형성할 수 있다. STI를 위한 절연 재료는 실리콘 산화물, 실리콘 산질화물, TEOS, 저온 산화물(low-temperature oxide, LTO), 고온 산화물(high temperature oxide, HTO), 실리콘 질화물 등을 포함할 수 있다. STI를 위한 절연 재료는 화학 기상 증착(chemical vapor deposition, CVD), 물리 기상 증착(physical vapor deposition, PVD), 플라즈마 향상 CVD(plasma-enhanced CVD, PECVD), 저압 화학 기상 증착(low pressure chemical vapor deposition, LPCVD), 고밀도 플라즈마(high density plasma, HDP) 화학 기상 증착, 급속 열 화학 기상 증착(rapid thermal chemical vapor deposition, RTCVD), 금속 유기 화학 기상 증착(metal organic chemical vapor deposition, MOCVD), 원자층 증착(atomic layer deposition, ALD), 스퍼터링 , 열 산화 또는 질화, 또는 이들의 조합과 같은 기술을 이용하여 배치될 수 있다. STI의 형성은 또한 더 나은 전기적 절연을 위해 배치된 절연 재료를 조밀화하기 위한 고온 어닐링 단계를 포함할 수 있다. 당업자에게 명백한 바와 같이, 다른 STI 구조가 사용될 수 있다.
CPU 디바이스(204)의 웰(206)은 n-채널 MOSFET을 위한 p-형 도핑과 p-채널 MOSFET을 위한 n-형 도핑을 포함할 수 있고, 각각 p-웰과 n-웰로 불린다. 웰(206)의 도펀트 프로파일과 농도가 CPU 디바이스(204)의 디바이스 특성에 영향을 미친다. 임계 전압(Vt)이 낮은 MOSFET 디바이스의 경우, 웰(206)은 더 낮은 농도로 도핑될 수 있고, 저전압 p-웰 또는 저전압 n-웰을 형성할 수 있다. Vt가 높은 MOSFET의 경우, 웰(206)은 더 높은 농도로 도핑될 수 있고, 고전압 p-웰 또는 고전압 n-웰을 형성할 수 있다. 일부 실시예에서, p형 기판(202)으로부터 전기적 절연을 제공하기 위해, Vt가 높은 n-채널 MOSFET을 위한 고전압 p-웰 아래에는 깊은 n-웰이 형성될 수 있다.
n-웰의 형성은 인, 비소, 안티몬 등과 같은 임의의 적합한 n형 도펀트 및/또는 이들의 임의의 조합을 포함할 수 있다. p-웰의 형성은 임의의 적합한 p-형 도펀트, 예를 들어 붕소를 포함할 수 있다. 도펀트 결합은 이온 주입 후에 활성화 어닐링을 통해, 또는 활성 소자 영역에 대한 에피택시(epitaxy) 중에 인시추 도핑(in-situ doping)을 통해 달성될 수 있다.
CPU 디바이스(204)의 게이트 스택(208)은 "게이트 퍼스트(gate first)" 방식에 의해 형성될 수 있고, 게이트 스택(208)은 소스/드레인 형성 전에 배치되어 패터닝된다. CPU 디바이스(204)의 게이트 스택(208)도 "대체(replacement)" 방식에 의해 형성될 수 있고, 희생 게이트 스택이 먼저 형성되고 나서 소스/드레인 형성 후 고유전율(high-k) 유전체층과 게이트 도체로 대체될 수 있다.
일부 실시예에서, 게이트 유전체는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 및/또는 고유전율 유전체 필름, 예컨대 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 또는 란타늄 산화물 필름, 및/또는 이들의 조합으로 이루어질 수 있다. 게이트 유전체는 CVD, PVD, PECVD, LPCVD, RTCVD, 스퍼터링, MOCVD, ALD, 열 산화 또는 질화, 또는 이들의 조합과 같은 어떤 적절한 방법에 의해 배치될 수 있다.
일부 실시예에서, 게이트 도전체는 텅스텐, 코발트, 니켈, 구리 또는 알루미늄, 및/또는 이들의 조합과 같은 금속으로 이루어질 수 있다. 일부 실시예에서, 게이트 전도체는 또한 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 전도성 재료를 포함할 수 있다. 게이트 도체는 임의의 적합한 증착 방법, 예를 들어 스퍼터링, 열 증발, e-빔 증발, ALD, PVD, 및/또는 이들의 조합에 의해 형성될 수 있다.
일부 실시예에서, 게이트 도전체는 또한 다결정 반도체, 예컨대 다결정 실리콘, 다결정 게르마늄, 다결정 게르마늄-실리콘, 및 임의의 다른 적절한 재료, 및/또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 다결정 재료는 붕소, 또는 인, 또는 비소 등과 같은 어떤 적합한 유형의 도펀트와 결합될 수 있다. 일부 실시예에서, 게이트 도전체는 또한 비정질 반도체일 수 있다.
일부 실시예에서, 게이트 도체는 WSix, CoSix, NiSix, 또는 AlSix 등을 포함하는 금속 실리사이드로 이루어질 수 있다. 금속 실리사이드 재료를 형성하는 단계는, 앞에서 설명한 유사한 기술을 이용하여 금속층과 다결정 반도체를 형성하는 단계를 포함할 수 있다. 금속 실리사이드를 형성하는 단계는, 증착된 금속층과 다결정 반도체층에 열처리 공정을 적용한 후에 미반응 금속을 제거하는 단계를 더 포함할 수 있다.
절연 물질을 도포한 후 이방성 식각(anisotropic etching)을 수행하여 게이트 스페이서(210)를 형성할 수 있다. 게이트 스페이서(210)를 위한 절연 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, TEOS, LTO, HTO 등을 포함하는 임의의 절연체일 수 있다. 게이트 스페이서(210)는 CVD, PVD, PECVD, LPCVD, RTCVD, MOCVD, ALD, 스퍼터링, 또는 이들의 조합과 같은 기술을 이용하여 배치될 수 있다. 게이트 스페이서(210)의 이방성 식각은 건식 식각, 예를 들어 반응성 이온 식각(reactive ion etching, RIE)을 포함한다.
소스/드레인(212) 사이의 게이트 스택(208)의 길이(L)가 MOSFET의 중요한 특징이다. 게이트 길이(L)은 MOSFET의 구동 전류 크기를 결정하므로 로직 회로에 대해 공격적으로 스케일 다운(scale down)된다. 게이트 길이(L)는 약 100nm 미만일 수 있다. 일부 실시예에서, 게이트 길이는 약 5nm ~ 약 30nm의 범위일 수 있다. 이러한 작은 치수로 게이트 스택을 패터닝하는 것은 매우 어렵고, 광학 근접 보정(optical proximity correction), 이중 노출 및/또는 이중 식각, 자체 정렬 이중 패터닝(self-aligned double patterning) 등을 포함하는 기술을 사용할 수 있다.
일부 실시예에서, CPU 디바이스(204)의 소스/드레인(212)은 고농도 도펀트와 결합된다. n형 MOSFET의 경우, 소스/드레인(212)을 위한 도펀트가 인, 비소, 안티몬 등과 같은 어떤 적합한 n형 도펀트, 및/또는 이들의 임의의 조합을 포함할 수 있다. p형 MOSFET의 경우, 소스/드레인(212)을 위한 도펀트는 예를 들어 붕소와 같은 어떤 적절한 p형 도펀트를 포함할 수 있다. 도펀트 결합은 이온 주입 후 도펀트 활성화 어닐링(dopant activation anneal)에 의해 달성될 수 있다. 소스/드레인(212)은 기판(202)과 동일한 재료, 예를 들어 실리콘으로 이루어질 수 있다. 일부 실시예에서, CPU 디바이스(204)의 소스/드레인(212)은 높은 성능을 달성하기 위해 기판(202)과는 다른 재료로 이루어질 수 있다. 예를 들어, 실리콘 기판 위에서, p형 MOSFET을 위한 소스/드레인(212)이 SiGe를 포함할 수 있고, n형 MOSFET을 위한 소스/드레인(212)이 탄소 결합을 포함할 수 있다. 다른 재료로 소스/드레인(212)을 형성하는 것은, 소스/드레인 영역에서 기판 재료를 에치백(etch back)하고 또한 에피택시와 같은 기술을 이용하여 새로운 소스/드레인 재료를 배치하는 것을 포함할 수 있다. 소스/드레인(212)에 대한 도핑은 또한 에피택시(epitaxy) 중에 인시츄 도핑(in-situ doping)을 통해 달성될 수 있다.
CPU 디바이스(204)는 또한 게이트 스택(208)의 각각의 면을 따라 선택적인 소스/드레인 연장 및/또는 할로 영역(도 2에 도시되지 않음)을 가지고 있을 수 있다. 소스/드레인 연장 및/또는 할로 영역은 게이트 스택 아래의 능동 디바이스 영역 내부에 위치하고, 약 0.5 μm 미만의 채널 길이를 가진 CPU 디바이스(204)에 대한 더 나은 짧은 채널 제어를 위해 주로 구현된다. 소스/드레인 연장 및/또는 할로 영역의 형성은 소스/드레인(212)의 형성과 유사할 수 있지만 최적화된 도핑 프로파일, 또는 깊이, 또는 농도를 얻기 위해 서로 다른 주입 조건(예를 들어, 도스(dose), 각도, 에너지, 종(species) 등)을 사용할 수 있다.
CPU 디바이스(204)는 (도 2에 도시된 바와 같이) 평면 능동 디바이스 영역을 가진 CPU 기판(202) 위에 형성될 수 있고, 평면 능동 디바이스 영역에서는 MOSFET의 채널과 전류 흐름의 방향이 CPU 기판(202)의 상부 표면에 평행하다. 일부 실시예에서, CPU 디바이스는 또한 3D 능동 디바이스 영역, 예를 들어 "FIN"과 같은 형상의 소위 "FINFET"(도시되지 않음)을 가진 CPU 기판(202) 위에 형성될 수 있다. 3D 능동 디바이스 영역에서, MOSFET의 게이트 스택은 FIN 주위를 감싸고 있고, MOSFET의 채널은 FIN의 3개의 면(위쪽과 게이트 아래의 2개의 측벽)을 따라 놓여 있다. FINFET 디바이스의 구조와 방법은 당업자에게 알려져 있고 본 개시에서 더 이상 논의되지 않는다.
하지만, CPU 디바이스(204)는 MOSFET으로 제한되지 않는다. 다이오드, 저항, 커패시터, 인덕터, BJT 등과 같은 서로 다른 디바이스의 구조는 서로 다른 마스크 설계와 레이아웃을 통해 MOSFET 제조 중에 동시에 형성될 수 있다. MOSFET 이외의 디바이스를 형성하기 위해, 공정 단계들이 MOSFET의 공정 흐름, 예를 들어, 서로 다른 도펀트 프로파일, 또는 필름 두께, 또는 재료 스택 등을 얻는 공정에 추가되거나 또는 수정될 수 있다. MOSFET 이외의 CPU 디바이스(204)는 또한 추가 설계 및/또는 리소그래피 마스크 레벨로 제조되어 특정 회로 요구사항을 달성한다.
일부 실시예에서, 복수의 CPU 디바이스(204)는 CPU 칩(101)의 동작을 위한 임의의 디지털, 아날로그, 및/또는 혼합 신호 회로를 형성하는 데 사용될 수 있다. CPU 칩(101)은 예를 들어, 명령어에 의해 지정된 기본 산술, 논리, 제어, 및 입력/출력(input/output, I/O) 연산을 수행할 수 있다.
일부 실시예에서, CPU 칩(101)은 CPU 디바이스(204) 위에 CPU 인터커넥트 층(214)을 포함하여 다른 CPU 디바이스(204)와 외부 디바이스(예를 들어, 전원, 다른 칩, I/O 디바이스 등) 사이에 전기적 연결을 제공할 수 있다. CPU 인터커넥트 층(214)은 하나 이상의 인터커넥트 구조, 예를 들어 하나 이상의 수직 콘택 구조(216)와 하나 이상의 횡방향 전도성 라인(218)을 포함할 수 있다. 콘택 구조(216)와 전도성 라인(218)은 어떤 적합한 유형의 인터커넥트, 예컨대 MOL(middle-of-line) 인터커넥트와 BEOL(back-end-of-line) 인터커넥트를 폭넓게 포함할 수 있다. CPU 칩(101) 내의 콘택 구조(216)와 전도성 라인(218)은 텅스텐(W), 코발트(Co), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니켈, 실리사이드(WSix, CoSix, NiSix, AlSix 등), 또는 이들의 임의의 조합과 같은 어떤 적합한 전도성 재료를 포함할 수 있다. 전도성 재료는 화학 기상 증착(chemical vapor deposition, CVD), 플라즈마 향상 CVD(plasma-enhanced CVD, PECVD), 물리 기상 증착(PVD), 원자층 증착(atomic layer deposition, ALD), 전기 도금, 무전해 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 증착될 있다.
CPU 인터커넥트 층(214)은 절연층(220)을 더 포함할 수 있다. CPU 인터커넥트 층(214)의 절연층(220)은 절연 재료, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 도핑된 실리콘 산화물(예컨대, F- , C-, N- 또는 H-도핑된 산화물), 테트라에톡시실란(tetraethoxysilane, TEOS), 폴리이미드, 스핀-온-글라스(spin-on-glass, SOG), 다공성 SiCOH와 같은 저유전율(low-k) 유전체 재료, 실세스퀴옥산(silsesquioxan), 또는 이들의 임의의 조합을 포함할 수 있다. 절연 재료는 CVD, PVD, PECVD, ALD, 고밀도 플라즈마 CVD(high-density-plasma CVD, HDP-CVD), 스퍼터링, 스핀 코팅 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 증착될 수 있다.
도 2에서, 2개의 전도성 레벨(222)("금속 레벨"이라고도 함)이 예로 도시되어 있고, 각각의 금속 레벨(222)은 콘택 구조(216)와, CPU 기판(202)으로부터 동일한 거리에 위치하는 동일한 금속 레벨의 전도성 라인(218)이 있는 전도성 라인(218)을 포함한다. CPU 칩(101)에 대한 금속 레벨(222)의 수는 제한되지 않으며 CPU 성능을 위해 최적화된 어떤 수일 수 있다.
CPU 인터커넥트 층(214)은 금속 레벨(222)을 CPU 칩(101)의 하부로부터 상부로 적층하여 형성될 수 있다. 도 2의 CPU 칩(101)의 예에서, 하부 금속 레벨(222-1)이 먼저 형성될 수 있고, 그런 다음 상부 금속 레벨(222-2)이 하부 금속 레벨(222-1) 위에 형성될 수 있다. 각각의 금속 레벨(222)의 제조는, 금속 레벨에 필요한 두께로 절연층(220)의 일부를 배치하고, 포토리소그래피와 건식/습식 식각을 이용하여 절연층(220)의 일부를 패터닝하여 콘택 구조(216)와 전도성 라인(218)에 대한 콘택 홀을 형성하며, 전도성 재료를 배치하여 콘택 구조(216)와 전도성 라인(218)에 대한 콘택 홀을 채우고, 및 화학 기계 연마(CMP) 또는 응답성 이온 식각과 같은 평탄화 공정을 이용하여 콘택 홀 외부의 과도한 전도성 재료를 제거하는 것을 포함할 수 있지만 이에 제한되지 않는다.
일부 실시예에서, 최상부 전도성 라인(218)은 CPU 칩(101)의 상부 표면(223)과 동일 평면에 있고, 최상부 전도성 라인(218)은 다른 칩 또는 외부 디바이스 위의 전도성 라인에 직접 연결될 수 있다.
일부 실시예에서, 최상부 전도성 라인(218)은 절연층(220) 내부에 매립되고, 전도성 라인(218) 상부의 절연 재료는 운송 또는 취급 중에 스크래치 보호를 제공한다. 금속 VIA를 형성함으로써 또는 단순하게 건식/습식 식각을 이용하여 절연층(220)을 다시 식각함으로써 최상부 전도성 라인(218)으로의 전기적 연결을 나중에 구축할 수 있다
도 3은 본 개시의 일부 실시예에 따른 특정 공정 단계에서 예시적인 CPU 칩(300)의 단면을 도시하고 있다. CPU 칩(300)은 CPU 칩(101)의 상부에 배치된 접합층(324)을 포함한다. CPU 칩(300)은 또한 복수의 CPU 인터커넥트 VIA(105)를 포함하고, CPU 인터커넥트 VIA(105)는 접합층(324)를 통해 절연층(220)으로 연장되어 CPU 칩(101)의 전도성 라인(218)과의 전기적 접촉을 형성한다.
접합층(324)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 임의의 조합과 같은 유전체 재료를 포함할 수 있다. 접합층(324)은 또한 접착 재료, 예를 들어 에폭시 수지, 폴리이미드, 건조 필름, 감광성 중합체 등을 포함할 수 있다. 접합층(324)은 CVD, PVD, PECVD, ALD, 고밀도-플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다.
CPU 인터커넥트 VIA(105)는 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 티타늄(Ti), 알루미늄(Al), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속, 또는 이들의 임의의 조합을 포함할 수 있다. CPU 인터커넥트 VIA(105)의 금속은 화학 기상 증착(CVD), 플라즈마 향상 CVD(PECVD), 물리 기상 증착(PVD), 원자층 증착(ALD), 전기 도금, 무전해 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 배치될 수 있다.
CPU 인터커넥트 VIA(105)의 제조 공정은 포토리소그래피, 습식/건식 식각, 평탄화(예를 들어, CMP 또는 RIE 에치백(RIE etch-back)) 등을 더 포함할 수 있지만 이에 제한되지 않는다.
도 4a는 본 개시의 일부 실시예에 따른 예시적인 DRAM 칩(103)의 단면을 도시하고 있다. DRAM 칩(103)은 DRAM 기판(402), DRAM 주변 디바이스(도시되지 않음), DRAM 메모리 셀, 및 DRAM 인터커넥트 층(414)을 포함한다. DRAM 기판(402)은 CPU 기판(202)과 유사할 수 있다. DRAM 인터커넥트 층(414)은 CPU 인터커넥트 층(214)과 유사할 수 있고 유사한 재료와 유사한 공정을 이용하여 형성될 수 있다. 예를 들어, DRAM 인터커넥트 층(414)의 인터커넥트 구조(예컨데, 콘택 구조(416)와 전도성 라인(418))와 절연층(420)은 각각 CPU 인터커넥트 층(214)의 인터커넥트 구조(예컨대, 콘택 구조(216)와 전도성 라인(218))와 절연층(220)과 유사하다.
일부 실시예에서, DRAM 주변 디바이스는 트랜지스터, 다이오드, 커패시터, 저항 등과 같은 임의의 능동 및/또는 수동 반도체 디바이스를 포함할 수 있다. 복수의 DRAM 주변 디바이스는 적합한 디지털, 아날로그, 및/또는 혼합 신호 주변 회로를 형성하여 DRAM 칩(103)의 동작을 지원할 수 있다. 예를 들어, 주변 회로는 페이지 버퍼, 디코더(예를 들어, 행 디코더와 열 디코더), 검출 증폭기, 드라이버, 전하 펌프, 타이밍 및 콘트롤, 및 유사 회로를 포함할 수 있다. DRAM 주변 디바이스는 CPU 디바이스(204)와 유사할 수 있고 유사한 공정을 이용하여 형성될 수 있다.
복수의 DRAM 메모리 셀은 저장 기능을 제공하는 DRAM 칩의 코어 영역인 DRAM 메모리 어레이로서 배열될 수 있다. 각각의 DRAM 메모리 셀은 DRAM 디바이스(404)와 DRAM 커패시터(430)를 포함한다. DRAM 디바이스(404)는 CPU 디바이스(204)와 유사할 수 있고 또한 임의의 적합한 반도체 디바이스, 예를 들어 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET)를 포함할 수 있다. N형 MOSFET은 흔히 액세스 트랜지스터로서 DRAM 메모리 셀에 구현된다. 도 4에서, MOSFET은 DRAM 디바이스(404)의 예로 도시되어 있다.
CPU 디바이스(204)와 유사하게, DRAM 디바이스(404)는 또한 얕은 트렌치 절연(shallow trench isolation)으로 둘러싸여 있는 능동 디바이스 영역, n형 또는 p형 도핑으로 능동 디바이스 영역에 형성된 웰(well), 게이트 유전체, 게이트 도체, 및/또는 게이트 하드 마스크를 포함하는 게이트 스택(408)을 포함할 수 있지만 이에 제한되지 않는다. DRAM 디바이스(404)는 또한 게이트 스택의 각각의 면에 위치하는 드레인 연장 및/또는 할로 영역, 게이트 스페이서(410), 및 소스/드레인(412)을 포함할 수 있다. CPU 디바이스(204)는 소스/드레인의 맨 윗 부분에 실리사이드 콘택 영역을 더 포함할 수 있다. 단순화를 위해, 도 4에는 RAM 디바이스(404)의 STI, 웰, 연장/할로, 및 실리사이드 콘택 영역이 도시되어 있지 않다. 다른 공지된 디바이스도 DRAM 기판(402) 위에 형성될 수 있다. DRAM 디바이스(204)의 구조와 제조 방법은 다른 디바이스 성능을 위해 수정(예를 들어, 치수, 두께, 도펀트/농도 등)이 있는 CPU 디바이스(204)와 유사할 수 있다.
DRAM 디바이스(404)는 (도 4에 도시된 바와 같이) 평면 능동 디바이스 영역을 가진 DRAM 기판(402) 위에 형성될 수 있고, MOSFET의 채널과 전류 흐름의 방향이 DRAM 기판(402)의 상부 표면에 평행하다. 일부 실시예에서, DRAM 디바이스(404)는 또한 3D 능동 디바이스 영역, 예를 들어 수직 MOSFET 또는 게이트-올-어라운드 MOSFET(gate-all-around MOSFET)이 있는 DRAM 기판(402) 위에 형성될 수 있고, MOSFET의 게이트 스택은 실리콘 기둥 주위를 둘러싸고, 전류 흐름 방향은 DRAM 기판(402)에 수직이다. 수직 MOSFET과 게이트-올-어라운드 MOSFET 디바이스에 대한 구조와 방법은 당업자에게 공지되어 있고 본 개시에서 더 이상 논의하지 않는다.
일부 실시예에서, DRAM 칩(103)의 DRAM 커패시터(430)는 2개의 커패시터 전극(434) 사이에 개재된 커패시터 유전체층(432)을 포함할 수 있다. 캐패시터 유전체층(432)은 임의의 적합한 유전체 재료, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 또는 이들의 임의의 조합을 포함할 수 있다. 캐패시터 유전체층(432)은 또한 고유전율 유전체 재료, 예를 들어 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 란탄 산화물, 또는 이들의 임의의 조합을 포함할 수 있다. 커패시터 유전체층(432)은 열 산화, CVD, PVD, PECVD, LPCVD, 스퍼터링, MOCVD, ALD, 또는 이들의 임의의 조합과 같은 어떤 적절한 방법에 의해 배치될 수 있다. 커패시터 전극(434)은 임의의 적절한 전도성 재료, 예를 들어 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 및/또는 이들의 임의의 조합을 포함한다. 금속 또는 금속 화합물은 CVD, PVD, PECVD, 스퍼터링, 열 증착, e빔 증착, MOCVD, 및/또는 ALD와 같은 적절한 증착 방법을 이용하여 배치될 수 있다.
일부 실시예에서, 최상부 전도성 라인(418)은 DRAM 칩(103)의 상부면(423)과 동일 평면에 있으며, 최상부 전도성 라인(418)은 다른 칩 또는 외부 디바이스 위의 전도성 라인에 직접 연결될 수 있다.
일부 실시예에서, 최상부 전도성 라인(418)은 절연층(420) 내부에 매립되고, 전도성 라인(418) 위의 절연 재료는 운송 또는 취급 중에 스크래치 보호를 제공한다. 금속 VIA를 형성함으로써 또는 단순히 건식/습식 식각을 이용하여 절연층(420)을 다시 식각함으로써 최상부 전도성 라인(418)으로의 전기적 연결을 구축할 수 있다.
도 4b는 본 개시의 일부 실시예에 따른 특정 공정 단계에서 예시적인 DRAM 칩(400)의 단면을 도시하고 있다. DRAM 칩(400)은 DRAM 칩(103), DRAM 칩(103) 위에 배치된 접합층(424), 및 DRAM 칩(103)용으로 형성되는 복수의 DRAM 인터커넥트 VIA(107)를 포함한다. DRAM 접합층(424)과 인터커넥트 VIA(107)의 구조 및 제조 방법은 각각 CPU 접합층(324)과 인터커넥트 VIA(105)의 구조 및 제조 방법과 유사하다.
DRAM 칩(103)은 데이터의 각각의 비트를 충전되거나 또는 방전될 수 있는 DRAM 커패시터(430)에 저장한다. DRAM 메모리 셀이 일반적으로 하나의 DRAM 커패시터(430)와 하나의 DRAM 디바이스(404)(예를 들어, n형 MOSFET을 사용하는 액세스 트랜지스터)를 포함한다. RAM의 메모리 셀은 일반적으로, 워드 라인(word line)이 DRAM 디바이스(404)의 게이트 전극에 연결되고 또한 비트 라인이 DRAM 디바이스(404)의 드레인에 연결되는 직사각형 어레이로 배열된다.
휘발성 메모리로서, DRAM은 DRAM 커패시터(430)의 저장 비트를 유지하기 위해 데이터 비트를 주기적으로 다시 기입한다. 하지만, 정적 랜덤 액세스 메모리(Static Random Access Memory, SRAM) 셀의 4개 또는 6개의 트랜지스터에 비해, DRAM 메모리 셀은 훨씬 단순하고 작다. 이로 인해 DRAM이 매우 높은 밀도에 도달할 수 있으므로, 비트당 DRAM을 훨씬 저렴하게 만들 수 있다. 따라서 DRAM은 저비용 및 고용량 메모리가 필요한 디지털 전자 제품에 널리 사용된다. DRAM의 가장 큰 적용 중 하나가 마이크로프로세서(예를 들어, CPU와 GPU)의 주 메모리이다.
전통적으로, DRAM 칩은 패키징 중에 CPU 칩에 와이어 본딩된다. 칩 안의 I/O의 개수가 증가함에 따라, CPU 칩 위에 DRAM 칩을 적층하는 것(또는 그 반대)이 점점 더 어려워진다. 스루-실리콘-비아(through-silicon-via, TSV)는 더 큰 인터커넥트 밀도를 제공할 가능성이 있다. 하지만, 기존 BEOL Cu VIA에 비해 TSV가 상대적으로 크다. 또한, 접촉 피치가 점점 작아짐에 따라, 접합 후 언더필(underfill)이 극도로 어려워진다.
본 개시의 일부 실시예에 따르면, DRAM 칩(103)은 하이브리드 접합 기술을 이용하여 CPU 칩(101)에 접합될 수 있다.
도 5는 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(500)의 단면을 도시하고 있다. 3D IC 디바이스(500)는 도 1의 3D IC 디바이스(100)의 예를 도시하고 있으며, DRAM 칩(103)은 CPU/DRAM 인터커넥트 VIA(105/107)를 통해 CPU 칩(101)과 접합되어 CPU 칩(101)과 전기적으로 연결될 수 있다.
일부 실시예에서, 3D IC 디바이스(500)는 CPU 인터커넥트 층(214)의 절연층(220)과 DRAM 인터커넥트 층(414)의 절연층(420) 사이에 형성된 접합 인터페이스(536)를 포함할 수 있다. 인터커넥트 VIA(105/107)는 접합 인터페이스(526)에서 결합되어 CPU 인터커넥트 층(214)의 임의의 전도성 라인(218)이나 콘택 구조(216)와 DRAM 인터커넥트 층(414)의 임의의 전도성 라인(418)이나 콘택 구조(416)를 전기적으로 연결할 수 있다. 이와 같이, CPU 칩(101)과 DRAM 칩(103)은 전기적으로 연결될 수 있다.
일부 실시예에서, 3D IC 디바이스(500)는 CPU 칩(300)의 접합층(324)과 DRAM 칩(400)의 접합층(424) 사이에 형성된 접합 인터페이스(536)를 포함할 수 있다. 이 예에서, 인터커넥트 VIA(105/107)은 접합층(324/424)을 통해 각각 연장되고 또한 CPU 인터커넥트 층(214)의 임의의 전도성 라인(218)이나 콘택 구조(216)와 DRAM 인터커넥트 층(414)의 전도성 라인(418)이나 콘택 구조(416) 사이의 전기적 연결을 형성한다. 이와 같이, CPU 칩(101)과 DRAM 칩(103)은 또한 전기적으로 연결될 수 있다.
접합 후에, CPU 칩(101) 위의 임의의 디바이스 또는 회로는 DRAM 칩(103) 위의 임의의 디바이스 또는 회로에 전기적으로 연결될 수 있다. 도 5는 DRAM 칩(103)이 CPU 칩(101)의 상부에 접합되는 실시예를 도시하고 있다. 일부 실시예에서, CPU 칩(101)은 DRAM 칩(103)의 상부에 접합될 수 있다.
도 6은 일부 실시예에 따른, 도 1 내지 도 5에 도시된 3D IC 디바이스를 형성하기 위한 예시적인 제조 공정(600)을 도시하고 있다. 제조 공정(600)에 도시된 작업이 소모적이지 않고, 도시된 임의의 작업 이전에, 또는 이후에, 또는 사이에 다른 작업들이 수행될 수 있다고 이해해야 한다. 일부 실시예에서, 예시적인 제조 공정(600)의 일부 공정 단계가 생략될 수 있거나 또는 단순화를 위해 본 명세서에 설명되지 않은 다른 공정 단계를 포함할 수 있다. 일부 실시예에서, 제조 방법(600)의 공정 단계들이 다른 순서로 수행될 수 있거나 및/또는 달라질 수 있다.
도 6에 도시된 바와 같이, 제조 공정(600)은 제1 기판 위에 마이크로프로세서 칩이 형성되는 공정 단계(S610)에서 시작한다. 일부 실시예에서, 마이크로프로세서 칩을 형성하는 단계는 컴퓨터 또는 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit)을 형성하는 단계를 포함한다. 일 예에서, 마이크로프로세서 칩은 CPU 디바이스(204)와 CPU 인터커넥트 층(214)을 포함하는, 도 2에 도시된 CPU 칩(101)일 수 있다. CPU 칩의 제조 공정은 CPU 칩(101)의 제조 공정과 유사할 수 있다.
일부 실시예에서, 복수의 CPU 인터커넥트 VIA가 CPU 칩(101)용으로 형성될 수 있다. CPU 인터커넥트 VIA는 도 3의 CPU 인터커넥트 VIA(105)일 수 있고, 유사한 재료로 이루어질 수 있고 유사한 공정을 이용하여 형성될 수 있다. CPU 인터커넥트 VIA는 CPU 칩(101)과 전기적으로 연결하도록 형성된다. 인터커넥트 VIA의 제조 공정은 리소그래피, 습식/건식 식각을 이용하는 트렌치 형성, 트렌치 내부에 전도성 재료를 배치하여 채우기, 및 CMP와 같은 평탄화 공정을 이용하여 트렌치 외부의 과도한 재료를 제거하는 것을 포함한다.
일부 실시예에서, 접합층이 CPU 칩(101) 위에 배치될 수 있다. 접합층은 도 3의 접합층(324)일 수 있고, 유사한 기술을 이용하여 제조될 수 있다.
공정 단계 S620에서, 제2 기판 위에 메모리 칩을 형성한다. 일부 실시예에서, 메모리 칩을 형성하는 것은 정적 랜덤 액세스 메모리, 또는 동적 랜덤 액세스 메모리, 또는 플래시 메모리를 형성하는 것을 포함한다. 일 예에서, 메모리 칩은 DRAM 주변 디바이스, DRAM 메모리 셀, 및 DRAM 인터커넥트 층(414)을 포함하는, 도 4a에 도시된 DRAM 칩(103)일 수 있다..
일부 실시예에서, DRAM 칩(103)을 위해 복수의 DRAM 인터커넥트 VIA가 형성될 수 있다. DRAM 인터커넥트 VIA는 도 4b의 DRAM 인터커넥트 VIA(107)일 수 있으며, 유사한 기술을 이용하여 형성될 수 있다.
일부 실시예에서, 접합층이 DRAM 칩(101) 위에 배치될 수 있다. 접합층은 도 4b의 접합층(424)일 수 있고, 유사한 기술을 이용하여 제조될 수 있다.
공정 단계 S630에서, DRAM 칩은 CPU 칩에 접합되어 3D IC 디바이스를 형성할 수 있고, 3D IC 디바이스는 도 5의 3D IC 디바이스(500)일 수 있다.
일부 실시예에서, 제품 설계와 제조 전략에 따라, CPU 칩(101)과 DRAM 칩(103)은 다이 레벨(예를 들어, 다이-다이, 또는 칩-칩)에서 또는 웨이퍼 레벨(예를 들어, 웨이퍼-웨이퍼 또는 웨이퍼-칩)에서 함께 접합될 수 있다. 웨이퍼 레벨에서의 접합은, CPU 칩(101)이 있는 제1 기판 상의 모든 다이/칩이 DRAM 칩(103)이 있는 제2 기판과 동시에 결합될 수 있는 높은 처리량을 제공할 수 있다. 웨이퍼 접합 후, 개별적인 3D IC 디바이스(500)가 다이싱될 수 있다. 한편, 다이싱 및 다이 테스트 이후 다이 레벨에서의 접합이 수행될 수 있고, CPU 칩(101)과 DRAM 칩(103)의 기능 다이를 먼저 선택하고 나서 이들을 접합하여 3D IC 디바이스(100)를 형성함으로써, 3D IC 디바이스(500)의 수율을 더 높일 수 있다.
일부 실시예에서, DRAM 칩(103)은 거꾸로 뒤집혀서 CPU 칩 위에 위치할 수 있다(또는 그 반대로도 마찬가지이다). DRAM 칩(103)의 DRAM 인터커넥트 층(414)은 CPU 칩(101)의 CPU 인터커넥트 층(214)과 정렬될 수 있다.
일부 실시예에서, DRAM 인터커넥트 층(414)을 CPU 인터커넥트 층(214)과 정렬시키는 것은, DRAM 칩(103)의 DRAM 인터커넥트 VIA(107)를 CPU 칩(101)의 대응하는 CPU 인터커넥트 VIA(105)와 정렬시킴으로써 수행된다. 결과적으로, 대응하는 인터커넥트 VIA는 접합 인터페이스(536)에서 연결될 수 있고, DRAM 칩(103)은 CPU 칩(101)에 전기적으로 연결될 수 있다.
일부 실시예에서, CPU 칩(101)과 DRAM 칩(103)은 하이브리드 접합에 의해 결합될 수 있다. 하이브리드 접합, 특히 금속/유전체 하이브리드 접합은 동시에 금속-금속 접합과 유전체-유전체 접합을 얻는 직접 접합 기술(예를 들어, 솔더 또는 접착제와 같은 중간층을 사용하지 않고 표면들 간에 접합을 형성하는 기술)일 수 있다. 도 1과 도 5에 도시된 바와 같이, DRAM 칩(103)은 CPU 칩(103)과 접합되어 접합 인터페이스(536)를 형성할 수 있다.
일부 실시예에서, 하이브리드 접합 전에 CPU 칩(101) 및/또는 DRAM 칩(103) 위에 접합층이 형성될 수 있다. 접합층은 도 3에 도시된 CPU 칩(103) 위의 접합층(324)과 도 4b의 DRAM 칩(103) 위의 접합층(424)일 수 있다. 접합층(324/424)은 유전체 재료, 예를 들어 실리콘 질화물, 또는 실리콘 질산화물, 또는 실리콘 산화물일 수 있다. 접합 인터페이스(536)에서, 금속-금속 접합 외에, 실리콘 질화물-실리콘 질화물, 또는 실리콘 산화물-실리콘 산화물, 또는 실리콘 질화물-실리콘 산화물 사이에도 접합이 일어날 수 있다. 일부 실시예에서, 접합층은 또한 접합 강도를 개선하는 접착 재료, 예를 들어 에폭시 수지, 폴리이미드, 건조 필름 등을 포함할 수 있다.
일부 실시예에서, 처리 공정을 사용하여 접합 인터페이스(536)에서 접합 강도를 높일 수 있다. 절연층(220/420)의 표면들이 화학적 결합을 형성할 수 있도록, 처리 공정은 DRAM 인터커넥트 층(414)과 CPU 인터커넥트 층(214)의 표면들을 준비한다. 처리 공정은 예를 들어, 플라즈마 처리(예를 들어, 플라즈마를 함유한 F, 또는 Cl, 또는 H로) 또는 화학적 공정(예를 들어, 포름산)을 포함할 수 있다. 일부 실시예에서, 처리 공정은 진공 또는 불활성 분위기(예를 들어, 질소 또는 아르곤 사용)에서 약 250℃ ~ 약 600℃의 온도로 (예를 들어, 질소 또는 아르곤과 함께) 수행될 수 있는 열 공정을 포함할 수 있다. 열 공정은 CPU 인터커넥트 VIA(105)와 DRAM 인터커넥트 VIA(107) 사이에 금속 상호 확산(metal inter-diffusion)을 유발할 수 있다. 결과적으로, 인터커넥트 VIA의 대응하는 쌍에 있는 금속 재료들이 서로 혼합되거나 또는 접합 후에 합금을 형성할 수 있다.
일부 실시예에서, 제1 및/또는 제2 기판은 접합 후에 얇아질 수 있다. 일부 실시예에서, 핸들 웨이퍼(예를 들어, 유리, 또는 플라스틱, 또는 실리콘)는 박형화 공정 전에 제1 기판이나 제2 기판에 부착될 수 있다. 일부 실시예에서, 기판 박형화 공정은 그라인딩, 건식 식각, 습식 식각, 및 화학 기계 연마(chemical mechanical polishing, CMP) 중 하나 이상을 포함할 수 있다.
이제, 도 7 내지 도 15를 참조하여 본 개시의 제2 실시예의 예에 대해 설명할 것이다.
도 7은 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(700)를 개략적으로 나타내는 도면이다. 3D IC 디바이스(700)는 마이크로프로세서 칩, 제1 메모리 칩, 및 제2 메모리 칩을 포함할 수 있다. 일부 실시예에서, 마이크로프로세서 칩은 임의의 적합한 마이크로프로세서, 예를 들어 컴퓨터 또는 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit, CPU)일 수 있다. 일 예에서, 마이크로프로세서 칩은 도 1 내지 도 3에 도시된 마이크로프로세서 칩(101)과 유사할 수 있고 CPU 칩(101)이라고도 한다. 일부 실시예에서, 제1 메모리 칩은 임의의 휘발성 메모리, 예를 들어 정적 랜덤 액세스 메모리(static random-access memory, SRAM) 또는 동적 랜덤 액세스 메모리(dynamic random-access memory, DRAM)일 수 있다. 일 예에서, 제1 메모리 칩은 도 1, 도 4a, 및 도 4b에 도시된 메모리 칩(103)과 유사할 수 있고 DRAM 칩(103)이라고도 한다. 일부 실시예에서, 제2 메모리 칩은 임의의 적합한 비휘발성 메모리, 예컨대 상변화 메모리(phase change memory), 자기 랜덤 액세스 메모리, 플래시 메모리 등일 수 있다. 일 예에서, 제2 메모리 칩은 NAND 플래시 메모리일 수 있고 NAND 칩(740)이라고 한다.
제1 실시예의 CPU칩으로서 도 1과 도 3에 도시된 CPU 칩과 유사하게, CPU 칩(101)은 복수의 CPU 인터커넥트 VIA(105)를 포함한다. NAND 칩(740)은 또한 복수의 NAND 인터커넥트 VIA(742)를 포함한다. DRAM 칩(103)은 각각 DRAM 칩(103)의 상부면과 하부면에 복수의 DRAM 인터커넥트 VIA(107f, 107b)를 포함한다. 칩의 "상부"면을 기능 소자(예들 들어, 트랜지스터, 다이오드 등)가 제조되는 면이라 한다. 칩의 "하부"면은 상부면과 반대이다.
하이브리드 접합을 통해, NAND 칩(740), DRAM 칩(103), 및 CPU(101)를 함께 결합하여 3D IC 디바이스(700)를 형성할 수 있다. DRAM 칩(103)과 CPU 칩(101)은 CPU/DRAM 인터커넥트 VIA(105/107b)를 통해 함께 전기적으로 연결될 수 있고, DRAM 칩(103)과 NAND 칩(740)은 DRAM/NAND 인터커넥트 VIA(107f/742)를 통해 함께 전기적으로 연결될 수 있다.
도 8은 본 개시의 일부 실시예에 따른 특정 공정 단계에서 예시적인 DRAM 칩(800)의 단면을 도시하고 있다. DRAM 칩(800)은 도 4b에 도시된 DRAM 칩(400)과 유사할 수 있고, DRAM 칩(400)은 DRAM 칩(103), DRAM 칩(103) 위에 배치된 접합층(424), 및 DRAM 칩(103)의 상부면에 형성된 복수의 DRAM 인터커넥트 VIA(107f)를 포함한다.
일부 실시예에서, DRAM 칩(800)은 또한 DRAM 기판 콘택(844)을 포함한다. DRAM 기판 콘택(844)은 콘택 구조(416)와 유사한 재료 및 공정을 이용하여 형성될 수 있다. DRAM 기판 콘택(844)은 DRAM 기판(402)에 전기적 연결을 제공할 수 있다. 일부 실시예에서, 콘택 구조(416)와 전도성 라인(418)이 있는 복수의 금속 레벨이 기판 콘택(844)과 연결될 수 있다.
일부 실시예에서, DRAM 기판(402)은 DRAM 디바이스(404) 제조 전에 양면 연마될 수 있다. 이 예에서, DRAM 기판(402)은 고품질 반도체 디바이스를 위한 매끄러운 표면을 제공하도록 연마되어 처리된 상부와 하부 측의 표면을 포함한다. 일부 실시예에서, DRAM 기판(402)은 표준 웨이퍼 두께(실리콘 기판의 경우 약 700μm)에서 후속 구조를 지지하기에 충분히 기계적으로 강한 두께, 예를 들어 200mm 실리콘 웨이퍼의 경우 약 200μm 두께로 얇아질 수 있다.
도 9는 본 개시의 일부 실시예에 따른 특정 공정 단계에서 예시적인 NAND 칩(900)의 단면을 도시하고 있다. NAND 칩(900)은 NAND 칩(740), NAND 칩(740) 위에 배치된 접합층(924), 및 복수의 NAND 인터커넥트 VIA(742)를 포함할 수 있고, NAND 인터커넥트 VIA(742)는 접합층(924)을 통해 연장되어 NAND 칩(740)과의 전기적 연결을 형성한다.
NAND 칩(740)은 NAND 기판(902), 주변 디바이스(도시되지 않음), NAND 메모리 셀, 및 NAND 인터커넥트 층(914)을 포함할 수 있다. NAND 기판(902)은 CPU 기판(202)과 유사할 수 있다. NAND 인터커넥트 층(914)은 CPU 인터커넥트 층(214)과 유사하고, 유사한 재료 및 유사한 공정을 이용하여 형성될 수 있다. 예를 들어, NAND 인터커넥트 층(914)의 인터커넥트 구조(예를 들어, 콘택 구조(916) 및 전도성 라인(918))와 절연층(920)은 각각 CPU 인터커넥트 층(214)의 인터커넥트 구조(예를 들어, 콘택 구조(216) 및 전도성 라인(218))와 절연층(220)과 유사하다.
일부 실시예에서, NAND 주변 디바이스는 트랜지스터, 다이오드, 커패시터, 저항 등과 같은 임의의 능동 및/또는 수동 반도체 디바이스를 포함할 수 있다. 복수의 NAND 주변 디바이스는 적절한 디지털, 아날로그, 및/또는 혼합 신호 주변 회로를 형성하여 NAND 칩(740)의 동작을 지원할 수 있다. 예를 들어, 주변 회로는 페이지 버퍼, 디코더(예를 들어, 행 디코더와 열 디코더), 감지 증폭기, 드라이버, 전하 펌프(charge pump), 및 타이밍 및 컨트롤, 및 유사 회로를 포함할 수 있다. NAND 주변 디바이스는 CPU 디바이스(204)와 유사할 수 있고 유사한 공정을 이용하여 형성될 수 있다.
x축과 y 축이 도 9에 추가되어 NAND 칩(900)의 구성 요소들의 공간적 관계를 추가로 나타낸다는 것을 유의해야 한다. 기판(902)은 x-방향(가로 방향 또는 폭 방향)으로 횡으로 연장되는 2개의 횡방향 표면(예를 들어, 상부 표면과 하부 표면)을 포함한다. 본 명세서에서 사용된 바와 같이, 하나의 구성 요소(예를 들어, 층 또는 디바이스)가 반도체 디바이스(예를 들어, NAND 칩(900))의 다른 구성 요소 (예를 들어, 층 또는 디바이스) 위에 있거나 또는 아래에 있는지 여부가, 기판이 y-방향으로 반도체 소자의 가장 낮은 평면에 위치할 때 y-방향(수직 방향 또는 두께 방향)으로 반도체 소자의 기판(예를 들어, 기판(902))에 대해 결정된다. 공간적 관계를 설명하는 동일한 개념이 본 개시 전체에 걸쳐 동일하게 적용된다.
일부 실시예에서, NAND 칩(740)은, NAND 메모리 셀이 NAND 메모리 스트링(946)을 포함하는 3D NAND 플래시 메모리일 수 있다. NAND 메모리 스트링(946)은 복수의 도체층(948)과 유전체층(950) 쌍을 통해 연장된다. 본 명세서에서는 복수의 도체/유전체층 쌍을 "교번 도체/유전체 스택(alternating conductor/dielectric stack)(952)"이라고 한다. 교번 도체/유전체 스택(952) 내의 도체층(948)과 유전체층(950)은 수직 방향으로 번갈아 나타난다. 다르게 말하면, 교번 도체/유전체 스택(952)의 맨위에 또는 바닥에 있는 것들을 제외하고, 각각의 도체층(948)은 양쪽의 2개의 유전체층(950) 사이에 끼워넣어질 수 있고, 각각의 유전체층(950)은 양쪽의 2개의 도체층(948)에 사이에 끼워넣어질 수 있다. 도체층(948) 각각은 동일한 두께를 가지고 있거나 또는 다른 두께를 가지고 있을 수 있다. 유사하게, 유전체층(950) 각각은 동일한 두께를 가지고 있거나 또는 다른 두께를 가지고 있을 수 있다. 일부 실시예에서, 교번 도체/유전체 스택(952)은 도체/유전체층 쌍과 다른 재료 및/또는 두께의 더 많은 도체층이나 더 많은 유전체층을 포함한다. 도체층(948)은 전도체 재료, 예컨대 W, Co, Cu, Al, Ti, Ta, TiN, TaN, Ni, 도핑된 실리콘, 실리사이드(예를 들어, NiSix, WSix, CoSix, TiSix) 또는 이들의 임의의 조합을 포함할 수 있다. 유전체층(950)은 유전체 재료, 예컨대 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 질산화물, 또는 이들의 임의의 조합을 포함할 수 있다.
도 9에 도시된 바와 같이, 각각의 NAND 메모리 스트링(946)은 반도체 채널(954)과 메모리 필름(956)을 포함할 수 있다. 일부 실시예에서, 반도체 채널(954)은 비정질 실리콘, 폴리실리콘, 또는 단결정 실리콘과 같은 실리콘을 포함한다. 일부 실시예에서, 메모리 필름(956)은 터널링층, 저장층("전하 트랩/저장층"으로도 알려져 있음), 및 차단층을 포함하는 복합층이다. 각각의 NAND 메모리 스트링(946)은 실린더 형상(예를 들어, 기둥 형상)일 수 있다. 일부 실시예에 따르면, 반도체 채널(954), 터널링층, 저장층, 및 차단층이 기둥의 중심에서 외면을 향하는 방향을 따라 순차적으로 배열된다. 터널링층은 실리콘 산화물, 또는 실리콘 질화물, 또는 이들의 임의의 조합을 포함할 수 있다. 차단층은 실리콘 산화물, 또는 실리콘 질화물, 또는 고유전율(high-k) 유전체, 또는 이들의 임의의 조합을 포함할 수 있다. 저장층은 실리콘 질화물, 또는 실리콘 산질화물, 또는 실리콘, 또는 이들의 임의의 조합을 포함할 수 있다. 일부 실시예에서, 메모리 필름(956)은 ONO 유전체(예를 들어, 실리콘 산화물을 포함하는 터널링층, 실리콘 질화물을 포함하는 저장층, 및 실리콘 산화물을 포함하는 차단층)을 포함한다.
일부 실시예에서, NAND 메모리 스트링(946)은 복수의 제어 게이트(각각 NAND 메모리 스트링(946)에 대한 워드 라인의 일부임)를 더 포함한다. 교번 도체/유전체 스택(952) 내의 각각의 도체층(948)은 NAND 메모리 스트링(946)의 각각의 메모리 셀에 대한 제어 게이트의 역할을 할 수 있다. 도 9에 도시된 바와 같이, NAND 메모리 스트링(946)은 NAND 메모리 스트링(946)의 하단에 하부 셀렉트 게이트(lower select gate)(958)(예를 들어, 소스 셀렉트 게이트)를 포함할 수 있다. NAND 메모리 스트링(946)은 또한 NAND 메모리 스트링(946)의 상단에 상부 셀렉트 게이트(960)(예를 들어, 드레인 셀렉트 게이트)를 포함할 수 있다. 본 명세서에서 사용된 바와 같이, 구성 요소(예를 들어, NAND 메모리 스트링(946))의 "상단"은 y-방향으로 NAND 기판(902)으로부터 더 멀리 떨어져 있는 단부이고, 구성 요소(예를 들어, NAND 메모리 스트링(946))의 "하단"은 y-방향으로 NAND 기판(902)에 더 까까운 단부이다. 도 9에 도시된 바와 같이, 각각의 NAND 메모리 스트링(946)에 대해, 드레인 셀렉트 게이트(960)는 소스 셀렉트 게이트(958) 위에 있을 수 있다. 일부 실시예에서, 셀렉트 게이트(958/960)는 도체 재료, 예컨대 W, Co, Cu, Al, 도핑된 실리콘, 실리사이드, 또는 이들의 임의의 조합을 포함한다.
일부 실시예에서, NAND 칩(740)은 NAND 메모리 스트링(946)의 반도체 채널(954)의 하단에 에피택셜 층(962)을 포함한다. 에피택셜 층(962)은 실리콘과 같은 반도체 재료를 포함할 수 있다. 에피택셜 층(962)은 NAND 기판(902) 위의 반도체 층(964)으로부터 에피택셜 성장(epitaxially grow)될 수 있다. 반도체층(964)은 도핑되거나, 또는 (두께 방향 및/또는 폭 방향으로) 부분적으로 도핑되거나, 또는 p형 또는 n형 도펀트에 의해 완전히 도핑될 수 있다. 각각의 NAND 메모리 스트링(946)에 대해, 에피택셜 층(962)을 본 명세서에서 "에피택셜 플러그"라고 한다. 각각의 NAND 메모리 스트링(946)의 하단에 있는 에피택셜 플러그(962)는 반도체 채널(954)과 반도체층(964)의 도핑된 영역 모두와 접촉할 수 있다. 에피택셜 플러그(962)는 NAND 메모리 스트링(946)의 하단에서 하부 셀렉트 게이트(958)의 채널 역할을 할 수 있다.
일부 실시예에서, 어레이 디바이스는 계단 구조 영역에 복수의 워드 라인 콘택(966)을 더 포함한다. 각각의 워드 라인 콘택(966)은 교번 도체/유전체 스택(952) 내의 대응하는 도체층(948)과의 전기적 접촉을 형성하여 메모리 셀을 개별적으로 제어할 수 있다. 워드 라인 콘택(966)은 콘택 홀의 건식/습식 식각에 의해 형성될 수 있고, 이어서 도체, 예를 들어 W, Ti, TiN, Cu, TaN, Al, Co, Ni, 또는 이들의 임의의 조합으로 채워질 수 있다.
도 9에 도시된 바와 같이, NAND 칩(740)은 또한 NAND 메모리 스트링(946)의 상부에 형성된 비트 라인 접촉부(968)를 포함하여 NAND 메모리 스트링(946)의 반도체 채널(954)에 개별적인 접근을 제공한다.
워드 라인 콘택(966)과 비트 라인 콘택(968)에 연결된 전도성 라인은 NAND 칩(740)의 워드 라인과 비트 라인을 형성한다. 일반적으로 워드 라인과 비트 라인은 서로 수직으로(예를 들어, 각각 행과 열로) 배치되어 메모리의 "어레이"를 형성한다.
일부 실시예에서, NAND 칩(900)은 또한 NAND 기판 콘택(944)을 포함한다. NAND 기판 콘택(944)은 콘택 구조(916)와 유사한 재료 및 공정을 이용하여 형성될 수 있다. NAND 기판 콘택(944)은 NAND 칩(900)의 상부 표면(900t)으로부터 NAND 인터커넥트 VIA(742)를 통해 NAND에 전기적 연결을 제공할 수 있다. 일부 실시예에서, 콘택 구조(916)와 전도성 라인(918)이 있는 복수의 금속 레벨이 기판 콘택(944)을 연결하는 데 사용될 수 있다.
도 10은 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(1000)의 단면을 도시하고 있다. 3D IC 디바이스(1000)는 DRAM 칩(103)과 NAND 칩(740)을 포함하고, 도 5의 3D IC 디바이스(500)에 사용된 구조 및 방법과 유사하게, NAND 칩(740)은 DRAM 칩(103)과 접합될 수 있다. 다이/칩 레벨에서 또는 웨이퍼 레벨에서 NAND 칩(740)과 DRAM 칩(103)을 함께 접합하여 3D IC 디바이스(1000)를 형성할 수 있다. NAND 인터커넥트 VIA(742)와 DRAM 인터커넥트 VIA(107f)는 접합 후 전기적 연결을 형성할 수 있다.
일부 실시예에서, 3D IC 디바이스(1000)는 DRAM 인터커넥트 층(414)의 절연층(420)과 NAND 인터커넥트 층(914)의 절연층(920) 사이에 형성된 제1 접합 인터페이스(1070)를 포함할 수 있다. 인터커넥트 VIA(107f/742)는 제1 접합 인터페이스(1070)에서 결합되어 DRAM 인터커넥트 층(414)의 전도성 라인(418)/콘택 구조(416)를 NAND 인터커넥트 층(914)의 전도성 라인(918)/콘택 구조(916)와 전기적으로 연결한다. 이와 같이, DRAM 칩(103)과 NAND 칩(740)은 전기적으로 연결될 수 있다.
일부 실시예에서, 3D IC 디바이스(1000)는 DRAM 칩(800)의 접합층(424)과 NAND 칩(900)의 접합층(924) 사이에 형성된 제1 접합 인터페이스(1070)를 포함할 수 있다. 이 예에서, 인터커넥트 VIA(107f/742)는 각각 접합층(424/924)을 통해 연장되고, 또한 DRAM 인터커넥트 층(414)의 전도성 라인(418)/콘택 구조(416)와 NAND 인터커넥트 층(914)의 전도성 라인(918)/콘택 구조(916) 사이의 전기적 연결을 형성한다. 이와 같이, DRAM 칩(103)과 NAND 칩(740) 위의 디바이스와 회로는 전기적으로 연결될 수 있다.
일부 실시예에서, 3D IC 디바이스(1000)는 DRAM 칩(103)의 전도성 라인(418)과 콘택 구조(416)에 연결된 DRAM 기판 콘택(844)을 포함할 수 있다. 일부 실시예에서, 3D IC 디바이스(1000)는 NAND 칩(740)의 전도성 라인(918)과 콘택 구조(916)에 연결된 NAND 기판 콘택(944)을 포함할 수 있다.
일부 실시예에서, 3D IC 디바이스(1000)는 DRAM/NAND 인터커넥트 VIA(107f/742) DRAM/NAND를 통해 제1 접합 인터페이스(1070)에서 NAND 기판 콘택(944)에 연결된 DRAM 기판 콘택(844)을 포함할 수 있다. 일부 실시예에서, 3D IC 디바이스(1000)는 NAND 칩(740)의 전도성 라인(918)과 콘택 구조(916)에 연결된 DRAM 기판 콘택(844)을 포함할 수 있다. 일부 실시예에서, 3D IC 디바이스(1000)는 DRAM 칩(103)의 전도성 라인(418)과 콘택 구조(416)에 연결된 NAND 기판 콘택(944)을 포함할 수 있다. 이 예에서, 전기적 연결은 제1 접합 인터페이스(1070)를 가로지른다.
접합 후에, DRAM 칩(103) 위의 어떠한 디바이스나 회로도 NAND 칩(740) 위의 어떠한 디바이스나 회로에 전기적으로 연결될 수 있다. 도 10은 NAND 칩(740)이 DRAM 칩(103)의 상부에 접합되는 실시예를 도시하고 있다. 일부 실시예에서, DRAM 칩(103)은 NAND 칩(740)의 상부에 접합될 수 있다.
도 11은 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(1100)의 단면을 도시하고 있다. 3D IC 디바이스(1100)는 (도 10의) 3D IC 디바이스(1000)의 DRAM 기판(402)에 형성된 수직 인터커넥트 구조(스루-실리콘-VIA(through-silicon-VIA, TSV)라고도 함)(1172)를 포함하고, TSV(1172)는 DRAM 기판 콘택(844)과의 전기적 연결을 형성한다.
일부 실시예에서, 전기적 연결은 DRAM 칩의 TSV(1172), DRAM 기판 콘택(844), 전도성 라인(418), 및/또는 콘택 구조(416) 사이에 형성될 수 있다. 이 예에서, DRAM 칩(103) 위의 어떠한 디바이스 또는 회로도 TSV(1172)를 통해 바닥 표면(402b)에 전기적으로 연결될 수 있다.
일부 실시예에서, TSV(1172), DRAM 기판 콘택(844), 및 DRAM/NAND 인터커넥트 VIA(107f/742) 사이에는 전기적 연결이 형성될 수 있다. 이와 같이, DRAM 칩(103)의 TSV(1172)로부터 NAND 칩(740) 위의 어떠한 디바이스나 회로까지의 전기적 연결도 NAND 칩(740)의 콘택 구조(916), 전도성 라인(918), 또는 기판 콘택(944)을 이용하는 다양한 전기적 경로를 통해 구축될 수 있다.
일부 실시예에서, TSV(1172)는 그라인딩, CMP, RIE, 습식 화학 식각 등을 이용하여 DRAM 기판(402)을 박형화 한 후 형성될 수 있다. 일부 실시예에서, 보호 필름이 DRAM 기판(402)에 대한 박형화 공정 이전에 3D IC 디바이스(1100) 위에 배치될 수 있다. 보호 필름은 포토레지스트, 폴리이미드, 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있고, 박형화 공정 이후에 제거될 수 있다.
일부 실시예에서, 3D IC 디바이스(1100)는 또한 3D IC 디바이스(1100)(도 11에 도시되지 않음)의 표면(1100t)으로부터 NAND 기판(902) 내의 스루-실리콘-VIA(TSV)(1172)를 포함할 수 있고, TSV(1172)는 NAND 기판 콘택(944)과의 전기적 연결을 형성할 수 있다. 일부 실시예에서, NAND 칩의 TSV(1172), NAND 기판 콘택(944), 전도성 라인(918), 및/또는 콘택 구조(916) 사이에는 전기적 연결이 형성될 수 있다. 이 예에서, NAND 칩(740) 위의 어떠한 디바이스 또는 회로도 TSV(1172)를 통해 표면(1100t)에 전기적으로 연결될 수 있다. 일부 실시예에서, NAND 기판(902) 내의 TSV(1172), NAND 기판 콘택(944), 및 DRAM/NAND 인터커넥트 VIA(107f/742) 사이에는 전기적 연결이 형성될 수 있다. 이와 같이, NAND 칩(740)의 TSV(1172)로부터 DRAM 칩(103) 위의 어떠한 디바이스 또는 회로까지의 전기적 연결도 DRAM 칩(103)의 콘택 구조(416), 전도성 라인(418), 또는 기판 콘택(844)을 이용하는 다양한 전기적 경로를 통해 구축될 수 있다.
도 12는 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(1200)의 단면을 도시하고 있다. 3D IC 디바이스(1200)는 도 11의 3D IC 디바이스(1100)의 바닥면(420b)에 형성되는 접합층(1224)과 복수의 DRAM 인터커넥트 VIA(107b)를 포함하고, DRAM 인터커넥트 VIA(107b)는 접합층(1224)을 통해 연장된다. 접합층(1224)과 DRAM 인터커넥트 VIA(107b)는 접합층(424)과 DRAM 인터커넥트 VIA(107f)와 유사하고, 유사한 재료와 공정으로 형성된다.
일부 실시예에서, DRAM 인터커넥트 VIA(107b)는 TSV(1172) 위에 배치되고, TSV(1172)와의 전기적 연결을 형성한다. 도 12에서, 단순화를 위해, 모든 TSV(1172)가 DRAM 인터커넥트 VIA(107b)와의 전기적 연결로서 도시되지 않는다.
도 13은 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(1300)의 단면을 도시하고 있다. 3D IC 디바이스(1300)는 (도 12에 도시된) 3D IC 디바이스(1200)와 (도 3에 도시된) CPU 칩(300)을 포함하고, 3D IC 디바이스(1200)는 제2 접합 인터페이스(1376)를 통해 CPU 칩(300)에 접합된다. CPU 칩(300) 위의 CPU 인터커넥트 VIA(105)는 3D IC 디바이스(1200) 위의 DRAM 인터커넥트 VIA(107b)와 전기적으로 접촉한다. 3D IC 디바이스(1200)와 CPU 칩(300)은 다이/칩 레벨에서 또는 웨이퍼 레벨에서 함께 접합되어 3D IC 디바이스(1300)를 형성할 수 있다.
일부 실시예에서, 3D IC 디바이스(1300)는 CPU 인터커넥트 층(214)의 절연층(220)과 3D IC 디바이스(1200)의 DRAM 기판(402) 사이에 형성된 제2 접합 인터페이스(1376)를 포함할 수 있다. 인터커넥트 VIA(107b/105)는 제2 접합 인터페이스(1376)에서 접합되어 CPU 인터커넥트 층(214)의 전도성 라인(218)/콘택 구조(216)를 3D IC 디바이스(1200)의 TSV(1172)와 전기적으로 연결할 수 있다. 이와 같이, CPU 칩(101)과 DRAM 칩(103)은 전기적으로 연결될 수 있다. CPU/DRAM 칩(101/103) 위의 TSV(1172), DRAM 기판 콘택(844), 전도성 라인(218/418), 및/또는 콘택 구조(216/416)를 통해, DRAM 칩(103) 위의 어떠한 디바이스와 회로도 CPU 칩(101) 위의 어떠한 디바이스 및 회로와 전기적으로 연결될 수 있다.
일부 실시예에서, CPU 칩(101)은 또한 DRAM 기판 콘택(844)과 유사한 CPU 기판 콘택(도 13에 도시되지 않음)을 포함할 수 있다. CPU 기판 콘택은 DRAM 칩(103)과 CPU 칩(101) 사이에 또는 CPU 칩(101) 내부에 추가적인 전기적 경로를 제공할 수 있다.
일부 실시예에서, DRAM 기판(402)은 또한 바닥면(402b)(도 13에 도시되지 않음) 위에 유전체층을 포함할 수 있다. 제2 접합 인터페이스(1376)는 DRAM 기판(402)의 바닥면(402b) 위의 유전체층과 CPU 인터커넥트 층(214)의 절연층(220) 사이에 형성될 수 있다. DRAM 기판(402)의 바닥면(402b) 위의 유전체층은 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 산질화물, 또는 이들의 임의의 조합을 포함할 수 있다.
일부 실시예에서, 3D IC 디바이스(1300)는 DRAM 칩(103)의 접합층(1224)과 CPU 칩(300)의 접합층(324) 사이에 형성된 제2 접합 인터페이스(1376)를 포함할 수 있다. 이 예에서, 인터커넥트 VIA(107b/105)는 접합층(324/1224)을 통해 각각 연장되고, 또한 DRAM 칩(103)의 TSV(1172)와 CPU 인터커넥트 층(214)의 전도성 라인(218)/콘택 구조(216) 사이의 전기적 연결을 형성한다. 이와 같이, CPU/DRAM 칩(101/103) 위의 TSV(1172), 기판 콘택(844), 전도성 라인(218/418), 및/또는 콘택 구조(216/416)를 통해, CPU 칩(101)과 DRAM 칩(103) 위의 어떠한 디바이스 및 회로와 전기적으로 연결될 수 있다.
일부 실시예에서, 3D IC 디바이스(1300)는 전기적으로 연결된 3개의 칩, 예를 들어 CPU 칩(101), DRAM 칩(103), 및 NAND 칩(740)을 포함하고, NAND 칩(740)과 DRAM 칩(103)은 제1 접합 인터페이스(1070)에서 접합되고, DRAM 칩(103)과 CPU 칩(101)은 제2 접합 인터페이스(1376)에서 접합된다. 제1 접합 인터페이스(1070)를 가로질러, NAND 칩(740) 위의 어떠한 디바이스나 회로도 DRAM 칩(103) 위의 어떠한 디바이스나 회로와 전기적으로 연결될 수 있다. 제2 접합 인터페이스(1376)를 가로질러, DRAM 칩(103) 위의 어떠한 디바이스나 회로도 CPU 칩(101) 위의 어떠한 디바이스나 회로에 전기적으로 연결된다.
일부 실시예에서, NAND 칩(740)은 기판 콘택(944)을 포함하고, DRAM 칩(103)은 기판 콘택(844)을 포함한다. 이 예에서, 전도성 라인(418/918)과 콘택 구조(416/916)의 개수가 최소인 인터커넥트 VIA(742/107f)를 통해 NAND 기판 콘택(944)과 DRAM 기판 콘택(844) 사이에는 전기적 연결이 직접 형성될 수 있다. 이와 같이, CPU 칩(101) 위의 어떠한 디바이스/회로도 DRAM 칩(103)을 통한 광범위한 길이의 배선 없이 NAND 칩(740) 위의 어떠한 디바이스/회로에 직접 연결될 수 있다.
일부 실시예에서, CPU 칩(101)은 또한 기판 콘택(도 13에 도시되지 않음)을 포함할 수 있다. 이 예에서, 외부 신호가 3D IC 디바이스(1300) 위의 3개의 칩 중 어느 하나에 병렬로 송신될 수 있다. CPU 칩(101), DRAM 칩(103), 및 NAND 칩(740)은 개별적으로 그리고 외부 디바이스에 의해 직접 액세스될 수 있다.
도 13은 NAND 칩(740)에 DRAM 칩(103)을 접합하여 먼저 3D IC 디바이스(1000)(도 10을 참조)를 형성하는 3D IC 디바이스(1300)의 예를 도시하고 있다. 여기서, DRAM 칩(103)의 상부면이 NAND 칩(740)의 상부면을 마주보고, NAND 기판(902)의 바닥과 DRAM 기판(402)의 바닥이 접합 후에 3D IC 디바이스(1000)의 양면을 형성한다. 여기서, 기판의 "상부"면은 능동 반도체 디바이스가 형성되는 면을 지칭한다. 이 예에서, CPU 칩(101)의 상부면은 제2 접합 공정 중에 DRAM 기판(402)의 바닥면에 나중에 접합되어 3D IC 디바이스(1300)를 형성한다.
일부 실시예에서, CPU 칩(101)은 DRAM 칩(103)에 먼저 접합될 수 있고, CPU 칩(101)의 상부면이 DRAM 칩(103)의 상부면을 마주본다. 이 예에서, NAND 칩(740)은 그 후에 DRAM 칩(103)에 접합되고, NAND 칩(740)의 상부면은 DRAM 기판(402)의 하부면과 마주본다.
도 14는 본 개시의 일부 실시예에 따른 예시적인 3D IC 디바이스(1400)의 단면을 도시하고 있다. 여기서, 3D IC 디바이스(1400)는 도 13의 3D IC 디바이스(1300)의 NAND 기판(902) 위에 배치된 절연 필름(1478), 절연 필름(1478)에 형성된 하나 이상의 입력/출력(I/O) 패드(1480), 및 NAND 기판(902)을 통해 I/O 패드를 기판 콘택(944)에 연결하는 하나 이상의 TSV(1482)를 포함한다. TSV(1482)는 DRAM 칩(103)의 TSV(1172)와 유사할 수 있고, 유사한 공정을 이용하여 형성될 수 있다.
절연 필름(1478)은 임의의 적합한 절연 재료, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 도핑된 실리콘 산화물(예컨대, F-, C-, N- 또는 H-도핑된 산화물), 테트라에톡시실란(TEOS), 폴리이미드, 스핀 온 글래스(spin-on-glass, SOG), 다공성 SiCOH와 같은 저유전율(low-k) 유전체 재료, 실세스퀴옥산(SSQ), 또는 이들의 임의의 조합일 수 있다. 절연 필름(1478)은 하나 이상의 박막 증착 공정, 예컨대 CVD, PVD, PECVD, ALD, 고밀도-플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합에 의해 증착될 수 있다.
일부 실시예에서, I/O 패드(1480)는 절연 필름(1478)과 동일 평면에 있다. 일부 실시예에서, I/O 패드(1480)는 절연 필름(1478)으로부터 압출되거나 또는 오목하게 형성될 수 있다. I/O 패드(1480)는 임의의 적합한 전도성 재료, 예를 들어 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 티타늄(Ti), 알루미늄(Al), TiN, TaN, Al, 또는 이들의 임의의 조합을 포함할 수 있다. I/O 패드(1480)는 하나 이상의 박막 증착 공정, 예컨대 화학 기상 증착(CVD), 플라즈마 향상 CVD(PECVD), 물리 기상 증착(PVD), 전기 도금, 무전해 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합에 의해 배치될 수 있다. I/O 패드(1480)의 제조 공정은 또한 리소그래피, 습식/건식 식각, 평탄화(예를 들어, RIE 에치백(RIE etch-back)과 CMP)를 포함할 수 있지만 이에 제한되지 않는다.
일부 실시예에서, 절연 필름(1478), I/O 패드(1480), 및 TSV(1482)는 또한 CPU 기판(202) 위에 형성될 수 있다. 이 예에서, CPU 칩(101)은 또한 하나 이상의 기판 콘택을 포함할 수 있다.
I/O 패드(1480)를 통해, 외부 디바이스가 3D IC 디바이스(1400)에 연결될 수 있다. 일부 실시예에서, I/O 패드(1480)를 통해, 외부 디바이스가 NAND 칩(740), DRAM 칩(103), 및/또는 CPU 칩(101) 위의 어떠한 디바이스 또는 회로에도 연결될 수 있다.
도 15는 일부 실시예에 따른, 도 7 내지 도 14에 도시된 3D IC 디바이스를 형성하기 위한 예시적인 제조 공정(1500)을 도시하고 있다. 제조 공정(1500)에 도시된 작업이 완전하지 않고, 도시된 어떤 작업 이전에, 또는 이후에, 또는 사이에 다른 작업도 수행될 수 있다고 이해해야 한다. 일부 실시예에서, 예시적인 제조 공정(1500)의 일부 공정 단계가 생략될 수 있거나 또는 단순화를 위해 본 명세서에 설명되지 않은 다른 공정 단계를 포함할 수 있다. 일부 실시예에서, 제조 방법(1500)의 공정 단계가 다른 순서로 수행될 수 있거나 및/또는 달라질 수 있다.
공정 단계 S1510에서, 제1 메모리 칩이 제1 기판 위에 형성된다. 일부 실시예에서, 제1 메모리 칩을 형성하는 단계는 정적 랜덤 액세스 메모리 또는 동적 랜덤 액세스 메모리를 형성하는 단계를 포함한다. 일 예에서, 제1 메모리 칩은 도 8의 DRAM 칩(103)일 수 있다. DRAM 칩(103)은 DRAM 주변 디바이스, DRAM 메모리 셀, 및 DRAM 인터커넥트 층(414)을 포함할 수 있다. 도 4a와 도 4b 그리고 도 8을 참조하여 도 6의 공정 단계 S620에서 DRAM 칩(103)의 제조 공정을 설명한다.
일부 실시예에서, DRAM 칩은 접합층, 복수의 인터커넥트 VIA, 및 상부면의 기판 콘택트를 포함한다(이들은 도 8에 접합층(424), DRAM 인터커넥트 VIA(107f), DRAM 기판 콘택(844)로 도시되어 있다). DRAM 인터커넥트 VIA DRAM 칩의 상부면을 DRAM 주변 디바이스와 메모리 셀이 형성되는 DRAM 기판의 상부면이라 한다.
일부 실시예에서, 접합층(424)은 DRAM 인터커넥트 층(414)을 완성한 후 DRAM 칩(740) 위에 배치될 수 있다. 접합층(424)은 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 질산화물, 또는 이들의 임의의 조합과 같은 유전체 재료를 포함할 수 있다. 접합층(424)은 또한 접착 재료, 예를 들어, 에폭시 수지, 폴리이미드, 건조 필름, 감광성 중합체 등을 포함할 수 있다. 접합층(424)은 CVD, PVD, PECVD, ALD, 고밀도-플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다.
일부 실시예에서, DRAM 인터커넥트 VIA(107f)는 DRAM 인터커넥트 층(414)에 형성되어 DRAM 칩(103) 위의 전도성 라인(418) 및/또는 콘택 구조(416) 중 하나 이상에 전기적으로 연결될 수 있다. DRAM 인터커넥트 VIA(107f)의 제조 공정은 DRAM 인터커넥트 VIA(107f)에 대한 트렌치(trench)를 형성하기 위해 포토리소그래피와 습식/건식 식각을 포함할 수 있다. 다음, 전도성 재료의 층이 DRAM 칩(103) 위에 배치되어 DRAM 인터커넥트 VIA(107f)에 대한 트렌치를 채운다. 일부 실시예에서, DRAM 인터커넥트 VIA(107f)는 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 티타늄(Ti), 알루미늄(Al), 탄탈륨, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 전도성 재료, 또는 이들의 임의의 조합을 포함할 수 있다. DRAM 인터커넥트 VIA(107f)의 전도성 재료는 CVD, PVD, 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다. 트렌치 외부의 과도한 전도성 재료는 평탄화 공정(예를 들어, CMP 또는 RIE 에치백)을 이용하여 제거될 수 있다.
공정 단계 S1520에서, 제2 메모리 칩이 제2 기판 위에 형성된다. 일부 실시예에서, 제2 메모리 칩을 형성하는 단계는 상변화 메모리, 또는 자기 랜덤 액세스 메모리, 또는 플래시 메모리를 형성하는 단계를 포함한다. 일 예에서, 제2 메모리 칩은 도 9의 NAND 칩(740)일 수 있다. NAND 칩(740)은 NAND 주변 디바이스, NAND 메모리 셀, 및 NAND 인터커넥트 층(914)를 포함할 수 있다.
일부 실시예에서, NAND 주변 디바이스는 n형 MOSFET, p형 MOSFET, 다이오드, 저항, 커패시터, 인덕터 등과 같은 임의의 적절한 반도체 디바이스일 수 있다. 주변 디바이스의 제조 공정은 CPU 디바이스 또는 DRAM 주변 디바이스의 제조 공정과 유사하다.
일부 실시예에서, NAND 칩(740)은 3D NAND 플래시 메모리이다. NAND 메모리 셀은 NAND 메모리 스트링(946)과 계단 구조를 포함할 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은, 제1 유전체층(950)과 제1 유전체층(950)과 다른 제2 유전체층(도면에 도시되지 않음)이 있는 복수의 유전체층 쌍(본 명세서에서 "교번 유전체 스택"이라고도 함)을 형성하는 것을 포함할 수 있다. 일부 실시예에서, 제1 유전체층은 실리콘 산화물일 수 있고, 제2 유전체층은 실리콘 질화물일 수 있다. 교번 유전체 스택은 CVD, PVD, ALD, 스퍼터링, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은 또한 복수의 에치-트림 공정(etch-trim process)을 이용하여 교번 유전체 스택의 단부에 계단 구조를 형성하는 것을 포함할 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은 또한 제2 유전체층을 제거하고 도체층(948)으로 대체하여 교번 도체/유전체 스택(952)을 형성하는 것을 포함할 수 있다. 제2 유전체층을 도체층(948)으로 대체하는 것은, 제1 유전체층(950)에 대해 선택적인 제2 유전체층을 습식 식각하고 이 구조를 도체층(948)으로 채움으로써 수행될 수 있다. 도체층(948)은 폴리실리콘, W, Co, Ti, TiN, Ta, TaN, Al, Ni, 실리사이드 등을 포함하고, CVD, ALD 등으로 채울 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은 교번 전도체/유전체 스택(952)을 관통하는 복수의 NAND 메모리 스트링(946)을 형성하는 것을 더 포함할 수 있다. 일부 실시예에서, NAND 메모리 스트링(946)을 형성하는 제조 공정은 교번 도체/유전체 스택(952)을 통해 수직으로 연장되는 반도체 채널(954)을 형성하는 것을 포함할 수 있다. 일부 실시예에서, 반도체 채널(954)은 CVD, ALD 등과 같은 박막 증착 공정을 이용하여 형성된 비정질 실리콘 층 또는 폴리실리콘 층일 수 있다.
일부 실시예에서, NAND 메모리 스트링(946)을 형성하는 제조 공정은 반도체 채널(954)과 교번 도체/유전체 스택(952) 내의 복수의 도체/유전체층 쌍 사이에 메모리 필름(956)을 형성하는 것을 더 포함할 수 있다. 메모리 필름(956)은 복합 유전체층, 예컨대 차단층, 저장층, 및 터널링층과 같은 복수의 유전체층의 조합일 수 있다.
차단층은 전자 전하의 유출을 차단하는 데 사용될 수 있다. 일부 실시예에서, 차단층은 실리콘 산화물층 또는 실리콘 산화물/실리콘 질산화물/실리콘 산화물(SiO2-SiON-SiO2) 다중 층 스택의 조합일 수 있다. 일부 실시예에서, 차단층은 고유전율(high-k) 유전체(예를 들어, 산화알루미늄)를 포함한다. 일 예에서, 차단 층은 실리콘 질화물 증착 공정 이후에 ISSG(In-Situ Steam Generation) 산화에 의해 형성된 실리콘 산화물층을 포함한다.
저장층은 전자 전하를 저장하는 데 사용될 수 있다. 저장층에 전하를 저장하거나 및/또는 제거하는 것은, 반도체 채널의 온/오프 상태 및/또는 컨덕턴스에 영향을 미칠 수 있다. 저장층은 다결정 실리콘(polysilicon) 또는 실리콘 질화물을 포함할 수 있다. 저장층은 실리콘 질화물, 또는 실리콘 질산화물, 또는 실리콘 산화물과 실리콘 질화물의 조합, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 재료의 하나 이상의 필름을 포함할 수 있다. 일부 실시예에서, 저장층은 하나 이상의 증착 공정을 이용하여 형성되는 질화물층을 포함할 수 있다.
터널링층은 전자 전하(전자 또는 정공)를 터널링하는 데 사용될 수 있다. 터널링층은 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 질산화물, 또는 이들의 임의의 조합과 같은 유전체 재료일 수 있다. 일부 실시예에서, 터널링층은 증착 공정을 이용하여 형성되는 산화물층일 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은, NAND 메모리 스트링(946)의 단부에 에피택셜 층(962)을 형성하는 것을 더 포함할 수 있다. 일부 실시예에서, 에피택셜 층(962)은 제2 기판에 형성될 수 있고, 에피택셜 플러그(962)로서 각각의 NAND 메모리 스트링(946)에 대응한다. 에피택셜 층(962)은 원하는 도핑 레벨로 주입될 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은 복수의 워드 라인 콘택을 형성하는 것을 더 포함할 수 있다. 도 9에 도시된 바와 같이, 각각의 워드 라인 콘택(966)은 계단 구조의 대응하는 도체층(948)에 대한 전기적 접촉을 형성하기 위해 수직으로 연장될 수 있고, 각각의 도체층(948)은 NAND 메모리 스트링(946)의 메모리 셀을 개별적으로 제어할 수 있다. 워드 라인 콘택(966)을 형성하는 제조 공정은 건식/습식 식각 공정을 이용하여 절연층(920)을 통해 수직 개구를 형성한 다음, W, Co, Cu, Al, 도핑된 폴리실리콘, 실리사이드, 또는 이들의 조합과 같은 전도성 재료로 개구부를 채우는 것을 포함한다. 전도성 재료는 ALD, CVD, PVD, 도금, 스퍼터링, 또는 이들의 임의의 조합에 의해 배치될 수 있다.
일부 실시예에서, NAND 칩(740)을 제조하는 것은, NAND 메모리 스트링을 주변 디바이스와 전기적으로 연결할 수 있는 NAND 인터커넥트 층(914)을 형성하는 것을 더 포함할 수 있다. 도 9에 도시된 바와 같이, 일부 실시예에서, NAND 인터커넥트 층(914)은 절연층(920)에 하나 이상의 콘택 구조(916)와 전도성 라인(918)을 포함할 수 있다. 일부 실시예에서, NAND 인터커넥트 층(914)을 형성하는 제조 공정은, 절연층(920)을 형성하고, 이어서 절연층(920)에 NAND 메모리 스트링(946)과 접촉하는 복수의 비트 라인 콘택(968)을 형성하는 단계를 포함한다. 절연층(920)은 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 산질화물, 또는 이들의 임의의 조합을 포함할 수 있다. 절연층(920)은 CVD, PVD, PECVD, ALD, 고밀도 플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다. 비트 라인 콘택(968)은 절연층(920)에 개구부를 형성하고, 이어서 CVD, PVD, 스퍼터링, 증발, 도금 또는 이들의 임의의 조합에 의해 증착되는 W, Co, Cu, Al, Ti, TiN, Ta, TaN, 도핑된 실리콘, 실리사이드, 또는 이들의 임의의 조합과 같은 전도성 재료로 개구부를 채움으로써 형성될 수 있다.
일부 실시예에서, NAND 인터커넥트 층(914)을 형성하는 제조 공정은 절연층(920)에 하나 이상의 전도성 라인(918)과 하나 이상의 콘택 구조(916)를 형성하는 것을 더 포함한다. 도체층과 콘택층은 W, Co, Cu, Al, Ti, Ta, TiN, TaN, 도핑된 실리콘, 실리사이드, 또는 이들의 조합과 같은 전도체 재료를 포함할 수 있다. 도체층과 콘택 층은 공지된 임의의 적합한 BEOL 방법에 의해 형성될 수 있다.
일부 실시예에서, 다른 구조, 예를 들어 접합층, 복수의 인터커넥트 VIA, 및 기판 콘택트(도 9에 접합층(924), NAND 인터커넥트 VIA(742), 및 NAND 기판 콘택(944)으로 도시되어 있음)가 NAND 칩 위에 형성될 수 있다.
일부 실시예에서, 접합층(924)은 NAND 인터커넥트 층(914)을 완성한 후 NAND 칩(740) 위에 배치될 수 있다. 접합층(924)은 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 질산화물, 또는 이들의 임의의 조합과 같은 유전체 재료를 포함할 수 있다. 접합층(924)은 또한 접착 재료, 예를 들어 에폭시 수지, 폴리이미드, 건조 필름, 감광성 중합체 등을 포함할 수 있다. 접합층(924)은 CVD, PVD, PECVD, ALD, 고밀도-플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다.
일부 실시예에서, NAND 인터커넥트 VIA(742)는 NAND 칩(740) 위의 전도성 라인(918) 및/또는 콘택 구조(916) 중 하나 이상에 전기적으로 연결된 NAND 인터커넥트 층(914)에 형성될 수 있다. NAND 인터커넥트 VIA(742)의 제조 공정은 NAND 인터커넥트 VIA(742)에 대한 트렌치를 형성하기 위해 포토리소그래피와 습식/건식 식각을 포함할 수 있다. 다음, 전도성 재료의 층이 NAND 칩(740) 위에 배치되어 NAND 인터커넥트 VIA(742)에 대한 트렌치를 채운다. 일부 실시예에서, NAND 인터커넥트 VIA(742)는 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 티타늄(Ti), 알루미늄(Al), 탄탈륨, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등, 또는 이들의 임의의 조합과 같은 전도성 재료를 포함할 수 있다. NAND 인터커넥트 VIA(742)의 전도성 재료는 CVD, PVD, 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 형성될 수 있다. 트렌치 외부의 과도한 전도성 재료는 평탄화 공정(예를 들어, CMP 또는 RIE 에치백)를 이용하여 제거될 수 있다.
공정 단계 S1530에서, DRAM 칩은 NAND 칩과 접합되어 제1 3D IC 디바이스를 형성한다. 도 10에는 제1 3D IC 디바이스의 예가 3D IC 디바이스(1000)로서 도시되어 있고, NAND 칩(740)은 뒤집혀서 DRAM 칩(103) 위에 위치할 수 있다. 일부 실시예에서, DRAM 칩(103)은 NAND 칩(740)의 상부에 접합될 수 있다.
일부 실시예에서, NAND 칩(740)과 DRAM 칩(103)은 다이 레벨(예를 들어, 다이-다이 또는 칩-칩)에서 또는 웨이퍼 레벨(예를 들어, 웨이퍼-웨이퍼 또는 칩-웨이퍼)에서 함께 접합될 수 있다.
일부 실시예에서, NAND 칩(740)은 NAND 인터커넥트 VIA(742)를 대응하는 DRAM 상호접속 VIA(107f)와 정렬시킴으로써 DRAM 칩(103) 위에 위치한다. 그 결과, 대응하는 인터커넥트 VIA는 제1 접합 인터페이스(1070)에서 연결될 수 있고, DRAM 칩(103)은 NAND 칩(740)에 전기적으로 연결될 수 있다
일부 실시예에서, NAND 칩(740)과 DRAM 칩(103)은 하이브리드 접합에 의해 결합될 수 있고, 하이브리드 접합은 동시에 접합 인터페이스에서 서로 다른 재료, 예를 들어 금속-금속과 유전체-유전체 사이에서 일어날 수 있다. 하이브리드 접합 공정은 도 6의 공정 단계 S630에서 설명된 공정과 유사할 수 있다. 이 예에서, 금속-금속 접합은 NAND 인터커넥트 VIA(742)와 DRAM 인터커넥트 VIA(107f) 사이에서 일어날 수 있다. 유전체-유전체 접합은 각각 NAND/DRAM 인터커넥트 층(914/414)의 절연층(920/420) 사이에서 일어날 수 있다. 일부 실시예에서, 유전체-유전체 접합은 NAND 칩(740)의 접합층(924)과 DRAM 칩(103)의 접합층(424) 사이에서 일어날 수 있고, 접합층(924/424)은 유전체 재료, 예를 들어 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 질산화물이다. 일부 실시예에서, 접합층은 또한 접합 강도를 향상시키기 위한 접착 재료, 예를 들어 에폭시 수지, 폴리이미드, 건조 필름 등을 포함할 수 있다.
일부 실시예에서, 처리 공정은 접합 전에, 접합 중에, 또는 접합 후에 수행될 수 있다. 처리 공정은 플라즈마 처리, 또는 습식 화학 처리, 또는 열처리를 포함할 수 있고, CPU 칩과 DRAM 칩에 대한 공정 단계 S630에 사용된 공정과 유사하다.
일부 실시예에서, NAND 칩(740) 및/또는 DRAM 칩(103)의 기판은 접합 후에 얇아질 수 있다. 일부 실시예에서, 핸들 웨이퍼(예를 들어, 유리, 또는 플라스틱, 또는 실리콘)는 박형화 공정 이전에 NAND/DRAM 칩(740/103)에 부착될 수 있다. 일부 실시예에서, 기판 박형화 공정은 그라인딩, 건식 식각, 습식 식각, 및 화학 기계 연마(CMP)를 포함할 수 있다.
일부 실시예에서, 복수의 수직 인터커넥트 구조(예를 들어, 스루 실리콘 VIA(through-silicon-VIA, TSV))가 RAM 칩(103) 및/또는 NAND 칩(740)에 대해 형성될 수 있다. DRAM 칩(103)에 대한 TSV는 도 11의 TSV(1172)와 유사하고, NAND 칩(740)에 대한 TSV는 도 14의 TSV(1482)와 유사하다. TSV는 DRAM 칩(103)과 NAND 칩(740)의 접합 전에 또는 접합 후에 형성될 수 있다. 일부 실시예에서, TSV는 기판 박형화 후에 형성될 수 있다.
일부 실시예에서, TSV(1172)는 패터닝 공정을 이용하여 TSV 트렌치를 형성한 후에 전도성 재료를 채우고 평탄화함으로써 DRAM 칩(103)의 바닥 표면(420b)으로부터 형성될 수 있다. TSV(1172)를 위한 패터닝 공정은 리소그래피와 식각을 포함할 수 있다. 포토레지스트 외에도, 유전체 ARC(dielectric ARC, DARC) 또는 바닥 ARC(bottom ARC, BARC)와 같은 반사 방지 코팅(anti-reflective coating, ARC)을 이용하여 리소그래피 품질을 개선하고 식각 중에 추가 보호를 제공할 수 있다. 일부 실시예에서, 하드 마스크(예를 들어, 실리콘 산화물, 또는 실리콘 질화물, 또는 실리콘 산질화물)는 TSV(1172) 패터닝 전에 DRAM 기판(402)의 바닥 표면(420b)에 증착되어 식각 중에 하부 재료를 더 보호할 수 있다. TSV(1172)를 위한 식각 공정은 예를 들어 습식 화학 식각, 또는 반응성 이온 식각(reactive ion etching, RIE), 또는 고종횡비 플라즈마 식각(high-aspect ratio plasma etching), 또는 이들의 임의의 조합을 포함할 수 있다. 일부 실시예에서, TSV(1172)의 딥 실리콘 트렌치(deep silicon trench)는 SF6 화학적 성질(chemistry)를 이용하는 플라즈마 식각과 C4F8 화학적 성질을 이용하는 보호 필름 증착을 번갈아 수행하여 형성될 수 있다. TSV(1172)의 트렌치를 채우는 데 사용되는 전도성 재료는 텅스텐(W), 코발트(Co), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 질화 티타늄(TiN), 탄탈륨 질화물(TaN), 니켈, 폴리실리콘, 다결정 실리콘 게르마늄, 다결정 게르마늄, 실리사이드(WSix, CoSix, NiSix, AlSix 등), 또는 이들의 임의의 조합을 포함할 수 있다. 전도성 재료는 화학 기상 증착(CVD), 플라즈마 향상 CVD(PECVD), 물리 기상 증착(PVD), 원자층 증착(ALD), 전기 도금, 무전해 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 증착될 수 있다. 과도한 전도성 재료는 평탄화 공정, 예를 들어 RIE 에치백, 화학 기계 연마(CMP)에 의해 제거될 수 있다. NAND 칩(740)에 대한 TSV(1482)의 형성은 앞에서 설명한 TSV(1172)와 유사하다.
다음 접합 공정에 대한 NAND 칩(740) 및/또는 DRAM 칩(103)을 준비하기 위해, 일부 실시예에서, 제1 3D IC 디바이스를 형성한 후 DRAM 칩의 바닥면에 접합층과 복수의 인터커넥트 VIA를 형성할 수 있다. 여기서, "상부"면은 DRAM 메모리 셀이 형성되는 DRAM 칩(103)의 면을 지칭한다. 도 12에 도시된 이 예에서, DRAM 칩(103)의 상부면은 NAND 칩(740)과의 접합 계면에 더 가깝다. 이로써, DRAM 칩의 하부면이 접합 계면으로부터 더 멀리 떨어져 있다. 접합층과 인터커넥트 VIA는 도 12의 접합층(1224)과 DRAM 인터커넥트 VIA(107b)와 유사하고, 공정 단계 S1510에서 설명된 접합층(424)과 DRAM 인터커넥트 VIA(107f)와 유사하게 형성될 수 있다.
공정 단계 S1540에서, 마이크로프로세서 칩이 제3 기판 위에 형성된다. 일부 실시예에서, 마이크로프로세서 칩을 형성하는 단계는 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛을 형성하는 단계를 포함한다. 일 예에서, 마이크로프로세서 칩은 CPU 칩일 수 있고, CPU 칩은 CPU 디바이스와 CPU 인터커넥트 층을 포함한다. CPU 칩은 또한 접합층과 복수의 인터커넥트 VIA를 포함할 수 있다. CPU 칩은 도 3에 도시되어 있고, 도 6의 공정 단계 S610에 대해 설명한 것과 유사한 공정을 이용하는 CPU 칩(300)일 수 있다.
공정 단계 S1550에서, 제1 3D IC 디바이스는 CPU 칩과 접합되어 제2 3D IC 디바이스를 형성한다. 도 13에는 제2 3D IC 디바이스의 예가 3D IC 디바이스(1300)로서 도시되어 있고, DRAM 칩(103)의 바닥이 CPU 칩(101)의 상부와 접합될 수 있다. 일부 실시예에서, 제1 3D IC 디바이스와 CPU 칩은 다이 레벨(예를 들어, 다이-다이 또는 칩-칩) 또는 웨이퍼 레벨(예를 들어, 웨이퍼-웨이퍼 또는 칩-웨이퍼)에서 함께 접합될 수 있다. 일부 실시예에서, DRAM 칩(103)의 바닥에 있는 DRAM 인터커넥트 VIA(107b)를 CPU 칩(101)의 상부에 있는 대응하는 CPU 인터커넥트 VIA(105)와 정렬시킴으로써 접합이 수행된다.
일부 실시예에서, 제1 3D IC 디바이스와 CPU 칩(103)은 하이브리드 접합에 의해 결합될 수 있고, 하이브리드 접합 공정은 공정 단계 S1520에서 설명한 공정과 유사하다.
일부 실시예에서, TSV는 CPU 칩(101), DRAM 칩(103), 및 NAND 칩(740) 위에 형성될 수 있다. TSV는 도 11과 도 14의 TSV(1172, 1482)와 유사하고 유사한 공정으로 형성될 수 있다.
일부 실시예에서, 하나 이상의 I/O 패드가 NAND 칩(740) 및/또는 CPU 칩(101) 위에 형성되어 NAND 칩(740)과 CPU 칩(101)의 TSV에 각각 연결될 수 있다. 도 14에는 I/O 패드의 예가 I/O 패드(1480)로서 도시되어 있다. I/O 패드(1480)를 형성하기 위해, 절연 필름이 NAND 칩의 기판 위에 배치된다. 도 14에 도시된 예에서, NAND 칩의 상부면이 접합 계면에 더 가깝고, 절연 필름은 NAND 기판(902)의 후면에 배치된다. 절연 필름은 도 14의 절연 필름(1478)일 수 있고 임의의 적합한 절연 재료, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 도핑된 실리콘 산화물(예컨대, F-, C-, N- 또는 H- 도핑된 산화물), 테트라에톡시실란(TEOS), 폴리이미드, 스핀 온 글래스(SOG), 다공성 SiCOH와 같은 저절연율 유전체 재료, 실세스퀴옥산(SSQ), 또는 이들의 임의의 조합일 수 있다. 절연 필름(1478)은 CVD, PVD, PECVD, ALD, 고밀도-플라즈마 CVD(HDP-CVD), 스퍼터링, 스핀 코팅, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 증착될 수 있다.
다음, 절연 필름(1478)은 리소그래피와 습식/건식 식각을 이용하여 패터닝되어 I/O 패드(1480)를 위한 홀이나 트렌치를 형성하고, 후속 공정에서 전기적 접촉을 위해 NAND 칩(740)의 TSV(1482)를 노출시킨다. 그런 다음, 전도성 재료가 NAND 기판(902) 위에 배치되어 I/O 패드(1480)에 대한 홀과 트렌치를 채운다. I/O 패드(1490)에 대한 전도성 재료는 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 티타늄(Ti), 알루미늄(Al), TiN, TaN, Al, 또는 이들의 임의의 조합을 포함할 수 있다. I/O 패드(1480)에 대한 전도성 재료는 화학 기상 증착(CVD), 플라즈마 향상 CVD(PECVD), 물리 기상 증착(PVD), 전기 도금, 무전해 도금, 스퍼터링, 증발, 또는 이들의 임의의 조합과 같은 하나 이상의 박막 증착 공정에 의해 배치될 수 있다. I/O 패드의 홀/트렌치 외부의 과도한 전도성 재료는 평탄화 공정(예를 들어, RIE 에치백과 CMP)로 제거될 수 있다. 일부 실시예에서, I/O 패드(1480)는 절연 필름(1478)과 동일 평면에 있다. 일부 실시예에서, I/O 패드(1480)는 절연 필름(1478)으로부터 돌출되거나 또는 오목하게 형성될 수 있다.
일부 실시예에서, 유사한 절연 필름, I/O 패드, 및 TSV는 또한 CPU 기판(202) 위에 형성될 수 있다. 이 예에서, CPU 칩(101)은 또한 하나 이상의 기판 콘택을 포함할 수 있다.
일부 실시예에서, 하나 이상의 기능 칩(예를 들어, SRAM, DRAM, GPU 등)은 추가적으로, 유사한 기술을 이용하여 3D IC 디바이스(1400)의 CPU 칩(101)과 접합될 수 있다. 다른 접합 공정용으로 제2 3D IC 디바이스의 CPU 칩(101)을 준비하기 위해, CPU 기판(202)이 얇아질 수 있고, 이어서 CPU 기판의 바닥에 TSV, 접합층, 및 인터커넥트 VIA가 형성될 수 있다. 이와 같이 하이브리드 접합을 통해 복수의 기능 칩을 서로 적층하여 더 짧은 거리, 더 짧은 대기 시간, 및 더 높은 대역폭으로 전기적 연결을 형성할 수 있다.
따라서, 본 개시에서는 집적 회로가 있는 3차원 디바이스의 다양한 실시예와 이를 제조하는 방법을 설명한다. 수직 스택에 기능 칩을 통합함으로써, 기능 칩들 간의 전기적 연결의 거리를 크게 줄일 수 있다. 따라서 3D IC 디바이스는 다른 2차원 IC에 비해 더 작은 크기, 더 높은 밀도, 더 빠른 속도, 및 더 높은 대역폭을 달성할 수 있다.
일부 실시예에서, 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 기판 위에 적어도 하나의 마이크로프로세서 디바이스를 형성하고 적어도 하나의 마이크로프로세서 디바이스 위에 제1 인터커넥트 층을 형성하는 단계를 포함하는 마이크로프로세서 칩을 형성하는 단계 - 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 가지고 있음 -를 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제2 기판 위에 적어도 하나의 메모리 셀을 형성하고 적어도 하나의 메모리 셀 위에 제2 인터커넥트 층을 형성하는 단계를 포함하는 메모리 칩을 형성하는 단계 - 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 가지고 있음 -를 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은, 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스가 적어도 하나의 제1 인터커넥트 구조 또는 적어도 하나의 제2 인터커넥트 구조를 통해 메모리 칩의 적어도 하나의 메모리 셀과 전기적으로 연결될 수 있도록, 마이크로프로세서 칩의 제1 인터커넥트 층을 메모리 칩의 제2 인터커넥트 층과 접합하는 단계를 더 포함한다.
일부 실시예에서, 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 기판 위에 적어도 하나의 제1 메모리 셀을 형성하고 적어도 하나의 제1 메모리 셀 위에 제1 인터커넥트 층을 형성하는 단계를 포함하는 제1 메모리 칩을 형성하는 단계 - 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 가지고 있음 -를 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제2 기판 위에 적어도 하나의 제2 메모리 셀을 형성하고 적어도 하나의 제2 메모리 셀 위에 제2 인터커넥트 층을 형성하는 단계를 포함하는 제2 메모리 칩을 형성하는 단계 - 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 가지고 있음 -를 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은, 제1 메모리 칩의 적어도 하나의 제1 메모리 셀이 제2 메모리 칩의 적어도 하나의 제2 메모리 셀을 통해 적어도 하나의 제1 인터커넥트 구조 또는 적어도 하나의 제2 인터커넥트 구조와 전기적으로 연결될 수 있도록, 제1 메모리 칩의 제1 인터커넥트 층을 제2 메모리 칩의 제2 인터커넥트 층과 접합하는 단계를 더 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은 또한 제3 기판 위에 적어도 하나의 마이크로프로세서 디바이스를 형성하고 적어도 하나의 마이크로프로세서 디바이스 위에 제3 인터커넥트 층을 형성하는 단계를 포함하는 마이크로프로세서 칩을 형성하는 단계 - 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 가지고 있음 -를 포함한다. 3차원 반도체 디바이스를 형성하기 위한 방법은, 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스가 적어도 하나의 제1 인터커넥트 구조 또는 적어도 하나의 제3 인터커넥트 구조를 통해 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결될 수 있도록, 마이크로프로세서 칩의 제3 인터커넥트 층을 제1 메모리 칩의 제1 기판과 접합하는 단계를 더 포함한다.
일부 실시예에서, 3차원(3D) 반도체 디바이스가 마이크로프로세서 칩을 포함하고, 마이크로프로세서 칩은 제1 기판 위의 적어도 하나의 마이크로프로세서 디바이스와 적어도 하나의 마이크로프로세서 디바이스 위에 배치된 제1 인터커넥트 층을 가지고 있으며, 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함한다. 3D 반도체 디바이스는 또한 메모리 칩을 포함하고, 메모리 칩은 제2 기판 위의 적어도 하나의 메모리 셀과 적어도 하나의 메모리 셀 위에 배치된 제2 인터커넥트 층을 가지고 있으며, 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함한다. 3D 반도체 디바이스에서, 마이크로프로세서 칩의 제1 인터커넥트 층은 메모리 칩의 제2 인터커넥트 층과 접합되고, 적어도 하나의 마이크로프로세서 디바이스는 적어도 하나의 제1 인터커넥트 구조 또는 적어도 하나의 제2 인터커넥트 구조를 통해 적어도 하나의 메모리 셀과 전기적으로 연결된다.
일부 실시예에서, 3차원(3D) 반도체 디바이스가 마이크로프로세서 칩을 포함하고, 마이크로프로세서 칩은 제1 기판 위의 적어도 하나의 마이크로프로세서 디바이스와 적어도 하나의 마이크로프로세서 디바이스 위에 배치된 제1 인터커넥트 층을 가지고 있으며, 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함한다. 3D 반도체 디바이스는 또한 제1 메모리 칩을 포함하고, 제1 메모리 칩은 제2 기판 위의 적어도 하나의 제1 메모리 셀과 적어도 하나의 제1 메모리 셀 위에 배치된 제2 인터커넥트 층을 가지고 있으며, 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함한다. 3D 반도체 디바이스는 제2 메모리 칩을 더 포함하고, 제2 메모리 칩은 제3 기판 위의 적어도 하나의 제2 메모리 셀과 적어도 하나의 제2 메모리 셀 위에 배치된 제3 인터커넥트 층을 가지고 있으며, 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 포함한다. 3D 반도체 디바이스에서, 마이크로프로세서 칩의 제1 인터커넥트 층은 제1 메모리 칩의 제2 기판과 접합되고, 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 적어도 하나의 제1 인터커넥트 구조 또는 적어도 하나의 제2 인터커넥트 구조를 통해 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결된다. 3D 반도체 디바이스에서, 제2 메모리 칩의 제3 인터커넥트 층은 제1 메모리 칩의 제2 인터커넥트 층과 접합되고, 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 적어도 하나의 제1 인터커넥트 구조, 또는 적어도 제2 인터커넥트 구조, 또는 적어도 하나의 제3 인터커넥트 구조를 통해 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결된다.
특정 실시예의 전술한 설명은, 다른 사람들이 다양한 적용에 대해 당해 기술 분야의 기술 안에서 지식을 적용함으로써, 과도한 실험 없이 그리고 본 개시의 일반적인 개념을 벗어나지 않고 이러한 특정 실시예에 대해 즉시 수정하거나 및/또는 적응할 수 있도록 본 개시의 일반적인 특성을 충분히 드러낼 수 있다. 따라서, 이러한 적응과 수정은 본 명세서에 제시된 개시와 지침에 기초하여, 개시된 실시예의 등가물의 의미와 범위 안에 있게 하려는 것이다. 본 명세서의 어법이나 용어가 제한이 아니라 설명의 목적을 위한 것으로, 본 명세서의 용어 또는 어구가 개시와 지침을 고려하여 당업자에 의해 해석되어야 한다고 이해해야 한다.
앞에서는 지정된 기능들과 이러한 기능들의 관계의 구현을 예시하는 기능적 빌딩 블록의 도움으로 본 개시의 실시예에 대해 설명하였다. 이러한 기능적 빌딩 블록의 경계는 설명의 편의를 위해 본 명세서에서 임의로 정의되어 있다. 지정된 기능과 그 관계들이 적절하게 수행되는 한 대체 경계들이 정의될 수 있다.
요약과 요약 섹션은 발명자에 의해 고려된 바와 같이 본 개시의 모든 예시적인 실시예가 아닌 하나 이상의 실시예를 설명할 수 있으며, 따라서 본 개시와 첨부된 청구범위를 어떠한 방식으로든 제한하려는 것이 아니다.
본 개시의 폭과 범위는 전술한 예시적인 실시예 중 어떠한 실시예에 의해 제한되어서는 안 되며, 다음의 청구범위와 그 균등물에 따라서만 정의되어야 한다.

Claims (30)

  1. 3차원 반도체 디바이스를 형성하기 위한 방법으로서,
    제1 기판 위에 적어도 하나의 제1 메모리 셀을 형성하고, 상기 적어도 하나의 제1 메모리 셀 위에 제1 인터커넥트 층(interconnect layer)을 형성하는 단계를 포함하는 제1 메모리 칩을 형성하는 단계 - 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함함 - ;
    제2 기판 위에 적어도 하나의 제2 메모리 셀을 형성하고, 상기 적어도 하나의 제2 메모리 셀 위에 제2 인터커넥트 층을 형성하는 단계를 포함하는 제2 메모리 칩을 형성하는 단계 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함함 - ;
    상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해서 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀이 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결될 수 있도록, 상기 제1 메모리 칩의 제1 인터커넥트 층을 상기 제2 메모리 칩의 제2 인터커넥트 층과 접합하는 단계 - 상기 제2 메모리 칩의 제2 인터커넥트 층과 상기 제1 메모리 칩의 제1 인터커넥트 층의 접합은, 접합 인터페이스에서의 유전체-유전체 접합과 금속-금속 접합을 포함함 -;
    제3 기판 위에 적어도 하나의 마이크로프로세서 디바이스를 형성하고, 상기 적어도 하나의 마이크로프로세서 디바이스 위에 제3 인터커넥트 층을 형성하는 단계를 포함하는 마이크로프로세서 칩을 형성하는 단계 - 상기 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 포함함 - ; 및
    상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제3 인터커넥트 구조를 통해서 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스가 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결될 수 있도록, 상기 마이크로프로세서 칩의 제3 인터커넥트 층을 상기 제1 메모리 칩의 제1 기판과 접합하는 단계
    를 포함하는 3차원 반도체 디바이스를 형성하기 위한 방법.
  2. 제1항에 있어서,
    상기 제1 메모리 칩의 제1 기판과 상기 마이크로프로세서 칩의 제3 인터커넥트 층의 접합은,
    접합 인터페이스에서의 유전체-유전체 접합과 금속-금속 접합
    을 포함하는, 3차원 반도체 디바이스를 형성하기 위한 방법.
  3. 제1항에 있어서,
    상기 제1 메모리 칩의 제1 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 제1 인터커넥트 층의 적어도 하나의 제1 인터커넥트 구조에 전기적 연결을 제공함 -
    를 더 포함하는 3차원 반도체 디바이스를 형성하기 위한 방법.
  4. 제1항에 있어서,
    상기 제2 메모리 칩의 제2 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 제2 인터커넥트 층의 적어도 하나의 제2 인터커넥트 구조에 전기적 연결을 제공함 -
    를 더 포함하는 3차원 반도체 디바이스를 형성하기 위한 방법.
  5. 제1항에 있어서,
    상기 마이크로프로세서 칩의 제3 기판을 통해 연장되는 적어도 하나의 수직 인터커넥트 구조를 형성하는 단계 - 상기 적어도 하나의 수직 인터커넥트 구조는 상기 제3 인터커넥트 층의 적어도 하나의 제3 인터커넥트 구조에 전기적 연결을 제공함 -
    를 더 포함하는 3차원 반도체 디바이스를 형성하기 위한 방법.
  6. 제1항에 있어서,
    상기 마이크로프로세서 칩을 형성하는 단계는,
    컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit)을 형성하는 단계
    를 포함하는, 3차원 반도체 디바이스를 형성하기 위한 방법.
  7. 제1항에 있어서,
    상기 제1 메모리 칩을 형성하는 단계는,
    정적 랜덤 액세스 메모리(static random-access memory) 또는 동적 랜덤 액세스 메모리(dynamic random-access memory)를 형성하는 단계
    를 포함하는, 3차원 반도체 디바이스를 형성하기 위한 방법.
  8. 제1항에 있어서,
    상기 제2 메모리 칩을 형성하는 단계는,
    플래시 메모리를 형성하는 단계
    를 포함하는, 3차원 반도체 디바이스를 형성하기 위한 방법.
  9. 3차원 반도체 디바이스로서,
    제1 기판 상의 적어도 하나의 마이크로프로세서 디바이스, 및 상기 적어도 하나의 마이크로프로세서 디바이스 위에 배치된 제1 인터커넥트 층(interconnect layer)을 포함하는 마이크로프로세서 칩 - 상기 제1 인터커넥트 층은 적어도 하나의 제1 인터커넥트 구조를 포함하고 있음 -;
    제2 기판 상의 적어도 하나의 제1 메모리 셀, 및 상기 적어도 하나의 제1 메모리 셀 위에 배치된 제2 인터커넥트 층을 포함하는 제1 메모리 칩 - 상기 제2 인터커넥트 층은 적어도 하나의 제2 인터커넥트 구조를 포함하고 있음 - ;
    제3 기판 상의 적어도 하나의 제2 메모리 셀, 및 상기 적어도 하나의 제2 메모리 셀 위에 배치된 제3 인터커넥트 층을 포함하는 제2 메모리 칩 - 상기 제3 인터커넥트 층은 적어도 하나의 제3 인터커넥트 구조를 포함하고 있음 - ; 및
    상기 제2 메모리 칩의 제3 인터커넥트 층과 상기 제1 메모리 칩의 제2 인터커넥트 층 사이의 접합 인터페이스 - 상기 접합 인터페이스는 유전체-유전체 접합과 금속-금속 접합을 포함하고 있음 -
    을 포함하고,
    상기 마이크로프로세서 칩의 제1 인터커넥트 층은 상기 제1 메모리 칩의 상기 제2 기판과 접합되고, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 상기 적어도 하나의 제1 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀과 전기적으로 연결되며;
    상기 제2 메모리 칩의 제3 인터커넥트 층은 상기 제1 메모리 칩의 제2 인터커넥트 층과 접합되고, 상기 마이크로프로세서 칩의 적어도 하나의 마이크로프로세서 디바이스는 상기 적어도 하나의 제1 인터커넥트 구조, 또는 상기 적어도 하나의 제2 인터커넥트 구조, 또는 상기 적어도 하나의 제3 인터커넥트 구조를 통해 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결되는, 3차원 반도체 디바이스.
  10. 제9항에 있어서,
    상기 제1 메모리 칩의 적어도 하나의 제1 메모리 셀은 상기 적어도 하나의 제3 인터커넥트 구조 또는 상기 적어도 하나의 제2 인터커넥트 구조를 통해 상기 제2 메모리 칩의 적어도 하나의 제2 메모리 셀과 전기적으로 연결되는, 3차원 반도체 디바이스.
  11. 제9항에 있어서,
    상기 마이크로프로세서 칩의 제1 인터커넥트 층과 상기 제1 메모리 칩 사이의 접합 인터페이스 - 상기 접합 인터페이스는 유전체-유전체 접합과 금속-금속 접합을 포함하고 있음 -
    를 더 포함하는 3차원 반도체 디바이스.
  12. 제9항에 있어서,
    상기 마이크로프로세서 칩은 컴퓨터나 모바일 기기용 디지털 신호 프로세서, 또는 마이크로컨트롤러, 또는 중앙 컴퓨팅 유닛(central computing unit)을 포함하는, 3차원 반도체 디바이스.
  13. 제9항에 있어서,
    상기 제1 메모리 칩은 정적 랜덤 액세스 메모리(static random-access memory) 또는 동적 랜덤 액세스 메모리(dynamic random-access memory)를 포함하ㄴ는 3차원 반도체 디바이스.
  14. 제9항에 있어서,
    상기 제2 메모리 칩은 플래시 메모리를 포함하는, 3차원 반도체 디바이스.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020217027519A 2019-04-15 2019-04-15 복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화 KR102601225B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/082607 WO2020210928A1 (en) 2019-04-15 2019-04-15 Integration of three-dimensional nand memory devices with multiple functional chips

Publications (2)

Publication Number Publication Date
KR20210122285A KR20210122285A (ko) 2021-10-08
KR102601225B1 true KR102601225B1 (ko) 2023-11-10

Family

ID=67725906

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020217027519A KR102601225B1 (ko) 2019-04-15 2019-04-15 복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화
KR1020217024680A KR20210114011A (ko) 2019-04-15 2019-09-11 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
KR1020217024409A KR20210111277A (ko) 2019-04-15 2019-10-14 프로그램가능 논리 소자 및 동적 랜덤-액세스 메모리를 갖는 본딩된 반도체 장치 및 이의 형성 방법
KR1020217024293A KR102587642B1 (ko) 2019-04-15 2019-11-05 적층된 삼차원 이종 메모리 디바이스 및 그 형성 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020217024680A KR20210114011A (ko) 2019-04-15 2019-09-11 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
KR1020217024409A KR20210111277A (ko) 2019-04-15 2019-10-14 프로그램가능 논리 소자 및 동적 랜덤-액세스 메모리를 갖는 본딩된 반도체 장치 및 이의 형성 방법
KR1020217024293A KR102587642B1 (ko) 2019-04-15 2019-11-05 적층된 삼차원 이종 메모리 디바이스 및 그 형성 방법

Country Status (7)

Country Link
US (2) US11031377B2 (ko)
EP (4) EP3891784A4 (ko)
JP (2) JP7331119B2 (ko)
KR (4) KR102601225B1 (ko)
CN (2) CN110192269A (ko)
TW (4) TWI743507B (ko)
WO (3) WO2020210928A1 (ko)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11211328B2 (en) * 2017-10-16 2021-12-28 SK Hynix Inc. Semiconductor memory device of three-dimensional structure
US10903216B2 (en) * 2018-09-07 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
JP2020145231A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
EP3891806A4 (en) * 2019-04-15 2022-10-12 Yangtze Memory Technologies Co., Ltd. UNITED SEMICONDUCTOR DEVICES HAVING HETEROGENEOUS PROCESSOR AND MEMORIES AND METHODS FOR FORMING THEM
WO2020211272A1 (en) * 2019-04-15 2020-10-22 Yangtze Memory Technologies Co., Ltd. Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
KR20240045345A (ko) 2019-04-15 2024-04-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
CN111727503B (zh) 2019-04-15 2021-04-16 长江存储科技有限责任公司 具有可编程逻辑器件和异构存储器的统一半导体器件及其形成方法
KR102706138B1 (ko) * 2019-04-30 2024-09-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리를 갖는 3차원 메모리 디바이스
KR20210114016A (ko) 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
JP7328344B2 (ja) * 2019-04-30 2023-08-16 長江存儲科技有限責任公司 三次元メモリデバイス
EP3915147A4 (en) * 2019-06-27 2022-11-23 Yangtze Memory Technologies Co., Ltd. NOVEL 3D NAND MEMORY DEVICE AND METHOD OF MAKING THERE
KR20220002528A (ko) 2019-08-23 2022-01-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 디바이스
JP2021044399A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
CN110770901A (zh) * 2019-09-11 2020-02-07 长江存储科技有限责任公司 具有处理器和静态随机存取存储器的键合半导体器件及其形成方法
US11195818B2 (en) * 2019-09-12 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact for thermal displacement in a multi-wafer stacked integrated circuit
JP2021044477A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
US11557655B2 (en) * 2019-10-11 2023-01-17 Tokyo Electron Limited Device and method of forming with three-dimensional memory and three-dimensional logic
JP7378503B2 (ja) 2019-10-12 2023-11-13 長江存儲科技有限責任公司 ダイ同士の接合のための方法および構造
JP7330357B2 (ja) * 2019-10-12 2023-08-21 長江存儲科技有限責任公司 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法
CN110854116A (zh) * 2019-10-28 2020-02-28 中国科学院上海微系统与信息技术研究所 一种三维异质集成芯片及其制备方法
CN110854125A (zh) * 2019-10-28 2020-02-28 中国科学院上海微系统与信息技术研究所 一种双衬底三维异质集成芯片及其制备方法
CN110945650A (zh) 2019-11-05 2020-03-31 长江存储科技有限责任公司 具有通过键合而形成的毗连通孔结构的半导体设备和用于形成其的方法
CN110783311B (zh) * 2019-11-11 2021-04-27 合肥恒烁半导体有限公司 一种闪存电路及其制备方法
US11410955B2 (en) * 2019-11-19 2022-08-09 SK Hynix Inc. Semiconductor memory device
KR20210088810A (ko) * 2020-01-06 2021-07-15 에스케이하이닉스 주식회사 3차원 반도체 메모리 장치
US11270988B2 (en) * 2020-01-20 2022-03-08 Monolithic 3D Inc. 3D semiconductor device(s) and structure(s) with electronic control units
US11488939B2 (en) * 2020-01-20 2022-11-01 Monolithic 3D Inc. 3D semiconductor devices and structures with at least one vertical bus
US12021028B2 (en) * 2020-01-20 2024-06-25 Monolithic 3D Inc. 3D semiconductor devices and structures with electronic circuit units
US11580038B2 (en) 2020-02-07 2023-02-14 Sunrise Memory Corporation Quasi-volatile system-level memory
US11527545B2 (en) 2020-02-12 2022-12-13 Tokyo Electron Limited Architecture design and process for 3D logic and 3D memory
US11282828B2 (en) 2020-02-20 2022-03-22 Tokyo Electron Limited High density architecture design for 3D logic and 3D memory circuits
JP7367055B2 (ja) * 2020-02-20 2023-10-23 長江存儲科技有限責任公司 Ｘｔａｃｋｉｎｇアーキテクチャを有するＤＲＡＭメモリデバイス
CN115274680A (zh) * 2020-04-14 2022-11-01 长江存储科技有限责任公司 具有背面互连结构的三维存储器件
KR20210134141A (ko) * 2020-04-29 2021-11-09 삼성전자주식회사 반도체 장치
KR20240042165A (ko) 2020-05-27 2024-04-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자
EP3942612B1 (en) 2020-05-27 2024-01-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111801800B (zh) * 2020-05-27 2022-06-07 长江存储科技有限责任公司 三维存储器件
WO2021237489A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
KR20220004207A (ko) 2020-05-29 2022-01-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 디바이스들
US11289455B2 (en) * 2020-06-11 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact to improve thermal dissipation away from semiconductor devices
US11550158B2 (en) * 2020-06-24 2023-01-10 Meta Platforms Technologies, Llc Artificial reality system having system-on-a-chip (SoC) integrated circuit components including stacked SRAM
US11444069B2 (en) * 2020-06-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. 3D semiconductor package including memory array
CN113704137A (zh) 2020-07-30 2021-11-26 西安紫光国芯半导体有限公司 存内计算模块和方法、存内计算网络及构建方法
JP2022035158A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置
WO2022047649A1 (en) * 2020-09-02 2022-03-10 Yangtze Memory Technologies Co., Ltd. Pad-out structure for xtacking architecture
JP2022045192A (ja) * 2020-09-08 2022-03-18 キオクシア株式会社 半導体装置およびその製造方法
CN112164674A (zh) * 2020-09-24 2021-01-01 芯盟科技有限公司 堆叠式高带宽存储器
WO2022077148A1 (en) * 2020-10-12 2022-04-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Multiple integration scheme with asic or fpga chip bonding to 3d crosspoint chip
KR20220060612A (ko) * 2020-11-04 2022-05-12 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US11605566B2 (en) 2021-01-19 2023-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Method and structure for metal gates
CN112928136B (zh) * 2021-01-29 2023-07-04 长江先进存储产业创新中心有限责任公司 中央处理器及其制造方法
CN114823616A (zh) * 2021-01-29 2022-07-29 西安紫光国芯半导体有限公司 三维堆叠存储芯片
US20220271033A1 (en) * 2021-02-19 2022-08-25 Daniel Chanemougame Inverted top-tier fet for multi-tier gate-on-gate 3-dimension integration (3di)
KR20220120769A (ko) * 2021-02-23 2022-08-31 삼성전자주식회사 가변 저항 메모리 장치
CN113097383B (zh) * 2021-03-09 2023-07-18 长江先进存储产业创新中心有限责任公司 中央处理器及其制造方法
CN113053900B (zh) * 2021-03-22 2023-01-20 长鑫存储技术有限公司 半导体结构及其制造方法
CN113206098B (zh) * 2021-04-30 2023-04-11 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法
CN115312493A (zh) * 2021-05-08 2022-11-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2022236946A1 (en) 2021-05-12 2022-11-17 Yangtze Memory Technologies Co., Ltd. Memory peripheral circuit having three-dimensional transistors and method for forming the same
JP2023553679A (ja) * 2021-05-12 2023-12-25 長江存儲科技有限責任公司 三次元トランジスタを有するメモリ周辺回路及びその形成方法
CN116918475A (zh) 2021-05-12 2023-10-20 长江存储科技有限责任公司 具有三维晶体管的存储器外围电路及其形成方法
US11848309B2 (en) 2021-06-10 2023-12-19 Micron Technology, Inc. Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11842990B2 (en) * 2021-06-30 2023-12-12 Micron Technology, Inc. Microelectronic devices and electronic systems
US11810838B2 (en) 2021-06-30 2023-11-07 Micron Technology, Inc. Microelectronic devices, and related electronic systems and methods of forming microelectronic devices
CN115735423A (zh) * 2021-06-30 2023-03-03 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN113711356B (zh) * 2021-06-30 2024-06-14 长江存储科技有限责任公司 三维存储器器件及其形成方法
WO2023272550A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Phase-change memory devices, systems, and methods of operating thereof
US11776925B2 (en) 2021-06-30 2023-10-03 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11930634B2 (en) 2021-06-30 2024-03-12 Micron Technology, Inc. Methods of forming microelectronic devices
WO2023272584A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same
CN118645136A (zh) 2021-06-30 2024-09-13 长江存储科技有限责任公司 具有凹陷栅极晶体管的外围电路及其形成方法
CN115735424A (zh) * 2021-06-30 2023-03-03 长江存储科技有限责任公司 三维存储器器件及其形成方法
CN115836387A (zh) 2021-06-30 2023-03-21 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN115867970A (zh) * 2021-06-30 2023-03-28 长江存储科技有限责任公司 三维存储器装置及其形成方法
US11996377B2 (en) 2021-06-30 2024-05-28 Micron Technology, Inc. Microelectronic devices and electronic systems
WO2023272592A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272625A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US11785764B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Methods of forming microelectronic devices
CN116018889A (zh) 2021-06-30 2023-04-25 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023272555A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
KR102483906B1 (ko) * 2021-07-14 2022-12-30 서울시립대학교 산학협력단 Nand 플래시 메모리와 sram이 융합된 nas 메모리 셀 및 이를 이용한 nas 메모리 어레이
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
US20230022167A1 (en) * 2021-07-22 2023-01-26 Intel Corporation Integrated circuit assemblies with stacked compute logic and memory dies
US20230062750A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Memory chiplet having multiple arrays of memory devices and methods of forming the same
US11751383B2 (en) 2021-08-31 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
WO2023028829A1 (en) 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
WO2023028890A1 (en) 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
CN116097915A (zh) * 2021-08-31 2023-05-09 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
CN113626374A (zh) * 2021-09-02 2021-11-09 西安紫光国芯半导体有限公司 一种堆叠芯片
CN113505091B (zh) * 2021-09-10 2021-12-14 西安紫光国芯半导体有限公司 一种基于sedram的堆叠式器件以及堆叠式系统
CN116391454A (zh) 2021-10-31 2023-07-04 长江存储科技有限责任公司 具有交错布局中的垂直晶体管的存储器器件
WO2023070637A1 (en) * 2021-10-31 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and stacked storage units and methods for forming thereof
CN116391262A (zh) 2021-10-31 2023-07-04 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
TWI817693B (zh) * 2022-03-02 2023-10-01 南亞科技股份有限公司 半導體記憶體的製備方法
EP4270478A4 (en) * 2022-03-15 2023-11-22 Changxin Memory Technologies, Inc. MEMORY AND METHOD FOR PRODUCING A MEMORY
TWI809927B (zh) * 2022-03-29 2023-07-21 南亞科技股份有限公司 具有連接到記憶體元件之二極體的半導體元件及其積體電路
US11950409B2 (en) 2022-03-29 2024-04-02 Nanya Technology Corporation Semiconductor device having diode connectedto memory device and circuit including the same
WO2023241433A1 (en) * 2022-06-17 2023-12-21 Yangtze Memory Technologies Co., Ltd. Memory devices and methods for forming the same
WO2023246210A1 (en) * 2022-06-22 2023-12-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
WO2023246209A1 (en) * 2022-06-22 2023-12-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
WO2024130656A1 (en) * 2022-12-22 2024-06-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180261623A1 (en) * 2017-03-10 2018-09-13 Toshiba Memory Corporation Semiconductor memory device

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605968B2 (ja) * 1993-04-06 1997-04-30 日本電気株式会社 半導体集積回路およびその形成方法
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
JP4345705B2 (ja) * 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
SG134187A1 (en) * 2006-01-13 2007-08-29 Tezzaron Semiconductor S Pte L Stacked wafer for 3d integration
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
US8032711B2 (en) * 2006-12-22 2011-10-04 Intel Corporation Prefetching from dynamic random access memory to a static random access memory
US9406561B2 (en) 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
TW202315050A (zh) * 2010-02-16 2023-04-01 凡 歐貝克 製造３ｄ半導體晶圓的方法
US11121021B2 (en) * 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
KR20120079397A (ko) 2011-01-04 2012-07-12 삼성전자주식회사 적층형 반도체 장치 및 이의 제조 방법
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US20190109049A1 (en) * 2011-06-28 2019-04-11 Monolithic 3D Inc. 3d semiconductor device and system
JP6122290B2 (ja) * 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8563403B1 (en) * 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
KR102174336B1 (ko) * 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US20180374864A1 (en) 2014-09-12 2018-12-27 Toshiba Memory Corporation Semiconductor memory device
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US9698790B2 (en) * 2015-06-26 2017-07-04 Advanced Micro Devices, Inc. Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces
CN105789139B (zh) * 2016-03-31 2018-08-28 上海新储集成电路有限公司 一种神经网络芯片的制备方法
US10672743B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10262708B2 (en) * 2017-01-13 2019-04-16 Samsung Electronics Co., Ltd. Memory system performing training operation
KR102513205B1 (ko) * 2017-01-27 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
US10121743B2 (en) * 2017-03-29 2018-11-06 Qualcomm Incorporated Power distribution networks for a three-dimensional (3D) integrated circuit (IC) (3DIC)
KR102366798B1 (ko) * 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US10453829B2 (en) * 2017-06-16 2019-10-22 Intel Corporation Method and apparatus for reducing capacitance of input/output pins of memory device
US10157653B1 (en) * 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
US11101386B2 (en) * 2017-08-04 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10957679B2 (en) * 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10163864B1 (en) 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same
EP3580782A4 (en) * 2017-08-21 2020-12-02 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY COMPONENTS AND METHOD FOR SHAPING THEM
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
JP2019057532A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
CN111492477A (zh) * 2017-10-20 2020-08-04 艾克瑟尔西斯公司 具有高密度z轴互连的3d计算电路
CN107887395B (zh) * 2017-11-30 2018-12-14 长江存储科技有限责任公司 Nand存储器及其制备方法
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
CN108063097A (zh) * 2017-12-19 2018-05-22 武汉新芯集成电路制造有限公司 一种三层芯片集成方法
CN108288609B (zh) * 2018-01-30 2020-07-14 德淮半导体有限公司 晶片堆叠结构及其制造方法以及图像感测装置
KR102309462B1 (ko) * 2018-06-28 2021-10-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 차폐층을 가진 3차원 메모리 장치 및 3차원 메모리 장치를 형성하기 위한 방법
KR102514903B1 (ko) 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
WO2020014976A1 (en) * 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
WO2020034063A1 (en) 2018-08-13 2020-02-20 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
WO2020056664A1 (en) * 2018-09-20 2020-03-26 Yangtze Memory Technologies Co., Ltd. Multi-stack three-dimensional memory devices
CN109524412A (zh) * 2018-11-14 2019-03-26 长江存储科技有限责任公司 三维存储器及其制造方法
KR102658194B1 (ko) 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
JP7323635B2 (ja) * 2019-05-17 2023-08-08 長江存儲科技有限責任公司 ３次元メモリデバイス、３次元メモリデバイスを形成するための方法および３次元メモリデバイスを動作させるための方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180261623A1 (en) * 2017-03-10 2018-09-13 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
EP3891785A1 (en) 2021-10-13
CN114725085A (zh) 2022-07-08
US11923339B2 (en) 2024-03-05
EP3891786A1 (en) 2021-10-13
EP3891797B1 (en) 2024-04-10
JP7331119B2 (ja) 2023-08-22
KR20210114011A (ko) 2021-09-17
US20210265319A1 (en) 2021-08-26
KR20210122285A (ko) 2021-10-08
EP3891784A1 (en) 2021-10-13
TWI808281B (zh) 2023-07-11
JP2022519851A (ja) 2022-03-25
WO2020211271A1 (en) 2020-10-22
TWI743507B (zh) 2021-10-21
EP3891784A4 (en) 2022-08-17
WO2020211332A1 (en) 2020-10-22
WO2020210928A1 (en) 2020-10-22
EP3891797A4 (en) 2022-10-12
TW202111930A (zh) 2021-03-16
EP3891786A4 (en) 2022-10-19
US11031377B2 (en) 2021-06-08
TWI735997B (zh) 2021-08-11
EP3891797A1 (en) 2021-10-13
CN110192269A (zh) 2019-08-30
JP2022521618A (ja) 2022-04-11
KR20210110855A (ko) 2021-09-09
TW202119601A (zh) 2021-05-16
KR20210111277A (ko) 2021-09-10
TW202115861A (zh) 2021-04-16
JP7209857B2 (ja) 2023-01-20
KR102587642B1 (ko) 2023-10-10
TW202040800A (zh) 2020-11-01
EP3891785A4 (en) 2022-11-02
US20200328186A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR102601225B1 (ko) 복수의 기능 칩이 있는 3차원 nand 메모리 디바이스의 집적화
KR102691514B1 (ko) 배면 격리 구조들을 갖는 3차원 메모리 디바이스들
KR102700523B1 (ko) 3차원 nand를 위한 커패시터들을 형성하는 구조 및 방법
JP7439136B2 (ja) ３次元ｎａｎｄのためのビットラインドライバーのアイソレーションのための構造および方法
US11031282B2 (en) Three-dimensional memory devices with deep isolation structures
TWI744733B (zh) 用於半導體元件陣列的後側深隔離結構
US11450637B2 (en) Methods for bonding semiconductor structures and semiconductor devices thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant