JP2021044399A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2021044399A JP2021044399A JP2019165574A JP2019165574A JP2021044399A JP 2021044399 A JP2021044399 A JP 2021044399A JP 2019165574 A JP2019165574 A JP 2019165574A JP 2019165574 A JP2019165574 A JP 2019165574A JP 2021044399 A JP2021044399 A JP 2021044399A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contact plug
- plug
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000926 separation method Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 78
- 239000002184 metal Substances 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/145—Read-only memory [ROM]
- H01L2924/1451—EPROM
- H01L2924/14511—EEPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】基板とコンタクトプラグとの接触抵抗を低減することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、2つの素子領域を含む基板であって、前記素子領域は、前記基板の表面に平行な第1方向に延び、前記第1方向に交差する第2方向に互いに隣接する、基板を備える。前記装置はさらに、前記基板の上方に設けられた配線層を備える。前記装置はさらに、前記基板と前記配線層との間に設けられた絶縁膜を備える。前記装置はさらに、前記絶縁膜内において、前記第2方向と、前記第1および第2方向に交差する第3方向とに延び、前記素子領域の各々の上に設けられ、前記素子領域および前記配線層に電気的に接続されたプラグを備える。【選択図】図7
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
基板に接触するコンタクトプラグを形成する場合には、基板とコンタクトプラグとの接触抵抗が高くなることが問題となる。
基板とコンタクトプラグとの接触抵抗を低減することが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、2つの素子領域を含む基板であって、前記素子領域は、前記基板の表面に平行な第1方向に延び、前記第1方向に交差する第2方向に互いに隣接する、基板を備える。前記装置はさらに、前記基板の上方に設けられた配線層を備える。前記装置はさらに、前記基板と前記配線層との間に設けられた絶縁膜を備える。前記装置はさらに、前記絶縁膜内において、前記第2方向と、前記第1および第2方向に交差する第3方向とに延び、前記素子領域の各々の上に設けられ、前記素子領域および前記配線層に電気的に接続されたプラグを備える。
以下、本発明の実施形態を、図面を参照して説明する。図1から図10において、同一の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、アレイチップ1と回路チップ2が貼り合わされた3次元メモリである。
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、アレイチップ1と回路チップ2が貼り合わされた3次元メモリである。
アレイチップ1は、複数のメモリセルを含むメモリセルアレイ11と、メモリセルアレイ11上の絶縁膜12と、メモリセルアレイ11下の層間絶縁膜13とを備えている。絶縁膜12は例えば、シリコン酸化膜またはシリコン窒化膜である。層間絶縁膜13は例えば、シリコン酸化膜、またはシリコン酸化膜とその他の絶縁膜とを含む積層膜である。
回路チップ2は、アレイチップ1下に設けられている。符号Sは、アレイチップ1と回路チップ2との貼合面を示す。回路チップ2は、層間絶縁膜14と、層間絶縁膜14下の基板15とを備えている。層間絶縁膜14は例えば、シリコン酸化膜、またはシリコン酸化膜とその他の絶縁膜とを含む積層膜である。基板15は例えば、シリコン基板などの半導体基板である。
図1は、基板15の表面に平行で互いに垂直なX方向およびY方向と、基板15の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。−Z方向は、重力方向と一致していても一致していなくてもよい。Y方向は、第1方向の例であり、X方向は、第1方向に交差する第2方向の例であり、Z方向は、第1および第2方向に交差する第3方向の例である。
アレイチップ1は、メモリセルアレイ11内の電極層として、複数のワード線WLと、ソース線SLとを備えている。図1は、メモリセルアレイ11の階段構造部21を示している。各ワード線WLは、コンタクトプラグ22を介してワード配線層23と電気的に接続されている。複数のワード線WLを貫通する各柱状部CLは、ビアプラグ24を介してビット線BLと電気的に接続されており、かつソース線SLと電気的に接続されている。ソース線SLは、半導体層である第1層SL1と、金属層である第2層SL2とを含んでいる。
回路チップ2は、複数のトランジスタ31を備えている。各トランジスタ31は、基板15上にゲート絶縁膜を介して設けられたゲート電極32と、基板15内に設けられた不図示のソース拡散層およびドレイン拡散層とを備えている。また、回路チップ2は、これらのトランジスタ31のソース拡散層またはドレイン拡散層上に設けられた複数のコンタクトプラグ33と、これらのコンタクトプラグ33上に設けられ、複数の配線を含む配線層34と、配線層34上に設けられ、複数の配線を含む配線層35とを備えている。
回路チップ2はさらに、配線層35上に設けられ、複数の配線を含む配線層36と、配線層36上に設けられた複数のビアプラグ37と、これらのビアプラグ37上に設けられた複数の金属パッド38とを備えている。金属パッド38は例えば、Cu(銅)層またはAl(アルミニウム)層である。金属パッド38は、第1パッドの例である。回路チップ2は、アレイチップ1の動作を制御する制御回路(論理回路)として機能する。この制御回路は、トランジスタ31などにより構成されており、金属パッド38に電気的に接続されている。
アレイチップ1は、金属パッド38上に設けられた複数の金属パッド41と、金属パッド41上に設けられた複数のビアプラグ42と、これらのビアプラグ42上に設けられ、複数の配線を含む配線層43とを備えている。金属パッド41は例えば、Cu層またはAl層である。金属パッド41は、第2パッドの例である。
アレイチップ1はさらに、配線層43上に設けられた複数のビアプラグ44と、これらのビアプラグ44上や絶縁膜12上に設けられた金属パッド45と、金属パッド45上や絶縁膜12上に設けられたパッシベーション膜46とを備えている。金属パッド45は例えば、Cu層またはAl層であり、図1の半導体装置の外部接続パッド(ボンディングパッド)として機能する。金属パッド45は、第3パッドの例である。パッシベーション膜46は例えば、シリコン酸化膜などの絶縁膜であり、金属パッド45の上面を露出させる開口部Pを有している。金属パッド45は、この開口部Pを介してボンディングワイヤ、はんだボール、金属バンプなどにより実装基板や他の装置に接続可能である。
図2は、第1実施形態の柱状部CLの構造を示す断面図である。
図2に示すように、メモリセルアレイ11は、層間絶縁膜13(図1)上に交互に積層された複数のワード線WLと複数の絶縁層51とを備えている。ワード線WLは、例えばW(タングステン)層である。絶縁層51は、例えばシリコン酸化膜である。
柱状部CLは、ブロック絶縁膜52、電荷蓄積層53、トンネル絶縁膜54、チャネル半導体層55、およびコア絶縁膜56を順に含んでいる。電荷蓄積層53は、例えばシリコン窒化膜であり、ワード線WLおよび絶縁層51の側面にブロック絶縁膜52を介して形成されている。電荷蓄積層53は、ポリシリコン層などの半導体層でもよい。チャネル半導体層55は、例えばポリシリコン層であり、電荷蓄積層53の側面にトンネル絶縁膜54を介して形成されている。ブロック絶縁膜52、トンネル絶縁膜54、およびコア絶縁膜56は、例えばシリコン酸化膜または金属絶縁膜である。
図3は、第1実施形態の半導体装置の製造方法を示す断面図である。図3は、複数のアレイチップ1を含むアレイウェハW1と、複数の回路チップ2を含む回路ウェハW2とを示している。アレイウェハW1はメモリウェハとも呼ばれ、回路ウェハW2はCMOSウェハとも呼ばれる。
図3のメモリウェハW1の向きは、図1のメモリチップ1の向きとは逆であることに留意されたい。本実施形態では、アレイウェハW1と回路ウェハW2とを貼り合わせることで半導体装置を製造する。図3は、貼合のために向きを反転される前のメモリウェハW1を示しており、図1は、貼合のために向きを反転されて貼合およびダイシングされた後のメモリチップ1を示している。
図3において、符号S1はメモリウェハW1の上面を示し、符号S2は回路ウェハW2の上面を示している。メモリウェハW1は、絶縁膜12下に設けられた基板16を備えていることに留意されたい。基板16は例えば、シリコン基板などの半導体基板である。
本実施形態ではまず、図3に示すように、メモリウェハW1の基板16上にメモリセルアレイ11、絶縁膜12、層間絶縁膜13、階段構造部21、金属パッド41などを形成し、回路ウェハW2の基板15上に層間絶縁膜14、トランジスタ31、金属パッド38などを形成する。次に、アレイウェハW1と回路ウェハW2とを機械的圧力により貼り合わせる。これにより、層間絶縁膜13と層間絶縁膜14とが接着される。次に、アレイウェハW1および回路ウェハW2を400℃でアニールする。これにより、金属パッド41と金属パッド38とが接合される。
その後、基板15をCMP(Chemical Mechanical Polishing)により薄膜化し、基板16をCMPにより除去した後、アレイウェハW1および回路ウェハW2を複数のチップに切断する。こうして、図1の半導体装置が製造される。なお、金属パッド45とパッシベーション膜46は例えば、基板15の薄膜化および基板16の除去の後に、絶縁膜12上に形成される。
なお、本実施形態ではアレイウェハW1と回路ウェハW2とを貼り合わせているが、代わりにアレイウェハW1同士を貼り合わせてもよい。図1から図3を参照して前述した内容や、図4から図10を参照して後述する内容は、アレイウェハW1同士の貼合にも適用可能である。
また、図1は、層間絶縁膜13と層間絶縁膜14との境界面や、金属パッド41と金属パッド38との境界面を示しているが、上記のアニール後はこれらの境界面が観察されなくなることが一般的である。しかしながら、これらの境界面のあった位置は、例えば金属パッド41の側面や金属パッド38の側面の傾きや、金属パッド41の側面と金属パッド38との位置ずれを検出することで推定することができる。
図4は、第1実施形態の回路チップ2の構造を示す断面図である。
本実施形態の回路チップ2は、前述したように、基板15と、基板15上に形成された層間絶縁膜14とを備えており、さらには、複数の素子分離領域61と、複数の素子領域62と、複数のコンタクトプラグ63とを備えている。
これらの素子分離領域61および素子領域62は、Y方向に延びており、X方向に交互に配置されている。本実施形態の基板15は、Y方向に延びる複数の素子分離溝を備えており、基板15の素子分離溝内に素子分離領域61が形成されている。素子領域62は、素子分離溝間に挟まれた凸部であり、基板15から層間絶縁膜14に向けてZ方向に突出しており、Y方向に延びており、X方向に素子分離領域61を介して互いに隣接している。図4に示す複数の素子分離溝は、図4に示す断面以外の場所で互いに接続されており、基板15に設けられた1つの凹部を構成している。
基板15内に設けられた各素子分離領域61は、例えばシリコン酸化膜などの絶縁膜で形成されている。素子分離領域61は、STI(Shallow Trench Isolation)領域とも呼称される。一方、素子分離領域61間に挟まれた各素子領域62は、基板15の一部であり、例えばシリコン層などの半導体層となっている。本実施形態の基板15は拡散層を含んでおり、素子領域62はこの拡散層の一部となっている。符号Wは、各素子領域62のX方向の幅を示しており、より詳細には、各素子領域62の上面(上端)のX方向の幅を示している。この幅Wは、第1幅の例である。本実施形態では、素子領域62を含む基板15と、基板15内に形成された素子分離領域61が、1つの基板を構成しており、この基板上にコンタクトプラグ63等が配置されている。
コンタクトプラグ63は、図1に示すコンタクトプラグ33の一種であり、層間絶縁膜14内において素子領域62上に形成されており、Z方向に延びている。コンタクトプラグ63は、素子領域62の上面に接しており、素子領域62と電気的に接続されている。各コンタクトプラグ63は、素子領域62の上面や層間絶縁膜14の側面に順に形成されたバリアメタル層63aとプラグ材層63bとを含んでいる。バリアメタル層63aは例えば、Ti(チタン)またはTa(タンタル)を含有する金属層である。プラグ材層63bは例えば、W(タングステン)、Al(アルミニウム)、またはCu(銅)を含有する金属層である。
コンタクトプラグ63は例えば、長方形の平面形状を有し、バーコンタクトとも呼称される。符号W1は、各コンタクトプラグ63のX方向の幅を示しており、より詳細には、各コンタクトプラグ63の下面(下端)のX方向の幅を示している。この幅W1は、第2幅の例である。本実施形態では、コンタクトプラグ63の幅W1が、素子領域62の幅Wよりも大きく設定されている(W1>W)。
各素子領域62は、素子分離領域61と接する+X方向の側面と、別の素子分離領域61と接する−X方向の側面とを有している。本実施形態の各コンタクトプラグ63は、1つの素子領域62上と、この素子領域62の+X方向の側面に設けられた素子分離領域61上と、この素子領域62の−X方向の側面に設けられた素子分離領域61上とに位置している。すなわち、本実施形態の各コンタクトプラグ63は、1つの素子領域62と、この素子領域62を挟む2つの素子分離領域61とにまたがって配置されている。このような各コンタクトプラグ63の配置は、幅W1が幅Wよりも大きく設定されていることで実現可能となっている。
上述のように、金属パッド45(図1)は、ボンディングパッドとして機能する。金属パッド45は、いずれかの金属パッド41、金属パッド38、コンタクトプラグ63、および素子領域62を介して基板15と電気的に接続されている。これにより、金属パッド45から基板15に例えば電源電圧や接地電圧を供給することが可能となっている。
図5は、第1実施形態の比較例の回路チップ2の構造を示す断面図である。
本比較例の回路チップ2は、前述したコンタクトプラグ63の代わりに複数のコンタクトプラグ64を備えている。各コンタクトプラグ64は、上述のバリアメタル層63aと同様のバリアメタル層64aと、上述のプラグ材層63bと同様のプラグ材層64bとを備えている。コンタクトプラグ64は例えば、長方形の平面形状を有している。符号W2は、各コンタクトプラグ64のX方向の幅を示しており、より詳細には、各コンタクトプラグ64の下面(下端)のX方向の幅を示している。本変形例では、コンタクトプラグ64の幅W2が、素子領域62の幅Wよりも小さく設定されている(W2<W)。
ここで、第1実施形態のコンタクトプラグ63と、その比較例のコンタクトプラグ64とを比較する。
本比較例のコンタクトプラグ64は、基板15上に直接形成されている。そのため、本比較例では、コンタクトプラグ64をサリサイド層上などに形成する場合と比べて、基板15とコンタクトプラグ64との接触抵抗が高くなることが問題となる。
一方、本実施形態のコンタクトプラグ63も、基板15上に直接形成されている。しかしながら、本実施形態のコンタクトプラグ63は大きな幅W1を有し、具体的には、コンタクトプラグ63の幅W1が素子領域62の幅Wよりも大きく設定されている。これにより、コンタクトプラグ63と素子領域62との接触面積が広く確保されている。本実施形態によれば、コンタクトプラグ63と素子領域62との接触面積が広く確保することで、基板15とコンタクトプラグ63との接触抵抗を低減することが可能となる。
本実施形態では、各コンタクトプラグ63の幅W1が素子領域62の幅Wよりも大きいことから、各コンタクトプラグ63を1つの素子領域62とこの素子領域62を挟む2つの素子分離領域61とにまたがって配置することができる。その結果、図4に示す各素子領域62の断面では、各素子領域62の上面全体がコンタクトプラグ63の下面に接している。これにより、コンタクトプラグ63と素子領域62との接触面積を可能な限り広く確保することが可能となり、基板15とコンタクトプラグ64との接触抵抗を大きく低減することが可能となる。
図6は、第1実施形態の回路ウェハW2の製造方法を示す断面図である。
まず、基板15内に複数の素子分離溝H1を形成し、これらの素子分離溝H1内にシリコン酸化膜などの絶縁膜を埋め込む(図6(a))。その結果、素子分離溝H1内に素子分離領域61が形成され、素子分離溝H1間に素子領域62が形成される。
次に、基板15の全面に層間絶縁膜14を形成する(図6(b))。なお、図6(b)の工程では、図1に示す層間絶縁膜14の全部ではなく一部が形成される。
次に、層間絶縁膜14内に複数のコンタクトホールH2を形成し、これらのコンタクトホールH2内にコンタクトプラグ63を形成する(図6(c))。この際、各コンタクトホールH2は、対応する素子領域62に達するように形成される。その結果、素子領域62上にコンタクトプラグ63が形成される。各コンタクトプラグ63は、対応する素子領域62とこの素子領域62を挟む2つの素子分離領域61とにまたがって形成される。
その後、図3を参照して説明した方法により、アレイウェハW1と回路ウェハW2とが貼り合わされる。こうして、図1の半導体装置が製造される。本実施形態の回路チップ2は、図4に示す構造を有するように製造される。
以上のように、本実施形態のコンタクトプラグ63の幅W1は、素子領域62の幅Wよりも大きく設定される。よって、本実施形態によれば、基板15とコンタクトプラグ63との接触抵抗を低減することが可能となる。
なお、本実施形態の回路チップ2は、図4に示すコンタクトプラグ63に加えて、図5に示すコンタクトプラグ64も備えていてもよい。コンタクトプラグ63の例は、トランジスタ31のソース拡散層またはドレイン拡散層上に設けられたソース電極またはドレイン電極である。このような例については、第4実施形態で詳細に説明する。
(第2実施形態)
図7は、第2実施形態の回路チップ2の構造を示す断面図である。
図7は、第2実施形態の回路チップ2の構造を示す断面図である。
本実施形態の回路チップ2は、前述したコンタクトプラグ63の代わりにコンタクトプラグ65を備えている。コンタクトプラグ65は、上述のバリアメタル層63aと同様のバリアメタル層65aと、上述のプラグ材層63bと同様のプラグ材層65bとを備えている。コンタクトプラグ65は例えば、長方形の平面形状を有している。符号W3は、コンタクトプラグ65のX方向の幅を示しており、より詳細には、コンタクトプラグ65の下面(下端)のX方向の幅を示している。本実施形態では、コンタクトプラグ65の幅W3が、素子領域62の幅Wよりも大きく設定されている(W3>W)。本実施形態のコンタクトプラグ65は、Z方向とX方向とに延びている。
本実施形態のコンタクトプラグ65は、複数(ここでは3つ)の素子領域62上に形成されている。具体的には、コンタクトプラグ65が、3つの素子領域62と4つの素子分離領域61とにまたがって形成されている。別言すると、本実施形態のコンタクトプラグ65は、第1実施形態の3つのコンタクトプラグ63をつなげ合わせたような形状を有している。このようなコンタクトプラグ65は例えば、図6(c)の工程で3つのコンタクトホールH2をつなげ合わせたような大きなコンタクトホールを形成することで形成可能である。
本実施形態では、コンタクトプラグ65と複数の素子領域62との接触面積を広く確保することができる。よって、本実施形態によれば、コンタクトプラグ65と素子領域62との接触面積が広く確保することで、基板15とコンタクトプラグ65との接触抵抗を低減することが可能となる。このようなコンタクトプラグ65は、素子領域62同士を接続するローカル配線として機能させることができる。
(第3実施形態)
図8は、第3実施形態の回路チップ2の構造を示す断面図である。
図8は、第3実施形態の回路チップ2の構造を示す断面図である。
本実施形態の回路チップ2は、前述したコンタクトプラグ63の代わりにコンタクトプラグ66を備えている。コンタクトプラグ66は、上述のバリアメタル層63aと同様のバリアメタル層66aと、上述のプラグ材層63bと同様のプラグ材層66bとを備えている。コンタクトプラグ66は例えば、長方形の平面形状を有している。符号W4は、コンタクトプラグ66のX方向の幅を示しており、より詳細には、コンタクトプラグ66の下面(下端)のX方向の幅を示している。本実施形態では、コンタクトプラグ66の幅W4が、素子領域62の幅Wよりも大きく設定されている(W4>W)。本実施形態のコンタクトプラグ66は、Z方向とX方向とに延びている。
本実施形態のコンタクトプラグ66は、第2実施形態のコンタクトプラグ65と同様に複数(ここでは3つ)の素子領域62上に形成されている。しかしながら、本実施形態では、コンタクトプラグ66の下の素子分離領域61が除去されている。よって、本実施形態のコンタクトプラグ66は、素子領域62の上面に接するだけでなく、素子領域62の側面にも接しており、さらには、素子領域62の上面よりも低い位置にある基板15の上面(すなわち素子分離溝の底面)にも接している。このようなコンタクトプラグ66は例えば、図6(c)の工程で3つのコンタクトホールH2をつなげ合わせたような大きなコンタクトホールを形成し、かつ、このコンタクトホールを素子分離溝の底面に達するように形成することで形成可能である。
本実施形態では、素子分離溝の底面が、ウェル拡散層となっている。本実施形態によれば、コンタクトプラグ66を素子分離溝の底面に接触させることで、コンタクトプラグ66をウェルコンタクトとして機能させることが可能となる。
本実施形態では、コンタクトプラグ66と複数の素子領域62との接触面積をさらに広く確保することができる。よって、本実施形態によれば、コンタクトプラグ66と素子領域62との接触面積を広く確保することで、基板15とコンタクトプラグ66との接触抵抗をさらに低減することが可能となる。このようなコンタクトプラグ66は、素子領域62同士を接続するローカル配線として機能させることができる。
(第4実施形態)
図9は、第4実施形態の回路チップ2の構造を示す平面図である。本実施形態の回路チップ2は、第2実施形態のコンタクトプラグ65と、第1実施形態の比較例のコンタクトプラグ64とを備えている。
図9は、第4実施形態の回路チップ2の構造を示す平面図である。本実施形態の回路チップ2は、第2実施形態のコンタクトプラグ65と、第1実施形態の比較例のコンタクトプラグ64とを備えている。
図9(a)は、回路チップ2の基板15上において、トランジスタ31として4つのN型トランジスタN1と、4つのN型トランジスタN2と、4つのN型トランジスタN3と、4つのN型トランジスタN4が形成された領域を示している。図9(b)は、回路チップ2の基板15上において、トランジスタ31として4つのP型トランジスタP1と、4つのP型トランジスタP2と、4つのN型トランジスタP3と、4つのP型トランジスタP4が形成された領域を示している。図9(a)の領域と図9(b)の領域は、1つの回路チップ2の同じ基板15上に形成されている。
図9(a)は、素子分離領域61により互いに分離された2つの素子領域62と、これらの素子領域62上にゲート絶縁膜を介して形成された複数のゲート電極32とを示している。これらのゲート電極32は、X方向の長さが短い複数のゲート電極32aと、X方向の長さが長い複数のゲート電極32bとを含んでいる。ゲート電極32aは、トランジスタN2、N4を構成しており、2つの素子領域62のうちのいずれかの上に形成されている。ゲート電極32bは、トランジスタN1、N3を構成しており、2つの素子領域62にまたがって形成されている。
図9(a)はさらに、2つの素子領域62のうちのいずれかの上に形成された複数のコンタクトプラグ64と、2つの素子領域62にまたがって形成された複数のコンタクトプラグ65とを示している。コンタクトプラグ64は、トランジスタN2、N1の間や、トランジスタN1、N3の間や、トランジスタN3、N4の間に配置されている。コンタクトプラグ65は、トランジスタN2に隣接する位置や、トランジスタN4に隣接する位置に配置されている。図9(a)のコンタクトプラグ65は、トランジスタN2、N4のソース拡散層上に設けられたソース電極であり、トランジスタN2、N4に接地電圧(VSS電圧)を供給するために使用される。図9(a)において、4つのトランジスタN2の接地電位は同じでよいため、これらのトランジスタN4用のコンタクトプラグがコンタクトプラグ65として統合されている。これは、トランジスタN4についても同様である。これにより、半導体装置のY方向のスペースを節約することが可能となる。
図9(b)は、素子分離領域61により互いに分離された4つの素子領域62と、これらの素子領域62上にゲート絶縁膜を介して形成された複数のゲート電極32とを示している。これらのゲート電極32は、X方向の長さが短い複数のゲート電極32aと、X方向の長さが長い複数のゲート電極32bとを含んでいる。ゲート電極32aは、トランジスタP2、P4を構成しており、2つの素子領域62のうちのいずれかの上に形成されている。ゲート電極32bは、トランジスタP1、P3を構成しており、2つの素子領域62にまたがって形成されている。
図9(b)はさらに、2つの素子領域62のうちのいずれかの上に形成された複数のコンタクトプラグ64と、2つの素子領域62にまたがって形成された複数のコンタクトプラグ65とを示している。コンタクトプラグ64は、トランジスタP2に隣接する位置や、トランジスタP4に隣接する位置に配置されている。コンタクトプラグ65は、トランジスタP1、P3の間に配置されている。図9(b)のコンタクトプラグ65は、トランジスタP1、P3のソース拡散層上に設けられたソース電極であり、トランジスタP1、P3に電源電圧(VDD電圧)を供給するために使用される。図9(a)において、トランジスタP1、P3の電源電位は同じでよいため、これらのトランジスタP1、P3用のコンタクトプラグがコンタクトプラグ65として統合されている。これにより、半導体装置のY方向のスペースを節約することが可能となる。
図10は、図9の領域R1および領域R2の回路構成を示す回路図である。
領域R1は、1つのN型トランジスタN1と、1つのN型トランジスタN2と、1つのN型トランジスタN3と、1つのN型トランジスタN4とを含んでいる。領域R2は、1つのP型トランジスタP1と、1つのP型トランジスタP2と、1つのP型トランジスタP3と、1つのP型トランジスタP4とを含んでいる。
トランジスタP1、P3のソースは、電源配線(VDD配線)に接続されている。トランジスタP1、P3のドレインはそれぞれ、トランジスタP2、P4のソースに接続されている。トランジスタP2のドレインは、トランジスタN1、N2のドレインや、トランジスタN4、P4のゲートに接続されている。トランジスタP4のドレインは、トランジスタN3、N4のドレインや、トランジスタN2、P2のゲートに接続されている。トランジスタN1、N3のソースは、互いに接続されている。トランジスタN2、N4のソースは、接地配線(VSS配線)に接続されている。領域R1および領域R2は、このような回路を構成している。
本実施形態の回路チップ2は、領域R1と同じ回路構成の領域を多数備えると共に、領域R2と同じ回路構成の領域を多数備えている。図9(a)および図9(b)は、その一例として、領域R1と同じ回路構成の領域を、領域R1を含めて4つ示し、領域R2と同じ回路構成の領域を、領域R2を含めて4つ示している。
本実施形態によれば、トランジスタN2、N4、P1、P3のソース電極を第2実施形態のコンタクトプラグ65で形成することで、電源電圧や接地電圧を供給するコンタクトプラグと基板15との接触抵抗を低減することが可能となる。電源電圧や接地電圧は接触抵抗の影響を大きく受けるため、本実施形態によれば、回路チップ2の電圧供給の効率を効果的に向上させることが可能となる。
なお、本実施形態のトランジスタN2、N4、P1、P3のソース電極は、第1実施形態のコンタクトプラグ63で形成してもよいし、第3実施形態のコンタクトプラグ66で形成してもよい。後者の場合には、基板15とコンタクトプラグ66との接触面積を広く確保しやすいため、接触抵抗を低くしつつ領域R1および領域R2の面積を低減することが可能となる。これにより、半導体装置の集積度を向上させることが可能となる。
また、第1実施形態のコンタクトプラグ63や、第2実施形態のコンタクトプラグ65や、第3実施形態のコンタクトプラグ66は、トランジスタ31のドレイン電極としてもよい。これにより、ドレイン電極における接触抵抗を低減することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:アレイチップ、2:回路チップ、
11:メモリセルアレイ、12:絶縁膜、13:層間絶縁膜、
14:層間絶縁膜、15:基板、16:基板、
21:階段構造部、22:コンタクトプラグ、
23:ワード配線層、24:ビアプラグ、
31:トランジスタ、32、32a、32b:ゲート電極、
33:コンタクトプラグ、34:配線層、35:配線層、
36:配線層、37:ビアプラグ、38:金属パッド、
41:金属パッド、42:ビアプラグ、43:配線層、
44:ビアプラグ、45:金属パッド、46:パッシベーション膜、
51:絶縁層、52:ブロック絶縁膜、53:電荷蓄積層、
54:トンネル絶縁膜、55:チャネル半導体層、56:コア絶縁膜、
61:素子分離領域、62:素子領域、
63、64、65、66:コンタクトプラグ、
63a、64a、65a、66a:バリアメタル層、
63b、64b、65b、66b:プラグ材層
11:メモリセルアレイ、12:絶縁膜、13:層間絶縁膜、
14:層間絶縁膜、15:基板、16:基板、
21:階段構造部、22:コンタクトプラグ、
23:ワード配線層、24:ビアプラグ、
31:トランジスタ、32、32a、32b:ゲート電極、
33:コンタクトプラグ、34:配線層、35:配線層、
36:配線層、37:ビアプラグ、38:金属パッド、
41:金属パッド、42:ビアプラグ、43:配線層、
44:ビアプラグ、45:金属パッド、46:パッシベーション膜、
51:絶縁層、52:ブロック絶縁膜、53:電荷蓄積層、
54:トンネル絶縁膜、55:チャネル半導体層、56:コア絶縁膜、
61:素子分離領域、62:素子領域、
63、64、65、66:コンタクトプラグ、
63a、64a、65a、66a:バリアメタル層、
63b、64b、65b、66b:プラグ材層
Claims (12)
- 2つの素子領域を含む基板であって、前記素子領域は、前記基板の表面に平行な第1方向に延び、前記第1方向に交差する第2方向に互いに隣接する、基板と、
前記基板の上方に設けられた配線層と、
前記基板と前記配線層との間に設けられた絶縁膜と、
前記絶縁膜内において、前記第2方向と、前記第1および第2方向に交差する第3方向とに延び、前記素子領域の各々の上に設けられ、前記素子領域および前記配線層に電気的に接続されたプラグと、
を備える半導体装置。 - 前記基板は、前記素子領域間に設けられた素子分離領域を含み、前記素子領域は、前記第2方向に前記素子分離領域を介して互いに隣接する、請求項1に記載の半導体装置。
- 前記プラグは、前記素子領域の各々および前記素子分離領域上に設けられている、請求項2に記載の半導体装置。
- 前記基板は、前記2つの素子領域を含む3つ以上の素子領域と、前記素子分離領域を含む2つ以上の素子分離領域とを含み、
前記プラグは、前記3つ以上の素子領域の各々の上に設けられ、前記3つ以上の素子領域および前記配線層に電気的に接続されている、
請求項2または3に記載の半導体装置。 - 前記プラグは、前記素子領域の上面および側面に設けられている、請求項1に記載の半導体装置。
- 前記プラグは、前記素子領域の前記上面よりも低い位置にある前記基板の上面に接している、請求項5に記載の半導体装置。
- 前記基板は、前記2つの素子領域を含む3つ以上の素子領域を含み、
前記プラグは、前記3つ以上の素子領域の各々の上に設けられ、前記3つ以上の素子領域および前記配線層に電気的に接続されている、
請求項5または6に記載の半導体装置。 - 前記素子領域の各々は、前記第2方向に第1幅を有し、
前記プラグは、前記第2方向に前記第1幅よりも大きい第2幅を有する、
請求項1から7のいずれか1項に記載の半導体装置。 - 前記素子領域は、前記基板内に設けられた拡散層を含んでいる、請求項1から8のいずれか1項に記載の半導体装置。
- 前記プラグは、トランジスタのソース拡散層またはドレイン拡散層上に設けられたソース電極またはドレイン電極である、請求項1から9のいずれか1項に記載の半導体装置。
- 前記基板の上方に設けられ、前記素子領域に前記プラグを介して電気的に接続された第1パッドと、
前記第1パッド上に設けられた第2パッドと、
前記第2パッドの上方に設けられ、前記第2パッドに電気的に接続されたボンディングパッドと、
をさらに備える請求項1から10のいずれか1項に記載の半導体装置。 - 基板内に、前記基板の表面に平行な第1方向に延び、前記第1方向に交差する第2方向に互いに隣接する2つの素子領域を形成し、
前記基板上に絶縁膜を形成し、
前記絶縁膜上に配線層を形成し、
前記絶縁膜内に、前記第2方向と、前記第1および第2方向に交差する第3方向とに延び、前記素子領域の各々の上に設けられ、前記素子領域および前記配線層に電気的に接続されたプラグを形成する、
ことを含む半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165574A JP2021044399A (ja) | 2019-09-11 | 2019-09-11 | 半導体装置およびその製造方法 |
TW109122869A TWI776181B (zh) | 2019-09-11 | 2020-07-07 | 半導體裝置及半導體裝置的製造方法 |
CN202010913134.8A CN112490284B (zh) | 2019-09-11 | 2020-09-03 | 半导体装置及其制造方法 |
US17/015,868 US11450611B2 (en) | 2019-09-11 | 2020-09-09 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165574A JP2021044399A (ja) | 2019-09-11 | 2019-09-11 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021044399A true JP2021044399A (ja) | 2021-03-18 |
Family
ID=74850210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019165574A Pending JP2021044399A (ja) | 2019-09-11 | 2019-09-11 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11450611B2 (ja) |
JP (1) | JP2021044399A (ja) |
CN (1) | CN112490284B (ja) |
TW (1) | TWI776181B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230082971A1 (en) * | 2021-09-10 | 2023-03-16 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
CN117558714B (zh) * | 2024-01-09 | 2024-03-22 | 盛合晶微半导体(江阴)有限公司 | 混合键合封装结构、偏移量测试方法、贴片机 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6198122B1 (en) * | 1997-02-21 | 2001-03-06 | Kabushiki Kaisha Toshiba | Semiconductor memory and method of fabricating the same |
US6717222B2 (en) * | 2001-10-07 | 2004-04-06 | Guobiao Zhang | Three-dimensional memory |
JP2003273210A (ja) * | 2002-03-12 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8513087B2 (en) * | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2007023569A1 (ja) * | 2005-08-26 | 2007-03-01 | Fujitsu Limited | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2008010758A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4322897B2 (ja) * | 2006-07-07 | 2009-09-02 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US8022493B2 (en) * | 2007-09-27 | 2011-09-20 | Dongbu Hitek Co., Ltd. | Image sensor and manufacturing method thereof |
JP5329068B2 (ja) * | 2007-10-22 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101353346B1 (ko) * | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
JP5376916B2 (ja) | 2008-11-26 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US11018133B2 (en) * | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8748305B2 (en) * | 2009-11-17 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure for semiconductor devices |
JP5521726B2 (ja) * | 2010-04-16 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
CN102237295B (zh) * | 2010-04-28 | 2014-04-09 | 中国科学院微电子研究所 | 半导体结构制造方法 |
KR101741069B1 (ko) * | 2010-06-11 | 2017-05-30 | 삼성전자 주식회사 | 비휘발성 메모리 장치 |
CN102456723A (zh) * | 2010-10-26 | 2012-05-16 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
JP5837783B2 (ja) * | 2011-09-08 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US20130320451A1 (en) * | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
US9263322B2 (en) * | 2013-09-18 | 2016-02-16 | Globalfoundries Singapore Pte. Ltd. | Reliable contacts |
KR20150106660A (ko) * | 2014-03-12 | 2015-09-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR101913453B1 (ko) * | 2014-05-30 | 2018-10-31 | 매그나칩 반도체 유한회사 | Soi 구조에 중공을 포함하는 반도체 소자 및 그 제조 방법 |
KR102276642B1 (ko) * | 2014-07-28 | 2021-07-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102427326B1 (ko) * | 2015-10-26 | 2022-08-01 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US10050043B2 (en) * | 2016-01-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Static random access memory (SRAM) using FinFETs with varying widths of fin structures |
US10290544B2 (en) * | 2017-10-10 | 2019-05-14 | Globalfoundries Inc. | Methods of forming conductive contact structures to semiconductor devices and the resulting structures |
US10510738B2 (en) * | 2018-01-17 | 2019-12-17 | Sandisk Technologies Llc | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof |
US10916478B2 (en) * | 2018-02-20 | 2021-02-09 | Globalfoundries U.S. Inc. | Methods of performing fin cut etch processes for FinFET semiconductor devices |
CN110192269A (zh) * | 2019-04-15 | 2019-08-30 | 长江存储科技有限责任公司 | 三维nand存储器件与多个功能芯片的集成 |
-
2019
- 2019-09-11 JP JP2019165574A patent/JP2021044399A/ja active Pending
-
2020
- 2020-07-07 TW TW109122869A patent/TWI776181B/zh active
- 2020-09-03 CN CN202010913134.8A patent/CN112490284B/zh active Active
- 2020-09-09 US US17/015,868 patent/US11450611B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11450611B2 (en) | 2022-09-20 |
TW202111868A (zh) | 2021-03-16 |
CN112490284B (zh) | 2024-01-12 |
US20210074638A1 (en) | 2021-03-11 |
CN112490284A (zh) | 2021-03-12 |
TWI776181B (zh) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI782794B (zh) | 半導體裝置 | |
TWI711164B (zh) | 半導體裝置及其製造方法 | |
JP2020150037A (ja) | 半導体装置およびその製造方法 | |
JP2019160833A (ja) | 半導体装置 | |
TWI770401B (zh) | 半導體裝置及其製造方法 | |
TWI782400B (zh) | 半導體裝置及其製造方法 | |
CN112420647B (zh) | 半导体装置及其制造方法 | |
CN112490284B (zh) | 半导体装置及其制造方法 | |
JP2020155485A (ja) | 半導体装置およびその製造方法 | |
TWI701802B (zh) | 半導體裝置及其製造方法 | |
CN111725190A (zh) | 半导体存储装置及其制造方法 | |
JP2020150226A (ja) | 半導体装置およびその製造方法 | |
CN112510011B (zh) | 半导体装置及其制造方法 | |
US20230082971A1 (en) | Semiconductor device and method for manufacturing the same | |
CN115732458A (zh) | 半导体装置及衬底 |