JP2008010758A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008010758A JP2008010758A JP2006181953A JP2006181953A JP2008010758A JP 2008010758 A JP2008010758 A JP 2008010758A JP 2006181953 A JP2006181953 A JP 2006181953A JP 2006181953 A JP2006181953 A JP 2006181953A JP 2008010758 A JP2008010758 A JP 2008010758A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- barrier layer
- ferroelectric capacitor
- plug
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板110上にトランジスタTを形成した後、第1の絶縁膜121を形成する。次に、第1の絶縁膜121上に強誘電体キャパシタ130を形成し、その上に第2の絶縁膜131aを形成する。次に、第2の絶縁膜131aの上面を平坦化した後、トランジスタTの不純物領域118に到達するコンタクトホールを形成し、そのコンタクトホール内に導体を埋め込んでプラグ133を形成する。その後、酸化アルミニウム等により水素バリア層134を形成し、その上に第3の絶縁膜131bを形成する。次いで、強誘電体キャパシタ130及びプラグ133に接続するコンタクトホールを形成した後、コンタクトホール内に導体を埋め込んで配線137を形成する。
【選択図】図1
Description
図1は、本発明の第1の実施形態に係る半導体装置の構造を示す模式図である。半導体基板110は素子分離膜111により複数の素子領域に分離されている。トランジスタTは、半導体基板110に不純物を選択的に注入して形成された一対の高濃度不純物領域118と、それら一対の高濃度不純物領域118の間の領域上に形成されたゲート絶縁膜(図示せず)と、ゲート絶縁膜の上に形成されたゲート電極114とにより構成されている。半導体基板110の上にはストッパ層120が形成されており、トランジスタT及び素子分離膜111はこのストッパ層120に覆われている。また、ストッパ層120の上には層間絶縁膜(第1の絶縁膜)121が形成されている。この層間絶縁膜121の上面は平坦化処理されている。
図17は、本発明の第2の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、強誘電体キャパシタ130の上にも水素バリア層162が形成されていることにあり、その他の構成は基本的に第1の実施形態と同様であるので、図17において図1と同一物には同一符号を付して、その詳しい説明は省略する。なお、図17では、第1配線層よりも上の配線構造の図示を省略している。
図18は、本発明の第3の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、強誘電体キャパシタ130の上に絶縁膜161及び水素バリア層162が形成されていることにあり、その他の構成は基本的に第1の実施形態と同様であるので、図18において図1と同一物には同一符号を付して、その詳しい説明は省略する。なお、図18においても、第1配線層よりも上の配線構造の図示を省略している。
図19は、本発明の第4の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、水素バリア層134の上に水分の侵入を阻止する水分バリア層171を形成したことにあり、その他の構成は基本的に第1の実施形態と同様であるので、図19において図1と同一物には同一符号を付して、その詳しい説明は省略する。なお、図19においても、第1配線層よりも上の配線構造の図示を省略している。
図20は、本発明の第5の実施形態に係る半導体装置を示す模式図である。本実施形態体が第4の実施形態と異なる点は、強誘電体キャパシタ130の上にも水素バリア層162が形成されていることにあり、その他の構成は基本的に第4の実施形態と同様であるので、図20において図19と同一物には同一符号を付してその詳しい説明は省略する。
図21は、本発明の第6の実施形態に係る半導体装置を示す模式図である。本実施形態が第4の実施形態と異なる点は、強誘電体キャパシタ130の上に絶縁膜161及び水素バリア層162が形成されていることにあり、その他の構成は基本的に第4の実施形態と同様であるので、図21において図19と同一物には同一符号を付して、その詳しい説明は省略する。
図22は、本発明の第7の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、水素バリア層134の上に水分の侵入を阻止する水分バリア層171と水素バリア層172とを形成したことにあり、その他の構成は基本的に第1の実施形態と同様であるので、図22において図1と同一物には同一符号を付して、その詳しい説明は省略する。なお、図22においても、第1配線層よりも上の配線構造の図示を省略している。
図23は、本発明の第8の実施形態に係る半導体装置を示す模式図である。本実施形態体が第7の実施形態と異なる点は、強誘電体キャパシタ130の上にも水素バリア層162が形成されていることにあり、その他の構成は基本的に第7の実施形態と同様であるので、図23において図22と同一物には同一符号を付してその詳しい説明は省略する。
図24は、本発明の第9の実施形態に係る半導体装置を示す模式図である。本実施形態体が第7の実施形態と異なる点は、強誘電体キャパシタ130の上に絶縁膜161及び水素バリア層162が形成されていることにあり、その他の構成は基本的に第7の実施形態と同様であるので、図24において図22と同一物には同一符号を付して、その詳しい説明は省略する。
図25は、本発明の第10の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、強誘電体キャパシタ130の上面が層間絶縁膜131aの上面と連続している(すなわち、強誘電体キャパシタ130の上面と層間絶縁膜131aの上面とが同一平面上にある)ことにあり、その他の構成は基本的に第1の実施形態と同様であるので、図25において図1と同一物には同一符号を付して、その詳しい説明は省略する。なお、図25においても、第1配線層よりも上の配線構造の図示を省略している。
図26は、本発明の第11の実施形態に係る半導体装置を示す模式図である。本実施形態が第10の実施形態と異なる点は、強誘電体キャパシタ130の上にも水素バリア層162が形成されていることにあり、その他の構成は基本的に第10の実施形態と同様であるので、図26において図25と同一物には同一符号を付して、その詳しい説明は省略する。
図27は本発明の第12の実施形態に係る半導体装置を示す模式図である。本実施形態が第10の実施形態と異なる点は、水素バリア層134の上に水分の侵入を阻止する水分バリア層171を形成したことにあり、その他の構成は基本的に第10の実施形態と同様であるので、図27において図25と同一物には同一符号を付して、その詳しい説明は省略する。
図28は、本発明の第13の実施形態に係る半導体装置を示す模式図である。本実施形態が第12の実施形態と異なる点は、強誘電体キャパシタ130の上にも水素バリア層162が形成されていることにあり、その他の構成は基本的に第12の実施形態と同様であるので、図28において図27と同一物には同一符号を付して、その詳しい説明は省略する。
図29は、本発明の第14の実施形態に係る半導体装置を示す模式図である。本実施形態が第12の実施形態と異なる点は、水素バリア層134の上に水分バリア層171及び水素バリア層172が形成されていることにあり、その他の構成は基本的に第12の実施形態と同様であるので、図29において図27と同一物には同一符号を付してその詳しい説明は省略する。
図30は、本発明の第15の実施形態に係る半導体装置を示す模式図である。本実施形態が第14の実施形態と異なる点は、強誘電体キャパシタ130の上に水素バリア層162が形成されていることにあり、その他の構成は基本的に第14の実施形態と同様であるので、図30において図29と同一物には同一符号を付してその詳しい説明は省略する。
図31は、本発明の第16の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、第1配線層の配線137と強誘電体キャパシタ130の上部電極128a及び下部電極126a並びにWプラグ133との間をWプラグ181で接続している点にあり、その他の構成は基本的に第1の実施形態と同様であるので、図31において図1と同一物には同一符号を付してその詳しい説明は省略する。なお、図31においても、第1の実施形態よりも上の配線構造の図示を省略している。
図32は、本発明の第17の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、層間絶縁膜131b及び第1配線層の配線137の上に水素バリア層173が形成されていることにあり、その他の構成は基本的に第1の実施形態と同様であるので、図32において図1と同一物には同一符号を付してその詳しい説明は省略する。
図33は、本発明の第18の実施形態に係る半導体装置を示す模式図である。本実施形態が第17の実施形態と異なる点は、第1配線層の配線137と強誘電体キャパシタ130の上部電極128a及び下部電極126a並びにWプラグ133との間をWプラグ181で接続している点にあり、その他の構成は基本的に第17の実施形態と同様であるので、図33において図32と同一物には同一符号を付してその詳しい説明は省略する。
図34は、本発明の第19の実施形態に係る半導体装置を示す模式図である。本実施形態が第17の実施形態と異なる点は、水素バリア層173に替えてSiO(酸化シリコン)膜を形成したことにあり、その他の構成は基本的に第17の実施形態と同様であるので、図34において図32と同一物には同一符号を付してその詳しい説明は省略する。
図35は、本発明の第20の実施形態に係る半導体装置を示す模式図である。本実施形態が第1の実施形態と異なる点は、第1配線層と第2配線層との間の層間絶縁膜が2層構造を有していることにあり、その他の構成は基本的に第1の実施形態と同様であるので、図35において図1と同一物には同一符号を付してその詳しい説明は省略する。
図36は、本発明の第21の実施形態に係る半導体装置を示す模式図である。本実施形態が第20の実施形態と異なる点は、第1配線層の配線137と強誘電体キャパシタ130の上部電極128a及び下部電極126a並びにWプラグ133との間をWプラグ181で接続している点にあり、その他の構成は基本的に第20の実施形態と同様であるので、図36において図35と同一物には同一符号を付してその詳しい説明は省略する。
図37は、本発明の第22の実施形態に係る半導体装置を示す模式図である。本実施形態が第21の実施形態と異なる点は、強誘電体キャパシタ130の下方に水素バリア層164が形成されていることにあり、その他の構成は基本的に第21の実施形態と同様であるので、図37において図36と同一物には同一符号を付してその詳しい説明は省略する。
図38は、本発明の第23の実施形態に係る半導体装置の構造を示す模式図である。半導体基板210は、素子分離膜211により複数の素子領域に分離されている。トランジスタTは、半導体基板210に不純物を選択的に注入して形成された一対の高濃度不純物領域218と、それら一対の高濃度不純物領域218の間の領域上に形成されたゲート絶縁膜(図示せず)と、ゲート絶縁膜の上に形成されたゲート電極214とにより構成されている。半導体基板210の上にはストッパ層220が形成されており、トランジスタT及び素子分離膜211はこのストッパ層220に覆われている。また、ストッパ層220の上には層間絶縁膜(第1の絶縁膜)221が形成されている。
図40は、本発明の第24の実施形態に係る半導体装置を示す模式図である。本実施形態が第23の実施形態と異なる点は、強誘電体キャパシタ230の上に水素バリア層262を形成するともに、層間絶縁膜231b及び第1配線層の配線237の上にも水素バリア層271を形成したこととあり、その他の構成は基本的に第23の実施形態と同様であるので、図40において図38と同一物には同一符号を付して、その詳しい説明は省略する。
図41は、本発明の第25の実施形態に係る半導体装置を示す模式図である。本実施形態が第24の実施形態と異なる点は、水素バリア層234の上に水分バリア層272が形成されていることにあり、その他構成は第24の実施形態と同様であるので、図41において図40と同一物には同一符号を付して、その詳しい説明は省略する。
図42は、本発明の第26の実施形態に係る半導体装置を示す模式図である。本実施形態が第24の実施形態と異なる点は、水素バリア層234の上に水分バリア層272及び水素バリア層273が形成されていることにあり、その他構成は第24の実施形態と同様であるので、図42において図40と同一物には同一符号を付して、その詳しい説明は省略する。
第1〜第26の実施形態では、いずれも水素バリア層をパターニングする工程がなく、水素バリア層が半導体基板の上側全面に形成されているものとしている。しかしながら、図43に示すように、水素バリア層を半導体基板上の一部分のみに配置してもよい。図43は半導体基板の1チップ分のチップ形成領域310を示す上面図であり、311はメモリセル形成領域、312は周辺回路領域、313は端子形成領域を示している。この図43では図中網掛けした部分、すなわちメモリセル形成領域311のみに水素バリア層を配置した例を示している。
前記半導体基板上に形成されたトランジスタと、
前記半導体基板の上に形成されて前記トランジスタを覆う第1の絶縁膜と、
前記第1の絶縁膜の上に形成された強誘電体キャパシタと、
前記強誘電体キャパシタの上を覆う上面が平坦化された第2の絶縁膜と、
前記第2の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールと、
前記第1のコンタクトホール内に導体を埋め込んで形成され、前記不純物領域と電気的に接続されたプラグと、
前記第2の絶縁膜の上に形成されて下方への水素及び水分の侵入を阻止する水素バリア層と、
前記水素バリア層の上に形成された第3の絶縁膜と、
前記第3の絶縁膜の上面から前記強誘電体キャパシタに連絡する第2のコンタクトホールと、
前記第3の絶縁膜の上面から前記プラグに連絡する第3のコンタクトホールと、
前記第3の絶縁膜の上に形成され、前記第2及び第3のコンタクトホールを介して前記強誘電体キャパシタ及び前記プラグにそれぞれ電気的に接続された配線と
を有することを特徴とする半導体装置。
前記水素バリア層の上又は下に配置されて下方への水分の侵入を阻止する水分バリア層と
を有することを特徴とする付記1に記載の半導体装置。
前記半導体基板の上に前記トランジスタを被覆する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に、下部電極、強誘電体膜及び上部電極により構成される強誘電体キャパシタを形成する工程と、
前記第1の絶縁膜の上に、前記強誘電体キャパシタを被覆する第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上面を平坦化する工程と、
前記第2の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールを形成する工程と、
前記第1のコンタクトホール内に導体を埋め込んで前記不純物領域に電気的に接続するプラグを形成する工程と、
前記第2の絶縁膜の上に下方への水素及び水分の侵入を阻止する水素バリア層を形成する工程と、
前記水素バリア層の上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の上面から前記強誘電体キャパシタの上部電極及び下部電極に到達する第2のコンタクトホールを形成する工程と、
前記強誘電体キャパシタに対し回復アニールを実施する工程と、
前記第3の絶縁膜の上面から前記プラグに到達する第3のコンタクトホールを形成する工程と、
前記第3の絶縁膜の上に、前記第2及び第3のコンタクトホールを介して前記強誘電体キャパシタの上部電極及び下部電極並びに前記プラグにそれぞれ電気的に接続する配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記半導体基板上に形成されたトランジスタと、
前記半導体基板の上に形成されて前記トランジスタを覆う第1の絶縁膜と、
前記第1の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールと、
前記第1のコンタクトホール内に導体を埋め込んで形成され、前記不純物領域に電気的に接続された第1のプラグと、
前記第1のプラグの上に配置され、その下部電極が前記第1のプラグに電気的に接続された強誘電体キャパシタと、
前記第1の絶縁膜上に形成されて前記強誘電体キャパシタを覆う上面が平坦化された第2の絶縁膜と、
前記第2の絶縁膜の上面から前記強誘電体キャパシタの上部電極に到達する第2のコンタクトホールと、
前記第2のコンタクトホール内に導体を埋め込んで形成され、前記上部電極と電気的に接続された第2のプラグと、
前記第2の絶縁膜の上に形成されて下方への水素及び水分の侵入を阻止する水素バリア層と、
前記水素バリア層の上に形成された第3の絶縁膜と、
前記第3の絶縁膜の上面から前記第2のプラグに連絡する第3のコンタクトホールと、
前記第3の絶縁膜上に形成されて前記第3のコンタクトホールを介して前記第2のプラグと電気的に接続された配線と
を有すること特徴とする半導体装置。
前記第3のコンタクトホール内に導体を埋め込んで形成された第3のプラグと、
前記第3の絶縁膜の上面から前記第3のプラグに連絡する第4のコンタクトホールと、
前記第3の絶縁膜の上に形成されて前記第4のコンタクトホールを介して前記第3のプラグに電気的に接続された第2の配線と
を有することを特徴とする付記20に記載の半導体装置。
前記半導体基板の上に前記トランジスタを被覆する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールを形成する工程と、
前記第1のコンタクトホール内に導体を埋め込んで、前記不純物領域に電気的に接続する第1のプラグを形成する工程と、
前記第1の絶縁膜の上に、前記第1のプラグに電気的に接続された下部電極と、該下部電極の上に形成された強誘電体膜と、該強誘電体膜の上に形成された上部電極とにより構成される強誘電体キャパシタを形成する工程と、
前記第1の絶縁膜の上に、前記強誘電体キャパシタを被覆する第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上面を平坦化する工程と、
前記第2の絶縁膜の上面から前記強誘電体キャパシタの前記上部電極に到達する第2のコンタクトホールを形成する工程と、
前記第2のコンタクトホール内に導体を埋め込んで第2のプラグを形成する工程と、
前記第2の絶縁膜の上に下方への水素及び水分の侵入を阻止する水素バリア層を形成する工程と、
前記水素バリア層の上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の上面から前記第2のプラグに到達する第3のコンタクトホールを形成する工程と、
前記第3の絶縁膜の上に、前記第3のコンタクトホールを介して前記第2のプラグに電気的に接続される配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。
111,211…素子分離膜、
112,212…ウェル、
114,214…ゲート電極、
116…低濃度不純物領域、
117…サイドウォール、
118,218…高濃度不純物領域、
120,220…ストッパ層、
121,131a,131b,140,140a,140b,146,221,231a,231b…層間絶縁膜、
126,128…導電体膜、
126a,226a…下部電極、
127,227…強誘電体膜、
128a,228a…上部電極
130,230…強誘電体キャパシタ、
132…フォトレジスト膜、
133,141,147,181,223,235…Wプラグ、
134,162,164,172,173,234,262,271,273…水素バリア層、
136…アルミニウム膜、
137,142,148,237…配線、
149…端子、
151,152…パッシベーション膜、
153…保護膜、
161…絶縁膜、
171,272…水分バリア層、
174…SiO膜、
310…チップ形成領域、
311…メモリセル形成領域、
312…周辺回路形成領域、
313…端子形成領域、
320…スクライブ領域。
Claims (10)
- 半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記半導体基板の上に形成されて前記トランジスタを覆う第1の絶縁膜と、
前記第1の絶縁膜の上に形成された強誘電体キャパシタと、
前記強誘電体キャパシタの上を覆う上面が平坦化された第2の絶縁膜と、
前記第2の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールと、
前記第1のコンタクトホール内に導体を埋め込んで形成され、前記不純物領域と電気的に接続されたプラグと、
前記第2の絶縁膜の上に形成されて下方への水素及び水分の侵入を阻止する水素バリア層と、
前記水素バリア層の上に形成された第3の絶縁膜と、
前記第3の絶縁膜の上面から前記強誘電体キャパシタに連絡する第2のコンタクトホールと、
前記第3の絶縁膜の上面から前記プラグに連絡する第3のコンタクトホールと、
前記第3の絶縁膜の上に形成され、前記第2及び第3のコンタクトホールを介して前記強誘電体キャパシタ及び前記プラグにそれぞれ電気的に接続された配線と
を有することを特徴とする半導体装置。 - 前記強誘電体キャパシタの上に形成されて前記強誘電体キャパシタへの水素及び水分の侵入を阻止する第2の水素バリア層を有することを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体キャパシタと前記第2の水素バリア層との間に形成されて前記強誘電体キャパシタの段差を緩和する第4の絶縁膜を有することを特徴とする請求項2に記載の半導体装置。
- 前記第2の絶縁膜の上面と前記強誘電体キャパシタの上部電極の上面とが連続していることを特徴とする請求項1に記載の半導体装置。
- 前記水素バリア層が、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル及び酸窒化アルミニウムからなる群から選択されたいずれか1種により形成されていることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上にトランジスタを形成する工程と、
前記半導体基板の上に前記トランジスタを被覆する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に、下部電極、強誘電体膜及び上部電極により構成される強誘電体キャパシタを形成する工程と、
前記第1の絶縁膜の上に、前記強誘電体キャパシタを被覆する第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上面を平坦化する工程と、
前記第2の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールを形成する工程と、
前記第1のコンタクトホール内に導体を埋め込んで前記不純物領域に電気的に接続するプラグを形成する工程と、
前記第2の絶縁膜の上に下方への水素及び水分の侵入を阻止する水素バリア層を形成する工程と、
前記水素バリア層の上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の上面から前記強誘電体キャパシタの上部電極及び下部電極に到達する第2のコンタクトホールを形成する工程と、
前記強誘電体キャパシタに対し回復アニールを実施する工程と、
前記第3の絶縁膜の上面から前記プラグに到達する第3のコンタクトホールを形成する工程と、
前記第3の絶縁膜の上に、前記第2及び第3のコンタクトホールを介して前記強誘電体キャパシタの上部電極及び下部電極並びに前記プラグにそれぞれ電気的に接続する配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記半導体基板の上に形成されて前記トランジスタを覆う第1の絶縁膜と、
前記第1の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールと、
前記第1のコンタクトホール内に導体を埋め込んで形成され、前記不純物領域に電気的に接続された第1のプラグと、
前記第1のプラグの上に配置され、その下部電極が前記第1のプラグに電気的に接続された強誘電体キャパシタと、
前記第1の絶縁膜上に形成されて前記強誘電体キャパシタを覆う上面が平坦化された第2の絶縁膜と、
前記第2の絶縁膜の上面から前記強誘電体キャパシタの上部電極に到達する第2のコンタクトホールと、
前記第2のコンタクトホール内に導体を埋め込んで形成され、前記上部電極と電気的に接続された第2のプラグと、
前記第2の絶縁膜の上に形成されて下方への水素及び水分の侵入を阻止する水素バリア層と、
前記水素バリア層の上に形成された第3の絶縁膜と、
前記第3の絶縁膜の上面から前記第2のプラグに連絡する第3のコンタクトホールと、
前記第3の絶縁膜上に形成されて前記第3のコンタクトホールを介して前記第2のプラグと電気的に接続された配線と
を有すること特徴とする半導体装置。 - 更に、前記第2の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第3のコンタクトホールと、
前記第3のコンタクトホール内に導体を埋め込んで形成された第3のプラグと、
前記第3の絶縁膜の上面から前記第3のプラグに連絡する第4のコンタクトホールと、
前記第3の絶縁膜の上に形成されて前記第4のコンタクトホールを介して前記第3のプラグに電気的に接続された第2の配線と
を有することを特徴とする請求項7に記載の半導体装置。 - 半導体基板上にトランジスタを形成する工程と、
前記半導体基板の上に前記トランジスタを被覆する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上面から前記トランジスタを構成する不純物領域に到達する第1のコンタクトホールを形成する工程と、
前記第1のコンタクトホール内に導体を埋め込んで、前記不純物領域に電気的に接続する第1のプラグを形成する工程と、
前記第1の絶縁膜の上に、前記第1のプラグに電気的に接続された下部電極と、該下部電極の上に形成された強誘電体膜と、該強誘電体膜の上に形成された上部電極とにより構成される強誘電体キャパシタを形成する工程と、
前記第1の絶縁膜の上に、前記強誘電体キャパシタを被覆する第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上面を平坦化する工程と、
前記第2の絶縁膜の上面から前記強誘電体キャパシタの前記上部電極に到達する第2のコンタクトホールを形成する工程と、
前記第2のコンタクトホール内に導体を埋め込んで第2のプラグを形成する工程と、
前記第2の絶縁膜の上に下方への水素及び水分の侵入を阻止する水素バリア層を形成する工程と、
前記水素バリア層の上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の上面から前記第2のプラグに到達する第3のコンタクトホールを形成する工程と、
前記第3の絶縁膜の上に、前記第3のコンタクトホールを介して前記第2のプラグに電気的に接続される配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記水素バリア層を、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル及び酸窒化アルミニウムからなる群から選択されたいずれか1種により形成することを特徴とする請求項9に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006181953A JP2008010758A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置及びその製造方法 |
US11/600,210 US8274152B2 (en) | 2006-06-30 | 2006-11-16 | Semiconductor device having a contact hole extending from an upper surface of an insulating film and reaching one of a plurality of impurity regions constituting a transistor and method of manufacturing the same |
US13/475,325 US8742479B2 (en) | 2006-06-30 | 2012-05-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006181953A JP2008010758A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086562A Division JP5423723B2 (ja) | 2011-04-08 | 2011-04-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010758A true JP2008010758A (ja) | 2008-01-17 |
Family
ID=38875759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006181953A Pending JP2008010758A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8274152B2 (ja) |
JP (1) | JP2008010758A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180124032A (ko) * | 2016-02-12 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170092753A1 (en) * | 2015-09-29 | 2017-03-30 | Infineon Technologies Austria Ag | Water and Ion Barrier for III-V Semiconductor Devices |
US10062630B2 (en) | 2015-12-31 | 2018-08-28 | Infineon Technologies Austria Ag | Water and ion barrier for the periphery of III-V semiconductor dies |
US10566446B2 (en) * | 2018-05-30 | 2020-02-18 | Globalfoundries Inc. | Mitigation of hot carrier damage in field-effect transistors |
US10861929B2 (en) * | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
US11189538B2 (en) * | 2018-09-28 | 2021-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with polyimide packaging and manufacturing method |
JP2021044399A (ja) * | 2019-09-11 | 2021-03-18 | キオクシア株式会社 | 半導体装置およびその製造方法 |
KR20210039744A (ko) * | 2019-10-02 | 2021-04-12 | 삼성전자주식회사 | 두꺼운 금속층을 갖는 반도체 소자들 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358309A (ja) * | 1999-05-14 | 2001-12-26 | Toshiba Corp | 半導体装置 |
JP2005175204A (ja) * | 2003-12-11 | 2005-06-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
WO2005101509A1 (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2006005227A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6964890B1 (en) * | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JP3114710B2 (ja) | 1998-11-30 | 2000-12-04 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
JP2003100994A (ja) | 2001-09-27 | 2003-04-04 | Oki Electric Ind Co Ltd | 強誘電体メモリおよびその製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
CN1284242C (zh) | 2002-11-13 | 2006-11-08 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP3621087B1 (ja) | 2002-11-13 | 2005-02-16 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP4308647B2 (ja) * | 2003-12-26 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体装置 |
JP4357289B2 (ja) * | 2003-12-26 | 2009-11-04 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体装置 |
JP4803995B2 (ja) * | 2004-06-28 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2006
- 2006-06-30 JP JP2006181953A patent/JP2008010758A/ja active Pending
- 2006-11-16 US US11/600,210 patent/US8274152B2/en not_active Expired - Fee Related
-
2012
- 2012-05-18 US US13/475,325 patent/US8742479B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358309A (ja) * | 1999-05-14 | 2001-12-26 | Toshiba Corp | 半導体装置 |
JP2005175204A (ja) * | 2003-12-11 | 2005-06-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
WO2005101509A1 (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2006005227A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180124032A (ko) * | 2016-02-12 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102628719B1 (ko) | 2016-02-12 | 2024-01-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080001291A1 (en) | 2008-01-03 |
US20120228684A1 (en) | 2012-09-13 |
US8274152B2 (en) | 2012-09-25 |
US8742479B2 (en) | 2014-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5399232B2 (ja) | 半導体装置の製造方法 | |
JP5212358B2 (ja) | 半導体装置の製造方法 | |
JP4998262B2 (ja) | 半導体装置及びその製造方法 | |
US8742479B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH1117124A (ja) | 半導体装置およびその製造方法 | |
JP5251129B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2007083366A1 (ja) | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 | |
US20060175642A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100777768B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100684704B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20090206379A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4703937B2 (ja) | 半導体装置の製造方法 | |
JP5785523B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2004095578A1 (ja) | 半導体装置及びその製造方法 | |
JP5423723B2 (ja) | 半導体装置及びその製造方法 | |
JP2004193430A (ja) | 半導体装置及びその製造方法 | |
JP4985401B2 (ja) | 半導体装置及びその製造方法 | |
JP4053307B2 (ja) | 半導体装置の製造方法 | |
JP2014057104A (ja) | 半導体装置及びその製造方法 | |
JP2009099676A (ja) | 半導体装置とその製造方法 | |
JP2004260062A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |