JP4357289B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4357289B2 JP4357289B2 JP2003431724A JP2003431724A JP4357289B2 JP 4357289 B2 JP4357289 B2 JP 4357289B2 JP 2003431724 A JP2003431724 A JP 2003431724A JP 2003431724 A JP2003431724 A JP 2003431724A JP 4357289 B2 JP4357289 B2 JP 4357289B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- forming
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 73
- 229910052739 hydrogen Inorganic materials 0.000 claims description 73
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 71
- 230000002265 prevention Effects 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000005546 reactive sputtering Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims 1
- 229910000457 iridium oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 66
- 239000011229 interlayer Substances 0.000 description 32
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910017150 AlTi Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910000575 Ir alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法及び半導体装置、特に、強誘電体キャパシタを備えた半導体装置の製造方法及び半導体装置に関する。
強誘電体キャパシタを備えた半導体装置の従来例が、例えば、特許文献１に記載されている。この半導体装置は、第１の絶縁膜上に下部電極、強誘電体膜及び上部電極を順に積層して強誘電体キャパシタを形成し、強誘電体キャパシタを第２の絶縁膜で覆い、第２の絶縁膜上に上部電極に到達する開口部を形成し、導電性バリア膜及び導電性水素バリア膜を順に堆積し、導電性バリア膜及び導電性水素バリア膜を開口部を含む領域を残してパターニングし、導電性水素バリア膜上及び第２の絶縁膜上に配線層を形成している。この半導体装置では、開口部に露出される上部電極の上に導電性バリア膜及び導電性水素バリア膜を形成することにより、その後の工程で発生する水素及び水分が上部電極を透過して強誘電体膜を劣化させることを防止している。
特開２００２−２５２３３６号公報（第６頁、第１図）
配線材料にＡｌを含む配線層を形成する際には、例えば、配線パターニング後のレジストアッシング工程で発生する水分が配線層内において配線材料のＡｌと反応して水素が発生する。このような配線層で発生する水素が上部電極に到達することを防止するために、上記製造工程では、上部電極と配線層との間に導電性バリア膜及び導電性水素バリア膜を形成している。しかし、上記製造工程では、パターニングした後に配線層を形成しており、配線層の一部は第２の絶縁膜上に直接形成されている。このような構造では、配線層で発生した水素が第２の絶縁膜を透過して上部電極及び強誘電体膜に侵入し、強誘電体膜を劣化させる虞がある。従って、配線層で発生する水素による強誘電体膜の劣化をさらに抑制可能な半導体装置の製造方法が必要である。
本発明に係る半導体装置の製造方法は、第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、強誘電キャパシタを絶縁膜で覆うステップと、ＲＦパワーを段階的に増加させる反応性スパッタリング法によって、絶縁層上に水分拡散防止膜としてＳｉ ３ Ｎ ４ 膜を形成するステップと、絶縁膜及び水分拡散防止膜に第２の電極を露出する第１の開口部を形成するステップと、水分拡散防止膜上及び第１の開口部の内壁に導電性水素防止膜を堆積するステップと、導電性水素防止膜上に配線層を形成するステップと、配線層の形成後に、配線層及び導電性水素防止膜をパターニングするステップと、を含むことを特徴とする。
本発明に係る半導体装置の製造方法では、導電性水素防止膜のパターニングに先立って、導電性水素防止膜上に配線層を形成した後に、配線層と導電性水素防止膜とをパターニングするため、配線層の下層には必ず導電性水素防止膜が存在している。このような構成では、後の工程で発生した水分が配線層において反応して水素が生成されたとしても、配線層から第２の電極への水素の侵入、及び配線層から絶縁膜への水素の侵入を導電性水素防止膜で遮断し、第２の電極及び絶縁膜を介して強誘電体膜に水素が侵入することを抑制できる。この結果、配線層で発生する水素による強誘電体膜の劣化を抑制できる。加えて、Ｓｉ ３ Ｎ ４ 膜から構成される水分拡散防止膜を形成しているため、水分の誘電体キャパシタへの侵入も抑制される。また、ＲＦパワーを段階的に増加させる反応性スパッタリング法により水分拡散防止膜を形成することによって、当該の水分拡散防止膜より下層のダメージが強制できる。
（１）第１実施形態
〔構造〕
図３は、本発明の第１実施形態に係る半導体装置１の断面図である。この半導体装置１は、プレーナ型の強誘電体キャパシタを備えた強誘電体メモリ装置である。この半導体装置１は、図示しない半導体基板又はＳＯＩ(Silicon on Insulator)基板上に素子分離絶縁膜２によって分離された活性領域３に形成されたトランジスタと、トランジスタを覆う層間絶縁膜６上に形成された強誘電体キャパシタとを備えている。トランジスタは、活性領域３に形成されたソースドレイン領域３ａ，３ｂと、ソースドレイン領域３ａ，３ｂの間の活性領域３上に形成されたゲート絶縁膜４及びゲート電極５とから構成されている。ここで、ソースドレイン領域３ａ及び３ｂは、夫々、第１及び第２の主電流路端に対応し、ゲート電極５は、制御電極に対応する。層間絶縁膜６は、トランジスタを覆うように形成されており、ソースドレイン領域３ａ，３ｂ及びゲート電極５をそれぞれ露出する開口部６ａ乃至６ｃが形成され、各開口部６ａ乃至６ｃには導電体からなるコンタクトプラグ７ａ乃至７ｃが埋め込まれている。強誘電体キャパシタは、下部電極８、強誘電体膜９、上部電極１０が順に積層されて形成されており、下部電極８は上方からの導通を採るために強誘電体膜９及び上部電極１０から外側に突出して形成されている。強誘電体キャパシタは層間絶縁膜１１によって覆われており、層間絶縁膜１１上には水分拡散防止膜１２が全面に形成されている。即ち、水分拡散防止膜１２が層間絶縁膜１１を介して強誘電体キャパシタを覆っている。水分拡散防止膜１２及び層間絶縁膜１１には開口部１３ａ乃至１３ｅが形成されている。水分拡散防止膜１２上及び開口部１３ａ乃至１３ｅには、導電性水素防止膜２０を介して第１配線層（１Ｍ）１４が形成されており、導電性水素防止膜２０が第１配線層１４と同一形状にパターニングされている。即ち、第１配線層１４は、導電性水素防止膜２０上のみに形成されている。第１配線層１４は、各開口部１３ａ乃至１３ｅ内に形成された導電性水素防止膜２０を介してトランジスタ及び強誘電体キャパシタと電気的に接続される。
〔構造〕
図３は、本発明の第１実施形態に係る半導体装置１の断面図である。この半導体装置１は、プレーナ型の強誘電体キャパシタを備えた強誘電体メモリ装置である。この半導体装置１は、図示しない半導体基板又はＳＯＩ(Silicon on Insulator)基板上に素子分離絶縁膜２によって分離された活性領域３に形成されたトランジスタと、トランジスタを覆う層間絶縁膜６上に形成された強誘電体キャパシタとを備えている。トランジスタは、活性領域３に形成されたソースドレイン領域３ａ，３ｂと、ソースドレイン領域３ａ，３ｂの間の活性領域３上に形成されたゲート絶縁膜４及びゲート電極５とから構成されている。ここで、ソースドレイン領域３ａ及び３ｂは、夫々、第１及び第２の主電流路端に対応し、ゲート電極５は、制御電極に対応する。層間絶縁膜６は、トランジスタを覆うように形成されており、ソースドレイン領域３ａ，３ｂ及びゲート電極５をそれぞれ露出する開口部６ａ乃至６ｃが形成され、各開口部６ａ乃至６ｃには導電体からなるコンタクトプラグ７ａ乃至７ｃが埋め込まれている。強誘電体キャパシタは、下部電極８、強誘電体膜９、上部電極１０が順に積層されて形成されており、下部電極８は上方からの導通を採るために強誘電体膜９及び上部電極１０から外側に突出して形成されている。強誘電体キャパシタは層間絶縁膜１１によって覆われており、層間絶縁膜１１上には水分拡散防止膜１２が全面に形成されている。即ち、水分拡散防止膜１２が層間絶縁膜１１を介して強誘電体キャパシタを覆っている。水分拡散防止膜１２及び層間絶縁膜１１には開口部１３ａ乃至１３ｅが形成されている。水分拡散防止膜１２上及び開口部１３ａ乃至１３ｅには、導電性水素防止膜２０を介して第１配線層（１Ｍ）１４が形成されており、導電性水素防止膜２０が第１配線層１４と同一形状にパターニングされている。即ち、第１配線層１４は、導電性水素防止膜２０上のみに形成されている。第１配線層１４は、各開口部１３ａ乃至１３ｅ内に形成された導電性水素防止膜２０を介してトランジスタ及び強誘電体キャパシタと電気的に接続される。
第１配線層１４は、配線１４ａ乃至１４ｄを含む。配線１４ａは、開口部１３ａにおいて、導電性水素防止膜２０及びコンタクトプラグ７ａを介してソースドレイン領域３ａと電気的に接続されるとともに、図示しないビット線に接続されている。配線１４ｂは、開口部１３ｂにおいて、導電性水素防止膜２０及びコンタクトプラグ７ｂを介してトランジスタのソースドレイン領域３ｂと電気的に接続されるとともに、開口部１３ｄにおいて、導電性水素防止膜２０を介して強誘電体キャパシタの上部電極１０とも電気的に接続されている。配線１４ｃは、開口部１３ｃにおいて、導電性水素防止膜２０及びコンタクトプラグ７ｃを介してゲート電極５と電気的に接続されている。配線１４ｄは、開口部１３ｅにおいて、導電性水素防止膜２０を介して強誘電体キャパシタの下部電極８と電気的に接続されるとともに、図示しないプレート線に接続されている。
また、第１配線層１４を覆うように層間絶縁膜１５が形成されている。層間絶縁膜１５上には、開口部を介して第１配線層１４に電気的に接続される第２配線層（２Ｍ）１６が形成されており、第２配線層１６は保護膜１７に覆われている。
〔製造方法〕
本実施形態に係る半導体装置の製造方法を図１乃至図３を参照して説明する。
本実施形態に係る半導体装置の製造方法を図１乃至図３を参照して説明する。
図１（ａ）に示すように、例えば、ＳＯＩ基板の半導体層に酸化膜等からなる素子分離絶縁膜２を形成する。また、閾値電圧制御のために、Ｎ型又はＰ型の不純物を選択的にイオン注入し活性化することにより、活性領域３ａ，３ｂを形成する。その後、酸化膜等の絶縁膜及び多結晶シリコン等からなる電極材料を順に積層し、これらをフォトリソエッチングによってパターニングしてゲート絶縁膜４及びゲート電極５を形成する。引き続き、活性領域３にＰ型又はＮ型の不純物をイオン注入し、活性領域３ａにソースドレイン領域３ａ，３ｂを形成する。
次に、図１（ｂ）に示すように、酸化膜、窒化膜等をＣＶＤ法によって堆積して、層間絶縁膜６形成する。引き続き、ソースドレイン領域３ａ，３ｂ及びゲート電極５を露出する開口部６ａ乃至６ｃをフォトリソエッチングによって層間絶縁膜６に形成する。さらに、開口部６ａ乃至６ｃにスパッタ等によってタングステンＷを埋め込んで、コンタクトプラグ７ａ乃至７ｃを形成する。コンタクトプラグ７ａ及び７ｂはそれぞれソースドレイン領域３ａ，３ｂに接続され、コンタクトプラグ７ｃはゲート電極５に接続される。
次に、図１（ｃ）に示すように、層間絶縁膜６上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらをフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する。ここでは、強誘電体膜９は、ＰＺＴ（Ｐｂ（ＺｒxＯ1-x）、ＳＢＴＮ（（ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9）、ＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）であっても良い。また、下部電極８及び上部電極１０は、白金Ｐｔ以外に、イリジウムＩｒ又はＩｒの合金でも良い。
次に、図２（ａ）に示すように、層間絶縁膜６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁膜１１を形成する。引き続き、層間絶縁膜１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。ここでは、シリコンＳｉのターゲットを使用し、窒素（Ｎ２）雰囲気中において、ＲＦパワーを２段階に変化させて反応性スパッタを実行する。ＲＦパワーは、例えば、初期段階において１ｋＷとし、次段階において１．６ｋＷとする。ＲＦパワーは、水分拡散防止膜１２の機能を十分確保できる値を選択する。また、水分拡散防止膜１２の堆積前に層間絶縁膜１１を形成するので、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁層１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。また、水分拡散防止膜１２の堆積処理の初期には、高いスパッタ電力によって層間絶縁膜１１以下の層にダメージを与える可能性もあるため、堆積初期にはＲＦパワーを１ｋＷとし、その後１．６ｋＷに段階的に増加させる。水分拡散防止膜１２は、水分等に対する耐蝕性や、種々の製造工程における耐熱性等を考慮してＳｉ３Ｎ４又はＳｉＯＮから構成されることが好ましい。水分拡散防止膜１２は、水分等に対する耐蝕性や、種々の製造工程における耐熱性等を考慮してＳｉ ３ Ｎ ４ から構成される。
次に、図２（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁膜１１をフォトリソエッチングして、コンタクトプラグ７ａ乃至７ｃ、上部電極１０及び下部電極８をそれぞれ露出する開口部１３ａ乃至１３ｅを形成する。その後、水分拡散防止膜１２上及び開口部１３ａ乃至１３ｅの内壁（側面及び底面）に窒化チタンアルミニウム（ＡｌＴｉＮ）を反応性スパッタリング法によって堆積し、導電性水素防止膜２０を形成する。ここでは、チタンアルミニウムＡｌＴｉのターゲットを使用し、窒素雰囲気中において、ＤＣパワー１ｋＷで反応性スパッタを実行する。なお、導電性水素防止膜２０は、チタン、チタンアルミニウム合金、窒化アルミニウム等の水素透過性の低い導電材料であっても良い。
次に、図２（ｃ）に示すように、スパッタリング法によって導電性水素防止膜２０上にＡｌ化合物を堆積し、フォトリソエッチングによって、Ａｌ化合物層及び導電性水素防止膜２０を同一形状にパターニングし、配線１４ａ乃至１４ｄから成る第１配線層１４を形成する。
さらに、図３に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって全面に堆積して層間絶縁膜１５を形成し、層間絶縁膜１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
〔作用効果〕
本実施形態に係る半導体装置の製造方法では、導電性水素防止膜２０のパターニングに先立って、導電性水素防止膜２０上に配線層を形成した後に、配線層と導電性水素防止膜２０とを同一形状にパターニングするため、第１配線層１４の下層には必ず導電性水素防止膜２０が存在している。このような構成では、後の工程で発生した水分が第１配線層１４において反応して水素が生成されたとしても、第１配線層１４から下部電極８及び上部電極１０への水素の侵入を導電性水素防止膜２０で遮断し、下部電極８及び上部電極１０を介して強誘電体膜９に水素が侵入することを抑制できる。さらに、第１配線層１４から水分拡散防止膜１２及び層間絶縁膜１１への水素の侵入を導電性水素防止膜２０で遮断し、水分拡散防止膜１２及び層間絶縁膜１１を介して強誘電体膜９に水素が侵入することを抑制できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を効果的に抑制できる。
本実施形態に係る半導体装置の製造方法では、導電性水素防止膜２０のパターニングに先立って、導電性水素防止膜２０上に配線層を形成した後に、配線層と導電性水素防止膜２０とを同一形状にパターニングするため、第１配線層１４の下層には必ず導電性水素防止膜２０が存在している。このような構成では、後の工程で発生した水分が第１配線層１４において反応して水素が生成されたとしても、第１配線層１４から下部電極８及び上部電極１０への水素の侵入を導電性水素防止膜２０で遮断し、下部電極８及び上部電極１０を介して強誘電体膜９に水素が侵入することを抑制できる。さらに、第１配線層１４から水分拡散防止膜１２及び層間絶縁膜１１への水素の侵入を導電性水素防止膜２０で遮断し、水分拡散防止膜１２及び層間絶縁膜１１を介して強誘電体膜９に水素が侵入することを抑制できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を効果的に抑制できる。
また、水分拡散防止膜１２形成工程時には、未だ第１配線層１４が形成されておらず、図２（ａ）に示すように、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁膜１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５と水分拡散防止膜１２が層間絶縁膜１１によって絶縁されているので、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。
また、第１配線層１４形成前に水分拡散防止膜１２及び導電性水素防止膜２０を形成するため、第１配線層１４形成の工程よりも後の工程で発生する水分及び水素を強誘電体キャパシタから遮断できることに加え、第１配線層１４形成工程時に発生する水分及び水素をも強誘電体キャパシタから遮断することができる。即ち、第１配線層１４の形成時、特に第１配線層１４のエッチング後にレジストをアッシングする工程時において、図２（ｂ）、（ｃ）に示すように、強誘電体キャパシタが既に水分拡散防止膜１２及び導電性水素防止膜２０によって覆われているため、レジストアッシング工程で発生する水分が、水分拡散防止膜１２によって遮断される。また、第１配線層１４において水分と反応して発生する水素が、導電性水素防止膜２０によって遮断される。この結果、水分及び水素の強誘電体キャパシタへの侵入が抑制され、強誘電体キャパシタの特性劣化を抑制できる。
（２）第２実施形態
図５は、本発明の第２実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、スタック型の強誘電体キャパシタを備えた強誘電体メモリ装置である。本実施形態が第１実施形態と異なる点は、強誘電体キャパシタの下部電極８が層間絶縁膜６上においてコンタクトプラグ７ｂの上に形成されている点である。即ち、強誘電体キャパシタの下部電極８は、第１配線層１４を介さずに直接コンタクトプラグ７ｂに電気的に接続されている。
図５は、本発明の第２実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、スタック型の強誘電体キャパシタを備えた強誘電体メモリ装置である。本実施形態が第１実施形態と異なる点は、強誘電体キャパシタの下部電極８が層間絶縁膜６上においてコンタクトプラグ７ｂの上に形成されている点である。即ち、強誘電体キャパシタの下部電極８は、第１配線層１４を介さずに直接コンタクトプラグ７ｂに電気的に接続されている。
この半導体装置１について、図４及び図５を参照して説明する。図１（ｂ）の工程の後に、コンタクトプラグ７ｂ上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらを下部電極８がコンタクトプラグ７ｂ上に残るようにフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する（図４（ａ））。また、層間絶縁膜６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁膜１１を形成する。引き続き、層間絶縁膜１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。
次に、図４（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁膜１１をフォトリソエッチングして、コンタクトプラグ７ａ及び７ｃ、上部電極１０をそれぞれ露出する開口部１３ａ，１３ｂ，１３ｅを形成する。本実施形態では、コンタクトプラグ７ｂと上部電極１０とは直接接続されているので、コンタクトプラグ７ｂ及び上部電極１０を露出する開口部を形成する必要はない。さらに、反応性スパッタリング法によってＡｌＴｉＮを堆積して、導電性水素防止膜２０を形成する。
次に、スパッタリング法によってＡｌ化合物を堆積し、フォトリソエッチングによってＡｌ化合物層及び導電性水素防止膜２０を同一形状にパターニングし、図４（ｃ）に示すように、配線１４ａ，１４ｃ，１４ｅから成る第１配線層１４を形成する。本実施形態では、コンタクトプラグ７ｂと下部電極８とは直接接続されているので、コンタクトプラグ７ｂと下部電極８とを接続する配線を形成する必要はない。
さらに、図５に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって堆積して層間絶縁膜１５を形成し、層間絶縁膜１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
〔作用効果〕
本実施形態でも、第１実施形態と同様に、第１配線層１４の下層には必ず導電性水素防止膜２０が存在しているので、第１配線層１４から上部電極１０への水素の侵入を導電性水素防止膜２０で遮断できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を抑制できる。
本実施形態でも、第１実施形態と同様に、第１配線層１４の下層には必ず導電性水素防止膜２０が存在しているので、第１配線層１４から上部電極１０への水素の侵入を導電性水素防止膜２０で遮断できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を抑制できる。
また、第１実施形態と同様の理由によって、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、トランジスタへのチャージングダメージを抑制できる。また、第１実施形態と同様の理由によって、第１配線層１４形成工程におけるレジストアッシング工程で発生する水分及び水素による強誘電体キャパシタの特性劣化を抑制できる。
１ 半導体装置
２ 素子分離絶縁膜
３ ソースドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ａ〜６ｃ、１３ａ〜１３ｅ 開口部
６、１１、１５ 層間絶縁膜
７ コンタクトプラグ
８ 下部電極
９ 強誘電体膜
１０ 上部電極
１２ 水分拡散防止膜
１４ 第１配線層
１６ 第２配線層
１７ 保護膜
２０ 導電性水素防止膜
２ 素子分離絶縁膜
３ ソースドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ａ〜６ｃ、１３ａ〜１３ｅ 開口部
６、１１、１５ 層間絶縁膜
７ コンタクトプラグ
８ 下部電極
９ 強誘電体膜
１０ 上部電極
１２ 水分拡散防止膜
１４ 第１配線層
１６ 第２配線層
１７ 保護膜
２０ 導電性水素防止膜
Claims (4)
- 第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、
前記強誘電キャパシタを絶縁層で覆うステップと、
ＲＦパワーを段階的に増加させる反応性スパッタリング法によって、前記絶縁層上に水分拡散防止膜としてＳｉ３Ｎ４膜を形成するステップと
前記絶縁層及び水分拡散防止膜に前記第２の電極を露出する第１の開口部を形成するステップと、
前記水分拡散防止膜上及び前記第１の開口部の内壁に導電性水素防止膜を堆積するステップと、
前記導電性水素防止膜上に配線層を形成するステップと、
前記配線層の形成後に、前記配線層及び前記導電性水素防止膜をパターニングするステップと、を含むことを特徴とする半導体装置の製造方法。 - 前記導電性水素防止膜は、チタン、チタンアルミニウム合金、窒化チタンアルミニウム、窒化アルミニウム、酸化イリジウムの何れかであることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第１の開口部を形成するステップでは、前記絶縁層及び前記水分拡散防止膜に第１の電極を露出する第２の開口部をさらに形成し、前記導電性水素防止膜を堆積するステップでは、前記第２の開口部の内壁にさらに導電性水素防止膜を堆積することを特徴とする、請求項１に記載の半導体装置の製造方法。
- 第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタを形成するステップと、
前記トランジスタを第１の絶縁層で覆い、第１の主電流路端、第２の主電流路端及び制御電極を夫々露出する第１乃至第３の開口部を形成し、前記第１乃至第３の開口部に夫々 第１乃至第３の導電体を埋め込むステップと、
前記第１の絶縁層上に、第１の電極、強誘電体膜、第２の電極を積層して強誘電体キャパシタを形成するステップと、
前記強誘電キャパシタを第２の絶縁層で覆うステップと、
ＲＦパワーを段階的に増加させる反応性スパッタリング法によって、前記第２の絶縁層上に水分拡散防止膜としてＳｉ３Ｎ４膜を形成するステップと
前記第２の絶縁層及び前記水分拡散防止膜に、前記第１乃至第３の導電体、前記第１の電極及び前記第２の電極を夫々露出する第４乃至第８の開口部を形成するステップと、
前記第２の絶縁層上及び前記第４乃至第８の開口部の内壁に導電性水素防止膜を堆積するステップと、
前記導電性水素防止膜上に配線層を形成するステップと、
前記配線層の形成後に、前記配線層及び前記導電性水素防止膜をパターニングするステップと、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003431724A JP4357289B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法及び半導体装置 |
| US10/897,012 US7273760B2 (en) | 2003-12-26 | 2004-07-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003431724A JP4357289B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191324A JP2005191324A (ja) | 2005-07-14 |
| JP4357289B2 true JP4357289B2 (ja) | 2009-11-04 |
Family
ID=34708936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003431724A Expired - Fee Related JP4357289B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7273760B2 (ja) |
| JP (1) | JP4357289B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006092824A1 (ja) * | 2005-02-28 | 2006-09-08 | Spansion Llc | 半導体装置及びその製造方法 |
| JP4997757B2 (ja) * | 2005-12-20 | 2012-08-08 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
| KR100729360B1 (ko) | 2006-04-05 | 2007-06-15 | 삼성전자주식회사 | 반도체 장치의 커패시터 구조체 및 그 제조 방법 |
| WO2007131343A1 (en) * | 2006-05-15 | 2007-11-22 | Arise Technologies Corporation | Low-temperature doping processes for silicon wafer devices |
| JP2008010758A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100878402B1 (ko) | 2007-07-25 | 2009-01-13 | 삼성전기주식회사 | 다층 배선을 구비한 반도체 장치 및 그 형성 방법 |
| US8232647B2 (en) * | 2008-02-21 | 2012-07-31 | International Business Machines Corporation | Structure and process for metallization in high aspect ratio features |
| JP5412785B2 (ja) * | 2008-10-06 | 2014-02-12 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US9349849B2 (en) | 2012-03-28 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US9624094B1 (en) * | 2015-11-13 | 2017-04-18 | Cypress Semiconductor Corporation | Hydrogen barriers in a copper interconnect process |
| US9685389B1 (en) * | 2016-02-03 | 2017-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation of getter layer for memory device |
| US11114565B2 (en) * | 2017-09-29 | 2021-09-07 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device |
| CN116093068A (zh) * | 2021-11-08 | 2023-05-09 | 联华电子股份有限公司 | 单次可编程存储器电容结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781184B2 (en) * | 2001-11-29 | 2004-08-24 | Symetrix Corporation | Barrier layers for protecting metal oxides from hydrogen degradation |
| JP4058964B2 (ja) | 2002-02-28 | 2008-03-12 | 大日本インキ化学工業株式会社 | 仕切付きコンテナ |
| JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-12-26 JP JP2003431724A patent/JP4357289B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-23 US US10/897,012 patent/US7273760B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005191324A (ja) | 2005-07-14 |
| US7273760B2 (en) | 2007-09-25 |
| US20050145985A1 (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050242383A1 (en) | Ferroelectric memory and method for manufacturing the same | |
| US7223614B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| JP2002110932A (ja) | 半導体装置及びその製造方法 | |
| JP4357289B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4690985B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| US7279342B2 (en) | Ferroelectric memory | |
| JP2004349474A (ja) | 半導体装置とその製造方法 | |
| JP4280006B2 (ja) | 半導体装置 | |
| KR20010086354A (ko) | 용량소자를 구비한 반도체장치 및 그 제조방법 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2002198494A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2003174145A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP4308647B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2005101509A1 (ja) | 半導体装置及びその製造方法 | |
| WO2004077438A2 (en) | Process of forming a ferroelectric memory integrated circuit | |
| JP4894843B2 (ja) | 半導体装置及びその製造方法 | |
| JP4829678B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| US20110062503A1 (en) | Semiconductor memory device | |
| JP7512100B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080296646A1 (en) | Semiconductor memory device and method for fabricating the same | |
| JP4351990B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100867363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2004281935A (ja) | 半導体装置及びその製造方法 | |
| JP2005039299A (ja) | 強誘電体メモリ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |