CN112164674A - 堆叠式高带宽存储器 - Google Patents

堆叠式高带宽存储器 Download PDF

Info

Publication number
CN112164674A
CN112164674A CN202011016040.7A CN202011016040A CN112164674A CN 112164674 A CN112164674 A CN 112164674A CN 202011016040 A CN202011016040 A CN 202011016040A CN 112164674 A CN112164674 A CN 112164674A
Authority
CN
China
Prior art keywords
chips
memory
chip
connection
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011016040.7A
Other languages
English (en)
Inventor
薛迎飞
王喜龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
ICLeague Technology Co Ltd
Original Assignee
ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE, ICLeague Technology Co Ltd filed Critical ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
Priority to CN202011016040.7A priority Critical patent/CN112164674A/zh
Publication of CN112164674A publication Critical patent/CN112164674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种堆叠式高带宽存储器，包括至少两个相互键合的芯片，所述两个芯片各自独立地选自于逻辑芯片和存储器芯片中的任意一种，两芯片之间的物理连接采取氧化物介质层作为中间层相互键合；两芯片之间的电学连接通过导电通孔直连。本发明各个芯片之间通过导电通孔(TSV)直接，相对于采用微凸块(uBump)连接的技术方案而言缩短了芯片间连线距离，减小了连线电阻值；采用氧化物介质层填满了芯片之间的空隙，介质层导热速度优于有机物填充料，因此增加了芯片散热速度；氧化物介质层替代微植球实现芯片之间的物理连接，也提高了芯片之间的连接牢固程度。以上技术方案都可以提升芯片性能。

Description

堆叠式高带宽存储器
技术领域
本发明涉及半导体存储器领域，尤其涉及一种堆叠式高带宽存储器。
背景技术
高带宽存储器为了提高存储性能，通常采用堆叠式结构。附图1所示是现有技术中的一种高带宽存储器(HBM)的堆叠式结构，是将多颗动态随机存取存储器(DRAM)芯片和一颗逻辑芯片(Logic Die)采用导电通孔(即硅通孔，TSV)和微凸块(uBump)的方式堆叠在一起，形成单颗HBM芯片。不同的DRAM之间的缝隙通过有机物填充料实现绝缘隔离。
显然堆叠结构会对HBM的性能产生重要影响，因此如何优化堆叠结构的性能是现有技术亟需解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种高性能的堆叠式高带宽存储器。
为了解决上述问题，本发明提供了一种堆叠式高带宽存储器，包括衬底，以及衬底上表面的两相互键合的芯片，所述芯片选自于逻辑芯片和存储器芯片中的任意一种，两芯片之间的物理连接采取氧化物介质层作为中间层相互键合；两芯片之间的电学连接通过导电通孔直连。
本发明各个芯片之间通过导电通孔(TSV)直接，相对于采用uBump连接的技术方案而言缩短了芯片间连线距离，减小了连线电阻值；采用氧化物介质层填满了芯片之间的空隙，介质层导热速度优于有机物填充料，因此增加了芯片散热速度；氧化物介质层替代微植球实现芯片之间的物理连接，也提高了芯片之间的连接牢固程度。以上技术方案都可以提升芯片性能。
附图说明
附图1所示是现有技术中的一种高带宽存储器(HBM)的堆叠式结构示意图。
附图2所示是本发明一具体实施方式所述存储器的结构示意图。
附图3所示是本发明一具体实施方式所述存储器的结构示意图。
具体实施方式
下面结合附图对本发明提供的堆叠式高带宽存储器的具体实施方式做详细说明。
附图2所示是本发明一具体实施方式所述存储器的结构示意图，包括多颗动态随机存取存储器芯片201，本具体实施方式以4颗为例，在其他的具体实施方式中也可以是更多或者更少的芯片。在本具体实施方式中，所述存储器还包括一颗逻辑芯片202。逻辑芯片202设置在底部，上部倒置堆叠设置多个存储器芯片201。动态随机存取存储器芯片201与逻辑芯片202的电学连接采用导电通孔203(TSV)实现。所述导电通孔203只指在芯片中制作通孔并填充导电物质，以实现芯片正面和背面之间的电学连接，以及不同芯片之间的电学连接。物理连接即键合连接通过氧化物介质层204作为中间层相互键合堆叠在一起。最顶层的存储器芯片201是倒置的，底部为单晶硅支撑层2011，底部向上暴露出来，并通过微植球209实现与外部的电学连接。存储器芯片201的内部亦设置硅通孔203(TSV)以实现电学连接。
所述氧化物介质层204的材料选自于氮化硅和氮氧化硅中的任意一种。所述微植球209是指以植球工艺形成的锡球或其他焊料的球状导电结构。
上述具体实施方式以底层为逻辑芯片，上层为存储器芯片为例进行叙述，在其他的具体实施方式中，所述存储器所包括的每个芯片也可以各自独立的选自于逻辑芯片和存储器芯片中的任意一种，芯片之间均采用取氧化物键合层作为中间层相互键合。
附图3所示是本发明一具体实施方式所述存储器的结构示意图，包括多颗动态随机存取存储器芯片301，本具体实施方式以4颗为例，在其他的具体实施方式中也可以是更多或者更少的芯片。在本具体实施方式中，所述存储器还包括一颗逻辑芯片302。逻辑芯片302设置在底部，上部倒置堆叠设置多个存储器芯片301。动态随机存取存储器芯片301与逻辑芯片302的电学连接采用导电通孔303(TSV)实现，物理连接即键合连接通过氧化物介质层304作为中间层相互键合堆叠在一起。最底层的逻辑芯片302的底部为单晶硅支撑层3021，底部向上暴露出来，并通过微凸块与外部电学连接。逻辑芯片302的内部亦设置硅通孔303(TSV)以实现电学连接。本具体实施方式所述电学连接方式与前一具体实施方式所述电学连接结构并不矛盾，可以同时出现在一个技术方案中，即同时设置顶部和底部的电学连接结构。
所述氧化物介质层304的材料选自于氮化硅和氮氧化硅中的任意一种。所述衬底300的材料为硅。所述微凸块309是指以凸块工艺形成的锡或其他焊料的球状导电结构。
上述具体实施方式以底层为逻辑芯片，上层为存储器芯片为例进行叙述，在其他的具体实施方式中，所述存储器所包括的每个芯片也可以各自独立的选自于逻辑芯片和存储器芯片中的任意一种，芯片之间均采用取氧化物键合层作为中间层相互键合。
上述技术方案中各个芯片之间通过TSV直接，相对于采用uBump连接的技术方案而言缩短了芯片间连线距离，减小了连线电阻值；采用氧化物介质层填满了芯片之间的空隙，介质层导热速度优于有机物填充料，因此增加了芯片散热速度；氧化物介质层替代微凸块实现芯片之间的物理连接，也提高了芯片之间的连接牢固程度。以上技术方案都可以提升芯片性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种堆叠式高带宽存储器，包括至少两个相互键合的芯片，所述两个芯片各自独立的选自于逻辑芯片和存储器芯片中的任意一种，其特征在于：
两芯片之间的物理连接采取氧化物介质层作为中间层相互键合；
两芯片之间的电学连接通过导电通孔直连。
2.根据权利要求1所述的堆叠式高带宽存储器，其特征在于，所述存储器包括多个芯片，每个芯片各自独立的选自于逻辑芯片和存储器芯片中的任意一种，芯片之间均采用取氧化物键合层作为中间层相互键合。
3.根据权利要求1所述的堆叠式高带宽存储器，其特征在于，所述存储器包括底部的逻辑芯片和上部倒置堆叠设置的多个存储器芯片。
4.根据权利要求1所述的堆叠式高带宽存储器，其特征在于，所述存储器通过设置在底部的逻辑芯片的下表面的微凸块与外部电学连接。
5.根据权利要求1所述的堆叠式高带宽存储器，其特征在于，所述存储器通过倒置在顶部的存储器芯片的上表面的微凸块与外部电学连接。
6.根据权利要求1-5任意一项所述的堆叠式高带宽存储器，其特征在于，所述氧化物介质层选自于氮化硅和氮氧化硅中的任意一种。
CN202011016040.7A 2020-09-24 2020-09-24 堆叠式高带宽存储器 Pending CN112164674A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011016040.7A CN112164674A (zh) 2020-09-24 2020-09-24 堆叠式高带宽存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011016040.7A CN112164674A (zh) 2020-09-24 2020-09-24 堆叠式高带宽存储器

Publications (1)

Publication Number Publication Date
CN112164674A true CN112164674A (zh) 2021-01-01

Family

ID=73862771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011016040.7A Pending CN112164674A (zh) 2020-09-24 2020-09-24 堆叠式高带宽存储器

Country Status (1)

Country Link
CN (1) CN112164674A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674772A (zh) * 2021-10-25 2021-11-19 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193197A1 (en) * 2010-02-05 2011-08-11 International Business Machines Corporation Structure and method for making crack stop for 3d integrated circuits
CN102341907A (zh) * 2009-04-20 2012-02-01 国际商业机器公司 使用先介电键合后通孔形成的三维集成电路的集成
US20130091312A1 (en) * 2011-10-11 2013-04-11 Etron Technology, Inc. Reconfigurable high speed memory chip module and electronics system device
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
US20190006222A1 (en) * 2010-11-18 2019-01-03 Monolithic 3D Inc. 3d semiconductor device and structure
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN110504247A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
US20200013754A1 (en) * 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN110729294A (zh) * 2018-06-28 2020-01-24 西部数据技术公司 包含分支存储器裸芯模块的硅通孔半导体装置
US20200135698A1 (en) * 2018-10-30 2020-04-30 Samsung Electronics Co., Ltd. Die stack structure, semiconductor package having the same and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341907A (zh) * 2009-04-20 2012-02-01 国际商业机器公司 使用先介电键合后通孔形成的三维集成电路的集成
US20110193197A1 (en) * 2010-02-05 2011-08-11 International Business Machines Corporation Structure and method for making crack stop for 3d integrated circuits
US20190006222A1 (en) * 2010-11-18 2019-01-03 Monolithic 3D Inc. 3d semiconductor device and structure
US20130091312A1 (en) * 2011-10-11 2013-04-11 Etron Technology, Inc. Reconfigurable high speed memory chip module and electronics system device
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
CN110504247A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
CN110729294A (zh) * 2018-06-28 2020-01-24 西部数据技术公司 包含分支存储器裸芯模块的硅通孔半导体装置
US20200013754A1 (en) * 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200135698A1 (en) * 2018-10-30 2020-04-30 Samsung Electronics Co., Ltd. Die stack structure, semiconductor package having the same and method of manufacturing the same
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674772A (zh) * 2021-10-25 2021-11-19 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备

Similar Documents

Publication Publication Date Title
US11715725B2 (en) Semiconductor device assemblies with electrically functional heat transfer structures
US11417628B2 (en) Method for manufacturing semiconductor structure
US11018080B2 (en) Semiconductor package and method of forming the same
US9666571B2 (en) Package-on-package structures
US9947624B2 (en) Semiconductor package assembly with through silicon via interconnect
KR102596758B1 (ko) 반도체 패키지
US20140252632A1 (en) Semiconductor devices
US20050170600A1 (en) Three-dimensional semiconductor package, and spacer chip used therein
US20140089609A1 (en) Interposer having embedded memory controller circuitry
KR20140098160A (ko) 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US10756062B2 (en) Semiconductor chip and semiconductor package including the same
KR20180049936A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20210065353A (ko) 반도체 패키지
US11749586B2 (en) Semiconductor device including through via structure
CN111146192A (zh) 使用集成接口和硅中介层的图形处理单元与高带宽存储器集成
US20230378148A1 (en) Semiconductor packages and methods for forming the same
US9343449B2 (en) Alternative 3D stacking scheme for DRAMs atop GPUs
CN112164674A (zh) 堆叠式高带宽存储器
US11257741B2 (en) Semiconductor package
US20230050400A1 (en) Semiconductor package with reduced connection length
US20150325273A1 (en) Discrete Three-Dimensional Vertical Memory
TW202201740A (zh) 半導體封裝
CN111146193A (zh) 半导体装置组合件和其制造方法
TWI832249B (zh) 電容結構、半導體結構及其製造方法
US20240030125A1 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210101