JP7330357B2 - 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法 - Google Patents

水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法 Download PDF

Info

Publication number
JP7330357B2
JP7330357B2 JP2022504247A JP2022504247A JP7330357B2 JP 7330357 B2 JP7330357 B2 JP 7330357B2 JP 2022504247 A JP2022504247 A JP 2022504247A JP 2022504247 A JP2022504247 A JP 2022504247A JP 7330357 B2 JP7330357 B2 JP 7330357B2
Authority
JP
Japan
Prior art keywords
layer
bonding
memory device
hydrogen
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504247A
Other languages
English (en)
Other versions
JP2022541833A (ja
Inventor
ジュン・リウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022541833A publication Critical patent/JP2022541833A/ja
Application granted granted Critical
Publication of JP7330357B2 publication Critical patent/JP7330357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本開示の実施形態は、３次元（３Ｄ）メモリデバイスおよびその製作方法に関する。
平面的なメモリセルは、プロセス技術、回路設計、プログラミングアルゴリズム、および製作プロセスを改善することによって、より小さいサイズにスケーリングされる。しかし、メモリセルの特徴サイズが下限に接近するにつれて、平面的なプロセスおよび製作技法は、困難でコストがかかるようになる。結果として、平面的なメモリセルに関するメモリ密度は、上限に接近する。
３Ｄメモリアーキテクチャーは、平面的なメモリセルの密度限界に対処することが可能である。３Ｄメモリアーキテクチャーは、メモリアレイと、メモリアレイへのおよびメモリアレイからの信号を制御するための周辺デバイスとを含む。
水素ブロッキング層を有する３Ｄメモリデバイスの実施形態およびその製作方法が、本明細書で開示されている
１つの例において、３Ｄメモリデバイスは、基板と、基板の上方の交互配置された導電性層および誘電体層を含むメモリスタックと、メモリスタックを通って垂直方向にそれぞれ延在するＮＡＮＤメモリストリングのアレイと、ＮＡＮＤメモリストリングのアレイの上方の複数のロジックプロセス互換型デバイスと、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触している半導体層と、半導体層の上方のパッドアウト相互接続層と、垂直方向に半導体層とパッドアウト相互接続層との間の水素ブロッキング層であって、水素ブロッキング層は、水素のガス放出を阻止するように構成されている、水素ブロッキング層とを含む。
別の例において、３Ｄメモリデバイスは、基板と、基板の上方の第１の水素ブロッキング層と、第１の水素ブロッキング層の上方の複数のロジックプロセス互換型デバイスと、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触している半導体層と、半導体層の上方の第２の水素ブロッキング層と、第２の水素ブロッキング層の上方のパッドアウト相互接続層とを含む。第１の水素ブロッキング層および第２の水素ブロッキング層は、３Ｄメモリデバイスの製作の間に、ロジックプロセス互換型デバイスからの水素のガス放出を阻止するように構成されている。
さらに別の例において、３Ｄメモリデバイスを形成するための方法が開示されている。第１の基板の上方に、垂直方向にそれぞれ延在するＮＡＮＤメモリストリングのアレイが形成される。複数のロジックプロセス互換型デバイスが、第２の基板の上に形成される。第１の基板および第２の基板が、向かい合った様式で結合される。ロジックプロセス互換型デバイスは、結合するステップの後にＮＡＮＤメモリストリングのアレイの上方にある。第２の基板が薄くされ、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触した半導体層を形成する。
添付の図面は、本明細書に組み込まれており、明細書の一部を形成しており、添付の図面は、本開示の実施形態を図示しており、さらに、説明とともに本開示の原理を説明する役割を果たし、また、当業者が本開示を作製および使用することを可能にする役割を果たす。
いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスの断面の概略図である。 いくつかの実施形態による、２つの水素ブロッキング層を有する例示的な３Ｄメモリデバイスの断面の概略図である。 いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスの概略平面図である。 いくつかの実施形態による、２つの水素ブロッキング層を有する例示的な３Ｄメモリデバイスの概略平面図である。 いくつかの実施形態による、ロジックプロセス互換型デバイスを有する例示的な半導体構造体を形成するための製作プロセスを図示する図である。 いくつかの実施形態による、ロジックプロセス互換型デバイスを有する例示的な半導体構造体を形成するための製作プロセスを図示する図である。 いくつかの実施形態による、３Ｄ ＮＡＮＤメモリストリングを有する例示的な半導体構造体を形成するための製作プロセスを図示する図である。 いくつかの実施形態による、３Ｄ ＮＡＮＤメモリストリングを有する例示的な半導体構造体を形成するための製作プロセスを図示する図である。 いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスを形成するための製作プロセスを図示する図である。 いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスを形成するための製作プロセスを図示する図である。 いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスを形成するための製作プロセスを図示する図である。 いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスを形成するための製作プロセスを図示する図である。 いくつかの実施形態による、水素ブロッキング層を有する３Ｄメモリデバイスを形成するための例示的な方法のフローチャートである。 いくつかの実施形態による、３Ｄメモリデバイスの製作の間に水素ブロッキング層によって水素のガス放出を阻止するための例示的な方法のフローチャートである。
本開示の実施形態が、添付の図面を参照して説明されることとなる。
特定の構成および配置が議論されているが、これは、単に例示目的のためだけに行われているということが理解されるべきである。本開示の要旨および範囲から逸脱することなく、他の構成および配置が使用され得るということを、当業者は認識することとなる。本開示は、さまざまな他の用途においても用いられ得るということが、当業者に明らかであることとなる。
本明細書における「１つの実施形態」、「ある実施形態」、「ある例示的な実施形態」、「いくつかの実施形態」などに対する言及は、説明されている実施形態が、特定の特徴、構造体、または特質を含むことが可能であるが、すべての実施形態が、必ずしも、その特定の特徴、構造体、または特質を含むとは限らない可能性があるということを示しているということが留意される。そのうえ、そのような語句は、必ずしも、同じ実施形態を指しているとは限らない。さらに、特定の特徴、構造体、または特質が、実施形態に関連して説明されているときには、明示的に説明されているかどうかにかかわらず、他の実施形態に関連して、そのような特徴、構造体、または特質に影響を与えることは、当業者の知識の範囲内であることとなる。
一般的に、専門用語は、文脈における使用法から少なくとも部分的に理解され得る。たとえば、本明細書で使用されているような「１つまたは複数の」という用語は、少なくとも部分的に文脈に応じて、単数形の意味で、任意の特徴、構造体、または特質を説明するために使用され得るか、または、複数形の意味で、特徴、構造体、または特質の組合せを説明するために使用され得る。同様に、「ａ」、「ａｎ」、または「ｔｈｅ」などのような用語は、繰り返しになるが、少なくとも部分的に文脈に応じて、単数形の使用法を伝えるということ、または、複数形の使用法を伝えるということを理解され得る。加えて、「基づく」という用語は、必ずしも、排他的な要因のセットを伝えることを意図しているとは限らないということが理解され得、その代わりに、繰り返しになるが、少なくとも部分的に文脈に応じて、必ずしも明示的に記載されていない追加的な要因の存在を可能にする可能性がある。
本開示における「の上に」、「の上方に（ａｂｏｖｅ）」、および「の上方に（ｏｖｅｒ）」の意味は、最も広い様式で解釈されるべきであり、「の上に」は、何か「の上に直接的に」を意味するだけではなく、中間特徴または層がそれらの間にある状態で、何か「の上に」を意味することも含むようになっており、「の上方に（ａｂｏｖｅ）」または「の上方に（ｏｖｅｒ）」は、何か「の上方に（ａｂｏｖｅ）」または「の上方に（ｏｖｅｒ）」を意味するだけでなく、中間特徴または層がそれらの間にない状態で、それが何か「の上方に（ａｂｏｖｅ）」または「の上方に（ｏｖｅｒ）」（すなわち、何かの上に直接的に）あることを意味することも含むことが可能であるということが容易に理解されるべきである。
さらに、「の下に」、「の下方に」、「下側」、「の上方に」、および「上側」などのような、空間的に相対的な用語は、説明を容易にするために、図に図示されているような別のエレメントまたは特徴に対する１つのエレメントまたは特徴の関係を説明するために本明細書で使用され得る。空間的に相対的な用語は、図に示されている配向に加えて、使用中または動作中のデバイスの異なる配向を包含することを意図している。装置は、その他の方法で配向され得（９０度回転させられるか、または、他の配向で）、本明細書で使用されている空間的に相対的な記述子は、同様にそのように解釈され得る。
本明細書で使用されているように、「基板」という用語は、後続の材料層がその上に追加される材料を指す。基板自体が、パターニングされ得る。基板の上に追加された材料は、パターニングされ得、または、パターニングされないままであることが可能である。そのうえ、基板は、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウムなどのような、多様な半導体材料を含むことが可能である。代替的に、基板は、ガラス、プラスチック、またはサファイヤウエハなどのような、非導電性材料から作製され得る。
本明細書で使用されているように、「層」という用語は、所定の厚さを有する領域を含む材料部分を指す。層は、下にあるもしくは上にある構造体の全体にわたって延在することが可能であり、または、下にあるもしくは上にある構造体の延在よりも小さい延在を有することが可能である。さらに、層は、連続的な構造体の厚さよりも小さい厚さを有する均質なまたは不均質な連続的な構造体の領域であることが可能である。たとえば、層は、連続的な構造体の上部表面と底部表面との間において（または、上部表面および底部表面において）、水平方向の平面の任意のペアの間に位置付けされ得る。層は、水平方向に、垂直方向に、および／または、テーパー付きの表面に沿って延在することが可能である。基板は、層であることが可能であり、その中に１つまたは複数の層を含むことが可能であり、ならびに／または、その上に、その上方に、および／もしくはその下方に、１つまたは複数の層を有することが可能である。層は、複数の層を含むことが可能である。たとえば、相互接続層は、１つまたは複数の導体および接触層（相互接続ラインおよび／またはビアコンタクトが、その中に形成されている）ならびに１つまたは複数の誘電体層を含むことが可能である。
本明細書で使用されているように、「公称の／公称的に」という用語は、所望の値の上方および／または下方の値の範囲とともに、製品またはプロセスの設計フェーズの間に設定される、コンポーネントまたはプロセス動作に関する特質またはパラメーターの所望の（または、ターゲット）値を指す。値の範囲は、製造プロセスまたは公差におけるわずかな変動に起因する可能性がある。本明細書で使用されているように、「約」という用語は、対象の半導体デバイスに関連付けられる特定のテクノロジーノードに基づいて変化し得る所与の量の値を示している。特定のテクノロジーノードに基づいて、「約」という用語は、たとえば、値の１０～３０％（たとえば、値の±１０％、±２０％、または±３０％）以内で変化する所与の量の値を示すことが可能である。
本明細書で使用されているように、「３Ｄ ＮＡＮＤメモリストリング」という用語は、メモリセルトランジスタのストリングが基板に対して垂直方向に延在するように横方向に配向された基板の上に直列に接続されている、メモリセルトランジスタの垂直方向に配向されたストリングを指す。本明細書で使用されているように、「垂直方向の／垂直方向に」という用語は、基板の横方向の表面に対して公称的に垂直であるということを意味している。
いくつかの既存の３Ｄメモリデバイスにおいて、３Ｄ ＮＡＮＤメモリストリングアレイおよび周辺回路が、２つの別個のウエハの上に形成され、一緒に結合される。パッドアウトが、３Ｄ ＮＡＮＤセルアレイウエハを通して達成される。しかし、セルアレイウエハパッドアウトは、セルアレイの外側にコンタクトを置かなければならないので、アレイ効率が大きく影響を受ける可能性がある。メモリセルアレイ効率を改善するために、パッドアウトに利用可能なより大きいチップ面積に起因して、パッドアウトが、周辺回路ウエハを通して実装される。しかし、パッドアウトアニーリングに起因する水素ガス放出は、ダングリングボンドの存在に起因して、トランジスタの電気的性能を劣化させる可能性があり、ダングリングボンドは、パッドアウトアニーリングの後に、水素によって破壊されるはずである。水素は、水素ガス放出の形態で、３Ｄメモリデバイスから放出され得る。
本開示によるさまざまな実施形態は、１つまたは複数の水素ブロッキング層を有する３Ｄメモリデバイスを提供し、１つまたは複数の水素ブロッキング層は、パッドアウトアニーリングに起因するロジックプロセス互換型デバイス（たとえば、トランジスタ）からの水素ガス放出を阻止し、それによって、ダングリングボンドの存在を抑制し、３Ｄメモリデバイスの電気的性能を改善する。いくつかの実施形態において、ロジックプロセス互換型デバイスは、水素ブロッキング層（および、いくつかのケースでは、水素ブロッキング層を通るコンタクトを取り囲む水素ブロッキングスペース）によって完全にカプセル化され、パッドアウト相互接続層を通る水素ガス放出を防止する。結果として、周辺回路ウエハを通したパッドアウトが可能にされ、メモリセルアレイ効率を改善することが可能である。
図１Ａは、いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイス１００の断面の概略図を図示している。３Ｄメモリデバイス１００は、結合されたチップの例を表している。３Ｄメモリデバイス１００のコンポーネント（たとえば、ロジックプロセス互換型デバイスおよびＮＡＮＤメモリ）は、異なる基板の上に別個に形成され、次いで、結合されたチップを形成するために接合され得る。３Ｄメモリデバイス１００は、ＮＡＮＤメモリ、たとえば、ＮＡＮＤメモリセルのアレイを有する第１の半導体構造体１０２を含むことが可能である。すなわち、第１の半導体構造体１０２は、ＮＡＮＤフラッシュメモリであることが可能であり、メモリセルは、ＮＡＮＤフラッシュメモリの中に、３Ｄ ＮＡＮＤメモリストリングのアレイおよび／または２次元（２Ｄ）ＮＡＮＤメモリセルのアレイの形態で提供されている。ＮＡＮＤメモリセルは、ページへとまとめられ得、次いで、ページは、ブロックへとまとめられ、ブロックの中のそれぞれのＮＡＮＤメモリセルは、ビットライン（ＢＬ）と呼ばれる別個のラインに電気的に接続されている。ＮＡＮＤメモリセルの中において同じ位置を有するすべてのセルは、ワードライン（ＷＬ）によって制御ゲートを通して電気的に接続され得る。いくつかの実施形態において、メモリ平面は、同じビットラインを通して電気的に接続されている特定の数のメモリブロックを含有している。
いくつかの実施形態において、ＮＡＮＤメモリセルのアレイは、３Ｄ ＮＡＮＤメモリストリングのアレイであり、そのそれぞれは、メモリスタックを通して基板の上方に垂直方向に（３Ｄに）延在している。３Ｄ ＮＡＮＤ技術（たとえば、メモリスタックの中の層／階層の数）に応じて、３Ｄ ＮＡＮＤメモリストリングは、典型的に、３２個から２５６個のＮＡＮＤメモリセルを含み、そのそれぞれは、フローティングゲートトランジスタまたは電荷トラップトランジスタを含む。いくつかの実施形態において、ＮＡＮＤメモリセルのアレイは、２Ｄ ＮＡＮＤメモリセルのアレイであり、そのそれぞれは、フローティングゲートトランジスタを含む。２Ｄ ＮＡＮＤメモリセルのアレイは、複数の２Ｄ ＮＡＮＤメモリストリングを含み、そのそれぞれは、いくつかの実施形態によれば、直列に接続されている複数のメモリセル（たとえば、３２個から１２８個のメモリセル）（ＮＡＮＤゲートに似ている）および２つの選択トランジスタを含む。それぞれの２Ｄ ＮＡＮＤメモリストリングは、いくつかの実施形態によれば、基板の上の同じ平面の中に（２Ｄに）配置されている。
また、３Ｄメモリデバイス１００は、ＮＡＮＤメモリを含む第１の半導体構造体１０２の上方に、ロジックプロセス互換型デバイスを含む第２の半導体構造体１０４を含むことが可能である。いくつかの実施形態において、第２の半導体構造体１０４の中のロジックプロセス互換型デバイスは、ロジックデバイスのための製作プロセスに匹敵する方式で製作され得る任意の半導体デバイスを含む。たとえば、ロジックプロセス互換型デバイスは、プロセッサー、コントローラー、ランダム－アクセスメモリ（ＲＡＭ）（たとえば、ダイナミックＲＡＭ（ＤＲＡＭ）またはスタティック（ＳＲＡＭ））、および、メモリデバイスの周辺回路を含むことが可能であり、そのそれぞれは、複数のトランジスタを含む。いくつかの実施形態において、ロジックプロセス互換型デバイスは、プロセッサー、ＲＡＭセルのアレイ、および／または、ＮＡＮＤメモリセルのアレイのための周辺回路（たとえば、第１の半導体構造体１０２の中に含まれている）を含む。いくつかの実施形態において、ロジックプロセス互換型デバイスは、相補型金属酸化膜半導体（ＣＭＯＳ）技術を使用して形成される。ロジックプロセス互換型デバイスは、先進的なロジックプロセス（たとえば、９０ｎｍ、６５ｎｍ、４５ｎｍ、３２ｎｍ、２８ｎｍ、２０ｎｍ、１６ｎｍ、１４ｎｍ、１０ｎｍ、７ｎｍ、５ｎｍ、３ｎｍ、２ｎｍなどのテクノロジーノード）によって実装され、高い速度を実現することが可能である。
いくつかの実施形態において、第２の半導体構造体１０４の中のロジックプロセス互換型デバイスは、フラッシュメモリコントローラーを含み、フラッシュメモリコントローラーは、フラッシュメモリ（ＮＡＮＤフラッシュメモリまたはＮＯＲフラッシュメモリのいずれか）の中に記憶されたデータを管理し、ホスト（たとえば、コンピューティングデバイスまたは任意の他の電子デバイスのプロセッサー）と通信することが可能である。いくつかの実施形態において、フラッシュメモリコントローラーは、セキュアデジタル（ＳＤ）カード、コンパクトフラッシュ（登録商標）（ＣＦ）カード、ＵＳＢフラッシュドライブ、または、電子デバイス（たとえば、パーソナルコンピューター、デジタルカメラ、モバイルフォンなど）において使用するための他のメディアなどのような低デューティーサイクル環境において動作するように設計されている。いくつかの実施形態において、フラッシュメモリコントローラーは、モバイルデバイス（たとえば、スマートフォン、タブレット、ラップトップコンピューターなど）のためのデータストレージとして使用されるソリッドステートドライブ（ＳＳＤ）または埋め込み用マルチメディアカード（ｅＭＭＣ）などおよびエンタープライズストレージアレイのような高デューティーサイクル環境において動作するように設計されている。フラッシュメモリコントローラーは、フラッシュメモリ（たとえば、図１Ａの中の第１の半導体構造体１０２のＮＡＮＤメモリ）の動作（たとえば、読み取り動作、書き込み動作、消去動作、およびプログラム動作など）を制御するように構成され得る。また、フラッシュメモリコントローラーは、それに限定されないが、不良ブロック管理、ガーベッジコレクション、論理的アドレスから物理的アドレスへの変換、ウェアレベリングなどを含む、フラッシュメモリの中に記憶されたまたは記憶されることとなるデータに関して、さまざまな機能を管理するように構成され得る。いくつかの実施形態において、フラッシュメモリコントローラーは、フラッシュメモリから読み取られたデータまたはフラッシュメモリに書き込まれたデータに関して、エラー訂正コード（ＥＣＣ）を処理するようにさらに構成されている。たとえば、フラッシュメモリをフォーマットすることなど、任意の他の適切な機能が、同様にフラッシュメモリコントローラーによって実施され得る。
いくつかの実施形態において、第２の半導体構造体１０４の中のロジックプロセス互換型デバイスは、図１Ａの中の第１の半導体構造体１０２のＮＡＮＤメモリの周辺回路（制御およびセンシング回路としても知られる）を含む。周辺回路は、ＮＡＮＤメモリの動作を促進させるために使用される任意の適切なデジタル、アナログ、および／または混合信号回路を含むことが可能である。たとえば、周辺回路は、ページバッファー、デコーダー（たとえば、行デコーダーおよび列デコーダー）、センスアンプ、ドライバー（たとえば、ワードラインドライバー）、チャージポンプ、電流もしくは電圧リファレンス、または、回路（たとえば、トランジスタ、ダイオード、抵抗器、またはキャパシタ）の任意のアクティブもしくはパッシブコンポーネントのうちの１つまたは複数を含むことが可能である。
ロジックデバイス／回路の他に、第２の半導体構造体１０４の中のロジックプロセス互換型デバイスは、また、ロジックプロセスと互換可能なＲＡＭ（たとえば、ＳＲＡＭおよびＤＲＡＭなど）を含むことが可能である。いくつかの実施形態において、ＳＲＡＭは、論理回路（たとえば、プロセッサー、コントローラー、および周辺回路）の同じ基板の上に一体化されており、より幅広いバスおよびより速い動作速度を可能にし、それは、「オン－ダイのＳＲＡＭ」としても知られている。ＳＲＡＭのメモリコントローラーは、周辺回路の一部として埋め込まれ得る。いくつかの実施形態において、それぞれのＳＲＡＭセルは、プラスまたはマイナスの電荷としてデータのビットを記憶するための複数のトランジスタ、および、それへのアクセスを制御する１つまたは複数のトランジスタを含む。１つの例において、それぞれのＳＲＡＭセルは、６つのトランジスタ（たとえば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ））、たとえば、データのビットを記憶するための４つのトランジスタ、および、データへのアクセスを制御するための２つのトランジスタを有している。ＳＲＡＭセルは、論理回路（たとえば、プロセッサーおよび周辺回路）によって占有されていない（したがって、余剰のスペースが形成されることを必要としない）エリアの中に位置付けすることが可能である。１つの例において、それぞれのＤＲＡＭセルは、プラスまたはマイナスの電荷としてデータのビットを記憶するためのキャパシタ、および、それへのアクセスを制御する１つまたは複数のトランジスタを含む。たとえば、それぞれのＤＲＡＭセルは、１トランジスタ１キャパシタ（１Ｔ１Ｃ）セルであることが可能である。オン－ダイのＲＡＭ（たとえば、オン－ダイのＤＲＡＭおよび／またはオン－ダイのＳＲＡＭ）は、１つまたは複数のキャッシュ（たとえば、インストラクションキャッシュまたはデータキャッシュ）および／またはデータバッファーとして使用される、３Ｄメモリデバイス１００の高速動作を可能にすることができる。また、ＳＲＡＭおよび／またはＤＲＡＭセルは、論理回路によって占有されていない（したがって、余剰のスペースが形成されることを必要としない）エリアの中に位置付けすることが可能である。
図１Ａに示されているように、３Ｄメモリデバイス１００は、垂直方向に第１の半導体構造体１０２と第２の半導体構造体１０４との間に、ボンディング界面１０６をさらに含む。下記に詳細に説明されているように、第１のおよび第２の半導体構造体１０２および１０４は、別個に（および、いくつかの実施形態では、並列に）製作され得、第１のおよび第２の半導体構造体１０２および１０４のうちの１つを製作するサーマルバジェットが、第１のおよび第２の半導体構造体１０２および１０４のうちの別のものを製作するプロセスを制限しないようになっている。そのうえ、多数の相互接続部（たとえば、ボンディングコンタクト）が、ボンディング界面１０６を通して形成され、回路基板（たとえば、プリント回路基板（ＰＣＢ））の上の長距離のチップ－ツー－チップデータバスとは対照的に、第１の半導体構造体１０２と第２の半導体構造体１０４との間で、直接的な短い電気的接続を作製することが可能であり、それによって、チップ界面遅延を回避し、低減されたパワー消費によって高速Ｉｎ／Ｏｕｔ（Ｉ／Ｏ）スループットを実現する。第１の半導体構造体１０２の中のＮＡＮＤメモリと第２の半導体構造体１０４の中のロジックプロセス互換型デバイスとの間のデータ転送は、ボンディング界面１０６を横切る相互接続部（たとえば、ボンディングコンタクト）を通して実施され得る。第１および第２の半導体構造体１０２および１０４を垂直方向に一体化することによって、チップサイズが低減され得、メモリセル密度が増加させられ得る。そのうえ、複数の個別のチップを単一の結合されたチップ（たとえば、３Ｄメモリデバイス１００）へと一体化させることによって、より速いシステム速度およびより小さいＰＣＢサイズが、同様に実現され得る。
図１Ａに示されているように、ロジックプロセス互換型デバイスを有する第２の半導体構造体１０４が、ＮＡＮＤメモリを有する第１の半導体構造体１０２の上方にあるので、３Ｄメモリデバイス１００のパッドアウトが、第２の半導体構造体１０４の上方で実現され得る。パッドアウトアニーリングプロセスに起因する水素ガス放出を軽減または防止するために、第２の半導体構造体１０４は、ロジックプロセス互換型デバイスの上方に水素ブロッキング層１０８を含む。下記に詳細に説明されているように、水素ブロッキング層１０８は、いくつかの実施形態によれば、水素のガス放出を阻止するように構成されている。たとえば、水素ブロッキング層１０８は、３Ｄメモリデバイス１００の製作の間に、とりわけ、パッドアウト相互接続層をアニーリングするときに、ロジックプロセス互換型デバイスからパッドアウト相互接続層の中へのまたはそれを越える水素のガス放出を阻止するように構成され得る。いくつかの実施形態において、水素ブロッキング層１０８は、酸化アルミニウム（Ａｌ２Ｏ３）などのような高誘電率（高ｋ）誘電材料を含む。すなわち、水素ブロッキング層１０８は、高ｋ誘電体層、たとえば、酸化アルミニウム層であることが可能である。高ｋ誘電体層（たとえば、酸化アルミニウム層など）は、その材料特質に起因して水素のガス放出を阻止することが可能であり、また、下にある金属相互接続部をシールドし、カップリング効果を回避することが可能である。水素ブロッキング層１０８は、副層を含む複合層であることが可能であるということが理解される。副層は、すべて高ｋ誘電体副層であることが可能であり、または、いくつかの実施形態によれば、副層のサブセットのみが高ｋ誘電体副層であり、一方では、他の副層は高ｋ誘電体副層ではない。
２つ以上の水素ブロッキング層が第２の半導体構造体１０４の中に含まれ得るということが理解される。図１Ｂは、いくつかの実施形態による、水素ブロッキング層を有する別の例示的な３Ｄメモリデバイス１０１の断面の概略図を図示している。ロジックプロセス互換型デバイスの上方の水素ブロッキング層１０８の他に、３Ｄメモリデバイス１０１の中の第２の半導体構造体１０４は、ロジックプロセス互換型デバイスの下方に別の水素ブロッキング層１１０をさらに含み、水素ガス放出のためにロジックプロセス互換型デバイスを完全にカプセル化する。水素ブロッキング層１０８および１１０は、第２の半導体構造体１０４のフロントサイドおよびバックサイドの両方において形成され、水素ガス放出の阻止を強化することが可能である。いくつかの実施形態において、水素ブロッキング層１１０は、垂直方向にロジックプロセス互換型デバイスとボンディング界面１０６との間に配設されており、それは、また、３Ｄメモリデバイス１０１の製作の間に、ボンディング界面１０６を通して下向きの水素のガス放出を阻止する。いくつかの実施形態において、水素ブロッキング層１１０は、酸化アルミニウムなどのような高ｋ誘電材料を含む。すなわち、水素ブロッキング層１１０は、高ｋ誘電体層、たとえば、酸化アルミニウム層であることが可能である。
図２Ａは、いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイス２００の概略平面図を図示している。図１Ａに関して上記に説明されている３Ｄメモリデバイス１００の１つの例として、３Ｄメモリデバイス２００は、第１の半導体構造体２０２と、第１の半導体構造体２０２の上方にスタックされた第２の半導体構造体２０４とを含む、結合されたチップである。いくつかの実施形態によれば、第１および第２の半導体構造体２０２および２０４は、それらの間のボンディング界面２０６において接合されている。第２の半導体構造体２０４は、いくつかの実施形態によれば、下記に詳細に説明されているような水素のガス放出を阻止するように構成された水素ブロッキング層２４６を含む。図２Ａに示されているように、第１の半導体構造体２０２は、基板２０８を含むことが可能であり、基板２０８は、シリコン（たとえば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレーター（ＳＯＩ）、または任意の他の適切な材料を含むことが可能である。３Ｄメモリデバイス２００の中のコンポーネントの空間的関係をさらに図示するために、ｘ軸およびｙ軸が図２Ａに追加されているということが留意される。基板２０８は、ｘ方向（横方向または幅方向）に横方向に延在している２つの横方向表面（たとえば、上部表面および底部表面）を含む。本明細書で使用されているように、１つのコンポーネント（たとえば、層またはデバイス）が半導体デバイス（たとえば、３Ｄメモリデバイス２００）の別のコンポーネント（たとえば、層またはデバイス）の「上に」、「上方に」、または「下方に」あるかどうかは、基板がｙ方向に半導体デバイスの最も低い平面の中に位置決めされているときには、半導体デバイスの基板（たとえば、基板２０８）に対してｙ方向（垂直方向または厚さ方向）に決定される。空間的関係を説明するための同じ概念が、本開示の全体を通して適用される。
図２Ａに示されているように、３Ｄメモリデバイス２００の第１の半導体構造体２０２は、ＮＡＮＤフラッシュメモリを含み、ＮＡＮＤフラッシュメモリの中には、メモリセルが、基板２０８の上方に３Ｄ ＮＡＮＤメモリストリング２１６のアレイの形態で提供されている。それぞれの３Ｄ ＮＡＮＤメモリストリング２１６は、いくつかの実施形態によれば、導電性層２１２および誘電体層２１４をそれぞれ含む複数のペアを通って垂直方向に延在している。スタックされたおよび交互配置された導電性層２１２および誘電体層２１４は、本明細書で「メモリスタック」２１０とも称される。いくつかの実施形態によれば、メモリスタック２１０の中の交互配置された導電性層２１２および誘電体層２１４は、垂直方向に交互になっている。換言すれば、メモリスタック２１０の上部または底部にあるものを除いて、それぞれの導電性層２１２は、両側において２つの誘電体層２１４によって隣接され得、それぞれの誘電体層２１４は、両側において２つの導電性層２１２によって隣接され得る。導電性層２１２は、同じ厚さまたは異なる厚さをそれぞれ有することが可能である。同様に、誘電体層２１４は、同じ厚さまたは異なる厚さをそれぞれ有することが可能である。導電性層２１２は、それに限定されないが、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ドープトシリコン、シリサイド、または、それらの任意の組合せを含む、導電性材料を含むことが可能である。誘電体層２１４は、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または、それらの任意の組合せを含む、誘電材料を含むことが可能である。
いくつかの実施形態において、それぞれの３Ｄ ＮＡＮＤメモリストリング２１６は、半導体チャネル２２０およびメモリフィルム２１８を含む「電荷トラップ」タイプのＮＡＮＤメモリストリングである。いくつかの実施形態において、半導体チャネル２２０は、シリコン、たとえば、アモルファスシリコン、ポリシリコン、または単結晶シリコンなどを含む。いくつかの実施形態において、メモリフィルム２１８は、トンネリング層、ストレージ層（「電荷トラップ／ストレージ層」としても知られる）、およびメモリブロッキング層を含む、複合誘電体層である。それぞれの３Ｄ ＮＡＮＤメモリストリング２１６は、シリンダー形状（たとえば、ピラー形状）を有することが可能である。いくつかの実施形態によれば、半導体チャネル２２０、メモリフィルム２１８のトンネリング層、ストレージ層、およびメモリブロッキング層は、中心からピラーの外側表面に向かう方向に沿って、この順序で配置されている。トンネリング層は、酸化ケイ素、酸窒化ケイ素、または、それらの任意の組合せを含むことが可能である。ストレージ層は、窒化ケイ素、酸窒化ケイ素、シリコン、または、それらの任意の組合せを含むことが可能である。メモリブロッキング層は、酸化ケイ素、酸窒化ケイ素、高ｋ誘電体、または、それらの任意の組合せを含むことが可能である。１つの例において、メモリブロッキング層は、酸化ケイ素／酸窒化ケイ素／酸化ケイ素（ＯＮＯ）の複合層を含むことが可能である。別の例において、メモリブロッキング層は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、または酸化タンタル（Ｔａ２Ｏ５）層などのような、高ｋ誘電体層を含むことが可能である。
いくつかの実施形態において、３Ｄ ＮＡＮＤメモリストリング２１６は、複数の制御ゲート（それぞれがワードラインの一部である）をさらに含む。メモリスタック２１０の中のそれぞれの導電性層２１２は、３Ｄ ＮＡＮＤメモリストリング２１６のそれぞれのメモリセルのための制御ゲートとして作用することが可能である。いくつかの実施形態において、それぞれの３Ｄ ＮＡＮＤメモリストリング２１６は、垂直方向におけるそれぞれの端部において、２つのプラグ２２２および２２４を含む。プラグ２２２は、半導体材料（たとえば、単結晶シリコンなど）を含むことが可能であり、それは、基板２０８からエピタキシャル成長させられる。プラグ２２２は、３Ｄ ＮＡＮＤメモリストリング２１６のソース選択ゲートによって制御されるチャネルとして機能することが可能である。プラグ２２２は、３Ｄ ＮＡＮＤメモリストリング２１６の下側端部にあり、半導体チャネル２２０と接触していることが可能である。本明細書で使用されているように、基板２０８が３Ｄメモリデバイス２００の最も低い平面に位置決めされているときに、コンポーネント（たとえば、３Ｄ ＮＡＮＤメモリストリング２１６）の「上側端部」は、ｙ方向に基板２０８から遠くに離れている方の端部であり、コンポーネント（たとえば、３Ｄ ＮＡＮＤメモリストリング２１６）の「下側端部」は、ｙ方向に基板２０８に近い方の端部である。別のプラグ２２４は、半導体材料（たとえば、ポリシリコン）を含むことが可能である。第１の半導体構造体２０２の製作の間に３Ｄ ＮＡＮＤメモリストリング２１６の上側端部を被覆することによって、プラグ２２４は、エッチング停止層として機能し、３Ｄ ＮＡＮＤメモリストリング２１６の中に充填されている誘電体（たとえば、酸化ケイ素および窒化ケイ素など）のエッチングを防止することが可能である。いくつかの実施形態において、プラグ２２４は、３Ｄ ＮＡＮＤメモリストリング２１６のドレインとして機能する。
３Ｄ ＮＡＮＤメモリストリング２１６は、「電荷トラップ」タイプの３Ｄ ＮＡＮＤメモリストリングに限定されず、他の実施形態では、「フローティングゲート」タイプの３Ｄ ＮＡＮＤメモリストリングであることが可能であるということが理解される。いくつかの実施形態において、「フローティングゲート」タイプの３Ｄ ＮＡＮＤメモリストリングのソースプレートとしてのポリシリコン層が、基板２０８とメモリスタック２１０との間に形成され得る。
いくつかの実施形態において、３Ｄメモリデバイス２００の第１の半導体構造体２０２は、メモリスタック２１０および３Ｄ ＮＡＮＤメモリストリング２１６の上方に相互接続層２２６をさらに含み、メモリスタック２１０および３Ｄ ＮＡＮＤメモリストリング２１６へおよびそれから、電気信号を転送する。相互接続層２２６は、複数の相互接続部（本明細書では「コンタクト」とも称される）を含むことが可能であり、それは、横方向の相互接続ラインおよび垂直方向の相互接続アクセス（ビア）コンタクトを含む。本明細書で使用されているように、「相互接続部」という用語は、ミドルエンドオブライン（ＭＥＯＬ）相互接続部およびバックエンドオブライン（ＢＥＯＬ）相互接続部などのような、任意の適切なタイプの相互接続部を広く含むことが可能である。相互接続層２２６は、１つまたは複数の層間誘電体（ＩＬＤ）層（ＢＥＯＬ用の「金属間誘電体（ＩＭＤ）層」としても知られる）をさらに含むことが可能であり、相互接続ラインおよびビアコンタクトを、その中に形成することが可能である。すなわち、相互接続層２２６は、複数の層間誘電体（ＩＬＤ）層の中に相互接続ラインおよびビアコンタクトを含むことが可能である。相互接続層２２６の中の相互接続ラインおよびビアコンタクトは、導電性材料を含むことが可能であり、それは、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、または、それらの任意の組合せを含む。相互接続層２２６の中のＩＬＤ層は、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低誘電率（低ｋ）誘電体、または、それらの任意の組合せを含む、誘電材料を含むことが可能である。
図２Ａに示されているように、３Ｄメモリデバイス２００の第１の半導体構造体２０２は、ボンディング界面２０６において、ならびに、相互接続層２２６およびメモリスタック２１０（および、それを通る３Ｄ ＮＡＮＤメモリストリング２１６）の上方に、ボンディング層２２８をさらに含むことが可能である。すなわち、いくつかの実施形態によれば、相互接続層２２６は、垂直方向に３Ｄ ＮＡＮＤメモリストリング２１６のアレイとボンディング層２２８との間にある。ボンディング層２２８は、複数のボンディングコンタクト２３０と、ボンディングコンタクト２３０を互いに電気的に隔離する誘電体とを含むことが可能である。ボンディングコンタクト２３０は、導電性材料を含むことが可能であり、それは、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、または、それらの任意の組合せを含む。ボンディング層２２８の残りのエリアは、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低ｋ誘電体、または、それらの任意の組合せを含む、誘電体によって形成され得る。
同様に、図２Ａに示されているように、３Ｄメモリデバイス２００の第２の半導体構造体２０４は、また、ボンディング界面２０６において、および、第１の半導体構造体２０２のボンディング層２２８の上方に、ボンディング層２３２を含むことが可能である。ボンディング層２３２は、複数のボンディングコンタクト２３４と、ボンディングコンタクト２３４を互いに電気的に隔離する誘電体とを含むことが可能である。ボンディングコンタクト２３４は、導電性材料を含むことが可能であり、それは、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、または、それらの任意の組合せを含む。ボンディング層２３２の残りのエリアは、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低ｋ誘電体、または、それらの任意の組合せを含む、誘電体によって形成され得る。
上記に説明されているように、第２の半導体構造体２０４は、ボンディング界面２０６において、第１の半導体構造体２０２の上に向かい合った様式で結合され得る。いくつかの実施形態によれば、第１の半導体構造体２０２のボンディングコンタクト２３０は、ボンディング界面２０６において、第２の半導体構造体２０４のボンディングコンタクト２３４と接触している。いくつかの実施形態において、ボンディング界面２０６は、ハイブリッドボンディング（「金属／誘電体ハイブリッドボンディング」としても知られる）の結果として、ボンディング層２３２とボンディング層２２８との間に配設されており、ハイブリッドボンディングは、直接的なボンディング技術（たとえば、中間層（たとえば、はんだまたは接着剤など）を使用することなく表面同士の間にボンディングを形成する）であり、金属－金属ボンディングおよび誘電体－誘電体ボンディングを同時に取得する。いくつかの実施形態において、ボンディング界面２０６は、ボンディング層２３２および２２８が出会って結合される場所にある。実際には、ボンディング界面２０６は、第１の半導体構造体２０２のボンディング層２２８の上部表面および第２の半導体構造体２０４のボンディング層２３２の底部表面を含む、特定の厚さを有する層であることが可能である。
いくつかの実施形態において、３Ｄメモリデバイス２００の第２の半導体構造体２０４は、ボンディング層２３２の上方に相互接続層２３６をさらに含み、電気信号を転送する。相互接続層２３６は、複数の相互接続部（たとえば、ＭＥＯＬ相互接続部およびＢＥＯＬ相互接続部など）を含むことが可能である。相互接続層２３６は、１つまたは複数のＩＬＤ層をさらに含むことが可能であり、相互接続ラインおよびビアコンタクトを、１つまたは複数のＩＬＤ層の中に形成することが可能である。相互接続層２３６の中の相互接続ラインおよびビアコンタクトは、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、または、それらの任意の組合せを含む、導電性材料を含むことが可能である。相互接続層２３６の中のＩＬＤ層は、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低ｋ誘電体、または、それらの任意の組合せを含む、誘電材料を含むことが可能である。
いくつかの実施形態において、３Ｄメモリデバイス２００の第２の半導体構造体２０４は、相互接続層２３６およびボンディング層２３２の上方にデバイス層２３８をさらに含む。デバイス層２３８は、複数のトランジスタ２４０をそれぞれ含む複数のロジックプロセス互換型デバイスを含むことが可能である。すなわち、いくつかの実施形態によれば、相互接続層２３６は、垂直方向にデバイス層２３８の中のロジックプロセス互換型デバイスとボンディング層２３２との間にある。いくつかの実施形態において、ロジックプロセス互換型デバイスは、フラッシュメモリコントローラーおよび／または３Ｄ ＮＡＮＤメモリストリング２１６のアレイの周辺回路を含む。周辺回路、すなわち、３Ｄ ＮＡＮＤメモリの動作を促進させるために使用される任意の適切なデジタル、アナログ、および／または混合信号制御およびセンシング回路は、それに限定されないが、ページバッファー、デコーダー（たとえば、行デコーダーおよび列デコーダー）、センスアンプ、ドライバー（たとえば、ワードラインドライバー）、チャージポンプ、電流または電圧リファレンスを含むことが可能である。トランジスタ２４０は、半導体層２４２の「上に」形成され得、トランジスタ２４０の全体または一部は、半導体層２４２の中に（たとえば、半導体層２４２の上部表面の上方に）および／または半導体層２４２の直ぐ上に形成されている。アイソレーション領域（たとえば、シャロートレンチアイソレーション（ＳＴＩ））およびドープ領域（たとえば、トランジスタ２４０のソース領域およびドレイン領域）が、同様に半導体層２４２の上に形成され得る。いくつかの実施形態によれば、トランジスタ２４０は、先進的なロジックプロセス（たとえば、９０ｎｍ、６５ｎｍ、５５ｎｍ、４５ｎｍ、３２ｎｍ、２８ｎｍ、２０ｎｍ、１６ｎｍ、１４ｎｍ、１０ｎｍ、７ｎｍ、５ｎｍ、３ｎｍ、２ｎｍなどのテクノロジーノード）を備えた高速ロジックトランジスタである。
いくつかの実施形態において、第２の半導体構造体２０４は、デバイス層２３８の上方に配設されている半導体層２４２をさらに含む。半導体層２４２は、薄くされた基板であることが可能であり、ロジックプロセス互換型デバイスのトランジスタ２４０が、その上に形成されている。いくつかの実施形態において、半導体層２４２は、単結晶シリコンを含む。いくつかの実施形態において、半導体層２４２は、ポリシリコン、アモルファスシリコン、ＳｉＧｅ、ＧａＡｓ、Ｇｅ、または任意の他の適切な材料を含むことが可能である。また、半導体層２４２は、アイソレーション領域およびドープ領域（たとえば、トランジスタ２４０のソース／ドレインとして機能する）を含むことが可能である。アイソレーション領域（図示せず）は、半導体層２４２の厚さ全体または厚さの一部を横切って延在し、ドープ領域を電気的に隔離することが可能である。
図２Ａに示されているように、３Ｄメモリデバイス２００の第２の半導体構造体２０４は、半導体層２４２の上方にパッドアウト相互接続層２４８をさらに含むことが可能である。パッドアウト相互接続層２４８は、１つまたは複数のＩＬＤ層の中に、相互接続部、たとえば、接触パッド２５４を含むことが可能である。パッドアウト相互接続層２４８および相互接続層２３６は、半導体層２４２の反対側に形成され得る。いくつかの実施形態において、パッドアウト相互接続層２４８の中の相互接続部は、たとえば、パッドアウト目的のために、３Ｄメモリデバイス２００と外側回路との間で電気信号を転送することが可能である。パッドアウト相互接続層２４８の中の相互接続部（たとえば、接触パッド２５４）は、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、または、それらの任意の組合せを含む、導電性材料を含むことが可能である。パッドアウト相互接続層２４８の中のＩＬＤ層は、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低ｋ誘電体、または、それらの任意の組合せを含む、誘電材料を含むことが可能である。
いくつかの実施形態において、第２の半導体構造体２０４は、パッドアウト相互接続層２４８の上方に不動態化層２５６をさらに含む。不動態化層２５６は、窒化ケイ素を含むことが可能である。いくつかの実施形態において、不動態化層２５６は、水素に富む窒化ケイ素を含み、それは、水素供給源として作用することが可能であり、水素は、必要に応じて水素供給源からデバイス層２３８の中へ拡散することが可能である。水素に富む窒化ケイ素は、水素化窒化ケイ素（ＳｉＮｘ：Ｈ）を含むことが可能である。いくつかの実施形態において、水素に富む窒化ケイ素の中の水素濃度は、１０２１ａｔｏｍ／ｃｍ３よりも大きい（たとえば、１０２１ａｔｏｍ／ｃｍ３から１０２３ａｔｏｍ／ｃｍ３の間など）。いくつかの実施形態において、水素に富む窒化ケイ素の中の水素濃度は、１０２２ａｔｏｍ／ｃｍ３よりも大きい（たとえば、１０２２ａｔｏｍ／ｃｍ３から１０２３ａｔｏｍ／ｃｍ３の間など）。いくつかの実施形態において、不動態化層２５６は、窒化ケイ素の層および酸化ケイ素の層を有する複合層である。図２Ａに示されているように、開口部が、不動態化層２５６を通して形成され、パッドアウト相互接続層２４８の中の接触パッド２５４を露出させることが可能である。
上記に説明されているように、水素は、ダングリングボンドを破壊するために、（たとえば、イオンインプランテーションおよび／または拡散によって）デバイス層２３８の中のロジックプロセス互換型デバイスのトランジスタ２４０に補充されることを必要とする。他方では、パッドアウト相互接続層２４８の形成は、アニールプロセスを必要とし、アニールプロセスは、水素のガス放出を加速させ、それによって、デバイス層２３８の中の水素を低減させることが可能である。水素ガス放出の問題を解決するために、いくつかの既存の３Ｄメモリデバイスとは異なり、３Ｄメモリデバイス２００の第２の半導体構造体２０４は、水素ブロッキング層２４６をさらに含み、水素ブロッキング層２４６は、図２Ａに図示されているように、垂直方向に半導体層２４２とパッドアウト相互接続層２４８との間に配設されている。いくつかの実施形態によれば、水素ブロッキング層２４６は、水素のガス放出を阻止するように構成されている。たとえば、水素ブロッキング層２４６は、３Ｄメモリデバイス２００の製作の間に、ロジックプロセス互換型デバイス（たとえば、デバイス層２３８の中のトランジスタ２４０）からパッドアウト相互接続層２４８の中へのまたはそれを越える水素のガス放出を阻止するように構成され得る。いくつかの実施形態において、水素ブロッキング層２４６は、横方向に延在し、半導体層２４２を被覆し、デバイス層２３８からパッドアウト相互接続層２４８に向けて上向きの水素のガス放出を防止する。すなわち、水素ブロッキング層２４６は、デバイス層２３８の上方で、デバイス層２３８の中のロジックプロセス互換型デバイスをカプセル化することが可能である。
水素ブロッキング層２４６は、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、または酸化タンタル（Ｔａ２Ｏ５）層を含む、高ｋ誘電材料を含むことが可能である。いくつかの実施形態において、水素ブロッキング層２４６は、酸化アルミニウムを含む。たとえば、水素ブロッキング層２４６は、酸化アルミニウム層であることが可能である。いくつかの実施形態において、水素ブロッキング層２４６は、他の材料の１つまたは複数の副層とともに、複数の高ｋ誘電体副層または１つの高ｋ誘電体副層を有する複合層であることが可能であるということが理解される。水素ブロッキング層２４６の厚さは、水素のガス放出を阻止するのに十分に厚くなっていることが可能である。いくつかの実施形態において、水素ブロッキング層２４６の厚さは、約１ｎｍから約１００ｎｍの間にあり、たとえば、１ｎｍから１００ｎｍの間にある（たとえば、１ｎｍ、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、６ｎｍ、７ｎｍ、８ｎｍ、９ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、４０ｎｍ、４５ｎｍ、５０ｎｍ、５５ｎｍ、６０ｎｍ、６５ｎｍ、７０ｎｍ、７５ｎｍ、８０ｎｍ、８５ｎｍ、９０ｎｍ、９５ｎｍ、１００ｎｍ、これらの値のいずれかによって下側端部によって境界を定められた任意の範囲、または、これらの値のうちの任意の２つによって画定される任意の範囲にある）。
いくつかの実施形態において、第２の半導体構造体２０４は、１つまたは複数のコンタクト２５０をさらに含み、１つまたは複数のコンタクト２５０は、水素ブロッキング層２４６および半導体層２４２を通って垂直方向に延在し、パッドアウト相互接続層２４８ならびに相互接続層２３６および２２６を電気的に接続する。デバイス層２３８（および、その中のロジックプロセス互換型デバイス、たとえば、周辺回路など）は、相互接続層２３６および２２６ならびにボンディングコンタクト２３４および２３０を通して、３Ｄ ＮＡＮＤメモリストリング２１６のアレイに電気的に接続され得る。そのうえ、デバイス層２３８および３Ｄ ＮＡＮＤメモリストリング２１６のアレイは、コンタクト２５０およびパッドアウト相互接続層２４８を通して外側回路に電気的に接続され得る。いくつかの実施形態において、水素ブロッキングスペーサ２５１が、それぞれのコンタクト２５０と水素ブロッキング層２４６との間に形成され、コンタクト２５０を取り囲むエリアを通る水素ガス放出を防止する。たとえば、水素ブロッキングスペーサ２５１は、コンタクト２５０を取り囲むことが可能である。いくつかの実施形態によれば、水素ブロッキングスペーサ２５１は、水素ブロッキング層２４６と同じ材料（たとえば、酸化アルミニウムなど）を含む。結果として、デバイス層２３８上部からのカプセル化は、水素ブロッキングスペーサ２５１によってさらに強化され得る。
図２Ｂは、いくつかの実施形態による、２つの水素ブロッキング層を有する例示的な３Ｄメモリデバイス２０１の概略平面図を図示している。３Ｄメモリデバイス２０１は、ボンディング界面２０６と第２の半導体構造体２０４の相互接続層２３６との間に別の水素ブロッキング層２５８を含むことを除いて、３Ｄメモリデバイス２００と実質的に同様である。第２の半導体構造体２０４の中のデバイス層２３８の上方および下方に２つの水素ブロッキング層２４６および２５８を含むことによって、水素のガス放出は、両方の垂直方向（すなわち、上向きおよび下向き）に阻止され得る。３Ｄメモリデバイス２００および２０１の両方の中の同様の構造体の詳細（たとえば、材料、製作プロセス、機能など）は、繰り返されていない。
図２Ｂに図示されているように、３Ｄメモリデバイス２０１は、基板２０８と、基板２０８の上方のメモリスタック２１０と、メモリスタック２１０を通って垂直方向に延在する３Ｄ ＮＡＮＤメモリストリング２１６のアレイと、３Ｄ ＮＡＮＤメモリストリング２１６のアレイの上方の相互接続層２２６と、相互接続層２２６の上方のボンディング層２２８とを含むことが可能である。また、３Ｄメモリデバイス２０１は、ボンディング層２３２を含むことが可能であり、ボンディング層２３２は、ボンディング層２２８のボンディング界面２０６の反対側において、ボンディングコンタクト２６０を含む。３Ｄメモリデバイス２０１は、ボンディング層２３２およびボンディング界面２０６の上方に水素ブロッキング層２５８をさらに含み、水素ブロッキング層２５８の上方に相互接続層２３６をさらに含むことが可能である。３Ｄメモリデバイス２０１は、相互接続層２３６の上方にデバイス層２３８の中のロジックプロセス互換型デバイスをさらに含み、また、デバイス層２３８の上方に、デバイス層２３８の中のロジックプロセス互換型デバイスと接触して、半導体層２４２をさらに含むことが可能である。３Ｄメモリデバイス２００と同様に、３Ｄメモリデバイス２０１は、また、半導体層２４２の上方に水素ブロッキング層２４６を含み、水素ブロッキング層２４６は、３Ｄメモリデバイス２０１の製作の間に、デバイス層２３８から水素ブロッキング層２４６の上方のパッドアウト相互接続層２４８の中へのまたはそれを越える水素ガス放出を阻止するためのものである。
図１Ａに示されているような単一の水素ブロッキング層２４６を有する３Ｄメモリデバイス２００とは異なり、いくつかの実施形態によれば、３Ｄメモリデバイス２０１は、垂直方向にボンディング層２３２とデバイス層２３８の中のロジックプロセス互換型デバイスとの間に追加的な水素ブロッキング層２５８をさらに含む。いくつかの実施形態によれば、水素ブロッキング層２５８は、水素のガス放出を阻止するように構成されている。たとえば、水素ブロッキング層２５８は、３Ｄメモリデバイス２０１の製作の間に、ロジックプロセス互換型デバイス（たとえば、デバイス層２３８の中のトランジスタ２４０）からボンディング層２３２の中へのまたはそれを越える水素のガス放出を阻止するように構成され得る。いくつかの実施形態において、水素ブロッキング層２５８は、横方向に延在し、相互接続層２３６を被覆し、デバイス層２３８からボンディング層２３２に向けて下向きの水素のガス放出を防止する。すなわち、水素ブロッキング層２５８は、デバイス層２３８の下方で、デバイス層２３８の中のロジックプロセス互換型デバイスをカプセル化することが可能である。結果として、水素ブロッキング層２４６および２５８は、横方向に延在し、垂直方向に、すなわち、それぞれ、デバイス層２３８の上方および下方で、デバイス層２３８の中のロジックプロセス互換型デバイスをカプセル化する。
水素ブロッキング層２５８は、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、または酸化タンタル（Ｔａ２Ｏ５）層を含む、高ｋ誘電材料を含むことが可能である。いくつかの実施形態において、水素ブロッキング層２５８は、酸化アルミニウムを含む。たとえば、水素ブロッキング層２５８は、酸化アルミニウム層であることが可能である。いくつかの実施形態において、水素ブロッキング層２５８は、他の材料の１つまたは複数の副層とともに、複数の高ｋ誘電体副層または１つの高ｋ誘電体副層を有する複合層であることが可能であるということが理解される。水素ブロッキング層２５８の厚さは、水素のガス放出を阻止するのに十分に厚くなっていることが可能である。いくつかの実施形態において、水素ブロッキング層２５８の厚さは、約１ｎｍから約１００ｎｍの間にあり、たとえば、１ｎｍから１００ｎｍの間にある（たとえば、１ｎｍ、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、６ｎｍ、７ｎｍ、８ｎｍ、９ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、４０ｎｍ、４５ｎｍ、５０ｎｍ、５５ｎｍ、６０ｎｍ、６５ｎｍ、７０ｎｍ、７５ｎｍ、８０ｎｍ、８５ｎｍ、９０ｎｍ、９５ｎｍ、１００ｎｍ、これらの値のいずれかによって下側端部によって境界を定められた任意の範囲、または、これらの値のうちの任意の２つによって画定される任意の範囲にある）。いくつかの実施形態において、水素ブロッキング層２４６および２５８は、同じ厚さおよび／または同じ材料を有している。いくつかの実施形態において、水素ブロッキング層２４６および２５８は、異なる厚さおよび／または異なる材料を有することが可能であるということが理解される。
いくつかの実施形態において、ボンディング層２３２の中のボンディングコンタクト２６０は、水素ブロッキング層２５８を通って垂直方向に延在し、ボンディング界面２０６を横切って、相互接続層２３６の中の相互接続部およびボンディング層２２８の中のボンディングコンタクト２３０を電気的に接続している。図２Ｂには示されていないが、いくつかの実施形態において、水素ブロッキングスペーサが、それぞれのボンディングコンタクト２６０と水素ブロッキング層２５８との間に形成され、ボンディングコンタクト２６０を取り囲むエリアを通る水素ガス放出を防止するということが理解される。たとえば、水素ブロッキングスペーサは、ボンディングコンタクト２６０を取り囲むことが可能である。いくつかの実施形態によれば、水素ブロッキングスペーサは、水素ブロッキング層２５８と同じ材料（たとえば、酸化アルミニウムなど）を含む。
図３Ａおよび図３Ｂは、いくつかの実施形態による、ロジックプロセス互換型デバイスを有する例示的な半導体構造体を形成するための製作プロセスを図示している。図４Ａおよび図４Ｂは、いくつかの実施形態による、メモリデバイスを有する例示的な半導体構造体を形成するための製作プロセスを図示している。図５Ａ～図５Ｄは、いくつかの実施形態による、水素ブロッキング層を有する例示的な３Ｄメモリデバイスを形成するための製作プロセスを図示している。図６は、いくつかの実施形態による、水素ブロッキング層を有する３Ｄメモリデバイスを形成するための例示的な方法６００のフローチャートである。図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ～図５Ｄ、および図６に示されているメモリデバイスの例は、図２Ａに示されている３Ｄメモリデバイス２００を含む。図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ～図５Ｄ、および図６は、一緒に説明されることとなる。方法６００に示されている動作は、網羅的でないということ、ならびに、他の動作は、図示されている動作のいずれかの前に、後に、またはそれらの間に同様に実施され得るということが理解される。さらに、動作のうちのいくつかは、同時に、または、図６に示されているものとは異なる順序で実施され得る。
図６を参照すると、方法６００は、動作６０２において開始し、動作６０２では、垂直方向にそれぞれ延在するＮＡＮＤメモリストリングのアレイが、第１の基板の上方に形成される。第１の基板は、シリコン基板であることが可能である。いくつかの実施形態において、ＮＡＮＤメモリストリングのアレイがそれを通って垂直方向に延在するメモリスタックが、第１の基板の上方に形成される。
図４Ａに図示されているように、交互配置された犠牲層（図示せず）および誘電体層４０８が、シリコン基板４０２の上方に形成されている。交互配置された犠牲層および誘電体層４０８は、誘電体スタック（図示せず）を形成することが可能である。いくつかの実施形態において、それぞれの犠牲層は、窒化ケイ素の層を含み、それぞれの誘電体層４０８は、酸化ケイ素の層を含む。交互配置された犠牲層および誘電体層４０８は、１つまたは複数の薄膜堆積プロセスによって形成され得、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、または、それらの任意の組合せを含む。いくつかの実施形態において、メモリスタック４０４は、ゲート交換プロセスによって形成され得、たとえば、誘電体層４０８に対して選択的な犠牲層のウェット／ドライエッチングを使用して、犠牲層を導電性層４０６と交換し、結果として生じる凹部を導電性層４０６で充填する。結果として、メモリスタック４０４は、交互配置された導電性層４０６および誘電体層４０８を含むことが可能である。いくつかの実施形態において、それぞれの導電性層４０６は、金属層（たとえば、タングステンの層など）を含む。他の実施形態では、メモリスタック４０４は、ゲート交換プロセスなしで、導体層（たとえば、ドープされたポリシリコン層）および誘電体層（たとえば、酸化ケイ素層）を交互に堆積させることによって形成され得るということが理解される。いくつかの実施形態において、酸化ケイ素を含むパッド酸化物層が、メモリスタック４０４とシリコン基板４０２との間に形成されている。
図４Ｂに図示されているように、３Ｄ ＮＡＮＤメモリストリング４１０は、シリコン基板４０２の上方に形成されており、そのそれぞれは、メモリスタック４０４の交互配置された導電性層４０６および誘電体層４０８を通って、垂直方向に延在している。いくつかの実施形態において、３Ｄ ＮＡＮＤメモリストリング４１０を形成するための製作プロセスは、ドライエッチングおよび／またはウェットエッチング（たとえば、ディープ反応性イオンエッチング（ＤＲＩＥ）など）を使用して、メモリスタック４０４を通してシリコン基板４０２の中へチャネル孔部を形成することを含み、シリコン基板４０２からチャネル孔部の下側部分の中にプラグ４１２をエピタキシャル成長させることがそれに続く。いくつかの実施形態において、３Ｄ ＮＡＮＤメモリストリング４１０を形成させるための製作プロセスは、また、その後に、薄膜堆積プロセス（たとえば、ＡＬＤ、ＣＶＤ、ＰＶＤ、または、それらの任意の組合せなど）を使用して、メモリフィルム４１４（たとえば、トンネリング層、ストレージ層、およびブロッキング層）および半導体層４１６などのような、複数の層によってチャネル孔部を充填することを含む。いくつかの実施形態において、３Ｄ ＮＡＮＤメモリストリング４１０を形成するための製作プロセスは、３Ｄ ＮＡＮＤメモリストリング４１０の上側端部において凹部をエッチングすることによって、その後に、薄膜堆積プロセス（たとえば、ＡＬＤ、ＣＶＤ、ＰＶＤ、または、それらの任意の組合せなど）を使用して、半導体材料によって凹部を充填することによって、チャネル孔部の上側部分の中に別のプラグ４１８を形成することをさらに含む。
方法６００は、図６に図示されているように、動作６０４に進み、動作６０４では、第１の相互接続層が、第１の基板の上方のＮＡＮＤメモリストリングのアレイの上方に形成される。第１の相互接続層は、１つまたは複数のＩＬＤ層の中に第１の複数の相互接続部を含むことが可能である。図４Ｂに図示されているように、相互接続層４２０は、３Ｄ ＮＡＮＤメモリストリング４１０の上方に形成され得る。相互接続層４２０は、複数のＩＬＤ層の中にＭＥＯＬおよび／またはＢＥＯＬの相互接続部を含み、３Ｄ ＮＡＮＤメモリストリング４１０と電気的接続を行うことが可能である。いくつかの実施形態において、相互接続層４２０は、複数のＩＬＤ層と、複数のプロセスにおいて形成されたその中の相互接続部とを含む。たとえば、相互接続層４２０の中の相互接続部は、１つまたは複数の薄膜堆積プロセスによって堆積された導電性材料を含むことが可能であり、１つまたは複数の薄膜堆積プロセスは、それに限定されないがＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電解めっき、または、それらの任意の組合せを含む。相互接続部を形成するための製作プロセスは、また、フォトリソグラフィー、ＣＭＰ、ウェット／ドライエッチング、または任意の他の適切なプロセスを含むことが可能である。ＩＬＤ層は、１つまたは複数の薄膜堆積プロセスによって堆積された誘電材料を含むことが可能であり、薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。図４Ｂに図示されているＩＬＤ層および相互接続部は、集合的に相互接続層４２０と称され得る。
方法６００は、図６に図示されているように、動作６０６に進み、動作６０６では、第１のボンディング層が、第１の相互接続層の上方に形成される。第１のボンディング層は、複数の第１のボンディングコンタクトを含むことが可能である。図４Ｂに図示されているように、ボンディング層４２２は、相互接続層４２０の上方に形成されている。ボンディング層４２２は、誘電体によって取り囲まれている複数のボンディングコンタクト４２４を含むことが可能である。いくつかの実施形態において、誘電体層は、１つまたは複数の薄膜堆積プロセスによって、相互接続層４２０の上部表面の上に堆積されており、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。次いで、ボンディングコンタクト４２４が、パターニングプロセス（たとえば、誘電体層の中の誘電材料のフォトリソグラフィーおよびドライ／ウェットエッチング）を使用して、誘電体層を通る接触孔部を最初にパターニングすることによって、誘電体層を通して、相互接続層４２０の中の相互接続部と接触して形成され得る。接触孔部は、導体（たとえば、銅）によって充填され得る。いくつかの実施形態において、接触孔部を充填することは、導体を堆積させる前に、バリア層、接着層、および／またはシード層を堆積させることを含む。
方法６００は、図６に図示されているように、動作６０８に進み、動作６０８では、複数のロジックプロセス互換型デバイスが、第２の基板の上に形成される。第２の基板は、シリコン基板であることが可能である。ロジックプロセス互換型デバイスは、フラッシュメモリコントローラーおよび／またはＮＡＮＤメモリストリングのアレイの周辺回路を含むことが可能である。
図３Ａに図示されているように、複数のトランジスタ３０４が、シリコン基板３０２の上に形成される。トランジスタ３０４は、それに限定されないが、フォトリソグラフィー、ドライ／ウェットエッチング、薄膜堆積、熱膨張、インプランテーション、ＣＭＰ、および任意の他の適切なプロセスを含む、複数のプロセスによって形成され得る。いくつかの実施形態において、ドープ領域は、イオンインプランテーションおよび／または熱拡散によってシリコン基板３０２の中に形成され、それは、たとえば、トランジスタ３０４のソース領域および／またはドレイン領域として機能する。いくつかの実施形態において、アイソレーション領域（たとえば、ＳＴＩ）は、また、ウェット／ドライエッチングおよび薄膜堆積によって、シリコン基板３０２の中に形成されている。複数のロジックプロセス互換型デバイス（それぞれがトランジスタ３０４を含む）を含むデバイス層３０６が、それによって形成される。たとえば、トランジスタ３０４は、デバイス層３０６の異なる領域の中にパターニングおよび作製され、フラッシュメモリコントローラーおよび／または周辺回路を形成することが可能である。
方法６００は、図６に図示されているように、動作６１０に進み、動作６１０では、第２の相互接続層が、ロジックプロセス互換型デバイスの上方に形成される。第２の相互接続層は、１つまたは複数のＩＬＤ層の中に第２の複数の相互接続部を含むことが可能である。図３Ｂに図示されているように、相互接続層３０８は、ロジックプロセス互換型デバイスを有するデバイス層３０６の上方に形成されている。相互接続層３０８は、複数のＩＬＤ層の中にＭＥＯＬおよび／またはＢＥＯＬの相互接続部を含み、デバイス層３０６の中のロジックプロセス互換型デバイスと電気的接続を行うことが可能である。いくつかの実施形態において、相互接続層３０８は、複数のＩＬＤ層と、複数のプロセスにおいて形成されたその中の相互接続部とを含む。たとえば、相互接続層３０８の中の相互接続部は、１つまたは複数の薄膜堆積プロセスによって堆積された導電性材料を含むことが可能であり、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電解めっき、または、それらの任意の組合せを含む。相互接続部を形成するための製作プロセスは、また、フォトリソグラフィー、ＣＭＰ、ウェット／ドライエッチング、または任意の他の適切なプロセスを含むことが可能である。ＩＬＤ層は、１つまたは複数の薄膜堆積プロセスによって堆積された誘電材料を含むことが可能であり、薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。図３Ｂに図示されているＩＬＤ層および相互接続部は、集合的に相互接続層３０８と称され得る。
方法６００は、図６に図示されているように、動作６１２に進み、動作６１２では、第２のボンディング層が、第２の相互接続層の上方に形成される。第２のボンディング層は、複数の第２のボンディングコンタクトを含むことが可能である。図３Ｂに図示されているように、ボンディング層３１０は、相互接続層３０８の上方に形成されている。ボンディング層３１０は、誘電体によって取り囲まれている複数のボンディングコンタクト３１２を含むことが可能である。いくつかの実施形態において、誘電体層は、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む、１つまたは複数の薄膜堆積プロセスによって、相互接続層３０８の上部表面の上に堆積される。次いで、パターニングプロセス（たとえば、誘電体層の中の誘電材料のフォトリソグラフィーおよびドライ／ウェットエッチング）を使用して、誘電体層を通る接触孔部を最初にパターニングすることによって、ボンディングコンタクト３１２が、誘電体層を通して、相互接続層３０８の中の相互接続部と接触して形成され得る。接触孔部は、導体（たとえば、銅）によって充填され得る。いくつかの実施形態において、接触孔部を充填することは、導体を堆積させる前に、バリア層、接着層、および／またはシード層を堆積させることを含む。
いくつかの実施形態において、第２のボンディング層を形成する前に、水素ブロッキング層が、第２の相互接続層の上方に、および、第２の基板の上のロジックプロセス互換型デバイスの上方に形成され得るということが理解される。図３Ｂには示されていないが、水素ブロッキング層は、１つまたは複数の薄膜堆積プロセスを使用して、相互接続層３０８の上に高ｋ誘電材料（たとえば、酸化アルミニウムなど）のうちの１つまたは複数の層を堆積させることによって形成され得、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。たとえば、水素ブロッキング層は、ＡＬＤを使用して堆積され得る。次いで、ボンディング層３１０が、水素ブロッキング層の上に形成され得る。ボンディングコンタクト３１２が、フォトリソグラフィー、エッチング、および金属堆積を使用して、水素ブロッキング層を通して形成され得る。高ｋ誘電材料の層を含む水素ブロッキングスペーサが、ボンディングコンタクト３１２の堆積の前に、薄膜堆積プロセスを使用して、それぞれのボンディングコンタクト３１２を取り囲んで、すなわち、それぞれのボンディングコンタクト３１２と水素ブロッキング層との間に形成され得る。
方法６００は、図６に図示されているように、動作６１４に進み、動作６１４では、第１の基板および第２の基板が、向かい合った様式で結合される。ロジックプロセス互換型デバイスが、ボンディングの後に、ＮＡＮＤメモリストリングのアレイの上方にある。いくつかの実施形態において、第１のボンディング層および第２のボンディング層は、ハイブリッド結合されており、第１のボンディングコンタクトが、ボンディング界面において、第２のボンディングコンタクトと接触しているようになっている。
図５Ａに図示されているように、シリコン基板３０２およびその上に形成されたコンポーネント（たとえば、デバイス層３０６の中のロジックプロセス互換型デバイス）は、逆さまにひっくり返されている。下に向いているボンディング層３１０は、上に向いているボンディング層４２２と（すなわち、向かい合った様式で）結合されており、それによって、（図５Ｂに示されているように）ボンディング界面５０２を形成している。いくつかの実施形態において、処理プロセス（たとえば、プラズマ処理、ウェット処理、および／または熱処理）が、ボンディングの前にボンディング表面に適用される。ボンディングの後に、ボンディング層３１０の中のボンディングコンタクト３１２、および、ボンディング層４２２の中のボンディングコンタクト４２４が整合させられ、互いに接触しており、デバイス層３０６（たとえば、その中のロジックプロセス互換型デバイス）が、３Ｄ ＮＡＮＤメモリストリング４１０に電気的に接続され得るようになっている。ボンディング界面５０２は、図５Ｂに図示されているように、ボンディングの後に、３Ｄ ＮＡＮＤメモリストリング４１０とデバイス層３０６（たとえば、その中のロジックプロセス互換型デバイス）との間に形成され得る。
方法６００は、図６に図示されているように、動作６１６に進み、動作６１６では、第２の基板が、ロジックプロセス互換型デバイスの上方にロジックプロセス互換型デバイスと接触して半導体層を形成するために薄くされる。図５Ｂに図示されているように、結合されたチップ（たとえば、図５Ａに示されているようなシリコン基板３０２）の上部における基板は薄くされており、薄くされた上部基板が、半導体層５０４（たとえば、単結晶シリコン層）としての役割を果たすことができるようになっている。薄くされた基板の厚さは、約２００ｎｍから約５μｍの間（たとえば、２００ｎｍから５μｍの間など）、または、約１５０ｎｍから約５０μｍの間（たとえば、１５０ｎｍから５０μｍの間など）にあることが可能である。シリコン基板３０２は、それに限定されないが、ウエハ研削、ドライエッチング、ウェットエッチング、ＣＭＰ、任意の他の適切なプロセス、または、それらの任意の組合せを含む、プロセスによって薄くされ得る。
方法６００は、図６に図示されているように、動作６１８に進み、動作６１８では、水素ブロッキング層が、半導体層の上方に形成される。水素ブロッキング層は、酸化アルミニウムなどのような高ｋ誘電材料を含むことが可能である。いくつかの実施形態において、第１の水素ブロッキング層の厚さは、約１ｎｍから約１００ｎｍの間にあり、たとえば、１ｎｍから１００ｎｍなどの間にある。
図５Ｂに図示されているように、水素ブロッキング層５０６が、半導体層５０４の上方に形成される。水素ブロッキング層５０６は、１つまたは複数の薄膜堆積プロセスを使用して半導体層５０４の上に高ｋ誘電材料（たとえば、酸化アルミニウムなど）の１つまたは複数の層を堆積させることによって形成され得、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。たとえば、水素ブロッキング層５０６は、１ｎｍから１００ｎｍの間で水素ブロッキング層５０６の厚さを制御するために、ＡＬＤを使用して堆積され得る。いくつかの実施形態において、水素ブロッキング層５０６は、半導体層５０４を被覆するために堆積される。
方法６００は、図６に図示されているように、動作６２０に進み、動作６２０では、第１の水素ブロッキング層および半導体層を通って垂直方向に延在するコンタクトが形成される。いくつかの実施形態において、水素ブロッキングスペーサが、コンタクトと第１の水素ブロッキング層との間に形成される。
図５Ｃに図示されているように、誘電体層５０８（たとえば、酸化ケイ素の層など）が、１つまたは複数の薄膜堆積プロセスを使用して、水素ブロッキング層５０６の上に堆積され得、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。いくつかの実施形態によれば、コンタクト５１０は、誘電体層５０８、水素ブロッキング層５０６、および半導体層５０４を通って垂直方向に延在するように形成され、相互接続層３０８の中の相互接続部に電気的に接続されている。水素ブロッキングスペーサ５１１は、それぞれのコンタクト５１０と水素ブロッキング層５０６との間に、たとえば、それぞれのコンタクト５１０を取り囲んで形成され得る。いくつかの実施形態において、接触孔部が、最初に、ドライエッチングプロセスおよび／またはウェットエッチングプロセス（たとえば、ＤＲＩＥなど）を使用して、誘電体層５０８、水素ブロッキング層５０６、および半導体層５０４を通してエッチングされ、１つまたは複数の薄膜堆積プロセスを使用して接触孔部の側壁部の上に水素ブロッキングスペーサ５１１（たとえば、高ｋ誘電材料の層）を堆積させることがそれに続き、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。次いで、コンタクト５１０は、水素ブロッキングスペーサ５１１の上に導電性材料（たとえば、金属など）を堆積させ、１つまたは複数の薄膜堆積プロセスを使用して接触孔部を充填することによって形成され得、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。
方法６００は、図６に図示されているように、動作６２２に進み、動作６２２では、パッドアウト相互接続層が、水素ブロッキング層の上方に形成される。図５Ｄに図示されているように、パッドアウト相互接続層５０９は、水素ブロッキング層５０６の上方に形成されている。パッドアウト相互接続層５０９は、１つまたは複数のＩＬＤ層（たとえば、図５Ｃに示されている誘電体層５０８）の中に形成された相互接続部（たとえば、パッドコンタクト５１２など）を含むことが可能である。パッドアウト相互接続層５０９の中のパッドコンタクト５１２は、コンタクト５１０を通して相互接続層３０８の中の相互接続部に電気的に接続され得る。パッドコンタクト５１２は、それに限定されないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ドープトシリコン、シリサイド、または、それらの任意の組合せを含む、導電性材料を含むことが可能である。ＩＬＤ層は、それに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低ｋ誘電体、または、それらの任意の組合せを含む、誘電材料を含むことが可能である。
パッドアウト相互接続層を形成するための製作プロセスの一部として、アニールプロセスが実施される。しかし、アニーリングは、水素ガス放出を引き起こす可能性があり、水素ガス放出は、３Ｄメモリデバイスから水素を放出し、それによって、３Ｄメモリデバイスの性能に影響を与える。図７は、いくつかの実施形態による、３Ｄメモリデバイスの製作の間の水素ブロッキング層による水素のガス放出を阻止するための例示的な方法７００のフローチャートである。方法７００に示されている動作は、網羅的でないということ、ならびに、他の動作は、図示されている動作のいずれかの前に、後に、またはそれらの間に同様に実施され得るということが理解される。さらに、動作のうちのいくつかは、同時に、または、図７に示されているものとは異なる順序で実施され得る。
図７を参照すると、方法７００は、動作７０２において開始し、動作７０２では、水素が、パッドアウト相互接続層の中へ注入される。図５Ｄに図示されているように、パッドアウト相互接続層５０９の形成の後に、イオンインプランテーションプロセスが、パッドアウト相互接続層５０９の中へ水素イオンを注入するために実施され得る。
方法７００は、図７に図示されているように、動作７０４に進み、動作７０４では、不動態化層が、パッドアウト相互接続層の上方に形成される。不動態化層は、水素に富む窒化ケイ素を含むことが可能である。図５Ｄに図示されているように、水素イオンインプランテーションの後に、不動態化層５１４が、パッドアウト相互接続層５０９の上に形成され得る。いくつかの実施形態において、不動態化層５１４は、１つまたは複数の薄膜堆積プロセスを使用してパッドアウト相互接続層５０９の上に１つまたは複数の誘電体層（たとえば、酸化ケイ素層および水素に富む窒化ケイ素層など）を堆積させることによって形成され、１つまたは複数の薄膜堆積プロセスは、それに限定されないが、ＣＶＤ、ＰＶＤ、ＡＬＤ、または、それらの任意の組合せを含む。いくつかの実施形態において、パッド接触開口部が、不動態化層５１４を通してエッチングされ、ドライエッチングプロセスおよび／またはウェットエッチングプロセスを使用して、下にあるパッドコンタクト５１２を露出させる。
動作７０２および７０４が、デバイス層３０６の中のダングリングボンドを破壊するために、３Ｄメモリデバイスの中へ外因性水素を供給するように実装され得る。いくつかのケースでは、たとえば、前の製作プロセスから３Ｄメモリデバイスの中に存在する内因性水素が、十分である可能性があるということが理解される。結果として、動作７０２および７０４のうちの一方または両方が、スキップまたは修正され得る。１つの例において、動作７０２の中の水素イオンインプランテーションがスキップされ得る。別の例において、動作７０４において形成された不動態化層は、水素に富む窒化ケイ素の代わりに通常の窒化ケイ素を含むことが可能である。
方法７００は、図７に図示されているように、動作７０６に進み、動作７０６では、パッドアウト相互接続層がアニーリングされ、ロジックプロセス互換型デバイスの中へ水素を拡散する。図５Ｄに図示されているように、アニーリングプロセス（たとえば、高速熱アニール（ＲＴＡ）など）が、パッドアウト相互接続層５０９に対して実施され、ロジックプロセス互換型デバイスを有するデバイス層３０６の中へ水素（動作７０２および７０４からの内因性水素および／または外因性水素）を拡散することが可能である。
方法７００は、図７に図示されているように、動作７０８に進み、動作７０８では、ロジックプロセス互換型デバイスからの水素のガス放出が、水素ブロッキング層によって阻止される。図５Ｄに図示されているように、たとえば、アニーリングプロセスによってトリガーまたは増強される、ロジックプロセス互換型デバイスを有するデバイス層３０６からの水素（動作７０２および７０４からの内因性水素および／または外因性水素）のガス放出は、水素ブロッキング層５０６（および、存在する場合には、水素ブロッキングスペーサ５１１）によって阻止され得る。いくつかの実施形態において、デバイス層３０６とボンディング層３１０との間の別の水素ブロッキング層（図示せず）が、たとえば、ボンディング界面５０２に向けての水素のガス放出をさらに阻止することが可能であるということが理解される。
本開示の１つの態様によれば、３Ｄメモリデバイスは、基板と、基板の上方の交互配置された導電性層および誘電体層を含むメモリスタックと、メモリスタックを通って垂直方向にそれぞれ延在するＮＡＮＤメモリストリングのアレイと、ＮＡＮＤメモリストリングのアレイの上方の複数のロジックプロセス互換型デバイスと、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触している半導体層と、半導体層の上方のパッドアウト相互接続層と、垂直方向に半導体層とパッドアウト相互接続層との間の水素ブロッキング層とを含む。水素ブロッキング層は、水素のガス放出を阻止するように構成されている。
いくつかの実施形態において、水素ブロッキング層は、高ｋ誘電材料を含む。いくつかの実施形態において、高ｋ誘電材料は、酸化アルミニウムを含む。
いくつかの実施形態において、水素ブロッキング層の厚さは、約１ｎｍから約１００ｎｍの間にある。
いくつかの実施形態において、水素ブロッキング層は、横方向に延在し、半導体層を被覆している。
いくつかの実施形態において、水素ブロッキング層は、３Ｄメモリデバイスの製作の間に、ロジックプロセス互換型デバイスからパッドアウト相互接続層の中へのまたはパッドアウト相互接続層を越える水素のガス放出を阻止するように構成されている。
いくつかの実施形態において、３Ｄメモリデバイスは、ＮＡＮＤメモリストリングのアレイの上方の第１のボンディング層であって、第１のボンディング層は、複数の第１のボンディングコンタクトを含む、第１のボンディング層と、ロジックプロセス互換型デバイスの下方のおよび第１のボンディング層の上方の第２のボンディング層であって、第２のボンディング層は、複数の第２のボンディングコンタクトを含む、第２のボンディング層と、垂直方向に第１のボンディング層と第２のボンディング層との間のボンディング界面とをさらに含む。第１のボンディングコンタクトは、ボンディング界面において、第２のボンディングコンタクトと接触していることが可能である。
いくつかの実施形態において、３Ｄメモリデバイスは、垂直方向にＮＡＮＤメモリストリングのアレイと第１のボンディング層との間の第１の相互接続層と、垂直方向に第２のボンディング層とロジックプロセス互換型デバイスとの間の第２の相互接続層とをさらに含む。ロジックプロセス互換型デバイスは、第１および第２の相互接続層および第１および第２のボンディングコンタクトを通して、ＮＡＮＤメモリストリングのアレイに電気的に接続され得る。
いくつかの実施形態において、３Ｄメモリデバイスは、コンタクトをさらに含み、コンタクトは、水素ブロッキング層および半導体層を通って垂直方向に延在し、パッドアウト相互接続層および第２の相互接続層を電気的に接続する。いくつかの実施形態において、３Ｄメモリデバイスは、コンタクトと水素ブロッキング層との間に水素ブロッキングスペーサをさらに含む。
いくつかの実施形態において、半導体層は、単結晶シリコンを含む。
いくつかの実施形態において、３Ｄメモリデバイスは、パッドアウト相互接続層の上方に不動態化層をさらに含む。いくつかの実施形態において、不動態化層は、窒化ケイ素を含む。
本開示の別の態様によれば、３Ｄメモリデバイスは、基板と、基板の上方の第１の水素ブロッキング層と、第１の水素ブロッキング層の上方の複数のロジックプロセス互換型デバイスと、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触している半導体層と、半導体層の上方の第２の水素ブロッキング層と、第２の水素ブロッキング層の上方のパッドアウト相互接続層とを含む。第１の水素ブロッキング層および第２の水素ブロッキング層は、３Ｄメモリデバイスの製作の間に、ロジックプロセス互換型デバイスからの水素のガス放出を阻止するように構成されている。
いくつかの実施形態において、第１および第２の水素ブロッキング層のそれぞれは、高ｋ誘電材料を含む。いくつかの実施形態において、高ｋ誘電材料は、酸化アルミニウムを含む。
いくつかの実施形態において、第１および第２の水素ブロッキング層のそれぞれの厚さは、約１ｎｍから約１００ｎｍの間にある。
いくつかの実施形態において、第１および第２の水素ブロッキング層は、横方向に延在し、垂直方向にロジックプロセス互換型デバイスをカプセル化している。
いくつかの実施形態において、３Ｄメモリデバイスは、基板の上方の第１のボンディング層であって、第１のボンディング層は、複数の第１のボンディングコンタクトを含む、第１のボンディング層と、ロジックプロセス互換型デバイスの下方のおよび第１のボンディング層の上方の第２のボンディング層であって、第２のボンディング層は、複数の第２のボンディングコンタクトを含む、第２のボンディング層と、垂直方向に第１のボンディング層と第２のボンディング層との間のボンディング界面であって、第１のボンディングコンタクトは、ボンディング界面において、第２のボンディングコンタクトと接触している、ボンディング界面とをさらに含む。いくつかの実施形態において、第１の水素ブロッキング層は、垂直方向に第２のボンディング層とロジックプロセス互換型デバイスとの間にある。
いくつかの実施形態において、３Ｄメモリデバイスは、コンタクトをさらに含み、コンタクトは、第２の水素ブロッキング層および半導体層を通って垂直方向に延在している。いくつかの実施形態において、３Ｄメモリデバイスは、コンタクトと第２の水素ブロッキング層との間に水素ブロッキングスペーサをさらに含む。
いくつかの実施形態において、半導体層は、単結晶シリコンを含む。
いくつかの実施形態において、３Ｄメモリデバイスは、パッドアウト相互接続層の上方に不動態化層をさらに含む。いくつかの実施形態において、不動態化層は、窒化ケイ素を含む。
本開示のさらに別の態様によれば、３Ｄメモリデバイスを形成するための方法が開示されている。第１の基板の上方に、垂直方向にそれぞれ延在するＮＡＮＤメモリストリングのアレイが形成される。複数のロジックプロセス互換型デバイスが、第２の基板の上に形成される。第１の基板および第２の基板が、向かい合った様式で結合される。ロジックプロセス互換型デバイスは、結合するステップの後にＮＡＮＤメモリストリングのアレイの上方にある。第２の基板が薄くされ、ロジックプロセス互換型デバイスの上方にあり、ロジックプロセス互換型デバイスと接触した半導体層を形成する。
いくつかの実施形態において、パッドアウト相互接続層が、第１の水素ブロッキング層の上方に形成され、パッドアウト相互接続層がアニーリングされ、ロジックプロセス互換型デバイスの中へ水素を拡散する。第１の水素ブロッキング層は、アニーリングするステップの後に、ロジックプロセス互換型デバイスからパッドアウト相互接続層の中へのまたはパッドアウト相互接続層を越える水素のガス放出を阻止することが可能である。
いくつかの実施形態において、アニーリングするステップの前に、不動態化層が、パッドアウト相互接続層の上方に形成される。不動態化層は、水素に富む窒化ケイ素を含むことが可能である。
いくつかの実施形態において、アニーリングするステップの前に、水素が、パッドアウト相互接続層の中へ注入される。
いくつかの実施形態において、パッドアウト相互接続層を形成するステップの前に、第１の水素ブロッキング層および半導体層を通って垂直方向に延在するコンタクトが、パッドアウト相互接続層に電気的に接続されるように形成される。いくつかの実施形態において、水素ブロッキングスペーサは、コンタクトと第１の水素ブロッキング層との間に形成されている。
いくつかの実施形態において、第２の水素ブロッキング層が、第２の基板の上のロジックプロセス互換型デバイスの上方に形成される。第２の水素ブロッキング層は、高ｋ誘電材料を含むことが可能であり、アニーリングするステップの後に、ロジックプロセス互換型デバイスからの水素のガス放出を阻止することが可能である。
いくつかの実施形態において、第１の相互接続層が、第１の基板の上方のＮＡＮＤメモリストリングのアレイの上方に形成され、第１のボンディング層が、複数の第１のボンディングコンタクトを含む第１の相互接続層の上方に形成され、第２の相互接続層が、第２の基板の上のロジックプロセス互換型デバイスの上方に形成され、第２のボンディング層が、第２の相互接続層の上方に形成され、複数の第２のボンディングコンタクトを含む。
いくつかの実施形態において、結合するステップは、第１のボンディング層および第２のボンディング層のハイブリッドボンディングを含み、第１のボンディングコンタクトが、ボンディング界面において第２のボンディングコンタクトと接触しているようになっている。
いくつかの実施形態において、第１の水素ブロッキング層の高ｋ誘電材料は、酸化アルミニウムを含む。
いくつかの実施形態において、第１の水素ブロッキング層の厚さは、約１ｎｍから約１００ｎｍの間にある。
したがって、特定の実施形態の先述の説明は、他の人が、当業者の範囲内の知識を適用することによって、本開示の一般的な概念から逸脱することなく、過度の実験なしに、さまざまな用途に関して、そのような特定の実施形態を容易に修正および／または適合させることができる本開示の一般的な性質を明らかにすることとなる。したがって、そのような適合および修正は、本明細書に提示されている教示および指針に基づいて、開示されている実施形態の均等物の意味および範囲の中にあることを意図している。本明細書での言い回しまたは専門用語は、説明の目的のためのものであり、限定ではなく、本明細書の専門用語または言い回しは、教示および指針に照らして当業者によって解釈されることとなるようになっているということが理解されるべきである。
本開示の実施形態は、特定の機能およびその関係の実装を図示する機能的なビルディングブロックの助けを借りて上記に説明されてきた。これらの機能的なビルディングブロックの境界は、説明の便宜上、本明細書では任意に定義されている。特定の機能およびその関係が適当に実施される限りにおいて、代替的な境界が定義され得る。
概要および要約のセクションは、本発明者によって企図される本開示の１つまたは複数の（しかし、すべてではない）例示的な実施形態を記載している可能性があり、したがって、決して本開示および添付の特許請求の範囲を限定することを意図していない。
本開示の幅および範囲は、上記に説明された例示的な実施形態のいずれによっても限定されるべきではなく、以下の特許請求の範囲およびその均等物のみにしたがって定義されるべきである。
１００ ３Ｄメモリデバイス
１０２ 第１の半導体構造体
１０４ 第２の半導体構造体
１０６ ボンディング界面
１０８ 水素ブロッキング層
１１０ 水素ブロッキング層
２００ ３Ｄメモリデバイス
２０１ ３Ｄメモリデバイス
２０２ 第１の半導体構造体
２０４ 第２の半導体構造体
２０５ 第２の半導体構造体
２０６ ボンディング界面
２０８ 基板
２１０ メモリスタック
２１２ 導電性層
２１４ 誘電体層
２１６ ３Ｄ ＮＡＮＤメモリストリング
２１８ メモリフィルム
２２０ 半導体チャネル
２２２ プラグ
２２４ プラグ
２２６ 相互接続層
２２８ ボンディング層
２３０ ボンディングコンタクト
２３２ ボンディング層
２３４ ボンディングコンタクト
２３６ 相互接続層
２３８ デバイス層
２４０ トランジスタ
２４２ 半導体層
２４６ 水素ブロッキング層
２４８ パッドアウト相互接続層
２５０ コンタクト
２５１ 水素ブロッキングスペーサ
２５４ 接触パッド
２５６ 不動態化層
２５８ 水素ブロッキング層
２６０ ボンディングコンタクト
３０２ シリコン基板
３０４ トランジスタ
３０６ デバイス層
３０８ 相互接続層
３１０ ボンディング層
３１２ ボンディングコンタクト
４０２ シリコン基板
４０４ メモリスタック
４０６ 導電性層
４０８ 誘電体層
４１０ ３Ｄ ＮＡＮＤメモリストリング
４１２ プラグ
４１４ メモリフィルム
４１６ 半導体層
４１８ プラグ
４２０ 相互接続層
４２２ ボンディング層
４２４ ボンディングコンタクト
５０２ ボンディング界面
５０４ 半導体層
５０６ 水素ブロッキング層
５０８ 誘電体層
５０９ パッドアウト相互接続層
５１０ コンタクト
５１１ 水素ブロッキングスペーサ
５１２ パッドコンタクト
５１４ 不動態化層

Claims (19)

  1. メモリデバイスであって、
    メモリアレイと、
    前記メモリアレイの上方の複数のロジックデバイスと、
    前記ロジックデバイスの上方にあり、前記ロジックデバイスと接触している半導体層と、
    前記半導体層の上方のパッドアウト相互接続層と、
    垂直方向に前記半導体層と前記パッドアウト相互接続層との間のブロッキング層と
    を含み、
    前記半導体層は、垂直方向に前記複数のロジックデバイスと前記ブロッキング層との間にあり、
    前記ブロッキング層は、高誘電率（高ｋ）誘電材料を含む、メモリデバイス。
  2. 前記ブロッキング層の厚さは、約１ｎｍから約１００ｎｍの間にある、請求項１に記載のメモリデバイス。
  3. 前記ブロッキング層は、横方向に延在し、前記半導体層を被覆している、請求項１に記載のメモリデバイス。
  4. 前記ブロッキング層は、前記メモリデバイスの製作の間に、前記ロジックデバイスから前記パッドアウト相互接続層の中への、または前記パッドアウト相互接続層を越える水素のガス放出を阻止するように構成されている、請求項１に記載のメモリデバイス。
  5. 前記メモリアレイの上方の第１のボンディング層であって、複数の第１のボンディングコンタクトを含む、第１のボンディング層と、
    前記ロジックデバイスの下方の、および前記第１のボンディング層の上方の第２のボンディング層であって、複数の第２のボンディングコンタクトを含む、第２のボンディング層と、
    垂直方向に前記第１のボンディング層と前記第２のボンディング層との間のボンディング界面であって、前記第１のボンディングコンタクトは、前記ボンディング界面において、前記第２のボンディングコンタクトと接触している、ボンディング界面と
    をさらに含む、請求項１に記載のメモリデバイス。
  6. 前記メモリデバイスは、
    垂直方向に前記メモリアレイと前記第１のボンディング層との間の第１の相互接続層と、
    垂直方向に前記第２のボンディング層と前記ロジックデバイスとの間の第２の相互接続層と
    をさらに含み、
    前記ロジックデバイスは、前記第１および第２の相互接続層および前記第１および第２のボンディングコンタクトを通して、前記メモリアレイに電気的に接続されている、請求項５に記載のメモリデバイス。
  7. 前記メモリデバイスは、コンタクトであって、前記ブロッキング層および前記半導体層を通って垂直方向に延在し、前記パッドアウト相互接続層および前記第２の相互接続層を電気的に接続するコンタクトと、
    前記コンタクトと前記ブロッキング層との間にブロッキングスペーサと、をさらに含む、請求項６に記載のメモリデバイス。
  8. 前記パッドアウト相互接続層の上方に不動態化層をさらに含む、請求項１に記載のメモリデバイス。
  9. 前記半導体層は、単結晶シリコンを含む、請求項１に記載のメモリデバイス。
  10. メモリデバイスであって、
    第１のブロッキング層と、
    前記第１のブロッキング層の上方の複数のロジックデバイスと、
    前記ロジックデバイスの上方にあり、前記ロジックデバイスに接触している半導体層と、
    前記半導体層の上方の第２のブロッキング層であって、前記半導体層は、垂直方向に前記複数のロジックデバイスと前記第２のブロッキング層との間にある、第２のブロッキング層と、
    前記第２のブロッキング層の上方のパッドアウト相互接続層と
    を含み、
    前記第２のブロッキング層は、高誘電率（高ｋ）誘電材料を含む、メモリデバイス。
  11. 前記第１のブロッキング層は、高誘電率（高ｋ）誘電材料を含む、請求項１０に記載のメモリデバイス。
  12. 前記第１および第２のブロッキング層は、横方向に延在し、垂直方向に前記ロジックデバイスをカプセル化している、請求項１０に記載のメモリデバイス。
  13. 前記第１および第２のブロッキング層のそれぞれの厚さは、約１ｎｍから約１００ｎｍの間にある、請求項１０に記載のメモリデバイス。
  14. 前記メモリデバイスは、
    複数の第１のボンディングコンタクトを含む、第１のボンディング層と、
    前記ロジックデバイスの下方の、および前記第１のボンディング層の上方の第２のボンディング層であって、複数の第２のボンディングコンタクトを含む、第２のボンディング層と、
    垂直方向に前記第１のボンディング層と前記第２のボンディング層との間のボンディング界面であって、前記第１のボンディングコンタクトは、前記ボンディング界面において、前記第２のボンディングコンタクトと接触している、ボンディング界面と
    をさらに含む、請求項１０に記載のメモリデバイス。
  15. 前記第１のブロッキング層は、垂直方向に前記第２のボンディング層と前記ロジックデバイスとの間にある、請求項１４に記載のメモリデバイス。
  16. 前記メモリデバイスは、コンタクトをさらに含み、前記コンタクトは、前記第２のブロッキング層および前記半導体層を通って垂直方向に延在している、請求項１４に記載のメモリデバイス。
  17. 前記コンタクトと前記第２のブロッキング層との間にブロッキングスペーサをさらに含む、請求項１６に記載のメモリデバイス。
  18. 前記半導体層は、単結晶シリコンを含む、請求項１０に記載のメモリデバイス。
  19. 前記パッドアウト相互接続層の上方に不動態化層をさらに含む、請求項１０に記載のメモリデバイス。
JP2022504247A 2019-10-12 2019-10-12 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法 Active JP7330357B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/110752 WO2021068229A1 (en) 2019-10-12 2019-10-12 Three-dimensional memory devices having hydrogen blocking layer and fabrication methods thereof

Publications (2)

Publication Number Publication Date
JP2022541833A JP2022541833A (ja) 2022-09-27
JP7330357B2 true JP7330357B2 (ja) 2023-08-21

Family

ID=69718479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504247A Active JP7330357B2 (ja) 2019-10-12 2019-10-12 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法

Country Status (6)

Country Link
US (3) US11152277B2 (ja)
JP (1) JP7330357B2 (ja)
KR (1) KR20220020368A (ja)
CN (2) CN112635476B (ja)
TW (1) TWI716232B (ja)
WO (1) WO2021068229A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189600B2 (en) * 2019-12-11 2021-11-30 Samsung Electronics Co., Ltd. Method of forming sacrificial self-aligned features for assisting die-to-die and die-to-wafer direct bonding
CN111937149B (zh) 2020-07-16 2021-07-09 长江存储科技有限责任公司 用于键合半导体结构及其半导体器件的方法
WO2022067587A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 三维存储器及其制备方法、电子设备
KR20220096017A (ko) * 2020-12-30 2022-07-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN112909007B (zh) * 2021-03-24 2022-05-10 长江存储科技有限责任公司 三维存储器器件及其制造方法
CN113097212A (zh) * 2021-03-30 2021-07-09 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113224071B (zh) * 2021-05-06 2024-04-19 长江先进存储产业创新中心有限责任公司 半导体器件及其制备方法
CN115803882A (zh) 2021-06-30 2023-03-14 长江存储科技有限责任公司 三维存储器装置及其形成方法
EP4201164A4 (en) 2021-06-30 2024-02-14 Yangtze Memory Tech Co Ltd THREE-DIMENSIONAL STORAGE DEVICES AND METHOD FOR FORMING SAME
WO2023272638A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN113711356A (zh) * 2021-06-30 2021-11-26 长江存储科技有限责任公司 三维存储器器件及其形成方法
CN115735423A (zh) * 2021-06-30 2023-03-03 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN116058091A (zh) * 2021-06-30 2023-05-02 长江存储科技有限责任公司 三维存储器器件及其形成方法
KR20230030344A (ko) 2021-08-25 2023-03-06 삼성전자주식회사 웨이퍼-투-웨이퍼 본딩을 이용하는 3차원 스토리지 장치
US11901350B2 (en) 2021-12-28 2024-02-13 Nanya Technology Corporation Method for fabricating semiconductor device with stacking structure
US11996390B2 (en) 2021-12-28 2024-05-28 Nanya Technology Corporation Semiconductor device with stacking structure
TWI817395B (zh) * 2021-12-28 2023-10-01 南亞科技股份有限公司 具有堆疊結構的半導體元件
CN116456713A (zh) * 2022-01-06 2023-07-18 长鑫存储技术有限公司 半导体器件的制造方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171066A1 (en) 2013-12-18 2015-06-18 Renesas Electronics Corporation Semiconductor device
US20180277497A1 (en) 2017-03-24 2018-09-27 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP2019161162A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体装置およびその製造方法
CN110291631A (zh) 2019-05-17 2019-09-27 长江存储科技有限责任公司 具有静态随机存取存储器的三维存储器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
CN101351880B (zh) * 2005-12-28 2012-05-16 富士通半导体股份有限公司 半导体器件及其制造方法
US8384190B2 (en) * 2009-03-06 2013-02-26 Texas Instruments Incorporated Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers
CN102005414B (zh) * 2009-08-28 2012-12-12 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器像素、制造方法及图像捕获设备
JP2014502783A (ja) * 2010-12-09 2014-02-03 日本テキサス・インスツルメンツ株式会社 水素障壁で封止された強誘電性キャパシタ
US10580798B2 (en) * 2016-01-15 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002787B2 (en) * 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
US10290645B2 (en) * 2017-06-30 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier layer for CMOS under array architecture and method of making thereof
US10622369B2 (en) * 2018-01-22 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
KR102309462B1 (ko) * 2018-06-28 2021-10-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 차폐층을 가진 3차원 메모리 장치 및 3차원 메모리 장치를 형성하기 위한 방법
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN110249427A (zh) * 2019-04-30 2019-09-17 长江存储科技有限责任公司 具有嵌入式动态随机存取存储器的三维存储器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171066A1 (en) 2013-12-18 2015-06-18 Renesas Electronics Corporation Semiconductor device
JP2015119038A (ja) 2013-12-18 2015-06-25 ルネサスエレクトロニクス株式会社 半導体装置
US20180277497A1 (en) 2017-03-24 2018-09-27 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP2018163970A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019161162A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体装置およびその製造方法
CN110291631A (zh) 2019-05-17 2019-09-27 长江存储科技有限责任公司 具有静态随机存取存储器的三维存储器件
WO2020232573A1 (en) 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
US20200402562A1 (en) 2019-05-17 2020-12-24 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
JP2022528897A (ja) 2019-05-17 2022-06-16 長江存儲科技有限責任公司 ３次元メモリデバイス、３次元メモリデバイスを形成するための方法および３次元メモリデバイスを動作させるための方法

Also Published As

Publication number Publication date
CN112635476B (zh) 2023-08-08
TW202115875A (zh) 2021-04-16
CN110876281B (zh) 2021-01-29
WO2021068229A1 (en) 2021-04-15
US11152277B2 (en) 2021-10-19
US20210159138A1 (en) 2021-05-27
TWI716232B (zh) 2021-01-11
US20220013426A1 (en) 2022-01-13
CN110876281A (zh) 2020-03-10
CN112635476A (zh) 2021-04-09
US11594461B2 (en) 2023-02-28
KR20220020368A (ko) 2022-02-18
US11728236B2 (en) 2023-08-15
US20210111089A1 (en) 2021-04-15
JP2022541833A (ja) 2022-09-27

Similar Documents

Publication Publication Date Title
JP7330357B2 (ja) 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法
JP7328344B2 (ja) 三次元メモリデバイス
US11749641B2 (en) Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
US11056454B2 (en) Stacked three-dimensional heterogeneous memory devices and methods for forming the same
JP7209857B2 (ja) スタックされた３次元異種メモリデバイス、および、それを形成するための方法
JP7278394B2 (ja) フラッシュメモリーコントローラーを有する結合されたメモリーデバイス、ならびに、その製作方法および動作方法
US11864367B2 (en) Bonded semiconductor devices having processor and NAND flash memory and methods for forming the same
JP7311615B2 (ja) プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
US11694993B2 (en) Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
EP3891798A1 (en) Bonded semiconductor devices having processor and nand flash memory and methods for forming the same
KR102617083B1 (ko) 정적 랜덤 액세스 메모리를 갖는 3차원 메모리 디바이스의 데이터 버퍼링 연산
KR20240011867A (ko) 정적 랜덤 액세스 메모리가 있는 3차원 메모리 디바이스
WO2020211272A1 (en) Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
KR20240064052A (ko) 정적 랜덤 액세스 메모리를 사용하는 3차원 메모리 디바이스의 캐시 프로그램 작동

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230808

R150 Certificate of patent or registration of utility model

Ref document number: 7330357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150