JP2007048887A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007048887A
JP2007048887A JP2005230906A JP2005230906A JP2007048887A JP 2007048887 A JP2007048887 A JP 2007048887A JP 2005230906 A JP2005230906 A JP 2005230906A JP 2005230906 A JP2005230906 A JP 2005230906A JP 2007048887 A JP2007048887 A JP 2007048887A
Authority
JP
Japan
Prior art keywords
layer
bump
semiconductor device
electrode pad
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005230906A
Other languages
English (en)
Inventor
Takeshi Yuzawa
健 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005230906A priority Critical patent/JP2007048887A/ja
Priority to US11/500,963 priority patent/US20070035022A1/en
Priority to CNA2006101095521A priority patent/CN1913141A/zh
Publication of JP2007048887A publication Critical patent/JP2007048887A/ja
Priority to KR1020080027074A priority patent/KR20080030011A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】平坦な面を有するバンプを形成する事ができる半導体装置の製造方法及びこの製造方法により形成されたバンプを有する半導体装置を提供する。
【解決手段】半導体装置は、半導体層１０と、前記半導体層１０の上方に設けられた電極パッド２０と、前記電極パッド２０の上方に設けられ、該電極パッド２０の上に開口３２を有する絶縁層３０と、少なくとも前記開口３２に設けられたバンプ４０と、を含み、前記バンプ４０は、前記開口３２に設けられた第１バンプ層４２と、前記第１バンプ層４２の上方および該第１バンプ層４２の側方にある前記絶縁層３０の上方に設けられた下地層４４と、前記下地層４４の上に設けられた第２バンプ層４６と、を含む。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
半導体集積回路の高集積化、半導体チップの縮小化が進むと、微細ピッチの端子接続に対応可能な実装技術が要求される。この要求に対応しやすい実装技術として、ＴＣＰ（Tape Carrier Package）等で利用されるＴＡＢ（Tape Automated Bonding）実装や、ＣＳＰ（Chip Size Package）等で利用されるフリップチップ実装があげられる。これらの実装技術では、通常、半導体チップのパッドにバンプが設けられる。バンプは、たとえば、金バンプが代表的であり、その形成は、電解メッキ法によるものが一般的である。電解メッキ法による金バンプの形成方法を以下に説明する。
図７は、従来の半導体チップにおける金バンプの断面図である。内部の集積回路に繋がる配線の一部であるパッド５０２は、電気的接続領域の表面を除いて絶縁層（パッシべーション膜）５０４によって被覆されている。
まず、アンダーバンプメタル層（バリアメタル層及び給電用金属層の積層）５０６をスパッタ法により形成する。その後、フォトリソグラフィ技術によりパッド５０２の電気的接続領域及びその周囲部を露出させたバンプ形成用のレジスト層５０８を形成する。次に、レジスト層５０８のパターンに従って電解メッキ法により金をメッキ成長させる。その後、レジスト層５０８を剥離してからメッキ成長した金をマスクとして、アンダーバンプメタル層５０６を、その層の種類に応じてウェットエッチングする。その後はアニールなどを経てバンプ５１０が形成される。
上述の形成方法に従って形成されたバンプは、図６に示すように、深い凹部（開口）を有する状態でバリアメタル層が形成される。電解メッキ法では、バリアメタル層の形状に従って金属層がメッキ成長されるため、バンプ５１０の表面には、開口の形状を反映した凹部５１２が生じることとなる。このようにバンプの表面が平坦でないことは、実装性に影響を及ぼすことがあり、平坦な面を有するバンプの形成が望まれている。
本発明の目的は、平坦な面を有するバンプを形成することができる半導体装置の製造方法およびこの製造方法により形成されたバンプを有する半導体装置を提供することにある。
（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層の上方に設けられた電極パッドと、
前記電極パッドの上方に設けられ、該電極パッドの上に開口を有する絶縁層と、
少なくとも前記開口に設けられたバンプと、を含み、
前記バンプは、
前記開口に設けられた第１バンプ層と、
前記第１バンプ層の上方および該第１バンプ層の側方にある前記絶縁層の上方に設けられた下地層と、
前記下地層の上に設けられた第２バンプ層と、を含む。
本発明にかかる半導体装置によれば、その上面が平坦な面であるバンプを有する半導体装置を提供することができる。そのため、たとえば、基板に設けられた配線パターンと、バンプの上面とを対向させて接続する場合に、配線パターンとバンプとの間には、導電性の粒子が設けられるが、この粒子の電気的接続性を向上させることができる。その結果、電気的接続が良好に図られ、信頼性の向上した半導体装置を提供することができる。
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。
本発明は、さらに、下記の態様をとることができる。
（２）本発明にかかる半導体装置において、
前記第１バンプ層の上面は、前記電極パッドの上の前記絶縁層の上面と比して低いことができる。
（３）本発明にかかる半導体装置において、
前記第１バンプ層の上面は、前記電極パッドの上の前記絶縁層の上面とほぼ同一の位置にあることができる。
（４）本発明にかかる半導体装置において、
前記半導体層に集積回路が設けられ、
前記集積回路の上方に、前記電極パッドおよび前記第２バンプ層の少なくとも一方が設けられていることができる。
（５）本発明にかかる半導体装置の製造方法は、
半導体層の上方に電極パッドを形成する工程と、
前記電極パッドの上に第１開口を有する絶縁層を形成する工程と、
前記第１開口に第１バンプ層を無電解メッキ法により形成する工程と、
前記第１バンプ層および該第１バンプ層の側方の前記絶縁層の上に下地層を形成する工程と、
少なくとも前記第１バンプ層の上方に第２開口を有するマスク層を形成する工程と、
前記第２開口に第２バンプ層を電解メッキ法により形成する工程と、
前記マスク層を除去する工程と、
前記第２バンプ層をマスクとして、前記下地層を除去する工程と、
を含む。
本発明にかかる半導体装置の製造方法によれば、その上面が平坦な面であるバンプを有する半導体装置を製造することができる。本発明にかかる半導体装置の製造方法では、まず、電極パッド上に設けられた開口に第１バンプ層が形成される。そのため、次の工程で下地層を凹凸の減少した面、すなわち、平坦性の向上した面に形成することができることとなる。これにより、平坦な面の下地層を形成でき、第２バンプ層を電解メッキ法で形成する際に、従来例で説明したような第２バンプ層の上面に凹部が生じることを抑制することができる。その結果、上面が平坦なバンプを有する半導体装置を製造することができる。
以下、本発明の実施の形態の一例について図面を参照しつつ説明する。
１．半導体装置
まず、本実施の形態にかかる半導体装置について、図１を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す断面図である。
図１に示すように、本実施の形態にかかる半導体装置は、半導体層１０を有する。半導体層１０としては、集積回路１２が形成されていることができる。集積回路１２が設けられている。集積回路１２の構成は特に限定されないが、たとえば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいることができる。また、半導体層１０は、チップ形状または、半導体ウエハ状であってもよい。
半導体層１０の上には、所定のパターンを有する電極パッド２０が設けられている。電極パッド２０は、アルミニウム又は銅等の金属で形成されていることができる。また、電極パッド２０を集積回路の上方に設けることもできる。
電極パッド２０の上方には、絶縁層３０が設けられている。絶縁層３０は、たとえば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていることができる。絶縁層３０は、電極パッド２０の全面を覆っているわけではなく、電極パッド２０の少なくとも一部の領域を露出させるための開口３２を有する。本実施の形態にかかる半導体装置では、電極パッド２０の中央領域に、正方形の開口３２を有する場合を図示するが、これに限定される訳ではない。たとえば、円形、正方形以外の四辺形のいずれの平面形状を有する開口３２であってもよい。
本実施の形態にかかる半導体装置では、電極パッド２０の上方であり、少なくとも開口３２にバンプ４０が設けられている。すなわち、電極パッド２０の露出面に上に、バンプ４０が設けられている。バンプ４０は、開口３２に設けられた第１バンプ層４２と、少なくとも第１バンプ層４２の上に設けられた下地層４４と、下地層４４の上に設けられた第２バンプ層４６とからなる。図１に示すように、第１バンプ層４２は、開口３２にのみ設けられている。そして、第１バンプ層４２は、開口３２を画定している絶縁層３０の上面とほぼ同一の高さを有する。つまり、後述する第２バンプ層が形成される領域では、第１バンプ層４２の上面と絶縁層３０の上面とが平坦な面を構成している。第１バンプ層４２としては、無電解メッキ法により形成されたニッケルを含む層などを挙げることができる。
第１バンプ層４２およびその周囲の絶縁層３０の上方には、下地層４４が設けられている。下地層４４は、バリアメタル層および第２バンプ層４６を電解めっきで形成する際の給電用導電性金属層の積層、または、双方の役割を果たすことができる材質の単層であってもよい。下地層４４としては、たとえば、チタンタングステン層、金（Ａｕ）層などを挙げることができる。
下地層４４の上には、第２バンプ層４６が設けられている。第２バンプ層４６は、平面的にみて第１バンプ層４２と比して大きいパターンを有する。第２バンプ層４６の上面は、ほぼ平坦な面である。第２バンプ層４６としては、たとえば、電解メッキ法で形成された金などを用いることができる。
本実施の形態にかかる半導体装置によれば、平坦な面の実装面（第２バンプ層４６の上面）を有する。そのため、たとえば、実装する際に、バンプ４０と、バンプ４０と電気的に接続されるリード線との間に存在する導電性粒子の電気的接続性を向上させることができるなど、実装性を向上させることができる。その結果、本発明の半導体装置によれば、実装性が向上し、信頼性の高い半導体装置を提供することができる。
２．半導体装置の製造方法
次に、図１に示す半導体装置の製造方法について、図２ないし図５を参照しつつ説明する。図２ないし図５は、本実施の形態にかかる半導体装置の製造工程を模式的に示す図である。
まず、図２に示すように、所定のパターンを有する半導体層１０を準備する。半導体層１０としては、上述したとおりであり、集積回路が形成されていることができる。また、半導体層１０は、チップ形状または半導体ウエハ形状のいずれであってもよい。ついで、半導体層１０の上方に絶縁層(図示せず)および配線層(配線層)を積層し、その上方に電極パッド２０を形成する。電極パッド２０は中間配線層を介して、半導体層１０に電気的に接続されている。電極パッド２０の上に、絶縁層３０を形成する。この絶縁層３０は、たとえば、ＣＶＤ法で形成することができる。ついで、電極パッド２０を露出させるために、公知のリソグラフィおよびエッチング技術により絶縁層３０をパターニングする。これにより、電極パッド２０の中央部に絶縁層３０の開口３２が形成される。また、絶縁層３０は、単層で形成してもよいし、複数層で形成してもよい。
次に、図３に示すように、開口３２に、第１バンプ層４２を形成する。第１バンプ層４２の形成は、無電解メッキ法により行われる。以下に、アルミニウム層で形成された電極パッド２０の上に、第１バンプ層４２として、ニッケルを含む金属層を形成する場合の例について説明する。
第１バンプ層４２の形成では、まず、ジンケート処理を行う。このジンケート処理では、電極パッド２０の表面のＡｌをＺｎに置換する。ついで、金属（例えばＮｉ）の析出を行う。半導体層１０に処理液（例えば無電解メッキ液）を接触させる。ジンケート処理がされた電極パッド２０の表面では、ＺｎとＮｉの置換反応が起こることでＮｉ層を析出させる。このとき、処理温度（メッキ液の温度）、処理時間（メッキ時間）、処理液の量、処理液のｐＨ、処理回数などは、所望の第１バンプ層４０の形状になるよう適宜調整することができる。具体的には、開口３２を埋めることができ、平坦な面の第１バンプ層４２を形成する。以上のように、開口３２に第１バンプ層４２を形成することで、後述の下地層形成面の凹凸を減少させることができる。
次に、図４に示すように、第１バンプ層４２および絶縁層３０の上に、下地層４４ａを形成する。下地層４４ａとしては、電極パッド２０と後述の第２バンプ層４６の両者の拡散防止を図るためのものである。下地層４４ａは、１層又は複数層で形成することができ、たとえば、スパッタリング法により形成することができる。下地層４４ａとしては、たとえば、チタンタングステン（ＴｉＷ）層を形成することができる。また、下地層を積層して形成する場合は、チタンタングステン（ＴｉＷ）層の上に、金（Ａｕ）層を形成することができる。ついで、下地層４４ａの上には、マスク層Ｍ１を形成する。マスク層Ｍ１としては、たとえば、レジスト層を用いることができる。マスク層Ｍ１は、第１バンプ層４２を含む領域に開口５０を有している。
次に、図５に示すように、開口５０に、第２バンプ層４６を形成する。第２バンプ層４６は、電解メッキ法により形成される。材質としては、たとえば、金（Ａｕ）を用いることができる。ついで、マスク層Ｍ１を除去し、露出している下地層４４ａを除去する。つまり、第２バンプ層４６をマスクとして、下地層４４ａを除去することとなる。下地層４４ａの除去は、その材質に適した各種除去方法により行われる。これにより、第２バンプ層４６の下に下地層４４が形成され、第１電極４２、下地層４４および第２バンプ層４６とからなるバンプ４０を形成することができる。
以上の工程により、本実施の形態にかかる半導体装置を製造することができる。本実施の形態にかかる半導体装置の製造方法によれば、その上面が平坦な面であるバンプ４０有する半導体装置を製造することができる。本発明にかかる半導体装置の製造方法では、まず電極パッド２０上に設けられた開口３２に第１バンプ層４２が形成される。そのため、下地層４４ａを凹凸の減少した面に形成することができることとなる。その結果、下地層４４ａの上に、第２バンプ層４６を電解メッキ法で形成する際に、従来例で説明したようなバンプ５１０の上面に開口段差に起因する凹部５１２が生じることを抑制することができる。
３．変形例
次に、本実施の形態にかかる半導体装置の変形例について、図６を参照しつつ説明する。図６は、本変形例にかかる半導体装置を模式的に示す断面図である。なお、本変形例では、第１バンプ層４２の上面の位置が、上述の実施の形態にかかる半導体装置と異なる例である。以下の説明では、上述の実施の形態と同様の構成および部材についての説明は、省略する。
図６に示すように、電極パッド２０の上であって、開口３２には、第１バンプ層４２が形成されている。第１バンプ層４２の上面は、開口３２の上端の位置と比して低い位置に設けられている。つまり、本実施の形態にかかる半導体装置は、第１バンプ層４２の上面と、開口３２の側面がなす凹部３４を有することとなる。凹部３４は、開口３２と比して浅いため、下地層４４を第１バンプ層４２が設けられていない場合と比して凹凸の減少した面に設けることができる。そのため、下地層４４の上に、平坦性が向上した第２バンプ層４６を設けることができる。その結果、本変形例にかかる半導体装置によれば、上述の実施の形態にかかる半導体装置と同様の利点を有し、信頼性の向上した半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施の形態にかかる半導体装置を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を示す断面図。 本実施の形態にかかる半導体装置の製造工程を示す断面図。 本実施の形態にかかる半導体装置の製造工程を示す断面図。 本実施の形態にかかる半導体装置の製造工程を示す断面図。 本変形例にかかる半導体装置の製造工程を示す断面図。 従来例にかかる半導体装置の製造工程を示す断面図。
符号の説明
１０…半導体層、１２…集積回路、 ２０…電極パッド、３０…絶縁層、 ３２、５０…開口、 ４０…バンプ、 ４２…第１バンプ層、 ４４…下地層、４６…第２バンプ層

Claims (5)

  1. 半導体層と、
    前記半導体層の上方に設けられた電極パッドと、
    前記電極パッドの上方に設けられ、該電極パッドの上に開口を有する絶縁層と、
    少なくとも前記開口に設けられたバンプと、を含み、
    前記バンプは、
    前記開口に設けられた第１バンプ層と、
    前記第１バンプ層の上方および該第１バンプ層の側方にある前記絶縁層の上方に設けられた下地層と、
    前記下地層の上に設けられた第２バンプ層と、を含む、半導体装置。
  2. 請求項１において、
    前記第１バンプ層の上面は、前記電極パッドの上の前記絶縁層の上面と比して低い、半導体装置。
  3. 請求項１において、
    前記第１バンプ層の上面は、前記電極パッドの上の前記絶縁層の上面とほぼ同一の位置にある、半導体装置。
  4. 請求項１ないし３のいずれかにおいて、
    前記半導体層に集積回路が設けられ、
    前記集積回路の上方に、前記電極パッドおよび前記第２バンプ層の少なくとも一方が設けられている、半導体装置。
  5. 半導体層の上方に電極パッドを形成する工程と、
    前記電極パッドの上に第１開口を有する絶縁層を形成する工程と、
    前記第１開口に第１バンプ層を無電解メッキ法により形成する工程と、
    前記第１バンプ層および該第１バンプ層の側方の前記絶縁層の上に下地層を形成する工程と、
    少なくとも前記第１バンプ層の上方に第２開口を有するマスク層を形成する工程と、
    前記第２開口に第２バンプ層を電解メッキ法により形成する工程と、
    前記マスク層を除去する工程と、
    前記第２バンプ層をマスクとして、前記下地層を除去する工程と、
    を含む、半導体装置の製造方法。
JP2005230906A 2005-08-09 2005-08-09 半導体装置およびその製造方法 Withdrawn JP2007048887A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005230906A JP2007048887A (ja) 2005-08-09 2005-08-09 半導体装置およびその製造方法
US11/500,963 US20070035022A1 (en) 2005-08-09 2006-08-08 Semiconductor device and method of manufacturing the same
CNA2006101095521A CN1913141A (zh) 2005-08-09 2006-08-08 半导体装置及其制造方法
KR1020080027074A KR20080030011A (ko) 2005-08-09 2008-03-24 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230906A JP2007048887A (ja) 2005-08-09 2005-08-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007048887A true JP2007048887A (ja) 2007-02-22

Family

ID=37722011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230906A Withdrawn JP2007048887A (ja) 2005-08-09 2005-08-09 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20070035022A1 (ja)
JP (1) JP2007048887A (ja)
KR (1) KR20080030011A (ja)
CN (1) CN1913141A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582287A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN111540721A (zh) * 2020-06-23 2020-08-14 甬矽电子(宁波)股份有限公司 凸块封装结构和凸块封装结构的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
EP0921577A4 (en) * 1997-01-31 2007-10-31 Matsushita Electric Ind Co Ltd ELECTROLUMINESCENT ELEMENT, SEMICONDUCTOR ELECTROLUMINESCENT DEVICE, AND PROCESS FOR PRODUCING THE SAME
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US6445254B1 (en) * 2000-04-06 2002-09-03 Nihon Dempa Kogyo Co., Ltd. Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
AU2003269066A1 (en) * 2002-05-16 2003-12-02 Agency For Science, Technology And Research Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
US6872659B2 (en) * 2002-08-19 2005-03-29 Micron Technology, Inc. Activation of oxides for electroless plating
KR100581279B1 (ko) * 2003-06-02 2006-05-17 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
US20070035022A1 (en) 2007-02-15
CN1913141A (zh) 2007-02-14
KR20080030011A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
US11955459B2 (en) Package structure
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US20210193636A1 (en) Semiconductor package and method of fabricating the same
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
US11810849B2 (en) Connection structure and method of forming the same
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US10049997B2 (en) Semiconductor device and method of fabricating the same
US20030214035A1 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
US11862596B2 (en) Semiconductor package
US9524944B2 (en) Method for fabricating package structure
JPH11354563A (ja) 半導体配線の構造
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007042866A (ja) 半導体装置および半導体チップ
TWI579937B (zh) 基板結構及其製法暨導電結構
JP4264823B2 (ja) 半導体装置の製造方法
US7420280B1 (en) Reduced stress under bump metallization structure
JP2017191840A (ja) 半導体装置および半導体装置の製造方法
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
JP2007048887A (ja) 半導体装置およびその製造方法
WO2021103489A1 (zh) 半导体结构及其制造方法
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11978696B2 (en) Semiconductor package device
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
US20240162127A1 (en) Semiconductor packages having dummy posts

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081226