JP3361881B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3361881B2 JP3361881B2 JP09042494A JP9042494A JP3361881B2 JP 3361881 B2 JP3361881 B2 JP 3361881B2 JP 09042494 A JP09042494 A JP 09042494A JP 9042494 A JP9042494 A JP 9042494A JP 3361881 B2 JP3361881 B2 JP 3361881B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- semiconductor device
- electrode
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 215
- 239000002184 metal Substances 0.000 claims description 215
- 230000004888 barrier function Effects 0.000 claims description 123
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 88
- 238000002161 passivation Methods 0.000 description 47
- 239000010408 film Substances 0.000 description 36
- 238000000059 patterning Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05562—On the entire exposed surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
法に関わり、特にバンプ電極を有する半導体装置の構造
とその製造方法に関する。
体素子には、電極パッド上に突起状の金属電極(以後バ
ンプ電極とする)が形成されている。通常、電極パッド
にはAlもしくはその合金が用いられているが、電極パ
ッド上に直接バンプ電極を形成する場合、Alとバンプ
電極との間で反応して金属間化合物を形成することがあ
る。一般に金属間化合物は脆く、そのために素子の信頼
性を損ないかねない。そのため通常は、電極パッドとバ
ンプ電極との間に複数層の金属薄膜(以後バリヤメタル
とする)を形成し、Alとバンプ電極とが反応して合金
を形成することを防いでいる。また、このバリヤメタル
はバンプとその下部に形成されている電極パッドとの密
着強度を向上させる役も果たしている。
図22に示す。半導体集積回路基板1上には、電極パッ
ド7が形成されている。電極パッド7を含む半導体集積
回路基板1全面には絶縁膜としてパッシベーション膜4
が形成されており、その所定箇所に電極パッド7が露出
するようにパッシベーション開口部が設けられている。
この開口部はパッシベーション膜4の電極パッド7側の
端部の側壁と、電極パッド7のパッシベーション膜4に
接しない上面とで構成されている。さらに、このパッシ
ベーション開口部とパッシベーション膜4の上記端部上
面はバリヤメタル3により覆われている。通常バリヤメ
タル3は2層構造になっており、第1のバリヤメタル3
aと第2のバリヤメタル3bにより構成される。第1の
バリヤメタル3a上にはバンプ電極6が形成されてい
る。
図31に示す。図23は電極パッド7を形成する工程を
示している。電極パッド7となる金属、例えばAl- C
u- Si合金を半導体集積回路基板1の全面に形成す
る。
工程を示している。半導体集積回路基板1全面に形成さ
れている電極パッド7を、図示せぬレジストを用いてエ
ッチングしパターニングする。
工程を示している。半導体集積回路1上全面に、電極パ
ッド7を完全に覆うようにパッシベーション膜4を形成
する。 図26はパッシベーション開口部を形成する工
程を示している。電極パッド7の所定表面が露出するよ
うパッシベーション膜4をエッチングする。この露出し
た電極パッド7の表面と、パッシベーション膜4の電極
パッド7側の断面で囲まれる部分がパッシベーション開
口部である。
示している。パッシベーション膜4上とパッシベーショ
ン開口部にバリヤメタル3をスパッタ法により形成す
る。通常バリヤメタル3は2層構造になっており第1の
バリヤメタル3aと第2のバリヤメタル3bを有する。
後の工程で第1のバリヤメタル3a上に形成する図示せ
ぬバンプ電極がAuの場合、バリヤメタル3の一例とし
て、第1のバリヤメタル3aには膜厚が300nmのN
i、第2のバリヤメタル3bには膜厚が100nmのT
iのスパッタリング薄膜が用いられる。
程を示している。先ず第1のバリヤメタル3a上全面に
レジスト5を塗布し、次に電極パッド7上部の第1のバ
リヤメタル3aの表面が露出するよう電極パッド7上の
レジスト5を除去し開口する。露出した第1のバリヤメ
タル3aの表面とレジスト5の開口断面で囲まれる部分
をレジスト開口部とする。
している。バンプ電極6はレジスト開口部に第1のバリ
ヤメタル3aをメッキ電極として電解メッキにより形成
する。通常、バンプ電極6の高さは10〜20μmであ
る。
ている。バンプ電極6が残存するようレジスト5を除去
する。図31はバリヤメタル3をパターニングする工程
を示している。バンプ電極6周囲のバリヤメタル3をウ
ェットエッチングにより除去し、その直下のバリヤメタ
ル3を残存形成する。前述のバリヤメタル3の材料では
Niエッチング用としてHNO3 、HCl、CH3 CO
OHの混液、Tiエッチング用としてHF水溶液を用い
る。
の概要である。ところが従来の製造方法では、図31の
バリヤメタル3を除去する工程において、大きなサイド
エッチ部が生じるという問題がある。サイドエッチ部と
はバンプ電極6とバリヤメタル3の端部とパッシベーシ
ョン膜4のパッシベーション開口部側の端部で囲まれる
部分のことであり、サイドエッチ部が生じるということ
は、表面に露出しているバリヤメタル3だけでなく、バ
ンプ電極6周辺からバンプ電極6直下の部分にまでバリ
ヤメタル3のエッチングが進行し、オーバーハング形状
を生じてしまう現象であり、バリヤメタル3除去のため
に行うエッチングが通常腐食液を用いて行う等方性エッ
チングであること、またバンプ電極6とバリヤメタル3
とのエッチングレートが異なることに起因している。こ
のサイドエッチ部がパッシベーション開口部にまで進行
すると、電極パッド7が腐食し、電極パッド7とバンプ
電極6の電気的接続が破壊する現象が起こる。これはコ
ンタクト不良といわれるもので半導体装置の信頼性を著
しく低下させる。このため、バンプ電極6はパッシベー
ション開口部よりもこのサイドエッチ部の余裕分だけ大
きくするのが普通である。現在このサイドエッチ部の余
裕が、バンプ電極6の微細化に対して大きな障害となり
つつある。
電極6形成後のバリヤメタル3の除去直前にもう一度レ
ジスト5を塗布し、バリヤメタル3を除去すべき領域に
レジスト開口部を形成し、バリヤメタル3のエッチング
を行う方法がある。また、バリヤメタル3の除去を溶液
を用いたウエット式ではなく、プラズマなどを用いたド
ライエッチングにより行うことによりサイドエッチ部を
なくす手法もある。しかしながら、前者はバンプ電極6
形成後のレジスト5の塗布およびレジスト5の除去が困
難である。また後者の手法では工程数は従来と変わらな
いが、ドライエッチング装置が高価であること、またプ
ロセスに真空を導入することになるためにスループット
が減少するため、結果としてコスト上昇につながる。
の半導体装置は、コンタクト不良を回避するためにバン
プ電極を大型化しなければならず、その結果、バンプ電
極の微細化に著しい悪影響を及ぼしていた。本発明は、
上記欠点を除去し、安定した電気的特性を有する微細化
されたバンプ電極を有する半導体装置とその製造方法を
提供することを目的とする。
に第1の発明では、基板と、この基板上の所定箇所に形
成された電極パッドと、前記基板と前記電極パッドとの
上に形成され、且つ前記電極パッドの所定箇所が露出す
る開口部を有する絶縁層と、前記電極パッドと前記開口
部の側壁と前記開口部周辺の前記絶縁層との上に形成さ
れたバリヤメタル層と、前記バリヤメタル層と前記絶縁
層上に、前記バリヤメタル層の端部側壁を覆うように形
成された導体層と、前記導体層上に形成されたバンプ電
極とを備え、前記バリヤメタル層の端部側壁が前記バン
プ電極の下方に位置することを特徴とする半導体装置を
提供する。
極パッドを形成する工程と、前記基板と前記電極パッド
上に絶縁層を形成する工程と、前記絶縁層に前記電極パ
ッドの所定箇所が露出する開口部を形成する工程と、前
記電極パッドと前記開口部周辺の前記絶縁層と前記開口
部の側壁との上に、バリヤメタル層を形成する工程と、
前記バリヤメタル層と前記絶縁層上に、前記バリヤメタ
ル層の端部側壁を覆うよう導体層を形成する工程と、前
記導体層上にバンプ電極を形成する工程と、前記バリヤ
メタル層の端部側壁が露出しないよう前記バンプ電極の
下方に前記導体層を残存形成する工程とを有することを
特徴とする半導体装置の製造方法を提供する。
ドエッチ部が小さいために、コンタクト不良が完全に回
避でき、バンプ電極の電気的特性が向上する。また本発
明で提供する手段を用いると、バリヤメタルのパターニ
ングをバンプ電極形成前に行い、さらに、バンプ電極と
バリヤメタルの間にバリヤメタルを覆うように金属薄膜
を形成しているために、エッチング工程でバリヤメタル
が除去されることがない。この結果、安定した電気的特
性を有する微細化されたバンプ電極を有する半導体装置
の製造方法を提供できる。
る。図1は本発明の第1の実施例であり、半導体装置の
断面を示している。また、図2から図12はその製造方
法を示す工程断面図である。
極パッド7が形成されており、電極パッド7の上面には
絶縁膜としてパッシベーション膜4が形成されており、
その所定箇所に電極パッド7が露出するようにパッシベ
ーション開口部が設けられている。この開口部はパッシ
ベーション膜4の電極パッド7側の端部の側壁と、電極
パッド7のパッシベーション膜4に接しない上面とで構
成されている。さらに、このパッシベーション開口部と
パッシベーション膜4の上記端部上面はバリヤメタル3
で覆われている。本実施例ではバリヤメタル3は第1の
バリヤメタル3aおよび第2のバリヤメタル3bの2層
構造になっているが、1層および3層以上の場合もあり
得る。バリヤメタル3としては、例えば第1のバリヤメ
タル3aにはNi、第2のバリヤメタル3bにはTiが
用いられる。3層構造とする場合は、第1のバリヤメタ
ル3a上に第3のバリヤメタルとしてPdを形成する。
バリヤメタル3およびその周囲の領域は、金属薄膜2で
覆われている。金属薄膜2の厚さは、バリヤメタル3よ
りも薄くなっている。さらに、金属薄膜2上に、バンプ
電極6としてAuが形成される。金属薄膜2の種類につ
いては後述する。
製造方法について詳述する。図2は電極パッド7を形成
する工程を示している。電極パッド7となる金属、例え
ばAl- Cu- Si合金を半導体集積回路基板1上全面
に形成する。
程を示している。半導体集積回路基板1上全面に形成さ
れている電極パッド7を図示せぬレジストを用いてエッ
チングしパターニングする。
程を示している。半導体集積回路1上全面に、電極パッ
ド7を完全に覆うようにパッシベーション膜4を形成す
る。図5はパッシベーション開口部を形成する工程を示
している。電極パッド7の所定表面が露出するようパッ
シベーション膜4をエッチングする。この露出した電極
パッド7の表面と、パッシベーション膜4の電極パッド
7側の断面で囲まれる部分がパッシベーション開口部で
ある。
している。パッシベーション膜4上とパッシベーション
開口部にバリヤメタル3をスパッタ法により形成する。
バリヤメタル3は2層構造になっており第1のバリヤメ
タル3aと第2のバリヤメタル3bを有する。この時、
バリヤメタル3は何層構造でもよい。後の工程で第1の
バリヤメタル3a上に形成する図示せぬバンプ電極がA
uの場合、バリヤメタルの一例として、第1のバリヤメ
タル3aには膜厚が300nmのNi、第2のバリヤメ
タル3bには膜厚が100nmのTiのスパッタリング
薄膜を用いるとよい。更に、3層構造とする場合は、第
1のバリヤメタル3a上に第3のバリヤメタルとしてP
d薄膜をスパッタリング形成するとよい。
工程を示している。バリヤメタル3はウェットエッチン
グによりパターニングするが、後の工程でバリヤメタル
3上部に形成する図示せぬバンプ電極からはみ出さない
様に、パッシベーション開口部とパッシベーション膜4
の端部に残存形成する。本実施例の場合、第1のバリヤ
メタル3aのNiはHNO3 、HCl、CH3 COOH
混液で、第2のバリヤメタル3bのTiはHF水溶液で
エッチングする。
いる。第1のバリヤメタル3aとパッシベーション膜4
上に金属薄膜2を形成する。この時、金属薄膜2の膜厚
はバリヤメタル3よりも薄く形成する。
を示している。先ず金属薄膜2上全面にレジスト5を塗
布し、次に電極パッド7上部の金属薄膜2の表面が露出
するよう電極パッド7上のレジスト5を露光法により除
去し開口する。露出した金属薄膜2の表面とレジスト5
の開口断面で囲まれる部分がレジスト開口部である。
している。バンプ電極6は金属薄膜2をメッキ電極とし
てレジスト開口部に電解メッキにより形成する。バンプ
電極6の高さは10〜20μmである。
ている。金属薄膜2上にバンプ電極6が突設するようレ
ジスト5を除去する。図12は金属薄膜2を除去する工
程を示している。バンプ電極6をマスクとしてバンプ電
極6直下の金属薄膜2が残存形成するようウェットエッ
チングにより金属薄膜2を除去する。ウェットエッチン
グは腐食液を用いた等方性エッチングであるために、従
来の場合と同様にサイドエッチ部が生じる。ここでいう
サイドエッチ部とは、バンプ電極6と金属薄膜2の端部
とパッシベーション膜4で囲まれる部分のことである。
サイドエッチ部はバンプ電極6周囲から中心へ向かって
進行していく。金属薄膜2の厚さはバリヤメタル3より
も薄く形成しているために、サイドエッチ部は従来の場
合に比べて小さくなる。金属薄膜2は、バンプ電極6と
パッシベーション膜4との間の密着強度を確保する役割
も果たしている。また、金属薄膜2はバリヤメタル3上
全体を覆い尽くしており、バリヤメタル3がエッチング
されるのを防いでいる。
と同じ種類の金属を用いることが考えられる。本実施例
の場合、金属薄膜2としてAu薄膜を用いる。金属薄膜
2を除去する工程で、金属薄膜2がエッチング除去され
ると同時にほぼ同じエッチングレートでバンプ電極6も
わずかにエッチング除去される。そのため、サイドエッ
チ部は、金属薄膜2とバンプ電極6が異種の金属で形成
する場合よりも小さくなる。また、金属薄膜2を除去す
る工程の直前にアニールを施すと、バンプ電極6と金属
薄膜2の内部で再結晶化が進行して互いの微細組織が似
通ったものとなり、更にエッチングレートが近似する。
そうすることによって、さらにサイドエッチ部を小さく
することができる。
ル3ともバンプ電極6とも異なる金属を用いることも可
能である。例えば、バリヤメタル3とバンプ電極6が先
の例と同じ場合、金属薄膜2としてCuを用いることが
できる。Cuをエッチングする際の腐食液に水酸化アン
モニウム (NH4 OH・H2 O2 ) を選べば、たと
えCuのエッチングがバリヤメタルの端部にまで進行し
た場合においても、バリヤメタル3が水酸化アンモニウ
ムと反応しないため、コンタクト不良を起こすことはな
い。
導体装置の断面を示している。また、図14から図19
はその製造方法を示す工程断面図である。図13より、
本実施例においては、金属薄膜2は、第1の金属薄膜2
aと第2の金属薄膜2bからなる2層構造を有し、バリ
ヤメタル3は1層構造となっている。また、第1の金属
薄膜2aにPd、第2の金属薄膜2bにNi、バリヤメ
タル3にTi、バンプ電極9にAuを用いる。
製造方法について述べる。第1の実施例と異なる点は、
図6に示したバリヤメタル3を形成する工程と、図8に
示した金属薄膜2を形成する工程において、本実施例で
はバリヤメタル3を1層構造、金属薄膜2を2層構造と
し、第2の金属薄膜2b上に第1の金属薄膜2aを形成
させるところである。以下、バリヤメタル3に関わる工
程から述べる。 図14はバリヤメタル3をパターニン
グする工程を示している。バリヤメタル3はウェットエ
ッチングによりパターニングするが、後の工程でバリヤ
メタル3上部に形成する図示せぬバンプ電極からはみ出
さない様に、パッシベーション開口部とパッシベーショ
ン膜4の端部に残存形成する。バリヤメタル3にTiを
用いる場合はHF水溶液でエッチングする。
薄膜2bを形成する工程を示している。先ず、バリヤメ
タル3とパッシベーション膜4上全面に第2の金属薄膜
2bを形成する。次に、この第2の金属薄膜2b上全面
に第1の金属薄膜2aを形成する。この時の膜厚は、後
の工程である金属薄膜2aと金属薄膜2bを除去する工
程において、サイドエッチ部の縮小とエッチング時間短
縮のためにもできるだけ薄いことが望ましい。
程を示している。先ず第1の金属薄膜2a上全面にレジ
スト5を塗布し、次に電極パッド7上部の第1の金属薄
膜2aの表面が露出するよう電極パッド7上のレジスト
5をPEP法により除去し開口する。露出した第1の金
属薄膜2aの表面とレジスト5の開口断面で囲まれる部
分がレジスト開口部である。
している。バンプ電極6は第1の金属薄膜2aをメッキ
電極としてレジスト開口部に電解メッキにより形成す
る。バンプ電極6の高さは10〜20μmである。
ている。第1の金属薄膜2a上にバンプ電極9が突設す
るようレジスト7を除去する。図19は第1の金属薄膜
2aと第2の金属薄膜2bを除去する工程を示してい
る。バンプ電極6をマスクとしてバンプ電極6直下の第
1の金属薄膜2aと第2の金属薄膜2bが残存形成する
ようウェットエッチングにより第1の金属薄膜2aと第
2の金属薄膜2bを除去する。ウェットエッチングは腐
食液を用いた等方性エッチングであるために、従来の場
合と同様にサイドエッチ部が生じる。ここでいうサイド
エッチ部とは、バンプ電極6と、第1の金属薄膜2aお
よび第2の金属薄膜2bの端部とパッシベーション膜4
で囲まれる部分のことである。サイドエッチ部はバンプ
電極6周囲から中心へ向かって進行していく。第1の金
属薄膜2aと第2の金属薄膜2bは、バンプ電極6とパ
ッシベーション膜4との間の密着強度を確保する役割も
果たしている。また、第2の金属薄膜2bはバリヤメタ
ル3上全体を覆い尽くしており、バリヤメタル3がエッ
チングされるのを防いでいる。
ドエッチ部の構成に、第1の金属薄膜2aと第2の金属
薄膜2bの双方を必ずしも必要としない。一方の金属薄
膜が構成に含まれていればよい。例えば、図20に示す
ように、第1の金属薄膜2aが第2の金属薄膜2bを完
全に覆い第1の金属薄膜2aの端部を露出させる場合、
または、図21に示すように、第1の金属薄膜2aが第
2の金属薄膜2bの端部以外を覆いこの第2の金属薄膜
2bの端部を露出させる場合がある。このように、露出
させる金属薄膜数を最小限にすると、金属薄膜が何層構
造であってもサイドエッチ部を小さくすることができ
る。
と、サイドエッチ部が極めて小さく安定した電気的特性
を有する微細化されたバンプ電極を有する半導体装置と
その製造方法を提供できる。
面図。
工程断面図。
ングする工程断面図。
形成する工程断面図。
部を形成する工程断面図。
る工程断面図。
ニングする工程断面図。
程断面図。
グする工程断面図。
る工程断面図。
工程断面図。
工程断面図。
断面図。
ーニングする工程断面図。
2の金属薄膜を形成する工程断面図。
ングする工程断面図。
る工程断面図。
工程断面図。
2の金属薄膜を除去する工程断面図。
部が露出する場合の半導体装置の断面図。
部が露出する場合の半導体装置の断面図。
断面図。
断面図。
工程断面図。
図。
面図。
程断面図。
Claims (26)
- 【請求項1】 基板と、 この基板上の所定箇所に形成された電極パッドと、 前記基板と前記電極パッドとの上に形成され、且つ前記
電極パッドの所定箇所が露出する開口部を有する絶縁層
と、 前記電極パッドと前記開口部の側壁と前記開口部周辺の
前記絶縁層との上に形成されたバリヤメタル層と、 前記バリヤメタル層と前記絶縁層上に、前記バリヤメタ
ル層の端部側壁を覆うように形成された導体層と、 前記導体層の上に形成されたバンプ電極とを備え、 前記バリヤメタル層の端部側壁が前記バンプ電極の下方
に位置することを特徴とする半導体装置。 - 【請求項2】 前記バリヤメタル層が積層構造を有する
ことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記バリヤメタル層が前記電極パッド上
に形成されたTi含有層と、このTi含有層上に形成さ
れたNi含有層からなる2層構造を有することを特徴と
する請求項2記載の半導体装置。 - 【請求項4】 前記バリヤメタル層がNi含有層上にさ
らにPb含有層を形成した3層構造を有することを特徴
とする請求項3記載の半導体装置。 - 【請求項5】 前記バリヤメタル層がTi含有層からな
ることを特徴とする請求項1記載の半導体装置。 - 【請求項6】 前記導体層が積層構造を有することを特
徴とする請求項1又は請求項5記載の半導体装置。 - 【請求項7】 前記導体層が前記バリヤメタル層上に形
成されたNi含有層と、このNi含有層上に形成された
Pb含有層からなる2層構造を有することを特徴とする
請求項6記載の半導体装置。 - 【請求項8】 前記導体層の厚さが前記バリヤメタル層
の厚さよりも薄いことを特徴とする請求項1乃至請求項
5のいずれかに記載の半導体装置。 - 【請求項9】 前記導体層と前記バンプ電極に同一の金
属が含有していることを特徴とする請求項1乃至請求項
5のいずれかに記載の半導体装置。 - 【請求項10】 前記バンプ電極にAuが含有している
ことを特徴とする請求項1乃至請求項9のいずれかに記
載の半導体装置。 - 【請求項11】 前記バンプ電極の前記基板方向の幅が
前記開口部の前記基板方向の幅よりも大きいことを特徴
とする請求項1乃至請求項10のいずれかに記載の半導
体装置。 - 【請求項12】 前記バンプ電極が突起状電極であるこ
とを特徴とする請求項1乃至請求項11のいずれかに記
載の半導体装置。 - 【請求項13】 基板上の所定箇所に電極パッドを形成
する工程と、 前記基板と前記電極パッド上に絶縁層を形成する工程
と、 前記絶縁層に前記電極パッドの所定箇所が露出する開口
部を形成する工程と、 前記電極パッドと前記開口部周辺の前記絶縁層と前記開
口部の側壁との上に、バリヤメタル層を形成する工程
と、 前記バリヤメタル層と前記絶縁層上に、前記バリヤメタ
ル層の端部側壁を覆うように導体層を形成する工程と、 前記導体層上にバンプ電極を形成する工程と、 前記バリヤメタル層の端部側壁が露出しないよう前記バ
ンプ電極の下方に前記導体層を残存形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項14】 前記バリヤメタル層を積層構造となる
ように形成することを特徴とする請求項13記載の半導
体装置の製造方法。 - 【請求項15】 前記バリヤメタル層を前記電極パッド
上に形成されたTi含有層と、このTi含有層上に形成
されたNi含有層からなる2層構造となるように形成す
ることを特徴とする請求項14記載の半導体装置の製造
方法。 - 【請求項16】 前記バリヤメタル層をNi含有層上に
さらにPb含有層を有する3層構造となるように形成す
ることを特徴とする請求項15記載の半導体装置の製造
方法。 - 【請求項17】 前記バリヤメタル層をTi含有層とし
て形成することを特徴とする請求項13記載の半導体装
置の製造方法。 - 【請求項18】 前記導体層を積層構造となるように形
成することを特徴とする請求項13記載の半導体装置の
製造方法。 - 【請求項19】 前記導体層を前記バリヤメタル層上に
形成されたNi含有層と、このNi含有層上に形成され
たPb含有層からなる2層構造となるように形成するこ
とを特徴とする請求項18記載の半導体装置の製造方
法。 - 【請求項20】 前記導体層を前記バリヤメタル層の厚
さよりも薄く形成することを特徴とする請求項13乃至
請求項17のいずれかに記載の半導体装置の製造方法。 - 【請求項21】 前記導体層と前記バンプ電極を同一の
金属が含有するように形成することを特徴とする請求項
13乃至請求項17のいずれかに記載の半導体装置の製
造方法。 - 【請求項22】 前記バンプ電極をAuが含有するよう
に形成することを特徴とする請求項13乃至請求項21
のいずれかに記載の半導体装置の製造方法。 - 【請求項23】 前記バンプ電極の前記基板方向の幅が
前記開口部の前記基板方向の幅よりも大きくなるように
形成することを特徴とする請求項13乃至請求項22の
いずれかに記載の半導体装置の製造方法。 - 【請求項24】 前記バンプ電極を突起状電極として形
成することを特徴とする請求項13乃至請求項23のい
ずれかに記載の半導体装置の製造方法。 - 【請求項25】 前記導体層をメッキ電極として前記バ
ンプ電極を電解メッキにより形成することを特徴とする
請求項13乃至請求項24のいずれかに記載の半導体装
置の製造方法。 - 【請求項26】 前記導体層を前記バンプ電極をマスク
として選択的に除去することによって前記バンプ電極下
に残存形成することを特徴とする請求項13乃至請求項
25のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09042494A JP3361881B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置とその製造方法 |
KR1019950010037A KR0169286B1 (ko) | 1994-04-28 | 1995-04-27 | 반도체장치와 그 제조방법 |
US08/656,902 US5631499A (en) | 1994-04-28 | 1996-06-03 | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09042494A JP3361881B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297149A JPH07297149A (ja) | 1995-11-10 |
JP3361881B2 true JP3361881B2 (ja) | 2003-01-07 |
Family
ID=13998230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09042494A Expired - Fee Related JP3361881B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5631499A (ja) |
JP (1) | JP3361881B2 (ja) |
KR (1) | KR0169286B1 (ja) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5707902A (en) * | 1995-02-13 | 1998-01-13 | Industrial Technology Research Institute | Composite bump structure and methods of fabrication |
EP0734059B1 (en) * | 1995-03-24 | 2005-11-09 | Shinko Electric Industries Co., Ltd. | Chip sized semiconductor device and a process for making it |
KR100327442B1 (ko) * | 1995-07-14 | 2002-06-29 | 구본준, 론 위라하디락사 | 반도체소자의범프구조및형성방법 |
EP0839344A1 (en) * | 1995-07-20 | 1998-05-06 | Dallas Semiconductor Corporation | Microcircuit with memory that is protected by both hardware and software |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
KR970053198A (ko) * | 1995-12-30 | 1997-07-29 | 구자홍 | 반도체소자의 본딩장치 및 그 제조방법 |
US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
US5620611A (en) * | 1996-06-06 | 1997-04-15 | International Business Machines Corporation | Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads |
US5886414A (en) * | 1996-09-20 | 1999-03-23 | Integrated Device Technology, Inc. | Removal of extended bond pads using intermetallics |
US5783868A (en) * | 1996-09-20 | 1998-07-21 | Integrated Device Technology, Inc. | Extended bond pads with a plurality of perforations |
KR100232678B1 (ko) * | 1996-12-18 | 1999-12-01 | 구본준 | 돌기가 형성된 범프 및 그 제조방법 |
TW453137B (en) | 1997-08-25 | 2001-09-01 | Showa Denko Kk | Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
US6278185B1 (en) * | 1998-05-27 | 2001-08-21 | Intel Corporation | Semi-additive process (SAP) architecture for organic leadless grid array packages |
US6794752B2 (en) * | 1998-06-05 | 2004-09-21 | United Microelectronics Corp. | Bonding pad structure |
JP4564113B2 (ja) * | 1998-11-30 | 2010-10-20 | 株式会社東芝 | 微粒子膜形成方法 |
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
JP3033574B1 (ja) * | 1999-02-15 | 2000-04-17 | 日本電気株式会社 | 研磨方法 |
JP2000299337A (ja) * | 1999-04-13 | 2000-10-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3859403B2 (ja) * | 1999-09-22 | 2006-12-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW449813B (en) * | 2000-10-13 | 2001-08-11 | Advanced Semiconductor Eng | Semiconductor device with bump electrode |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US6737353B2 (en) * | 2001-06-19 | 2004-05-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having bump electrodes |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
TWI243439B (en) * | 2001-12-31 | 2005-11-11 | Advanced Semiconductor Eng | Bumping process |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
TWI317548B (en) * | 2003-05-27 | 2009-11-21 | Megica Corp | Chip structure and method for fabricating the same |
TWI229436B (en) * | 2003-07-10 | 2005-03-11 | Advanced Semiconductor Eng | Wafer structure and bumping process |
JP2005116632A (ja) | 2003-10-03 | 2005-04-28 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
KR100659527B1 (ko) * | 2003-10-22 | 2006-12-20 | 삼성전자주식회사 | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 |
US20050167837A1 (en) * | 2004-01-21 | 2005-08-04 | International Business Machines Corporation | Device with area array pads for test probing |
US6995084B2 (en) * | 2004-03-17 | 2006-02-07 | International Business Machines Corporation | Method for forming robust solder interconnect structures by reducing effects of seed layer underetching |
TWI230989B (en) * | 2004-05-05 | 2005-04-11 | Megic Corp | Chip bonding method |
US7465654B2 (en) * | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
US8067837B2 (en) * | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US7452803B2 (en) * | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
US7547969B2 (en) | 2004-10-29 | 2009-06-16 | Megica Corporation | Semiconductor chip with passivation layer comprising metal interconnect and contact pads |
US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
TWI330863B (en) | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
TWI320219B (en) | 2005-07-22 | 2010-02-01 | Method for forming a double embossing structure | |
JP2007048887A (ja) * | 2005-08-09 | 2007-02-22 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US7397121B2 (en) | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
KR100714774B1 (ko) * | 2005-12-14 | 2007-05-04 | 삼성전기주식회사 | 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법 |
US8421227B2 (en) * | 2006-06-28 | 2013-04-16 | Megica Corporation | Semiconductor chip structure |
US8193636B2 (en) * | 2007-03-13 | 2012-06-05 | Megica Corporation | Chip assembly with interconnection by metal bump |
US7964961B2 (en) * | 2007-04-12 | 2011-06-21 | Megica Corporation | Chip package |
US7947592B2 (en) * | 2007-12-14 | 2011-05-24 | Semiconductor Components Industries, Llc | Thick metal interconnect with metal pad caps at selective sites and process for making the same |
JP5331610B2 (ja) * | 2008-12-03 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8330280B1 (en) * | 2011-06-20 | 2012-12-11 | Chipbond Technology Corporation | Bump structure and process of manufacturing the same |
JP6111775B2 (ja) * | 2013-03-25 | 2017-04-12 | 富士通株式会社 | 電子デバイスの製造方法 |
JP2015159206A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
CN105097576B (zh) * | 2015-07-16 | 2018-07-06 | 北京工业大学 | 一种高可靠性晶圆级焊锡微凸点制作方法 |
US10049893B2 (en) | 2016-05-11 | 2018-08-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with a conductive post |
JP2019004186A (ja) * | 2018-10-02 | 2019-01-10 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
US5059553A (en) * | 1991-01-14 | 1991-10-22 | Ibm Corporation | Metal bump for a thermal compression bond and method for making same |
-
1994
- 1994-04-28 JP JP09042494A patent/JP3361881B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-27 KR KR1019950010037A patent/KR0169286B1/ko not_active IP Right Cessation
-
1996
- 1996-06-03 US US08/656,902 patent/US5631499A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950030242A (ko) | 1995-11-24 |
US5631499A (en) | 1997-05-20 |
JPH07297149A (ja) | 1995-11-10 |
KR0169286B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361881B2 (ja) | 半導体装置とその製造方法 | |
US6664129B2 (en) | Integrated circuits and methods for their fabrication | |
US5171711A (en) | Method of manufacturing integrated circuit devices | |
JP2005116632A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
US6008068A (en) | Process for etching a semiconductor lead frame | |
JP3321351B2 (ja) | 半導体装置およびその製造方法 | |
US20030157438A1 (en) | Bump forming process | |
US20030157789A1 (en) | Bump manufacturing method | |
KR20020060307A (ko) | 솔더 범프의 형성 방법 | |
JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
JP3298570B2 (ja) | 半導体装置の製造方法 | |
JPH04217324A (ja) | 半導体装置の製造方法 | |
JP3019556B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
EP0396276A2 (en) | Method of manufacturing semiconductor device | |
JPH07297148A (ja) | 半導体装置とその製造方法 | |
JPH10199886A (ja) | 半導体装置及びその製造方法 | |
KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
JPH06342796A (ja) | 突起電極の形成方法 | |
JPH03132036A (ja) | 半導体装置の製造方法 | |
KR100237671B1 (ko) | 반도체 장치 제조방법 | |
JP3546317B2 (ja) | バンプ電極製造方法 | |
JP2007035875A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |