JP3298570B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3298570B2 JP3298570B2 JP31791299A JP31791299A JP3298570B2 JP 3298570 B2 JP3298570 B2 JP 3298570B2 JP 31791299 A JP31791299 A JP 31791299A JP 31791299 A JP31791299 A JP 31791299A JP 3298570 B2 JP3298570 B2 JP 3298570B2
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- wafer
- auxiliary wiring
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(Chip Size Package)と呼
ばれる半導体装置を製造する場合、一例として、まず図
１１に示すように、ウエハ１の上面に接続パッド２が形
成され、その上面の接続パッド２の中央部を除く部分に
絶縁膜３が形成され、絶縁膜３に形成された開口部４を
介して露出された接続パッド２の上面から絶縁膜３の上
面の所定の箇所にかけて再配線５が形成され、再配線５
の先端のパッド部上面に柱状電極６が形成されたものを
用意する。なお、図１１において符号７で示す領域は、
ダイシングストリートに対応する領域である。
ばれる半導体装置を製造する場合、一例として、まず図
１１に示すように、ウエハ１の上面に接続パッド２が形
成され、その上面の接続パッド２の中央部を除く部分に
絶縁膜３が形成され、絶縁膜３に形成された開口部４を
介して露出された接続パッド２の上面から絶縁膜３の上
面の所定の箇所にかけて再配線５が形成され、再配線５
の先端のパッド部上面に柱状電極６が形成されたものを
用意する。なお、図１１において符号７で示す領域は、
ダイシングストリートに対応する領域である。
【０００３】次に、図１２に示すように、柱状電極６を
含むウエハ１の上面全体にエポキシ系樹脂からなる封止
膜８をディスペンサ法等により厚さが柱状電極６の高さ
よりもやや厚くなるように形成する。したがって、この
状態では、柱状電極６の上面は封止膜８によって覆われ
ている。次に、封止膜８の上面側を適宜に研磨あるいは
エッチングすることにより、図１３に示すように、柱状
電極６の上面を露出させる。次に、図１４に示すよう
に、柱状電極６の上面に無電解メッキにより酸化防止用
の表面処理層９を形成する。次に、ウエハ１をダイシン
グストリート７に沿ってダイシングすると、図１５に示
すように、個々の半導体装置１０が得られる。
含むウエハ１の上面全体にエポキシ系樹脂からなる封止
膜８をディスペンサ法等により厚さが柱状電極６の高さ
よりもやや厚くなるように形成する。したがって、この
状態では、柱状電極６の上面は封止膜８によって覆われ
ている。次に、封止膜８の上面側を適宜に研磨あるいは
エッチングすることにより、図１３に示すように、柱状
電極６の上面を露出させる。次に、図１４に示すよう
に、柱状電極６の上面に無電解メッキにより酸化防止用
の表面処理層９を形成する。次に、ウエハ１をダイシン
グストリート７に沿ってダイシングすると、図１５に示
すように、個々の半導体装置１０が得られる。
【０００４】次に、図１６は図１５に示す半導体装置１
０を回路基板１１上に実装した状態の一例の断面図を示
したものである。この場合、半導体装置１０の柱状電極
６の下面に設けられた表面処理層９は、回路基板１１の
上面の所定の箇所に設けられた接続端子１２に、この接
続端子１２上にスクリーン印刷法により予め設けられた
半田（ペースト）１３を介して接続されている。
０を回路基板１１上に実装した状態の一例の断面図を示
したものである。この場合、半導体装置１０の柱状電極
６の下面に設けられた表面処理層９は、回路基板１１の
上面の所定の箇所に設けられた接続端子１２に、この接
続端子１２上にスクリーン印刷法により予め設けられた
半田（ペースト）１３を介して接続されている。
【０００５】
【課題を解決するための手段】この発明は、ウェハ上に
形成された複数のパッド部の各々に柱状電極を形成し
て、該柱状電極の周囲を封止膜で封止し、前記各柱状電
極の上面に酸化防止用の表面処理層を形成した後前記ウ
ェハをダイシングする半導体装置の製造方法において、
前記複数のパッド部を含む前記ウェハの上面全体に金属
層を形成し、前記パッド部上に前記金属層を電流路とし
た電解メッキにより前記柱状電極を形成し、次いで前記
金属層により前記ウェハ上のダイシングストリートに対
応する領域および前記各パッド部に直接接続される領域
からなる補助配線を形成した後、前記封止膜を形成し、
次いで前記補助配線をメッキ電流路とした電解メッキに
より、または前記補助配線を共通電位とした無電解メッ
キにより前記柱状電極の上面に前記表面処理層を形成
し、この後、前記ウェハをダイシングストリートに沿っ
てダイシングすることによりダイシングストリートに対
応する領域の前記補助配線を除去するようにしたもので
ある。この発明によれば、補助配線をメッキ電流路とし
た電解メッキにより、または前記補助配線を共通電位と
した無電解メッキにより柱状電極の上面に表面処理層を
形成しているので、補助配線を有しない単なる無電解メ
ッキにより柱状電極の上面に表面処理層を形成する場合
と比較して、表面処理層の柱状電極の上面に対する接合
強度を強くすることができる。
形成された複数のパッド部の各々に柱状電極を形成し
て、該柱状電極の周囲を封止膜で封止し、前記各柱状電
極の上面に酸化防止用の表面処理層を形成した後前記ウ
ェハをダイシングする半導体装置の製造方法において、
前記複数のパッド部を含む前記ウェハの上面全体に金属
層を形成し、前記パッド部上に前記金属層を電流路とし
た電解メッキにより前記柱状電極を形成し、次いで前記
金属層により前記ウェハ上のダイシングストリートに対
応する領域および前記各パッド部に直接接続される領域
からなる補助配線を形成した後、前記封止膜を形成し、
次いで前記補助配線をメッキ電流路とした電解メッキに
より、または前記補助配線を共通電位とした無電解メッ
キにより前記柱状電極の上面に前記表面処理層を形成
し、この後、前記ウェハをダイシングストリートに沿っ
てダイシングすることによりダイシングストリートに対
応する領域の前記補助配線を除去するようにしたもので
ある。この発明によれば、補助配線をメッキ電流路とし
た電解メッキにより、または前記補助配線を共通電位と
した無電解メッキにより柱状電極の上面に表面処理層を
形成しているので、補助配線を有しない単なる無電解メ
ッキにより柱状電極の上面に表面処理層を形成する場合
と比較して、表面処理層の柱状電極の上面に対する接合
強度を強くすることができる。
【０００６】
【課題を解決するための手段】この発明は、ウエハ上に
形成された複数のパッド部の各々に柱状電極を形成し
て、該柱状電極の周囲を封止膜で封止し、前記各柱状電
極の上面に表面処理層を形成した後前記ウエハをダイシ
ングする半導体装置の製造方法において、前記複数のパ
ッド部を前記ウエハ上のダイシングストリートに対応す
る領域に形成した補助配線により接続し、前記パッド部
上に前記柱状電極を形成して前記封止膜を形成し、次い
で前記補助配線をメッキ電流路とした電解メッキにより
または無電解メッキにより前記柱状電極の上面に前記表
面処理層を形成し、この後、前記ウエハをダイシングス
トリートに沿ってダイシングするようにしたものであ
る。この発明によれば、補助配線をメッキ電流路とした
電解メッキによりまたは無電解メッキにより柱状電極の
上面に表面処理層を形成しているので、補助配線を有し
ない単なる無電解メッキにより柱状電極の上面に表面処
理層を形成する場合と比較して、表面処理層の柱状電極
の上面に対する接合強度を強くすることができる。
形成された複数のパッド部の各々に柱状電極を形成し
て、該柱状電極の周囲を封止膜で封止し、前記各柱状電
極の上面に表面処理層を形成した後前記ウエハをダイシ
ングする半導体装置の製造方法において、前記複数のパ
ッド部を前記ウエハ上のダイシングストリートに対応す
る領域に形成した補助配線により接続し、前記パッド部
上に前記柱状電極を形成して前記封止膜を形成し、次い
で前記補助配線をメッキ電流路とした電解メッキにより
または無電解メッキにより前記柱状電極の上面に前記表
面処理層を形成し、この後、前記ウエハをダイシングス
トリートに沿ってダイシングするようにしたものであ
る。この発明によれば、補助配線をメッキ電流路とした
電解メッキによりまたは無電解メッキにより柱状電極の
上面に表面処理層を形成しているので、補助配線を有し
ない単なる無電解メッキにより柱状電極の上面に表面処
理層を形成する場合と比較して、表面処理層の柱状電極
の上面に対する接合強度を強くすることができる。
【０００７】
【発明の実施の形態】図１〜図１０はそれぞれこの発明
の一実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照して、この
実施形態における半導体装置の製造方法について説明す
る。まず、図１に示すように、ウエハ２１の上面に接続
パッド２２が形成され、その上面の接続パッド２２の中
央部を除く部分に絶縁膜２３が形成され、絶縁膜２３に
形成された開口部２４を介して露出された接続パッド２
２の上面を含む絶縁膜２３の上面全体にアルミニウム、
銅等からなる再配線形成用層２５が形成されたものを用
意する。なお、図１において符号２６で示す領域は、ダ
イシングストリートに対応する領域である。
の一実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照して、この
実施形態における半導体装置の製造方法について説明す
る。まず、図１に示すように、ウエハ２１の上面に接続
パッド２２が形成され、その上面の接続パッド２２の中
央部を除く部分に絶縁膜２３が形成され、絶縁膜２３に
形成された開口部２４を介して露出された接続パッド２
２の上面を含む絶縁膜２３の上面全体にアルミニウム、
銅等からなる再配線形成用層２５が形成されたものを用
意する。なお、図１において符号２６で示す領域は、ダ
イシングストリートに対応する領域である。
【０００８】次に、図２に示すように、メッキレジスト
層２７を形成する。この場合、メッキレジスト層２７の
柱状電極形成領域に対応する部分には開口部２８が形成
されている。次に、再配線形成用層２５をメッキ電流路
として銅の電解メッキを行うことにより、メッキレジス
ト層２７の開口部２８内の再配線形成用層２５の上面に
柱状電極２９を形成する。次に、メッキレジスト層２７
を剥離する。
層２７を形成する。この場合、メッキレジスト層２７の
柱状電極形成領域に対応する部分には開口部２８が形成
されている。次に、再配線形成用層２５をメッキ電流路
として銅の電解メッキを行うことにより、メッキレジス
ト層２７の開口部２８内の再配線形成用層２５の上面に
柱状電極２９を形成する。次に、メッキレジスト層２７
を剥離する。
【０００９】次に、図３に示すように、再配線形成用層
２５の上面の再配線形成領域およびダイシングストリー
ト２６に対応する領域における補助配線形成領域にレジ
スト層３０を形成する。この場合、図４に示すように、
レジスト層３０は、接続パッド２２上に形成された接続
パッド上部３０ａと、接続パッド上部３０ａから柱状電
極２９まで延びる引き回し部３０ｂと、ダイシングスト
リート２６に対応する領域に格子状に形成された格子部
３０ｃと、格子部３０ｃと接続パッド上部３０ａとを接
続する接続部３０ｄとからなっている。
２５の上面の再配線形成領域およびダイシングストリー
ト２６に対応する領域における補助配線形成領域にレジ
スト層３０を形成する。この場合、図４に示すように、
レジスト層３０は、接続パッド２２上に形成された接続
パッド上部３０ａと、接続パッド上部３０ａから柱状電
極２９まで延びる引き回し部３０ｂと、ダイシングスト
リート２６に対応する領域に格子状に形成された格子部
３０ｃと、格子部３０ｃと接続パッド上部３０ａとを接
続する接続部３０ｄとからなっている。
【００１０】次に、レジスト層３０及び柱状電極２９を
マスクとして再配線形成用層２５の不要な部分をエッチ
ングして除去し、次いでレジスト層３０を剥離すると、
図５および図６に示すようになる。すなわち、絶縁膜２
３に形成された開口部２４を介して露出された接続パッ
ド２２の上面から絶縁膜２３の上面の所定の箇所にかけ
て再配線３１が形成され、再配線３１の先端のパッド部
上面に柱状電極２９が形成されている。また、ダイシン
グストリート２６に対応する領域に格子状の補助配線３
２が形成されている。この場合、補助配線３２は接続線
３３を介して再配線３１に接続されている。
マスクとして再配線形成用層２５の不要な部分をエッチ
ングして除去し、次いでレジスト層３０を剥離すると、
図５および図６に示すようになる。すなわち、絶縁膜２
３に形成された開口部２４を介して露出された接続パッ
ド２２の上面から絶縁膜２３の上面の所定の箇所にかけ
て再配線３１が形成され、再配線３１の先端のパッド部
上面に柱状電極２９が形成されている。また、ダイシン
グストリート２６に対応する領域に格子状の補助配線３
２が形成されている。この場合、補助配線３２は接続線
３３を介して再配線３１に接続されている。
【００１１】次に、図７に示すように、柱状電極２９を
含むウエハ２１の上面全体にエポキシ系樹脂からなる封
止膜３４をディスペンサ法、スクリーン印刷法、トラン
スファモールド法等により厚さが柱状電極２９の高さよ
りもやや厚くなるように形成する。したがって、この状
態では、柱状電極２９の上面は封止膜３４によって覆わ
れている。次に、封止膜３４の上面側を適宜に研磨ある
いはエッチングすることにより、図８に示すように、柱
状電極２９の上面を露出させる。
含むウエハ２１の上面全体にエポキシ系樹脂からなる封
止膜３４をディスペンサ法、スクリーン印刷法、トラン
スファモールド法等により厚さが柱状電極２９の高さよ
りもやや厚くなるように形成する。したがって、この状
態では、柱状電極２９の上面は封止膜３４によって覆わ
れている。次に、封止膜３４の上面側を適宜に研磨ある
いはエッチングすることにより、図８に示すように、柱
状電極２９の上面を露出させる。
【００１２】次に、図９に示すように、補助配線３２、
接続線３３及び再配線３１をメッキ電流路としてニッケ
ル／金、ニッケル／半田、ニッケル／錫等の電解メッキ
を行うことにより、柱状電極２９の上面に酸化防止用の
表面処理層３５を形成する。次に、ウエハ２１をダイシ
ングストリート２６に沿ってダイシングすると、図１０
に示すように、ダイシングストリート２６に対応する領
域に形成された補助配線３２および接続線３３が除去さ
れることにより、再配線３１が互いに非短絡状態とな
り、個々の半導体装置３６が得られる。
接続線３３及び再配線３１をメッキ電流路としてニッケ
ル／金、ニッケル／半田、ニッケル／錫等の電解メッキ
を行うことにより、柱状電極２９の上面に酸化防止用の
表面処理層３５を形成する。次に、ウエハ２１をダイシ
ングストリート２６に沿ってダイシングすると、図１０
に示すように、ダイシングストリート２６に対応する領
域に形成された補助配線３２および接続線３３が除去さ
れることにより、再配線３１が互いに非短絡状態とな
り、個々の半導体装置３６が得られる。
【００１３】このようにして得られた半導体装置３６で
は、補助配線３２、接続線３３および再配線３１をメッ
キ電流路とした電解メッキにより柱状電極２９の上面に
表面処理層３５を形成しているので、表面処理層３５の
柱状電極１９の上面に対する接合強度を強くすることが
でき、ひいては表面処理層３５による柱状電極２９の上
面に対する耐酸化性が安定し、接合信頼性の向上を図る
ことができる。
は、補助配線３２、接続線３３および再配線３１をメッ
キ電流路とした電解メッキにより柱状電極２９の上面に
表面処理層３５を形成しているので、表面処理層３５の
柱状電極１９の上面に対する接合強度を強くすることが
でき、ひいては表面処理層３５による柱状電極２９の上
面に対する耐酸化性が安定し、接合信頼性の向上を図る
ことができる。
【００１４】なお、上記実施形態では、表面処理層３５
を電解メッキにより形成する場合について説明したが、
これに限らず、無電解メッキにより形成するようにして
もよい。この場合、柱状電極２９は再配線３１、接続線
３３及び補助配線３２を介して共通電位となっているの
で、従来の単なる無電解メッキにより表面処理層を形成
する場合と比較して、表面処理層３５の品質が向上し、
表面処理層３５の柱状電極２９の上面に対する接合強度
を強くすることができる。
を電解メッキにより形成する場合について説明したが、
これに限らず、無電解メッキにより形成するようにして
もよい。この場合、柱状電極２９は再配線３１、接続線
３３及び補助配線３２を介して共通電位となっているの
で、従来の単なる無電解メッキにより表面処理層を形成
する場合と比較して、表面処理層３５の品質が向上し、
表面処理層３５の柱状電極２９の上面に対する接合強度
を強くすることができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、補助配線をメッキ電流路とした電解メッキにより、
または補助配線を共通電位とした無電解メッキにより柱
状電極の上面に表面処理層を形成しているので、補助配
線を有しない単なる無電解メッキにより柱状電極の上面
に酸化防止用の表面処理層を形成する場合と比較して、
表面処理層の柱状電極の上面に対する接合強度を強くす
ることができ、ひいては表面処理層による柱状電極の上
面に対する耐酸化性が安定し、接合信頼性の向上を図る
ことができる。
ば、補助配線をメッキ電流路とした電解メッキにより、
または補助配線を共通電位とした無電解メッキにより柱
状電極の上面に表面処理層を形成しているので、補助配
線を有しない単なる無電解メッキにより柱状電極の上面
に酸化防止用の表面処理層を形成する場合と比較して、
表面処理層の柱状電極の上面に対する接合強度を強くす
ることができ、ひいては表面処理層による柱状電極の上
面に対する耐酸化性が安定し、接合信頼性の向上を図る
ことができる。
【図１】この発明の一実施形態における半導体装置の製
造に際し、当初用意したものの断面図。
造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に示す場合の一部の平面図。
【図５】図３に続く製造工程の断面図。
【図６】図５に示す場合の一部の平面図。
【図７】図５に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】従来の半導体装置の一例の製造に際し、当初
用意したものの断面図。
用意したものの断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に示す半導体装置を回路基板上に実装
した状態の一例の断面図。
した状態の一例の断面図。
２１ ウエハ ２２ 接続パッド ２３ 絶縁膜 ２５ 再配線形成用層 ２６ ダイシングストリート ２９ 柱状電極 ３１ 再配線 ３２ 補助配線 ３３ 接続線 ３４ 封止膜 ３５ 表面処理層 ３６ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60
Claims (4)
- 【請求項１】 ウェハ上に形成された複数のパッド部の
各々に柱状電極を形成して、該柱状電極の周囲を封止膜
で封止し、前記各柱状電極の上面に酸化防止用の表面処
理層を形成した後前記ウェハをダイシングする半導体装
置の製造方法において、 前記複数のパッド部を含む前記ウェハの上面全体に金属
層を形成し、前記パッド部上に前記金属層を電流路とし
た電解メッキにより前記柱状電極を形成し、次いで前記
金属層により前記ウェハ上のダイシングストリートに対
応する領域および前記各パッド部に直接接続される領域
からなる補助配線を形成した後、前記封止膜を形成し、 次いで前記補助配線をメッキ電流路とした電解メッキに
より、または前記補助配線を共通電位とした無電解メッ
キにより前記柱状電極の上面に前記表面処理層を形成
し、 この後、前記ウェハをダイシングストリートに沿ってダ
イシングすることによりダイシングストリートに対応す
る領域の前記補助配線を除去することを特徴とする半導
体装置の製造方法。 - 【請求項２】 請求項１記載の発明において、前記各パ
ッド部および前記補助配線は前記ウェハ上に形成された
接続パッドに接続された再配線と一体的に形成されてい
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の発明において、前記再配
線及び前記補助配線は、前記柱状電極及び所定のレジス
ト層をマスクとしたエッチングにより同時に形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１、２、３のいずれかに記載の発
明において、前記封止膜は当初前記柱状電極の上面を覆
うように形成し、次いで前記封止膜の上面側を研磨ある
いはエッチングすることにより前記柱状電極の上面を露
出させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31791299A JP3298570B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31791299A JP3298570B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135747A JP2001135747A (ja) | 2001-05-18 |
| JP3298570B2 true JP3298570B2 (ja) | 2002-07-02 |
Family
ID=18093447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31791299A Expired - Fee Related JP3298570B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298570B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373958A (ja) * | 2001-06-15 | 2002-12-26 | Casio Micronics Co Ltd | 半導体チップの実装構造及び半導体チップの実装方法 |
| US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| JP2008034704A (ja) * | 2006-07-31 | 2008-02-14 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
-
1999
- 1999-11-09 JP JP31791299A patent/JP3298570B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135747A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876061B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| TWI399836B (zh) | 晶圓級晶片尺寸封裝及製造方法 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
| US7211877B1 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| JP4353853B2 (ja) | 回路装置の製造方法および板状体 | |
| JP3707481B2 (ja) | 半導体装置の製造方法 | |
| JP2000100843A (ja) | 半導体パッケージおよびその製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP3877150B2 (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3298570B2 (ja) | 半導体装置の製造方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005260079A (ja) | 半導体装置及びその製造方法 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |