JP2000100843A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP2000100843A
JP2000100843A JP10263291A JP26329198A JP2000100843A JP 2000100843 A JP2000100843 A JP 2000100843A JP 10263291 A JP10263291 A JP 10263291A JP 26329198 A JP26329198 A JP 26329198A JP 2000100843 A JP2000100843 A JP 2000100843A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
terminal
semiconductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10263291A
Other languages
English (en)
Other versions
JP2000100843A5 (ja
JP4030200B2 (ja
Inventor
Toshiaki Shinohara
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26329198A priority Critical patent/JP4030200B2/ja
Priority to US09/261,488 priority patent/US6358778B1/en
Publication of JP2000100843A publication Critical patent/JP2000100843A/ja
Publication of JP2000100843A5 publication Critical patent/JP2000100843A5/ja
Application granted granted Critical
Publication of JP4030200B2 publication Critical patent/JP4030200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L2019/0001—Codebooks
    • G10L2019/0012—Smoothing of parameters of the decoder interpolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 リードフレームの端子部の配置や端子数に対
する制限が少なく、端子部下面に樹脂バリが発生しない
半導体パッケージの製造方法を提供する。 【解決手段】 まず、リードフレーム１の端子部２及び
ダイパッド部３となる部分を、金型を用いて半導体素子
４搭載面側に凸状の半抜き状態に成形する。次に、リー
ドフレーム１に半導体素子４を搭載し、半導体素子４の
電極と凸状の端子部２をワイヤ５を用いて接続する。リ
ードフレーム１の半導体素子４搭載面側を封止樹脂７で
封止した後、リードフレーム１の不要部分すなわち端子
部２及びダイパッド部３以外の部分を機械的手段によっ
て除去する。または、半抜き状態にする前のリードフレ
ーム１表面にＮｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ等よりなる
めっき皮膜１０を形成し、リードフレーム１の不要部分
の分離、除去を、半抜き部分に露出した母材を選択エッ
チングする化学的手段により行うこともできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路等の半導
体素子を搭載した半導体パッケージおよびその製造方法
に関するものである。
【０００２】
【従来の技術】従来の半導体パッケージの製造方法を図
５を用いて説明する。図５(a) は、リードフレームの不
要部分を除去する前の半導体パッケージを示す図、図５
(b) は、図５(a) に示す半導体パッケージの断面図、図
５(c) は完成した半導体パッケージを示す断面図であ
る。図において、１１はリードフレーム、２２はリード
フレーム１１の端子部、３はリードフレーム１の半導体
素子搭載部であるダイパッド部、４は半導体素子、５は
半導体素子４の電極（図示せず）と端子部２２を接続す
るワイヤ、６は半導体素子４とダイパッド部３を接着す
るダイボンド材、７は封止樹脂をそれぞれ示す。
【０００３】従来の半導体パッケージの製造方法を以下
に説明する。薄金属板からなるリードフレーム１１に、
エッチングまたはスタンピング加工により端子部２２及
びダイパッド部３を形成し、このダイパッド部３上にダ
イボンド材６を用いてＩＣ等の半導体素子４を固着す
る。その後、半導体素子４上の電極とリードフレーム１
１の端子部２２を金線等のワイヤ５で電気的に接続す
る。さらに、封止金型を使って、エポキシ樹脂等の封止
樹脂７を成形し、端子部２２を封止樹脂７の外側でリー
ドフレーム１１から切断し、図５(c) に示す半導体パッ
ケージが完成する。なお、パッケージ下面の端子部２２
の露出面に金属ボールが付けられることもある。また、
ダイパッド部３がパッケージ上面方向に持ち上げられ、
樹脂成形後はダイパッド部３が封止樹脂７に埋め込まれ
た構造がとられることもある。
【０００４】
【発明が解決しようとする課題】上記のように、パッケ
ージの外部端子である端子部２２がパッケージ下面に配
置された従来の半導体パッケージでは、端子部２２がパ
ッケージ周辺のリードフレーム１１より、半導体素子４
に向かって内側方向に伸びており、端子部２２はパッケ
ージ周囲に沿って一列しか形成できず、しかも端子部２
２間に各々の端子を保持するためのパターンが必要であ
ったため、端子数が制限されるという問題があった。こ
のような問題を解決するリードフレームとして、例え
ば、特開平８−１３９２５９号公報では、リードフレー
ム素材となる薄金属板を洗浄後、レジストを塗布し、所
定のパターン版を用いた露光、現像処理、エッチング加
工を行うことにより、外部端子部がリード形成面に沿い
二次元的、例えば格子状に配列されているリードフレー
ムが提案されている。しかしながら、上記の方法では、
リードフレームの製造に写真製版工程を用いているた
め、精度的には優れている反面、工程が複雑となり、コ
スト高となる問題があった。また、従来の半導体パッケ
ージでは、端子部２２の下面を樹脂成形金型に接して成
形を行う際に、樹脂成形時の圧力により端子部２２下面
と金型間に樹脂が回り込み、図６に示すような樹脂バリ
８が発生するという問題もあり、成形後に樹脂バリ８を
除去する工程を設ける必要があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、リードフレームの端子部の配置
や端子数に対する制限が少なく、さらに、端子部下面に
樹脂バリが発生しない半導体パッケージの製造方法を提
供し、端子部の設計の自由度が高く、生産性の高い半導
体パッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係わる半導体パ
ッケージの製造方法は、リードフレームの少なくとも端
子となる部分を、金型を用いて半導体素子搭載面側に凸
状の半抜き状態に成形する工程と、リードフレームに半
導体素子を搭載し、半導体素子の電極と凸状の端子部を
接続する工程と、リードフレームの半導体素子搭載面側
を樹脂で覆い封止する工程と、リードフレームの不要部
分を分離、除去する工程を含んで製造するようにしたも
のである。
【０００７】また、リードフレーム表面に、Ｎｉ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせ
によるめっき皮膜を形成する工程と、リードフレームの
少なくとも端子となる部分を、金型を用いて半導体素子
搭載面側に凸状の半抜き状態に成形する工程と、リード
フレームに半導体素子を搭載し、半導体素子の電極と凸
状の端子部を接続する工程と、リードフレームの半導体
素子搭載面側を樹脂で覆い封止する工程と、リードフレ
ームの不要部分を分離、除去する工程を含んで製造する
ようにしたものである。
【０００８】さらに、リードフレーム表面に、Ｎｉ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせ
によるめっき皮膜を形成する工程と、このリードフレー
ムの半導体素子搭載面側に、耐熱性に優れた樹脂製フィ
ルムを設ける工程と、リードフレームの少なくとも端子
となる部分を、金型を用いて半導体素子搭載面側に凸状
の半抜き状態に成形する工程と、リードフレームの少な
くとも凸状の端子部上に設けられた樹脂製フィルムを除
去する工程と、リードフレームに半導体素子を搭載し、
半導体素子の電極と凸状の端子部を接続する工程と、リ
ードフレームの半導体素子搭載面側を樹脂で覆い封止す
る工程と、リードフレームの不要部分を分離、除去する
工程を含んで製造するようにしたものである。
【０００９】また、リードフレームの不要部分は、機械
的手段により分離、除去されるものである。また、リー
ドフレームの不要部分は、化学的手段により分離、除去
されるものである。さらに、半導体素子の電極と端子部
の接続は、金またはアルミ等よりなる金属細線を用いた
ワイヤボンディングにて行うものである。また、半導体
素子の電極と端子部の接続は、はんだ、金または導電性
樹脂等よりなるバンプを用いたフリップチップボンディ
ングにて行うものである。
【００１０】また、本発明に係わる半導体パッケージ
は、上記のいずれかの半導体パッケージの製造方法を用
いて作成されたもので、リードフレーム上に搭載された
半導体素子と、半導体素子の電極とリードフレームの端
子部を電気的に接続するワイヤまたはバンプと、リード
フレームの半導体素子搭載面側を覆う封止樹脂を備えた
ものである。また、リードフレームの端子部は、半導体
素子搭載部の周辺に沿って複数列に配置されているもの
である。さらに、リードフレームは、銅合金よりなるも
のである。
【００１１】
【発明の実施の形態】実施の形態１．以下に、本発明の
実施の形態１を図について説明する。図１は、本実施の
形態における半導体パッケージの製造方法を説明する図
であり、図１(a) は、リードフレームの不要部分を除去
する前の半導体パッケージを示す図、図１(b) は、図１
(a) に示す半導体パッケージの断面図、図１(c) は完成
した半導体パッケージを示す断面図である。図におい
て、１は、例えば銅合金よりなるリードフレーム、２は
リードフレーム１の端子部、３はリードフレーム１の半
導体素子搭載部であるダイパッド部、４はダイパッド部
３上に搭載されたＩＣ等の半導体素子、５は半導体素子
４の電極（図示せず）とリードフレーム１の端子部２を
電気的に接続するワイヤ、６は半導体素子４とダイパッ
ド部３を接着するダイボンド材、７はリードフレーム１
の半導体素子４搭載面側を覆う封止樹脂をそれぞれ示し
ている。
【００１２】本実施の形態における半導体パッケージの
製造方法を以下に説明する。まず、薄金属板からなるリ
ードフレーム１の少なくとも端子となる部分を、金型を
用いて半導体素子４搭載面側に凸状の半抜き状態に成形
する。本実施の形態では、端子部２及びダイパッド部３
となる部分を半抜き状態に加工した（図１(b) ）。な
お、本実施の形態では、端子部２の形状を矩形とした
が、円形やその他の形状でも良い。また、ダイパッド部
３は半導体素子４よりも小さく形成したが、半導体素子
４と同等または大きく形成しても良い。次に、リードフ
レーム１に半導体素子４を搭載し、半導体素子４の電極
と凸状の端子部２を接続する。本実施の形態では、リー
ドフレーム１のダイパッド部３に、ダイボンド材６を用
いて半導体素子４を固着し、半導体素子４の電極と端子
部２の接続は、金またはアルミ等よりなる金属細線すな
わちワイヤ５を用いたワイヤボンディングにて行った。
その後、樹脂成形金型を用い、リードフレーム１の半導
体素子４搭載面側を封止樹脂７で覆い封止する。さら
に、リードフレーム１の不要部分、ここでは端子部２及
びダイパッド部３以外の部分を機械的手段により分離、
除去し、本実施の形態による半導体パッケージが完成す
る（図１(c)）。ここで、機械的手段とは、図２に示す
ように、押さえ治具９で端子部２及びダイパッド部３を
機械的に保持し（図２(a) ）、リードフレーム１の不要
部分を抜き落とす（図２(b) ）ものである。
【００１３】また、上述の半導体パッケージの製造方法
に加えて、リードフレーム１の端子部２及びダイパッド
部３を半抜き状態に成形する前に、リードフレーム１表
面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれ
らの組み合わせによるめっき皮膜を形成する場合もあ
る。さらに、めっき皮膜が形成されたリードフレーム１
の半導体素子４搭載面側に、耐熱性に優れた樹脂製フィ
ルムをラミネートして設け、リードフレーム１の端子部
２及びダイパッド部３を半抜き状態に成形した後に、リ
ードフレーム１の少なくとも凸状の端子部２上、ここで
は端子部２及びダイパッド部３上に設けられた樹脂製フ
ィルムを除去する場合もある。この樹脂製フィルムは、
後のワイヤボンディング工程や樹脂封止工程での処理に
耐え得る例えば２３０℃程度の耐熱性を有し、且つ封止
樹脂７との密着力が弱いものとし、リードフレーム１の
不要部分の分離、除去を行う際に、封止樹脂７とリード
フレーム１の不要部分の分離を容易にする効果がある。
【００１４】めっき皮膜が形成されたリードフレーム１
の不要部分は、前述の機械的手段（図２）または化学的
手段により分離、除去される。化学的手段とは、図３に
示すように、リードフレーム１の半抜き部分に露出した
母材を選択エッチングするものである。図３において、
１０はめっき皮膜、１１は選択的エッチング部を示して
いる。この方法では、リードフレーム１をめっき皮膜１
０で覆った後に半抜きにするので、母材が露出している
半抜き部分が選択的にエッチングされ、レジスト塗布、
露光及び現像等の写真製版工程を必要とせずに、リード
フレーム１の不要部分が分離、除去される。なお、本実
施の形態による半導体パッケージの端子部２に、金属球
や金属柱をはんだ付けしても良い。
【００１５】以上のように、本実施の形態における半導
体パッケージの製造方法によれば、リードフレーム１の
端子部２は自由な位置に自由な形状で設けることができ
るため、端子数及び配置の制限が従来に比べて大幅に緩
和される。図５に示した従来の半導体パッケージの製造
方法では、端子部はパッケージ周囲に沿って一列しか形
成できなかったが、本実施の形態によれば、端子部２
は、ダイパッド３の周辺に沿って一列及び複数列に配置
することが可能である。さらに、リードフレームの不要
部分の除去を化学的手段によって行う場合にも、写真製
版工程を必要としないため、工程が簡易であり、低コス
トで製造することができる。また、端子部２を半抜き状
態に成形することにより、樹脂成形時に封止樹脂７が端
子部２下面に回り込むことがないため、樹脂バリの発生
がない。このため、従来の樹脂バリ除去工程を省略する
ことができ、生産性が向上する。
【００１６】実施の形態２．本発明の実施の形態２にお
ける半導体パッケージの製造方法を図４を用いて説明す
る。図４(a) は、リードフレームの不要部分を除去する
前の半導体パッケージを示す断面図、図４(b) は完成し
た半導体パッケージを示す断面図、図４(c)は完成した
半導体パッケージの裏面を示す平面図である。図におい
て、１２は、半導体素子４の下部に設けられた電極（図
示せず）とリードフレーム１の端子部２を電気的に接続
する導電性のバンプである。なお、図中、同一、相当部
分には同一符号を付し、説明を省略する。
【００１７】本実施の形態における半導体パッケージの
製造方法を以下に説明する。まず、例えば銅合金よりな
るリードフレーム１の端子部２を、半導体素子４の下部
に位置するように、金型を用いて半導体素子４搭載面側
に凸状の半抜き状態に成形する。次に、リードフレーム
１に半導体素子４を搭載し、半導体素子４の電極と凸状
の端子部２の接続を、はんだ、金または導電性樹脂等よ
りなるバンプ１２を用いたフリップチップボンディング
にて行う。半導体素子４下面の電極とリードフレーム１
の端子部２は、それぞれ対応する位置に配置されてお
り、導電性のバンプ１２を介して電気的及び機械的に接
続される。なお、バンプ１２は、半導体素子４の電極上
または端子部２上のいずれか一方または両方に形成され
ている。その後、リードフレーム１の半導体素子４搭載
面側を封止樹脂７で覆い封止する工程と、リードフレー
ム１の不要部分、ここでは端子部２以外の部分を機械的
手段により除去する工程を上記実施の形態１と同様の方
法で行い、本実施の形態による半導体パッケージが完成
する（図４(b) ）。
【００１８】なお、本実施の形態においても、リードフ
レーム１表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体
またはこれらの組み合わせによるめっき皮膜を形成して
も良い。さらに、めっき皮膜が形成されたリードフレー
ム１の半導体素子４搭載面側に、耐熱性に優れた樹脂製
フィルムをラミネートしても良い。めっき皮膜が形成さ
れたリードフレーム１の不要部分は、上記実施の形態１
と同様に、機械的手段または化学的手段により分離、除
去される。なお、本実施の形態による半導体パッケージ
の端子部２の露出面に、金属球や金属柱を設けても良
い。本実施の形態においても、上記実施の形態１と同様
の効果が得られる。
【００１９】
【発明の効果】以上のように、本発明によれば、リード
フレームの少なくとも端子となる部分を、金型を用いて
半導体素子搭載面側に凸状の半抜き状態に成形し、リー
ドフレームの半導体素子搭載面側を樹脂で覆い封止した
後に、リードフレームの不要部分を分離、除去するよう
にしたので、リードフレームの端子部の配置や端子数に
対する制限が少なくなり、端子部の設計の自由度が高く
なると共に、端子部下面に樹脂バリが発生しないため、
従来の樹脂バリ除去工程を省略することができ、生産性
が向上する効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体パッケ
ージの製造方法を説明する図である。
【図２】 本発明の実施の形態１における半導体パッケ
ージの製造方法を説明する断面図である。
【図３】 本発明の実施の形態１における半導体パッケ
ージの製造方法を説明する断面図である。
【図４】 本発明の実施の形態２における半導体パッケ
ージの製造方法を説明する図である。
【図５】 従来の半導体パッケージの製造方法を説明す
る図である。
【図６】 従来の半導体パッケージ裏面に発生した樹脂
バリを説明する平面図である。
【符号の説明】
１、１１ リードフレーム、２、２２ 端子部、３ ダ
イパッド部、４ 半導体素子、５ ワイヤ、６ ダイボ
ンド材、７ 封止樹脂、８ 樹脂バリ、９ 押さえ治
具、１０ めっき皮膜、１１ 選択的エッチング部、１
２ バンプ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/48 Ｈ０１Ｌ 23/48 Ｖ 23/50 23/50 Ｗ Ｄ Ｂ Ｆターム(参考） 4M105 AA05 BB02 FF01 GG18 4M109 AA01 BA01 CA21 5F044 AA01 GG01 GG03 GG10 5F061 AA01 BA01 CA21 DD12 DD13 DD14 EA03 5F067 AA01 BA08 BC12 DA13 DA14 DA17 DB06 DC11 DE01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの少なくとも端子となる
    部分を、金型を用いて半導体素子搭載面側に凸状の半抜
    き状態に成形する工程、 上記リードフレームに半導体素子を搭載し、上記半導体
    素子の電極と上記凸状の端子部を接続する工程、 上記リードフレームの半導体素子搭載面側を樹脂で覆い
    封止する工程、 上記リードフレームの不要部分を分離、除去する工程を
    備えたことを特徴とする半導体パッケージの製造方法。
  2. 【請求項２】 リードフレーム表面に、Ｎｉ、Ｃｕ、Ａ
    ｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによる
    めっき皮膜を形成する工程、 上記リードフレームの少なくとも端子となる部分を、金
    型を用いて半導体素子搭載面側に凸状の半抜き状態に成
    形する工程、 上記リードフレームに半導体素子を搭載し、上記半導体
    素子の電極と上記凸状の端子部を接続する工程、 上記リードフレームの半導体素子搭載面側を樹脂で覆い
    封止する工程、 上記リードフレームの不要部分を分離、除去する工程を
    備えたことを特徴とする半導体パッケージの製造方法。
  3. 【請求項３】 リードフレーム表面に、Ｎｉ、Ｃｕ、Ａ
    ｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによる
    めっき皮膜を形成する工程、 上記リードフレームの半導体素子搭載面側に、耐熱性に
    優れた樹脂製フィルムを設ける工程、 上記リードフレームの少なくとも端子となる部分を、金
    型を用いて半導体素子搭載面側に凸状の半抜き状態に成
    形する工程、 上記リードフレームの少なくとも上記凸状の端子部上に
    設けられた上記樹脂製フィルムを除去する工程、 上記リードフレームに半導体素子を搭載し、上記半導体
    素子の電極と上記凸状の端子部を接続する工程、 上記リードフレームの半導体素子搭載面側を樹脂で覆い
    封止する工程、 上記リードフレームの不要部分を分離、除去する工程を
    備えたことを特徴とする半導体パッケージの製造方法。
  4. 【請求項４】 リードフレームの不要部分は、機械的手
    段により分離、除去されることを特徴とする請求項１〜
    請求項３のいずれか一項に記載の半導体パッケージの製
    造方法。
  5. 【請求項５】 リードフレームの不要部分は、化学的手
    段により分離、除去されることを特徴とする請求項２ま
    たは請求項３に記載の半導体パッケージの製造方法。
  6. 【請求項６】 半導体素子の電極と端子部の接続は、金
    またはアルミ等よりなる金属細線を用いたワイヤボンデ
    ィングにて行うことを特徴とする請求項１〜請求項５の
    いずれか一項に記載の半導体パッケージの製造方法。
  7. 【請求項７】 半導体素子の電極と端子部の接続は、は
    んだ、金または導電性樹脂等よりなるバンプを用いたフ
    リップチップボンディングにて行うことを特徴とする請
    求項１〜請求項５のいずれか一項に記載の半導体パッケ
    ージの製造方法。
  8. 【請求項８】 請求項１〜請求項７のいずれか一項に記
    載の半導体パッケージの製造方法を用いて作成され、リ
    ードフレーム上に搭載された半導体素子、上記半導体素
    子の電極と上記リードフレームの端子部を電気的に接続
    するワイヤまたはバンプ、上記リードフレームの上記半
    導体素子搭載面側を覆う封止樹脂を備えたことを特徴と
    する半導体パッケージ。
  9. 【請求項９】 リードフレームの端子部は、半導体素子
    搭載部の周辺に沿って複数列に配置されていることを特
    徴とする請求項８記載の半導体パッケージ。
  10. 【請求項１０】 リードフレームは、銅合金よりなるこ
    とを特徴とする請求項８または請求項９に記載の半導体
    パッケージ。
JP26329198A 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法 Expired - Fee Related JP4030200B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26329198A JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法
US09/261,488 US6358778B1 (en) 1998-09-17 1999-03-03 Semiconductor package comprising lead frame with punched parts for terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26329198A JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2000100843A true JP2000100843A (ja) 2000-04-07
JP2000100843A5 JP2000100843A5 (ja) 2005-10-27
JP4030200B2 JP4030200B2 (ja) 2008-01-09

Family

ID=17387441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26329198A Expired - Fee Related JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US6358778B1 (ja)
JP (1) JP4030200B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
KR100595094B1 (ko) * 1999-12-27 2006-07-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007335702A (ja) * 2006-06-16 2007-12-27 Apic Yamada Corp 転写基板の製造方法
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
JP4685356B2 (ja) * 2002-04-19 2011-05-18 旭化成エレクトロニクス株式会社 磁電変換素子及びその製造方法
JP2011187742A (ja) * 2010-03-09 2011-09-22 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板及びその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6689640B1 (en) * 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
TW520076U (en) * 2001-12-28 2003-02-01 Amkor Technology Taiwan Ltd Improved design of IC leadframe
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
JP4316558B2 (ja) * 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
US7948066B2 (en) * 2007-12-26 2011-05-24 Stats Chippac Ltd. Integrated circuit package system with lead locking structure
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US10075108B2 (en) * 2014-08-08 2018-09-11 Johnson Electric S.A. Integrated circuit, motor component and application device having the motor component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69028378T2 (de) * 1989-12-12 1997-03-06 Sumitomo Spec Metals Verfahren zur Herstellung eines wärmeleitenden Mischmaterial
JPH03263359A (ja) * 1990-03-13 1991-11-22 Nec Corp モールドフラットパッケージ
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
JPH05259357A (ja) * 1992-03-10 1993-10-08 Mitsui High Tec Inc フラットパッケージ半導体装置用リードフレーム
JPH08139259A (ja) 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6034423A (en) * 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
JP2001077266A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595094B1 (ko) * 1999-12-27 2006-07-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7160759B2 (en) 2001-12-14 2007-01-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US7507606B2 (en) 2001-12-14 2009-03-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP4685356B2 (ja) * 2002-04-19 2011-05-18 旭化成エレクトロニクス株式会社 磁電変換素子及びその製造方法
JP2007335702A (ja) * 2006-06-16 2007-12-27 Apic Yamada Corp 転写基板の製造方法
JP4719630B2 (ja) * 2006-06-16 2011-07-06 アピックヤマダ株式会社 転写基板の製造方法
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
JP2011187742A (ja) * 2010-03-09 2011-09-22 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板及びその製造方法
KR101307030B1 (ko) * 2010-03-09 2013-09-11 스미토모 긴조쿠 고잔 가부시키가이샤 반도체 소자 탑재용 기판 및 그 제조 방법
TWI500122B (zh) * 2010-03-09 2015-09-11 Sh Materials Co Ltd 半導體元件搭載用基板及其製造方法

Also Published As

Publication number Publication date
US6358778B1 (en) 2002-03-19
JP4030200B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7247526B1 (en) Process for fabricating an integrated circuit package
JP3420057B2 (ja) 樹脂封止型半導体装置
JP3780122B2 (ja) 半導体装置の製造方法
JP3521758B2 (ja) 半導体装置の製造方法
US6946324B1 (en) Process for fabricating a leadless plastic chip carrier
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US7226811B1 (en) Process for fabricating a leadless plastic chip carrier
US7482690B1 (en) Electronic components such as thin array plastic packages and process for fabricating same
JP4032063B2 (ja) 半導体装置の製造方法
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
EP1921674A1 (en) Semiconductor device and method for manufacturing same
US7232755B1 (en) Process for fabricating pad frame and integrated circuit package
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
KR20060042872A (ko) 반도체장치의 실장 방법
US8384205B2 (en) Electronic device package and method of manufacture
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
CN111199924A (zh) 半导体封装结构及其制作方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050901

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees