JP4316558B2 - 有機発光表示装置 - Google Patents

有機発光表示装置 Download PDF

Info

Publication number
JP4316558B2
JP4316558B2 JP2005339510A JP2005339510A JP4316558B2 JP 4316558 B2 JP4316558 B2 JP 4316558B2 JP 2005339510 A JP2005339510 A JP 2005339510A JP 2005339510 A JP2005339510 A JP 2005339510A JP 4316558 B2 JP4316558 B2 JP 4316558B2
Authority
JP
Japan
Prior art keywords
conductive substrate
thin film
film transistor
insulating layer
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005339510A
Other languages
English (en)
Other versions
JP2007011256A (ja
Inventor
在 景 鄭
在 本 具
鉉 秀 申
世 烈 權
然 坤 牟
金 男 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050056540A external-priority patent/KR100703473B1/ko
Priority claimed from KR1020050063846A external-priority patent/KR100722094B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007011256A publication Critical patent/JP2007011256A/ja
Application granted granted Critical
Publication of JP4316558B2 publication Critical patent/JP4316558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Description

本発明は有機発光装置に関し、より具体的には、基板に偶然に印加される電圧、静電気及び外力による薄膜トランジスターの特性低下を防止することができる有機発光表示装置に関する。
一般に、伝導性基板、特に、ステンレススチール（ＳＵＳ）、またはチタンなどを利用して形成された伝導性薄膜上に薄膜トランジスターを具現するためには、伝導性薄膜と薄膜トランジスターの間に絶縁可能な層であるバッファー層が必要である。このように、バッファー層が具備された伝導性薄膜上に形成された薄膜トランジスター（ＳＯＩ：ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）は、類似の電気的及び構造的特性を持つようになる。
この時、薄膜トランジスターを構成する半導体層は、非晶質シリコン層を低温加熱して結晶化するか、エキシマレーザー結晶化（ＥＬＡ： Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）したポリシリコン（ＬＴＰＳ：ｌｏｗ ｔｅｍｐａｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ）を利用する。
しかし、低温ポリシリコンを利用して形成された半導体層を具備した薄膜トランジスターが形成された伝導性基板に外力が作用する時、薄膜トランジスターの素子特性が低下されることがあり得る。より具体的には、伝導性基板に引っ張り応力（ｔｅｎｓｉｌｅ）が印加されれば薄膜トランジスターのドレイン電流量が増加し、伝導性基板に圧縮応力（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）が印加されれば薄膜トランジスターのドレイン電流量が減少する。
このように、伝導性基板を曲げる時に発生する引っ張り応力または圧縮応力によって薄膜トランジスターのドレイン電流量が変化することで、平板表示装置の素子特性、漏洩電流と移動度、画素の明るさ、対比比などが変化される。これによって、ディスプレイの性能が低下されるという問題点を持つ。
また、従来の薄膜トランジスター基板の構造において、伝導性基板に意図しない電圧が印加されたり静電気などによって伝導性薄膜に予想できない電荷が蓄積されたような場合には、薄膜トランジスターの初期設計の時に提案されたしきい値電圧が基準設計値と異なって変化するため、回路のチューニングがうまくできなくなるという問題点を持っている。
以下では図面を参照して従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を具体的に説明する。
図１は、従来の技術による薄膜トランジスターのゲートバイアス印加によるドレイン電流の特性変化を現すグラフである。
図１を参照すれば、Ｘ軸は薄膜トランジスターに印加されるゲートバイアス電圧を現し、Ｙ軸は薄膜トランジスターに印加されるゲートバイエスによるドレイン電流の変化を現す。
このグラフに現れたところによれば、伝導性基板に印加されるゲートバイアス電圧が大きくなるほどしきい値電圧の移動量（ｓｈｉｆｔ）が増加されるということが分かる。
このように、薄膜トランジスター基板のしきい値電圧が基準設計値と違うように変化する場合には、薄膜トランジスターを利用したディスプレイ上に表示される各色相をＸ、Ｙ値で表示した色座標、階調及び明暗などが変化し得るという問題点を持つ。
一方、従来の平板表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献１ないし４がある。
特開２００４−２４６３５１号公報 特開２００４−２１４２８１号公報 特開２００４−０４８００５号公報 特開２００４−２８００３４号公報
本発明は、前記従来の問題点を解消するために導出された発明であり、その目的は、伝導性基板に外力が加わって発生してしまう薄膜トランジスターの特性低下を防止することができる基板を用いて偶然に印加される電圧や静電気などによって起こるしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供することである。
前記目的を果たすために、本発明の一側面によれば、本発明の有機発光表示装置は、ステンレスまたはチタンよりなるフレキシブルな伝導性基板と、前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、前記伝導性基板上に形成される少なくとも一つの絶縁層と、前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、前記基板露出部に連結されて前記伝導性基板に、前記薄膜トランジスターがＰＭＯＳトランジスターの場合は負（−）のバックバイアス電圧を印加し、前記薄膜トランジスターがＮＭＯＳトランジスターの場合は正（＋）のバックバイアス電圧を印加するシステム制御部と、を含む。
以上説明したように、本発明によれば、伝導性基板に外力が加えられた場合に発生する薄膜トランジスターの特性低下を防止することができ、基板に偶然に印加される電圧と静電気などによってしきい値電圧の変動を防止することができる。
以下では、本発明の実施形態を図面を参照てして具体的に説明する。
図２は本発明の第１実施形態による平板表示装置の概略的な側断面図である。
図２を参照すれば、平板表示装置２０は、伝導性基板２１、第１絶縁層２５、半導体層２６、第２絶縁層２７、ゲート電極２８、第３絶縁層２９及びソース／ドレイン電極２９ａ、２９ｂを含む。
また、平板表示装置２０は伝導性基板２１の下面に形成される第４絶縁層２２と、少なくとも部分的に伝導性基板２１を露出させるように第１、第３及び第４絶縁層２５、２９、２２の中で少なくとも一層の一領域をとり除いて形成された接地部２３と、金属配線２４をさらに含む。
具体的には、第１絶縁層２５は伝導性基板２１上に形成され、バッファー層の役割を遂行する。この時、伝導性基板２１はステンレススチール（ＳＵＳ）またはチタンなどを利用して形成されるが、フレキシブルな薄膜形態に形成されることが一番望ましい。
半導体層２６は第１絶縁層２５上に形成され、この半導体層２６は伝導性基板２１上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。
半導体層２６はシリコン及び有機物質などに形成されることができる。半導体層２６上には第２絶縁層２７が形成され、第２絶縁層２７上にはゲート電極２８が形成される。
本実施形態では第２絶縁層２７とゲート電極２８が同時にパターニングされることで、図示するように、ゲート電極２８と第２絶縁層２７がゲート領域として半導体層２６のチャンネル領域（図示せず）上部に形成されることになる。
第３絶縁層２９は第１絶縁層２５とゲート電極２８上に形成され、第３絶縁層２９には複数のコンタクトホール（図示せず）が形成される。
ソースまたはドレイン電極２９ａ、２９ｂは第３絶縁層２９上に形成され、第３絶縁層２９に形成されたコンタクトホールを通じて半導体層２６と電気的に連結されるように形成される。
第４絶縁層２２は伝導性基板２１の下面に形成され、外部から印加されるノイズ及び不純物などが伝導性基板２１側に流入されることを防止することができる。第１ないし第４絶縁層２５、２７、２９、２２は酸化膜または窒化膜などで形成されるが、これに制限されない。
一方、接地部２３は伝導性基板２１の下面に形成された第４絶縁層２２の一領域を部分的に取り除くことで形成され、その形成位置は制限されない。また、接地部２３には金属配線２４が連結されるが、接地部２３に金属配線２４を連結することで、伝導性基板２１に意図しない電圧または静電気などによって発生された充電された電荷を外部に排出することができる。
この金属配線２４は、たとえば金、銀、アルミニウム、銅などの伝導性を有する金属、及びさまざまな伝導性の合金を使用することができる。金属配線２４は多様な方法、たとえば、半田付け工程を通じて接地部２３に連結される。また、金属配線２４は所定幅を持つ帯形状またはライン形状などで形成されるが、これらに制限されない。
図３は、図２の接地部が形成される位置を図した平面図であり、図４は図２の接地部が形成される位置を図した他の平面図である。
図３及び図４を参照すれば、本有機発光表示装置８０は伝導性基板２１上に形成された画像表示領域８１とパッド部８２、及び接地部２３を含む。
一般に、画像表示領域８１には薄膜トランジスター（図示せず）及び発光素子（図示せず）などが形成されており、パッド部８２には端子部（図示せず）などが形成されている。発光素子（図示せず）は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細な開示及びそれに対する具体的な説明は略する。
図３には伝導性基板２１の角領域に接地部２３が形成されるが、具体的にはパッド部８２上に形成されている。接地部２３には金属配線２４が連結されており、この金属配線２４は伝導性基板２１上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
前述した実施形態では接地部２３が伝導性基板２１の角領域や一側端部の中央領域に形成されているが、接地部２３の形成位置はこれに限定されない。ただし、画像表示領域８１に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
図４には伝導性基板２１の一側端部の中央領域に形成されるが、具体的には画像表示領域８１の上端中央領域に形成されている。前述したように、接地部２３には金属配線２４が連結されており、この金属配線２４は伝導性基板２１上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
図５は本発明の第２実施形態による平板表示装置の概略的な側断面図である。
図５を参照すれば、平板表示装置３０は伝導性基板３１、第１絶縁層３５、半導体層３６、第２絶縁層３７、ゲート電極３８、第３絶縁層３９及びソース／ドレイン電極３９ａ、３９ｂを含む。
また、本平板表示装置３０は伝導性基板３１の下面に形成される第４絶縁層３２と、少なくとも部分的に伝導性基板３１を接地させる接地部３３と、金属配線３４をさらに含む。説明の重複を避けるため、前記第１実施形態と同じ構成要素である第１絶縁層３５、半導体層３６、第２絶縁層３７、ゲート電極３８、第３絶縁層３９、ソース／ドレイン電極３９ａ、３９ｂ、第４絶縁層３２及び金属配線３４に対する具体的な説明は略する。
一方、接地部３３は伝導性基板３１の上面に形成された第１、第３絶縁層３５、３９の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。接地部３３には金属配線３４が連結されるが、接地部３３に金属配線３４を連結することで、伝導性基板３１に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
図６は、本発明の第３実施形態による平板表示装置の概略的な側断面図である。
図６を参照すれば、平板表示装置４０は伝導性基板４１、第１絶縁層４６、半導体層４７、第２絶縁層４８、ゲート電極４９、第３絶縁層５０及びソース／ドレイン電極５１ａ、５１ｂを含む。また、本平板表示装置５０は伝導性基板４１の下面に形成される第４絶縁層４２と、少なくとも部分的に伝導性基板４１を接地させる第１接地部４３と第２接地部４４、金属配線４５をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
本発明の特徴的な構成要素である第１接地部４３と第２接地部４４は伝導性基板４１の上面に形成された第１、第３及び第４絶縁層４６、５０、４２の一領域を部分的に取り除くことで形成されるが、その形成位置には制限を受けない。
第１接地部４３または第２接地部４４には金属配線４５が連結されるが、本実施形態では第１接地部４３に金属配線４５を連結することで、伝導性基板４１に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。本実施形態では金属配線４５を第１接地部４３に形成したが、金属配線４５を第２接地部４４に連結することができることは勿論である。
図７は本発明の第４実施形態による平板表示装置の概略的な側断面図である。
図７を参照すれば、平板表示装置６０は伝導性基板６１、第１絶縁層６４、半導体層６５、第２絶縁層６６、ゲート電極６７、第３絶縁層６８及びソース／ドレイン電極６９ａ、６９ｂを含む。また、本平板表示装置６０は少なくとも部分的に伝導性基板６１を接地させる接地部６２と、金属配線６３をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
一方、接地部６２は伝導性基板６１の上面に形成された第１、第３絶縁層６４、６８の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
接地部６２には金属配線６３が連結されるが、接地部６２に金属配線６３を連結することで、伝導性基板６１に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
図８を参照すれば、平板表示装置７０は伝導性基板７１、ゲート電極７２、ゲート絶縁層７３、半導体層７６、ソース／ドレイン電極７７ａ、７７ｂを含む。また、本平板表示装置７０は少なくとも部分的に伝導性基板７１を接地させる接地部７４と金属配線７５をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
平板表示装置７０の構造を簡単に説明すれば、伝導性基板７１上にはゲート電極７２が形成される。ゲート電極７２と伝導性基板７１上にはゲート絶縁層７３が形成され、ゲート絶縁層７３上にはゲート電極７２が中央に位置するように半導体層７６が形成される。半導体層７６上にはゲート電極７２と対応する部分を除いた部分にソース／ドレイン電極７７ａ、７７ｂが形成される。
一方、接地部７４は伝導性基板７１の上面に形成されたゲート絶縁層７３の一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
接地部７４には金属配線７５が連結されるが、接地部７４に金属配線７５を連結することで、伝導性基板７１に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
図９は本発明の他の側面による第１実施形態による平板表示装置の概略的な側断面図である。
図９を参照すれば、平板表示装置１００は薄膜トランジスター１８０、基板露出部１０１、第１絶縁層１２０、第２絶縁層１４０、第３絶縁層１６０、システム制御部１０３及びコントローラー１０４を含む。薄膜トランジスター１８０は伝導性基板１１０上に形成され、半導体層１３０、ゲート電極１５０、ソース／ドレイン電極１７０ａ、１７０ｂを含む。
基板露出部１０１は伝導性基板１１０を少なくとも部分的に露出させるために第１及び第３ 絶縁層１２０、１６０の一領域をとり除いて形成される。
システム制御部１０３は伝導性基板１１０にバックバイアス電圧を印加するために形成され、システム制御部１０３と基板露出部１０１を電気的に連結するためにはこれらの間に連結配線１０２が形成される。
具体的には、薄膜トランジスター１８０の第１絶縁層１２０は伝導性基板１１０上に形成され、 バッファー層の役割を遂行する。この時、伝導性基板１１０はステンレススチールまたはチタンなどを利用して形成されるが、フレキシブル可能な薄膜形態に形成されることが一番望ましい。
半導体層１３０は第１絶縁層１２０上に形成され、この半導体層１３０は伝導性基板１００上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。また、半導体層１３０はシリコン及び有機物質などで形成されることができる。
半導体層１３０上には第２絶縁層１４０が形成され、第２絶縁層１４０上にはゲート電極１５０が形成される。本実施形態では第２絶縁層１４０とゲート電極１５０が同時にパターニングされることができ、図示されたように、ゲート電極１５０と第２絶縁層１４０は半導体層１３０のチャンネル領域上部に形成されることができる。
第３絶縁層１６０は第１絶縁層１２０とゲート電極１５０上に形成され、第３絶縁層１６０には複数のコンタクトホール（図示せず）が形成される。ソースまたはドレイン電極１７０ａ、１７０ｂは第３絶縁層１６０に形成されたコンタクトホールを通じて半導体層１３０と電気的に連結されるように第３絶縁層１６０上に形成される。第１ないし第３絶縁層１２０、１４０、１６０は酸化膜または窒化膜などで形成されるが、これらに制限されない。
基板露出部１０１は伝導性基板１１０を露出させるために第１及び３絶縁層１２０、１６０の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
一方、伝導性基板１１０には基板露出部１０１に連結されたシステム制御部１０３が形成される。システム制御部１０３は伝導性基板１１０上に形成された薄膜トランジスター１８０がＰＭＯＳ型の場合、負（−）バックバイアス電圧を印加し、ＮＭＯＳ型薄膜トランジスター１８０の場合、正（＋）バックバイアス電圧を印加する。
システム制御部１０３は伝導性基板１１０に印加されるバックバイアス電圧を調節することができるコントローラー１０４を含む。コントローラー１０４は伝導性基板１１０に印加されるバックバイアス（ｂａｃｋ ｂｉａｓ）電圧、特に、ＰＭＯＳ薄膜トランジスター１８０の場合、負（−）バックバイアス電圧を調節することができ、ＮＭＯＳ薄膜トランジスター１８０の場合、特に、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板１１０に外力が作用する時発生する応力による薄膜トランジスター１８０の素子特性などを調節することができる。
より具体的には、薄膜トランジスターの１８０の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。
基板露出部１０１とシステム制御部１０３の間にはこれらを電気的に連結する連結配線１７０が形成される。連結配線１０２は多様な方法（例えば、半田付け工程）を通じて基板露出部１０１とシステム制御部１０３を連結する。連結配線１０２は所定幅を持つ帯形状、ライン形状及びワイヤなどで形成されるが、これらに制限されない。
図１０は図９のシステム制御部と連結される位置を示した有機発光表示装置の概略的な平面図であり、図１１は図９のシステム制御部と連結される位置を示した他の有機発光表示装置の概略的な平面図である。
図１０及び図１１を参照すれば、本平板表示装置６００は伝導性基板１１０上に形成された画像表示領域６１０とパッド部６２０、基板露出部１０１、システム制御部１０３、コントローラー１０４及び連結配線１０２を含む。
一般に、画像表示領域６１０には薄膜トランジスター（図示せず）及び発光素子（図示せず）などが形成されており、パッド部６２０には端子部などが形成されている。発光素子（図示せず）は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細的な開示及びそれに対する具体的な説明は略する。
図１０には伝導性基板１１０の角領域にバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスターの場合、負（−）バックバイアス電圧、ＮＭＯＳ型薄膜トランジスターの場合、正（＋）バックバイアス電圧を印加するための基板露出部１０１に連結されるシステム制御部１０３が形成され、基板露出部１０１は形成位置に制限を受けない。
システム制御部１０３は伝導性基板１１０に印加されるバックバイアス電圧を調節することができるコントローラー１０４を含む。
コントローラー１０４は伝導性基板１１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスターの場合、負（−）バックバイアス電圧、ＮＭＯＳ型薄膜トランジスターの場合、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板１１０を曲げる時発生される応力による薄膜トランジスター素子特性などを制御することができる。基板露出部１０１とシステム制御部１０３の間にはこれらを電気的に連結する連結配線１０２が形成される。
図１１には伝導性基板１１０の一側端部の中央領域に形成されるが、具体的には画像表示領域６１０の上端中央領域に形成されている。前述したように、基板露出部１０１と連結されたシステム制御部１０３、システム制御部１０３と基板露出部１０１の間を電気的に連結する連結配線１０２が形成される。
システム制御部１０３には伝導性基板１１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスターの場合、負（−）バックバイアス電圧、ＮＭＯＳ型薄膜トランジスターの場合、正（＋）バックバイアス電圧を調節することができるコントローラー１０４を含む。
伝導性基板１１０に印加されるバックバイアス電圧を調節することができることによって、伝導性基板１１０に外力が作用する時発生される応力による薄膜トランジスター（図示せず）素子特性の低下を防止することができる。
前記実施形態ではシステム端子１０３が伝導性基板１１０の角領域や一側端部の中央領域に形成されているが、システム端子１０３の形成位置はこれに限定されず、ただし、画像表示領域６１０に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
図１２は本発明の他の側面の第２実施形態による平板表示装置の概略的な側断面図である。
図１２を参照すれば、平板表示装置２００は薄膜トランジスター２９０、基板露出部２０１、第１絶縁層２２０、第２絶縁層２５０、第３絶縁層２７０、第４絶縁層２３０、システム制御部２０３及びコントローラー２０４を含む。
薄膜トランジスター２９０は伝導性基板２１０上に形成され、半導体層２４０、ゲート電極２６０及びソース／ドレイン電極２８０ａ、２８０ｂを含む。また、本薄膜トランジスター２９０は伝導性基板２１０の下面に形成される第４絶縁層２３０及び連結配線２０２をさらに含む。
第４絶縁層２３０は伝導性基板２１０の下面に形成されるが、外部から印加されるノイズ及び不純物などが伝導性基板２１０に流入されることを防止することができる。説明の重複を避けるために、前記第１実施形態と同じ構成要素である第１絶縁層２２０、半導体層２４０、第２絶縁層２５０、ゲート電極２６０、第３絶縁層２７０、ソース／ドレイン電極２８０ａ、２８０ｂ及び連結配線２０２に対する具体的な説明は略する。
基板露出部２０１は伝導性基板２１０を少なくとも部分的に露出させるために第１及び第３絶縁層２２０、２７０の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
一方、伝導性基板２１０には基板露出部２０１と連結されたシステム制御部２０３が形成される。システム制御部２０３は伝導性基板２１０上に形成された薄膜トランジスター２９０がＰＭＯＳ型の場合、負（−）バックバイアス電圧を印加し、ＮＭＯＳ型薄膜トランジスター２９０の場合、正（＋）バックバイアス電圧を印加する。
システム制御部２０３は伝導性基板２１０に印加されるバックバイアス電圧を調節することができるコントローラー２０４を含む。コントローラー２０４は伝導性基板２１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスター２９０の場合、負（−）バックバイアス電圧を調節することができ、ＮＭＯＳ型薄膜トランジスター２９０の場合、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板２１０に外力が作用する時発生する応力による薄膜トランジスター２９０の素子特性などを調節することができる。より具体的には、薄膜トランジスターの２９０の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。また、基板露出部２０１とシステム制御部２０３の間にはこれらを電気的に連結する連結配線２０２が形成される。
図１３は本発明の他の側面の第３実施形態による平板表示装置の概略的な側断面図である。
図１３を参照すれば、平板表示装置３００は薄膜トランジスター３９０、基板露出部３０１、第１絶縁層３３０、第２絶縁層３５０、第３絶縁層３２０、第４絶縁層３２０、システム制御部３０３及びコントローラー３０４を含む。
薄膜トランジスター３９０は伝導性基板３１０上に形成され、半導体層３４０、ゲート電極３６０及びソース／ドレイン電極３８０ａ、３８０ｂを含む。また、本薄膜トランジスター３９０は伝導性基板３１０の下面に形成される第４絶縁層３７０及び連結配線３０２をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
基板露出部３０１は伝導性基板３１０を少なくとも部分的に露出させるために第１及び第３絶縁層３３０、３７０の一領域をとり除いて形成され、その形成位置には制限を受けない。
一方、伝導性基板３１０には基板露出部３０１と連結されたシステム制御部３０３が形成される。システム制御部３０３は伝導性基板３１０上に形成された薄膜トランジスター３９０がＰＭＯＳ型の場合、負（−）バックバイアス電圧を印加し、ＮＭＯＳ型薄膜トランジスター３９０の場合、正（＋）バックバイアス電圧を印加する。
システム制御部３０３は伝導性基板３１０に印加されるバックバイアス電圧を調節することができるコントローラー３０３を含む。コントローラー３０４は伝導性基板３１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスター３９０の場合、負（−）バックバイアス電圧を調節することができ、ＮＭＯＳ型薄膜トランジスター３９０の場合、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板３１０に外力が作用する時発生する応力による薄膜トランジスター３９０の素子特性などを制御することができる。より具体的には、薄膜トランジスターの３９０の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部３０１とシステム制御部３０３の間にはこれらを電気的に連結する連結配線３０２が形成される。
図１４は本発明の他の側面の第４実施形態による平板表示装置の概略的な側断面図である。
図１４を参照すれば、平板表示装置４００は薄膜トランジスター４９０、第１基板露出部４０１、第２基板露出部４０２、第１絶縁層４２０、第２絶縁層４５０、第３絶縁層４７０、システム制御部４０４及びコントローラー４０５を含む。
薄膜トランジスター４９０は可撓性を持つ伝導性基板４１０上に形成されて半導体層４４０、ゲート電極４６０及びソース／ドレイン電極４８０ａ、４８０ｂを含む。また、本薄膜トランジスター４９０は可撓性を持つ伝導性基板４１０の下面に形成される第４絶縁層４３０及び連結配線４０３をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
第１基板露出部４０１と第２基板露出部４０２は伝導性基板４１０を少なくとも部分的に露出させるために第１、３、及び４絶縁層４２０、４７０、４３０の一領域をとり除いて形成され、その形成位置には制限を受けない。
一方、伝導性基板４１０には基板露出部４０１と連結されたシステム制御部４０４が形成される。システム制御部４０４は伝導性基板４１０上に形成された薄膜トランジスター４９０がＰＭＯＳ型の場合、負（−）バックバイアス電圧を印加し、ＮＭＯＳ型薄膜トランジスター４９０の場合、正（＋）バックバイアス電圧を印加する。
システム制御部４０４は伝導性基板４１０に印加されるバックバイアス電圧を調節することができるコントローラー４０５を含む。コントローラー４０５は伝導性基板４１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスター４９０の場合、負（−）バックバイアス電圧を調節することができ、ＮＭＯＳ型薄膜トランジスター４９０の場合、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板４１０に外力が作用する時発生する応力による薄膜トランジスター４９０素子特性などを調節することができる。より具体的に、薄膜トランジスターの４９０の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部４０１とシステム制御部４０４の間にはこれらを電気的に連結する連結配線４０３が形成される。
本実施形態では連結配線４０３を第１基板露出部４０１に形成したが、連結配線４０３を第２基板露出部４０２に連結できることは勿論である。
図１５は本発明の他の側面の第５実施形態による平板表示装置の概略的な側断面図である。
図１５を参照すれば、平板表示装置５００は薄膜トランジスター５６０、基板露出部５０１、システム制御部５０３及びコントローラー５０４を含む。薄膜トランジスター５６０はゲート電極５２０、半導体層５４０、及びソース／ドレイン電極５５０ａ、５５０ｂを含む。また、本薄膜トランジスター５６０は伝導性基板５１０に連結配線５０２をさらに含む。説明の重複を避けるため、前記第１実施形態と同じ構成要素であるゲート電極５２０、半導体層５４０、ソース及びドレイン電極５５０ａ、５５０ｂ、及び連結配線５０２に対する具体的な説明は略する。
基板露出部５０１は伝導性基板５１０を少なくとも部分的に露出させるためにゲート絶縁層５３０の一領域をとり除いて形成され、その形成位置には制限を受けない。
一方、伝導性基板５１０には基板露出部５０１と連結されたシステム制御部５０３が形成される。
システム制御部５０３は伝導性基板５１０上に形成された薄膜トランジスター５６０がＰＭＯＳ型の場合、負（−）バックバイアス電圧を印加し、ＮＭＯＳ型薄膜トランジスター５６０の場合、正（＋）バックバイアス電圧を印加する。
システム制御部５０３は伝導性基板５１０に印加されるバックバイアス電圧を調節することができるコントローラー５０４を含む。コントローラー５０４は伝導性基板５１０に印加されるバックバイアス電圧、特に、ＰＭＯＳ型薄膜トランジスター５６０の場合、負（−）バックバイアス電圧を調節することができ、ＮＭＯＳ型薄膜トランジスター５６０の場合、正（＋）バックバイアス電圧を調節することができ、これによって、伝導性基板５１０に外力が作用する時発生する応力による薄膜トランジスター５６０の素子特性などを調節することができる。より具体的には、薄膜トランジスターの５６０の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部５０１とシステム制御部５０４の間にはこれらを電気的に連結する連結配線５０２が形成される。
図１６及び図１７は本発明の他の側面による薄膜トランジスターの特性を現したグラフである。
図１６を参照すれば、Ｘ軸は伝導性基板に印加されるバックバイアス電圧を現し、Ｙ軸は伝導性基板上に形成されたＰＭＯＳ型の低温ポリシリコン薄膜トランジスター素子の移動度と漏洩電流を現す。このグラフに現れたように、伝導性基板に正（−）バックバイアスを印加した場合には薄膜トランジスター素子の漏洩電流が増加され、移動度が減少されて薄膜トランジスターの動作特性が弱化される。
これと反対に、伝導性基板に負（−）バックバイアス電圧を印加した場合に薄膜トランジスター素子の漏洩電流は減少され、移動度が増加されるので、動作特性が向上する。例えば、伝導性基板に−１０Ｖのバックバイアス電圧を印加する場合、漏洩電流は１．１×１０−１２Ａで、移動度は１２．１５ｃｍ２／Ｖｓｅｃである。
一方、伝導性基板に１０Ｖのバックバイアス電圧を印加する場合、漏洩電流は１．３５×１０−１２Ａで、移動度は１１．９５ｃｍ２／Ｖｓｅｃである。そして、伝導性基板に−１５Ｖの負（−）バックバイアス電圧を印加する場合、漏洩電流は１．０×１０−１２Ａで、移動度は１２．２５ｃｍ２／Ｖｓｅｃである。
実験結果によれば、ＰＭＯＳ型薄膜トランジスターの場合、伝導性基板に正（＋）バックバイアス電圧を印加する場合に比べて負（−）バックバイアス電圧を印加する場合が漏洩電流及び移動度の面で動作特性がさらに良い。特に、負（−）バックバイアス電圧が大きくなるほど動作特性がさらに向上する。
図１７を参照すれば、Ｘ軸は伝導性基板上に印加されるバックバイアス電圧を現し、Ｙ軸は伝導性基板上に形成されたＰＭＯＳ型低温ポリシリコン薄膜トランジスター素子のしきい値電圧とエススロップ（ｓ・ｓｌｏｐｅ）を現す。このグラフによれば、伝導性基板に正（＋）バックバイアスを印加した場合にはしきい値電圧が減少されて薄膜トランジスターの動作特性が弱化される。
これと反対に、伝導性基板に負（−）電圧を印加した場合にしきい値電圧は増加される。
また、伝導性基板にバックバイアス電圧の絶対値が大きいほどエススロップ（ｓ・ｓｌｏｐｅ）は増加される。例えば、伝導性基板に−１０Ｖのバックバイアス電圧を印加する場合に、しきい値電圧は−７．０Ｖである。一方、伝導性基板に１０Ｖのバックバイアス電圧を印加する場合に、しきい値電圧は−８．２Ｖである。
また、伝導性基板に絶対値が５Ｖ（−５Ｖ、５Ｖ）であるバックバイアス電圧が印加される場合、エススロップは１．２４Ｖ／ｄｅｃである。一方、伝導性基板に絶対値が１５Ｖ（−１５Ｖ、１５Ｖ）であるバックバイアス電圧が印加される場合に、エススロップは１．３０Ｖ／ｄｅｃである。
実験結果によれば、ＰＭＯＳ型薄膜トランジスターで伝導性基板に正（＋）バックバイアス電圧を印加する場合に比べ、負（−）バックバイアス電圧が印加される場合、しきい値電圧の動作特性がさらに向上する。また、伝導性基板に絶対値が小さいバックバイアス電圧を印加する場合に比べ、絶対値が大きいバックバイアス電圧が印加される場合エススロップの動作特性がさらに向上する。
前記実施形態では、ＰＭＯＳ型薄膜トランジスターで伝導性基板に正（＋）バックバイアス電圧を印加する場合を詳しく説明したが、ＮＭＯＳ型薄膜トランジスターで伝導性基板に負（−）バックバイアス電圧を印加することができることは勿論である。
上述したように、本発明の技術思想は前記望ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのもので、その制限のためではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を表したグラフである。 本発明の第１実施形態による平板表示装置の概略的な側断面図である。 図２の接地部が形成される位置を図示した平面図である。 図２の接地部が形成される位置を図示した他の平面図である。 本発明の第２実施形態による平板表示装置の概略的な側断面図である。 本発明の第３実施形態による平板表示装置の概略的な側断面図である。 本発明の第４実施形態による平板表示装置の概略的な側断面図である。 本発明の第５実施形態による平板表示装置の概略的な側断面図である。 本発明の他の側面の第１実施形態による平板表示装置の概略的な側断面図である。 図９のシステム制御部と連結される位置を図示した有機発光表示装置の概略的な平面図である。 図９のシステム制御部と連結される位置を図示した他の有機発光表示装置の概略的な平面図である。 本発明の他の側面の第２実施形態による平板表示装置の概略的な側断面図である。 本発明の他の側面の第３実施形態による平板表示装置の概略的な側断面図である。 本発明の他の側面の第４実施形態による平板表示装置の概略的な側断面図である。 本発明の他の側面の第５実施形態による平板表示装置の概略的な側断面図である。 本発明の他の側面による薄膜トランジスターの特性を表したグラフである。 本発明の他の側面による薄膜トランジスターの特性を表したグラフである。
符号の説明
２１、３１、１１０、２１０…基板、
２３、２４…接地部、
１０１…基板露出部、
２５、１２０…第１絶縁層、
２６、１３０…半導体層、
２７、１４０…第２絶縁層、
２８、１５０…ゲート電極、
２９、１６０…第３絶縁層、
３０ａ、３０ｂ、１６０ａ、１６０ｂ…ソース／ドレイン電極、
２４、１０２…連結配線、
１０４…システム制御部、
１０４…コントローラー。

Claims (5)

  1. ステンレスまたはチタンよりなるフレキシブルな伝導性基板と、
    前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、
    前記伝導性基板上に形成される少なくとも一つの絶縁層と、
    前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、
    前記基板露出部に連結されて前記伝導性基板に、前記薄膜トランジスターがＰＭＯＳトランジスターの場合は負（−）のバックバイアス電圧を印加し、前記薄膜トランジスターがＮＭＯＳトランジスターの場合は正（＋）のバックバイアス電圧を印加するシステム制御部と、を含むことを特徴とする有機発光表示装置。
  2. 前記基板下面に形成される絶縁層をさらに含むことを特徴とする請求項１に記載の有機発光表示装置。
  3. 前記基板露出部は、
    前記伝導性基板の下面に形成される前記絶縁層の少なくとも一層の一領域を取り除くことで形成されることを特徴とする請求項２に記載の有機発光表示装置。
  4. 前記システム制御部は、
    前記伝導性基板に印加される前記バックバイアス電圧を調節するコントローラーを含むことを特徴とする請求項１に記載の有機発光表示装置。
  5. 前記基板露出部は、
    前記伝導性基板上に形成されたパッド部に形成されていることを特徴とする請求項１記載の有機発光表示装置。
JP2005339510A 2005-06-28 2005-11-24 有機発光表示装置 Active JP4316558B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050056540A KR100703473B1 (ko) 2005-06-28 2005-06-28 평판표시장치 및 그 구동방법
KR1020050063846A KR100722094B1 (ko) 2005-07-14 2005-07-14 반도체 장치 및 유기 발광 표시장치

Publications (2)

Publication Number Publication Date
JP2007011256A JP2007011256A (ja) 2007-01-18
JP4316558B2 true JP4316558B2 (ja) 2009-08-19

Family

ID=37566285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005339510A Active JP4316558B2 (ja) 2005-06-28 2005-11-24 有機発光表示装置

Country Status (2)

Country Link
US (1) US7727823B2 (ja)
JP (1) JP4316558B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101246692B1 (ko) * 2011-07-14 2013-03-21 주식회사 한림포스텍 무선전력 통신시스템용 전력 전송장치
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
JP2019152772A (ja) * 2018-03-05 2019-09-12 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
KR20200064207A (ko) 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210156927A (ko) * 2020-06-18 2021-12-28 삼성디스플레이 주식회사 표시장치
WO2022210918A1 (ja) 2021-03-31 2022-10-06 日鉄ケミカル＆マテリアル株式会社 可撓性ステンレス箔および可撓性発光デバイス

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JPH09179106A (ja) 1995-12-21 1997-07-11 Dainippon Printing Co Ltd 薄型ディスプレイ用基板とこれを使用したフィルム液晶ディスプレイおよびフィールドエミッションディスプレイ
JP3207760B2 (ja) 1996-09-19 2001-09-10 シャープ株式会社 半導体装置およびこれを用いた画像表示装置
JP3831028B2 (ja) 1996-12-03 2006-10-11 シチズン時計株式会社 液晶表示装置
JP4030200B2 (ja) * 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP2000196102A (ja) 1998-10-20 2000-07-14 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP3454752B2 (ja) * 1999-05-31 2003-10-06 シャープ株式会社 Ｓｏｉ半導体装置の安定化方法及びｓｏｉ半導体装置
KR100387122B1 (ko) 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
TW548853B (en) 2002-09-13 2003-08-21 Ind Tech Res Inst Method of manufacturing flexible TFT display
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP3585912B2 (ja) 2003-05-14 2004-11-10 株式会社東芝 半導体装置
KR100988084B1 (ko) 2003-06-07 2010-10-18 삼성전자주식회사 박막 트랜지스터 제조방법
JP4182022B2 (ja) 2004-04-01 2008-11-19 キヤノン株式会社 表示装置用パネル及び表示装置
US20060202209A1 (en) * 2005-03-09 2006-09-14 Kelman Maxim B Limiting net curvature in a wafer

Also Published As

Publication number Publication date
JP2007011256A (ja) 2007-01-18
US20060289868A1 (en) 2006-12-28
US7727823B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP4316558B2 (ja) 有機発光表示装置
US8711074B2 (en) Flat panel display
CN102473737B (zh) 发光显示装置及其制造方法
CN101526709A (zh) 液晶显示装置
JP2011071440A (ja) 有機ｅｌ表示装置
JP2002057339A (ja) 薄膜半導体装置
JPH0688972A (ja) 液晶表示装置
JP2005064477A (ja) ゲートとボディーが電気的に連結された薄膜トランジスタとその製造方法及びこれを備えたディスプレイ装置
US7605399B2 (en) Thin film transistor
JP2004327979A (ja) 薄膜トランジスター及びこれを利用した表示装置
JP4482287B2 (ja) アクティブマトリックス型の画像表示装置
JP4441299B2 (ja) 表示装置の製造方法
KR100703473B1 (ko) 평판표시장치 및 그 구동방법
JP4350106B2 (ja) 平板表示装置及びその駆動方法
KR100722094B1 (ko) 반도체 장치 및 유기 발광 표시장치
KR100581886B1 (ko) 문턱 전압을 조절한 박막 트랜지스터 및 이를 구비한평판표시장치
JP5057631B2 (ja) 表示装置
KR100667077B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2004207452A (ja) 薄膜トランジスタおよびその製造方法並びに平面表示装置
JPH1140678A (ja) 半導体集積回路装置及びその製造方法
JP2003174170A (ja) 表示装置
JP2006245377A (ja) Ｍｏｓ型半導体装置及びその製造方法
JP2004274059A (ja) 薄膜トランジスター

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Ref document number: 4316558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250