JP5057631B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5057631B2 JP5057631B2 JP2003076531A JP2003076531A JP5057631B2 JP 5057631 B2 JP5057631 B2 JP 5057631B2 JP 2003076531 A JP2003076531 A JP 2003076531A JP 2003076531 A JP2003076531 A JP 2003076531A JP 5057631 B2 JP5057631 B2 JP 5057631B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- film transistor
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特に薄膜トランジスタと発光素子とを備えたアクティブマトリクス型の表示装置に関する。
【０００２】
【従来の技術】
ＥＬ(Electro Luminescence)表示装置等を駆動するための素子として、薄膜トランジスタ（以後、ＴＦＴという。）が用いられている。
【０００３】
ＴＦＴを低価格、低コストで作製することを目的として、ガラス基板を用いた低温プロセスが開発されている。低温プロセスでは、ＴＦＴの活性層として用いる結晶質半導体膜を作製する方法として、レーザー光を用いた結晶化方法が一般的に用いられている。
【０００４】
上記のような方法を用いて作製したＴＦＴでは、レーザーの照射条件にばらつきが生じると、これに起因してＴＦＴの電気的特性にもばらつきが生じる。
【０００５】
ＴＦＴの電気的特性がばらつくと、表示画像に輝度ムラ若しくは階調ムラなどの表示ムラが生じるという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明では、ＴＦＴの電気的特性ばらつきを低減し、表示ムラが低減した表示装置を提案することを課題とする。
【０００７】
【課題を解決するための手段】
ＭＩＳ型（metal-insulator-semiconductor structure）トランジスタにおいて、閾値電圧（Ｖth）よりも高く、一定のゲート電圧（ＶGS：ゲートとソースの電位差）を印加した状態で、ドレイン電圧（ＶDS：ゲートとソースの電位差）を徐々に増加させて印加すると、ゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりもドレイン電圧が小さいとき（線形領域）、ドレイン電圧の増加に伴ってドレイン電流（ＩD）が増加する。また、ゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりもドレイン電圧が大きいとき（飽和領域）、ドレイン電圧の増加には依存せずドレイン電流は一定となる。
【０００８】
飽和領域のとき、ドレイン接合部の空乏層が張り出しており、ドレイン端で反転層（チャネル）が消滅した状態となっている。この状態をピンチオフ状態といい、チャネルが存在する部分とチャネルが消滅する部分との境界点をピンチオフ点という。なお、チャネルが消滅しても、ドレイン電界により、キャリアが、ピンチオフ点からドレインに強力に吸引されることによりドレイン電流は流れる。
【０００９】
ピンチオフ状態のとき、ドレイン電流は、チャネルを通過することのできるキャリアの数、及びピンチオフ点からドレインまでのキャリアが乗り越えなければならないエネルギー障壁の高さにより決まる。
【００１０】
ドレインとチャネル領域とに挟まれた低濃度ドレイン（ＬＤＤ：Lightly Doped Drain)領域を有するＭＩＳ型トランジスタにおいて、チャネル領域にピンチオフ点を形成すると、ドレイン電流は、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さに依存して決まる。また、ＬＤＤ領域にピンチオフ点を形成すると、ドレイン電流は、ＬＤＤ領域のエネルギー障壁の高さに依存して決まる。
【００１１】
薄膜トランジスタの場合、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さは、当該部分の不純物濃度よりも、半導体膜の結晶性に依存して決まる。また、ＬＤＤ領域のエネルギー障壁の高さは、半導体膜の結晶性よりも、ＬＤＤにおける不純物濃度に依存して決まる。
【００１２】
従って、チャネル領域内にピンチオフ点を有するとき、ドレイン電流は、半導体膜の結晶性に依存して決まる。またＬＤＤ領域内にピンチオフ点を有するとき、ドレイン電流は、ＬＤＤにおける不純物濃度に依存して決まる。
【００１３】
飽和領域において低濃度ドレイン領域内にピンチオフ点が形成される駆動用薄膜トランジスタと、発光素子とが直列に接続していることを特徴とする表示装置。
【００１４】
ピンチオフ点がＬＤＤ領域内に形成されることにより、ＬＤＤ領域の不純物濃度に依存してドレイン電流が決まるように制御できる。つまり、半導体膜の結晶性からの影響が極力低くなった状態でドレイン電流が決まる。従って、ＬＤＤ領域にピンチオフ点を形成することにより、結晶性ばらつきに起因したドレイン電流のばらつきが抑制される。
【００１５】
また、他の発明は、前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴としている。
【００１６】
前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴している。
【００１７】
前記駆動用薄膜トランジスタのゲート電極は、側壁に傾斜を有する形状であることを特徴としている。
【００１８】
【発明の実施の形態】
（実施の形態１）
本発明の一態様について図１を用いて説明する。
【００１９】
図１（Ａ）は、ソース１０とドレイン１１、チャネル領域１２、チャネル領域とドレイン１１とに挟まれたＬＤＤ領域１３を有する半導体層と、その上に形成されたゲート絶縁膜１８、さらにその上に形成されたゲート電極１４からなるｐチャネル型のＴＦＴ３０である。なお、ＴＦＴのチャネル長は、ゲート幅よりも５倍以上長い。
【００２０】
ゲート電極１４の側壁は傾斜を有する形状となっている。ＬＤＤ領域１３は、ゲート電極１４の側壁の下方部に位置し、ドレイン１１よりも低濃度のｐ型不純物を有している。なお、図１（Ｂ）の模式図に示すように、ＬＤＤ領域１３において、ｐ型不純物は濃度勾配を有し、チャネル領域１２側からドレイン１１側に向かって徐々に不純物濃度が高くなっていく。また、本実施の形態のＴＦＴにおいては、チャネル領域のうちソース１０と隣接する部分に、ＬＤＤ領域１３と同様の濃度勾配をもつｐ型不純物領域を有する。ＴＦＴ３０を駆動させたとき、当該領域には、チャネルが形成される。
【００２１】
また、半導体層は、ガラス基板上に、非晶質半導体膜を成膜後、当該非晶質半導体膜にパルス発振型のレーザー光を照射して結晶化した結晶質半導体膜を、素子分離することにより形成されている。なお、レーザー光は、線状に整形された線状レーザー光である。レーザー光の媒質としては、エキシマ又はＹＡＧ等を用いることができる。
【００２２】
上記のＴＦＴ３０に、閾値電圧（Ｖth）以上のゲート電圧（ＶGS）を印加し、さらにゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりも大きいドレイン電圧（ＶDS）を印加すると、ＬＤＤ領域１３においてピンチオフ点１７が形成される。従って、ドレイン電流は、主にＬＤＤ領域１３における不純物濃度に依存して決まり、結晶性ばらつきからの影響を受けにくくなる。
【００２３】
次に、上記で説明したＴＦＴ３０を、発光素子を駆動するための駆動用ＴＦＴ５６０７として用いた表示装置について図２、３を用いて説明する。
【００２４】
図２（Ａ）に示すように、各画素の電流供給線１５０３・対向電源間１５０７には駆動用ＴＦＴ５６０７と発光素子１５０６とが直列に接続されている。発光素子に流れる電流は、図２（Ｂ）に示す駆動用ＴＦＴ５６０７のＶｄ−Ｉｄ曲線と発光素子のＶ−Ｉ曲線との交点が動作点となり、動作点での駆動用ＴＦＴ５６０７のソース・ドレイン間電圧と発光素子１５０６の両電極間の電圧に従って電流が流れる。
【００２５】
駆動用ＴＦＴのゲート電極の電位と電源線（アノード）の電位を調整し、駆動用ＴＦＴ５６０７のゲート・ソース間電圧（│ＶGS│）が、ソース・ドレイン間電圧（│ＶDS│）よりも閾値電圧分以上小さくなるようにすることで、駆動用ＴＦＴ５６０７が飽和領域で動作するようにしている。この時、駆動用ＴＦＴ５６０７において、ＬＤＤ領域にピンチオフ点が形成されている。
【００２６】
なお、駆動用ＴＦＴ５６０７を飽和領域で動作させた場合、図３に示すように、発光素子の劣化により発光素子の電圧−電流特性が１６１１から１６１２へと変化しても、駆動用ＴＦＴ５６０７のドレイン電流（ＩDS）が一定であるため、動作点が１６１３から１６１４に変化しても、発光素子１５０６には一定の電流が流れる。そのため輝度の変動が駆動用ＴＦＴ５６０７を線形領域で動作させたときと比較して少ない。
【００２７】
以上のような、駆動用ＴＦＴの飽和領域におけるドレイン電流により輝度が変動する表示装置において、半導体層の結晶性ばらつきに起因した駆動用ＴＦＴの電気的特性のばらつきにより生じる表示ムラを低減するには、特に駆動用ＴＦＴの飽和領域におけるドレイン電流のばらつきを低減することが重要となる。
【００２８】
従って、本発明を適用し、ＬＤＤ領域にピンチオフ点が形成された状態で発光素子が駆動する表示装置とすることで、結晶性ばらつきに起因した駆動用ＴＦＴの飽和領域におけるドレイン電流のばらつきに起因して生じる表示ムラを低減することができる。
【００２９】
なお、本実施の形態では、画素部にスイッチング用ＴＦＴと駆動用ＴＦＴの２つのＴＦＴを有するタイプの駆動回路を有する表示装置について説明したが、さらに、図４に示すように、消去用ＴＦＴを設け、発光素子に電流が流れている時間によって色味を変化させ、時間階調方式の表示を行う表示装置としてもよい。
駆動方法については、デジタル駆動、アナログ駆動のいずれでもよい。
【００３０】
駆動用ＴＦＴの構造は、本実施の形態で示したものに限定されず、発光素子を駆動するときにピンチオフ点がＬＤＤ領域において形成されるものであれば、他の構造でもよい。また、ｐ型に限らず、ｎチャネル型ＴＦＴでもよい。
【００３１】
（実施の形態２）
本実施の形態では、実施の形態１で示したＴＦＴ３０と同様のＴＦＴの作製方法について図５を用いて説明する。
【００３２】
ガラス基板１０１上に、非晶質半導体膜を成膜後、レーザー光を照射して結晶化し、結晶質半導体膜を形成する。レーザー光としては、エキシマ或いはＹＡＧを媒質とするパルス発振型のレーザー光を用いる。
【００３３】
次に、結晶質半導体膜を素子分離し、半導体層１０２を形成した後、半導体層１０２を覆う絶縁膜１０４を成膜する。絶縁膜１０４はゲート絶縁膜として機能する。さらに、絶縁膜１０４の上に、導電膜１０５を成膜する。
【００３４】
次に、レジストマスクを用いて導電膜１０５エッチングして加工する。これにより、導電膜１０５の側壁は、傾斜を有する形状のゲート電極１０７となる。ゲート電極１０７は、一層の導電膜で形成してもよいし、二層以上の多層膜で形成してもよい。
【００３５】
次に、ゲート電極１０７をマスクとして、半導体層１０２にｐ型不純物を添加する。これにより、上方にゲート電極１０７が形成されていない部分の半導体層には高濃度のｐ型不純物が添加され、不純物領域１０８，１０９が形成される。また、ゲート電極１０７の側壁部の下方部にも、ゲート電極１０７を貫通して低濃度のｐ型不純物が添加され、不純物領域１１０、１１１が形成される。なお、不純物領域１１０、１１１においては、それぞれ不純物領域１０８、１０９に近い部分ほど不純物濃度が高くなるような濃度勾配を有する。これは、ゲート電極１０７の側壁部における膜厚の変化を反映するためである。
【００３６】
なお、ｐ型不純物の添加は、一度のドーピングで行ってもよいし、加速電圧を変えて、不純物領域１０８，１０９を形成するためのドーピングと、不純物領域１１０、１１１を形成するためのドーピングの二度に分けておこなってもよい。
【００３７】
以上のようにして、ＴＦＴ３０と同様のＴＦＴの作製する。なお、上記ＴＦＴはチャネル領域を中心として左右対称の形状であるため、不純物領域１０８、１０９のうちどちらがソース（又は、ドレイン）として機能してもよい。ドレインとして機能する不純物領域と隣り合う部分の不純物領域がＬＤＤ領域となる。従って、例えば、不純物領域１０８がドレインとして機能する場合は、不純物領域１１０がＬＤＤ領域となり、また、不純物領域１０９がドレインとして機能する場合は、不純物領域１１１がＬＤＤ領域となる。なお、不純物領域１１０、１１１における不純物濃度は、発光素子を駆動するために必要な電圧下において、ピンチオフ点がＬＤＤ領域に形成されるように、ＬＤＤ領域の大きさ（長さ）および濃度を適宜調整する。
【００３８】
（実施の形態３）
本実施の形態では、実施の形態１に説明したのとことなる構造を有するＴＦＴについて説明する。
【００３９】
図７（Ａ）に示すように、ゲート電極は、第１の導電膜８４と第２の導電膜８５との積層構造であってもよい。このような構造は、第１の導電膜８４とゲート絶縁膜８８との密着性が悪いときに有効である。このとき、第２の導電膜８５は、接続層として機能する。
【００４０】
また、ゲート電極は、必ずしも側壁に傾斜を有するテーパー形状でなくてもよく、図７（Ｂ）に示すように断面形状が長方形となる形状でもよい。なお、この場合、ＬＤＤ領域を先に形成した後、ゲート電極９４を形成すればよい。また低濃度の不純物領域は、ドレイン側のみに形成された形状であってもよい。また、ゲート電極９４は多層膜で形成されていてもよい。
【００４１】
また、図７（Ｂ）に示すように、第１の導電膜６４と第２の導電膜６５の二層構造を有するゲート電極において、第１の導電膜６４は、ドレイン或いはソース側に張り出した形状であってもよい。
【００４２】
上記に示したようなＴＦＴ構造において、Ｖｄ−Ｉｄ特性の飽和領域において、ピンチオフ点がＬＤＤ領域に形成されるよう、ＬＤＤ領域の大きさ或いは濃度を制御されていればよい。
【００４３】
（実施の形態４）
本実施例においては、本発明を適用した電子機器について説明する。本発明を適用することにより、表示ムラのない良好な画像を写す表示装置を搭載した電子機器を提供できる。
【００４４】
図６（Ａ）は表示装置であり、筐体５５０１、支持台５５０２、表示部５５０３を含む。本発明は表示部５５０３を有する表示装置に適用が可能である。
【００４５】
図６（Ｂ）はビデオカメラであり、本体５５１１、表示部５５１２、音声入力５５１３、操作スイッチ５５１４、バッテリー５５１５、受像部５５１６などによって構成されている。
【００４６】
図６（Ｃ）は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体５５０１、筐体５５０２、表示部５５０３、キーボード５５０４などによって構成されている。
【００４７】
図６（Ｄ）は、本発明を適用して作製した携帯情報端末（ＰＤＡ）であり、本体５５３１には表示部５５３２と、外部インターフェイス５５３５と、操作ボタン５５３４等が設けられている。また操作用の付属品としてスタイラス５５３２がある。
【００４８】
図６（Ｅ）はデジタルカメラであり、本体５５５１、表示部（Ａ）５５５２、接眼部５５５３、操作スイッチ５５５４、表示部（Ｂ）５５５５、バッテリー５５５６などによって構成されている。
【００４９】
図６（Ｆ）は、本発明を適用して作製した携帯電話である。本体５５６１には表示部５５６４と、音声出力部５５６２操作スイッチ５５６５、アンテナ５５６６等が設けられている。
【００５０】
【発明の効果】
本発明により、表示装置において、特にレーザー光の照射強度ばらつきに起因して発生する縞状の表示ムラを低減することができる。
【００５１】
【図面の簡単な説明】
【図１】本発明について説明する図。
【図２】本発明を適用した表示装置の駆動方法について説明する図。
【図３】本発明を適用した表示装置の駆動方法について説明する図。
【図４】本発明を適用した表示装置の駆動方法について説明する図。
【図５】本発明について説明する図。
【図６】本発明を適用した電子機器の図。
【図７】本発明について説明する図。
【発明の属する技術分野】
本発明は表示装置に関し、特に薄膜トランジスタと発光素子とを備えたアクティブマトリクス型の表示装置に関する。
【０００２】
【従来の技術】
ＥＬ(Electro Luminescence)表示装置等を駆動するための素子として、薄膜トランジスタ（以後、ＴＦＴという。）が用いられている。
【０００３】
ＴＦＴを低価格、低コストで作製することを目的として、ガラス基板を用いた低温プロセスが開発されている。低温プロセスでは、ＴＦＴの活性層として用いる結晶質半導体膜を作製する方法として、レーザー光を用いた結晶化方法が一般的に用いられている。
【０００４】
上記のような方法を用いて作製したＴＦＴでは、レーザーの照射条件にばらつきが生じると、これに起因してＴＦＴの電気的特性にもばらつきが生じる。
【０００５】
ＴＦＴの電気的特性がばらつくと、表示画像に輝度ムラ若しくは階調ムラなどの表示ムラが生じるという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明では、ＴＦＴの電気的特性ばらつきを低減し、表示ムラが低減した表示装置を提案することを課題とする。
【０００７】
【課題を解決するための手段】
ＭＩＳ型（metal-insulator-semiconductor structure）トランジスタにおいて、閾値電圧（Ｖth）よりも高く、一定のゲート電圧（ＶGS：ゲートとソースの電位差）を印加した状態で、ドレイン電圧（ＶDS：ゲートとソースの電位差）を徐々に増加させて印加すると、ゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりもドレイン電圧が小さいとき（線形領域）、ドレイン電圧の増加に伴ってドレイン電流（ＩD）が増加する。また、ゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりもドレイン電圧が大きいとき（飽和領域）、ドレイン電圧の増加には依存せずドレイン電流は一定となる。
【０００８】
飽和領域のとき、ドレイン接合部の空乏層が張り出しており、ドレイン端で反転層（チャネル）が消滅した状態となっている。この状態をピンチオフ状態といい、チャネルが存在する部分とチャネルが消滅する部分との境界点をピンチオフ点という。なお、チャネルが消滅しても、ドレイン電界により、キャリアが、ピンチオフ点からドレインに強力に吸引されることによりドレイン電流は流れる。
【０００９】
ピンチオフ状態のとき、ドレイン電流は、チャネルを通過することのできるキャリアの数、及びピンチオフ点からドレインまでのキャリアが乗り越えなければならないエネルギー障壁の高さにより決まる。
【００１０】
ドレインとチャネル領域とに挟まれた低濃度ドレイン（ＬＤＤ：Lightly Doped Drain)領域を有するＭＩＳ型トランジスタにおいて、チャネル領域にピンチオフ点を形成すると、ドレイン電流は、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さに依存して決まる。また、ＬＤＤ領域にピンチオフ点を形成すると、ドレイン電流は、ＬＤＤ領域のエネルギー障壁の高さに依存して決まる。
【００１１】
薄膜トランジスタの場合、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さは、当該部分の不純物濃度よりも、半導体膜の結晶性に依存して決まる。また、ＬＤＤ領域のエネルギー障壁の高さは、半導体膜の結晶性よりも、ＬＤＤにおける不純物濃度に依存して決まる。
【００１２】
従って、チャネル領域内にピンチオフ点を有するとき、ドレイン電流は、半導体膜の結晶性に依存して決まる。またＬＤＤ領域内にピンチオフ点を有するとき、ドレイン電流は、ＬＤＤにおける不純物濃度に依存して決まる。
【００１３】
飽和領域において低濃度ドレイン領域内にピンチオフ点が形成される駆動用薄膜トランジスタと、発光素子とが直列に接続していることを特徴とする表示装置。
【００１４】
ピンチオフ点がＬＤＤ領域内に形成されることにより、ＬＤＤ領域の不純物濃度に依存してドレイン電流が決まるように制御できる。つまり、半導体膜の結晶性からの影響が極力低くなった状態でドレイン電流が決まる。従って、ＬＤＤ領域にピンチオフ点を形成することにより、結晶性ばらつきに起因したドレイン電流のばらつきが抑制される。
【００１５】
また、他の発明は、前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴としている。
【００１６】
前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴している。
【００１７】
前記駆動用薄膜トランジスタのゲート電極は、側壁に傾斜を有する形状であることを特徴としている。
【００１８】
【発明の実施の形態】
（実施の形態１）
本発明の一態様について図１を用いて説明する。
【００１９】
図１（Ａ）は、ソース１０とドレイン１１、チャネル領域１２、チャネル領域とドレイン１１とに挟まれたＬＤＤ領域１３を有する半導体層と、その上に形成されたゲート絶縁膜１８、さらにその上に形成されたゲート電極１４からなるｐチャネル型のＴＦＴ３０である。なお、ＴＦＴのチャネル長は、ゲート幅よりも５倍以上長い。
【００２０】
ゲート電極１４の側壁は傾斜を有する形状となっている。ＬＤＤ領域１３は、ゲート電極１４の側壁の下方部に位置し、ドレイン１１よりも低濃度のｐ型不純物を有している。なお、図１（Ｂ）の模式図に示すように、ＬＤＤ領域１３において、ｐ型不純物は濃度勾配を有し、チャネル領域１２側からドレイン１１側に向かって徐々に不純物濃度が高くなっていく。また、本実施の形態のＴＦＴにおいては、チャネル領域のうちソース１０と隣接する部分に、ＬＤＤ領域１３と同様の濃度勾配をもつｐ型不純物領域を有する。ＴＦＴ３０を駆動させたとき、当該領域には、チャネルが形成される。
【００２１】
また、半導体層は、ガラス基板上に、非晶質半導体膜を成膜後、当該非晶質半導体膜にパルス発振型のレーザー光を照射して結晶化した結晶質半導体膜を、素子分離することにより形成されている。なお、レーザー光は、線状に整形された線状レーザー光である。レーザー光の媒質としては、エキシマ又はＹＡＧ等を用いることができる。
【００２２】
上記のＴＦＴ３０に、閾値電圧（Ｖth）以上のゲート電圧（ＶGS）を印加し、さらにゲート電圧と閾値電圧の差（│ＶGS−Ｖth│）よりも大きいドレイン電圧（ＶDS）を印加すると、ＬＤＤ領域１３においてピンチオフ点１７が形成される。従って、ドレイン電流は、主にＬＤＤ領域１３における不純物濃度に依存して決まり、結晶性ばらつきからの影響を受けにくくなる。
【００２３】
次に、上記で説明したＴＦＴ３０を、発光素子を駆動するための駆動用ＴＦＴ５６０７として用いた表示装置について図２、３を用いて説明する。
【００２４】
図２（Ａ）に示すように、各画素の電流供給線１５０３・対向電源間１５０７には駆動用ＴＦＴ５６０７と発光素子１５０６とが直列に接続されている。発光素子に流れる電流は、図２（Ｂ）に示す駆動用ＴＦＴ５６０７のＶｄ−Ｉｄ曲線と発光素子のＶ−Ｉ曲線との交点が動作点となり、動作点での駆動用ＴＦＴ５６０７のソース・ドレイン間電圧と発光素子１５０６の両電極間の電圧に従って電流が流れる。
【００２５】
駆動用ＴＦＴのゲート電極の電位と電源線（アノード）の電位を調整し、駆動用ＴＦＴ５６０７のゲート・ソース間電圧（│ＶGS│）が、ソース・ドレイン間電圧（│ＶDS│）よりも閾値電圧分以上小さくなるようにすることで、駆動用ＴＦＴ５６０７が飽和領域で動作するようにしている。この時、駆動用ＴＦＴ５６０７において、ＬＤＤ領域にピンチオフ点が形成されている。
【００２６】
なお、駆動用ＴＦＴ５６０７を飽和領域で動作させた場合、図３に示すように、発光素子の劣化により発光素子の電圧−電流特性が１６１１から１６１２へと変化しても、駆動用ＴＦＴ５６０７のドレイン電流（ＩDS）が一定であるため、動作点が１６１３から１６１４に変化しても、発光素子１５０６には一定の電流が流れる。そのため輝度の変動が駆動用ＴＦＴ５６０７を線形領域で動作させたときと比較して少ない。
【００２７】
以上のような、駆動用ＴＦＴの飽和領域におけるドレイン電流により輝度が変動する表示装置において、半導体層の結晶性ばらつきに起因した駆動用ＴＦＴの電気的特性のばらつきにより生じる表示ムラを低減するには、特に駆動用ＴＦＴの飽和領域におけるドレイン電流のばらつきを低減することが重要となる。
【００２８】
従って、本発明を適用し、ＬＤＤ領域にピンチオフ点が形成された状態で発光素子が駆動する表示装置とすることで、結晶性ばらつきに起因した駆動用ＴＦＴの飽和領域におけるドレイン電流のばらつきに起因して生じる表示ムラを低減することができる。
【００２９】
なお、本実施の形態では、画素部にスイッチング用ＴＦＴと駆動用ＴＦＴの２つのＴＦＴを有するタイプの駆動回路を有する表示装置について説明したが、さらに、図４に示すように、消去用ＴＦＴを設け、発光素子に電流が流れている時間によって色味を変化させ、時間階調方式の表示を行う表示装置としてもよい。
駆動方法については、デジタル駆動、アナログ駆動のいずれでもよい。
【００３０】
駆動用ＴＦＴの構造は、本実施の形態で示したものに限定されず、発光素子を駆動するときにピンチオフ点がＬＤＤ領域において形成されるものであれば、他の構造でもよい。また、ｐ型に限らず、ｎチャネル型ＴＦＴでもよい。
【００３１】
（実施の形態２）
本実施の形態では、実施の形態１で示したＴＦＴ３０と同様のＴＦＴの作製方法について図５を用いて説明する。
【００３２】
ガラス基板１０１上に、非晶質半導体膜を成膜後、レーザー光を照射して結晶化し、結晶質半導体膜を形成する。レーザー光としては、エキシマ或いはＹＡＧを媒質とするパルス発振型のレーザー光を用いる。
【００３３】
次に、結晶質半導体膜を素子分離し、半導体層１０２を形成した後、半導体層１０２を覆う絶縁膜１０４を成膜する。絶縁膜１０４はゲート絶縁膜として機能する。さらに、絶縁膜１０４の上に、導電膜１０５を成膜する。
【００３４】
次に、レジストマスクを用いて導電膜１０５エッチングして加工する。これにより、導電膜１０５の側壁は、傾斜を有する形状のゲート電極１０７となる。ゲート電極１０７は、一層の導電膜で形成してもよいし、二層以上の多層膜で形成してもよい。
【００３５】
次に、ゲート電極１０７をマスクとして、半導体層１０２にｐ型不純物を添加する。これにより、上方にゲート電極１０７が形成されていない部分の半導体層には高濃度のｐ型不純物が添加され、不純物領域１０８，１０９が形成される。また、ゲート電極１０７の側壁部の下方部にも、ゲート電極１０７を貫通して低濃度のｐ型不純物が添加され、不純物領域１１０、１１１が形成される。なお、不純物領域１１０、１１１においては、それぞれ不純物領域１０８、１０９に近い部分ほど不純物濃度が高くなるような濃度勾配を有する。これは、ゲート電極１０７の側壁部における膜厚の変化を反映するためである。
【００３６】
なお、ｐ型不純物の添加は、一度のドーピングで行ってもよいし、加速電圧を変えて、不純物領域１０８，１０９を形成するためのドーピングと、不純物領域１１０、１１１を形成するためのドーピングの二度に分けておこなってもよい。
【００３７】
以上のようにして、ＴＦＴ３０と同様のＴＦＴの作製する。なお、上記ＴＦＴはチャネル領域を中心として左右対称の形状であるため、不純物領域１０８、１０９のうちどちらがソース（又は、ドレイン）として機能してもよい。ドレインとして機能する不純物領域と隣り合う部分の不純物領域がＬＤＤ領域となる。従って、例えば、不純物領域１０８がドレインとして機能する場合は、不純物領域１１０がＬＤＤ領域となり、また、不純物領域１０９がドレインとして機能する場合は、不純物領域１１１がＬＤＤ領域となる。なお、不純物領域１１０、１１１における不純物濃度は、発光素子を駆動するために必要な電圧下において、ピンチオフ点がＬＤＤ領域に形成されるように、ＬＤＤ領域の大きさ（長さ）および濃度を適宜調整する。
【００３８】
（実施の形態３）
本実施の形態では、実施の形態１に説明したのとことなる構造を有するＴＦＴについて説明する。
【００３９】
図７（Ａ）に示すように、ゲート電極は、第１の導電膜８４と第２の導電膜８５との積層構造であってもよい。このような構造は、第１の導電膜８４とゲート絶縁膜８８との密着性が悪いときに有効である。このとき、第２の導電膜８５は、接続層として機能する。
【００４０】
また、ゲート電極は、必ずしも側壁に傾斜を有するテーパー形状でなくてもよく、図７（Ｂ）に示すように断面形状が長方形となる形状でもよい。なお、この場合、ＬＤＤ領域を先に形成した後、ゲート電極９４を形成すればよい。また低濃度の不純物領域は、ドレイン側のみに形成された形状であってもよい。また、ゲート電極９４は多層膜で形成されていてもよい。
【００４１】
また、図７（Ｂ）に示すように、第１の導電膜６４と第２の導電膜６５の二層構造を有するゲート電極において、第１の導電膜６４は、ドレイン或いはソース側に張り出した形状であってもよい。
【００４２】
上記に示したようなＴＦＴ構造において、Ｖｄ−Ｉｄ特性の飽和領域において、ピンチオフ点がＬＤＤ領域に形成されるよう、ＬＤＤ領域の大きさ或いは濃度を制御されていればよい。
【００４３】
（実施の形態４）
本実施例においては、本発明を適用した電子機器について説明する。本発明を適用することにより、表示ムラのない良好な画像を写す表示装置を搭載した電子機器を提供できる。
【００４４】
図６（Ａ）は表示装置であり、筐体５５０１、支持台５５０２、表示部５５０３を含む。本発明は表示部５５０３を有する表示装置に適用が可能である。
【００４５】
図６（Ｂ）はビデオカメラであり、本体５５１１、表示部５５１２、音声入力５５１３、操作スイッチ５５１４、バッテリー５５１５、受像部５５１６などによって構成されている。
【００４６】
図６（Ｃ）は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体５５０１、筐体５５０２、表示部５５０３、キーボード５５０４などによって構成されている。
【００４７】
図６（Ｄ）は、本発明を適用して作製した携帯情報端末（ＰＤＡ）であり、本体５５３１には表示部５５３２と、外部インターフェイス５５３５と、操作ボタン５５３４等が設けられている。また操作用の付属品としてスタイラス５５３２がある。
【００４８】
図６（Ｅ）はデジタルカメラであり、本体５５５１、表示部（Ａ）５５５２、接眼部５５５３、操作スイッチ５５５４、表示部（Ｂ）５５５５、バッテリー５５５６などによって構成されている。
【００４９】
図６（Ｆ）は、本発明を適用して作製した携帯電話である。本体５５６１には表示部５５６４と、音声出力部５５６２操作スイッチ５５６５、アンテナ５５６６等が設けられている。
【００５０】
【発明の効果】
本発明により、表示装置において、特にレーザー光の照射強度ばらつきに起因して発生する縞状の表示ムラを低減することができる。
【００５１】
【図面の簡単な説明】
【図１】本発明について説明する図。
【図２】本発明を適用した表示装置の駆動方法について説明する図。
【図３】本発明を適用した表示装置の駆動方法について説明する図。
【図４】本発明を適用した表示装置の駆動方法について説明する図。
【図５】本発明について説明する図。
【図６】本発明を適用した電子機器の図。
【図７】本発明について説明する図。
Claims (4)
- 結晶性半導体膜を用いた薄膜トランジスタと、発光素子とが電気的に直列接続した画素を有し、
前記結晶性半導体膜上にゲート電極が設けられ、
前記ゲート電極の側壁は傾斜を有し、
前記結晶性半導体膜の低濃度ドレイン領域は、前記ゲート電極の側壁と重なる領域のみに設けられ、
前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を有し、
前記発光素子を駆動させる際、前記薄膜トランジスタは飽和領域で動作させるものであり、前記薄膜トランジスタを飽和領域で動作させるとき、前記薄膜トランジスタの前記低濃度ドレイン領域内にピンチオフ点を有することを特徴とする表示装置。 - 結晶性半導体膜を用いた薄膜トランジスタと、発光素子とが電気的に直列接続した画素を有し、
前記結晶性半導体膜上にゲート電極が設けられ、
前記ゲート電極の側壁は傾斜を有し、
前記結晶性半導体膜の低濃度ドレイン領域は、前記ゲート電極の側壁と重なる領域のみに設けられ、
前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を有し、
前記発光素子を駆動させる際、前記薄膜トランジスタは飽和領域で動作させるものであり、閾値電圧よりも大きいゲート電圧と、ゲート電圧と閾値電圧との差よりも大きいドレイン電圧とを印加して前記薄膜トランジスタを飽和領域で動作させるとき、前記薄膜トランジスタの前記低濃度ドレイン領域内にピンチオフ点を有することを特徴とする表示装置。 - 請求項１または２において、前記薄膜トランジスタはチャネル長がゲート幅よりも５倍以上長いことを特徴とする表示装置。
- 請求項１乃至３のいずれか一において、前記薄膜トランジスタのゲート電極は、積層構造を有することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076531A JP5057631B2 (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076531A JP5057631B2 (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004288750A JP2004288750A (ja) | 2004-10-14 |
| JP2004288750A5 JP2004288750A5 (ja) | 2006-04-13 |
| JP5057631B2 true JP5057631B2 (ja) | 2012-10-24 |
Family
ID=33291561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076531A Expired - Fee Related JP5057631B2 (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5057631B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11069310B2 (en) | 2017-12-13 | 2021-07-20 | Sharp Nec Display Solutions, Ltd. | Image display apparatus and image display method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121757A (ja) * | 1997-10-20 | 1999-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4748847B2 (ja) * | 1999-12-15 | 2011-08-17 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置および電気器具 |
| SG114502A1 (en) * | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
-
2003
- 2003-03-19 JP JP2003076531A patent/JP5057631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004288750A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10840462B2 (en) | Semiconductor device including semiconductor layers having different semiconductor materials | |
| JP5088661B2 (ja) | 半導体装置および電気光学装置 | |
| KR100920316B1 (ko) | 발광 장치 | |
| US8711074B2 (en) | Flat panel display | |
| JP4275336B2 (ja) | 半導体装置の作製方法 | |
| TWI402982B (zh) | 影像顯示系統及其製造方法 | |
| JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| TW550819B (en) | Thin-film semiconductor device | |
| US20060091815A1 (en) | Flat panel display | |
| KR100458710B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| TWI423435B (zh) | 影像顯示系統及其製造方法 | |
| KR100458714B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| US7274036B2 (en) | Gate shorted to body thin film transistor, manufacturing method thereof, and display including the same | |
| WO2019052265A1 (zh) | 薄膜晶体管、其制造方法及电子装置 | |
| TW200937996A (en) | Organic light emitting display device and fabrications thereof and electronic device | |
| KR100646939B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2005294638A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学装置、及び電子機器 | |
| JP2008235905A (ja) | 半導体装置及びその作製方法 | |
| JP5057631B2 (ja) | 表示装置 | |
| JP4482287B2 (ja) | アクティブマトリックス型の画像表示装置 | |
| JP2003241688A (ja) | 表示装置 | |
| KR100581886B1 (ko) | 문턱 전압을 조절한 박막 트랜지스터 및 이를 구비한평판표시장치 | |
| KR100667936B1 (ko) | 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치 | |
| JP2008227210A (ja) | 半導体装置、半導体装置の製造方法、および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5057631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |