JP2004288750A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2004288750A
JP2004288750A JP2003076531A JP2003076531A JP2004288750A JP 2004288750 A JP2004288750 A JP 2004288750A JP 2003076531 A JP2003076531 A JP 2003076531A JP 2003076531 A JP2003076531 A JP 2003076531A JP 2004288750 A JP2004288750 A JP 2004288750A
Authority
JP
Japan
Prior art keywords
display device
region
tft
drain
pinch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003076531A
Other languages
English (en)
Other versions
JP2004288750A5 (ja
JP5057631B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Masayuki Sakakura
真之 坂倉
Hiromitsu Goto
宏充 郷戸
Takashi Hamada
崇 浜田
Mitsuaki Osame
光明 納
Aya Anzai
彩 安西
Masaru Yamazaki
優 山崎
Tamae Takano
圭恵 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003076531A priority Critical patent/JP5057631B2/ja
Publication of JP2004288750A publication Critical patent/JP2004288750A/ja
Publication of JP2004288750A5 publication Critical patent/JP2004288750A5/ja
Application granted granted Critical
Publication of JP5057631B2 publication Critical patent/JP5057631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】薄膜トランジスタ(TFT:Thin film transistor)の電気的特性がばらつくと、表示画像に輝度ムラ若しくは階調ムラなどの表示ムラが生じるという問題がある。本発明では、TFTの電気的特性ばらつきを低減し、表示ムラが低減した表示装置を提案することを課題とする。
【解決手段】本発明の表示装置は、飽和領域において流れるドレイン電流により発光素子の輝度が変動し、前記ドレイン電流が流れるとき、LDD領域においてピンチオフ点が形成される駆動用TFTを有することを特徴としている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は表示装置に関し、特に薄膜トランジスタと発光素子とを備えたアクティブマトリクス型の表示装置に関する。
【0002】
【従来の技術】
EL(Electro Luminescence)表示装置等を駆動するための素子として、薄膜トランジスタ(以後、TFTという。)が用いられている。
【0003】
TFTを低価格、低コストで作製することを目的として、ガラス基板を用いた低温プロセスが開発されている。低温プロセスでは、TFTの活性層として用いる結晶質半導体膜を作製する方法として、レーザー光を用いた結晶化方法が一般的に用いられている。
【0004】
上記のような方法を用いて作製したTFTでは、レーザーの照射条件にばらつきが生じると、これに起因してTFTの電気的特性にもばらつきが生じる。
【0005】
TFTの電気的特性がばらつくと、表示画像に輝度ムラ若しくは階調ムラなどの表示ムラが生じるという問題がある。
【0006】
【発明が解決しようとする課題】
本発明では、TFTの電気的特性ばらつきを低減し、表示ムラが低減した表示装置を提案することを課題とする。
【0007】
【課題を解決するための手段】
MIS型(metal−insulator−semiconductor structure)トランジスタにおいて、閾値電圧(Vth)よりも高く、一定のゲート電圧(VGS:ゲートとソースの電位差)を印加した状態で、ドレイン電圧(VDS:ゲートとソースの電位差)を徐々に増加させて印加すると、ゲート電圧と閾値電圧の差(│VGS−Vth│)よりもドレイン電圧が小さいとき(線形領域)、ドレイン電圧の増加に伴ってドレイン電流(I)が増加する。また、ゲート電圧と閾値電圧の差(│VGS−Vth│)よりもドレイン電圧が大きいとき(飽和領域)、ドレイン電圧の増加には依存せずドレイン電流は一定となる。
【0008】
飽和領域のとき、ドレイン接合部の空乏層が張り出しており、ドレイン端で反転層(チャネル)が消滅した状態となっている。この状態をピンチオフ状態といい、チャネルが存在する部分とチャネルが消滅する部分との境界点をピンチオフ点という。なお、チャネルが消滅しても、ドレイン電界により、キャリアが、ピンチオフ点からドレインに強力に吸引されることによりドレイン電流は流れる。
【0009】
ピンチオフ状態のとき、ドレイン電流は、チャネルを通過することのできるキャリアの数、及びピンチオフ点からドレインまでのキャリアが乗り越えなければならないエネルギー障壁の高さにより決まる。
【0010】
ドレインとチャネル領域とに挟まれた低濃度ドレイン(LDD:Lightly Doped Drain)領域を有するMIS型トランジスタにおいて、チャネル領域にピンチオフ点を形成すると、ドレイン電流は、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さに依存して決まる。また、LDD領域にピンチオフ点を形成すると、ドレイン電流は、LDD領域のエネルギー障壁の高さに依存して決まる。
【0011】
薄膜トランジスタの場合、チャネル領域のうちチャネルが形成されていない部分のエネルギー障壁の高さは、当該部分の不純物濃度よりも、半導体膜の結晶性に依存して決まる。また、LDD領域のエネルギー障壁の高さは、半導体膜の結晶性よりも、LDDにおける不純物濃度に依存して決まる。
【0012】
従って、チャネル領域内にピンチオフ点を有するとき、ドレイン電流は、半導体膜の結晶性に依存して決まる。またLDD領域内にピンチオフ点を有するとき、ドレイン電流は、LDDにおける不純物濃度に依存して決まる。
【0013】
飽和領域において低濃度ドレイン領域内にピンチオフ点が形成される駆動用薄膜トランジスタと、発光素子とが直列に接続していることを特徴とする表示装置。
【0014】
ピンチオフ点がLDD領域内に形成されることにより、LDD領域の不純物濃度に依存してドレイン電流が決まるように制御できる。つまり、半導体膜の結晶性からの影響が極力低くなった状態でドレイン電流が決まる。従って、LDD領域にピンチオフ点を形成することにより、結晶性ばらつきに起因したドレイン電流のばらつきが抑制される。
【0015】
また、他の発明は、前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴としている。
【0016】
前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴している。
【0017】
前記駆動用薄膜トランジスタのゲート電極は、側壁に傾斜を有する形状であることを特徴としている。
【0018】
【発明の実施の形態】
(実施の形態1)
本発明の一態様について図1を用いて説明する。
【0019】
図1(A)は、ソース10とドレイン11、チャネル領域12、チャネル領域とドレイン11とに挟まれたLDD領域13を有する半導体層と、その上に形成されたゲート絶縁膜18、さらにその上に形成されたゲート電極14からなるpチャネル型のTFT30である。なお、TFTのチャネル長は、ゲート幅よりも5倍以上長い。
【0020】
ゲート電極14の側壁は傾斜を有する形状となっている。LDD領域13は、ゲート電極14の側壁の下方部に位置し、ドレイン11よりも低濃度のp型不純物を有している。なお、図1(B)の模式図に示すように、LDD領域13において、p型不純物は濃度勾配を有し、チャネル領域12側からドレイン11側に向かって徐々に不純物濃度が高くなっていく。また、本実施の形態のTFTにおいては、チャネル領域のうちソース10と隣接する部分に、LDD領域13と同様の濃度勾配をもつp型不純物領域を有する。TFT30を駆動させたとき、当該領域には、チャネルが形成される。
【0021】
また、半導体層は、ガラス基板上に、非晶質半導体膜を成膜後、当該非晶質半導体膜にパルス発振型のレーザー光を照射して結晶化した結晶質半導体膜を、素子分離することにより形成されている。なお、レーザー光は、線状に整形された線状レーザー光である。レーザー光の媒質としては、エキシマ又はYAG等を用いることができる。
【0022】
上記のTFT30に、閾値電圧(Vth)以上のゲート電圧(VGS)を印加し、さらにゲート電圧と閾値電圧の差(│VGS−Vth│)よりも大きいドレイン電圧(VDS)を印加すると、LDD領域13においてピンチオフ点17が形成される。従って、ドレイン電流は、主にLDD領域13における不純物濃度に依存して決まり、結晶性ばらつきからの影響を受けにくくなる。
【0023】
次に、上記で説明したTFT30を、発光素子を駆動するための駆動用TFT5607として用いた表示装置について図2、3を用いて説明する。
【0024】
図2(A)に示すように、各画素の電流供給線1503・対向電源間1507には駆動用TFT5607と発光素子1506とが直列に接続されている。発光素子に流れる電流は、図2(B)に示す駆動用TFT5607のVd−Id曲線と発光素子のV−I曲線との交点が動作点となり、動作点での駆動用TFT5607のソース・ドレイン間電圧と発光素子1506の両電極間の電圧に従って電流が流れる。
【0025】
駆動用TFTのゲート電極の電位と電源線(アノード)の電位を調整し、駆動用TFT5607のゲート・ソース間電圧(│VGS│)が、ソース・ドレイン間電圧(│VDS│)よりも閾値電圧分以上小さくなるようにすることで、駆動用TFT5607が飽和領域で動作するようにしている。この時、駆動用TFT5607において、LDD領域にピンチオフ点が形成されている。
【0026】
なお、駆動用TFT5607を飽和領域で動作させた場合、図3に示すように、発光素子の劣化により発光素子の電圧−電流特性が1611から1612へと変化しても、駆動用TFT5607のドレイン電流(IDS)が一定であるため、動作点が1613から1614に変化しても、発光素子1506には一定の電流が流れる。そのため輝度の変動が駆動用TFT5607を線形領域で動作させたときと比較して少ない。
【0027】
以上のような、駆動用TFTの飽和領域におけるドレイン電流により輝度が変動する表示装置において、半導体層の結晶性ばらつきに起因した駆動用TFTの電気的特性のばらつきにより生じる表示ムラを低減するには、特に駆動用TFTの飽和領域におけるドレイン電流のばらつきを低減することが重要となる。
【0028】
従って、本発明を適用し、LDD領域にピンチオフ点が形成された状態で発光素子が駆動する表示装置とすることで、結晶性ばらつきに起因した駆動用TFTの飽和領域におけるドレイン電流のばらつきに起因して生じる表示ムラを低減することができる。
【0029】
なお、本実施の形態では、画素部にスイッチング用TFTと駆動用TFTの2つのTFTを有するタイプの駆動回路を有する表示装置について説明したが、さらに、図4に示すように、消去用TFTを設け、発光素子に電流が流れている時間によって色味を変化させ、時間階調方式の表示を行う表示装置としてもよい。駆動方法については、デジタル駆動、アナログ駆動のいずれでもよい。
【0030】
駆動用TFTの構造は、本実施の形態で示したものに限定されず、発光素子を駆動するときにピンチオフ点がLDD領域において形成されるものであれば、他の構造でもよい。また、p型に限らず、nチャネル型TFTでもよい。
【0031】
(実施の形態2)
本実施の形態では、実施の形態1で示したTFT30と同様のTFTの作製方法について図5を用いて説明する。
【0032】
ガラス基板101上に、非晶質半導体膜を成膜後、レーザー光を照射して結晶化し、結晶質半導体膜を形成する。レーザー光としては、エキシマ或いはYAGを媒質とするパルス発振型のレーザー光を用いる。
【0033】
次に、結晶質半導体膜を素子分離し、半導体層102を形成した後、半導体層102を覆う絶縁膜104を成膜する。絶縁膜104はゲート絶縁膜として機能する。さらに、絶縁膜104の上に、導電膜105を成膜する。
【0034】
次に、レジストマスクを用いて導電膜105エッチングして加工する。これにより、導電膜105の側壁は、傾斜を有する形状のゲート電極107となる。ゲート電極107は、一層の導電膜で形成してもよいし、二層以上の多層膜で形成してもよい。
【0035】
次に、ゲート電極107をマスクとして、半導体層102にp型不純物を添加する。これにより、上方にゲート電極107が形成されていない部分の半導体層には高濃度のp型不純物が添加され、不純物領域108,109が形成される。また、ゲート電極107の側壁部の下方部にも、ゲート電極107を貫通して低濃度のp型不純物が添加され、不純物領域110、111が形成される。なお、不純物領域110、111においては、それぞれ不純物領域108、109に近い部分ほど不純物濃度が高くなるような濃度勾配を有する。これは、ゲート電極107の側壁部における膜厚の変化を反映するためである。
【0036】
なお、p型不純物の添加は、一度のドーピングで行ってもよいし、加速電圧を変えて、不純物領域108,109を形成するためのドーピングと、不純物領域110、111を形成するためのドーピングの二度に分けておこなってもよい。
【0037】
以上のようにして、TFT30と同様のTFTの作製する。なお、上記TFTはチャネル領域を中心として左右対称の形状であるため、不純物領域108、109のうちどちらがソース(又は、ドレイン)として機能してもよい。ドレインとして機能する不純物領域と隣り合う部分の不純物領域がLDD領域となる。従って、例えば、不純物領域108がドレインとして機能する場合は、不純物領域110がLDD領域となり、また、不純物領域109がドレインとして機能する場合は、不純物領域111がLDD領域となる。なお、不純物領域110、111における不純物濃度は、発光素子を駆動するために必要な電圧下において、ピンチオフ点がLDD領域に形成されるように、LDD領域の大きさ(長さ)および濃度を適宜調整する。
【0038】
(実施の形態3)
本実施の形態では、実施の形態1に説明したのとことなる構造を有するTFTについて説明する。
【0039】
図7(A)に示すように、ゲート電極は、第1の導電膜84と第2の導電膜85との積層構造であってもよい。このような構造は、第1の導電膜84とゲート絶縁膜88との密着性が悪いときに有効である。このとき、第2の導電膜85は、接続層として機能する。
【0040】
また、ゲート電極は、必ずしも側壁に傾斜を有するテーパー形状でなくてもよく、図7(B)に示すように断面形状が長方形となる形状でもよい。なお、この場合、LDD領域を先に形成した後、ゲート電極94を形成すればよい。また低濃度の不純物領域は、ドレイン側のみに形成された形状であってもよい。また、ゲート電極94は多層膜で形成されていてもよい。
【0041】
また、図7(B)に示すように、第1の導電膜64と第2の導電膜65の二層構造を有するゲート電極において、第1の導電膜64は、ドレイン或いはソース側に張り出した形状であってもよい。
【0042】
上記に示したようなTFT構造において、Vd−Id特性の飽和領域において、ピンチオフ点がLDD領域に形成されるよう、LDD領域の大きさ或いは濃度を制御されていればよい。
【0043】
(実施の形態4)
本実施例においては、本発明を適用した電子機器について説明する。本発明を適用することにより、表示ムラのない良好な画像を写す表示装置を搭載した電子機器を提供できる。
【0044】
図6(A)は表示装置であり、筐体5501、支持台5502、表示部5503を含む。本発明は表示部5503を有する表示装置に適用が可能である。
【0045】
図6(B)はビデオカメラであり、本体5511、表示部5512、音声入力5513、操作スイッチ5514、バッテリー5515、受像部5516などによって構成されている。
【0046】
図6(C)は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体5501、筐体5502、表示部5503、キーボード5504などによって構成されている。
【0047】
図6(D)は、本発明を適用して作製した携帯情報端末(PDA)であり、本体5531には表示部5532と、外部インターフェイス5535と、操作ボタン5534等が設けられている。また操作用の付属品としてスタイラス5532がある。
【0048】
図6(E)はデジタルカメラであり、本体5551、表示部(A)5552、接眼部5553、操作スイッチ5554、表示部(B)5555、バッテリー5556などによって構成されている。
【0049】
図6(F)は、本発明を適用して作製した携帯電話である。本体5561には表示部5564と、音声出力部5562操作スイッチ5565、アンテナ5566等が設けられている。
【0050】
【発明の効果】
本発明により、表示装置において、特にレーザー光の照射強度ばらつきに起因して発生する縞状の表示ムラを低減することができる。
【0051】
【図面の簡単な説明】
【図1】本発明について説明する図。
【図2】本発明を適用した表示装置の駆動方法について説明する図。
【図3】本発明を適用した表示装置の駆動方法について説明する図。
【図4】本発明を適用した表示装置の駆動方法について説明する図。
【図5】本発明について説明する図。
【図6】本発明を適用した電子機器の図。
【図7】本発明について説明する図。

Claims (5)

  1. 飽和領域において低濃度ドレイン領域内にピンチオフ点が形成される駆動用薄膜トランジスタと、発光素子とが直列に接続していることを特徴とする表示装置。
  2. 閾値電圧よりも大きいゲート電圧と、ゲート電圧と閾値電圧との差よりも大きいドレイン電圧とを印加したとき、低濃度ドレイン領域内にピンチオフ点が形成される駆動用薄膜トランジスタと、発光素子とが直列に接続していることを特徴とする表示装置。
  3. 請求項1乃至請求項2のいずれか一項に於いて、前記低濃度ドレイン領域は、チャネル領域側からドレイン側に向かって濃度が高くなる濃度勾配を持つことを特徴とする表示装置。
  4. 請求項1乃至請求項3のいずれか一項に於いて、前記駆動用薄膜トランジスタはチャネル長がゲート幅よりも5倍以上長いことを特徴とする表示装置。
  5. 請求項1乃至請求項4のいずれか一項に於いて、前記駆動用薄膜トランジスタのゲート電極は、側壁に傾斜を有する形状であることを特徴とする表示装置。
JP2003076531A 2003-03-19 2003-03-19 表示装置 Expired - Fee Related JP5057631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003076531A JP5057631B2 (ja) 2003-03-19 2003-03-19 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003076531A JP5057631B2 (ja) 2003-03-19 2003-03-19 表示装置

Publications (3)

Publication Number Publication Date
JP2004288750A true JP2004288750A (ja) 2004-10-14
JP2004288750A5 JP2004288750A5 (ja) 2006-04-13
JP5057631B2 JP5057631B2 (ja) 2012-10-24

Family

ID=33291561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076531A Expired - Fee Related JP5057631B2 (ja) 2003-03-19 2003-03-19 表示装置

Country Status (1)

Country Link
JP (1) JP5057631B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069310B2 (en) 2017-12-13 2021-07-20 Sharp Nec Display Solutions, Ltd. Image display apparatus and image display method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121757A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JP2001236027A (ja) * 1999-12-15 2001-08-31 Semiconductor Energy Lab Co Ltd El表示装置
JP2002221936A (ja) * 2000-10-24 2002-08-09 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121757A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JP2001236027A (ja) * 1999-12-15 2001-08-31 Semiconductor Energy Lab Co Ltd El表示装置
JP2002221936A (ja) * 2000-10-24 2002-08-09 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069310B2 (en) 2017-12-13 2021-07-20 Sharp Nec Display Solutions, Ltd. Image display apparatus and image display method

Also Published As

Publication number Publication date
JP5057631B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5088661B2 (ja) 半導体装置および電気光学装置
KR100920316B1 (ko) 발광 장치
US8711074B2 (en) Flat panel display
KR100743103B1 (ko) 일렉트로 루미네센스 패널
US7365495B2 (en) Flat panel display
US20050161674A1 (en) Semiconductor device and method of manufacturing the same
US7202096B2 (en) Control TFT for OLED display
US8575611B2 (en) Light-emitting display device and manufacturing method for light-emitting display device
JP2003332581A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
KR100458710B1 (ko) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
US7274036B2 (en) Gate shorted to body thin film transistor, manufacturing method thereof, and display including the same
US7605399B2 (en) Thin film transistor
JP2008235905A (ja) 半導体装置及びその作製方法
JP2008235912A (ja) 半導体装置
JP4482287B2 (ja) アクティブマトリックス型の画像表示装置
JP5057631B2 (ja) 表示装置
JP2003241688A (ja) 表示装置
US9153174B2 (en) Method for driving active display
KR100581886B1 (ko) 문턱 전압을 조절한 박막 트랜지스터 및 이를 구비한평판표시장치
JP2008135605A (ja) 半導体装置および電気光学装置
KR100667936B1 (ko) 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치
JP2008227210A (ja) 半導体装置、半導体装置の製造方法、および電気光学装置
KR20040090599A (ko) 화이트밸런스가 개선된 평판표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5057631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees