JP2002221936A - 発光装置及びその駆動方法 - Google Patents

発光装置及びその駆動方法

Info

Publication number
JP2002221936A
JP2002221936A JP2001316145A JP2001316145A JP2002221936A JP 2002221936 A JP2002221936 A JP 2002221936A JP 2001316145 A JP2001316145 A JP 2001316145A JP 2001316145 A JP2001316145 A JP 2001316145A JP 2002221936 A JP2002221936 A JP 2002221936A
Authority
JP
Japan
Prior art keywords
tft
period
pixels
display
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001316145A
Other languages
English (en)
Other versions
JP2002221936A5 (ja
JP4159769B2 (ja
Inventor
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001316145A priority Critical patent/JP4159769B2/ja
Publication of JP2002221936A publication Critical patent/JP2002221936A/ja
Publication of JP2002221936A5 publication Critical patent/JP2002221936A5/ja
Application granted granted Critical
Publication of JP4159769B2 publication Critical patent/JP4159769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 温度変化に左右されずに一定の輝度を得るこ
とができる表示装置の駆動方法を提供する。 【解決手段】 本発明者は、ＥＬ素子の輝度を電圧によ
って制御するのではなく、電流によって制御すること
で、温度によるＥＬ素子の輝度の変化を防ぐことができ
ると考えた。具体的には、ＥＬ素子に流れる電流の大き
さを制御するＴＦＴを飽和領域で動作させる。すると、
該ＴＦＴの電流値ＩDSは、ＶDSによってほとんど変化せ
ず、ＶGSのみによって定まる。電流値ＩDSが一定になる
ようにＶGSの値を定めておけば、ＥＬ素子に流れる電流
の大きさは一定になる。ＥＬ素子に流れる電流にほぼ正
比例するので、温度によるＥＬ素子の輝度の変化を防ぐ
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
たＥＬ素子を、該基板とカバー材の間に封入したＥＬパ
ネルと、その駆動方法に関する。また、該ＥＬパネルに
ＩＣを実装したＥＬモジュールと、その駆動方法に関す
る。なお本明細書において、ＥＬパネル及びＥＬモジュ
ールを発光装置と総称する。本発明はさらに、該駆動方
法によって表示を行う発光装置を用いた電子機器に関す
る。
【０００２】
【従来の技術】ＥＬ素子は、自ら発光するため視認性が
高く、液晶ディスプレイ（ＬＣＤ）で必要なバックライ
トが要らず薄型化に最適であると共に、視野角にも制限
が無い。そのため、近年、ＥＬ素子を用いた発光装置は
ＣＲＴやＬＣＤに代わる表示装置として注目されてい
る。
【０００３】ＥＬ素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる有
機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、
陰極とを有する。有機化合物におけるルミネッセンスに
は、一重項励起状態から基底状態に戻る際の発光（蛍
光）と三重項励起状態から基底状態に戻る際の発光（リ
ン光）とがあるが、本発明の発光装置では、どちらの発
光を用いていても良い。
【０００４】なお、本明細書では、陽極と陰極の間に設
けられた全ての層をＥＬ層と定義する。ＥＬ層には具体
的に、発光層、正孔注入層、電子注入層、正孔輸送層、
電子輸送層等が含まれる。基本的にＥＬ素子は、陽極／
発光層／陰極が順に積層された構造を有しており、この
構造に加えて、陽極／正孔注入層／発光層／陰極や、陽
極／正孔注入層／発光層／電子輸送層／陰極等の順に積
層した構造を有していることもある。
【０００５】また本明細書において、ＥＬ素子が発光す
ることを、ＥＬ素子が駆動すると呼ぶ。また、本明細書
中では、陽極、ＥＬ層及び陰極で形成される発光素子を
ＥＬ素子と呼ぶ。
【０００６】ところで、ＥＬ素子を有する発光装置の駆
動方法には、主にアナログ駆動とデジタル駆動とがあ
る。特にデジタル駆動は、放送電波のデジタル化に対応
して、画像情報を有するデジタルのビデオ信号（デジタ
ルビデオ信号）を、アナログに変換せずにそのまま用い
て画像を表示することが可能なため、有望視されてい
る。
【０００７】デジタルビデオ信号が有する２値の電圧に
より階調表示を行う方法として、面積分割駆動法と、時
間分割駆動法とが挙げられる。
【０００８】面積分割駆動法とは、１画素を複数の副画
素に分割し、各副画素を独立にデジタルビデオ信号に基
づいて駆動することによって、階調表示を行う駆動法で
ある。この面積分割駆動法は、１画素が複数の副画素に
分割されていなければならず、さらに各副画素を独立し
て駆動するために、各副画素にそれぞれ対応する画素電
極を設ける必要がある。そのために画素の構造が複雑に
なるという不都合が生じる。
【０００９】一方、時間分割駆動法とは、画素の点灯す
る長さを制御することで階調表示を行う駆動法である。
具体的には、１フレーム期間を複数のサブフレーム期間
に分割する。そして、各サブフレーム期間において、デ
ジタルビデオ信号により各画素が点灯するかしないかが
選択される。１フレーム期間中に出現する全てのサブフ
レーム期間の内、画素が点灯したサブフレーム期間の長
さを積算することで、該画素の階調が求められる。
【００１０】一般的に、有機ＥＬ材料は液晶などに比べ
て応答速度が速いため、ＥＬ素子は時間分割駆動に適し
ている。
【００１１】
【発明が解決しようとする課題】以下に、時間分割駆動
で駆動する一般的な発光装置の画素の構成について、図
２５を用いて説明する。
【００１２】図２５に、一般的な発光装置の画素９００
４の回路図を示す。画素９００４は、ソース信号線９０
０５の１つと、電源供給線９００６の１つと、ゲート信
号線９００７の１つとを有している。また画素９００４
はスイッチング用ＴＦＴ９００８とＥＬ駆動用ＴＦＴ９
００９とを有している。スイッチング用ＴＦＴ９００８
のゲート電極は、ゲート信号線９００７に接続されてい
る。スイッチング用ＴＦＴ９００８のソース領域とドレ
イン領域は、一方がソース信号線９００５に、もう一方
がＥＬ駆動用ＴＦＴ９００９のゲート電極及び各画素が
有するコンデンサ９０１０にそれぞれ接続されている。
【００１３】コンデンサ９０１０はスイッチング用ＴＦ
Ｔ９００８が非選択状態（オフ状態）にある時、ＥＬ駆
動用ＴＦＴ９００９のゲート電圧（ゲート電極とソース
領域間の電位差）を保持するために設けられている。
【００１４】また、ＥＬ駆動用ＴＦＴ９００９のソース
領域は電源供給線９００６に接続され、ドレイン領域は
ＥＬ素子９０１１に接続される。電源供給線９００６は
コンデンサ９０１０に接続されている。
【００１５】ＥＬ素子９０１１は陽極と陰極と、陽極と
陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ
駆動用ＴＦＴ９００９のドレイン領域と接続している場
合、陽極が画素電極、陰極が対向電極となる。逆に陰極
がＥＬ駆動用ＴＦＴ９００９のドレイン領域と接続して
いる場合、陰極が画素電極、陽極が対向電極となる。
【００１６】ＥＬ素子９０１１の対向電極には対向電位
が与えられている。また電源供給線９００６には電源電
位が与えられている。電源電位と対向電位は、表示装置
の外付けのＩＣに設けられた電源によって与えられる。
【００１７】次に、図２５に示した画素の動作について
説明する。
【００１８】ゲート信号線９００７に入力された選択信
号によって、スイッチング用ＴＦＴ９００８がオンの状
態になり、ソース信号線９００５に入力された画像情報
を有するデジタル信号（以下、デジタルビデオ信号と呼
ぶ）が、スイッチング用ＴＦＴ９００８を介してＥＬ駆
動用ＴＦＴ９００９のゲート電極に入力される。
【００１９】ＥＬ駆動用ＴＦＴ９００９のゲート電極に
入力されたデジタルビデオ信号が有する、１または０の
情報によって、ＥＬ駆動用ＴＦＴ９００９のスイッチン
グが制御される。
【００２０】ＥＬ駆動用ＴＦＴ９００９がオフになる場
合、電源供給線９００６の電位がＥＬ素子９０１１の有
する画素電極に与えられないので、ＥＬ素子９０１１は
発光しない。またＥＬ駆動用ＴＦＴ９００９がオンにな
る場合、電源供給線９００６の電位がＥＬ素子９０１１
の有する画素電極に与えられ、ＥＬ素子９０１１が発光
する。
【００２１】各画素において上記動作が行われることで
画像が表示される。
【００２２】しかし上記動作により表示を行う発光装置
では、外気温やＥＬパネル自身が発する熱等によりＥＬ
素子が有するＥＬ層の温度が変化すると、その温度変化
に伴いＥＬ素子の輝度も変化する。図２６に、ＥＬ層の
温度を変化させたときの、ＥＬ素子の電圧電流特性の変
化を示す。ＥＬ層の温度が低くなるとＥＬ素子に流れる
電流が小さくなる。逆に、ＥＬ層の温度が高くなるとＥ
Ｌ素子に流れる電流は大きくなる。
【００２３】ＥＬ素子に流れる電流が小さければ小さい
ほど、ＥＬ素子の輝度は低くなる。またＥＬ素子に流れ
る電流が大きければ大きいほど、ＥＬ素子の輝度は高く
なる。よって、ＥＬ素子に印加する電圧が一定でも、温
度によってＥＬ層に流れる電流の大きさが変わるため、
ＥＬ素子の輝度も変化してしまう。
【００２４】また、ＥＬ材料によって、温度変化におけ
る輝度の変化の割合が異なる。よって、カラー表示にお
いて、各色毎に異なるＥＬ材料を有するＥＬ素子を設け
た場合、温度によって各色のＥＬ素子の輝度がバラバラ
に変化することで、所望の色が得られないということが
起こりうる。
【００２５】上述した問題に鑑み、温度変化に左右され
ずに一定の輝度を得ることができる発光装置及びその駆
動方法の考案が所望されていた。
【００２６】
【課題を解決するための手段】本発明者は、ＥＬ素子の
輝度を電圧によって制御するのではなく、電流によって
制御することで、温度によるＥＬ素子の輝度の変化を防
ぐことを考えた。
【００２７】ＥＬ素子に一定の電流を流すために、ＥＬ
素子に流れる電流の大きさを制御するＴＦＴを飽和領域
で動作させ、かつ該ＴＦＴのドレイン電流を一定にし
た。なおＴＦＴを飽和領域で動作させるには、以下の式
１を満たせば良い。ただしＶGSはゲート電極とソース領
域間の電位差であり、ＶTHは閾値、ＶDSはドレイン領域
とソース領域の電位差である。
【００２８】
【式１】｜ＶGS−ＶTH｜＜｜ＶDS｜
【００２９】ＩDSをＴＦＴのドレイン電流（チャネル形
成領域に流れる電流値）、μをＴＦＴの移動度、Ｃ0を
単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領
域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾値、μ
を移動度とすると、飽和領域において以下の式２が成り
立つ。
【００３０】
【式２】ＩDS＝μＣ0Ｗ／Ｌ×（ＶGS−ＶTH）2／２
【００３１】式２からわかるように、飽和領域において
ドレイン電流ＩDSはＶDSによってほとんど変化せず、Ｖ
GSのみによって定まる。よって、電流値ＩDSが一定にな
るようにＶGSの値を定めておけば、ＥＬ素子に流れる電
流の大きさは一定になる。ＥＬ素子の輝度はＥＬ素子に
流れる電流にほぼ正比例するので、温度によるＥＬ素子
の輝度の変化を防ぐことができる。
【００３２】以下に、本発明の構成を示す。
【００３３】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
と、ソース信号線と、電源供給線とが設けられた画素を
複数有する発光装置であって、前記第３のＴＦＴと前記
第４のＴＦＴは、ゲート電極が接続されており、前記第
３のＴＦＴのソース領域とドレイン領域は、一方は前記
ソース信号線に、もう一方は前記第１のＴＦＴのドレイ
ン領域に接続されており、前記第４のＴＦＴのソース領
域とドレイン領域は、一方は前記第１のＴＦＴのドレイ
ン領域に、もう一方は前記第１のＴＦＴのゲート電極に
接続されており、前記第１のＴＦＴのソース領域は前記
電源供給線に、ドレイン領域は前記第２のＴＦＴのソー
ス領域に接続されており、前記第２のＴＦＴのドレイン
領域は、前記ＥＬ素子が有する２つの電極のうちのいず
れか一方に接続されていることを特徴とする発光装置が
提供される。
【００３４】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
と、ソース信号線と、第１のゲート信号線と、第２のゲ
ート信号線と、電源供給線とが設けられた画素を複数有
する発光装置であって、前記第３のＴＦＴと前記第４の
ＴＦＴは、共にゲート電極が前記第１のゲート信号線に
接続されており、前記第３のＴＦＴのソース領域とドレ
イン領域は、一方は前記ソース信号線に、もう一方は前
記第１のＴＦＴのドレイン領域に接続されており、前記
第４のＴＦＴのソース領域とドレイン領域は、一方は前
記第１のＴＦＴのドレイン領域に、もう一方は前記第１
のＴＦＴのゲート電極に接続されており、前記第１のＴ
ＦＴのソース領域は前記電源供給線に、ドレイン領域は
前記第２のＴＦＴのソース領域に接続されており、前記
第２のＴＦＴのドレイン領域は、前記ＥＬ素子が有する
２つの電極のうちのいずれか一方に接続されており、前
記第２のＴＦＴのゲート電極は前記第２のゲート信号線
に接続されていることを特徴とする発光装置が提供され
る。
【００３５】本発明によって、ＴＦＴと、ＥＬ素子とが
設けられた画素を複数有する発光装置の駆動方法であっ
て、前記ＴＦＴは飽和領域で動作しており、第１の期間
において、ビデオ信号によって前記ＴＦＴのチャネル形
成領域に流れる電流の大きさが制御され、前記電流によ
って前記ＴＦＴのＶGSが制御され、第２の期間におい
て、前記ＴＦＴのＶGSは保持されており、かつ前記ＴＦ
Ｔを介して前記ＥＬ素子に所定の電流が流れることを特
徴とする発光装置の駆動方法が提供される。
【００３６】本発明によって、ＴＦＴと、ＥＬ素子とが
設けられた画素を複数有する発光装置の駆動方法であっ
て、前記ＴＦＴは飽和領域で動作しており、第１の期間
において、ビデオ信号によって前記ＴＦＴのチャネル形
成領域に流れる電流の大きさが制御され、前記電流によ
って前記ＴＦＴのＶGSが制御され、第２の期間におい
て、前記ＶGSによって前記ＴＦＴのチャネル形成領域に
流れる電流が、前記ＥＬ素子に流れることを特徴とする
発光装置の駆動方法が提供される。
【００３７】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、ＥＬ素子とが設けられた画素を複数有する発
光装置の駆動方法であって、前記第１のＴＦＴは飽和領
域で動作しており、第１の期間において、ビデオ信号に
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流の大きさが制御され、前記電流によって前記第１のＴ
ＦＴのＶGSが制御され、第２の期間において、前記第１
のＴＦＴのＶGSは保持されており、かつ前記第１のＴＦ
Ｔ及び前記第２のＴＦＴを介して前記ＥＬ素子に所定の
電流が流れることを特徴とする発光装置の駆動方法が提
供される。
【００３８】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、ＥＬ素子とが設けられた画素を複数有する発
光装置の駆動方法であって、前記第１のＴＦＴは飽和領
域で動作しており、第１の期間において、ビデオ信号に
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流の大きさが制御され、前記電流によって前記第１のＴ
ＦＴのＶGSが制御され、第２の期間において、前記ＶGS
によって前記第１のＴＦＴのチャネル形成領域に流れる
電流が、前記第２のＴＦＴを介して前記ＥＬ素子に流れ
ることを特徴とする発光装置の駆動方法が提供される。
【００３９】本発明によって、ＴＦＴと、ＥＬ素子とが
設けられた画素を複数有する発光装置の駆動方法であっ
て、前記ＴＦＴは飽和領域で動作しており、第１の期間
において、ビデオ信号によって前記ＴＦＴのチャネル形
成領域に流れる電流の大きさが制御され、前記電流によ
って前記ＴＦＴのＶGSが制御され、第２の期間におい
て、前記ＴＦＴのＶGSは保持されており、かつ前記ＴＦ
Ｔを介して前記ＥＬ素子に所定の電流が流れ、第３の期
間において、前記ＥＬ素子に電流が流れないことを特徴
とする発光装置の駆動方法が提供される。
【００４０】本発明によって、ＴＦＴと、ＥＬ素子とが
設けられた画素を複数有する発光装置の駆動方法であっ
て、前記ＴＦＴは飽和領域で動作しており、第１の期間
において、ビデオ信号によって前記ＴＦＴのチャネル形
成領域に流れる電流の大きさが制御され、前記電流によ
って前記ＴＦＴのＶGSが制御され、第２の期間におい
て、前記ＶGSによって前記ＴＦＴのチャネル形成領域に
流れる電流が、前記ＥＬ素子に流れ、第３の期間におい
て、前記ＥＬ素子に電流が流れないことを特徴とする発
光装置の駆動方法が提供される。
【００４１】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、ＥＬ素子とが設けられた画素を複数有する発
光装置の駆動方法であって、前記第１のＴＦＴは飽和領
域で動作しており、第１の期間において、ビデオ信号に
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流の大きさが制御され、前記電流によって前記第１のＴ
ＦＴのＶGSが制御され、第２の期間において、前記第１
のＴＦＴのＶGSは保持されており、かつ前記第１のＴＦ
Ｔ及び前記第２のＴＦＴを介して前記ＥＬ素子に所定の
電流が流れ、第３の期間において、前記第２のＴＦＴが
オフになることを特徴とする発光装置の駆動方法が提供
される。
【００４２】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、ＥＬ素子とが設けられた画素を複数有する発
光装置の駆動方法であって、前記第１のＴＦＴは飽和領
域で動作しており、第１の期間において、ビデオ信号に
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流の大きさが制御され、前記電流によって前記第１のＴ
ＦＴのＶGSが制御され、第２の期間において、前記ＶGS
によって前記第１のＴＦＴのチャネル形成領域に流れる
電流が、前記第２のＴＦＴを介して前記ＥＬ素子に流
れ、第３の期間において、前記第２のＴＦＴがオフにな
ることを特徴とする発光装置の駆動方法が提供される。
【００４３】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、第１の期間において、前記第３のＴＦＴと前記
第４のＴＦＴとによって、前記第１のＴＦＴのゲート電
極とドレイン領域とが接続され、かつ、ビデオ信号によ
って前記第１のＴＦＴのチャネル形成領域に流れる電流
の大きさが制御され、前記電流によって前記第１のＴＦ
ＴのＶGSが制御され、第２の期間において、前記第１の
ＴＦＴのＶGSは保持され、かつ前記第１のＴＦＴを介し
て前記ＥＬ素子に所定の電流が流れることを特徴とする
発光装置の駆動方法が提供される。
【００４４】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、第１の期間において、前記第３のＴＦＴと前記
第４のＴＦＴとによって、前記第１のＴＦＴのゲート電
極とドレイン領域とが接続され、かつ、ビデオ信号によ
って前記第１のＴＦＴのチャネル形成領域に流れる電流
の大きさが制御され、前記電流によって前記第１のＴＦ
ＴのＶGSが制御され、第２の期間において、前記ＶGSに
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流が、前記第２のＴＦＴを介して前記ＥＬ素子に流れる
ことを特徴とする発光装置の駆動方法が提供される。
【００４５】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、前記第１のＴＦＴのソース領域には一定の電位
が与えられており、第１の期間において、前記第３のＴ
ＦＴと前記第４のＴＦＴを介して、前記第１のＴＦＴの
ゲート電極とドレイン領域にビデオ信号が入力され、第
２の期間において、前記ビデオ信号の電位によって、前
記第１のＴＦＴ及び前記第２のＴＦＴを介して前記ＥＬ
素子に所定の電流が流れることを特徴とする発光装置の
駆動方法が提供される。
【００４６】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、第１の期間において、前記第３のＴＦＴと前記
第４のＴＦＴとによって、前記第１のＴＦＴのゲート電
極とドレイン領域とが接続され、かつ、ビデオ信号によ
って前記第１のＴＦＴのチャネル形成領域に流れる電流
の大きさが制御され、前記電流によって前記第１のＴＦ
ＴのＶGSが制御され、第２の期間において、前記第１の
ＴＦＴのＶGSは保持され、かつ前記第１のＴＦＴを介し
て前記ＥＬ素子に所定の電流が流れ、第３の期間におい
て、前記第２のＴＦＴがオフになることを特徴とする発
光装置の駆動方法が提供される。
【００４７】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、第１の期間において、前記第３のＴＦＴと前記
第４のＴＦＴとによって、前記第１のＴＦＴのゲート電
極とドレイン領域とが接続され、かつ、ビデオ信号によ
って前記第１のＴＦＴのチャネル形成領域に流れる電流
の大きさが制御され、前記電流によって前記第１のＴＦ
ＴのＶGSが制御され、第２の期間において、前記ＶGSに
よって前記第１のＴＦＴのチャネル形成領域に流れる電
流が、前記第２のＴＦＴを介して前記ＥＬ素子に流れ、
第３の期間において、前記第２のＴＦＴがオフになるこ
とを特徴とする発光装置の駆動方法が提供される。
【００４８】本発明によって、第１のＴＦＴと、第２の
ＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、ＥＬ素子
とが設けられた画素を複数有する発光装置の駆動方法で
あって、前記第１のＴＦＴのソース領域には一定の電位
が与えられており、第１の期間において、前記第３のＴ
ＦＴと前記第４のＴＦＴを介して、前記第１のＴＦＴの
ゲート電極とドレイン領域にビデオ信号が入力され、第
２の期間において、前記ビデオ信号の電位によって、前
記第１のＴＦＴ及び前記第２のＴＦＴを介して前記ＥＬ
素子に所定の電流が流れ、第３の期間において、前記第
２のＴＦＴがオフになることを特徴とする発光装置の駆
動方法が提供される。
【００４９】本発明は、前記第３のＴＦＴと前記第４の
ＴＦＴの極性が同じであることを特徴としていても良
い。
【００５０】
【発明の実施の形態】（実施の形態１）図１に本発明の
画素の構成を示す。
【００５１】図１に示す画素１０１は、ソース信号線Ｓ
ｉ（Ｓ１〜Ｓｘのうちの１つ）、書き込み用ゲート信号
線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１つ）、表示用ゲー
ト信号線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電
源供給線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【００５２】なおソース信号線と電源供給線の数は必ず
しも同じであるとは限らない。また、書き込み用ゲート
信号線と、表示用ゲート信号線の数は必ずしも同じであ
るとは限らない。またこれらの配線を必ず全て有してい
なくとも良く、これらの配線の他に、別の異なる配線が
設けられていても良い。
【００５３】また画素１０１は、第１スイッチング用Ｔ
ＦＴ１０２、第２スイッチング用ＴＦＴ１０３、電流制
御用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５、ＥＬ素子
１０６及びコンデンサ１０７を有している。
【００５４】第１スイッチング用ＴＦＴ１０２と第２ス
イッチング用ＴＦＴ１０３のゲート電極は、共に書き込
み用ゲート信号線Ｇａｊに接続されている。
【００５５】なお、本明細書において接続とは、特に記
載のない限り電気的な接続を意味する。
【００５６】第１スイッチング用ＴＦＴ１０２のソース
領域とドレイン領域は、一方はソース信号線Ｓｉに、も
う一方はＥＬ駆動用ＴＦＴ１０５のソース領域に接続さ
れている。また第２スイッチング用ＴＦＴ１０３のソー
ス領域とドレイン領域は、一方はＥＬ駆動用ＴＦＴ１０
５のソース領域に、もう一方は電流制御用ＴＦＴ１０４
のゲート電極に接続されている。
【００５７】つまり、第１スイッチング用ＴＦＴ１０２
のソース領域とドレイン領域のいずれか一方と、第２ス
イッチング用ＴＦＴ１０３のソース領域とドレイン領域
のいずれか一方とは、接続されている。
【００５８】電流制御用ＴＦＴ１０４のソース領域は電
源供給線Ｖｉに、ドレイン領域はＥＬ駆動用ＴＦＴ１０
５のソース領域に接続されている。
【００５９】なお本明細書では、ｎチャネル型トランジ
スタのソース領域に与えられる電圧は、ドレイン領域に
与えられる電圧よりも低いものとする。また、ｐチャネ
ル型トランジスタのソース領域に与えられる電圧は、ド
レイン領域に与えられる電圧よりも高いものとする。
【００６０】ＥＬ駆動用ＴＦＴ１０５のゲート電極は表
示用ゲート信号線Ｇｂｊに接続されている。そしてＥＬ
駆動用ＴＦＴ１０５のドレイン領域はＥＬ素子１０６が
有する画素電極に接続されている。ＥＬ素子１０６は、
画素電極と、対向電極と、画素電極と対向電極の間に設
けられたＥＬ層とを有している。ＥＬ素子１０６の対向
電極はＥＬパネルの外部に設けられた電源（対向電極用
電源）に接続されている。
【００６１】電源供給線Ｖｉの電位（電源電位）は一定
の高さに保たれている。また対向電極用電源の電位も、
一定の高さに保たれている。
【００６２】なお、第１スイッチング用ＴＦＴ１０２と
第２スイッチング用ＴＦＴ１０３は、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴのどちらでも良い。ただし、第
１スイッチング用ＴＦＴ１０２と第２スイッチング用Ｔ
ＦＴ１０３の極性は同じである。
【００６３】また、電流制御用ＴＦＴ１０４はｎチャネ
ル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【００６４】ＥＬ駆動用ＴＦＴ１０５は、ｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。ＥＬ素
子の画素電極と対向電極は、一方が陽極であり、他方が
陰極である。陽極を画素電極として用い、陰極を対向電
極として用いている場合、ＥＬ駆動用ＴＦＴ１０５はｐ
チャネル型ＴＦＴであることが好ましい。逆に、陰極を
画素電極として用い、陽極を対向電極として用いる場
合、ＥＬ駆動用ＴＦＴ１０５はｎチャネル型ＴＦＴであ
ることが好ましい。
【００６５】コンデンサ１０７は電流制御用ＴＦＴ１０
４のゲート電極とソース領域との間に形成されている。
コンデンサ１０７は、第１及び第２スイッチング用ＴＦ
Ｔ１０２、１０３がオフのとき、電流制御用ＴＦＴ１０
４のゲート電極とソース領域の間の電圧（ＶGS）をより
確実に維持するために設けられているが、必ずしも設け
る必要はない。
【００６６】図２は本発明の駆動方法を用いる発光装置
のブロック図であり、１００は画素部、１１０はソース
信号線駆動回路、１１１は書き込み用ゲート信号線駆動
回路、１１２は表示用ゲート信号線駆動回路である。
【００６７】画素部１００はソース信号線Ｓ１〜Ｓｘ
と、書き込み用ゲート信号線Ｇａ１〜Ｇａｙと、表示用
ゲート信号線Ｇｂ１〜Ｇｂｙと、電源供給線Ｖ１〜Ｖｘ
とを有している。
【００６８】ソース信号線、書き込み用ゲート信号線、
表示用ゲート信号線、電源供給線を、それぞれ１つづつ
有する領域が画素１０１である。画素部１００には、マ
トリクス状に複数の画素１０１が設けられている。
【００６９】（実施の形態２）５２７２ 次に、図１及び図２に示した本発明の発光装置の駆動に
ついて、図３を用いて説明する。本発明の発光装置の駆
動は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明
することができる。
【００７０】図３（Ａ）に、書き込み期間Ｔａにおい
て、書き込み用ゲート信号線と表示用ゲート信号線に入
力される信号のタイミングチャートを示す。書き込み用
ゲート信号線と表示用ゲート信号線とが選択されている
期間、言いかえると該信号線にゲート電極が接続されて
いるＴＦＴが全てオンの状態にある期間は、ＯＮで示
す。逆に、書き込み用ゲート信号線と表示用ゲート信号
線とが選択されていない期間、言いかえると該信号線に
ゲート電極が接続されているＴＦＴが全てオフの状態に
ある期間は、ＯＦＦで示す。
【００７１】書き込み期間Ｔａでは、書き込み用ゲート
信号線Ｇａ１〜Ｇａｙが順に選択され、表示用ゲート信
号線Ｇｂ１〜Ｇｂｙは選択されない。そして、ソース信
号線駆動回路１１０に入力されるデジタルビデオ信号に
よって、ソース信号線Ｓ１〜Ｓｘのそれぞれに一定の電
流Ｉｃが流れるか流れないかが選択される。
【００７２】図４（Ａ）に、書き込み期間Ｔａにおけ
る、ソース信号線Ｓｉに一定の電流Ｉｃが流れた場合
の、画素の概略図を示す。第１スイッチング用ＴＦＴ１
０２及び第２スイッチング用ＴＦＴ１０３はオンの状態
にあるので、ソース信号線Ｓｉに一定の電流Ｉｃが流れ
ると、一定の電流Ｉｃは電流制御用ＴＦＴ１０４のドレ
イン領域とソース領域の間に流れる。
【００７３】電流制御用ＴＦＴ１０４のソース領域は電
源供給線Ｖｉに接続されており、一定の電位（電源電
位）に保たれている。
【００７４】電流制御用ＴＦＴ１０４は飽和領域で動作
しているので、式２のＩDSにＩｃを代入すれば、自ずと
ＶGSの値が定まる。
【００７５】なお、ソース信号線Ｓｉに一定の電流Ｉｃ
が流れなかった場合、ソース信号線Ｓｉは電源供給線Ｖ
ｉと同じ電位に保たれるようにする。よってこの場合Ｖ
GS≒０となる。
【００７６】書き込み期間Ｔａが終了すると、表示期間
Ｔｄが開始される。
【００７７】図３（Ｂ）に、表示期間Ｔｄにおける、書
き込み用ゲート信号線と表示用ゲート信号線に入力され
る信号のタイミングチャートを示す。
【００７８】表示期間Ｔｄでは、書き込み用ゲート信号
線Ｇａ１〜Ｇａｙが全て選択されず、表示用ゲート信号
線Ｇｂ１〜Ｇｂｙが全て選択される。
【００７９】図４（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。第１スイッチング用ＴＦＴ１０２及び
第２スイッチング用ＴＦＴ１０３はオフの状態にある。
また、電流制御用ＴＦＴ１０４のソース領域は電源供給
線Ｖｉに接続されており、一定の電位（電源電位）に保
たれている。
【００８０】表示期間Ｔｄでは、書き込み期間Ｔａにお
いて定められたＶGSが維持されている。そのため、式２
にＶGSの値を代入すると、自ずとＩDSの値が定まる。
【００８１】書き込み期間Ｔａにおいて電流Ｉｃが流れ
なかった場合はＶGS≒０であるので、閾値が０の場合電
流は流れない。よってＥＬ素子１０６は発光しない。
【００８２】書き込み期間Ｔａにおいて一定の電流Ｉｃ
が流れた場合は、式２にＶGSの値を代入すると、電流値
ＩDSとしてＩｃが得られる。表示期間ＴｄではＥＬ駆動
用ＴＦＴ１０５がオンになるので、電流ＩｃはＥＬ素子
１０６に流れ、ＥＬ素子１０６は発光する。
【００８３】上述したように、１フレーム期間中に書き
込み期間Ｔａと表示期間Ｔｄとを繰り返すことで、１つ
の画像を表示することが可能である。ｎビットのデジタ
ルビデオ信号によって画像を表示する場合、少なくとも
ｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム
期間内に設けられる。
【００８４】ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）
と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、デジタルビ
デオ信号の各ビットに対応している。
【００８５】図５に１フレーム期間において、ｎ個の書
き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔｄ
１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は時
間を示しており、縦軸は画素が有する書き込み用ゲート
信号線及び表示用ゲート信号線の位置を示している。
【００８６】書き込み期間Ｔａｍ（ｍは１〜ｎの任意の
数）の次には、同じビット数に対応する表示期間、この
場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔ
ｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット
目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
【００８７】表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ
１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満た
す。
【００８８】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【００８９】上述した構成によって、本発明の発光装置
は温度変化に左右されずに一定の輝度を得ることができ
る。また、カラー表示において、各色毎に異なるＥＬ材
料を有するＥＬ素子を設けた場合でも、温度によって各
色のＥＬ素子の輝度がバラバラに変化して所望の色が得
られないということを防ぐことができる。
【００９０】（実施の形態３）５３１８ 次に、図１及び図２に示した本発明の発光装置の、実施
の形態２とは異なる駆動方法について、図６〜９を用い
て説明する。
【００９１】はじめに１ライン目の画素において、書き
込み期間Ｔａ１が開始される。
【００９２】書き込み期間Ｔａ１において、書き込み用
ゲート信号線駆動回路１１１から書き込み用ゲート信号
線Ｇａ１に入力される第１の選択信号（書き込み用選択
信号）によって、書き込み用ゲート信号線Ｇａ１が選択
される。なお、本明細書において信号線が選択されると
は、該信号線にゲート電極が接続されているＴＦＴが全
てオンの状態になることを意味する。そして書き込み用
ゲート信号線Ｇａ１を有する全ての画素（１ライン目の
画素）の第１スイッチング用ＴＦＴ１０２及び第２スイ
ッチング用ＴＦＴ１０３がオンの状態になる。
【００９３】また、書き込み期間Ｔａ１において、１ラ
イン目の画素が有する表示用ゲート信号線Ｇｂ１は選択
されていない。よって、１ライン目の画素が有するＥＬ
駆動用ＴＦＴ１０５は全てオフの状態になっている。
【００９４】そして、ソース信号線駆動回路１１０に入
力される１ビット目のデジタルビデオ信号によって、ソ
ース信号線Ｓ１〜Ｓｘに流れる電流の値が定められる。
【００９５】デジタルビデオ信号は「０」または「１」
の情報を有しいる。「０」の情報を有するデジタルビデ
オ信号と「１」の情報を有するデジタルビデオ信号は、
一方がＨｉ（Ｈｉｇｈ）、一方がＬｏ（Ｌｏｗ）の電圧
を有する信号である。デジタルビデオ信号が有する
「０」または「１」の情報によって、電流制御用ＴＦＴ
１０４に流れるドレイン電流の値が制御される。
【００９６】具体的には、デジタルビデオ信号の「０」
または「１」の情報によって、電流制御用ＴＦＴ１０
４、第１スイッチング用ＴＦＴ１０２及び第２スイッチ
ング用ＴＦＴ１０３を介して、電源供給線Ｖｉとソース
信号線Ｓｉとの間に、一定の電流Ｉｃが流れるか、もし
くは電流が流れないかが選択される。
【００９７】なお、本明細書において画素にデジタルビ
デオ信号が入力されたというのは、該画素が、デジタル
ビデオ信号によって、電源供給線Ｖｉとソース信号線Ｓ
ｉとの間に、一定の電流Ｉｃが流れるか、もしくは電流
が流れないかが選択されていることを意味する。
【００９８】図８（Ａ）に、書き込み期間Ｔａ１におけ
る画素の概略図を示す。
【００９９】書き込み期間Ｔａ１においては、書き込み
用ゲート信号線Ｇａ１が選択、表示用ゲート信号線Ｇｂ
１が非選択の状態にある。よって、第１スイッチング用
ＴＦＴ１０２及び第２スイッチング用ＴＦＴ１０３がオ
ンになっているので、ソース信号線Ｓｉに一定の電流Ｉ
ｃが流れると、一定の電流Ｉｃは電流制御用ＴＦＴのソ
ース領域とドレイン領域の間に流れる。そしてこのと
き、ＥＬ駆動用ＴＦＴ１０５はオフになっているので、
ＥＬ素子１０６の画素電極に電源供給線Ｖｉの電位は与
えられず、ＥＬ素子１０６は非発光の状態である。
【０１００】電流制御用ＴＦＴ１０４のソース領域は電
源供給線Ｖｉに接続されており、一定の電位（電源電
位）に保たれている。また、電流制御用ＴＦＴ１０４は
飽和領域で動作しているので、式２のＩDSにＩｃを代入
すれば、自ずと電流制御用ＴＦＴ１０４のＶGSの値が定
まる。
【０１０１】ソース信号線Ｓｉに一定の電流Ｉｃが流れ
なかい場合は、ソース信号線Ｓｉと電源供給線Ｖｉとは
同じ電位に保たれている。この場合、電流制御用ＴＦＴ
１０４は、ＶGS≒０となる。
【０１０２】そして、書き込み用ゲート信号線Ｇａ１の
選択が終了すると、１ライン目の画素において書き込み
期間Ｔａ１が終了する。
【０１０３】１ライン目の画素において書き込み期間Ｔ
ａ１が終了すると、２ライン目の画素において書き込み
期間Ｔａ１が開始される。そして、書き込み用選択信号
によって書き込み用ゲート信号線Ｇａ２が選択され、１
ライン目の画素と同様の動作が行われる。そして書き込
み用ゲート信号線Ｇａ３〜Ｇａｙも順に選択され、すべ
ての画素において書き込み期間Ｔａ１が開始され、１ラ
イン目の画素と同様の動作が行われる。
【０１０４】書き込み期間Ｔａ１は、各ラインの画素に
よって出現するタイミングが異なっており、各ラインの
画素が有する書き込み用ゲート信号線が選択されている
期間に相当する。書き込み期間Ｔａが開始されるタイミ
ングは、各ラインの画素ごとに、それぞれ時間差を有し
ている。
【０１０５】一方、１ライン目の画素において書き込み
期間Ｔａ１が終了した後、２ライン目以降のラインの画
素において書き込み期間Ｔａ１が開始されるのと同時並
行して、１ライン目の画素において表示期間Ｔｒ１が開
始される。
【０１０６】表示期間Ｔｒ１では、表示用ゲート信号線
駆動回路１１２から表示用ゲート信号線Ｇｂ１に入力さ
れる第２の選択信号（表示用選択信号）によって、表示
用ゲート信号線Ｇｂ１が選択される。表示用ゲート信号
線Ｇｂ１は、書き込み用ゲート信号線Ｇａ２〜Ｇａｙの
選択が終了する前に選択が開始される。より好ましく
は、書き込み用ゲート信号線Ｇａ１の選択が終了し、書
き込み用ゲート信号線Ｇａ２の選択が開始されると同時
に、表示用ゲート信号線Ｇｂ１の選択が開始されるのが
良い。
【０１０７】図８（Ｂ）に、表示期間Ｔｒ１における画
素の概略図を示す。
【０１０８】表示期間Ｔｒ１では、書き込み用ゲート信
号線Ｇａ１が非選択、表示用ゲート信号線Ｇｂ１が選択
の状態にある。よって、１ライン目の画素において、第
１スイッチング用ＴＦＴ１０２及び第２スイッチング用
ＴＦＴ１０３はオフになっており、ＥＬ駆動用ＴＦＴ１
０５はオンになっている。
【０１０９】電流制御用ＴＦＴ１０４のソース領域は電
源供給線Ｖｉに接続されており、一定の電位（電源電
位）に保たれている。そして、書き込み期間Ｔａ１にお
いて定められた、電流制御用ＴＦＴ１０４のＶGSは、書
き込み用ゲート信号線Ｇａ１の選択が終了した後も、コ
ンデンサ１０７などによって維持されている。このとき
電流制御用ＴＦＴ１０４のソース領域とドレイン領域の
間に流れる電流ＩDSは、式２にＶGSの値を代入すること
で求められる。電流ＩDSは、オンのＥＬ駆動用ＴＦＴ１
０５を介してＥＬ素子１０６に流れ、その結果ＥＬ素子
１０６が発光する。
【０１１０】書き込み用ゲート信号線Ｇａ１が選択され
ているときに、電流Ｉｃが流れなかった場合は、電流制
御用ＴＦＴ１０４のＶGS≒０である。よって、電流制御
用ＴＦＴ１０４のソース領域とドレイン領域の間に電流
は流れない。よってＥＬ素子１０６は発光しない。
【０１１１】このように、画素にデジタルビデオ信号が
入力された後、表示用ゲート信号線が選択されること
で、ＥＬ素子１０６が発光、または非発光の状態にな
り、画素は表示を行う。
【０１１２】１ライン目の画素において表示期間Ｔｒ１
が開始された後、２ライン目の画素においても表示期間
Ｔｒ１が開始される。そして、表示用選択信号によって
表示用ゲート信号線Ｇｂ２が選択され、１ライン目の画
素と同様の動作が行われる。そして表示用ゲート信号線
Ｇｂ３〜Ｇｂｙも順に選択され、すべての画素において
表示期間Ｔｒ１が開始され、１ライン目の画素と同様の
動作が行われる。
【０１１３】各ラインの画素の表示期間Ｔｒ１は、各ラ
インの画素が有する表示用ゲート信号線が選択されてい
る期間に相当する。表示期間Ｔｒが開始されるタイミン
グは、各ラインの画素ごとに、それぞれ時間差を有して
いる。
【０１１４】一方、２ライン目以降のラインの画素にお
いて表示期間Ｔｒ１が開始されるのと同時並行して、１
ライン目の画素において表示用ゲート信号線Ｇｂ１の選
択が終了し、表示期間Ｔｒ１が終了する。
【０１１５】１ライン目の画素において、表示期間Ｔｒ
１が終了すると非表示期間Ｔｄ１が開始される。そし
て、表示用ゲート信号線Ｇｂ１が非選択状態になり、１
ライン目の画素のＥＬ駆動用ＴＦＴ１０５がオフにな
る。このとき、書き込み用ゲート信号線Ｇａ１は非選択
状態のままである。
【０１１６】１ライン目の画素においてＥＬ駆動用ＴＦ
Ｔ１０５はオフになるので、電源供給線Ｖｉの電源電位
がＥＬ素子１０６の画素電極に与えられなくなる、よっ
て、１ライン目の画素が有するＥＬ素子１０６は全て非
発光の状態になり、１ライン目の画素が表示を行わなく
なる。
【０１１７】図８（Ｃ）に、表示用ゲート信号線Ｇｂ１
及び書き込み用ゲート信号線Ｇａ１が選択されていない
時の、１ライン目の画素の概略図を示す。第１スイッチ
ング用ＴＦＴ１０２及び第２スイッチング用ＴＦＴ１０
３はオフになっており、またＥＬ駆動用ＴＦＴ１０５も
オフになっている。よって、ＥＬ素子１０６は非発光の
状態になっている。
【０１１８】１ライン目の画素において非表示期間Ｔｄ
１が開始された後、２ライン目の画素においても表示期
間Ｔｒ１が終了し、非表示期間Ｔｄ１が開始される。そ
して、表示用選択信号によって表示用ゲート信号線Ｇｂ
２が選択され、２ライン目の画素において１ライン目の
画素と同様の動作が行われる。そして表示用ゲート信号
線Ｇｂ３〜Ｇｂｙも順に選択され、すべての画素におい
て表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１が開始さ
れ、１ライン目の画素と同様の動作が行われる。
【０１１９】非表示期間Ｔｄ１が開始されるタイミング
は、各ラインの画素によって時間差を有しており、非表
示期間Ｔｄ１は、各ラインの画素が有する書き込み用ゲ
ート信号線が選択されておらず、なおかつ表示用ゲート
信号線が選択されている期間に相当する。
【０１２０】一方、２ライン目以降のラインの画素にお
いて非表示期間Ｔｄ１が開始されるのと同時並行、もし
くは全ての画素において非表示期間Ｔｄ１が開始された
後に、１ライン目の画素において書き込み用ゲート信号
線Ｇａ１の選択が開始され、書き込み期間Ｔａ２が開始
される。
【０１２１】なお本発明において、各ラインの画素の書
き込み期間は互いに重ならないので、ｙライン目の画素
における書き込み期間が終了した後に、１ライン目の画
素における書き込み期間が開始されるようにする。
【０１２２】画素の動作は、書き込み期間Ｔａ１の場合
と同様である。ただし、書き込み期間Ｔａ２では、２ビ
ット目のデジタルビデオ信号が画素に入力される。
【０１２３】そして１ライン目の画素において書き込み
期間Ｔａ２が終了すると、次に２ライン目以降の画素に
おいて、順に書き込み期間Ｔａ２が開始される。
【０１２４】２ライン目以降の画素において書き込み期
間Ｔａ２が開始されるのと同時並行して、１ライン目の
画素において表示期間Ｔｒ２が開始される。表示期間Ｔ
ｒ２においても、表示期間Ｔｒ１と同様に、２ビット目
のデジタルビデオ信号によって画素が表示を行う。
【０１２５】そして、１ライン目の画素において表示期
間Ｔｒ１が開始された後、２ライン目以降の画素におい
ても、順に書き込み期間Ｔａ２が終了し、表示期間Ｔｒ
２が開始される。よって、各ラインの画素が表示を行
う。
【０１２６】一方、２ライン目以降のラインの画素にお
いて表示期間Ｔｒ２が開始されるのと同時並行して、１
ライン目の画素において表示期間Ｔｒ２が終了し、非表
示期間Ｔｄ２が開始される。非表示期間Ｔｄ２が開始さ
れると、１ライン目の画素において画素が表示を行わな
くなる。
【０１２７】１ライン目の画素において非表示期間Ｔｄ
２が開始された後、２ライン目以降の画素においても順
に表示期間Ｔｒ２が終了し、非表示期間Ｔｄ２が開始さ
れる。そして各ラインにおいて、画素が表示を行わなく
なる。
【０１２８】上述した動作はｍビット目のデジタルビデ
オ信号が画素に入力される前まで繰り返し行われ、各ラ
インの画素ごとに、書き込み期間Ｔａと、表示期間Ｔｒ
と、非表示期間Ｔｄとが繰り返し出現する。
【０１２９】図６に、書き込み期間Ｔａ１、表示期間Ｔ
ｒ１、非表示期間Ｔｄ１において、書き込み用ゲート信
号線Ｇａ１〜Ｇａｙ及び表示用ゲート信号線Ｇｂ１〜Ｇ
ｂｙが選択される様子を示す。
【０１３０】例えば、１ライン目（First Line）の画素
に注目すると、書き込み期間Ｔａ１及び非表示期間Ｔｄ
１において、画素は表示を行わない。そして表示期間Ｔ
ｒ１においてのみ表示を行っている。なお図６では書き
込み期間Ｔａ１〜Ｔａ（ｍ−１）、表示期間Ｔｒ１〜Ｔ
ｒ（ｍ−１）、非表示期間Ｔｄ１〜Ｔｄ（ｍ−１）にお
ける画素の動作を説明するために、書き込み期間Ｔａ
１、表示期間Ｔｒ１、非表示期間Ｔｄ１における画素の
動作を例示している。よって、書き込み期間Ｔａ１〜Ｔ
ａ（ｍ−１）及び非表示期間Ｔｄ１〜Ｔｄ（ｍ−１）に
おいて、全てのラインの画素は表示を行わない。また表
示期間Ｔｒ１〜Ｔｒ（ｍ−１）において、全てのライン
の画素は表示を行う。
【０１３１】次に、ｍビット目のデジタルビデオ信号が
画素に入力される、書き込み期間Ｔａｍが開始された後
の画素の動作について説明する。なお、本発明において
ｍは、１からｎまでの値を任意に選択することが可能で
ある。
【０１３２】１ライン目の画素において書き込み期間Ｔ
ａｍが開始されると、ｍビット目のデジタルビデオ信号
が１ライン目の画素に入力される。そして、１ライン目
の画素において書き込み期間Ｔａｍが終了すると、２ラ
イン目以降の画素においても、順に書き込み期間Ｔａｍ
が開始される。
【０１３３】一方、１ライン目の画素において書き込み
期間Ｔａｍが終了した後、２ライン目以降のラインの画
素において書き込み期間Ｔａｍが開始されるのと同時並
行して、１ライン目の画素において表示期間Ｔｒｍが開
始される。表示期間Ｔｒｍにおいても、表示期間Ｔｒｍ
と同様に、ｍビット目のデジタルビデオ信号によって画
素が表示を行う。
【０１３４】そして、１ライン目の画素において表示期
間Ｔｒｍが開始された後、２ライン目以降の画素におい
ても、順に書き込み期間Ｔａｍが終了し、表示期間Ｔｒ
ｍが開始される。
【０１３５】次に、全てのラインの画素において表示期
間Ｔｒｍが開始された後、１ライン目の画素において表
示期間Ｔｒｍが終了し、書き込み期間Ｔａ（ｍ＋１）が
開始される。
【０１３６】１ライン目の画素において書き込み期間Ｔ
ａ（ｍ＋１）が開始されると、１ライン目の画素にｍ＋
１ビット目のデジタルビデオ信号が入力される。
【０１３７】そして１ライン目の画素において、書き込
み期間Ｔａ（ｍ＋１）が終了する。１ライン目の画素に
おいて書き込み期間Ｔａ（ｍ＋１）が終了した後、２ラ
イン目以降の画素においても順に表示期間Ｔｒｍが終了
し、書き込み期間Ｔａ（ｍ＋１）が開始される。
【０１３８】上述した動作は、最後のｙライン目の画素
において、ｎビット目のデジタルビデオ信号に対応する
表示期間Ｔｒｎが終了するまで繰り返し行われ、各ライ
ンの画素ごとに、書き込み期間Ｔａと、表示期間Ｔｒと
が繰り返し出現する。
【０１３９】図７に、書き込み期間Ｔａｍ、表示期間Ｔ
ｒｍにおいて、書き込み用ゲート信号線Ｇａ１〜Ｇａｙ
及び表示用ゲート信号線Ｇｂ１〜Ｇｂｙが選択される様
子を示す。
【０１４０】例えば、１ライン目（First Line）の画素
に注目すると、書き込み期間Ｔａｍにおいて、画素は表
示を行わない。そして表示期間Ｔｒｍにおいてのみ表示
を行っている。なお図７では書き込み期間Ｔａｍ〜Ｔａ
ｎ、表示期間Ｔｒｍ〜Ｔｒｎにおける画素の動作を説明
するために、書き込み期間Ｔａｍ、表示期間Ｔｒｍにお
ける画素の動作を例示している。よって、書き込み期間
Ｔａｍ〜Ｔａｎにおいて、全てのラインの画素は表示を
行わない。また表示期間Ｔｒｍ〜Ｔｒｎにおいて、全て
のラインの画素は表示を行う。
【０１４１】図９に、本発明の駆動方法において、ｍ＝
ｎ−２の場合の、書き込み期間と、表示期間と、非表示
期間とが出現するタイミングを示す。横軸は時間を示し
ており、縦軸は画素が有する書き込み用ゲート信号線及
び表示用ゲート信号線の位置を示している。ただし、書
き込み期間は短いので、図を見やすくするために、各ビ
ットに対応する書き込み期間Ｔａ１〜Ｔａｎの開始され
るタイミングを矢印で示した。また、各ビットごとに、
１ライン目の画素の書き込み期間が開始されてから、ｙ
ライン目の画素の書き込み期間が終了するまでの期間
（ΣＴａ１〜ΣＴａｎ）を矢印で示す。
【０１４２】１ライン目の画素においてＴｒｎが終了し
た後、１フレーム期間が終了し、再び１ライン目の画素
において、次のフレーム期間の書き込み期間Ｔａ１が開
始される。そして上述した動作が再び繰り返される。１
フレーム期間が開始するタイミングと、終了するタイミ
ングは、各ラインの画素毎に時間差を有している。
【０１４３】全てのラインの画素において１フレーム期
間が終了すると１つの画像を表示することができる。
【０１４４】発光装置は１秒間に６０以上のフレーム期
間を設けることが好ましい。１秒間に表示される画像の
数が６０より少なくなると、視覚的に画像のちらつきが
目立ち始めることがある。
【０１４５】また本発明では、各ラインの画素におい
て、全ての書き込み期間の長さの和が１フレーム期間よ
りも短い。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：
Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：
２2：…：２(n-2)：２(n-1)とする。この表示期間の組
み合わせで２n階調のうち所望の階調表示を行うことが
できる。
【０１４６】１フレーム期間中にＥＬ素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、ｎ＝８のとき、全部の表示期間で画素が発光した場
合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３
とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表
現できる。
【０１４７】表示期間Ｔｒｍの長さは、１ライン目の画
素の書き込み期間Ｔａｍが開始されてから、ｙライン目
の画素の書き込み期間Ｔａｍが終了するまでの期間（Σ
Ｔａｍ）より、長いことが肝要である。
【０１４８】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、各ラインの画素における書き込み期間が、互いに重
ならないようにすることが必要である。
【０１４９】なお本実施の形態では、ＥＬ駆動用ＴＦＴ
のゲート電極にかかる電圧を保持するためにコンデンサ
を設ける構造としているが、コンデンサを省略すること
も可能である。ＥＬ駆動用ＴＦＴが、ゲート絶縁膜を介
してゲート電極に重なるように設けられたＬＤＤ領域を
有している場合、この重なり合った領域には一般的にゲ
ート容量と呼ばれる寄生容量が形成される。このゲート
容量をＥＬ駆動用ＴＦＴのゲート電極にかかる電圧を保
持するためのコンデンサとして積極的に用いても良い。
【０１５０】このゲート容量の容量値は、上記ゲート電
極とＬＤＤ領域とが重なり合った面積によって変化する
ため、その重なり合った領域に含まれるＬＤＤ領域の長
さによって決まる。
【０１５１】本実施の形態の駆動方法では、１ライン目
の画素の書き込み期間Ｔａが開始されてから、ｙライン
目の画素の書き込み期間Ｔａが終了するまでの期間、言
い換えると全ての画素に１ビット分のデジタルビデオ信
号を書き込む期間より、各ラインの画素の表示期間の長
さを短くすることができる。よって、デジタルビデオ信
号のビット数が増加しても、下位ビットに対応する表示
期間の長さを短くすることができるので、画面をちらつ
かせることなく高精細な画像を表示することが可能であ
る。
【０１５２】また、本発明の発光装置は温度変化に左右
されずに一定の輝度を得ることができる。また、カラー
表示において、各色毎に異なるＥＬ材料を有するＥＬ素
子を設けた場合でも、温度によって各色のＥＬ素子の輝
度がバラバラに変化して所望の色が得られないというこ
とを防ぐことができる。
【０１５３】なお、実施の形態１及び２では、デジタル
のビデオ信号を用いて表示を行う駆動方法について説明
したが、アナログのビデオ信号を用いて表示を行っても
良い。アナログのビデオ信号を用いて表示を行う場合、
ソース信号線に流れる電流の値をアナログビデオ信号に
よって制御し、該電流の大きさによって階調を表示する
ことができる。
【０１５４】
【実施例】以下に、本発明の実施例について説明する。
【０１５５】（実施例１）本実施例では、ｎビットのデ
ジタルビデオ信号に対応した実施の形態１に示した駆動
方法において、サブフレーム期間ＳＦ１〜ＳＦｎの出現
する順序について説明する。
【０１５６】図１０に１フレーム期間において、ｎ個の
書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔ
ｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は
時間を示しており、縦軸は画素が有する書き込み用ゲー
ト信号線及び表示用ゲート信号線の位置を示している。
各画素の詳しい駆動の仕方については実施の形態１を参
照すれば良いので、ここでは省略する。
【０１５７】本実施例の駆動方法では、１フレーム期間
中で１番長い表示期間を有するサブフレーム期間（本実
施例ではＳＦｎ）を、１フレーム期間の最初及び最後に
設けない。言い換えると、１フレーム期間中で１番長い
表示期間を有するサブフレーム期間の前後に、同じフレ
ーム期間に含まれる他のサブフレーム期間が出現するよ
うな構成にしている。
【０１５８】上記構成によって、中間階調の表示を行っ
たときに、隣り合うフレーム期間同士で発光する表示期
間が隣接することによって起きていた表示むらを、人間
の目に認識されずらくすることができる。
【０１５９】なお本実施例の構成はｎ≧３の場合におい
て有効である。
【０１６０】（実施例２）本実施例では、６ビットのデ
ジタルビデオ信号を用いた、実施の形態１に示した駆動
方法について説明する。
【０１６１】図１１に、１フレーム期間において、ｎ個
の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間
（Ｔｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横
軸は時間を示しており、縦軸は画素が有する書き込み用
ゲート信号線及び表示用ゲート信号線の位置を示してい
る。各画素の詳しい駆動の仕方については実施の形態１
を参照すれば良いので、ここでは省略する。
【０１６２】６ビットのデジタルビデオ信号を用いた駆
動する場合、１フレーム期間内に少なくとも６つのサブ
フレーム期間ＳＦ１〜ＳＦ６が設けられる。
【０１６３】サブフレーム期間ＳＦ１〜ＳＦ６は、６ビ
ットのデジタルビデオ信号の各ビットに対応している。
そしてサブフレーム期間ＳＦ１〜ＳＦ６は、６個の書き
込み期間（Ｔａ１〜Ｔａ６）と、ｎ個の表示期間（Ｔｄ
１〜Ｔｄ６）とを有している。
【０１６４】ｍ（ｍは１〜６の任意の数）ビット目に対
応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有
するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔ
ａｍの次には、同じビット数に対応する表示期間、この
場合Ｔｄｍが出現する。
【０１６５】１フレーム期間中に書き込み期間Ｔａと表
示期間Ｔｄとが繰り返し出現することで、１つの画像を
表示することが可能である。
【０１６６】表示期間Ｔｄ１〜Ｔｄ６の長さは、Ｔｄ
１：Ｔｄ２：…：Ｔｄ６＝２0：２1：…：２5を満た
す。
【０１６７】本実施例の駆動方法では、１フレーム期間
中における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０１６８】なお本実施例の構成は、実施例１と自由に
組み合わせて実施することが可能である。
【０１６９】（実施例３）本実施例では、ｎビットのデ
ジタルビデオ信号を用いた、実施の形態１とは異なる駆
動方法の一例について説明する。
【０１７０】図１２に、１フレーム期間において、ｎ＋
１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））とｎ個
の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とが出現するタ
イミングを示す。横軸は時間を示しており、縦軸は画素
が有する書き込み用ゲート信号線及び表示用ゲート信号
線の位置を示している。各画素の詳しい駆動の仕方につ
いては実施の形態を参照すれば良いので、ここでは省略
する。
【０１７１】本実施例ではｎビットのデジタルビデオ信
号に対応して、１フレーム期間内にｎ＋１のサブフレー
ム期間ＳＦ１〜ＳＦｎ＋１が設けられる。そしてサブフ
レーム期間ＳＦ１〜ＳＦｎ＋１は、ｎ＋１個の書き込み
期間（Ｔａ１〜Ｔａ（ｎ＋１））と、ｎ個の表示期間
（Ｔｄ１〜Ｔｄ（ｎ＋１））とを有している。
【０１７２】書き込み期間Ｔａｍ（ｍは１〜ｎ＋１の任
意の数）と表示期間Ｔｄｍとを有するサブフレーム期間
はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビ
ット数に対応する表示期間、この場合Ｔｄｍが出現す
る。
【０１７３】サブフレーム期間ＳＦ１〜ＳＦｎ−１は、
１〜（ｎ−１）ビットのデジタルビデオ信号の各ビット
に対応している。サブフレーム期間ＳＦｎ及びＳＦ（ｎ
＋１）はｎビット目のデジタルビデオ信号に対応してい
る。
【０１７４】また本実施例では、同じビットのデジタル
ビデオ信号に対応するサブフレーム期間ＳＦｎとＳＦ
（ｎ＋１）は連続して出現しない。言い換えると、同じ
ビットのデジタルビデオ信号に対応するサブフレーム期
間ＳＦｎとＳＦ（ｎ＋１）の間に、他のサブフレーム期
間が設けられている。
【０１７５】１フレーム期間中に書き込み期間Ｔａと表
示期間Ｔｄとが繰り返し出現することで、１つの画像を
表示することが可能である。
【０１７６】表示期間Ｔｄ１〜Ｔｄｎ＋１の長さは、Ｔ
ｄ１：Ｔｄ２：…：（Ｔｄｎ＋Ｔｄ（ｎ＋１））＝
２0：２1：…：２n-1を満たす。
【０１７７】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０１７８】本実施例は上記構成によって、中間階調の
表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示む
らを、実施例１、２の場合に比べて人間の目に認識され
ずらくすることができる。
【０１７９】なお本実施例では、同じビットに対応する
サブフレーム期間が２つある場合について説明したが、
本発明はこれに限定されない。１フレーム期間内に同じ
ビットに対応するサブフレーム期間が３つ以上設けられ
ていても良い。
【０１８０】また、本実施例では最上位ビットのデジタ
ルビデオ信号に対応するサブフレーム期間を複数設けた
が、本発明はこれに限定されない。最上位ビット以外の
ビットのデジタルビデオ信号に対応するサブフレーム期
間を複数設けても良い。また、対応するサブフレーム期
間が複数設けられたビットは１つだけに限られず、いく
つかのビットのそれぞれに複数のサブフレーム期間が対
応するような構成にしても良い。
【０１８１】なお本実施例の構成はｎ≧２の場合におい
て有効である。また、本実施例は実施例１、２と自由に
組み合わせて実施することが可能である。
【０１８２】（実施例４）本実施例では、実施の形態２
の駆動方法において、６ビットのデジタルビデオ信号を
用いて２6階調の表示を行う場合について説明する。た
だし本実施例ではｍ＝５の場合について説明する。な
お、本実施例では本発明の駆動方法の一例について説明
しており、対応するデジタルビデオ信号のビット数やｍ
の値については、本発明は本実施例の構成に限定されな
い。
【０１８３】図１３に、本実施例の駆動方法において、
書き込み期間と、表示期間と、非表示期間とが出現する
タイミングを示す。横軸は時間を示しており、縦軸は画
素が有する書き込み用ゲート信号線及び表示用ゲート信
号線の位置を示している。ただし、書き込み期間は短い
ので、図を見やすくするために、各ビットに対応する書
き込み期間Ｔａ１〜Ｔａ６の開始されるタイミングを矢
印で示した。また、対応するビットごとに、１ライン目
の画素の書き込み期間が開始されてから、ｙライン目の
画素の書き込み期間が終了するまでの期間（ΣＴａ１〜
ΣＴａ６）を矢印で示す。
【０１８４】また、画素の詳しい動作については、実施
の形態１の場合と同じであるので、ここでは説明を省略
する。
【０１８５】はじめに１ライン目の画素において、書き
込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開
始されると、実施の形態で示したように、１ビット目の
デジタルビデオ信号が１ライン目の画素に入力される。
【０１８６】そして、１ライン目の画素において書き込
み期間Ｔａ１が終了すると、次に２ライン目以降の画素
においても、順に書き込み期間Ｔａ１が開始される。そ
して１ライン目の画素の場合と同様に、各ラインの画素
に１ビット目のデジタルビデオ信号が入力される。
【０１８７】一方、２ライン目以降の画素において書き
込み期間Ｔａ１が開始されるのと同時並行して、１ライ
ン目の画素において表示期間Ｔｒ１が開始される。表示
期間Ｔｒ１が開始されると、１ビット目のデジタルビデ
オ信号によって１ライン目の画素が表示を行う。
【０１８８】そして、１ライン目の画素において表示期
間Ｔｒ１が開始された後、２ライン目以降の画素におい
ても順に書き込み期間Ｔａ１が終了し、表示期間Ｔｒ１
が開始される。そして、１ビット目のデジタルビデオ信
号によって各ラインの画素が表示を行う。
【０１８９】一方、２ライン目以降のラインの画素にお
いて表示期間Ｔｒ１が開始されるのと同時並行して、１
ライン目の画素において表示期間Ｔｒ１が終了し、非表
示期間Ｔｄ１が開始される。
【０１９０】非表示期間Ｔｄ１が開始されると、１ライ
ン目の画素が表示を行わなくなる。
【０１９１】次に、１ライン目の画素において非表示期
間Ｔｄ１が開始された後、２ライン目以降の画素におい
ても順に表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１が
開始される。よって、各ラインの画素が表示を行わなく
なる。
【０１９２】一方、２ライン目以降のラインの画素にお
いて非表示期間Ｔｄ１が開始されるのと同時並行、もし
くは全ての画素において非表示期間Ｔｄ１が開始された
後に、１ライン目の画素において書き込み期間Ｔａ２が
開始される。
【０１９３】書き込み期間Ｔａ２が開始されると、２ビ
ット目のデジタルビデオ信号が１ライン目の画素に入力
される。
【０１９４】上述した動作は５ビット目のデジタルビデ
オ信号が画素に入力される前まで繰り返し行われ、各ラ
インの画素ごとに、書き込み期間Ｔａと、表示期間Ｔｒ
と、非表示期間Ｔｄとが繰り返し出現する。
【０１９５】次に、５ビット目のデジタルビデオ信号が
画素に入力される、書き込み期間Ｔａ５が開始された後
の画素の動作について説明する。
【０１９６】１ライン目の画素において書き込み期間Ｔ
ａ５が開始されると、５ビット目のデジタルビデオ信号
が１ライン目の画素に入力される。そして、１ライン目
の画素において書き込み期間Ｔａ５が終了すると、２ラ
イン目以降の画素においても、順に書き込み期間Ｔａ５
が開始される。
【０１９７】一方、１ライン目の画素において書き込み
期間Ｔａ５が終了した後、２ライン目以降のラインの画
素において書き込み期間Ｔａ５が開始されるのと同時並
行して、１ライン目の画素において表示期間Ｔｒ５が開
始される。表示期間Ｔｒ５においても、表示期間Ｔｒ５
と同様に、５ビット目のデジタルビデオ信号によって画
素が表示を行う。
【０１９８】そして、１ライン目の画素において表示期
間Ｔｒ５が開始された後、２ライン目以降の画素におい
ても、順に書き込み期間Ｔａ５が終了し、表示期間Ｔｒ
５が開始される。
【０１９９】次に、全てのラインの画素において表示期
間Ｔｒ５が開始された後、１ライン目の画素において表
示期間Ｔｒ５が終了し、書き込み期間Ｔａ６が開始され
る。
【０２００】１ライン目の画素において書き込み期間Ｔ
ａ６が開始されると、１ライン目の画素に６ビット目の
デジタルビデオ信号が入力される。
【０２０１】そして１ライン目の画素において、書き込
み期間Ｔａ６が終了する。１ライン目の画素において書
き込み期間Ｔａ６が終了した後、２ライン目以降の画素
においても順に表示期間Ｔｒ５が終了し、書き込み期間
Ｔａ６が開始される。
【０２０２】一方、２ライン目以降の画素において書き
込み期間Ｔａ６が開始されるのと同時並行して、１ライ
ン目の画素において表示期間Ｔｒ６が開始される。表示
期間Ｔｒ６が開始されると、６ビット目のデジタルビデ
オ信号によって１ライン目の画素が表示を行う。
【０２０３】そして、１ライン目の画素において表示期
間Ｔｒ６が開始された後、２ライン目以降の画素におい
ても順に書き込み期間Ｔａ６が終了し、表示期間Ｔｒ６
が開始される。そして、６ビット目のデジタルビデオ信
号によって各ラインの画素が表示を行う。
【０２０４】１ライン目の画素においてＴｒ６が終了し
た後、１ライン目の画素において１フレーム期間が終了
し、再び次のフレーム期間の書き込み期間Ｔａ１が開始
される。また１ライン目の画素においてＴｒ６が終了し
た後、２ライン目以降の画素においてもＴｒ６が終了し
た後、各ライン目の画素において１フレーム期間が終了
し、再び次のフレーム期間の書き込み期間Ｔａ１が開始
される。
【０２０５】そして上述した動作が再び繰り返される。
１フレーム期間が開始するタイミングと、終了するタイ
ミングは、各ラインの画素毎に時間差を有している。
【０２０６】全てのラインの画素において１フレーム期
間が終了すると１つの画像を表示することができる。
【０２０７】本実施例では、表示期間の長さをＴｒ１：
Ｔｒ２：…：Ｔｒ５：Ｔｒ６＝２0：２1：…：２4：２5
とする。この表示期間の組み合わせで２6階調のうち所
望の階調表示を行うことができる。
【０２０８】１フレーム期間中にＥＬ素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、本実施例の場合は、全部の表示期間で画素が発光し
た場合の輝度を１００％とすると、Ｔｒ１とＴｒ２にお
いて画素が発光した場合には５％の輝度が表現でき、Ｔ
ｒ３とＴｒ５を選択した場合には３２％の輝度が表現で
きる。
【０２０９】なお本発明において、各ラインの画素の書
き込み期間は互いに重ならないので、ｙライン目の画素
における書き込み期間が終了した後に、１ライン目の画
素における書き込み期間が開始されるようにする。
【０２１０】また本実施例では、各ラインの画素の表示
期間Ｔｒ５の長さは、１ライン目の画素の書き込み期間
Ｔａ５が開始されてから、ｙライン目の画素の書き込み
期間Ｔａ５が終了するまでの期間（ΣＴａ５）より、長
いことが肝要である。
【０２１１】また表示期間Ｔｒ１〜Ｔｒ６は、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、各ラインの画素における書き込み期間が、互いに重
ならないようにすることが必要である。
【０２１２】本発明の駆動方法では、１ライン目の画素
の書き込み期間Ｔａが開始されてから、ｙライン目の画
素の書き込み期間Ｔａが終了するまでの期間、言い換え
ると全ての画素に１ビット分のデジタルビデオ信号を書
き込む期間より、各ラインの画素の表示期間の長さを短
くすることができる。よって、デジタルビデオ信号のビ
ット数が増加しても、下位ビットに対応する表示期間の
長さを短くすることができるので、画面をちらつかせる
ことなく高精細な画像を表示することが可能である。
【０２１３】また、本発明の発光装置は温度変化に左右
されずに一定の輝度を得ることができる。また、カラー
表示において、各色毎に異なるＥＬ材料を有するＥＬ素
子を設けた場合でも、温度によって各色のＥＬ素子の輝
度がバラバラに変化して所望の色が得られないというこ
とを防ぐことができる。 （実施例５）本実施例では、６ビットのデジタルビデオ
信号に対応した実施の形態２の駆動方法において、表示
期間Ｔｒ１〜Ｔｒ６の出現する順序について説明する。
ただし本実施例ではｍ＝５の場合について説明する。な
お、本実施例では本発明の実施の形態２の駆動方法の一
例について説明しており、対応するデジタルビデオ信号
のビット数やｍの値については、本発明は本実施例の構
成に限定されない。なお本実施例の構成はデジタルビデ
オ信号のビット数が３以上の場合において有効である。
【０２１４】図１４に、本実施例の駆動方法において、
書き込み期間と、表示期間と、非表示期間とが出現する
タイミングを示す。横軸は時間を示しており、縦軸は画
素が有する書き込み用ゲート信号線及び表示用ゲート信
号線の位置を示している。ただし、書き込み期間は短い
ので、図を見やすくするために、各ビットに対応する書
き込み期間Ｔａ１〜Ｔａ６の開始されるタイミングを矢
印で示した。また、対応するビットごとに、１ライン目
の画素の書き込み期間が開始されてから、ｙライン目の
画素の書き込み期間が終了するまでの期間（ΣＴａ１〜
ΣＴａ６）を矢印で示す。
【０２１５】また、画素の詳しい動作については、実施
の形態２の場合と同じであるので、ここでは説明を省略
する。
【０２１６】はじめに１ライン目の画素において、書き
込み期間Ｔａ４が開始される。書き込み期間Ｔａ４が開
始されると、４ビット目のデジタルビデオ信号が１ライ
ン目の画素に入力される。
【０２１７】そして、１ライン目の画素において書き込
み期間Ｔａ４が終了すると、次に２ライン目以降の画素
においても、順に書き込み期間Ｔａ４が開始される。そ
して１ライン目の画素の場合と同様に、各ラインの画素
に４ビット目のデジタルビデオ信号が入力される。
【０２１８】一方、２ライン目以降の画素において書き
込み期間Ｔａ４が開始されるのと同時並行して、１ライ
ン目の画素において表示期間Ｔｒ４が開始される。表示
期間Ｔｒ４が開始されると、４ビット目のデジタルビデ
オ信号によって１ライン目の画素が表示を行う。
【０２１９】そして、１ライン目の画素において表示期
間Ｔｒ４が開始された後、２ライン目以降の画素におい
ても順に書き込み期間Ｔａ４が終了し、表示期間Ｔｒ４
が開始される。そして、４ビット目のデジタルビデオ信
号によって各ラインの画素が表示を行う。
【０２２０】一方、２ライン目以降のラインの画素にお
いて表示期間Ｔｒ４が開始した後、１ライン目の画素に
おいて表示期間Ｔｒ４が終了し、非表示期間Ｔｄ４が開
始される。なお、２ライン目以降のラインの画素におい
て表示期間Ｔｒ４が開始されるのと同時並行して、１ラ
イン目の画素において表示期間Ｔｒ４が終了し、非表示
期間Ｔｄ４が開始されても良い。
【０２２１】非表示期間Ｔｄ４が開始されると、１ライ
ン目の画素が表示を行わなくなる。
【０２２２】次に、１ライン目の画素において非表示期
間Ｔｄ４が開始された後、２ライン目以降の画素におい
ても順に表示期間Ｔｒ４が終了し、非表示期間Ｔｄ４が
開始される。よって、各ラインの画素が表示を行わなく
なる。
【０２２３】一方、２ライン目以降のラインの画素にお
いて非表示期間Ｔｄ４が開始されるのと同時並行、もし
くは全ての画素において非表示期間Ｔｄ４が開始された
後に、１ライン目の画素において書き込み期間Ｔａ５が
開始される。
【０２２４】１ライン目の画素において書き込み期間Ｔ
ａ５が開始されると、５ビット目のデジタルビデオ信号
が１ライン目の画素に入力される。そして、１ライン目
の画素において書き込み期間Ｔａ５が終了すると、２ラ
イン目以降の画素においても、順に書き込み期間Ｔａ５
が開始される。
【０２２５】一方、１ライン目の画素において書き込み
期間Ｔａ５が終了した後、２ライン目以降のラインの画
素において書き込み期間Ｔａ５が開始されるのと同時並
行して、１ライン目の画素において表示期間Ｔｒ５が開
始される。表示期間Ｔｒ５においても、表示期間Ｔｒ５
と同様に、５ビット目のデジタルビデオ信号によって画
素が表示を行う。
【０２２６】そして、１ライン目の画素において表示期
間Ｔｒ５が開始された後、２ライン目以降の画素におい
ても、順に書き込み期間Ｔａ５が終了し、表示期間Ｔｒ
５が開始される。
【０２２７】次に、全てのラインの画素において表示期
間Ｔｒ５が開始された後、１ライン目の画素において表
示期間Ｔｒ５が終了し、書き込み期間Ｔａ２が開始され
る。
【０２２８】１ライン目の画素において書き込み期間Ｔ
ａ２が開始されると、２ビット目のデジタルビデオ信号
が１ライン目の画素に入力される。
【０２２９】そして、１ライン目の画素において書き込
み期間Ｔａ２が終了すると、次に２ライン目以降の画素
においても、順に書き込み期間Ｔａ２が開始される。そ
して１ライン目の画素の場合と同様に、各ラインの画素
に２ビット目のデジタルビデオ信号が入力される。
【０２３０】一方、２ライン目以降の画素において書き
込み期間Ｔａ２が開始されるのと同時並行して、１ライ
ン目の画素において表示期間Ｔｒ２が開始される。表示
期間Ｔｒ２が開始されると、２ビット目のデジタルビデ
オ信号によって１ライン目の画素が表示を行う。
【０２３１】そして、１ライン目の画素において表示期
間Ｔｒ２が開始された後、２ライン目以降の画素におい
ても順に書き込み期間Ｔａ２が終了し、表示期間Ｔｒ２
が開始される。そして、２ビット目のデジタルビデオ信
号によって各ラインの画素が表示を行う。
【０２３２】一方、２ライン目以降のラインの画素にお
いて表示期間Ｔｒ２が開始されるのと同時並行して、１
ライン目の画素において表示期間Ｔｒ２が終了し、非表
示期間Ｔｄ２が開始される。
【０２３３】非表示期間Ｔｄ２が開始されると、１ライ
ン目の画素が表示を行わなくなる。
【０２３４】次に、１ライン目の画素において非表示期
間Ｔｄ２が開始された後、２ライン目以降の画素におい
ても順に表示期間Ｔｒ２が終了し、非表示期間Ｔｄ２が
開始される。よって、各ラインの画素が表示を行わなく
なる。
【０２３５】一方、２ライン目以降のラインの画素にお
いて非表示期間Ｔｄ２が開始されるのと同時並行、もし
くは全ての画素において非表示期間Ｔｄ２が開始された
後に、１ライン目の画素において書き込み期間Ｔａ３が
開始される。
【０２３６】上述した動作は１〜６の全てのビットのデ
ジタルビデオ信号が画素に入力される前まで繰り返し行
われ、各ラインの画素ごとに、書き込み期間Ｔａと、表
示期間Ｔｒと、非表示期間Ｔｄとが繰り返し出現する。
【０２３７】１ライン目の画素において全ての表示期間
Ｔｒ１〜Ｔｒ６が終了した後、１ライン目の画素におい
て１フレーム期間が終了し、再び次のフレーム期間の最
初の書き込み期間（本実施例ではＴａ４）が開始され
る。また１ライン目の画素において１フレーム期間が終
了した後、２ライン目以降の画素においても１フレーム
期間が終了し、再び次のフレーム期間の書き込み期間Ｔ
ａ４が開始される。
【０２３８】そして上述した動作が再び繰り返される。
１フレーム期間が開始するタイミングと、終了するタイ
ミングは、各ラインの画素毎に時間差を有している。
【０２３９】全てのラインの画素において１フレーム期
間が終了すると１つの画像を表示することができる。
【０２４０】本実施例では、表示期間の長さをＴｒ１：
Ｔｒ２：…：Ｔｒ５：Ｔｒ６＝２0：２1：…：２4：２5
とする。この表示期間の組み合わせで２6階調のうち所
望の階調表示を行うことができる。
【０２４１】１フレーム期間中にＥＬ素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、本実施例の場合は、全部の表示期間で画素が発光し
た場合の輝度を１００％とすると、Ｔｒ１とＴｒ２にお
いて画素が発光した場合には５％の輝度が表現でき、Ｔ
ｒ３とＴｒ５を選択した場合には３２％の輝度が表現で
きる。
【０２４２】なお本発明において、各ラインの画素の書
き込み期間は互いに重ならないので、ｙライン目の画素
における書き込み期間が終了した後に、１ライン目の画
素における書き込み期間が開始されるようにする。
【０２４３】また本実施例では、各ラインの画素の表示
期間Ｔｒ５の長さは、１ライン目の画素の書き込み期間
Ｔａ５が開始されてから、ｙライン目の画素の書き込み
期間Ｔａ５が終了するまでの期間（ΣＴａ５）より、長
いことが肝要である。
【０２４４】また表示期間Ｔｒ１〜Ｔｒ６は、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、各ラインの画素における書き込み期間が、互いに重
ならないようにすることが必要である。
【０２４５】本実施例の駆動方法では、１ライン目の画
素の書き込み期間Ｔａが開始されてから、ｙライン目の
画素の書き込み期間Ｔａが終了するまでの期間、言い換
えると全ての画素に１ビット分のデジタルビデオ信号を
書き込む期間より、各ラインの画素の表示期間の長さを
短くすることができる。よって、デジタルビデオ信号の
ビット数が増加しても、下位ビットに対応する表示期間
の長さを短くすることができるので、画面をちらつかせ
ることなく高精細な画像を表示することが可能である。
【０２４６】また、本発明の発光装置は温度変化に左右
されずに一定の輝度を得ることができる。また、カラー
表示において、各色毎に異なるＥＬ材料を有するＥＬ素
子を設けた場合でも、温度によって各色のＥＬ素子の輝
度がバラバラに変化して所望の色が得られないというこ
とを防ぐことができる。
【０２４７】なお本実施例の駆動方法では、１フレーム
期間中で１番長い表示期間（本実施例ではＴｒ６）を、
１フレーム期間の最初及び最後に設けない。言い換える
と、１フレーム期間中で１番長い表示期間の前後に、同
じフレーム期間に含まれる他の表示期間が出現するよう
な構成にしている。
【０２４８】上記構成によって、中間階調の表示を行っ
たときに、隣り合うフレーム期間同士で発光する表示期
間が隣接することによって起きていた表示むらを、人間
の目に認識されずらくすることができる。
【０２４９】本実施例は実施例４と自由に組み合わせて
実施することが可能である。
【０２５０】（実施例６）本実施例では、ｎビットのデ
ジタルビデオ信号を用いた、実施の形態２とは異なる駆
動方法の一例について説明する。ただし本実施例ではｍ
＝ｎ−２の場合について説明する。
【０２５１】本実施例の駆動方法では、最上位ビットの
デジタルビデオ信号に対応する表示期間Ｔｒｎを第１表
示期間Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２とに分割し
ている。そして、第１表示期間Ｔｒｎ＿１と第２表示期
間Ｔｒｎ＿２のそれぞれに対応して、第１書き込み期間
Ｔａｎ＿１と第２書き込み期間Ｔａｎ＿２とが設けられ
ている。
【０２５２】図１５に、本実施例の駆動方法において、
書き込み期間と、表示期間と、非表示期間とが出現する
タイミングを示す。横軸は時間を示しており、縦軸は画
素が有する書き込み用ゲート信号線及び表示用ゲート信
号線の位置を示している。ただし、書き込み期間は短い
ので、図を見やすくするために、各ビットに対応する書
き込み期間Ｔａ１〜Ｔａ（ｎ−１）、Ｔａｎ＿１、Ｔａ
ｎ＿２の開始されるタイミングを矢印で示した。また、
対応するビットごとに、１ライン目の画素の書き込み期
間が開始されてから、ｙライン目の画素の書き込み期間
が終了するまでの期間（ΣＴａ１〜ΣＴａ（ｎ−１）、
ΣＴａｎ＿１、ΣＴａｎ＿２）を矢印で示す。
【０２５３】また、画素の詳しい動作については、実施
の形態２の場合と同じであるので、ここでは説明を省略
する。
【０２５４】また本実施例では、同じビットのデジタル
ビデオ信号に対応する第１表示期間Ｔｒｎ＿１と第２表
示期間Ｔｒｎ＿２の間に、他のビットに対応する表示期
間が設けられている。
【０２５５】表示期間Ｔｒ１〜Ｔｒｎ、Ｔｒｎ＿１、Ｔ
ｒｎ＿２の長さは、Ｔｒ１：Ｔｒ２：…：Ｔｒ（ｎ−
１）：（Ｔｒｎ＿１＋Ｔｒｎ＿２）＝２0：２1：…：２
n-1を満たす。
【０２５６】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０２５７】本実施例は上記構成によって、中間階調の
表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示む
らを、実施例４、５の場合に比べて人間の目に認識され
ずらくすることができる。
【０２５８】なお本実施例では、同じビットに対応する
表示期間が２つある場合について説明したが、本発明は
これに限定されない。１フレーム期間内に同じビットに
対応する表示期間が３つ以上設けられていても良い。
【０２５９】また、本実施例では最上位ビットのデジタ
ルビデオ信号に対応する表示期間を複数設けたが、本発
明はこれに限定されない。最上位ビット以外のビットの
デジタルビデオ信号に対応する表示期間を複数設けても
良い。また、対応する表示期間が複数設けられたビット
は１つだけに限られず、いくつかのビットのそれぞれに
複数の表示期間が対応するような構成にしても良い。
【０２６０】なお本実施例の構成はｎ≧２の場合におい
て有効である。また、本実施例は実施例４または５と自
由に組み合わせて実施することが可能である。
【０２６１】（実施例７）本実施例では、本発明の発光
装置が有する駆動回路（ソース信号線駆動回路及びゲー
ト信号線駆動回路）の構成について説明する。
【０２６２】図１６にソース信号線駆動回路６０１の構
成をブロック図で示す。６０２はシフトレジスタ、６０
３は記憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流
回路である。
【０２６３】シフトレジスタ６０２にはクロック信号Ｃ
ＬＫと、スタートパルス信号ＳＰが入力されている。ま
た記憶回路Ａ６０２にはデジタルビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）が入力されてお
り、記憶回路Ｂ６０３にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０４か
ら出力される一定の電流Ｉｃはソース信号線へ入力され
る。
【０２６４】図１７にソース信号線駆動回路６０１のよ
り詳しい構成を示す。
【０２６５】シフトレジスタ６０２に所定の配線からク
ロック信号ＣＬＫとスタートパルス信号ＳＰとが入力さ
れることによって、タイミング信号が生成される。タイ
ミング信号は記憶回路Ａ６０３が有する複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力され
る。なおこのときシフトレジスタ６０２において生成さ
れたタイミング信号を、バッファ等で緩衝増幅してか
ら、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴ
Ａ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するような構成
にしても良い。
【０２６６】記憶回路Ａ６０３にタイミング信号が入力
されると、該タイミング信号に同期して、ビデオ信号線
６１０に入力される１ビット分のデジタルビデオ信号
が、順に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿
ｘ）のそれぞれに書き込まれ、保持される。
【０２６７】なお、本実施例では記憶回路Ａ６０３にデ
ジタルビデオ信号を取り込む際に、記憶回路Ａ６０３が
有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）
に、順にデジタルビデオ信号を入力しているが、本発明
はこの構成に限定されない。記憶回路Ａ６０３が有する
複数のステージのラッチをいくつかのグループに分け、
各グループごとに並行して同時にデジタルビデオ信号を
入力する、いわゆる分割駆動を行っても良い。なおこの
ときのグループの数を分割数と呼ぶ。例えば４つのステ
ージごとにラッチをグループに分けた場合、４分割で分
割駆動すると言う。
【０２６８】記憶回路Ａ６０３の全てのステージのラッ
チにデジタルビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン
期間に水平帰線期間が加えられた期間をライン期間に含
むことがある。
【０２６９】１ライン期間が終了すると、記憶回路Ｂ６
０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴＢ
＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル
（Latch Signal）が供給される。この瞬間、記憶回路Ａ
６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶
回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜
ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
【０２７０】デジタルビデオ信号を記憶回路Ｂ６０４に
送出し終えた記憶回路Ａ６０３には、シフトレジスタ６
０２からのタイミング信号に基づき、次の１ビット分の
デジタルビデオ信号の書き込みが順次行われる。
【０２７１】この２順目の１ライン期間中には、記憶回
路Ｂ６０４に書き込まれ、保持されているデジタルビデ
オ信号が定電流回路６０５に入力される。
【０２７２】定電流回路６０５は複数の電流設定回路
（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜Ｃ
ｘ）のそれぞれにデジタルビデオ信号が入力されると、
該デジタルビデオ信号が有する１または０の情報によっ
て、ソース信号線に一定の電流Ｉｃが流れるか、または
ソース信号線に電源供給線Ｖ１〜Ｖｘの電位が与えられ
るか、いずれか一方が選択される。
【０２７３】図１８に電流設定回路Ｃ１の具体的な構成
の一例を示す。なお電流設定回路Ｃ２〜Ｃｘも同じ構成
を有する。
【０２７４】電流設定回路Ｃ１は定電流源６３１と、４
つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つ
のインバーターＩｎｂ１、Ｉｎｂ２とを有している。
【０２７５】記憶回路Ｂ６０４が有するＬＡＴＢ＿１か
ら出力されたデジタルビデオ信号によって、ＳＷ１〜Ｓ
Ｗ４のスイッチングが制御される。なおＳＷ１及びＳＷ
３に入力されるデジタルビデオ信号と、ＳＷ２及びＳＷ
４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３
がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及びＳ
Ｗ３がオフのときはＳＷ２及びＳＷ４はオンとなってい
る。
【０２７６】ＳＷ１及びＳＷ３がオンのとき、定電流源
６３１から電流ＩｃがＳＷ１及びＳＷ３を介してソース
信号線Ｓ１に入力される。
【０２７７】逆にＳＷ２及びＳＷ４がオンのときは、定
電流源６３１からの電流ＩｃはＳＷ２を介してグラウン
ドに落とされる。またＳＷ４を介して電源供給線Ｖ１〜
Ｖｘの電源電位がソース信号線Ｓ１に与えられる。
【０２７８】再び図１７を参照して、前記の動作が、１
ライン期間内に、定電流回路６０５が有する全ての電流
設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よっ
て、デジタルビデオ信号により、全てのソース信号線に
おいて、一定の電流Ｉｃが流されるか、または電源電位
が与えられるかが選択される。
【０２７９】なお、シフトレジスタの代わりにデコーダ
回路等の別の回路を用いて、ラッチ回路に順にデジタル
ビデオ信号を書きこむようにしても良い。
【０２８０】次に、書き込み用ゲート信号線駆動回路と
表示用ゲート信号線駆動回路の構成について説明する。
ただし、書き込み用ゲート信号線駆動回路と表示用ゲー
ト信号線駆動回路の構成はほぼ同じであるので、ここで
は代表して書き込み用ゲート信号線駆動回路についての
み説明する。
【０２８１】図１９は書き込み用ゲート信号線駆動回路
６４１の構成を示すブロック図である。
【０２８２】書き込み用ゲート信号線駆動回路６４１
は、それぞれシフトレジスタ６４２、バッファ６４３を
有している。また場合によってはレベルシフタを有して
いても良い。
【０２８３】書き込み用ゲート信号線駆動回路６４１に
おいて、シフトレジスタ６４２にクロックＣＬＫ及びス
タートパルス信号ＳＰが入力されることによって、タイ
ミング信号が生成される。生成されたタイミング信号は
バッファ６４３において緩衝増幅され、選択された書き
込み用ゲート信号線に供給される。
【０２８４】書き込み用ゲート信号線には、１ライン分
の画素の第１スイッチング用ＴＦＴ及び第２スイッチン
グ用ＴＦＴのゲート電極が接続されている。そして、１
ライン分の画素の第１スイッチング用ＴＦＴ及び第２ス
イッチング用ＴＦＴを一斉にＯＮにしなくてはならない
ので、バッファ６４３は大きな電流を流すことが可能な
ものが用いられる。
【０２８５】なお、表示用ゲート信号線駆動回路の場
合、全ての表示用ゲート信号線に接続されているＥＬ駆
動用ＴＦＴを、各表示期間において一斉にオンにする。
そのため、書き込み用ゲート信号線駆動回路のシフトレ
ジスタに入力されるクロック信号ＣＬＫ及びスタートパ
ルス信号ＳＰとは波形が異なっている。
【０２８６】なお、シフトレジスタの代わりにデコーダ
回路等の別の回路を用いて、ゲート信号を選択し、タイ
ミング信号を供給するようにしても良い。
【０２８７】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。
【０２８８】本実施例は、実施例１〜実施例６と自由に
組み合わせて実施することが可能である。
【０２８９】（実施例８）本実施例では、図１に示した
構成を有する画素の上面図の一例について示す。
【０２９０】図２０に本実施例の画素の上面図を示す。
画素は、ソース信号線Ｓｉと、電源供給線Ｖｉと、書き
込み用ゲート信号線Ｇａｊと、表示用ゲート信号線Ｇｂ
ｊとを有している。ソース信号線Ｓｉは書き込み用ゲー
ト信号線Ｇａｊ及び表示用ゲート信号線Ｇｂｊと重なる
部分においてゲート信号線Ｇｊと接触しないように、一
部、接続配線１８２によって引き回されている。
【０２９１】１０２と１０３は、それぞれ第１スイッチ
ング用ＴＦＴと第２スイッチング用ＴＦＴである。また
１０４と１０５は、それぞれ電流制御用ＴＦＴとＥＬ駆
動用ＴＦＴである。
【０２９２】第１スイッチング用ＴＦＴ１０２のソース
領域とドレイン領域は、一方は接続配線１９０を介して
ソース信号線Ｓｉに接続されており、もう一方は接続配
線１８３を介して電流制御用ＴＦＴ１０４のドレイン領
域に接続されている。また第２スイッチング用ＴＦＴ１
０３のソース領域とドレイン領域は、一方は接続配線１
８３を介して電流制御用ＴＦＴ１０４のドレイン領域に
接続されており、もう一方は接続配線１８４及びゲート
配線１８５に接続されている。なおゲート配線１８５の
一部は電流制御用ＴＦＴのゲート電極として機能してい
る。
【０２９３】書き込み用ゲート信号線Ｇａｊの一部は、
第１スイッチング用ＴＦＴ１０２及び第２スイッチング
用ＴＦＴ１０３のゲート電極として機能している。
【０２９４】また電源供給線Ｖｉとゲート配線１８５の
一部は層間絶縁膜を間にはさんで重なっており、重なっ
ている部分がコンデンサ１０７になる。
【０２９５】電流制御用ＴＦＴ１０４のソース領域は電
源供給線Ｖｉに接続されており、ドレイン領域は接続配
線１８６を介してＥＬ駆動用ＴＦＴ１０５のソース領域
に接続されている。ＥＬ駆動用ＴＦＴ１０５のドレイン
領域は、画素電極１８１に接続されている。また表示用
ゲート信号線Ｇｂｊの一部は、ＥＬ駆動用ＴＦＴ１０５
のゲート電極として機能している。
【０２９６】なお本発明の発光装置が有する画素は、図
２０に示した構成に限定されない。また本実施例の構成
は、実施例１〜７と自由に組み合わせて実施することが
可能である。
【０２９７】（実施例９）本実施例では、本発明の発光
装置の画素部のＴＦＴを作製する方法について説明す
る。なお、画素部の周辺に設けられる駆動回路（ソース
信号線側駆動回路、書き込み用ゲート信号線側駆動回
路、表示用ゲート信号線側駆動回路）が有するＴＦＴ
を、画素部のＴＦＴと同一基板上に同時に形成しても良
い。
【０２９８】まず、図２１（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板５００１上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏか
ら作製される酸化窒化シリコン膜５００２ａを１０〜２
００[ｎｍ]（好ましくは５０〜１００[ｎｍ]）形成し、
同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シ
リコン膜５００２ｂを５０〜２００[ｎｍ]（好ましくは
１００〜１５０[ｎｍ]）の厚さに積層形成する。本実施
例では下地膜５００２を２層構造として示したが、前記
絶縁膜の単層膜または２層以上積層させた構造として形
成しても良い。
【０２９９】島状半導体層５００４〜５００６は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００４〜５００６の厚さは２５〜８
０[ｎｍ]（好ましくは３０〜６０[ｎｍ]）の厚さで形成
する。結晶質半導体膜の材料に限定はないが、好ましく
はシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合
金などで形成すると良い。
【０３００】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３００[Ｈｚ]とし、レーザ
ーエネルギー密度を１００〜４００[ｍＪ／ｃｍ2](代表
的には２００〜３００[ｍＪ／ｃｍ2])とする。また、Ｙ
ＡＧレーザーを用いる場合にはその第２高調波を用いパ
ルス発振周波数３０〜３００[ｋＨｚ]とし、レーザーエ
ネルギー密度を３００〜６００[ｍＪ／ｃｍ2](代表的に
は３５０〜５００[ｍＪ／ｃｍ2])とすると良い。そして
幅１００〜１０００[μｍ]、例えば４００[μｍ]で線状
に集光したレーザー光を基板全面に渡って照射し、この
時の線状レーザー光の重ね合わせ率（オーバーラップ
率）を５０〜９０[％]として行う。
【０３０１】次いで、島状半導体層５００４〜５００６
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０[ｎｍ]としてシリコンを含む絶縁膜
で形成する。本実施例では、１２０[ｎｍ]の厚さで酸化
窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこの
ような酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。例えば、酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosi
licate）とＯ2とを混合し、反応圧力４０[Ｐａ]、基板
温度３００〜４００[℃]とし、高周波（１３．５６[Ｍ
Ｈｚ]）、電力密度０．５〜０．８[Ｗ／ｃｍ2]で放電さ
せて形成することが出来る。このようにして作製される
酸化シリコン膜は、その後４００〜５００[℃]の熱アニ
ールによりゲート絶縁膜として良好な特性を得ることが
出来る。
【０３０２】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００[ｎｍ]の厚さに形成
し、第２の導電膜５００９をＷで１００〜３００[ｎｍ]
の厚さに形成する。
【０３０３】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０[μΩｃｍ]程度でありゲート
電極に使用することが出来るが、β相のＴａ膜の抵抗率
は１８０[μΩｃｍ]程度でありゲート電極とするには不
向きである。α相のＴａ膜を形成するために、Ｔａのα
相に近い結晶構造をもつ窒化タンタルを１０〜５０[ｎ
ｍ]程度の厚さでＴａの下地に形成しておくとα相のＴ
ａ膜を容易に得ることが出来る。
【０３０４】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩｃｍ]以下にすることが望ましい。Ｗ膜は結晶粒を
大きくすることで低抵抗率化を図ることが出来るが、Ｗ
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９９９[％]のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
[μΩｃｍ]を実現することが出来る。
【０３０５】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第１の
導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第
２の導電膜５００９をＷとする組み合わせ、第１の導電
膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の
導電膜５００９をＡｌとする組み合わせ、第１の導電膜
５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＣｕとする組み合わせが挙げられる。
（図２１（Ａ））
【０３０６】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Ｐａ]の
圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６
[ＭＨｚ]）電力を投入してプラズマを生成して行う。基
板側（試料ステージ）にも１００[Ｗ]のＲＦ（１３．５
６[ＭＨｚ]）電力を投入し、実質的に負の自己バイアス
電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜
及びＴａ膜とも同程度にエッチングされる。
【０３０７】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程
度の割合でエッチング時間を増加させると良い。Ｗ膜に
対する酸化窒化シリコン膜の選択比は２〜４（代表的に
は３）であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は２０〜５０[ｎｍ]程度
エッチングされることになる。こうして、第１のエッチ
ング処理により第１の導電層と第２の導電層から成る第
１の形状の導電層５０１１〜５０１５（第１の導電層５
０１１ａ〜５０１５ａと第２の導電層５０１１ｂ〜５０
１５ｂ）を形成する。このとき、ゲート絶縁膜５００７
においては、第１の形状の導電層５０１１〜５０１５で
覆われない領域は２０〜５０[ｎｍ]程度エッチングされ
薄くなった領域が形成される。
【０３０８】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０13〜５×１０
14[ａｔｏｍｓ／ｃｍ2]とし、加速電圧を６０〜１００
[ｋｅＶ]として行う。Ｎ型を付与する不純物元素として
１５族に属する元素、典型的にはリン（Ｐ）または砒素
（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。こ
の場合、導電層５０１２〜５０１５がＮ型を付与する不
純物元素に対するマスクとなり、自己整合的に第１の不
純物領域５０１７〜５０２３が形成される。第１の不純
物領域５０１７〜５０２３には１×１０ 20〜１×１０21
[ａｔｏｍｓ／ｃｍ3]の濃度範囲でＮ型を付与する不純
物元素を添加する。（図２１（Ｂ））
【０３０９】次に、図２１（Ｃ）に示すように、レジス
トマスクは除去しないまま、第２のエッチング処理を行
う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ
膜を選択的にエッチングする。この時、第２のエッチン
グ処理により第２の形状の導電層５０２５〜５０２９
（第１の導電層５０２５ａ〜５０２９ａと第２の導電層
５０２５ｂ〜５０２９ｂ）を形成する。このとき、ゲー
ト絶縁膜５００７においては、第２の形状の導電層５０
２５〜５０２９で覆われない領域はさらに２０〜５０
[ｎｍ]程度エッチングされ薄くなった領域が形成され
る。
【０３１０】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【０３１１】そして、図２２（Ａ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてＮ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０[ｋｅＶ]とし、１×１０13[ａｔ
ｏｍｓ／ｃｍ2]のドーズ量で行い、図２１（Ｂ）で島状
半導体層に形成された第１の不純物領域の内側に新たな
不純物領域を形成する。ドーピングは、第２の形状の導
電層５０２６〜５０２９を不純物元素に対するマスクと
して用い、第１の導電層５０２６ａ〜５０２９ａの下側
の領域にも不純物元素が添加されるようにドーピングす
る。こうして、第３の不純物領域５０３２〜５０３５が
形成される。この第３の不純物領域５０３２〜５０３５
に添加されたリン（Ｐ）の濃度は、第１の導電層５０２
６ａ〜５０２９ａのテーパー部の膜厚に従って緩やかな
濃度勾配を有している。なお、第１の導電層５０２６ａ
〜５０２９ａのテーパー部と重なる半導体層において、
第１の導電層５０２６ａ〜５０２９ａのテーパー部の端
部から内側に向かって若干、不純物濃度が低くなってい
るものの、ほぼ同程度の濃度である。
【０３１２】図２２（Ｂ）に示すように第３のエッチン
グ処理を行う。エッチングガスにＣＨＦ6を用い、反応
性イオンエッチング法（ＲＩＥ法）を用いて行う。第３
のエッチング処理により、第１の導電層５０２５ａ〜５
０２９ａのテーパー部を部分的にエッチングして、第１
の導電層が半導体層と重なる領域が縮小される。第３の
エッチング処理によって、第３の形状の導電層５０３６
〜５０４０（第１の導電層５０３６ａ〜５０４０ａと第
２の導電層５０３６ｂ〜５０４０ｂ）を形成する。この
とき、ゲート絶縁膜５００７においては、第３の形状の
導電層５０３６〜５０４０で覆われない領域はさらに２
０〜５０[ｎｍ]程度エッチングされ薄くなった領域が形
成される。
【０３１３】第３のエッチング処理によって、第３の不
純物領域５０３２〜５０３５においては、第１の導電層
５０３７ａ〜５０４０ａと重なる第３の不純物領域５０
３２ａ〜５０３５ａと、第１の不純物領域と第３の不純
物領域との間の第２の不純物領域５０３２ｂ〜５０３５
ｂとが形成される。
【０３１４】そして、図２２（Ｃ）に示すように、Ｐチ
ャネル型ＴＦＴを形成する島状半導体層５００５、５０
０６に第1の導電型とは逆の導電型の第４の不純物領域
５０４３〜５０５４を形成する。第３の形状の導電層５
０３９ｂ、５０４０ｂを不純物元素に対するマスクとし
て用い、自己整合的に不純物領域を形成する。このと
き、Ｎチャネル型ＴＦＴを形成する島状半導体層５００
５、５００５および配線部５０３６はレジストマスク５
２００で全面を被覆しておく。不純物領域５０４３〜５
０５４にはそれぞれ異なる濃度でリンが添加されている
が、ジボラン（Ｂ 2Ｈ6）を用いたイオンドープ法で形成
し、そのいずれの領域においても不純物濃度が２×１０
20〜２×１０21[ａｔｏｍｓ／ｃｍ3]となるようにす
る。
【０３１５】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層５０３７〜５０４０がゲート電極として
機能する。また、５０３６は島状のソース信号線として
機能する。
【０３１６】レジストマスク５２００を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。熱
アニール法では酸素濃度が１[ppm]以下、好ましくは
０．１[ppm]以下の窒素雰囲気中で４００〜７００
[℃]、代表的には５００〜６００[℃]で行うものであ
り、本実施例では５００[℃]で４時間の熱処理を行う。
ただし、第３の形状の導電層５０３６〜５０４０に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜（シリコンを主成分とする）を形成した後で
活性化を行うことが好ましい。
【０３１７】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜４５０[℃]で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
【０３１８】次いで、図２３（Ａ）に示すように、第１
の層間絶縁膜５０５５を酸化窒化シリコン膜から１００
〜２００[ｎｍ]の厚さで形成する。その上に有機絶縁物
材料から成る第２の層間絶縁膜５０５６を形成した後、
第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５
６、およびゲート絶縁膜５００７に対してコンタクトホ
ールを形成し、接続配線５０５７〜５０６２をパターニ
ング形成した後、接続配線（ドレイン配線）５０６２に
接する画素電極５０６４をパターニング形成する。な
お、接続配線にはソース配線とドレイン配線とが含まれ
る。ソース配線とは、活性層のソース領域に接続された
配線であり、ドレイン配線とはドレイン領域に接続され
た配線を意味する。
【０３１９】第２の層間絶縁膜５０５６としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５[μｍ]（さらに好ま
しくは２〜４[μｍ]）とすれば良い。
【０３２０】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７〜５０１９またはＰ型の不純物領域５０４
３、５０４８、５０４９、５０５４に達するコンタクト
ホール、配線５０３６に達するコンタクトホール、電源
供給線に達するコンタクトホール（図示せず）、および
ゲート電極に達するコンタクトホール（図示せず）をそ
れぞれ形成する。
【０３２１】また、接続配線５０５７〜５０６２とし
て、Ｔｉ膜を１００[ｎｍ]、Ｔｉを含むアルミニウム膜
を３００[ｎｍ]、Ｔｉ膜１５０[ｎｍ]をスパッタ法で連
続形成した３層構造の積層膜を所望の形状にパターニン
グしたものを用いる。勿論、他の導電膜を用いても良
い。
【０３２２】また、本実施例では、画素電極５０６４と
してＩＴＯ膜を１１０[ｎｍ]の厚さに形成し、パターニ
ングを行った。画素電極５０６４を接続配線５０６２と
接して重なるように配置することでコンタクトを取って
いる。また、酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。この
画素電極５０６４がＥＬ素子の陽極となる。（図２３
（Ａ））
【０３２３】次に、図２３（Ｂ）に示すように、珪素を
含む絶縁膜（本実施例では酸化珪素膜）を５００[ｎｍ]
の厚さに形成し、画素電極５０６４に対応する位置に開
口部を形成して、バンクとして機能する第３の層間絶縁
膜５０６５を形成する。開口部を形成する際、ウエット
エッチング法を用いることで容易にテーパー形状の側壁
とすることが出来る。開口部の側壁が十分になだらかで
ないと段差に起因するＥＬ層の劣化が顕著な問題となっ
てしまうため、注意が必要である。
【０３２４】次に、ＥＬ層５０６６および陰極（ＭｇＡ
ｇ電極）５０６７を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、ＥＬ層５０６６の膜厚は８０
〜２００[ｎｍ]（典型的には１００〜１２０[ｎｍ]）、
陰極５０６７の厚さは１８０〜３００[ｎｍ]（典型的に
は２００〜２５０[ｎｍ]）とすれば良い。
【０３２５】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にＥＬ層および陰極を形成するのが好ましい。
【０３２６】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のＥＬ層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のＥＬ層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。
【０３２７】ここではＲＧＢに対応した３種類のＥＬ素
子を形成する方式を用いたが、白色発光のＥＬ素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＥＬ素子を重ねる方式などを用い
ても良い。
【０３２８】なお、ＥＬ層５０６６としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
４層構造をＥＬ層とすれば良い。
【０３２９】次に陰極５０６７を形成する。なお本実施
例では陰極５０６７としてＭｇＡｇを用いたが、本発明
はこれに限定されない。陰極５０６７として他の公知の
材料を用いても良い。
【０３３０】最後に、窒化珪素膜でなるパッシベーショ
ン膜５０６８を３００[ｎｍ]の厚さに形成する。パッシ
ベーション膜５０６８を形成しておくことで、ＥＬ層５
０６６を水分等から保護することができ、ＥＬ素子の信
頼性をさらに高めることが出来る。なおパッシベーショ
ン膜５０６８は必ずしも設ける必要はない。
【０３３１】こうして図２３（Ｂ）に示すような構造の
発光装置が完成する。なお、本実施例における発光装置
の作成工程においては、回路の構成および工程の関係
上、ゲート電極を形成している材料であるＴａ、Ｗによ
ってソース信号線を形成し、ソース、ドレイン電極を形
成している配線材料であるＡｌによってゲート信号線を
形成しているが、異なる材料を用いても良い。
【０３３２】ところで、本実施例の発光装置は、画素部
だけでなく駆動回路にも最適な構造のＴＦＴを配置する
ことにより、非常に高い信頼性を示し、動作特性も向上
しうる。また結晶化工程においてＮｉ等の金属触媒を添
加し、結晶性を高めることも可能である。それによっ
て、ソース信号線駆動回路の駆動周波数を１０[ＭＨｚ]
以上にすることが可能である。
【０３３３】なお、実際には図２３（Ｂ）の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＥＬ素子の信頼性が向上する。
【０３３４】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付ける。
【０３３５】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。
【０３３６】本実施例は、実施例１〜８と自由に組み合
わせて実施することが可能である。
【０３３７】（実施例１０）本発明において、三重項励
起子からの燐光を発光に利用できるＥＬ材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、ＥＬ素子の低消費電力化、長寿命
化、および軽量化が可能になる。
【０３３８】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)
【０３３９】上記の論文により報告されたＥＬ材料（ク
マリン色素）の分子式を以下に示す。
【０３４０】
【化１】
【０３４１】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０３４２】上記の論文により報告されたＥＬ材料（Ｐ
ｔ錯体）の分子式を以下に示す。
【０３４３】
【化２】
【０３４４】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０３４５】上記の論文により報告されたＥＬ材料（Ｉ
ｒ錯体）の分子式を以下に示す。
【０３４６】
【化３】
【０３４７】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０３４８】なお、本実施例の構成は、実施例１〜実施
例９のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【０３４９】（実施例１１）本実施例では、本発明の発
光装置に用いられるＴＦＴとして、活性層に有機半導体
を用いた場合について説明する。なお、以下、活性層に
有機半導体を用いたＴＦＴを、有機ＴＦＴと呼ぶ。
【０３５０】図２７（Ａ）に、プレーナー型の有機ＴＦ
Ｔの断面図を示す。基板８００１上にゲート電極８００
２が形成されている。そしてゲート電極８００２を覆っ
て、基板８００１上にゲート絶縁膜８００３が形成され
ている。また、ゲート絶縁膜８００３上にソース電極８
００５及びドレイン電極８００６が形成されている。さ
らに、ソース電極８００５及びドレイン電極８００６を
覆って、ゲート絶縁膜８００３上に有機半導体からなる
膜（有機半導体膜）８００４が形成されている。
【０３５１】図２７（Ｂ）に、逆スタガー型の有機ＴＦ
Ｔの断面図を示す。基板８１０１上にゲート電極８１０
２が形成されている。そしてゲート電極８１０２を覆っ
て、基板８１０１上にゲート絶縁膜８１０３が形成され
ている。また、ゲート絶縁膜８１０３上に有機半導体膜
８１０４が形成されている。さらに、有機半導体膜８１
０４上にソース電極８１０５及びドレイン電極８１０６
が形成されている。
【０３５２】図２７（Ｃ）に、スタガー型の有機ＴＦＴ
の断面図を示す。基板８２０１上にソース電極８２０５
及びドレイン電極８１０６が形成されている。そしてソ
ース電極８２０５及びドレイン電極８１０６を覆って、
基板８２０１上に有機半導体膜８２０４が形成されてい
る。また、有機半導体膜８２０４上にゲート絶縁膜８２
０３が形成されている。さらに、ゲート絶縁膜８２０３
上にゲート電極８２０２が形成されている。
【０３５３】有機半導体は高分子系と低分子系に分類さ
れる。高分子系の代表的な材料は、ポリチオフェン、ポ
リアセチレン、ポリ（Ｎ−メチルピロール）、ポリ（３
−アルキルチオフェン）、ポリアリレンビニレン等が挙
げられる。
【０３５４】ポリチオフェンを有する有機半導体膜は、
電界重合法または真空蒸着法で形成することができる。
ポリアセチレンを有する有機半導体膜は、化学重合法ま
たは塗布法で形成することができる。ポリ（Ｎ−メチル
ピロール）を有する有機半導体膜は、化学重合法で形成
することができる。ポリ（３−アルキルチオフェン）を
有する有機半導体膜は、塗布法またはＬＢ法で形成する
ことができる。ポリアリレンビニレンを有する有機半導
体膜は、塗布法で形成することができる。
【０３５５】また、低分子系の代表的な材料は、クォー
タチオフェン、ジメチルクォータチオフェン、ジフタロ
シアニン、アントラセン、テトラセン等が挙げられる。
これら低分子系の材料を用いた有機半導体膜は、主に、
蒸着法や、溶剤を用いたキャストによって形成すること
ができる。
【０３５６】本実施例の構成は、実施例１〜１０の構成
と自由に組み合わせて実施することができる。
【０３５７】（実施例１２）ＥＬ素子を用いた発光装置
は自発光型であるため、液晶ディスプレイに比べ、明る
い場所での視認性に優れ、視野角が広い。従って、様々
な電子機器の表示部に用いることができる。
【０３５８】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図２４に
示す。
【０３５９】図２４（Ａ）はＥＬ表示装置であり、筐体
２００１、支持台２００２、表示部２００３、スピーカ
ー部２００４、ビデオ入力端子２００５等を含む。本発
明の発光装置は表示部２００３に用いることができる。
発光装置は自発光型であるためバックライトが必要な
く、液晶ディスプレイよりも薄い表示部とすることがで
きる。なお、ＥＬ表示装置は、パソコン用、ＴＶ放送受
信用、広告表示用などの全ての情報表示用表示装置が含
まれる。
【０３６０】図２４（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。
【０３６１】図２４（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。
【０３６２】図２４（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。
【０３６３】図２４（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
【０３６４】図２４（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。
【０３６５】図２４（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。
【０３６６】ここで図２４（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。
【０３６７】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【０３６８】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
【０３６９】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０３７０】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１１に示し
たいずれの構成の発光装置を用いても良い。
【０３７１】
【発明の効果】
【０３７２】上述した構成によって、本発明の発光装置
は温度変化に左右されずに一定の輝度を得ることができ
る。また、カラー表示において、各色毎に異なるＥＬ材
料を有するＥＬ素子を設けた場合でも、温度によって各
色のＥＬ素子の輝度がバラバラに変化して所望の色が得
られないということを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の発光装置の画素の回路図。
【図２】 本発明の発光装置の上面ブロック図。
【図３】 書き込み用ゲート信号線と表示用ゲート信号
線とに入力される信号のタイミングチャート。
【図４】 駆動における画素の概略図。
【図５】 書き込み期間と表示期間の出現するタイミン
グを示す図。
【図６】 書き込み用ゲート信号線と表示用ゲート信号
線とに入力される信号のタイミングチャート。
【図７】 書き込み用ゲート信号線と表示用ゲート信号
線とに入力される信号のタイミングチャート。
【図８】 駆動における画素の概略図。
【図９】 書き込み期間と表示期間と非表示期間の出現
するタイミングを示す図。
【図１０】 書き込み用ゲート信号線と表示用ゲート信
号線とに入力される信号のタイミングチャート。
【図１１】 書き込み用ゲート信号線と表示用ゲート信
号線とに入力される信号のタイミングチャート。
【図１２】 書き込み用ゲート信号線と表示用ゲート信
号線とに入力される信号のタイミングチャート。
【図１３】 書き込み期間と表示期間と非表示期間の出
現するタイミングを示す図。
【図１４】 書き込み期間と表示期間と非表示期間の出
現するタイミングを示す図。
【図１５】 書き込み期間と表示期間と非表示期間の出
現するタイミングを示す図。
【図１６】 ソース信号線駆動回路のブロック図。
【図１７】 ソース信号線駆動回路の詳細図。
【図１８】 電流設定回路Ｃ１の回路図。
【図１９】 ゲート信号線駆動回路のブロック図
【図２０】 本発明の発光装置の画素の上面図。
【図２１】 本発明の発光装置の作製方法を示す図。
【図２２】 本発明の発光装置の作製方法を示す図。
【図２３】 本発明の発光装置の作製方法を示す図。
【図２４】 本発明の発光装置を用いた電子機器の図。
【図２５】 一般的な発光装置の画素の回路図。
【図２６】 ＥＬ素子の電圧電流特性を示す図。
【図２７】 有機半導体を用いたＴＦＴの断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ ６４１Ｅ ６７０ ６７０Ｌ Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 27/08 ３３１Ｅ 27/08 ３３１ Ｈ０５Ｂ 33/08 27/092 33/14 Ａ 29/786 Ｈ０１Ｌ 29/78 ６１４ Ｈ０５Ｂ 33/08 27/08 ３２１Ｅ 33/14 ３２１Ｌ Ｆターム(参考） 3K007 AB02 BA06 CB01 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD03 DD20 EE28 FF11 JJ03 JJ04 JJ06 5C094 AA07 AA54 AA55 AA56 BA03 BA27 CA19 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA10 FA01 FB01 FB12 FB14 FB15 FB20 GA10 GB10 5F048 AB10 AC04 AC10 BA06 BB01 BB09 BB12 BC06 BF02 BF07 5F110 AA23 AA30 BB01 BB13 CC02 CC03 CC05 CC07 DD02 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE44 FF02 FF04 FF28 FF30 FF36 GG01 GG02 GG05 GG13 GG25 HJ01 HJ04 HJ12 HJ13 HJ23 HL04 HL06 HL11 HL23 HM15 NN02 NN03 NN04 NN22 NN24 NN27 NN72 PP03 QQ11 QQ24 QQ25

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】第１のＴＦＴと、第２のＴＦＴと、第３の
    ＴＦＴと、第４のＴＦＴと、ＥＬ素子と、ソース信号線
    と、電源供給線とが設けられた画素を複数有する発光装
    置であって、 前記第３のＴＦＴと前記第４のＴＦＴは、ゲート電極が
    接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記ソース信号線に、もう一方は前記第１のＴＦＴの
    ドレイン領域に接続されており、 前記第４のＴＦＴのソース領域とドレイン領域は、一方
    は前記第１のＴＦＴのドレイン領域に、もう一方は前記
    第１のＴＦＴのゲート電極に接続されており、 前記第１のＴＦＴのソース領域は前記電源供給線に、ド
    レイン領域は前記第２のＴＦＴのソース領域に接続され
    ており、 前記第２のＴＦＴのドレイン領域は、前記ＥＬ素子が有
    する２つの電極のうちのいずれか一方に接続されている
    ことを特徴とする発光装置。
  2. 【請求項２】第１のＴＦＴと、第２のＴＦＴと、第３の
    ＴＦＴと、第４のＴＦＴと、ＥＬ素子と、ソース信号線
    と、第１のゲート信号線と、第２のゲート信号線と、電
    源供給線とが設けられた画素を複数有する発光装置であ
    って、 前記第３のＴＦＴと前記第４のＴＦＴは、共にゲート電
    極が前記第１のゲート信号線に接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記ソース信号線に、もう一方は前記第１のＴＦＴの
    ドレイン領域に接続されており、 前記第４のＴＦＴのソース領域とドレイン領域は、一方
    は前記第１のＴＦＴのドレイン領域に、もう一方は前記
    第１のＴＦＴのゲート電極に接続されており、 前記第１のＴＦＴのソース領域は前記電源供給線に、ド
    レイン領域は前記第２のＴＦＴのソース領域に接続され
    ており、 前記第２のＴＦＴのドレイン領域は、前記ＥＬ素子が有
    する２つの電極のうちのいずれか一方に接続されてお
    り、 前記第２のＴＦＴのゲート電極は前記第２のゲート信号
    線に接続されていることを特徴とする発光装置。
  3. 【請求項３】請求項１または請求項２において、前記第
    ３のＴＦＴと前記第４のＴＦＴの極性が同じであること
    を特徴とする発光装置。
  4. 【請求項４】ＴＦＴと、ＥＬ素子とが設けられた画素を
    複数有する発光装置の駆動方法であって、 前記ＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記ＴＦＴの
    チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記ＴＦＴのＶGSが制御され、 第２の期間において、前記ＴＦＴのＶGSは保持されてお
    り、かつ前記ＴＦＴを介して前記ＥＬ素子に所定の電流
    が流れることを特徴とする発光装置の駆動方法。
  5. 【請求項５】ＴＦＴと、ＥＬ素子とが設けられた画素を
    複数有する発光装置の駆動方法であって、 前記ＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記ＴＦＴの
    チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記ＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記ＴＦＴのチ
    ャネル形成領域に流れる電流が、前記ＥＬ素子に流れる
    ことを特徴とする発光装置の駆動方法。
  6. 【請求項６】第１のＴＦＴと、第２のＴＦＴと、ＥＬ素
    子とが設けられた画素を複数有する発光装置の駆動方法
    であって、 前記第１のＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記第１のＴ
    ＦＴのチャネル形成領域に流れる電流の大きさが制御さ
    れ、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記第１のＴＦＴのＶGSは保持さ
    れており、かつ前記第１のＴＦＴ及び前記第２のＴＦＴ
    を介して前記ＥＬ素子に所定の電流が流れることを特徴
    とする発光装置の駆動方法。
  7. 【請求項７】第１のＴＦＴと、第２のＴＦＴと、ＥＬ素
    子とが設けられた画素を複数有する発光装置の駆動方法
    であって、 前記第１のＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記第１のＴ
    ＦＴのチャネル形成領域に流れる電流の大きさが制御さ
    れ、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記第１のＴＦ
    Ｔのチャネル形成領域に流れる電流が、前記第２のＴＦ
    Ｔを介して前記ＥＬ素子に流れることを特徴とする発光
    装置の駆動方法。
  8. 【請求項８】ＴＦＴと、ＥＬ素子とが設けられた画素を
    複数有する発光装置の駆動方法であって、 前記ＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記ＴＦＴの
    チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記ＴＦＴのＶGSが制御され、 第２の期間において、前記ＴＦＴのＶGSは保持されてお
    り、かつ前記ＴＦＴを介して前記ＥＬ素子に所定の電流
    が流れ、 第３の期間において、前記ＥＬ素子に電流が流れないこ
    とを特徴とする発光装置の駆動方法。
  9. 【請求項９】ＴＦＴと、ＥＬ素子とが設けられた画素を
    複数有する発光装置の駆動方法であって、 前記ＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記ＴＦＴの
    チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記ＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記ＴＦＴのチ
    ャネル形成領域に流れる電流が、前記ＥＬ素子に流れ、 第３の期間において、前記ＥＬ素子に電流が流れないこ
    とを特徴とする発光装置の駆動方法。
  10. 【請求項１０】第１のＴＦＴと、第２のＴＦＴと、ＥＬ
    素子とが設けられた画素を複数有する発光装置の駆動方
    法であって、 前記第１のＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記第１のＴ
    ＦＴのチャネル形成領域に流れる電流の大きさが制御さ
    れ、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記第１のＴＦＴのＶGSは保持さ
    れており、かつ前記第１のＴＦＴ及び前記第２のＴＦＴ
    を介して前記ＥＬ素子に所定の電流が流れ、 第３の期間において、前記第２のＴＦＴがオフになるこ
    とを特徴とする発光装置の駆動方法。
  11. 【請求項１１】第１のＴＦＴと、第２のＴＦＴと、ＥＬ
    素子とが設けられた画素を複数有する発光装置の駆動方
    法であって、 前記第１のＴＦＴは飽和領域で動作しており、 第１の期間において、ビデオ信号によって前記第１のＴ
    ＦＴのチャネル形成領域に流れる電流の大きさが制御さ
    れ、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記第１のＴＦ
    Ｔのチャネル形成領域に流れる電流が、前記第２のＴＦ
    Ｔを介して前記ＥＬ素子に流れ、 第３の期間において、前記第２のＴＦＴがオフになるこ
    とを特徴とする発光装置の駆動方法。
  12. 【請求項１２】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴとによって、前記第１のＴＦＴのゲート電極とドレ
    イン領域とが接続され、かつ、ビデオ信号によって前記
    第１のＴＦＴのチャネル形成領域に流れる電流の大きさ
    が制御され、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記第１のＴＦＴのＶGSは保持さ
    れ、かつ前記第１のＴＦＴ及び第２のＴＦＴを介して前
    記ＥＬ素子に所定の電流が流れることを特徴とする発光
    装置の駆動方法。
  13. 【請求項１３】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴとによって、前記第１のＴＦＴのゲート電極とドレ
    イン領域とが接続され、かつ、ビデオ信号によって前記
    第１のＴＦＴのチャネル形成領域に流れる電流の大きさ
    が制御され、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記第１のＴＦ
    Ｔのチャネル形成領域に流れる電流が、前記第２のＴＦ
    Ｔを介して前記ＥＬ素子に流れることを特徴とする発光
    装置の駆動方法。
  14. 【請求項１４】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 前記第１のＴＦＴのソース領域には一定の電位が与えら
    れており、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴを介して、前記第１のＴＦＴのゲート電極とドレイ
    ン領域にビデオ信号が入力され、 第２の期間において、前記ビデオ信号の電位によって、
    前記第１のＴＦＴ及び前記第２のＴＦＴを介して前記Ｅ
    Ｌ素子に所定の電流が流れることを特徴とする発光装置
    の駆動方法。
  15. 【請求項１５】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴとによって、前記第１のＴＦＴのゲート電極とドレ
    イン領域とが接続され、かつ、ビデオ信号によって前記
    第１のＴＦＴのチャネル形成領域に流れる電流の大きさ
    が制御され、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記第１のＴＦＴのＶGSは保持さ
    れ、かつ前記第１のＴＦＴ及び第２のＴＦＴを介して前
    記ＥＬ素子に所定の電流が流れ、 第３の期間において、前記第２のＴＦＴがオフになるこ
    とを特徴とする発光装置の駆動方法。
  16. 【請求項１６】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴとによって、前記第１のＴＦＴのゲート電極とドレ
    イン領域とが接続され、かつ、ビデオ信号によって前記
    第１のＴＦＴのチャネル形成領域に流れる電流の大きさ
    が制御され、 前記電流によって前記第１のＴＦＴのＶGSが制御され、 第２の期間において、前記ＶGSによって前記第１のＴＦ
    Ｔのチャネル形成領域に流れる電流が、前記第２のＴＦ
    Ｔを介して前記ＥＬ素子に流れ、 第３の期間において、前記第２のＴＦＴがオフになるこ
    とを特徴とする発光装置の駆動方法。
  17. 【請求項１７】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第４のＴＦＴと、ＥＬ素子とが設けられた
    画素を複数有する発光装置の駆動方法であって、 前記第１のＴＦＴのソース領域には一定の電位が与えら
    れており、 第１の期間において、前記第３のＴＦＴと前記第４のＴ
    ＦＴを介して、前記第１のＴＦＴのゲート電極とドレイ
    ン領域にビデオ信号が入力され、 第２の期間において、前記ビデオ信号の電位によって、
    前記第１のＴＦＴ及び前記第２のＴＦＴを介して前記Ｅ
    Ｌ素子に所定の電流が流れ、 第３の期間において、前記第２のＴＦＴがオフになるこ
    とを特徴とする発光装置の駆動方法。
  18. 【請求項１８】請求項１２乃至請求項１７のいずれか１
    項において、前記第３のＴＦＴと前記第４のＴＦＴの極
    性が同じであることを特徴とする発光装置の駆動方法。
JP2001316145A 2000-10-24 2001-10-15 発光装置 Expired - Lifetime JP4159769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001316145A JP4159769B2 (ja) 2000-10-24 2001-10-15 発光装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-323543 2000-10-24
JP2000323543 2000-10-24
JP2000358274 2000-11-24
JP2000-358274 2000-11-24
JP2001316145A JP4159769B2 (ja) 2000-10-24 2001-10-15 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004179782A Division JP4364727B2 (ja) 2000-10-24 2004-06-17 発光装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2002221936A true JP2002221936A (ja) 2002-08-09
JP2002221936A5 JP2002221936A5 (ja) 2005-04-28
JP4159769B2 JP4159769B2 (ja) 2008-10-01

Family

ID=26602639

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001316145A Expired - Lifetime JP4159769B2 (ja) 2000-10-24 2001-10-15 発光装置
JP2004179782A Expired - Fee Related JP4364727B2 (ja) 2000-10-24 2004-06-17 発光装置の駆動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004179782A Expired - Fee Related JP4364727B2 (ja) 2000-10-24 2004-06-17 発光装置の駆動方法

Country Status (8)

Country Link
US (3) US7277070B2 (ja)
EP (1) EP1202242A3 (ja)
JP (2) JP4159769B2 (ja)
KR (3) KR100855689B1 (ja)
CN (2) CN101017643B (ja)
MY (1) MY139035A (ja)
SG (1) SG114502A1 (ja)
TW (2) TW578131B (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015605A (ja) * 2001-07-03 2003-01-17 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2004087458A (ja) * 2002-08-28 2004-03-18 Ind Technol Res Inst 薄膜トランジスタと発光ダイオードに用いる有機集積デバイス及びその製造方法
WO2004026004A1 (ja) * 2002-09-12 2004-03-25 Pioneer Corporation 有機エレクトロルミネッセンス表示装置及びその製造方法
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
WO2004070696A1 (ja) * 2003-01-22 2004-08-19 Toshiba Matsushita Display Technology Co., Ltd. 有機ｅｌディスプレイ及びアクティブマトリクス基板
JP2004288750A (ja) * 2003-03-19 2004-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2004317916A (ja) * 2003-04-18 2004-11-11 Sanyo Electric Co Ltd 有機ｅｌ表示装置
JP2005004219A (ja) * 2003-06-12 2005-01-06 Samsung Electronics Co Ltd 有機電界発光駆動回路と、これを含む表示パネル及び表示装置。
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
JP2006053348A (ja) * 2004-08-11 2006-02-23 Eastman Kodak Co 表示装置
JP2006072377A (ja) * 2005-09-16 2006-03-16 Seiko Epson Corp 回路、装置、及び電子機器
JP2006106730A (ja) * 2005-09-16 2006-04-20 Seiko Epson Corp 装置、装置の駆動方法及び電子機器
JPWO2004097543A1 (ja) * 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 半導体装置
JP2007184574A (ja) * 2006-01-02 2007-07-19 Samsung Sdi Co Ltd 有機薄膜トランジスタ及び有機発光表示装置
US7324101B2 (en) 2002-08-30 2008-01-29 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
CN100378778C (zh) * 2003-02-19 2008-04-02 东北先锋电子股份有限公司 有源驱动型有机el显示装置及其驱动控制方法
US7372437B2 (en) 2001-10-12 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
CN100397217C (zh) * 2004-08-27 2008-06-25 统宝光电股份有限公司 具有薄膜晶体管的串联装置及其制作方法
CN100440288C (zh) * 2003-01-22 2008-12-03 东芝松下显示技术有限公司 有机el显示器和有源矩阵基板
WO2009107214A1 (ja) * 2008-02-28 2009-09-03 パイオニア株式会社 発光表示パネルの駆動装置および駆動方法
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
JP2014164182A (ja) * 2013-02-26 2014-09-08 Semiconductor Energy Lab Co Ltd 発光装置、発光装置の駆動方法
JP2022126652A (ja) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 表示装置、電子機器

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP4831874B2 (ja) 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US7227517B2 (en) * 2001-08-23 2007-06-05 Seiko Epson Corporation Electronic device driving method, electronic device, semiconductor integrated circuit, and electronic apparatus
TW577179B (en) 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
JP3669966B2 (ja) * 2002-03-07 2005-07-13 日特エンジニアリング株式会社 巻線方法及び巻線装置
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
JP4046267B2 (ja) * 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
US7352133B2 (en) * 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI354975B (en) * 2002-09-05 2011-12-21 Semiconductor Energy Lab Light emitting device and driving method thereof
KR20040062065A (ko) 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP4048969B2 (ja) * 2003-02-12 2008-02-20 セイコーエプソン株式会社 電気光学装置の駆動方法及び電子機器
JP4338997B2 (ja) * 2003-03-17 2009-10-07 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100560468B1 (ko) * 2003-09-16 2006-03-13 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
JP2005134462A (ja) * 2003-10-28 2005-05-26 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置及び電子機器
KR100778409B1 (ko) * 2003-10-29 2007-11-22 삼성에스디아이 주식회사 화상 표시 패널 및 그 구동 방법
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100515305B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
AU2003284582A1 (en) * 2003-11-19 2005-06-08 Shinya Ishida Chained led module
TWI232065B (en) * 2003-12-31 2005-05-01 Toppoly Optoelectronics Corp An organic light emitting diode panel
JP4559091B2 (ja) * 2004-01-29 2010-10-06 ルネサスエレクトロニクス株式会社 表示装置用駆動回路
US7423373B2 (en) * 2004-03-26 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW200540775A (en) * 2004-04-27 2005-12-16 Rohm Co Ltd Reference current generator circuit of organic EL drive circuit, organic EL drive circuit and organic el display device
KR100560449B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR100560450B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100658616B1 (ko) * 2004-05-31 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2006119590A (ja) * 2004-09-24 2006-05-11 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP4501785B2 (ja) * 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
JP4438066B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4773777B2 (ja) * 2005-08-30 2011-09-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
KR100666640B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5013697B2 (ja) * 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
KR100739335B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2008032552A1 (fr) * 2006-09-12 2008-03-20 Pioneer Corporation Circuit de commutation, circuit de commande de pixel et circuit d'échantillonnage avec maintien
JP5151172B2 (ja) 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
JP5056265B2 (ja) 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
WO2009025387A1 (en) * 2007-08-21 2009-02-26 Canon Kabushiki Kaisha Display apparatus and drive method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
US20090201234A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Active matrix organic light emitting diode display
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
JP5012729B2 (ja) * 2008-08-08 2012-08-29 ソニー株式会社 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
US20110193888A1 (en) * 2008-10-10 2011-08-11 Asahi Yamato Image display device
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
WO2013015091A1 (en) * 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US20140183457A1 (en) * 2013-01-03 2014-07-03 Lisa H. Stecker Transistor with Organic Semiconductor Interface
JP6103757B2 (ja) * 2013-01-28 2017-03-29 シナプティクス・ジャパン合同会社 タッチ表示制御装置及び情報端末装置
US9591719B2 (en) * 2014-01-21 2017-03-07 Philips Lighting Holding B.V. Lighting system and a method of controlling a lighting system
KR102334014B1 (ko) * 2017-06-30 2021-12-01 엘지디스플레이 주식회사 유기발광 표시장치
CN111290165B (zh) * 2018-12-10 2021-06-25 Tcl科技集团股份有限公司 一种光源板、背光模组及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH10312173A (ja) * 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003529508A (ja) * 1999-08-27 2003-10-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 搬送軌道及び搬送軌道のための支持成形体
JP2003534573A (ja) * 2000-05-22 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス表示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560750A (en) * 1966-10-31 1971-02-02 Hitachi Ltd Optoelectronic amplifier
US4364041A (en) * 1978-07-12 1982-12-14 Sharp Kabushiki Kaisha Contrast controllable electrochromic display driver circuit
US5235253A (en) * 1990-11-27 1993-08-10 Fuji Xerox Co., Ltd. Thin-film electroluminescent device drive circuit
JP3242941B2 (ja) 1991-04-30 2001-12-25 富士ゼロックス株式会社 アクティブｅｌマトリックスおよびその駆動方法
US5594466A (en) * 1992-10-07 1997-01-14 Sharp Kabushiki Kaisha Driving device for a display panel and a driving method of the same
JP3688757B2 (ja) 1995-06-29 2005-08-31 Ｔｄｋ株式会社 画像表示装置およびその駆動方法
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
JP4114216B2 (ja) 1997-05-29 2008-07-09 カシオ計算機株式会社 表示装置及びその駆動方法
TW578130B (en) * 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
US6304304B1 (en) * 1997-11-20 2001-10-16 Sanyo Electric Co., Ltd. Liquid crystal display having an off driving voltage greater than either zero or an optical characteristics changing voltage
EP1055218A1 (en) * 1998-01-23 2000-11-29 Fed Corporation High resolution active matrix display system on a chip with high duty cycle for full brightness
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
JP2000040924A (ja) 1998-07-24 2000-02-08 Nec Corp 定電流駆動回路
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
JP3137095B2 (ja) 1998-10-30 2001-02-19 日本電気株式会社 定電流駆動回路
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP3656805B2 (ja) * 1999-01-22 2005-06-08 パイオニア株式会社 温度補償機能を有する有機ｅｌ素子駆動装置
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3353731B2 (ja) * 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP2003509728A (ja) * 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
GB2360870A (en) 2000-03-31 2001-10-03 Seiko Epson Corp Driver circuit for organic electroluminescent device
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
DE60142321D1 (de) * 2000-07-07 2010-07-22 Seiko Epson Corp Stromabtastschaltung für organische Elektrolumineszenzanzeige
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP4803867B2 (ja) 2000-08-08 2011-10-26 Ａｇｃセイミケミカル株式会社 リチウム電池正極用マンガン酸リチウムの製造方法
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP3594126B2 (ja) 2000-10-13 2004-11-24 日本電気株式会社 電流駆動回路
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
DE102012213130A1 (de) * 2012-07-26 2014-01-30 Bruker Nano Gmbh Mehrfachmodul-Photonendetektor und seine Verwendung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH10312173A (ja) * 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003529508A (ja) * 1999-08-27 2003-10-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 搬送軌道及び搬送軌道のための支持成形体
JP2003534573A (ja) * 2000-05-22 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス表示装置

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015605A (ja) * 2001-07-03 2003-01-17 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US7372437B2 (en) 2001-10-12 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
JP2004087458A (ja) * 2002-08-28 2004-03-18 Ind Technol Res Inst 薄膜トランジスタと発光ダイオードに用いる有機集積デバイス及びその製造方法
US7324101B2 (en) 2002-08-30 2008-01-29 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US7786989B2 (en) 2002-08-30 2010-08-31 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
WO2004026004A1 (ja) * 2002-09-12 2004-03-25 Pioneer Corporation 有機エレクトロルミネッセンス表示装置及びその製造方法
KR100696303B1 (ko) * 2002-09-12 2007-03-19 파이오니아 가부시키가이샤 유기 일렉트로루미네선스 표시장치 및 그 제조방법
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
US7525520B2 (en) 2002-09-24 2009-04-28 Seiko Epson Corporation Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
US9626913B2 (en) 2003-01-17 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
WO2004070696A1 (ja) * 2003-01-22 2004-08-19 Toshiba Matsushita Display Technology Co., Ltd. 有機ｅｌディスプレイ及びアクティブマトリクス基板
CN100440288C (zh) * 2003-01-22 2008-12-03 东芝松下显示技术有限公司 有机el显示器和有源矩阵基板
KR100732106B1 (ko) * 2003-01-22 2007-06-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 유기 ｅｌ 디스플레이 및 액티브 매트릭스 기판
US7333079B2 (en) 2003-01-22 2008-02-19 Toshiba Matsushita Display Technology Co., Ltd. Organic EL display and active matrix substrate
CN100378778C (zh) * 2003-02-19 2008-04-02 东北先锋电子股份有限公司 有源驱动型有机el显示装置及其驱动控制方法
JP2004288750A (ja) * 2003-03-19 2004-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2004317916A (ja) * 2003-04-18 2004-11-11 Sanyo Electric Co Ltd 有機ｅｌ表示装置
JPWO2004097543A1 (ja) * 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 半導体装置
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US8643573B2 (en) 2003-05-19 2014-02-04 Seiko Epson Corporation Electro-optical apparatus and method of driving the electro-optical apparatus
US8188943B2 (en) 2003-05-19 2012-05-29 Seiko Epson Corporation Electro-optical apparatus and method of driving the electro-optical apparatus
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
US8130176B2 (en) 2003-05-19 2012-03-06 Seiko Epson Corporation Electro-optical apparatus and method of driving the electro-optical apparatus
US7714810B2 (en) 2003-05-19 2010-05-11 Seiko Epson Corporation Electro-optical apparatus and method of driving the electro-optical apparatus
JP2005004219A (ja) * 2003-06-12 2005-01-06 Samsung Electronics Co Ltd 有機電界発光駆動回路と、これを含む表示パネル及び表示装置。
JP2006053348A (ja) * 2004-08-11 2006-02-23 Eastman Kodak Co 表示装置
CN100397217C (zh) * 2004-08-27 2008-06-25 统宝光电股份有限公司 具有薄膜晶体管的串联装置及其制作方法
JP4556814B2 (ja) * 2005-09-16 2010-10-06 セイコーエプソン株式会社 装置、装置の駆動方法及び電子機器
JP2006106730A (ja) * 2005-09-16 2006-04-20 Seiko Epson Corp 装置、装置の駆動方法及び電子機器
JP2006072377A (ja) * 2005-09-16 2006-03-16 Seiko Epson Corp 回路、装置、及び電子機器
JP4742021B2 (ja) * 2006-01-02 2011-08-10 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ及び有機発光表示装置
JP2007184574A (ja) * 2006-01-02 2007-07-19 Samsung Sdi Co Ltd 有機薄膜トランジスタ及び有機発光表示装置
WO2009107214A1 (ja) * 2008-02-28 2009-09-03 パイオニア株式会社 発光表示パネルの駆動装置および駆動方法
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8415659B2 (en) 2009-07-03 2013-04-09 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2022126652A (ja) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2014164182A (ja) * 2013-02-26 2014-09-08 Semiconductor Energy Lab Co Ltd 発光装置、発光装置の駆動方法

Also Published As

Publication number Publication date
TW583619B (en) 2004-04-11
EP1202242A2 (en) 2002-05-02
TW578131B (en) 2004-03-01
US7317432B2 (en) 2008-01-08
MY139035A (en) 2009-08-28
US20070236427A1 (en) 2007-10-11
US20020047581A1 (en) 2002-04-25
SG114502A1 (en) 2005-09-28
CN1355664A (zh) 2002-06-26
US8558764B2 (en) 2013-10-15
KR20020032321A (ko) 2002-05-03
JP2004318173A (ja) 2004-11-11
US7277070B2 (en) 2007-10-02
KR20080018227A (ko) 2008-02-27
KR100829905B1 (ko) 2008-05-19
CN101017643B (zh) 2014-02-05
JP4159769B2 (ja) 2008-10-01
JP4364727B2 (ja) 2009-11-18
US20040239599A1 (en) 2004-12-02
CN101017643A (zh) 2007-08-15
KR100855689B1 (ko) 2008-09-03
CN1313996C (zh) 2007-05-02
EP1202242A3 (en) 2008-04-16
KR100859570B1 (ko) 2008-09-23
KR20060125631A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
JP4364727B2 (ja) 発光装置の駆動方法
US6809482B2 (en) Light emitting device and method of driving the same
JP4155389B2 (ja) 発光装置、その駆動方法及び電子機器
KR100823047B1 (ko) 자기발광 장치 및 그 구동 방법
US6989805B2 (en) Light emitting device
JP5448277B2 (ja) 発光装置、表示モジュール及び電子機器
EP1227466B1 (en) Light emitting device
JP4831874B2 (ja) 発光装置及び電子機器
US6995520B2 (en) Active matrix light-emitting device and a driving method thereof
KR100815830B1 (ko) 전기-광학 장치
US7106006B2 (en) Light emitting device, driving method for the same and electronic apparatus
JP2002082651A (ja) 表示装置
JP2002333862A (ja) 発光装置及び電子機器
KR20010105273A (ko) 전자 장치 및 그의 구동 방법
JP2002032057A (ja) 発光装置及びその駆動方法
JP5030348B2 (ja) 自発光装置
JP4101863B2 (ja) 発光装置、半導体装置及び電子機器
JP2007179066A (ja) 表示装置及び電子機器
JP2005228751A (ja) 発光装置
JP5712193B2 (ja) 表示装置
JP5178861B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Ref document number: 4159769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250