JPWO2004097543A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2004097543A1 JPWO2004097543A1 JP2004567195A JP2004567195A JPWO2004097543A1 JP WO2004097543 A1 JPWO2004097543 A1 JP WO2004097543A1 JP 2004567195 A JP2004567195 A JP 2004567195A JP 2004567195 A JP2004567195 A JP 2004567195A JP WO2004097543 A1 JPWO2004097543 A1 JP WO2004097543A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- current source
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
Abstract
負荷（ＥＬ画素や信号線）に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧を、フィードバック回路を用いて設定する。フィードバック回路は、トランジスタが飽和領域で動作するように制御する。すると、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定される。そして、設定されたトランジスタを用いれば、正確な電流を負荷（ＥＬ画素や信号線）に供給できる。なお、必要なゲート電圧が設定とき、増幅回路を用いるので、すばやく設定できる。
Description
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素を駆動する信号線駆動回路を含む半導体装置に関する。
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言うが注目を集めており、有機ＥＬディスプレイなどに用いられるようになってきている。
ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は電流によって制御可能である。
このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が盛んに行われている。
このようなアクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題があった。
つまり、このようなアクティブマトリックス方式の表示装置の場合、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、これらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている。
特許出願公表番号２００２−５１７８０６号公報 国際公開第０１／０６４８４号パンフレット 特許出願公表番号２００２−５１４３２０号公報 国際公開第０２／３９４２０号パンフレット
ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は電流によって制御可能である。
このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が盛んに行われている。
このようなアクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題があった。
つまり、このようなアクティブマトリックス方式の表示装置の場合、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、これらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている。
特許文献１乃至４は、いずれもアクティブマトリックス型表示装置の構成を開示したもので、特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって発光素子に流れる電流が変化しないような回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。
図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１、映像信号入力用電流源６１２を有する。
ＴＦＴ６０６のゲート電極は、第１のゲート信号線６０２に接続され、第１の電極はソース信号線６０１に接続され、第２の電極は、ＴＦＴ６０７の第１の電極、ＴＦＴ６０８の第１の電極、およびＴＦＴ６０９の第１の電極に接続されている。ＴＦＴ６０７のゲート電極は、第２のゲート信号線６０３に接続され、第２の電極はＴＦＴ６０８のゲート電極に接続されている。ＴＦＴ６０８の第２の電極は、電流供給線６０５に接続されている。ＴＦＴ６０９のゲート電極は、第３のゲート信号線６０４に接続され、第２の電極はＥＬ素子６１１の陽極に接続されている。保持容量６１０はＴＦＴ６０８のゲート電極と電流供給線との間に接続され、ＴＦＴ６０８のゲート・ソース間電圧を保持する。電流供給線６０５およびＥＬ素子６１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図６に準ずる。図７（Ａ）〜（Ｃ）は、電流の流れを模式的に示している。図７（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７（Ｅ）は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信号電流をＩｄａｔａとする。
ソース信号線には、電流Ｉｄａｔａが流れているので、図７（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないため、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図７（Ｅ））。両電極の電位差がＶｔｈとなると（図７（Ｅ）Ａ点）、ＴＦＴ６０８がＯＮして、Ｉ２が生ずる。前述のように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図７（Ｅ）Ｂ点）と、電流Ｉ１は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図７（Ｂ））。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これによりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａｔａは変わりなく流れることが出来る。
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。以上に一例を示した、電流書き込み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。
図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１、映像信号入力用電流源６１２を有する。
ＴＦＴ６０６のゲート電極は、第１のゲート信号線６０２に接続され、第１の電極はソース信号線６０１に接続され、第２の電極は、ＴＦＴ６０７の第１の電極、ＴＦＴ６０８の第１の電極、およびＴＦＴ６０９の第１の電極に接続されている。ＴＦＴ６０７のゲート電極は、第２のゲート信号線６０３に接続され、第２の電極はＴＦＴ６０８のゲート電極に接続されている。ＴＦＴ６０８の第２の電極は、電流供給線６０５に接続されている。ＴＦＴ６０９のゲート電極は、第３のゲート信号線６０４に接続され、第２の電極はＥＬ素子６１１の陽極に接続されている。保持容量６１０はＴＦＴ６０８のゲート電極と電流供給線との間に接続され、ＴＦＴ６０８のゲート・ソース間電圧を保持する。電流供給線６０５およびＥＬ素子６１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図６に準ずる。図７（Ａ）〜（Ｃ）は、電流の流れを模式的に示している。図７（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７（Ｅ）は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信号電流をＩｄａｔａとする。
ソース信号線には、電流Ｉｄａｔａが流れているので、図７（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないため、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図７（Ｅ））。両電極の電位差がＶｔｈとなると（図７（Ｅ）Ａ点）、ＴＦＴ６０８がＯＮして、Ｉ２が生ずる。前述のように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図７（Ｅ）Ｂ点）と、電流Ｉ１は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図７（Ｂ））。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これによりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａｔａは変わりなく流れることが出来る。
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。以上に一例を示した、電流書き込み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。
このように、従来の技術では、信号電流とＴＦＴを駆動する電流、或いは信号電流と発光素子に発光時に流れる電流とが等しくなるように、または比例関係を保つように構成されている。
しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。
しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。
本発明は、負荷に電流を供給するトランジスタにかかる電位を増幅回路を用いて制御するものであり、帰還回路を形成することによってトランジスタのゲートにかかる電位を安定化させることにより上記目的を達成するものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのソース電位、ドレイン電位及びゲート電位から選ばれた少なくとも一つの電位を制御する増幅回路を備えていること特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該電流源回路からトランジスタに電流が供給されたとき、トランジスタが飽和領域で動作するように制御する増幅回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのドレインとゲート間の電位を安定化させる増幅回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのドレインとゲート間の電位を安定化させる帰還回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流を制御するトランジスタとオペアンプとを具備し、電流源回路に接続する前記トランジスタのドレイン端子側にオペアンプの非反転入力端子が接続され、オペアンプの反転入力端子は、トランジスタのゲート端子と接続され、オペアンプの出力端子は、ゲート端子と反転入力端子と接続されていることを特徴とするものである。
本発明は、負荷に供給する電流を制御するトランジスタと電圧フォロワ回路とを具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に電圧フォロワ回路入力端子が接続され、電圧フォロワ回路の出力端子は、トランジスタのゲート端子と接続されていることを特徴とするものである。この発明の構成において、電圧フォロワ回路がソースフォロワ回路で構成されていても良い。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、間に、別の素子やスイッチなどが配置されていてもよい。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのソース電位、ドレイン電位及びゲート電位から選ばれた少なくとも一つの電位を制御する増幅回路を備えていること特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該電流源回路からトランジスタに電流が供給されたとき、トランジスタが飽和領域で動作するように制御する増幅回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのドレインとゲート間の電位を安定化させる増幅回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備し、該トランジスタのソースまたはドレインが電流源回路と接続され、該トランジスタのドレインとゲート間の電位を安定化させる帰還回路を備えていることを特徴とするものである。
本発明は、負荷に供給する電流を制御するトランジスタとオペアンプとを具備し、電流源回路に接続する前記トランジスタのドレイン端子側にオペアンプの非反転入力端子が接続され、オペアンプの反転入力端子は、トランジスタのゲート端子と接続され、オペアンプの出力端子は、ゲート端子と反転入力端子と接続されていることを特徴とするものである。
本発明は、負荷に供給する電流を制御するトランジスタと電圧フォロワ回路とを具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に電圧フォロワ回路入力端子が接続され、電圧フォロワ回路の出力端子は、トランジスタのゲート端子と接続されていることを特徴とするものである。この発明の構成において、電圧フォロワ回路がソースフォロワ回路で構成されていても良い。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、間に、別の素子やスイッチなどが配置されていてもよい。
本発明では、増幅回路を用いて帰還回路を形成し、その回路によって、トランジスタを制御する。そして、そのトランジスタがバラツキの影響を受けずに均一な電流を出力できるようになる。そのような設定を行う場合、増幅回路を用いて行うため、すばやく、設定動作を行うことが出来る。そのため、出力動作において、正確な電流を出力することが出来る。
図１は本発明の半導体装置の構成を説明する図である。
図２は、本発明の半導体装置の構成を説明する図である。
図３は、本発明の半導体装置の構成を説明する図である。
図４は、本発明の半導体装置の構成を説明する図である。
図５は、本発明の半導体装置の構成を説明する図である。
図６は、従来の画素の構成を説明する図である。
図７は、従来の画素の動作を説明する図である。
図８は、本発明の半導体装置の構成を説明する図である。
図９は、本発明の半導体装置の構成を説明する図である。
図１０は、本発明の半導体装置の構成を説明する図である。
図１１は、本発明の半導体装置の構成を説明する図である。
図１２は、本発明の半導体装置の構成を説明する図である。
図１３は、本発明の半導体装置の動作を説明する図である。
図１４は、本発明の半導体装置の動作を説明する図である。
図１５は、本発明の半導体装置の動作を説明する図である。
図１６は、本発明の半導体装置の動作を説明する図である。
図１７は、本発明の半導体装置の構成を説明する図である。
図１８は本発明の半導体装置の構成を説明する図である。
図１９は。本発明の半導体装置の構成を説明する図である。
図２０は、本発明の半導体装置の構成を説明する図である。
図２１は、本発明の半導体装置の構成を説明する図である。
図２２は、本発明の半導体装置の動作を説明する図である。
図２３は、本発明の半導体装置の動作を説明する図である。
図２４は、本発明の半導体装置の動作を説明する図である。
図２５は、本発明の半導体装置の動作を説明する図である。
図２６は、本発明の半導体装置の構成を説明する図である。
図２７は、本発明の半導体装置の構成を説明する図である。
図２８は、本発明の半導体装置の構成を説明する図である。
図２９は、本発明の半導体装置の構成を説明する図である。
図３０は、本発明の半導体装置の構成を説明する図である。
図３１は、本発明の半導体装置の構成を説明する図である。
図３２は、本発明の半導体装置の構成を説明する図である。
図３３は、本発明の半導体装置の構成を説明する図である。
図３４は、本発明の表示装置の構成を示す図である。
図３５は、本発明の表示装置の構成を示す図である。
図３６は、本発明の表示装置の動作を示す図である。
図３７は、本発明の表示装置の動作を示す図である。
図３８は、本発明の表示装置の動作を示す図である。
図３９は、本発明が適用される電子機器の図である。
図２は、本発明の半導体装置の構成を説明する図である。
図３は、本発明の半導体装置の構成を説明する図である。
図４は、本発明の半導体装置の構成を説明する図である。
図５は、本発明の半導体装置の構成を説明する図である。
図６は、従来の画素の構成を説明する図である。
図７は、従来の画素の動作を説明する図である。
図８は、本発明の半導体装置の構成を説明する図である。
図９は、本発明の半導体装置の構成を説明する図である。
図１０は、本発明の半導体装置の構成を説明する図である。
図１１は、本発明の半導体装置の構成を説明する図である。
図１２は、本発明の半導体装置の構成を説明する図である。
図１３は、本発明の半導体装置の動作を説明する図である。
図１４は、本発明の半導体装置の動作を説明する図である。
図１５は、本発明の半導体装置の動作を説明する図である。
図１６は、本発明の半導体装置の動作を説明する図である。
図１７は、本発明の半導体装置の構成を説明する図である。
図１８は本発明の半導体装置の構成を説明する図である。
図１９は。本発明の半導体装置の構成を説明する図である。
図２０は、本発明の半導体装置の構成を説明する図である。
図２１は、本発明の半導体装置の構成を説明する図である。
図２２は、本発明の半導体装置の動作を説明する図である。
図２３は、本発明の半導体装置の動作を説明する図である。
図２４は、本発明の半導体装置の動作を説明する図である。
図２５は、本発明の半導体装置の動作を説明する図である。
図２６は、本発明の半導体装置の構成を説明する図である。
図２７は、本発明の半導体装置の構成を説明する図である。
図２８は、本発明の半導体装置の構成を説明する図である。
図２９は、本発明の半導体装置の構成を説明する図である。
図３０は、本発明の半導体装置の構成を説明する図である。
図３１は、本発明の半導体装置の構成を説明する図である。
図３２は、本発明の半導体装置の構成を説明する図である。
図３３は、本発明の半導体装置の構成を説明する図である。
図３４は、本発明の表示装置の構成を示す図である。
図３５は、本発明の表示装置の構成を示す図である。
図３６は、本発明の表示装置の動作を示す図である。
図３７は、本発明の表示装置の動作を示す図である。
図３８は、本発明の表示装置の動作を示す図である。
図３９は、本発明が適用される電子機器の図である。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明は、ＥＬ素子などのような発光素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の原理について述べる。
まず、図１に、本発明の基本原理に基づく構成について示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ１０２が接続されている。図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示している。そして、増幅回路１０７の第１入力端子１０８が電流源トランジスタ１０２のドレイン端子に接続されている。また、増幅回路１０７の第２入力端子１１０が電流源トランジスタ１０２のゲート端子に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ１０２のゲート端子に接続されている。
保持容量１０３が、電流源トランジスタ１０２のゲート電圧を保持するために、電流源トランジスタ１０２のゲート端子と配線１０６に接続されている。なお、保持容量１０３は、電流源トランジスタ１０２のゲート容量などで代用することにより、省略することが出来る。
このような構成において、電流源回路１０１から電流Ｉｄａｔａを供給し、入力する。電流Ｉｄａｔａは、電流源トランジスタ１０２に流れる。増幅回路１０７は、電流源回路１０１から供給する電流Ｉｄａｔａが電流源トランジスタ１０２に流れ、かつ、電流源トランジスタ１０２が飽和領域で動作するような状態で、定常状態になるように状態に制御する。すると、電流源トランジスタ１０２のゲート電位は、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な値に制御される。このとき、電流源トランジスタ１０２のゲート電位は、電流源トランジスタ１０２の電流特性（移動度やしきい値電圧など）やサイズ（ゲート幅Ｗやゲート長Ｌ）に依存せずに、適切な大きさになる。したがって、電流源トランジスタ１０２の電流特性やサイズがばらついても、電流源トランジスタ１０２は、電流Ｉｄａｔａを流すことが出来るようになる。その結果、その電流源トランジスタ１０２は、電流特性やサイズのばらつきの影響を受けることなく、電流源として動作させることができ、さまざまな負荷（別の電流源トランジスタや画素や信号線駆動回路など）に電流を供給することが可能となる。
そして、増幅回路１０７は、出力インピーダンスが高くない。したがって、出力端子１０９から大きな電流を出力することが出来る。よって、電流源トランジスタ１０２のゲート端子を素早く充電することが出来る。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了させることができ、定常状態に達するまでの時間が短くてすむようになる。
次に、増幅回路１０７の動作について述べる。増幅回路１０７は、第１入力端子１０８と第２入力端子１１０の電圧を検知して、その入力電圧の差を増幅させて、出力端子１０９に出力する機能を有している。そして、図１では、第２入力端子１１０と出力端子１０９とが接続されている。つまり、帰還回路が形成されている。帰還回路になっているため、出力端子１０９の電圧によって、第２入力端子１１０の電圧も変わる。第２入力端子１１０の電圧が変われば、出力端子１０９の電圧も変わる。そのような帰還動作を経て、各入力端子の状態が安定するような電圧が、出力端子１０９から出力されるようになる。
図１では、電流源トランジスタ１０２のドレイン端子は、第１入力端子１０８に接続され、電流源トランジスタ１０２のゲート端子は、第２入力端子１１０と出力端子１０９に接続されている。よって、電流源トランジスタ１０２のドレイン端子とゲート端子の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ１０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ１０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ１０２のゲート端子へ出力されるようになる。
なお、一般に、トランジスタ（ここでは簡単のため、ＮＭＯＳ型トランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
以上のことから、電流源トランジスタ１０２が飽和領域で動作するように、増幅回路１０７が電流源トランジスタ１０２を制御すればよい。そうすると、電流源トランジスタ１０２のゲート電位は、電流Ｉｄａｔａを流すのに必要な電圧に設定されるようになる。電流源トランジスタ１０２が飽和領域で動作するためには、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓを満たせばよい。通常、Ｎチャネル型トランジスタでは、Ｖｔｈ＞０であるため、少なくとも、電流源トランジスタ１０２のドレイン端子の電位は、ゲート端子の電位と等しいか、それ以上になっていればよい。このような動作を実現するように、増幅回路１０７が電流源トランジスタ１０２を制御することになる。
以上のように、増幅回路１０７を有する帰還回路を用いることにより、電流源トランジスタ１０２が、電流源回路１０１から供給される電流と同じ大きさの電流を流すことが出来るように、ゲート電位を設定することが出来る。この時、増幅回路１０７を用いているため、設定をすばやく完了させることが出来、短い時間で書き込みが終了する。そして、設定された電流源トランジスタ１０２は、電流源回路として動作させることが出来、さまざまな負荷に電流を供給できる。
なお、図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示しているが、これに限定されない。図２では、電流源トランジスタ２０２から電流源回路２０１の方へ電流が流れる場合について示している。このように、電流源トランジスタ２０２の極性を変更することによって、回路の接続関係を変更せずに、電流の向きを変えることが出来る。
なお、図１では、電流源回路１０１はＮチャネル型トランジスタを用いているが、これに限定されない。Ｐチャネル型トランジスタを用いてもよい。ただし、電流の流れる向きを変更せずにトランジスタの極性を変更すると、ソース端子とドレイン端子とが入れ替わる。そのため、回路の接続関係を変更する必要がある。その場合の構成を図３に示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ３０２が接続されている。図３では、電流源回路１０１から電流源トランジスタ３０２の方へ電流が流れる場合について示しているが、図２の場合と同様に、電流の向きを変更することは可能である。そして、増幅回路１０７の第１入力端子１０８が電流源トランジスタ３０２のドレイン端子に接続されている。また、増幅回路１０７の第２入力端子１１０が電流源トランジスタ３０２のゲート端子に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ３０２のゲート端子に接続されている。
よって、電流源トランジスタ３０２のドレイン端子とゲート端子の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ３０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ３０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ３０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ３０２のゲート端子へ出力されるようになる。
なお、図１において、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持できればよいため、配線１０６の電位は、任意でよい。よって、配線１０５と配線１０６の電位は、同じであってもよいし、異なっていても良い。ただし、電流源トランジスタ１０２の電流値はそのゲート・ソース間電圧によって決定される。したがって、容量素子１０３は、電流源トランジスタ１０２のゲート・ソース間電圧を保持することが、より望ましい。したがって、配線１０６は、電流源トランジスタ１０２のソース端子（配線１０５）に接続されていることが望ましい。その結果、配線抵抗の影響などを少なくすることが出来る。
同様に、図２において、配線２０６は、電流源トランジスタ２０２のソース端子（配線２０５）に接続されていることが望ましい。また、図３において、配線１０６は、電流源トランジスタ３０２のソース端子に接続されていることが望ましい。
なお、負荷は、何でもよい。抵抗などのような素子でも、トランジスタでも、ＥＬ素子でも、そのほかの発光素子でも、トランジスタと容量とスイッチなどで構成された電流源回路でも、何かの回路が接続された配線でもよい。信号線でも、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子など、どのような表示素子を含んでいてもよい。
（実施の形態２）
実施の形態２では、図１〜図３において用いた増幅回路の例を示す。
まず、増幅回路の例として、オペアンプがあげられる。そこで、増幅回路として、オペアンプを用いた場合について、図１に対応した構成図を図４に示す。増幅回路１０７の第１入力端子１０８がオペアンプ４０７の非反転（正相）入力端子、第２入力端子１１０が反転入力端子に相当している。
オペアンプでは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作する。したがって、図４の場合は、電流源トランジスタ１０２のゲート電位とドレイン電位とが等しくなるように、電流源トランジスタ１０２のゲート電位が制御される。したがって、Ｖｇｓ＝Ｖｄｓであるので、Ｖｔｈ＞０の場合は、電流源トランジスタ１０２は飽和領域で動作することになる。
図４と同様に、図２に対応した構成図を図５に、図３に対応した構成図を図８に示す。
なお、図４〜８で用いたオペアンプとしては、どのようなタイプのオペアンプでもよい。電圧帰還型オペアンプでもよいし、電流帰還型オペアンプでもよい。位相補償回路やばらつき補正回路やオフセット電圧補正回路のようなさまざまな補正回路を付加したオペアンプでもよい。
なお、オペアンプは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作するが、特性バラツキなどにより、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その場合は、通常のオペアンプと同様に、非反転（正相）入力端子の電位と反転入力端子の電位が等しくなるように調節して動作させてもよい。しかし、本発明の場合、電流源トランジスタ１０２が飽和領域で動作するように制御すればよい。したがって、電流源トランジスタ１０２が飽和領域で動作する範囲内であれば、オペアンプにオフセット電圧が生じても良いし、オフセット電圧がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてオペアンプを構成しても、正常に動作することになる。
したがって、単結晶で形成されたトランジスタではなく、薄膜トランジスタ（アモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。
ここで、図４の回路の接続関係に着目すると、オペアンプの反転入力端子が出力端子に接続されていることが分かる。これは通常、電圧フォロワ回路と呼ばれる回路構成である。つまり、非反転（正相）入力端子の電圧を出力端子に出力する動作を行い、入出力インピーダンスを変換している。したがって、図４のように接続されたオペアンプだけでなく、電圧フォロワ回路と同様な機能を有する回路であれば、図１〜図３において用いた増幅回路として利用できることが分かる。
入出力インピーダンスを変換している回路としては、ソースフォロワ回路があげられる。ただし、通常のソースフォロワ回路は、入力電位と出力電位とは、等しくない。しかし、図１〜図３において用いた増幅回路では、入力電位と出力電位とは、等しくなくてもよい。つまり、電流源トランジスタ１０２が飽和領域で動作するように制御できる回路であればよい、そこで、増幅回路としてソースフォロワ回路を用いた場合の構成を図９に示す。入力端子（増幅用トランジスタ９０１のゲート端子）、つまり、電流源トランジスタ１０２のドレイン端子の電位が変化すれば、出力端子（増幅用トランジスタ９０１のソース端子）、つまり、電流源トランジスタ１０２のゲート端子の電位が変化する。電流源トランジスタ１０２のゲート端子の電位が変化すると、電流源トランジスタ１０２のドレイン端子の電位が変化する。このようにして、帰還回路を形成している。
図９の場合は、増幅用トランジスタ９０１として、電流源トランジスタ１０２と同じ極性であるＮチャネル型トランジスタを用いている。したがって、入力端子（増幅用トランジスタ９０１のゲート端子）の電位よりも、出力端子（増幅用トランジスタ９０１のソース端子）の電位の方が、増幅用トランジスタ９０１のゲート・ソース間電圧の分だけ低い。したがって、電流源トランジスタ１０２は飽和領域で動作することになる。以上のことから、ソースフォロワ回路を増幅回路として利用する場合は、電流源トランジスタ１０２が飽和領域で動作しやすいような構成（図９の場合は、増幅用トランジスタ９０１がＮチャネル型トランジスタ）にすることが望ましい。ただし、これに限定されず、Ｐチャネル型トランジスタを用いてもよい。図２に対応した構成図を図１０に、図３に対応した構成図を図１１に示す。図１０では電流源トランジスタと同じ極性の増幅用トランジスタ１００１を用いており、図１１も同様である。ただし、これに限定されない。
なお、図９〜図１１では、バイアス用トランジスタ９０２、１００２、１１０２を用いて、そのゲート端子にバイアス電圧を加えて動作させているが、これに限定されない。バイアス用トランジスタの代わりに抵抗素子などを用いても良い。あるいは、増幅用トランジスタとは逆の極性のトランジスタを用いて、プッシュプル回路を構成してもよい。
なお、ソースフォロワ回路の場合も、オペアンプの場合と同様、電流源トランジスタが飽和領域で動作する範囲内であれば、出力電圧がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてソースフォロワ回路を構成しても、正常に動作することになる。
このように、電流源トランジスタが飽和領域で動作する範囲内であれば、増幅回路の出力電圧がばらついても、影響は与えない。したがって、電圧フォロワ回路やソースフォロワ回路などにおいても、入力電圧と出力電圧とが、比例関係になっていなくてもよい。つまり、電流源トランジスタが飽和領域で動作するように制御できれば、どのような回路であってもよい。
このように、図１〜図３において用いた増幅回路は、電流源トランジスタが飽和領域で動作する範囲内であれば、特性がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いて増幅回路を構成しても、正常に動作させることができる。
したがって、単結晶で形成されたトランジスタではなく、薄膜トランジスタ（アモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。
なお、増幅回路の例として、オペアンプやソースフォロワ回路を用いた例を示したが、これに限定されない。これ以外にも、差動回路やドレイン接地増幅回路やソース接地増幅回路など、さまざまな回路を用いて、増幅回路を構成することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１で説明した構成における、ある部分を詳細に述べたものに相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
電流源回路から電流Ｉｄａｔａを流じて、電流源トランジスタが電流Ｉｄａｔａを流すことが出来るように設定する。そして、設定された電流源トランジスタは電流源回路として動作し、様々な負荷に電流を供給する。そこで、本実施例では、負荷と電流源トランジスタとの接続構成や、負荷に電流を供給する時のトランジスタの構成などについて述べる。
なお、本実施の形態では、簡単のため、図１の構成や、さらに特に、増幅回路としてオペアンプを用いた構成（図４）などを用いて説明するが、これに限定されない。容易に、図２〜図１１などで説明したような別の構成に適用することが可能である。
また、電流源回路から電流源トランジスタの方に電流が流れて、かつ、電流源トランジスタがＮチャネル型の場合について説明するが、これに限定されない。容易に、図２〜図１１などで説明したような別の構成に適用することが可能である。
まず、電流源回路から供給された電流源トランジスタのみを用いて、負荷に電流を供給する場合の構成を図１２に示す。図１３では、増幅回路としてオペアンプを用いた場合を示している。
そこで、図１２の動作方法について、増幅回路としてオペアンプを用いた場合を例にして、述べる。まず、図１３に示すように、スイッチ１２０３とスイッチ１２０４をオンにする。すると、オペアンプ４０７が電流源トランジスタ１０２のゲート電位を制御して、電流源回路から供給される電流Ｉｄａｔａを、飽和領域で動作させながら流すのに必要な状態に設定する。このとき、オペアンプ４０７を用いているので、急速に書き込みを行うことが出来る。そして、図１４に示すように、スイッチ１２０４をオフにすると、電流源トランジスタ１０２のゲート電位が容量素子１０３に保持される。そして、図１５に示すように、スイッチ１２０３をオフにすると、電流の供給が止まる。そして、図１６に示すように、スイッチ１２０２をオンにすると、負荷１２０１に電流が供給される。この電流の大きさは、電流源トランジスタ１０２が飽和領域で動作していれば、Ｉｄａｔａと同じ大きさになる。つまり、電流源トランジスタ１０２の電流特性やサイズなどがばらついても、その影響を除去することが出来る。
次に、電流源トランジスタとは別のトランジスタを用いて、負荷に電流を供給する場合の構成図を図１７に示す。カレントトランジスタ１７０２のゲート端子が電流源トランジスタ１０２のゲート端子と接続されている。したがって、電流源トランジスタ１０２とカレントトランジスタ１７０２のＷ／Ｌの値を調節することにより、負荷に供給する電流量を変えることが出来る。なお、ここでＷはチャネル幅、Ｌはチャネル長である。たとえば、カレントトランジスタ１７０２のＷ／Ｌの値を小さくしておくと、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とカレントトランジスタ１７０２の電流特性がばらつくと、その影響を受けてしまう。
次に、電流源トランジスタだけでなく、別のトランジスタも用いて、負荷に電流を供給する場合の構成図を図１８に示す。電流源回路１０１の電流Ｉｄａｔａを供給する時に、その電流が負荷１２０１に漏れたり、負荷１２０１から電流が漏れてきたりすると、正しい大きさの電流で設定することが出来ない。図１２の場合は、スイッチ１２０２を用いて制御するが、図１８の場合は、マルチトランジスタ１８０２を用いて制御する。マルチトランジスタ１８０２のゲート端子は電流源トランジスタ１０２のゲート端子と接続されている。したがって、スイッチ１２０３、１２０４がオンになっていて、電流源トランジスタ１０２が飽和領域で動作している場合は、マルチトランジスタ１８０２はオフしている。したがって、電流源回路１０１の電流Ｉｄａｔａを供給する時には、悪影響を及ぼさない。一方、負荷に電流を供給するときは、電流源トランジスタ１０２とマルチトランジスタ１８０２とは、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、負荷１２０１には、Ｉｄａｔａよりも小さい電流が流れることになる。よって、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とマルチトランジスタ１８０２の電流特性がばらつくと、その影響を受けてしまうが、負荷１２０１に電流を供給するとき、電流源トランジスタ１０２も用いるため、バラツキの影響は小さい。
次に、図１７や図１８とは別のやり方で、電流源回路１０１から供給される電流Ｉｄａｔａを大きくするための構成を図１９に示す。図１９では、電流源トランジスタ１０２と並列に並列トランジスタ１９０２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ１９０１をオンにする。そして、負荷１２０１に電流を供給する場合は、スイッチ１９０１をオフにする。すると、負荷１２０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。
ただしこの場合、電流源トランジスタ１０２と並列に並列トランジスタ１９０２のバラツキの影響を受けてしまう。そこで、図１９の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、１９０１をオンにしておく。すると、並列トランジスタ１９０２にも電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、１９０１をオフにする。そして、電流源トランジスタ１０２にのみ電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ１２０２をオンにして、負荷１２０１に電流を供給する。
図１９では、電流源トランジスタと並列にトランジスタを追加していたが、直列にトランジスタを追加した場合の構成図を図２０に示す。図２０では、電流源トランジスタ１０２と直列に直列トランジスタ２００２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ２００１をオンにする。すると、直列トランジスタ２００２のソース・ドレイン間が短絡される。そして、負荷１２０１に電流を供給する場合は、スイッチ２００１をオフにする。すると、電流源トランジスタ１０２と直列トランジスタ２００２は、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、ゲート長Ｌが大きくなったことになり、負荷１２０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。
ただしこの場合、電流源トランジスタ１０２と直列に直列トランジスタ２００２のバラツキの影響を受けてしまう。そこで、図２０の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、２００１をオンにしておく。すると、電流源トランジスタ１０２に電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、２００１をオフにする。そして、電流源トランジスタ１０２と直列トランジスタ２００２に電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ１２０２をオンにして、電流源トランジスタ１０２と直列トランジスタ２００２のマルチゲートのトランジスタとして、負荷１２０１に電流を供給する。
なお、図１２から図２０まで、さまざまな構成を示したが、それらを組み合わせて構成させることも可能である。
なお、図１２から図２０まで、電流源回路１０１と負荷１２０１とを切り替えるような形で構成しているが、これに限定されない。例えば、電流源回路１０１と配線とを切り替えて構成してもよい。そこで、図１２に対して、電流源回路１０１と配線とを切り替える構成にしたものを図２１に示す。次に、図２１の動作について示す。まず、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給して、電流を設定する場合は、スイッチ１２０３、１２０４、２１０３をオンにする。そして、電流源トランジスタ１０２を電流源回路として動作させ、負荷に電流を供給する場合は、スイッチ２１０２、１２０２をオンにする。このように、スイッチ１２０３とスイッチ２１０２のオンオフを切り替えることにより、電流源回路１０１と配線２１０５とを切り替えていることになる。
なお、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、スイッチ２１０３をオンにして配線１０５に電流を流し、スイッチ１２０２をオフにしているが、これに限定されない。電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、負荷１２０１の方に電流が流れても良い。
なお、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持しているが、ゲート・ソース間電圧を保持するために、配線１０６を電流源トランジスタのソース端子に接続することがより望ましい。
なお、図１２に対して、電流源回路１０１と負荷１２０１とを切り替えるような形で構成した図を図２１に示したが、これに限定されない。図１２から図２０までのさまざまな構成においても、電流源回路１０１と負荷１２０１とを切り替えるような形で構成することが可能である。
なお、これまで述べてきた構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。
例えば、図１２の構成の場合、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給している時には、図２４のように接続され、電流源トランジスタ１０２を電流源回路として動作させ、負荷１２０１に電流を供給する時には、図２５のように接続されていればよい。したがって、図１２は、図２６のように接続されていてもよい。図２６では、スイッチ１２０２、１２０３、１２０４の位置が変更されているが、正常に動作する。
なお、図１２などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、ＯＶなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
このように様々な例を示したが、これに限定されない。電流源トランジスタや、電流源として動作するような様々なトランジスタを、いろいろな構成で配置することが出来る。よって、同様な動作をする構成であれば、本願を適用することが可能である。
なお、本実施の形態で説明した内容は、実施の形態１、２で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１、２で説明した内容は、本実施の形態にも適用できる。
（実施の形態４）
これまでは、電流源回路と電流源トランジスタとが１対１で配置されている場合について述べてきた。本実施の形態では、電流源トランジスタなどが複数ある場合の構成について述べる。
図２７に、図１３の構成で、電流源トランジスタが複数ある場合の構成を示す。図２７では、複数の電流源トランジスタに対して、電流源回路１０１とオペアンプ４０７を１つづつにした場合について示す。ただし、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数のオペアンプがあってもよい。しかし、回路規模が大きくなるので、電流源回路１０１とオペアンプ４０７を１つにすることが望ましい。
次に、図２７の構成について述べる。まず、電流源回路１０１とオペアンプ４０７が配置されている。これをまとめて、リソース回路２７０１と呼ぶことにする。リソース回路２７０１には、電流源回路１０１と接続された電流線２７０２と、オペアンプ４０７の出力端子と接続された電圧線２７０３とが接続されている。電流線２７０２や電圧線２７０３には、複数のユニット回路が接続されている。ユニット回路２７０４ａは、電流源トランジスタ１０２ａ、容量素子１０３ａ、スイッチ１２０２ａ、１２０３ａ、１２０４ａなどで構成されている。ユニット回路２７０４ａは、負荷１２０１ａと接続されている。ユニット回路２７０４ｂも、ユニット回路２７０４ａと同様に構成されている。ここでは、簡単のため、ユニット回路が２つ接続されている場合を示しているが、これに限定されない。任意の数だけユニット回路が接続されていてもよい。
動作としては、１本の電流線２７０２や電圧線２７０３に、複数のユニット回路が接続されているため、各々のユニット回路を選択して、順次、リソース回路２７０１から電流線２７０２や電圧線２７０３を通って、電流や電圧を供給していくことになる。例えば、まず、スイッチ１２０３ａ、１２０４ａをオンにして、ユニット回路２７０４ａに電流や電圧を入力して、次に、スイッチ１２０３ｂ、１２０４ｂをオンにして、ユニット回路２７０４ｂに電流や電圧を入力して、というような動作を繰り返すことにより、動作させる。
このようなスイッチの制御は、シフトレジスタ、デコーダ回路、カウンタ回路、ラッチ回路、などのようなデジタル回路を用いて、制御することが出来る。
ここで、もし、負荷１２０１ａ、１２０１ｂなどがＥＬ素子などの表示素子である場合、ユニット回路と負荷が１つの画素を構成することになる。そして、リソース回路２７０１が、信号線（電流線や電圧線）に接続された画素に信号を供給する信号線駆動回路（の一部）であることになる。つまり、図２７は、１列分の画素や信号線駆動回路（の一部）を示していることになる。その場合、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（ＥＬ素子などの表示素子）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、ゲート線駆動回路を用いて制御することになる。
また、図２７における電流源回路１０１が、信号線駆動回路（の一部）であるとした場合、その電流源回路１０１も、トランジスタの電流特性バラツキやサイズのバラツキなどの影響を受けずに、正確な電流を出力する必要がある。よって、信号線駆動回路（の一部）の中の電流源回路１０１が電流源トランジスタで構成されていて、別の電流源回路から電流源トランジスタに電流を供給することが出来る。つまり、図２７における負荷１２０１ａ、１２０１ｂなどが信号線や画素などである場合、ユニット回路が信号線駆動回路（の一部）を構成することになる。そして、リソース回路２７０１が、電流線に接続された信号線駆動回路の中の電流源トランジスタ（電流源回路）に信号を供給する電流源回路（の一部）であることになる。つまり、図２７は、複数の信号線や信号線駆動回路（の一部）や信号線駆動回路に電流を供給する電流源回路（の一部）を示していることになる。
その場合、電流源回路１０１が出力する電流は、信号線や画素に供給する電流に相当することになる。よって、例えば、電流源回路１０１が出力する電流に応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。
なお、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂを制御するための回路（シフトレジスタやラッチ回路など）などについては、国際公開第０３／０３８７９６号パンフレット、国際公開第０３／０３８７９１号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。
あるいは、電流源回路１０１が出力する電流は、ある決まった大きさの電流を供給するようになっており、それを供給するかどうかをスイッチなどを用いて制御して、それに応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、ある決まった大きさの電流を供給するための信号電流に相当することになる。そして、信号線や画素に電流を供給するかどうかを決めるスイッチをデジタル的に制御させ、信号線や画素に供給される電流量を制御することによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。ただし、この場合は、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）が必要になる。そのため、そのスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）が必要になる。それらの駆動回路は、別々に設けても良い。例えば、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂを制御するためのシフトレジスタを別に設けても良い。あるいは、スイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）を、一部もしくは全部で、共用してもよい。例えば、１つのシフトレジスタで両方のスイッチを制御してもよいし、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）において、ラッチ回路の出力（画像信号）などを用いて制御してもよい。
なお、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）とに関しては、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。
図２７では、電流源トランジスタと負荷が１対１で配置されている場合を示した。次に、１つの負荷に、複数の電流源トランジスタが配置されている場合を図２８に示す。ここでは簡単のため、１つの負荷に対して２個のユニット回路が接続されている場合を示すが、これに限定されない。さらに多くのユニット回路が接続されていてもよいし、１個だけでもよい。スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフにより、負荷１２０１ａａに流れる電流量を制御できる。例えば、ユニット回路２７０４ａａが出力する電流値（Ｉａａ）とユニット回路２７０４ｂａが出力する電流値（Ｉｂａ）の大きさが異なる場合、スイッチ２８０１ａａとスイッチ２８０１ｂａの各々のオンオフにより、負荷１２０１ａａに流れる電流の大きさを４種類で制御できることになる。例えば、Ｉｂａ＝２＊Ｉａａの場合、２ビットの大きさを制御できることになる。したがって、スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフを各ビットに対応したデジタルデータによって制御する場合、図２８の構成を用いて、デジタル・アナログ変換機能を実現できる。したがって、負荷１２０１ａａ、１２０１ｂｂが信号線の場合、図２８の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。そのとき、デジタル画像信号をアナログ画像信号電流に変換することが出来る。また、スイッチ２８０１ａａやスイッチ２８０１ｂａなどのオンオフは、画像信号を用いて制御することが出来る。したがって、画像信号を出力する回路（ラッチ回路）などを用いて、スイッチ２８０１ａａやスイッチ２８０１ｂａなどを制御することが出来る。
また、スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフを時間によって切り替えてもよい。例えば、ある期間は、スイッチ２８０１ａａをオン、スイッチ２８０１ｂａのオフにして、その時は、リソース回路２７０１ｂからユニット回路２７０４ｂａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２７０４ａａから負荷１２０１ａａに電流を供給する。そして別の期間では、スイッチ２８０１ａａをオフ、スイッチ２８０１ｂａのオンにして、その時は、リソース回路２７０１ａからユニット回路２７０４ａａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２７０４ｂａから負荷１２０１ａａに電流を供給する。このように、時間的に切り替えて動作させてもよい。
次に、図２８では、２つのリソース回路を用いて、ユニット回路に電流を供給していたが、図２９では、１つのリソース回路を用いて、ユニット回路に電流を供給する場合について述べる。
例えば、配線２９０４ｃがＨ信号の時、スイッチ２９０１ｃａ、２９０２ｃａ、２９０３ｃｂがオンになり、スイッチ２９０３ｃａ、２９０１ｃｂ、２９２ｃｂがオフになるとする。すると、ユニット回路２７０４ｃａはリソース回路２７０１から電流を供給されることが可能な状況になり、ユニット回路２７０４ｃｂは、負荷１２０１ｃａに電流を供給することが可能な状況になる。逆に、配線２９０４ｃがＬ信号の時、ユニット回路２７０４ｃｂはリソース回路２７０１から電流を供給されることが可能な状況になり、ユニット回路２７０４ｃａは、負荷１２０１ｃａに電流を供給することが可能な状況になる。また、配線２９０４ｃや配線２９０４ｄなどは、順次選択するような信号を入力していけばよい。このように、時間的にユニット回路の動作を切り替えてもよい。
また、負荷１２０１ｃａ、１２０１ｄａが信号線の場合、図２９の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。また、配線２９０４ｃや配線２９０４ｄなどは、シフトレジスタなどを用いて制御すればよい。
なお、本実施の形態では、図１３の構成で、電流源トランジスタが複数ある場合の構成を示したが、これに限定されない。図１３以外の構成でも実現できる。
例えば、図９の構成を用いても実現できる。その場合、複数の電流源トランジスタに対して、電流源回路１０１と増幅回路（ソースフォロワ回路）を１つづつにしてもよい。または、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数の増幅回路（ソースフォロワ回路）があってもよい。しかし、回路規模が大きくなるので、電流源回路１０１と増幅回路（ソースフォロワ回路）を１つにすることが望ましい。ただし、図９の増幅回路（ソースフォロワ回路）は、トランジスタ２個で構成されている場合が多いので、複数の電流源トランジスタに対して、複数の増幅回路（ソースフォロワ回路）を配置してもよい。
なお、本実施の形態で説明した内容は、実施の形態１、２、３で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１、２、３で説明した内容は、本実施の形態にも適用できる。
（実施の形態５）
本実施の形態では、表示素子を有する画素に適用した場合の例を示す。
本実施の形態では、図１（図１２、図２、図５）や図３（図８）を用いた場合について述べるが、これに限定されない。実施の形態１〜４で説明した様々な構成に適用することが出来る。
まず、電流源回路２０１が画像信号として信号電流を供給するような構成の場合について、図３０、３１に示す。図３０と図３１とでは、電流の流れる向きは同じであるが、電流源トランジスタの極性が異なる。そのため、接続構造が異なっている。なお、負荷としては、例として、ＥＬ素子の場合を示している。
また、電流源回路２０１が画像信号として供給する信号電流が、アナログ値の場合は、アナログ階調で画像を表示することが出来る。信号電流が、デジタル値の場合は、デジタル階調で画像を表示することが出来る。多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。
なお、ここでは特に時間階調方式について詳細な説明は省略するが、特願２００１−５４２６号出願、特願２０００−８６９６８号出願等に記載されている方法によれば良い。
また、各スイッチを制御するゲート線は、トランジスタの極性を調整することにより、１本に共用している。これにより、開口率を向上させることが出来る。ただし、別々のゲート線を配置しても良い。特に、時間階調方式を用いる場合は、ある特定の期間において、負荷（ＥＬ素子）に電流を供給しないような動作をしたい場合がある。その場合は、負荷（ＥＬ素子）に電流を供給しないように出来るスイッチを制御するゲート線を別の配線とすればよい。
次に、画素に電流源回路を有し、電流源回路が供給する電流を流すかどうかによって画像を表現するような場合の構成の画素について、図３２に構成を示す。選択ゲート線３２０６が選択されたときに、信号線３２０５から、デジタルの画像信号（通常は電圧値）を容量素子３２０３に入力する。なお、容量素子３２０３は、トランジスタのゲート容量などを用いることにより、省略可能である。そして、保存されたデジタルの画像信号を用いて、スイッチ３２０２をオンオフする。電流源回路３２０１が供給する電流が、負荷１２０１に流れるかどうかを、スイッチ３２０２が制御する。これにより、画像を表現することが出来る。
なお、多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。
また、図３２では、電流源回路３２０１やスイッチ３２０２は、１つづつしか配置されていないが、これに限定されない。複数組配置して、各々の電流源回路から電流が流れるかどうかを制御して、その電流の総和が負荷１２０１に流れるようにしてもよい。
次に、図３２の具体的な構成例を図３３に示す。ここでは、電流源トランジスタの構成として、図１（図１２、図２、図５）に示した構成を適用している。電流源回路２０１から電流を電流源トランジスタ２０２に供給して、電流源トランジスタ２０２のゲート端子に適切な電圧を設定する。そして、信号線３２０５から入力される画像信号に応じて、スイッチ３２０２をオンオフして、負荷１２０１に電流を供給し、画像を表示する。
なお、本実施の形態で説明した内容は、実施の形態１〜４で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１〜４で説明した内容は、本実施の形態にも適用できる。
（実施の形態６）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。
表示装置は、図３４に示すように、画素配列３４０１、ゲート線駆動回路３４０２、信号線駆動回路３４１０を有している。ゲート線駆動回路３４０２は、画素配列３４０１に選択信号を順次出力する。信号線駆動回路３４１０は、画素配列３４０１にビデオ信号を順次出力する。画素配列３４０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路３４１０から画素配列３４０１へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路３４１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。
なお、ゲート線駆動回路３４０２や信号線駆動回路３４１０は、複数配置されていてもよい。
信号線駆動回路３４１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ３４０３、第１ラッチ回路（ＬＡＴ１）３４０４、第２ラッチ回路（ＬＡＴ２）３４０５、デジタル・アナログ変換回路３４０６に分けられる。デジタル・アナログ変換回路３４０６には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路３４０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
なお、図３２に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路３４０６は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。
そこで、信号線駆動回路３４１０の動作を簡単に説明する。シフトレジスタ３４０３は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ３４０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３４０４に入力される。第１ラッチ回路（ＬＡＴ１）３４０４には、ビデオ信号線３４０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路３４０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
ただし、第１ラッチ回路３４０４や第２ラッチ回路３４０５が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路３４０６は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列３４０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路３４０６は省略できる場合が多い。
第１ラッチ回路（ＬＡＴ１）３４０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３４０９よりラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３４０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３４０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）３４０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路３４０６へと入力される。そして、デジタル・アナログ変換回路３４０６から出力される信号は、画素配列３４０１へ入力される。
第２ラッチ回路（ＬＡＴ２）３４０５に保持されたビデオ信号がデジタル・アナログ変換回路３４０６に入力され、そして、画素３４０１に入力されている間、シフトレジスタ３４０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
なお、デジタル・アナログ変換回路３４０６が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路３４１４が配置されている。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図３４、図３５などで示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図３４、図３５などにおける回路の一部が、ある基板に形成されており、図３４、図３５などにおける回路の別の一部が、別の基板に形成されていてもよい。つまり、図３４、図３５などにおける回路の全てが同じ基板上に形成されていなくてもよい。例えば、図３４、図３５などにおいて、画素３４０１とゲート線駆動回路３４０２とは、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路３４１０（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
なお、信号線駆動回路などの構成は、図３４に限定されない。
例えば、第１ラッチ回路３４０４や第２ラッチ回路３４０５が、アナログ値を保存できる回路である場合、図３５に示すように、リファレンス用電流源回路３４１４から第１ラッチ回路（ＬＡＴ１）３４０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図３５において、第２ラッチ回路３４０５が存在しない場合もある。そのような場合は、第１ラッチ回路３４０４に、より多くの電流源回路が配置されている場合が多い。
このような場合、図３４における、デジタル・アナログ変換回路３４０６の中の電流源回路に、本発明を適用することが出来る。デジタル・アナログ変換回路３４０６の中に、沢山のユニット回路があり、リファレンス用電流源回路３４１４に、電流源回路１０１や増幅回路１０７が配置されている。
あるいは、図３５における、第１ラッチ回路（ＬＡＴ１）３４０４の中の電流源回路に、本発明を適用することが出来る。第１ラッチ回路（ＬＡＴ１）３４０４の中に、沢山のユニット回路があり、リファレンス用電流源回路３４１４に、基本電流源１０１や追加電流源１０３が配置されている。
あるいは、図３４、図３５における画素配列３４０１の中の画素（その中の電流源回路）に、本発明を適用することが出来る。画素配列３４０１の中に、沢山のユニット回路があり、信号線駆動回路３４１０に、電流源回路１０１や増幅回路１０７が配置されている。
つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、図３６〜図３８に示すように、ある場所に、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。
なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。このように、設定動作や出力動作を制御するための回路構成や、回路の動作等については、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、に記載されており、その内容を本発明に適用することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１〜５で説明した内容を利用したものに相当する。したがって、実施の形態１〜５で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
本発明は電子機器の表示部を構成する回路に用いることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。つまり、これらの表示部を構成する画素や、画素を駆動する信号線駆動回路等に本発明を適用することができる。それらの電子機器の具体例を図３９に示す。
図３９（Ａ）は発光装置（ここで、発光装置とは自発光型の発光素子を表示部に用いた表示装置をいう。）であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図３９（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｂ）に示すデジタルスチルカメラが完成される。
図３９（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｃ）に示す発光装置が完成される。
図３９（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｄ）に示すモバイルコンピュータが完成される。
図３９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する画素や信号線駆動回路等に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図３９（Ｅ）に示すＤＶＤ再生装置が完成される。
図３９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｆ）に示すゴーグル型ディスプレイが完成される。
図３９（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｇ）に示すビデオカメラが完成される。
図３９（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する画素や信号線駆動回路等に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図３９（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜４に示したいずれの構成の半導体装置を用いても良い。
（実施の形態１）
本発明は、ＥＬ素子などのような発光素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の原理について述べる。
まず、図１に、本発明の基本原理に基づく構成について示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ１０２が接続されている。図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示している。そして、増幅回路１０７の第１入力端子１０８が電流源トランジスタ１０２のドレイン端子に接続されている。また、増幅回路１０７の第２入力端子１１０が電流源トランジスタ１０２のゲート端子に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ１０２のゲート端子に接続されている。
保持容量１０３が、電流源トランジスタ１０２のゲート電圧を保持するために、電流源トランジスタ１０２のゲート端子と配線１０６に接続されている。なお、保持容量１０３は、電流源トランジスタ１０２のゲート容量などで代用することにより、省略することが出来る。
このような構成において、電流源回路１０１から電流Ｉｄａｔａを供給し、入力する。電流Ｉｄａｔａは、電流源トランジスタ１０２に流れる。増幅回路１０７は、電流源回路１０１から供給する電流Ｉｄａｔａが電流源トランジスタ１０２に流れ、かつ、電流源トランジスタ１０２が飽和領域で動作するような状態で、定常状態になるように状態に制御する。すると、電流源トランジスタ１０２のゲート電位は、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な値に制御される。このとき、電流源トランジスタ１０２のゲート電位は、電流源トランジスタ１０２の電流特性（移動度やしきい値電圧など）やサイズ（ゲート幅Ｗやゲート長Ｌ）に依存せずに、適切な大きさになる。したがって、電流源トランジスタ１０２の電流特性やサイズがばらついても、電流源トランジスタ１０２は、電流Ｉｄａｔａを流すことが出来るようになる。その結果、その電流源トランジスタ１０２は、電流特性やサイズのばらつきの影響を受けることなく、電流源として動作させることができ、さまざまな負荷（別の電流源トランジスタや画素や信号線駆動回路など）に電流を供給することが可能となる。
そして、増幅回路１０７は、出力インピーダンスが高くない。したがって、出力端子１０９から大きな電流を出力することが出来る。よって、電流源トランジスタ１０２のゲート端子を素早く充電することが出来る。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了させることができ、定常状態に達するまでの時間が短くてすむようになる。
次に、増幅回路１０７の動作について述べる。増幅回路１０７は、第１入力端子１０８と第２入力端子１１０の電圧を検知して、その入力電圧の差を増幅させて、出力端子１０９に出力する機能を有している。そして、図１では、第２入力端子１１０と出力端子１０９とが接続されている。つまり、帰還回路が形成されている。帰還回路になっているため、出力端子１０９の電圧によって、第２入力端子１１０の電圧も変わる。第２入力端子１１０の電圧が変われば、出力端子１０９の電圧も変わる。そのような帰還動作を経て、各入力端子の状態が安定するような電圧が、出力端子１０９から出力されるようになる。
図１では、電流源トランジスタ１０２のドレイン端子は、第１入力端子１０８に接続され、電流源トランジスタ１０２のゲート端子は、第２入力端子１１０と出力端子１０９に接続されている。よって、電流源トランジスタ１０２のドレイン端子とゲート端子の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ１０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ１０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ１０２のゲート端子へ出力されるようになる。
なお、一般に、トランジスタ（ここでは簡単のため、ＮＭＯＳ型トランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
以上のことから、電流源トランジスタ１０２が飽和領域で動作するように、増幅回路１０７が電流源トランジスタ１０２を制御すればよい。そうすると、電流源トランジスタ１０２のゲート電位は、電流Ｉｄａｔａを流すのに必要な電圧に設定されるようになる。電流源トランジスタ１０２が飽和領域で動作するためには、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓを満たせばよい。通常、Ｎチャネル型トランジスタでは、Ｖｔｈ＞０であるため、少なくとも、電流源トランジスタ１０２のドレイン端子の電位は、ゲート端子の電位と等しいか、それ以上になっていればよい。このような動作を実現するように、増幅回路１０７が電流源トランジスタ１０２を制御することになる。
以上のように、増幅回路１０７を有する帰還回路を用いることにより、電流源トランジスタ１０２が、電流源回路１０１から供給される電流と同じ大きさの電流を流すことが出来るように、ゲート電位を設定することが出来る。この時、増幅回路１０７を用いているため、設定をすばやく完了させることが出来、短い時間で書き込みが終了する。そして、設定された電流源トランジスタ１０２は、電流源回路として動作させることが出来、さまざまな負荷に電流を供給できる。
なお、図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示しているが、これに限定されない。図２では、電流源トランジスタ２０２から電流源回路２０１の方へ電流が流れる場合について示している。このように、電流源トランジスタ２０２の極性を変更することによって、回路の接続関係を変更せずに、電流の向きを変えることが出来る。
なお、図１では、電流源回路１０１はＮチャネル型トランジスタを用いているが、これに限定されない。Ｐチャネル型トランジスタを用いてもよい。ただし、電流の流れる向きを変更せずにトランジスタの極性を変更すると、ソース端子とドレイン端子とが入れ替わる。そのため、回路の接続関係を変更する必要がある。その場合の構成を図３に示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ３０２が接続されている。図３では、電流源回路１０１から電流源トランジスタ３０２の方へ電流が流れる場合について示しているが、図２の場合と同様に、電流の向きを変更することは可能である。そして、増幅回路１０７の第１入力端子１０８が電流源トランジスタ３０２のドレイン端子に接続されている。また、増幅回路１０７の第２入力端子１１０が電流源トランジスタ３０２のゲート端子に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ３０２のゲート端子に接続されている。
よって、電流源トランジスタ３０２のドレイン端子とゲート端子の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ３０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ３０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ３０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ３０２のゲート端子へ出力されるようになる。
なお、図１において、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持できればよいため、配線１０６の電位は、任意でよい。よって、配線１０５と配線１０６の電位は、同じであってもよいし、異なっていても良い。ただし、電流源トランジスタ１０２の電流値はそのゲート・ソース間電圧によって決定される。したがって、容量素子１０３は、電流源トランジスタ１０２のゲート・ソース間電圧を保持することが、より望ましい。したがって、配線１０６は、電流源トランジスタ１０２のソース端子（配線１０５）に接続されていることが望ましい。その結果、配線抵抗の影響などを少なくすることが出来る。
同様に、図２において、配線２０６は、電流源トランジスタ２０２のソース端子（配線２０５）に接続されていることが望ましい。また、図３において、配線１０６は、電流源トランジスタ３０２のソース端子に接続されていることが望ましい。
なお、負荷は、何でもよい。抵抗などのような素子でも、トランジスタでも、ＥＬ素子でも、そのほかの発光素子でも、トランジスタと容量とスイッチなどで構成された電流源回路でも、何かの回路が接続された配線でもよい。信号線でも、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子など、どのような表示素子を含んでいてもよい。
（実施の形態２）
実施の形態２では、図１〜図３において用いた増幅回路の例を示す。
まず、増幅回路の例として、オペアンプがあげられる。そこで、増幅回路として、オペアンプを用いた場合について、図１に対応した構成図を図４に示す。増幅回路１０７の第１入力端子１０８がオペアンプ４０７の非反転（正相）入力端子、第２入力端子１１０が反転入力端子に相当している。
オペアンプでは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作する。したがって、図４の場合は、電流源トランジスタ１０２のゲート電位とドレイン電位とが等しくなるように、電流源トランジスタ１０２のゲート電位が制御される。したがって、Ｖｇｓ＝Ｖｄｓであるので、Ｖｔｈ＞０の場合は、電流源トランジスタ１０２は飽和領域で動作することになる。
図４と同様に、図２に対応した構成図を図５に、図３に対応した構成図を図８に示す。
なお、図４〜８で用いたオペアンプとしては、どのようなタイプのオペアンプでもよい。電圧帰還型オペアンプでもよいし、電流帰還型オペアンプでもよい。位相補償回路やばらつき補正回路やオフセット電圧補正回路のようなさまざまな補正回路を付加したオペアンプでもよい。
なお、オペアンプは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作するが、特性バラツキなどにより、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その場合は、通常のオペアンプと同様に、非反転（正相）入力端子の電位と反転入力端子の電位が等しくなるように調節して動作させてもよい。しかし、本発明の場合、電流源トランジスタ１０２が飽和領域で動作するように制御すればよい。したがって、電流源トランジスタ１０２が飽和領域で動作する範囲内であれば、オペアンプにオフセット電圧が生じても良いし、オフセット電圧がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてオペアンプを構成しても、正常に動作することになる。
したがって、単結晶で形成されたトランジスタではなく、薄膜トランジスタ（アモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。
ここで、図４の回路の接続関係に着目すると、オペアンプの反転入力端子が出力端子に接続されていることが分かる。これは通常、電圧フォロワ回路と呼ばれる回路構成である。つまり、非反転（正相）入力端子の電圧を出力端子に出力する動作を行い、入出力インピーダンスを変換している。したがって、図４のように接続されたオペアンプだけでなく、電圧フォロワ回路と同様な機能を有する回路であれば、図１〜図３において用いた増幅回路として利用できることが分かる。
入出力インピーダンスを変換している回路としては、ソースフォロワ回路があげられる。ただし、通常のソースフォロワ回路は、入力電位と出力電位とは、等しくない。しかし、図１〜図３において用いた増幅回路では、入力電位と出力電位とは、等しくなくてもよい。つまり、電流源トランジスタ１０２が飽和領域で動作するように制御できる回路であればよい、そこで、増幅回路としてソースフォロワ回路を用いた場合の構成を図９に示す。入力端子（増幅用トランジスタ９０１のゲート端子）、つまり、電流源トランジスタ１０２のドレイン端子の電位が変化すれば、出力端子（増幅用トランジスタ９０１のソース端子）、つまり、電流源トランジスタ１０２のゲート端子の電位が変化する。電流源トランジスタ１０２のゲート端子の電位が変化すると、電流源トランジスタ１０２のドレイン端子の電位が変化する。このようにして、帰還回路を形成している。
図９の場合は、増幅用トランジスタ９０１として、電流源トランジスタ１０２と同じ極性であるＮチャネル型トランジスタを用いている。したがって、入力端子（増幅用トランジスタ９０１のゲート端子）の電位よりも、出力端子（増幅用トランジスタ９０１のソース端子）の電位の方が、増幅用トランジスタ９０１のゲート・ソース間電圧の分だけ低い。したがって、電流源トランジスタ１０２は飽和領域で動作することになる。以上のことから、ソースフォロワ回路を増幅回路として利用する場合は、電流源トランジスタ１０２が飽和領域で動作しやすいような構成（図９の場合は、増幅用トランジスタ９０１がＮチャネル型トランジスタ）にすることが望ましい。ただし、これに限定されず、Ｐチャネル型トランジスタを用いてもよい。図２に対応した構成図を図１０に、図３に対応した構成図を図１１に示す。図１０では電流源トランジスタと同じ極性の増幅用トランジスタ１００１を用いており、図１１も同様である。ただし、これに限定されない。
なお、図９〜図１１では、バイアス用トランジスタ９０２、１００２、１１０２を用いて、そのゲート端子にバイアス電圧を加えて動作させているが、これに限定されない。バイアス用トランジスタの代わりに抵抗素子などを用いても良い。あるいは、増幅用トランジスタとは逆の極性のトランジスタを用いて、プッシュプル回路を構成してもよい。
なお、ソースフォロワ回路の場合も、オペアンプの場合と同様、電流源トランジスタが飽和領域で動作する範囲内であれば、出力電圧がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてソースフォロワ回路を構成しても、正常に動作することになる。
このように、電流源トランジスタが飽和領域で動作する範囲内であれば、増幅回路の出力電圧がばらついても、影響は与えない。したがって、電圧フォロワ回路やソースフォロワ回路などにおいても、入力電圧と出力電圧とが、比例関係になっていなくてもよい。つまり、電流源トランジスタが飽和領域で動作するように制御できれば、どのような回路であってもよい。
このように、図１〜図３において用いた増幅回路は、電流源トランジスタが飽和領域で動作する範囲内であれば、特性がばらついても、影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いて増幅回路を構成しても、正常に動作させることができる。
したがって、単結晶で形成されたトランジスタではなく、薄膜トランジスタ（アモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。
なお、増幅回路の例として、オペアンプやソースフォロワ回路を用いた例を示したが、これに限定されない。これ以外にも、差動回路やドレイン接地増幅回路やソース接地増幅回路など、さまざまな回路を用いて、増幅回路を構成することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１で説明した構成における、ある部分を詳細に述べたものに相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
電流源回路から電流Ｉｄａｔａを流じて、電流源トランジスタが電流Ｉｄａｔａを流すことが出来るように設定する。そして、設定された電流源トランジスタは電流源回路として動作し、様々な負荷に電流を供給する。そこで、本実施例では、負荷と電流源トランジスタとの接続構成や、負荷に電流を供給する時のトランジスタの構成などについて述べる。
なお、本実施の形態では、簡単のため、図１の構成や、さらに特に、増幅回路としてオペアンプを用いた構成（図４）などを用いて説明するが、これに限定されない。容易に、図２〜図１１などで説明したような別の構成に適用することが可能である。
また、電流源回路から電流源トランジスタの方に電流が流れて、かつ、電流源トランジスタがＮチャネル型の場合について説明するが、これに限定されない。容易に、図２〜図１１などで説明したような別の構成に適用することが可能である。
まず、電流源回路から供給された電流源トランジスタのみを用いて、負荷に電流を供給する場合の構成を図１２に示す。図１３では、増幅回路としてオペアンプを用いた場合を示している。
そこで、図１２の動作方法について、増幅回路としてオペアンプを用いた場合を例にして、述べる。まず、図１３に示すように、スイッチ１２０３とスイッチ１２０４をオンにする。すると、オペアンプ４０７が電流源トランジスタ１０２のゲート電位を制御して、電流源回路から供給される電流Ｉｄａｔａを、飽和領域で動作させながら流すのに必要な状態に設定する。このとき、オペアンプ４０７を用いているので、急速に書き込みを行うことが出来る。そして、図１４に示すように、スイッチ１２０４をオフにすると、電流源トランジスタ１０２のゲート電位が容量素子１０３に保持される。そして、図１５に示すように、スイッチ１２０３をオフにすると、電流の供給が止まる。そして、図１６に示すように、スイッチ１２０２をオンにすると、負荷１２０１に電流が供給される。この電流の大きさは、電流源トランジスタ１０２が飽和領域で動作していれば、Ｉｄａｔａと同じ大きさになる。つまり、電流源トランジスタ１０２の電流特性やサイズなどがばらついても、その影響を除去することが出来る。
次に、電流源トランジスタとは別のトランジスタを用いて、負荷に電流を供給する場合の構成図を図１７に示す。カレントトランジスタ１７０２のゲート端子が電流源トランジスタ１０２のゲート端子と接続されている。したがって、電流源トランジスタ１０２とカレントトランジスタ１７０２のＷ／Ｌの値を調節することにより、負荷に供給する電流量を変えることが出来る。なお、ここでＷはチャネル幅、Ｌはチャネル長である。たとえば、カレントトランジスタ１７０２のＷ／Ｌの値を小さくしておくと、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とカレントトランジスタ１７０２の電流特性がばらつくと、その影響を受けてしまう。
次に、電流源トランジスタだけでなく、別のトランジスタも用いて、負荷に電流を供給する場合の構成図を図１８に示す。電流源回路１０１の電流Ｉｄａｔａを供給する時に、その電流が負荷１２０１に漏れたり、負荷１２０１から電流が漏れてきたりすると、正しい大きさの電流で設定することが出来ない。図１２の場合は、スイッチ１２０２を用いて制御するが、図１８の場合は、マルチトランジスタ１８０２を用いて制御する。マルチトランジスタ１８０２のゲート端子は電流源トランジスタ１０２のゲート端子と接続されている。したがって、スイッチ１２０３、１２０４がオンになっていて、電流源トランジスタ１０２が飽和領域で動作している場合は、マルチトランジスタ１８０２はオフしている。したがって、電流源回路１０１の電流Ｉｄａｔａを供給する時には、悪影響を及ぼさない。一方、負荷に電流を供給するときは、電流源トランジスタ１０２とマルチトランジスタ１８０２とは、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、負荷１２０１には、Ｉｄａｔａよりも小さい電流が流れることになる。よって、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とマルチトランジスタ１８０２の電流特性がばらつくと、その影響を受けてしまうが、負荷１２０１に電流を供給するとき、電流源トランジスタ１０２も用いるため、バラツキの影響は小さい。
次に、図１７や図１８とは別のやり方で、電流源回路１０１から供給される電流Ｉｄａｔａを大きくするための構成を図１９に示す。図１９では、電流源トランジスタ１０２と並列に並列トランジスタ１９０２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ１９０１をオンにする。そして、負荷１２０１に電流を供給する場合は、スイッチ１９０１をオフにする。すると、負荷１２０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。
ただしこの場合、電流源トランジスタ１０２と並列に並列トランジスタ１９０２のバラツキの影響を受けてしまう。そこで、図１９の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、１９０１をオンにしておく。すると、並列トランジスタ１９０２にも電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、１９０１をオフにする。そして、電流源トランジスタ１０２にのみ電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ１２０２をオンにして、負荷１２０１に電流を供給する。
図１９では、電流源トランジスタと並列にトランジスタを追加していたが、直列にトランジスタを追加した場合の構成図を図２０に示す。図２０では、電流源トランジスタ１０２と直列に直列トランジスタ２００２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ２００１をオンにする。すると、直列トランジスタ２００２のソース・ドレイン間が短絡される。そして、負荷１２０１に電流を供給する場合は、スイッチ２００１をオフにする。すると、電流源トランジスタ１０２と直列トランジスタ２００２は、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、ゲート長Ｌが大きくなったことになり、負荷１２０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。
ただしこの場合、電流源トランジスタ１０２と直列に直列トランジスタ２００２のバラツキの影響を受けてしまう。そこで、図２０の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、２００１をオンにしておく。すると、電流源トランジスタ１０２に電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、２００１をオフにする。そして、電流源トランジスタ１０２と直列トランジスタ２００２に電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ１２０２をオンにして、電流源トランジスタ１０２と直列トランジスタ２００２のマルチゲートのトランジスタとして、負荷１２０１に電流を供給する。
なお、図１２から図２０まで、さまざまな構成を示したが、それらを組み合わせて構成させることも可能である。
なお、図１２から図２０まで、電流源回路１０１と負荷１２０１とを切り替えるような形で構成しているが、これに限定されない。例えば、電流源回路１０１と配線とを切り替えて構成してもよい。そこで、図１２に対して、電流源回路１０１と配線とを切り替える構成にしたものを図２１に示す。次に、図２１の動作について示す。まず、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給して、電流を設定する場合は、スイッチ１２０３、１２０４、２１０３をオンにする。そして、電流源トランジスタ１０２を電流源回路として動作させ、負荷に電流を供給する場合は、スイッチ２１０２、１２０２をオンにする。このように、スイッチ１２０３とスイッチ２１０２のオンオフを切り替えることにより、電流源回路１０１と配線２１０５とを切り替えていることになる。
なお、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、スイッチ２１０３をオンにして配線１０５に電流を流し、スイッチ１２０２をオフにしているが、これに限定されない。電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、負荷１２０１の方に電流が流れても良い。
なお、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持しているが、ゲート・ソース間電圧を保持するために、配線１０６を電流源トランジスタのソース端子に接続することがより望ましい。
なお、図１２に対して、電流源回路１０１と負荷１２０１とを切り替えるような形で構成した図を図２１に示したが、これに限定されない。図１２から図２０までのさまざまな構成においても、電流源回路１０１と負荷１２０１とを切り替えるような形で構成することが可能である。
なお、これまで述べてきた構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。
例えば、図１２の構成の場合、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給している時には、図２４のように接続され、電流源トランジスタ１０２を電流源回路として動作させ、負荷１２０１に電流を供給する時には、図２５のように接続されていればよい。したがって、図１２は、図２６のように接続されていてもよい。図２６では、スイッチ１２０２、１２０３、１２０４の位置が変更されているが、正常に動作する。
なお、図１２などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、ＯＶなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
このように様々な例を示したが、これに限定されない。電流源トランジスタや、電流源として動作するような様々なトランジスタを、いろいろな構成で配置することが出来る。よって、同様な動作をする構成であれば、本願を適用することが可能である。
なお、本実施の形態で説明した内容は、実施の形態１、２で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１、２で説明した内容は、本実施の形態にも適用できる。
（実施の形態４）
これまでは、電流源回路と電流源トランジスタとが１対１で配置されている場合について述べてきた。本実施の形態では、電流源トランジスタなどが複数ある場合の構成について述べる。
図２７に、図１３の構成で、電流源トランジスタが複数ある場合の構成を示す。図２７では、複数の電流源トランジスタに対して、電流源回路１０１とオペアンプ４０７を１つづつにした場合について示す。ただし、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数のオペアンプがあってもよい。しかし、回路規模が大きくなるので、電流源回路１０１とオペアンプ４０７を１つにすることが望ましい。
次に、図２７の構成について述べる。まず、電流源回路１０１とオペアンプ４０７が配置されている。これをまとめて、リソース回路２７０１と呼ぶことにする。リソース回路２７０１には、電流源回路１０１と接続された電流線２７０２と、オペアンプ４０７の出力端子と接続された電圧線２７０３とが接続されている。電流線２７０２や電圧線２７０３には、複数のユニット回路が接続されている。ユニット回路２７０４ａは、電流源トランジスタ１０２ａ、容量素子１０３ａ、スイッチ１２０２ａ、１２０３ａ、１２０４ａなどで構成されている。ユニット回路２７０４ａは、負荷１２０１ａと接続されている。ユニット回路２７０４ｂも、ユニット回路２７０４ａと同様に構成されている。ここでは、簡単のため、ユニット回路が２つ接続されている場合を示しているが、これに限定されない。任意の数だけユニット回路が接続されていてもよい。
動作としては、１本の電流線２７０２や電圧線２７０３に、複数のユニット回路が接続されているため、各々のユニット回路を選択して、順次、リソース回路２７０１から電流線２７０２や電圧線２７０３を通って、電流や電圧を供給していくことになる。例えば、まず、スイッチ１２０３ａ、１２０４ａをオンにして、ユニット回路２７０４ａに電流や電圧を入力して、次に、スイッチ１２０３ｂ、１２０４ｂをオンにして、ユニット回路２７０４ｂに電流や電圧を入力して、というような動作を繰り返すことにより、動作させる。
このようなスイッチの制御は、シフトレジスタ、デコーダ回路、カウンタ回路、ラッチ回路、などのようなデジタル回路を用いて、制御することが出来る。
ここで、もし、負荷１２０１ａ、１２０１ｂなどがＥＬ素子などの表示素子である場合、ユニット回路と負荷が１つの画素を構成することになる。そして、リソース回路２７０１が、信号線（電流線や電圧線）に接続された画素に信号を供給する信号線駆動回路（の一部）であることになる。つまり、図２７は、１列分の画素や信号線駆動回路（の一部）を示していることになる。その場合、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（ＥＬ素子などの表示素子）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、ゲート線駆動回路を用いて制御することになる。
また、図２７における電流源回路１０１が、信号線駆動回路（の一部）であるとした場合、その電流源回路１０１も、トランジスタの電流特性バラツキやサイズのバラツキなどの影響を受けずに、正確な電流を出力する必要がある。よって、信号線駆動回路（の一部）の中の電流源回路１０１が電流源トランジスタで構成されていて、別の電流源回路から電流源トランジスタに電流を供給することが出来る。つまり、図２７における負荷１２０１ａ、１２０１ｂなどが信号線や画素などである場合、ユニット回路が信号線駆動回路（の一部）を構成することになる。そして、リソース回路２７０１が、電流線に接続された信号線駆動回路の中の電流源トランジスタ（電流源回路）に信号を供給する電流源回路（の一部）であることになる。つまり、図２７は、複数の信号線や信号線駆動回路（の一部）や信号線駆動回路に電流を供給する電流源回路（の一部）を示していることになる。
その場合、電流源回路１０１が出力する電流は、信号線や画素に供給する電流に相当することになる。よって、例えば、電流源回路１０１が出力する電流に応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。
なお、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂを制御するための回路（シフトレジスタやラッチ回路など）などについては、国際公開第０３／０３８７９６号パンフレット、国際公開第０３／０３８７９１号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。
あるいは、電流源回路１０１が出力する電流は、ある決まった大きさの電流を供給するようになっており、それを供給するかどうかをスイッチなどを用いて制御して、それに応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、ある決まった大きさの電流を供給するための信号電流に相当することになる。そして、信号線や画素に電流を供給するかどうかを決めるスイッチをデジタル的に制御させ、信号線や画素に供給される電流量を制御することによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。ただし、この場合は、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）が必要になる。そのため、そのスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）が必要になる。それらの駆動回路は、別々に設けても良い。例えば、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂを制御するためのシフトレジスタを別に設けても良い。あるいは、スイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）を、一部もしくは全部で、共用してもよい。例えば、１つのシフトレジスタで両方のスイッチを制御してもよいし、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）において、ラッチ回路の出力（画像信号）などを用いて制御してもよい。
なお、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ１２０３ａ、１２０４ａ、スイッチ１２０３ｂ、１２０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）とに関しては、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。
図２７では、電流源トランジスタと負荷が１対１で配置されている場合を示した。次に、１つの負荷に、複数の電流源トランジスタが配置されている場合を図２８に示す。ここでは簡単のため、１つの負荷に対して２個のユニット回路が接続されている場合を示すが、これに限定されない。さらに多くのユニット回路が接続されていてもよいし、１個だけでもよい。スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフにより、負荷１２０１ａａに流れる電流量を制御できる。例えば、ユニット回路２７０４ａａが出力する電流値（Ｉａａ）とユニット回路２７０４ｂａが出力する電流値（Ｉｂａ）の大きさが異なる場合、スイッチ２８０１ａａとスイッチ２８０１ｂａの各々のオンオフにより、負荷１２０１ａａに流れる電流の大きさを４種類で制御できることになる。例えば、Ｉｂａ＝２＊Ｉａａの場合、２ビットの大きさを制御できることになる。したがって、スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフを各ビットに対応したデジタルデータによって制御する場合、図２８の構成を用いて、デジタル・アナログ変換機能を実現できる。したがって、負荷１２０１ａａ、１２０１ｂｂが信号線の場合、図２８の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。そのとき、デジタル画像信号をアナログ画像信号電流に変換することが出来る。また、スイッチ２８０１ａａやスイッチ２８０１ｂａなどのオンオフは、画像信号を用いて制御することが出来る。したがって、画像信号を出力する回路（ラッチ回路）などを用いて、スイッチ２８０１ａａやスイッチ２８０１ｂａなどを制御することが出来る。
また、スイッチ２８０１ａａ、スイッチ２８０１ｂａのオンオフを時間によって切り替えてもよい。例えば、ある期間は、スイッチ２８０１ａａをオン、スイッチ２８０１ｂａのオフにして、その時は、リソース回路２７０１ｂからユニット回路２７０４ｂａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２７０４ａａから負荷１２０１ａａに電流を供給する。そして別の期間では、スイッチ２８０１ａａをオフ、スイッチ２８０１ｂａのオンにして、その時は、リソース回路２７０１ａからユニット回路２７０４ａａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２７０４ｂａから負荷１２０１ａａに電流を供給する。このように、時間的に切り替えて動作させてもよい。
次に、図２８では、２つのリソース回路を用いて、ユニット回路に電流を供給していたが、図２９では、１つのリソース回路を用いて、ユニット回路に電流を供給する場合について述べる。
例えば、配線２９０４ｃがＨ信号の時、スイッチ２９０１ｃａ、２９０２ｃａ、２９０３ｃｂがオンになり、スイッチ２９０３ｃａ、２９０１ｃｂ、２９２ｃｂがオフになるとする。すると、ユニット回路２７０４ｃａはリソース回路２７０１から電流を供給されることが可能な状況になり、ユニット回路２７０４ｃｂは、負荷１２０１ｃａに電流を供給することが可能な状況になる。逆に、配線２９０４ｃがＬ信号の時、ユニット回路２７０４ｃｂはリソース回路２７０１から電流を供給されることが可能な状況になり、ユニット回路２７０４ｃａは、負荷１２０１ｃａに電流を供給することが可能な状況になる。また、配線２９０４ｃや配線２９０４ｄなどは、順次選択するような信号を入力していけばよい。このように、時間的にユニット回路の動作を切り替えてもよい。
また、負荷１２０１ｃａ、１２０１ｄａが信号線の場合、図２９の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。また、配線２９０４ｃや配線２９０４ｄなどは、シフトレジスタなどを用いて制御すればよい。
なお、本実施の形態では、図１３の構成で、電流源トランジスタが複数ある場合の構成を示したが、これに限定されない。図１３以外の構成でも実現できる。
例えば、図９の構成を用いても実現できる。その場合、複数の電流源トランジスタに対して、電流源回路１０１と増幅回路（ソースフォロワ回路）を１つづつにしてもよい。または、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数の増幅回路（ソースフォロワ回路）があってもよい。しかし、回路規模が大きくなるので、電流源回路１０１と増幅回路（ソースフォロワ回路）を１つにすることが望ましい。ただし、図９の増幅回路（ソースフォロワ回路）は、トランジスタ２個で構成されている場合が多いので、複数の電流源トランジスタに対して、複数の増幅回路（ソースフォロワ回路）を配置してもよい。
なお、本実施の形態で説明した内容は、実施の形態１、２、３で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１、２、３で説明した内容は、本実施の形態にも適用できる。
（実施の形態５）
本実施の形態では、表示素子を有する画素に適用した場合の例を示す。
本実施の形態では、図１（図１２、図２、図５）や図３（図８）を用いた場合について述べるが、これに限定されない。実施の形態１〜４で説明した様々な構成に適用することが出来る。
まず、電流源回路２０１が画像信号として信号電流を供給するような構成の場合について、図３０、３１に示す。図３０と図３１とでは、電流の流れる向きは同じであるが、電流源トランジスタの極性が異なる。そのため、接続構造が異なっている。なお、負荷としては、例として、ＥＬ素子の場合を示している。
また、電流源回路２０１が画像信号として供給する信号電流が、アナログ値の場合は、アナログ階調で画像を表示することが出来る。信号電流が、デジタル値の場合は、デジタル階調で画像を表示することが出来る。多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。
なお、ここでは特に時間階調方式について詳細な説明は省略するが、特願２００１−５４２６号出願、特願２０００−８６９６８号出願等に記載されている方法によれば良い。
また、各スイッチを制御するゲート線は、トランジスタの極性を調整することにより、１本に共用している。これにより、開口率を向上させることが出来る。ただし、別々のゲート線を配置しても良い。特に、時間階調方式を用いる場合は、ある特定の期間において、負荷（ＥＬ素子）に電流を供給しないような動作をしたい場合がある。その場合は、負荷（ＥＬ素子）に電流を供給しないように出来るスイッチを制御するゲート線を別の配線とすればよい。
次に、画素に電流源回路を有し、電流源回路が供給する電流を流すかどうかによって画像を表現するような場合の構成の画素について、図３２に構成を示す。選択ゲート線３２０６が選択されたときに、信号線３２０５から、デジタルの画像信号（通常は電圧値）を容量素子３２０３に入力する。なお、容量素子３２０３は、トランジスタのゲート容量などを用いることにより、省略可能である。そして、保存されたデジタルの画像信号を用いて、スイッチ３２０２をオンオフする。電流源回路３２０１が供給する電流が、負荷１２０１に流れるかどうかを、スイッチ３２０２が制御する。これにより、画像を表現することが出来る。
なお、多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。
また、図３２では、電流源回路３２０１やスイッチ３２０２は、１つづつしか配置されていないが、これに限定されない。複数組配置して、各々の電流源回路から電流が流れるかどうかを制御して、その電流の総和が負荷１２０１に流れるようにしてもよい。
次に、図３２の具体的な構成例を図３３に示す。ここでは、電流源トランジスタの構成として、図１（図１２、図２、図５）に示した構成を適用している。電流源回路２０１から電流を電流源トランジスタ２０２に供給して、電流源トランジスタ２０２のゲート端子に適切な電圧を設定する。そして、信号線３２０５から入力される画像信号に応じて、スイッチ３２０２をオンオフして、負荷１２０１に電流を供給し、画像を表示する。
なお、本実施の形態で説明した内容は、実施の形態１〜４で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態１〜４で説明した内容は、本実施の形態にも適用できる。
（実施の形態６）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。
表示装置は、図３４に示すように、画素配列３４０１、ゲート線駆動回路３４０２、信号線駆動回路３４１０を有している。ゲート線駆動回路３４０２は、画素配列３４０１に選択信号を順次出力する。信号線駆動回路３４１０は、画素配列３４０１にビデオ信号を順次出力する。画素配列３４０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路３４１０から画素配列３４０１へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路３４１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。
なお、ゲート線駆動回路３４０２や信号線駆動回路３４１０は、複数配置されていてもよい。
信号線駆動回路３４１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ３４０３、第１ラッチ回路（ＬＡＴ１）３４０４、第２ラッチ回路（ＬＡＴ２）３４０５、デジタル・アナログ変換回路３４０６に分けられる。デジタル・アナログ変換回路３４０６には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路３４０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
なお、図３２に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路３４０６は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。
そこで、信号線駆動回路３４１０の動作を簡単に説明する。シフトレジスタ３４０３は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ３４０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３４０４に入力される。第１ラッチ回路（ＬＡＴ１）３４０４には、ビデオ信号線３４０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路３４０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
ただし、第１ラッチ回路３４０４や第２ラッチ回路３４０５が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路３４０６は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列３４０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路３４０６は省略できる場合が多い。
第１ラッチ回路（ＬＡＴ１）３４０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３４０９よりラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３４０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３４０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）３４０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路３４０６へと入力される。そして、デジタル・アナログ変換回路３４０６から出力される信号は、画素配列３４０１へ入力される。
第２ラッチ回路（ＬＡＴ２）３４０５に保持されたビデオ信号がデジタル・アナログ変換回路３４０６に入力され、そして、画素３４０１に入力されている間、シフトレジスタ３４０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
なお、デジタル・アナログ変換回路３４０６が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路３４１４が配置されている。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図３４、図３５などで示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図３４、図３５などにおける回路の一部が、ある基板に形成されており、図３４、図３５などにおける回路の別の一部が、別の基板に形成されていてもよい。つまり、図３４、図３５などにおける回路の全てが同じ基板上に形成されていなくてもよい。例えば、図３４、図３５などにおいて、画素３４０１とゲート線駆動回路３４０２とは、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路３４１０（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
なお、信号線駆動回路などの構成は、図３４に限定されない。
例えば、第１ラッチ回路３４０４や第２ラッチ回路３４０５が、アナログ値を保存できる回路である場合、図３５に示すように、リファレンス用電流源回路３４１４から第１ラッチ回路（ＬＡＴ１）３４０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図３５において、第２ラッチ回路３４０５が存在しない場合もある。そのような場合は、第１ラッチ回路３４０４に、より多くの電流源回路が配置されている場合が多い。
このような場合、図３４における、デジタル・アナログ変換回路３４０６の中の電流源回路に、本発明を適用することが出来る。デジタル・アナログ変換回路３４０６の中に、沢山のユニット回路があり、リファレンス用電流源回路３４１４に、電流源回路１０１や増幅回路１０７が配置されている。
あるいは、図３５における、第１ラッチ回路（ＬＡＴ１）３４０４の中の電流源回路に、本発明を適用することが出来る。第１ラッチ回路（ＬＡＴ１）３４０４の中に、沢山のユニット回路があり、リファレンス用電流源回路３４１４に、基本電流源１０１や追加電流源１０３が配置されている。
あるいは、図３４、図３５における画素配列３４０１の中の画素（その中の電流源回路）に、本発明を適用することが出来る。画素配列３４０１の中に、沢山のユニット回路があり、信号線駆動回路３４１０に、電流源回路１０１や増幅回路１０７が配置されている。
つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、図３６〜図３８に示すように、ある場所に、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。
なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。このように、設定動作や出力動作を制御するための回路構成や、回路の動作等については、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、に記載されており、その内容を本発明に適用することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１〜５で説明した内容を利用したものに相当する。したがって、実施の形態１〜５で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
本発明は電子機器の表示部を構成する回路に用いることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。つまり、これらの表示部を構成する画素や、画素を駆動する信号線駆動回路等に本発明を適用することができる。それらの電子機器の具体例を図３９に示す。
図３９（Ａ）は発光装置（ここで、発光装置とは自発光型の発光素子を表示部に用いた表示装置をいう。）であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図３９（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｂ）に示すデジタルスチルカメラが完成される。
図３９（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｃ）に示す発光装置が完成される。
図３９（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｄ）に示すモバイルコンピュータが完成される。
図３９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する画素や信号線駆動回路等に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図３９（Ｅ）に示すＤＶＤ再生装置が完成される。
図３９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｆ）に示すゴーグル型ディスプレイが完成される。
図３９（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図３９（Ｇ）に示すビデオカメラが完成される。
図３９（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する画素や信号線駆動回路等に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図３９（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜４に示したいずれの構成の半導体装置を用いても良い。
Claims (15)
- 負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのソース電位、ドレイン電位及びゲート電位から選ばれた少なくとも一つの電位を制御する増幅回路が備えられていることを特徴とする半導体装置。
- 負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタが飽和領域で動作するように制御する増幅回路が備えられていることを特徴とする半導体装置。
- 負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレインとゲート間の電位を安定化させる増幅回路が備えられていることを特徴とする半導体装置。
- 負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレインとゲート間の電位を安定化させる帰還回路が備えられていることを特徴とする半導体装置。
- 負荷に供給する電流を制御するトランジスタと、オペアンプを具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に前記オペアンプの非反転入力端子が接続され、前記オペアンプの反転入力端子は、前記トランジスタのゲート端子と接続され、前記オペアンプの出力端子は、前記ゲート端子と前記反転入力端子と接続されていることを特徴とする半導体装置。
- 負荷に供給する電流を制御するトランジスタと、電圧フォロワ回路を具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に前記電圧フォロワ回路入力端子が接続され、前記電圧フォロワ回路の出力端子は、前記トランジスタのゲート端子と接続されていることを特徴とする半導体装置。
- 請求項６において、前記電圧フォロワ回路がソースフォロワ回路で構成されていることを特徴とする半導体装置。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とする発光装置。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とするデジタルスチルカメラ。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とするノート型パーソナルコンピュータ。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とするモバイルコンピュータ。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とする画像再生装置。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とするゴーグル型ディスプレイ。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とするビデオカメラ。
- 請求項１乃至７のいずれか一項に記載の半導体装置を表示部に有することを特徴とする携帯電話。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123000 | 2003-04-25 | ||
| JP2003123000 | 2003-04-25 | ||
| PCT/JP2004/005001 WO2004097543A1 (ja) | 2003-04-25 | 2004-04-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004097543A1 true JPWO2004097543A1 (ja) | 2006-07-13 |
| JP4558509B2 JP4558509B2 (ja) | 2010-10-06 |
Family
ID=33410111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004567195A Expired - Fee Related JP4558509B2 (ja) | 2003-04-25 | 2004-04-07 | 半導体装置、表示装置、及び電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7378882B2 (ja) |
| EP (1) | EP1619570B1 (ja) |
| JP (1) | JP4558509B2 (ja) |
| CN (1) | CN100449594C (ja) |
| TW (1) | TWI370431B (ja) |
| WO (1) | WO2004097543A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107078A1 (ja) | 2003-05-14 | 2004-12-09 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
| CN1802681B (zh) * | 2003-06-06 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置 |
| WO2005027085A1 (en) | 2003-09-12 | 2005-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| US20050240717A1 (en) * | 2004-04-27 | 2005-10-27 | Via Technologies, Inc. | Interleaved Mapping Method of Block-Index-To-SDRAM-Address for Optical Storage (CD/DVD) System |
| KR101238756B1 (ko) * | 2004-11-24 | 2013-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치, 발광 장치를 포함하는 전자 기기, 및 발광 장치의 구동 방법 |
| TWI429327B (zh) | 2005-06-30 | 2014-03-01 | Semiconductor Energy Lab | 半導體裝置、顯示裝置、及電子設備 |
| US20070069212A1 (en) * | 2005-09-29 | 2007-03-29 | Matsushita Electric Industrial Co., Ltd. | Flat panel display and method for manufacturing the same |
| EP1793367A3 (en) * | 2005-12-02 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4894318B2 (ja) * | 2006-03-22 | 2012-03-14 | カシオ計算機株式会社 | 表示駆動装置及びそれを備える表示装置 |
| TWI324406B (en) * | 2006-12-18 | 2010-05-01 | Ind Tech Res Inst | Printed circuit unit based on organic transistor |
| US9793039B1 (en) | 2011-05-04 | 2017-10-17 | The Board Of Trustees Of The University Of Alabama | Carbon nanotube-based integrated power inductor for on-chip switching power converters |
| CN102231100A (zh) * | 2011-06-30 | 2011-11-02 | 上海新进半导体制造有限公司 | 一种模拟加法器及电流型升压变压器 |
| KR102549647B1 (ko) | 2011-10-18 | 2023-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP6163310B2 (ja) * | 2013-02-05 | 2017-07-12 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路及びアナログ電子時計 |
| US9590514B1 (en) * | 2013-03-15 | 2017-03-07 | The Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama | Carbon nanotube-based integrated power converters |
| JPWO2016136114A1 (ja) * | 2015-02-25 | 2017-06-29 | 富士電機株式会社 | 基準電圧生成回路および半導体装置 |
| CN104680996B (zh) * | 2015-03-10 | 2017-08-15 | 深圳市华星光电技术有限公司 | 一种vcom生成电路及液晶显示器 |
| JP6656330B1 (ja) * | 2018-09-21 | 2020-03-04 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229509A (ja) * | 1987-03-06 | 1988-09-26 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 基準電圧発生回路 |
| JPH09319323A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Microelectron Corp | 定電流駆動回路 |
| JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2001022323A (ja) * | 1999-07-02 | 2001-01-26 | Seiko Instruments Inc | 発光表示器駆動回路 |
| JP2001308195A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体装置 |
| JP2002072964A (ja) * | 2000-06-13 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002151276A (ja) * | 2000-08-10 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2002221936A (ja) * | 2000-10-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP2002278499A (ja) * | 2000-12-26 | 2002-09-27 | Semiconductor Energy Lab Co Ltd | 発光装置、該発光装置の駆動方法、液晶表示装置及び電子機器 |
| JP2003043994A (ja) * | 2001-07-27 | 2003-02-14 | Canon Inc | アクティブマトリックス型ディスプレイ |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1072714B (de) * | 1958-02-13 | 1960-01-07 | Westinghouse Electric Corporation, East Pittsburgh, Pa. (V. St. A.) | Stromversorgungsschutzschaltung |
| US3231812A (en) * | 1961-02-10 | 1966-01-25 | Gen Electric Co Ltd | Electric circuits for controlling the supply of electric current to a load |
| US3244965A (en) * | 1962-04-09 | 1966-04-05 | Gen Electric | Phase controlled alternating current circuits |
| EP0661715B1 (en) * | 1993-12-31 | 1999-06-09 | STMicroelectronics S.r.l. | Non-volatile electrically programmable semiconductor memory device comprising a voltage regulator |
| US5646518A (en) * | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
| US5585749A (en) * | 1994-12-27 | 1996-12-17 | Motorola, Inc. | High current driver providing battery overload protection |
| JP3597655B2 (ja) * | 1996-04-17 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP4251377B2 (ja) | 1997-04-23 | 2009-04-08 | 宇東科技股▲ふん▼有限公司 | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JPH11149783A (ja) | 1997-11-14 | 1999-06-02 | Hitachi Ltd | 半導体集積回路及びデータ処理システム |
| GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
| JP3315652B2 (ja) | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| EP1130565A4 (en) | 1999-07-14 | 2006-10-04 | Sony Corp | ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD |
| TW525122B (en) | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| JP4194237B2 (ja) * | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
| US7015882B2 (en) * | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| JP2003195815A (ja) | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP4155389B2 (ja) | 2001-03-22 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 発光装置、その駆動方法及び電子機器 |
| US6661180B2 (en) * | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
| CN1212598C (zh) * | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
| JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| JP2003043993A (ja) | 2001-07-27 | 2003-02-14 | Canon Inc | アクティブマトリックス型ディスプレイ |
| JP3800050B2 (ja) | 2001-08-09 | 2006-07-19 | 日本電気株式会社 | 表示装置の駆動回路 |
| JP2003108069A (ja) | 2001-09-27 | 2003-04-11 | Canon Inc | 発光素子の駆動回路 |
| US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
| US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| TWI261217B (en) | 2001-10-31 | 2006-09-01 | Semiconductor Energy Lab | Driving circuit of signal line and light emitting apparatus |
| TWI256607B (en) | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
| CN1209860C (zh) * | 2002-11-29 | 2005-07-06 | 中国科学院武汉物理与数学研究所 | 一种用于半导体激光器的稳流源 |
| US6873200B2 (en) * | 2003-08-01 | 2005-03-29 | Rohde & Schwarz Gmbh & Co. Kg | Electronic switch |
-
2004
- 2004-04-07 EP EP04726321.5A patent/EP1619570B1/en not_active Expired - Fee Related
- 2004-04-07 WO PCT/JP2004/005001 patent/WO2004097543A1/ja active Application Filing
- 2004-04-07 CN CNB2004800104946A patent/CN100449594C/zh not_active Expired - Fee Related
- 2004-04-07 JP JP2004567195A patent/JP4558509B2/ja not_active Expired - Fee Related
- 2004-04-20 US US10/827,624 patent/US7378882B2/en active Active
- 2004-04-23 TW TW093111481A patent/TWI370431B/zh active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229509A (ja) * | 1987-03-06 | 1988-09-26 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 基準電圧発生回路 |
| JPH09319323A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Microelectron Corp | 定電流駆動回路 |
| JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2001022323A (ja) * | 1999-07-02 | 2001-01-26 | Seiko Instruments Inc | 発光表示器駆動回路 |
| JP2001308195A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体装置 |
| JP2002072964A (ja) * | 2000-06-13 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002151276A (ja) * | 2000-08-10 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2002221936A (ja) * | 2000-10-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP2002278499A (ja) * | 2000-12-26 | 2002-09-27 | Semiconductor Energy Lab Co Ltd | 発光装置、該発光装置の駆動方法、液晶表示装置及び電子機器 |
| JP2003043994A (ja) * | 2001-07-27 | 2003-02-14 | Canon Inc | アクティブマトリックス型ディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200502899A (en) | 2005-01-16 |
| JP4558509B2 (ja) | 2010-10-06 |
| EP1619570B1 (en) | 2015-07-15 |
| TWI370431B (en) | 2012-08-11 |
| EP1619570A1 (en) | 2006-01-25 |
| US20050162206A1 (en) | 2005-07-28 |
| CN100449594C (zh) | 2009-01-07 |
| WO2004097543A1 (ja) | 2004-11-11 |
| EP1619570A4 (en) | 2008-01-16 |
| CN1777849A (zh) | 2006-05-24 |
| US7378882B2 (en) | 2008-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5448266B2 (ja) | 半導体装置及び電子機器 | |
| JP5106617B2 (ja) | 半導体装置及び電子機器 | |
| JP5178863B2 (ja) | 半導体装置および電子機器 | |
| JP5604563B2 (ja) | 半導体装置 | |
| US7940239B2 (en) | Semiconductor device and display device utilizing the same | |
| JP4558509B2 (ja) | 半導体装置、表示装置、及び電子機器 | |
| JP5514389B2 (ja) | 半導体装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4558509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |