JP2002151276A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器

Info

Publication number
JP2002151276A
JP2002151276A JP2001238812A JP2001238812A JP2002151276A JP 2002151276 A JP2002151276 A JP 2002151276A JP 2001238812 A JP2001238812 A JP 2001238812A JP 2001238812 A JP2001238812 A JP 2001238812A JP 2002151276 A JP2002151276 A JP 2002151276A
Authority
JP
Japan
Prior art keywords
power supply
supply lines
display device
driving
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001238812A
Other languages
English (en)
Other versions
JP4906022B2 (ja
JP2002151276A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Kazutaka Inukai
和隆 犬飼
Mitsuaki Osame
光明 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001238812A priority Critical patent/JP4906022B2/ja
Publication of JP2002151276A publication Critical patent/JP2002151276A/ja
Publication of JP2002151276A5 publication Critical patent/JP2002151276A5/ja
Application granted granted Critical
Publication of JP4906022B2 publication Critical patent/JP4906022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 EL素子の色のバランスが良く、なおかつ発
光輝度のバランスが良い、色鮮やかな画像を表示するこ
とが可能な表示装置を提供する。 【解決手段】 EL素子に流す電流を大きくしたい画素
ほど、該画素のEL素子に電圧または電流を供給する引
き回し配線の幅を大きくした。これによって、EL素子
に流す電流を大きくしたい画素ほど、該画素のEL素子
に電圧または電流を供給する引き回し配線の配線抵抗が
小さくなる。配線抵抗が小さくなると、引き回し配線に
おける電位降下が小さくなり、EL素子に流す電流を大
きくすることが可能になる。なお実際のパネルでは、引
き回し配線を配置するスペースは限られているので、各
色における引き回し配線の幅の比を変えることで、各色
のEL素子に流れる電流の大きさのバランスを取ること
が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子(半導体
薄膜を用いた素子)を基板上に作り込んで形成されたE
L(エレクトロルミネッセンス)表示装置及びそのEL
表示装置を表示部に用いる電子機器(電子デバイス)に
関する。
【0002】
【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。そして、アクティブマトリク
ス型表示装置の中でも特に、自発光型素子としてEL素
子を有したアクティブマトリクス型EL表示装置の研究
が活発化している。EL表示装置は有機ELディスプレ
イ(OELD:Organic EL Display)又は有機ライトエ
ミッティングダイオード(OLED:Organic Light Em
itting Diode)とも呼ばれている。
【0003】EL表示装置は、液晶表示装置と異なり自
発光型である。EL素子は一対の電極間にEL層が挟ま
れた構造となっているが、EL層は通常、積層構造とな
っている。代表的には、イーストマン・コダック・カン
パニーのTangらが提案した「正孔輸送層/発光層/電子
輸送層」という積層構造が挙げられる。この構造は非常
に発光効率が高く、現在、研究開発が進められているE
L表示装置は殆どこの構造を採用している。
【0004】有機EL材料におけるルミネッセンスに
は、一重項励起状態から基底状態に戻る際の発光(蛍
光)と三重項励起状態から基底状態に戻る際の発光(リ
ン光)とがあるが、本発明のEL素子は、上述した発光
のうちの、いずれか一方の発光を用いていても良いし、
または両方の発光を用いていても良い。
【0005】また他にも、画素電極上に正孔注入層/正
孔輸送層/発光層/電子輸送層、または正孔注入層/正
孔輸送層/発光層/電子輸送層/電子注入層の順に積層
する構造でも良い。EL層に対して蛍光性色素等をドー
ピングしても良い。
【0006】そして、上記構造でなるEL層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてEL素子が発光することを、EL素子が駆動すると
呼ぶ。
【0007】なお、本明細書中では、陽極、EL層及び
陰極で形成される発光素子をEL素子と呼ぶ。
【0008】図14に、代表的なアクティブマトリクス
型EL表示装置(以下、EL表示装置)の構造を示す。
図14(A)はEL表示装置の画素部とその駆動回路の
配置を示している。901は画素部、902はソース信
号線駆動回路、903はゲート信号線駆動回路、905
は引き出し端子である。
【0009】画素部901は複数の画素906を有して
いる。904は画素部901に設けられた電源供給線で
あり、全ての画素906が有するEL素子の画素電極に
電位を与えている。電源供給線904は引き回し配線9
07に接続されており、引き回し配線907は引き出し
端子905を介して外部の電源に接続されている。
【0010】ゲート信号線駆動回路903からゲート信
号線913に入力される選択信号によって画素906が
選択される。そしてソース信号線駆動回路902からソ
ース信号線912に入力されるビデオ信号によって、電
源供給線904の電位が選択された画素906に与えら
れ、画素906に画像の一部が表示される。
【0011】図14(A)に示した画素906のうち、
R(赤)、G(緑)、B(青)にそれぞれ対応する画素
の回路図を図14(B)に示す。
【0012】図14(B)において、R用画素906r
と、G用画素906gと、B用画素906bは、共通の
ゲート信号線913を有している。また、R用画素90
6rはR用ソース信号線912rを、G用画素906g
はG用ソース信号線912gを、B用画素906bはB
用ソース信号線912bをそれぞれ有している。
【0013】R用画素906rと、G用画素906g
と、B用画素906bとは、スイッチング用TFT91
0及びEL駆動用TFT911をそれぞれ有している。
またR用画素906rはR用EL素子915rを、G用
画素906gはG用EL素子915gを、B用画素90
6bはB用EL素子915bをそれぞれ有している。
【0014】ゲート信号線913に選択信号が入力され
ると、ゲート信号線913にそのゲート電極が接続され
たスイッチング用TFT910が全てオンの状態にな
る。この状態を本明細書ではゲート信号線913が選択
されていると呼ぶ。
【0015】そして、R用ソース信号線912r、G用
ソース信号線912g及びB用ソース信号線912bに
入力されたビデオ信号が、オンの状態のスイッチング用
TFT910を介して、R用EL素子915r、G用E
L素子915g及びB用EL素子915bにそれぞれ入
力され、EL駆動用TFT911のゲート電極に入力さ
れる。
【0016】ビデオ信号がEL駆動用TFT911のゲ
ート電極に入力されると、R用電源供給線914rの電
位がR用EL素子915rの画素電極に、G用電源供給
線914gの電位がG用EL素子915gの画素電極
に、B用電源供給線914bの電位がB用EL素子91
5bの画素電極にそれぞれ与えられる。その結果、R用
EL素子915r、G用EL素子915g及びB用EL
素子915bが発光し、R用画素906r、G用画素9
06g及びB用画素906bが表示を行う。
【0017】ところで、EL表示装置には大きく分けて
四つのカラー化表示方式があり、図14に示したEL表
示装置のようにR(赤)G(緑)B(青)に対応した三
種類の有機EL材料からなるEL素子を形成する方式、
白色発光のEL素子とカラーフィルターを組み合わせた
方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の
色変換層:CCM)とを組み合わせた方式、陰極(対向
電極)に透明電極を使用してRGBに対応したEL素子
を重ねる方式がある。
【0018】そして一般的には、EL層にかかる電圧が
同じであっても、EL層に用いられている有機EL材料
によって、EL層の発光輝度は異なる。図15に各色の
EL層の電圧−輝度特性を示す。図15に示すように、
EL層への印加電圧に対する発光輝度は、各色のEL素
子に用いられる有機EL材料によって異なっている。こ
れは、有機EL材料によって、同じ印加電圧における電
流密度の大きさが異なるためである。
【0019】また電流密度が同じであっても、有機EL
材料によって同じ電流密度における発光輝度は異なって
いる。
【0020】そのため、一般的にEL表示装置は、3色
のEL素子の発光輝度のバランスをそろえるために、各
色の画素に対応する電源供給線の電位の高さをそれぞれ
調整している。
【0021】
【発明が解決しようとする課題】引き回し配線を介して
画素部に流れる電流の大きさは、画素部において白表示
を行っている画素の数で決まる。なお白表示を行ってい
る画素とは、発光している状態のEL素子を有する画素
を意味する。白表示を行っている画素が多いほど、引き
回し配線を介して画素部に流れる電流が大きくなる。
【0022】引き回し配線を流れる電流が大きくなる
と、引き回し配線において電位降下が起こる。そのた
め、白表示を行っている画素の数が多いときと少ないと
きとでは、多いときのほうが、1つのEL素子にかかる
電圧が小さくなり、画素1つあたりの発光輝度が低くな
る。
【0023】とくにカラー表示のEL表示装置の場合、
各色のEL素子にかかる電圧の大きさをそれぞれ調整
し、各色のEL素子に流れる電流の大きさを変えてい
る。流れる電流が大きい画素ほど、該画素に対応する引
き回し配線の電位降下が大きくなる。そのため、各色の
EL素子にかかる電圧の大きさをそれぞれ調整していて
も、白表示の画素が多いときと少ないときとでは、3色
のEL素子を流れる電流の比率が変わってしまう。
【0024】よって、白表示の画素の数が変わると、3
つの色にそれぞれ対応する画素の発光輝度のバランスが
崩れるという事態が生じる。
【0025】また、従来のEL表示装置では、EL素子
に流そうとする電流の大きさが各色ごとに異なってお
り、そのためEL素子に加える電圧も異なっていた。し
かしEL素子と電源供給線との間にスイッチング素子と
して設けられたEL駆動用TFTのLDD幅や、チャネ
ル幅は全て同じであり、また全てのEL駆動用TFTの
ゲート電極に入力されるデジタル信号の電圧の振幅も同
じであった。このため、電源供給線にかかる電圧の高さ
によって、EL駆動用TFTが劣化されてしまう。また
EL駆動用TFTのゲート電極に入力されるデジタル信
号の電圧の振幅が必要以上に大きいと、消費電力を抑え
ることができない。
【0026】上記問題に鑑み、本発明は、高精細なカラ
ー表示が可能なEL表示装置の提供を課題とする。
【0027】
【課題を解決するための手段】本発明者らは、EL素子
に流す電流を大きくしたい画素ほど、該画素のEL素子
に電圧または電流を供給する引き回し配線の幅を大きく
した。これによって、EL素子に流す電流を大きくした
い画素ほど、該画素のEL素子に電圧または電流を供給
する引き回し配線の配線抵抗が小さくなる。配線抵抗が
小さくなると、引き回し配線における電位降下が小さく
なり、EL素子に流す電流を大きくすることが可能にな
る。なお実際のパネルでは、引き回し配線を配置するス
ペースは限られているので、各色における引き回し配線
の幅の比を変えることで、各色のEL素子に流れる電流
の大きさのバランスを取ることが可能である。
【0028】上記構成によって、白表示の画素の数に関
わりなく、R、G、Bの各画素の発光輝度のバランスを
整えることが可能になる。
【0029】また引き回し配線だけではなく、EL素子
に流す電流を大きくしたい画素ほど、該画素のEL素子
に電圧または電流を供給する電源供給線の幅の比も大き
くなるように設計すると、より一層高精細な画像を表示
することが可能になる。
【0030】また本発明において、EL素子に大きい電
流が流れる画素においてのみ、入力するビデオ信号の振
幅を大きくしても良い。上記構成によって、全ての画素
に不必要に大きな振幅のビデオ信号を画素に入力せずに
済み、消費電力を抑えることができる。
【0031】また、EL素子への電流の制御を行うEL
駆動用TFTは、EL素子を発光させるために、EL駆
動用TFTの駆動を制御するスイッチング用TFTより
も比較的多くの電流を流す。なおTFTの駆動を制御す
るとは、TFTが有するゲート電極にかかる電圧を制御
することで、そのTFTをオン状態またはオフ状態にす
ることを意味する。特に本発明は上記構成において、電
流の絶対値が大きい電源供給線に接続されている画素の
EL駆動用TFTには、より多くの電流が流れることに
なる。そのため電流の絶対値が大きい電源供給線に接続
されている画素のEL駆動用TFTは、他の画素のEL
駆動用TFTよりもホットキャリア注入によって早く劣
化してしまうという問題が浮上してくる。
【0032】そこで本発明において、ホットキャリア注
入によるEL駆動用TFTの劣化対策として、上記構成
に加え、発光輝度の低い色を表示する画素のEL駆動用
TFTのLDD領域の長さを、発光輝度の高い色を表示
する画素のEL駆動用TFTのLDD領域の長さより長
くする構成を加えても良い。
【0033】なお本明細書においてLDD領域の長さと
は、ソース領域とドレイン領域を結ぶ方向におけるLD
D領域の長さを意味する。
【0034】また同時に、電流の絶対値が大きい電源供
給線に接続されている画素のEL駆動用TFTのチャネ
ル幅(W)をより大きくしても良い。
【0035】図5に代表的なTFTの上面図と断面図を
示す。図5(A)はTFTの上面図であり、図5(B)
は図5(A)のA−A’における断面図である。
【0036】501はソース領域、502はドレイン領
域、503がゲート電極である。ゲート電極503の下
にはゲート絶縁膜505を介してチャネル形成領域50
4が設けられている。本明細書においてチャネル幅
(W)とは、ソース領域501とドレイン領域502の
間に流れる電流の方向に対して垂直方向におけるチャネ
ル領域504の長さを意味する。またチャネル長(L)
とは、ソース領域501とドレイン領域502に流れる
電流の方向におけるチャネル領域504の長さを意味す
る。
【0037】本発明は上記構成により、電源供給線を流
れる電流の絶対値が大きくなることによってEL駆動用
TFTが制御する電流の量が増えても、EL駆動用TF
Tの劣化を抑えることができる。そしてなおかつ、EL
素子に印加される電圧の値によって、そのEL素子の発
光輝度を調節することが可能になり、赤色、青色、緑色
の発光輝度のバランスが良い、色鮮やかな画像を表示す
ることが可能になる。
【0038】
【発明の実施の形態】図1に本発明のEL表示装置の上
面図を示す。図1(A)はEL表示装置の画素部とその
駆動回路の配置を示している。101は画素部、102
はソース信号線駆動回路、103はゲート信号線駆動回
路、105は引き出し端子である。
【0039】画素部101は複数の画素106を有して
いる。104は画素部101に設けられた電源供給線で
あり、全ての画素106が有するEL素子の画素電極に
電位を与えている。電源供給線104は引き回し配線1
07に接続されており、引き回し配線107は引き出し
端子105を介して外部の電源に接続されている。なお
引き回し配線107のレイアウトは図1に示した形態に
限定されない。
【0040】ゲート信号線駆動回路103からゲート信
号線(図示せず)に入力される選択信号によって画素1
06が選択される。そしてソース信号線駆動回路102
からソース信号線(図示せず)に入力されるビデオ信号
によって、電源供給線104の電位が選択された画素1
06に与えられ、画素106に画像の一部が表示され
る。
【0041】図1(B)に図1(A)における引き回し
配線107の拡大図を示す。107rはR用引き回し配
線、107gはG用引き回し配線、107bはB用引き
回し配線である。
【0042】EL素子は引き回し配線と直列に接続され
ていることから、RGBの各色に対応する引き回し配線
を流れる電流の比は、RGBの各色に対応するEL層の
電流密度の比に相当する。また一般的に配線抵抗はシー
ト抵抗と配線の長さに比例し、配線の幅に反比例する。
ここでシート抵抗と配線の長さは固定している。
【0043】R用の引き回し配線にかかる電圧をVr、
G用の引き回し配線にかかる電圧をVg、B用の引き回
し配線にかかる電圧をVbとし、R用の引き回し配線の
幅をWr、G用の引き回し配線の幅をWg、B用の引き
回し配線の幅をWbとし、R用のEL素子の電流密度を
Ir、G用のEL素子の電流密度をIg、B用のEL素
子の電流密度をIbとすると、オームの法則より以下の
式1が成り立つ。なおaは定数である。
【0044】
【式1】Vr=a×Ir/Wr Vg=a×Ig/Wg Vb=a×Ib/Wb
【0045】ここで、Vr=Vg=Vbとすると、以下
の式2が導き出される。
【0046】
【式2】Ir/Wr=Ig/Wg=Ib/Wb
【0047】式2より以下の式3が導き出される。
【0048】
【式3】Wr:Wg:Wb=Ir:Ig:Ib
【0049】よって式3より、R、G、Bの各画素の発
光輝度のバランスを整えるためには、電流密度が大きい
EL素子に電気的に接続された引き回し配線の幅が、電
流密度が小さいEL素子に電気的に接続された引き回し
配線の幅より大きくなるように設計する。望ましくは、
引き回し配線の幅の比を、式3を満たすように設計す
る。
【0050】また引き回し配線だけではなく、EL素子
に流す電流を大きくしたい画素ほど、該画素のEL素子
に電圧または電流を供給する電源供給線の幅の比も、式
3を満たすように設計すると、より一層高精細な画像を
表示することが可能になる。
【0051】上記構成によって、白表示の画素の数に関
わりなく、R、G、Bの各画素の発光輝度のバランスを
整えることが可能になる。
【0052】
【実施例】(実施例1)本実施例では、EL素子に大き
い電圧を必要とする画素ほど、該画素に入力するデジタ
ル信号の振幅を大きくする例について説明する。
【0053】EL表示装置の画素において、EL駆動用
TFTとEL素子の接続構成を図2に簡単に示す。20
2はEL駆動用TFT、203は電源供給線、206は
EL素子である。EL駆動用TFT202のゲート電極
は、端子201に与えられるデジタル信号が入力されて
いる。EL駆動用TFT202のソース領域は電源供給
線203に接続されており、ドレイン領域はEL素子2
06が有する画素電極に接続されている。
【0054】EL素子の発光輝度を高くするために電源
供給線203に与えられる電流の絶対値を大きくする
と、EL駆動用TFT202のオフ電流(TFTがオフ
の状態のときに流れる電流)が大きくなる。そのため、
EL駆動用TFT202がオフの状態のときでもEL素
子が発光するということが起こり得る。
【0055】本発明では、電源供給線を流れる電流の絶
対値が大きい画素ほど、該画素に入力される(図2の場
合、具体的には端子201に入力される)デジタル信号
の振幅を増幅する。増幅されたデジタル信号はEL駆動
用TFT202のゲート電極に入力されるため、EL駆
動用TFT202の|VGS|はデジタル信号が増幅され
る前に比べて大きくなる。よって電源供給線203の電
流の絶対値を大きくしても、EL駆動用TFT202の
オフ電流を抑えることができ、EL駆動用TFT202
がオフの状態のときでもEL素子が発光するという事態
を防ぐことが可能になる。
【0056】なお、本発明は、デジタル信号を用いて画
像を表示するEL表示装置に限定されず、アナログ信号
を用いて画像を表示するEL表示装置であっても良い。
【0057】(実施例2)本実施例では、実施例1で用
いられるソース信号線駆動回路の具体的な構成につい
て、例を挙げて説明する。
【0058】図3に本実施例のソース信号線駆動回路の
ブロック図を示す。400は画素部、401はソース信
号線駆動回路である。ソース信号線駆動回路401は、
シフトレジスタ回路402、第1ラッチ回路403、第
2ラッチ回路404、レベルシフタ回路405、バッフ
ァ回路406を有している。
【0059】シフトレジスタ回路402において生成さ
れたタイミング信号(TS)にしたがって、ソース信号
線駆動回路401の外部から第1ラッチ回路403にデ
ジタル信号(DV)が入力され保持される。全てのビッ
トのデジタル信号が第1ラッチ回路403に入力され保
持されると、ラッチパルス(LP)にしたがって、第1
ラッチ回路403に保持されているデジタル信号が第2
ラッチ回路404に一斉に入力され保持される。そして
第1ラッチ回路403にソース信号線駆動回路401の
外部からデジタル信号(DV)が入力され保持されると
いう動作が再び開始される。
【0060】第2ラッチ回路404に一斉に入力され保
持されたデジタル信号は、レベルシフタ回路405に入
力され、その振幅が増幅されてレベルシフタ回路から出
力される。増幅する大きさは、デジタル信号が入力され
る画素において、電源供給線を流れる電流の高さの絶対
値によって異なる。デジタル信号が入力される画素にお
いて、電源供給線を流れる電流の高さの絶対値が大きい
ほど、該画素に入力されるデジタルビデオ信の振幅は大
きく増幅されるようにする。
【0061】このように、レベルシフタ回路の出力電
圧、すなわちレベルシフタ回路の電源電位を変えること
によって、画素に入力されるデジタル信号の振幅を、各
色ごとに変えることが可能になる。
【0062】上記構成によって、電源供給線の電流の絶
対値を大きくしても、EL駆動用TFTのオフ電流を抑
えることができ、EL駆動用TFTがオフの状態のとき
でもEL素子が発光するという事態を防ぐことが可能に
なる。
【0063】レベルシフタ回路405から出力された増
幅後のデジタル信号はバッファ回路406において緩衝
増幅され、対応するソース信号線に入力される。
【0064】図4にレベルシフタ回路405の等価回路
図の一例を示す。デジタル信号はレベルシフタ回路40
5のVinから入力される。そしてデジタル信号の極性
を反転させた信号はVinbから入力される。また、V
ddhは高電圧側電源、Vssは低電圧側電源に接続さ
れていることを意味している。
【0065】レベルシフタ回路403は、Vinに入力
されたデジタル信号を増幅させた信号が、Voutから
出力されるように設計されている。具体的には、Vin
にHiのデジタル信号が入力されるとVoutからVs
s相当の信号が、Loのデジタル信号が入力されるとV
outからVddh相当の信号が出力される。
【0066】(実施例3)本実施例では、図1に示した
引き回し配線107の幅の具体的な数値を示す。
【0067】本実施例では、R、G、BのEL素子の発
光輝度がそれぞれ100cd/m2、100cd/m2
50cd/m2となるように、R、G、Bの有機EL材
料の電流密度をそれぞれ7.5mA/cm2、3mA/
cm2、5mA/cm2とした。
【0068】上述した電流密度の値から、実施の形態で
示した式3より、R、G、Bに対応する画素の電源供給
線の幅の比は、式4で表される。
【式4】Wr:Wg:Wb≒7.5:3:5
【0069】式4にしたがって引き回し配線の幅を設計
すると、R、G、Bの各画素の発光輝度のバランスを整
えることができる。
【0070】なお本実施例においてR、G、Bに対応す
る引き回し配線の幅は式4を満たしていなくとも良い。
Rに対応する引き回し配線の幅を一番大きくし、Gに対
応する引き回し配線の幅を一番小さくすれば良い。
【0071】上記構成によって、白表示の画素の数に関
わりなく、R、G、Bの各画素の発光輝度のバランスを
整えることが可能になる。
【0072】また引き回し配線だけではなく、Rに対応
する電源供給線の幅を一番大きくし、Gに対応する電源
供給線の幅を一番小さくすれば、より効果的にR、G、
Bの各画素の発光輝度のバランスを整えることが可能に
なる。より好ましくは引き回し配線と同様に、電源供給
線の幅も式4を満たすように設計すると、より一層、
R、G、Bの各画素の発光輝度のバランスを整えること
が可能になる。
【0073】なお本発明において用いられる有機EL材
料の電流密度は上述した数値に限定されない。
【0074】また本実施例では、デジタル信号で表示を
行うEL表示装置においてデジタル信号の振幅を増幅す
る例を示したが、本発明はこの構成に限定されない。ア
ナログビデオ信号で表示を行うEL表示装置においてア
ナログビデオ信号の振幅を増幅する構成も本発明に含ま
れる。
【0075】本実施例は実施例1または実施例2と自由
に組み合わせて実施することが可能である。
【0076】(実施例4)本発明のEL表示装置は画素
内にいくつのTFTを設けた構造としても良い。例え
ば、3つ乃至6つまたはそれ以上のTFTを設けても構
わない。本実施例では、EL表示装置が画素内に3つの
TFTを設けている構成について示す。
【0077】図6において、4702はスイッチング用
TFT、4701はソース信号線、4703はスイッチ
ング用TFT4702のゲート電極に接続されたゲート
信号線、4704はEL駆動用TFT、4705はコン
デンサ(省略することも可能)、4706は電源供給
線、、4707は電源制御用TFT、4708は電源制
御用ゲート信号線、4709はEL素子とする。電源制
御用TFT4707の動作については特願2000−3
64003号を参照すると良い。
【0078】また、本実施例では電源制御用TFT47
07をEL駆動用TFT4704とEL素子4708と
の間に設けているが、電源制御用TFT4707とEL
素子4708との間にEL駆動用TFT4704が設け
られた構造としても良い。また、電源制御用TFT47
07はEL駆動用TFT4704と同一構造とするか、
同一の活性層で直列させて形成するのが好ましい。
【0079】図7において、4801はソース信号線、
4802はスイッチング用TFT、4803はスイッチ
ング用TFT4802のゲート電極に接続されたゲート
信号線、4804はEL駆動用TFT、4805はコン
デンサ(省略することも可能)、4806は電源供給
線、、4807は消去用TFT、4808は消去用ゲー
ト信号線、4809はEL素子とする。消去用TFT4
807の動作については特願2000−359032号
を参照すると良い。
【0080】消去用TFT4807のドレインはEL駆
動用TFT4804のゲートに接続され、EL駆動用T
FT4804のゲート電圧を強制的に変化させることが
できるようになっている。なお、消去用TFT4807
はnチャネル型TFTとしてもpチャネル型TFTとし
ても良いが、オフ電流を小さくできるようにスイッチン
グ用TFT4802と同一構造とすることが好ましい。
【0081】本実施例は実施例1〜実施例3と自由に組
み合わせて実施することが可能である。
【0082】(実施例5)本実施例では、本発明のEL
表示装置において、同一基板上に画素部と、画素部の周
辺に設ける駆動回路のTFT(nチャネル型TFT及び
pチャネル型TFT)を同時に作製する方法について詳
細に図8〜図11を用いて説明する。
【0083】まず、本実施例ではコーニング社の#70
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板300を用いる。なお、基板
300としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【0084】次いで、基板300上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜301を形成する。本実施例では下地膜301として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜301の一層
目としては、プラズマCVD法を用い、SiH4、N
3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜301aを10〜200nm(好ましくは50〜10
0nm)形成する。本実施例では、膜厚50nmの酸化窒
化珪素膜301a(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。次いで、下地膜
301のニ層目としては、プラズマCVD法を用い、S
iH4、及びN2Oを反応ガスとして成膜される酸化窒化
珪素膜301bを50〜200nm(好ましくは100
〜150nm)の厚さに積層形成する。本実施例では、膜
厚100nmの酸化窒化珪素膜301b(組成比Si=
32%、O=59%、N=7%、H=2%)を形成し
た。
【0085】次いで、下地膜上に半導体層302〜30
5を形成する。半導体層302〜305は、非晶質構造
を有する半導体膜を公知の手段(スパッタ法、LPCV
D法、またはプラズマCVD法等)により成膜した後、
公知の結晶化処理(レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等)を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層302〜305の厚さは2
5〜80nm(好ましくは30〜60nm)の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くは珪素(シリコン)またはシリコンゲルマニウム(S
XGe1-X(X=0.0001〜0.02))合金など
で形成すると良い。本実施例では、プラズマCVD法を
用い、55nmの非晶質珪素膜を成膜した後、ニッケル
を含む溶液を非晶質珪素膜上に保持させた。この非晶質
珪素膜に脱水素化(500℃、1時間)を行った後、熱
結晶化(550℃、4時間)を行い、さらに結晶化を改
善するためのレーザーアニ―ル処理を行って結晶質珪素
膜を形成した。そして、この結晶質珪素膜をフォトリソ
グラフィ法を用いたパターニング処理によって、半導体
層302〜305を形成した。
【0086】また、半導体層302〜305を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
【0087】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやYAGレーザー、YVO4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し、半導体膜に照射する方法を用いると
良い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
300Hzとし、レーザーエネルギー密度を100〜4
00mJ/cm2(代表的には200〜300mJ/cm2)とする。
また、YAGレーザーを用いる場合にはその第2高調波
を用いパルス発振周波数30〜300kHzとし、レー
ザーエネルギー密度を300〜600mJ/cm2(代表的に
は350〜500mJ/cm2)とすると良い。そして幅10
0〜1000μm、例えば400μmで線状に集光した
レーザー光を基板全面に渡って照射し、この時の線状レ
ーザー光の重ね合わせ率(オーバーラップ率)を50〜
90%として行えばよい。
【0088】次いで、半導体層302〜305を覆うゲ
ート絶縁膜306を形成する。ゲート絶縁膜306はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
【0089】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
【0090】次いで、図8(A)に示すように、ゲート
絶縁膜306上に膜厚20〜100nmの第1の導電膜
307と、膜厚100〜400nmの第2の導電膜30
8とを積層形成する。本実施例では、膜厚30nmのT
aN膜からなる第1の導電膜307と、膜厚370nm
のW膜からなる第2の導電膜308を積層形成した。T
aN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%または9
9.99%)のターゲットを用いたスパッタ法で、さら
に成膜時に気相中からの不純物の混入がないように十分
配慮してW膜を形成することにより、抵抗率9〜20μ
Ωcmを実現することができた。
【0091】なお、本実施例では、第1の導電膜307
をTaN、第2の導電膜308をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、Ag、
Pd、Cuからなる合金を用いてもよい。また、第1の
導電膜をタンタル(Ta)膜で形成し、第2の導電膜を
W膜とする組み合わせ、第1の導電膜を窒化チタン(T
iN)膜で形成し、第2の導電膜をW膜とする組み合わ
せ、第1の導電膜を窒化タンタル(TaN)膜で形成
し、第2の導電膜をAl膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をCu膜とする組み合わせとしてもよい。
【0092】次に、図8(B)に示すようにフォトリソ
グラフィ法を用いてレジストからなるマスク309〜3
12を形成し、電極及び配線を形成するための第1のエ
ッチング処理を行う。第1のエッチング処理では第1及
び第2のエッチング条件で行う。本実施例では第1のエ
ッチング条件として、ICP(Inductively CoupledPla
sma:誘導結合型プラズマ)エッチング法を用い、エッ
チング用ガスにCF4とCl2とO2とを用い、それぞれ
のガス流量比を25/25/10(sccm)とし、1
Paの圧力でコイル型の電極に500WのRF(13.56MH
z)電力を投入してプラズマを生成してエッチングを行
った。ここでは、松下電器産業(株)製のICPを用い
たドライエッチング装置(Model E645−□IC
P)を用いた。基板側(試料ステージ)にも150Wの
RF(13.56MHz)電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第1のエッチング条件により
W膜をエッチングして第1の導電層の端部をテーパー形
状とする。第1のエッチング条件でのWに対するエッチ
ング速度は200.39nm/min、TaNに対する
エッチング速度は80.32nm/minであり、Ta
Nに対するWの選択比は約2.5である。また、この第
1のエッチング条件によって、Wのテーパー角は、約2
6°となる。
【0093】この後、図8(B)に示すようにレジスト
からなるマスク309〜312を除去せずに第2のエッ
チング条件に変え、エッチング用ガスにCF4とCl2
を用い、それぞれのガス流量比を30/30(scc
m)とし、1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成して約3
0秒程度のエッチングを行った。基板側(試料ステー
ジ)にも20WのRF(13.56MHz)電力を投入し、実質
的に負の自己バイアス電圧を印加する。CF4とCl2
混合した第2のエッチング条件ではW膜及びTaN膜と
も同程度にエッチングされる。第2のエッチング条件で
のWに対するエッチング速度は58.97nm/mi
n、TaNに対するエッチング速度は66.43nm/
minである。なお、ゲート絶縁膜上に残渣を残すこと
なくエッチングするためには、10〜20%程度の割合
でエッチング時間を増加させると良い。
【0094】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。こうし
て、第1のエッチング処理により第1の導電層と第2の
導電層から成る第1の形状の導電層314〜317(第
1の導電層314a〜317aと第2の導電層314b
〜317b)を形成する。319はゲート絶縁膜であ
り、第1の形状の導電層314〜317で覆われない領
域は20〜50nm程度エッチングされ薄くなった領域が
形成される。
【0095】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図8(B))ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1015atoms/cm2とし、加速電圧を60〜100
keVとして行う。本実施例ではドーズ量を1.5×1
15atoms/cm2とし、加速電圧を80keVとして行っ
た。n型を付与する不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用いる
が、ここではリン(P)を用いた。この場合、導電層3
14〜317がn型を付与する不純物元素に対するマス
クとなり、自己整合的に高濃度不純物領域320〜32
3が形成される。高濃度不純物領域320〜323には
1×1020〜1×1021atoms/cm 3の濃度範囲でn型を
付与する不純物元素を添加する。
【0096】次いで、図8(C)に示すようにレジスト
からなるマスクを除去せずに第2のエッチング処理を行
う。ここでは、エッチング用ガスにCF4とCl2とO2
とを用い、それぞれのガス流量比を20/20/20
(sccm)とし、1Paの圧力でコイル型の電極に50
0WのRF(13.56MHz)電力を投入してプラズマを生成
してエッチングを行った。基板側(試料ステージ)にも
20WのRF(13.56MHz)電力を投入し、実質的に負の
自己バイアス電圧を印加する。第2のエッチング処理で
のWに対するエッチング速度は124.62nm/mi
n、TaNに対するエッチング速度は20.67nm/
minであり、TaNに対するWの選択比は6.05で
ある。従って、W膜が選択的にエッチングされる。この
第2のエッチングによりWのテーパー角は70°となっ
た。この第2のエッチング処理により第2の導電層32
4b〜327bを形成する。一方、第1の導電層314
a〜317aは、ほとんどエッチングされず、第1の導
電層324a〜327aを形成する。
【0097】次いで、第2のドーピング処理を行う。ド
ーピングは第2の導電層324b〜327bを不純物元
素に対するマスクとして用い、第1の導電層のテーパー
部下方の半導体層に不純物元素が添加されるようにドー
ピングする。本実施例では、不純物元素としてP(リ
ン)を用い、ドーズ量1.5×1014、電流密度0.5
μA、加速電圧90keVにてプラズマドーピングを行
った。こうして、第1の導電層と重なる低濃度不純物領
域329〜332を自己整合的に形成する。この低濃度
不純物領域329〜332へ添加されたリン(P)の濃
度は、1×1017〜5×1018atoms/cm3であり、且
つ、第1の導電層のテーパー部の膜厚に従って緩やかな
濃度勾配を有している。なお、第1の導電層のテーパー
部と重なる半導体層において、第1の導電層のテーパー
部の端部から内側に向かって若干、不純物濃度が低くな
っているものの、ほぼ同程度の濃度である。また、高濃
度の不純物元素が添加された高濃度不純物領域333〜
336を形成する。
【0098】次いで、図9(B)に示すようにレジスト
からなるマスクを除去してからフォトリソグラフィー法
を用いて、第3のエッチング処理を行う。この第3のエ
ッチング処理では第1の導電層のテーパー部を部分的に
エッチングして、第2の導電層と重なる形状にするため
に行われる。ただし、第3のエッチングを行わない領域
には、図9(B)に示すようにレジストからなるマスク
338を形成する。
【0099】第3のエッチング処理におけるエッチング
条件は、エッチングガスとしてCl 2とSF6とを用い、
それぞれのガス流量比を10/50(sccm)として
第1及び第2のエッチングと同様にICPエッチング法
を用いて行う。なお、第3のエッチング処理でのTaN
に対するエッチング速度は、111.2nm/minであり、
ゲート絶縁膜に対するエッチング速度は、12.8nm/m
inである。
【0100】本実施例では、1.3Paの圧力でコイル
型の電極に500WのRF(13.56MHz)電力を投入して
プラズマを生成してエッチングを行った。基板側(試料
ステージ)にも10WのRF(13.56MHz)電力を投入
し、実質的に負の自己バイアス電圧を印加する。以上に
より、第1の導電層340a〜342aが形成される。
【0101】上記第3のエッチングによって、第1の導
電層340a〜342aと重ならない不純物領域(LD
D領域)343〜345が形成される。なお、不純物領
域(GOLD領域)346は、第1の導電層324aと
重なったままである。
【0102】また、第1の導電層324aと第2の導電
層324bとで形成された電極は、最終的に駆動回路の
nチャネル型TFTのゲート電極となり、また、第1の
導電層340aと第2の導電層340bとで形成された
電極は、最終的に駆動回路のpチャネル型TFTのゲー
ト電極となる。
【0103】同様に、第1の導電層341aと第2の導
電層341bとで形成された電極は、最終的に画素部の
nチャネル型TFTのゲート電極となり、第1の導電層
342aと第2の導電層342bとで形成された電極
は、最終的に画素部のpチャネル型TFTのゲート電極
となる。
【0104】このようにして、本実施例は、第1の導電
層340a〜342aと重ならない不純物領域(LDD
領域)343〜345と、第1の導電層324aと重な
る不純物領域(GOLD領域)346を同時に形成する
ことができ、TFT特性に応じた作り分けが可能とな
る。
【0105】次にゲート絶縁膜319をエッチング処理
する。ここでのエッチング処理は、エッチングガスにC
HF3を用い、反応性イオンエッチング法(RIE法)
を用いて行う。本実施例では、チャンバー圧力6.7P
a、RF電力800W、CHF3ガス流量35sccm
で第3のエッチング処理を行った。
【0106】これにより、高濃度不純物領域333〜3
36の一部は露呈し、絶縁膜356a〜356dが形成
される。
【0107】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク348、349を
形成して第3のドーピング処理を行う。この第3のドー
ピング処理により、pチャネル型TFTの活性層となる
半導体層に前記一導電型(n型)とは逆の導電型(p
型)を付与する不純物元素が添加された不純物領域35
0〜353を形成する。(図9(C))第1の導電層3
40aおよび342aを不純物元素に対するマスクとし
て用い、p型を付与する不純物元素を添加して自己整合
的に不純物領域を形成する。
【0108】本実施例では、不純物領域350〜353
はジボラン(B26)を用いたイオンドープ法で形成す
る。なお、この第3のドーピング処理の際には、nチャ
ネル型TFTを形成する半導体層はレジストからなるマ
スク348、349で覆われている。第1のドーピング
処理及び第2のドーピング処理によって、不純物領域3
50〜353にはそれぞれ異なる濃度でリンが添加され
ているが、そのいずれの領域においてもp型を付与する
不純物元素の濃度が2×1020〜2×1021atoms/cm3
となるようにドーピング処理することにより、pチャネ
ル型TFTのソース領域およびドレイン領域として機能
するために何ら問題は生じない。
【0109】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。
【0110】次いで、レジストからなるマスク348、
349を除去して第1の層間絶縁膜357を形成する。
この第1の層間絶縁膜357としては、プラズマCVD
法またはスパッタ法を用い、厚さを100〜200nm
として珪素を含む絶縁膜で形成する。本実施例では、プ
ラズマCVD法により膜厚150nmの酸化窒化珪素膜
を形成した。勿論、第1の層間絶縁膜357は酸化窒化
珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を単層または積層構造として用いても良い。
【0111】次いで、図10(A)に示すように、それ
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行う。この活性化工程はファーネスアニール炉
を用いる熱アニール法で行う。熱アニール法としては、
酸素濃度が1ppm以下、好ましくは0.1ppm以下
の窒素雰囲気中で400〜700℃、代表的には500
〜550℃で行えばよく、本実施例では550℃、4時
間の熱処理で活性化処理を行った。なお、熱アニール法
の他に、レーザーアニール法、またはラピッドサーマル
アニール法(RTA法)を適用することができる。
【0112】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域(334〜336、350、
351)にゲッタリングされ、主にチャネル形成領域と
なる半導体層中のニッケル濃度が低減される。このよう
にして作製したチャネル形成領域を有するTFTはオフ
電流値が下がり、結晶性が良いことから高い電界効果移
動度が得られ、良好な特性を達成することができる。
【0113】また、第1の層間絶縁膜を形成する前に活
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜(シリコンを主成分とする絶縁膜、例えば
窒化珪素膜)を形成した後で活性化処理を行うことが好
ましい。
【0114】その他、活性化処理を行った後でドーピン
グ処理を行い、第1の層間絶縁膜を形成させても良い。
【0115】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マにより励起された水素を用いる)を行っても良い。
【0116】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやYAGレーザー等のレーザー光を照射するこ
とが望ましい。
【0117】次いで、図10(B)に示すように第1の
層間絶縁膜357上に有機絶縁物材料から成る第2の層
間絶縁膜358を形成する。本実施例では膜厚1.6μ
mのアクリル樹脂膜を形成した。次いで、各不純物領域
333、335、350、351に達するコンタクトホ
ールを形成するためのパターニングを行う。
【0118】第2の層間絶縁膜358としては、珪素を
含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含
む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪
素を用いることができ、また有機樹脂としては、ポリイ
ミド、ポリアミド、アクリル、BCB(ベンゾシクロブ
テン)などを用いることができる。
【0119】本実施例では、プラズマCVD法により形
成された酸化窒化珪素膜を形成した。なお、酸化窒化珪
素膜の膜厚として好ましくは1〜5μm(さらに好まし
くは2〜4μm)とすればよい。酸化窒化珪素膜は、膜
自身に含まれる水分が少ないためにEL素子の劣化を抑
える上で有効である。
【0120】また、コンタクトホールの形成には、ドラ
イエッチングまたはウエットエッチングを用いることが
できるが、エッチング時における静電破壊の問題を考え
ると、ウエットエッチング法を用いるのが望ましい。
【0121】さらに、ここでのコンタクトホールの形成
において、第1層間絶縁膜及び第2層間絶縁膜を同時に
エッチングするため、コンタクトホールの形状を考える
と第2層間絶縁膜を形成する材料は、第1層間絶縁膜を
形成する材料よりもエッチング速度の速いものを用いる
のが好ましい。
【0122】そして、各不純物領域333、335、3
50、351とそれぞれ電気的に接続する配線359〜
366を形成する。そして、膜厚50nmのTi膜と、
膜厚500nmの合金膜(AlとTiとの合金膜)との
積層膜をパターニングして形成するが、他の導電膜を用
いても良い。
【0123】次いで、その上に透明導電膜を80〜12
0nmの厚さで形成し、パターニングすることによって透
明電極367を形成する。(図10(B))
【0124】なお、本実施例では、透明電極として酸化
インジウム・スズ(ITO)膜や酸化インジウムに2〜
20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を
用いる。
【0125】また、透明電極367は、ドレイン配線3
65と接して重ねて形成することによってEL駆動用T
FTのドレイン領域と電気的な接続が形成される。
【0126】次に、図11に示すように、珪素を含む絶
縁膜(本実施例では酸化珪素膜)を500[nm]の厚さに
形成し、透明電極367に対応する位置に開口部を形成
して、バンクとして機能する第3の層間絶縁膜368を
形成する。開口部を形成する際、ウエットエッチング法
を用いることで容易にテーパー形状の側壁とすることが
出来る。開口部の側壁が十分になだらかでないと段差に
起因するEL層の劣化が顕著な問題となってしまうた
め、注意が必要である。
【0127】なお、本実施例においては、第3の層間絶
縁膜として酸化珪素でなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、BCB
(ベンゾシクロブテン)といった有機樹脂膜を用いるこ
ともできる。
【0128】次に、図11で示すようにEL層369を
蒸着法により形成し、更に蒸着法により陰極(MgAg
電極)370および保護電極371を形成する。このと
きEL層369及び陰極370を形成するに先立って透
明電極367に対して熱処理を施し、水分を完全に除去
しておくことが望ましい。なお、本実施例ではEL素子
の陰極としてMgAg電極を用いるが、公知の他の材料
であっても良い。
【0129】なお、EL層369としては、公知の材料
を用いることができる。本実施例では正孔輸送層(Hole
transporting layer)及び発光層(Emitting layer)
でなる2層構造をEL層とするが、正孔注入層、電子注
入層若しくは電子輸送層のいずれかを設ける場合もあ
る。このように組み合わせは既に様々な例が報告されて
おり、そのいずれの構成を用いても構わない。
【0130】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに1,3,4−オキサ
ジアゾール誘導体のPBDを30〜40%分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン6を約1%添加している。
【0131】また、保護電極371でもEL層369を
水分や酸素から保護することは可能であるが、さらに好
ましくはパッシベーション膜372を設けると良い。本
実施例ではパッシベーション膜372として300nm
厚の窒化珪素膜を設ける。このパッシベーション膜も保
護電極371の後に大気解放しないで連続的に形成して
も構わない。
【0132】また、保護電極371は陰極370の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
EL層369、陰極370は非常に水分に弱いので、保
護電極371までを大気解放しないで連続的に形成し、
外気からEL層を保護することが望ましい。
【0133】なお、EL層369の膜厚は10〜400
[nm](典型的には60〜150[nm])、陰極370の厚
さは80〜200[nm](典型的には100〜150[n
m])とすれば良い。
【0134】こうして図11に示すような構造のEL表
示装置が完成する。なお、本実施例におけるEL表示装
置の作成工程においては、回路の構成および工程の関係
上、ゲート電極を形成している材料であるTa、Wによ
ってソース信号線を形成し、ソース、ドレイン電極を形
成している配線材料であるAlによってゲート信号線を
形成しているが、異なる材料を用いても良い。
【0135】また、nチャネル型TFT501及びpチ
ャネル型TFT502を有する駆動回路506と、スイ
ッチング用TFT503及びEL駆動用TFT504を
有する画素部507を同一基板上に形成することができ
る。
【0136】駆動回路506のnチャネル型TFT50
1はチャネル形成領域380、ゲート電極の一部を構成
する第1の導電層324aと重なる低濃度不純物領域3
29(GOLD領域)とソース領域またはドレイン領域
として機能する高濃度不純物領域333を有している。
pチャネル型TFT502にはチャネル形成領域37
3、ゲート電極の一部を構成する第1の導電層340a
と重ならない不純物領域352、ソース領域またはドレ
イン領域として機能する不純物領域350を有してい
る。
【0137】画素部507のスイッチング用TFT50
3にはチャネル形成領域374、ゲート電極を形成する
第1の導電層341aと重ならず、ゲート電極の外側に
形成される低濃度不純物領域344(LDD領域)とソ
ース領域またはドレイン領域として機能する高濃度不純
物領域335を有している。
【0138】画素部507のEL駆動用TFT504に
はチャネル形成領域375、ゲート電極の一部を構成す
る第1の導電層327aと重ならない不純物領域35
3、ソース領域またはドレイン領域として機能する高濃
度不純物領域351を有している。
【0139】(実施例6)本実施例では、本発明を用い
てEL表示装置を作製した例について、図16、図17
を用いて説明する。
【0140】図16(A)は本発明のEL表示装置のT
FT基板の上面図を示している。なお本明細書において
TFT基板とは、画素部が設けられている基板を意味す
る。
【0141】基板4001上に、画素部4002と、ソ
ース信号線駆動回路4003と、第1のゲート信号線駆
動回路4004aと、第2のゲート信号線駆動回路40
04bとが設けられている。なお本発明においてソース
信号線駆動回路とゲート信号線駆動回路の数は図16
(A)に示した数に限定されない。ソース信号線駆動回
路とゲート信号線駆動回路の数は、設計者が適宜設定す
ることが可能である。また、本実施例ではソース信号線
駆動回路とゲート信号線駆動回路とをTFT基板上に設
けているが、本発明はこの構成に限定されない。TFT
基板とは別の基板上に設けたソース信号線駆動回路とゲ
ート信号線駆動回路とを、FPC、TAB等の外部接続
端子により画素部と電気的に接続するようにしても良
い。
【0142】4005aは画素部4002に設けられた
電源供給線(図示せず)に接続された引き回し配線であ
る。4005bは第1及び第2のゲート信号線駆動回路
4004a、4004bに接続されたゲート用引き回し
配線である。また4005cはソース信号線駆動回路4
003に接続されたソース用引き回し配線である。
【0143】ゲート用引き回し配線4005bと、ソー
ス用引き回し配線4005cとは、基板4001の外部
に設けられたIC等に、FPC4006を介して接続さ
れている。また引き回し配線4005aは、基板400
1の外部に設けられた電源にFPC4006を介して接
続されている。
【0144】引き回し配線4005aの拡大図を図16
(B)に示す。4100はR用引き回し配線、4101
はG用引き回し配線、4102はB用引き回し配線であ
る。
【0145】R用EL素子のEL層の電流密度と、G用
EL素子のEL層の電流密度と、B用EL素子のEL層
の電流密度の比が1.15:1.29:1とすると、本
発明ではR用引き回し配線4100の幅Wrと、G用引
き回し配線4101の幅Wgと、B用引き回し配線41
02の幅Wbは、Wg>Wr>Wbであることが重要で
ある。実施の形態において示した式3より、より好まし
くはWr:Wg:Wb≒1.15:1.29:1である
ことが望ましい。
【0146】本発明の上記構成によって、白表示の画素
の数に関わりなく、R、G、Bの各画素の発光輝度のバ
ランスを整えることが可能になる。
【0147】図17(A)は、図16(A)に示したT
FT基板をシーリング材によって封止することによって
形成されたEL表示装置の上面図であり、図17(B)
は、図17(A)のA−A’における断面図、図17
(C)は図17(A)のB−B’における断面図であ
る。なお図16において既に示したものは、同じ符号を
用いて示す。
【0148】基板4001上に設けられた画素部400
2と、ソース信号線駆動回路4003と、第1及び第2
のゲート信号線駆動回路4004a、bとを囲むように
して、シール材4009が設けられている。また画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとの上に
シーリング材4008が設けられている。よって画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとは、基
板4001とシール材4009とシーリング材4008
とによって、充填材4210で密封されている。
【0149】また基板4001上に設けられた画素部4
002と、ソース信号線駆動回路4003と、第1及び
第2のゲート信号線駆動回路4004a、bとは、複数
のTFTを有している。図17(B)では代表的に、下
地膜4010上に形成された、ソース信号線駆動回路4
003に含まれる駆動TFT(但し、ここではnチャネ
ル型TFTとpチャネル型TFTを図示する)4201
及び画素部4002に含まれるEL駆動用TFT(EL
素子に流れる電流を制御するTFT)4202を図示し
た。
【0150】本実施例では、駆動TFT4201には公
知の方法で作製されたpチャネル型TFTまたはnチャ
ネル型TFTが用いられ、EL駆動用TFT4202に
は公知の方法で作製されたpチャネル型TFTが用いら
れる。また、画素部4002にはEL駆動用TFT42
02のゲートに接続された保持容量(図示せず)が設け
られる。
【0151】駆動TFT4201及びEL駆動用TFT
4202上には層間絶縁膜(平坦化膜)4301が形成
され、その上にEL駆動用TFT4202のドレインと
電気的に接続する画素電極(陽極)4203が形成され
る。画素電極4203としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と
の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを
用いることができる。また、前記透明導電膜にガリウム
を添加したものを用いても良い。
【0152】そして、画素電極4203の上には絶縁膜
4302が形成され、絶縁膜4302は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上にはEL(エレクトロルミネ
ッセンス)層4204が形成される。EL層4204は
公知の有機EL材料または無機EL材料を用いることが
できる。また、有機EL材料には低分子系(モノマー
系)材料と高分子系(ポリマー系)材料があるがどちら
を用いても良い。
【0153】EL層4204の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、EL層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。
【0154】EL層4204の上には遮光性を有する導
電膜(代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜)か
らなる陰極4205が形成される。また、陰極4205
とEL層4204の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、EL層4204を
窒素または希ガス雰囲気で形成し、酸素や水分に触れさ
せないまま陰極4205を形成するといった工夫が必要
である。本実施例ではマルチチャンバー方式(クラスタ
ーツール方式)の成膜装置を用いることで上述のような
成膜を可能とする。そして陰極4205は所定の電圧が
与えられている。
【0155】以上のようにして、画素電極(陽極)42
03、EL層4204及び陰極4205からなるEL素
子4303が形成される。そしてEL素子4303を覆
うように、絶縁膜4302上に保護膜4303が形成さ
れている。保護膜4303は、EL素子4303に酸素
や水分等が入り込むのを防ぐのに効果的である。
【0156】4005aは電源供給線に接続された引き
回し配線であり、EL駆動用TFT4202のソース領
域に電気的に接続されている。引き回し配線4005a
はシール材4009と基板4001との間を通り、異方
導電性フィルム4300を介してFPC4006が有す
るFPC用配線4301に電気的に接続される。
【0157】シーリング材4008としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を
用いることができる。プラスチック材としては、FRP
(Fiberglass−Reinforced Pl
astics)板、PVF(ポリビニルフルオライド)
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【0158】但し、EL素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【0159】また、充填材4210としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、PVB(ポリビニルブチラル)またはE
VA(エチレンビニルアセテート)を用いることができ
る。本実施例では充填材として窒素を用いた。
【0160】また充填材4210を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材4008の基板400
1側の面に凹部4007を設けて吸湿性物質または酸素
を吸着しうる物質4207を配置する。そして、吸湿性
物質または酸素を吸着しうる物質4207が飛び散らな
いように、凹部カバー材4208によって吸湿性物質ま
たは酸素を吸着しうる物質4207は凹部4007に保
持されている。なお凹部カバー材4208は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質4207は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
4207を設けることで、EL素子4303の劣化を抑
制できる。
【0161】図17(C)に示すように、画素電極42
03が形成されると同時に、引き回し配線4005a上
に接するように導電性膜4203aが形成される。
【0162】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4301とが、導電性フィラー4300aによって電気
的に接続される。
【0163】本実施例は、実施例1〜実施例5と自由に
組み合わせて実施することが可能である。 (実施例7)本実施例では、基板上にTFTとEL素子
とをシーリング材で封止した後、基板を付けかえる例に
ついて、図18を用いて説明する。なお、図18に示し
たのは画素部における作製工程を示す断面図である。
【0164】図18(A)において、3101は素子が
形成される基板(以下、素子形成基板という)であり、
その上には非晶質シリコン膜からなる剥離層3102が
100〜500nm(本実施例では300nm)の厚さ
に形成される。本実施例では素子形成基板3101とし
てガラス基板を用いるが、石英基板、シリコン基板、金
属基板(SUS基板)もしくはセラミックス基板を用い
ても構わない。
【0165】また、剥離層3102の成膜は減圧熱CV
D法、プラズマCVD法、スパッタ法もしくは蒸着法を
用いれば良い。剥離層3102の上には酸化シリコン膜
からなる絶縁膜3103が200nmの厚さに形成され
る。絶縁膜3103の形成は減圧熱CVD法、プラズマ
CVD法、スパッタ法もしくは蒸着法を用いれば良い。
【0166】また、絶縁膜3103の上には画素部のス
イッチング用TFT3104及びEL駆動用TFT31
05が形成されている。なお本実施例では、スイッチン
グ用TFT3104がnチャネル型TFTでEL駆動用
TFT3105がpチャネル型TFTである例を示した
が、本実施例はこの構成に限定されない。スイッチング
用TFT3104とEL駆動用TFT3105はpチャ
ネル型TFTとnチャネル型TFTのどちらでも良い。
【0167】また本実施例では、スイッチング用TFT
3104がダブルゲート構造になっているが、スイッチ
ング用TFTはこの構造に限定されず、シングルゲート
構造またはその他のマルチゲート構造であっても良い。
本実施例のようにダブルゲート構造とすることで、二つ
のチャネル形成領域が直列に接続された構造となり、オ
フ電流値(TFTがオフされた時に流れる電流)を効果
的に抑制することができる。
【0168】スイッチング用TFT3104及びEL駆
動用TFT3105上に、第1層間絶縁膜3107が形
成されている。第1層間絶縁膜3107は後に形成され
る画素電極3106が平坦化するように、スイッチング
用TFT3104及びEL駆動用TFT3105を覆っ
て形成される
【0169】また、EL駆動用TFT3105のドレイ
ン領域に電気的に接続するように、画素電極3106が
形成される。本実施例において画素電極3106は、透
明導電膜(代表的には酸化インジウムと酸化スズとの化
合物膜)を100nmの厚さに形成し、パターニングに
より形成される。画素電極3106はEL素子の陽極と
して機能する。
【0170】画素電極3106を形成した後、酸化シリ
コン膜からなる第2層間絶縁膜3114が300nmの
厚さに形成される。そして、開口部3108を形成し、
70nm厚のEL層3109及び300nm厚の陰極3
110を蒸着法により形成する。本実施例ではEL層3
109として20nm厚の正孔注入層及び50nm厚の
発光層を積層した構造を用いる。勿論、発光層に正孔注
入層、正孔輸送層、電子輸送層もしくは電子注入を組み
合わせた公知の他の構造を用いても良い。
【0171】以上のようにして、画素電極(陽極)31
06、EL層3109及び陰極3110からなるEL素
子3111が形成される。本実施例ではこのEL素子3
111が発光素子として機能する。
【0172】次に、第1接着剤3112により素子を固
定するための基板(以下、シーリング材という)311
3を貼り合わせる。本実施例ではシーリング材3113
として可撓性のプラスチックフィルムを用いるが、ガラ
ス基板、石英基板、プラスチック基板、シリコン基板も
しくはセラミックス基板を用いても良い。また、第1接
着剤3112としては、後に剥離層3102を除去する
際に選択比のとれる材料を用いる必要がある。
【0173】代表的には樹脂からなる絶縁膜を用いるこ
とができ、本実施例ではポリイミドを用いるが、アクリ
ル、ポリアミドもしくはエポキシ樹脂を用いても良い。
なお、EL素子から見て観測者側(発光装置の使用者
側)に位置する場合は、光を透過する材料であることが
必要である。
【0174】第1接着剤3112により、EL素子を完
全に大気から遮断することができる。これにより酸化に
よる有機EL材料の劣化をほぼ完全に抑制することがで
き、EL素子の信頼性を大幅に向上させることができ
る。
【0175】次に、図18(B)に示すように、剥離層
3102を除去し、素子形成基板3101と絶縁膜31
03とを剥離する。本実施例ではフッ化ハロゲンを含む
ガス中に剥離層3102を晒し、剥離を行う。本実施例
ではフッ化ハロゲンとして三フッ化塩素(ClF3)を
用い、希釈ガスとして窒素を用いる。希釈ガスとして
は、アルゴン、ヘリウムもしくはネオンを用いても良
い。流量は共に500sccm(8.35×10-63
/s)とし、反応圧力は1〜10Torr(1.3×1
2〜1.3×103Pa)とすれば良い。また、処理温
度は室温(典型的には20〜27℃)で良い。
【0176】この場合、シリコン膜はエッチングされる
が、プラスチックフィルム、ガラス基板、ポリイミド
膜、酸化シリコン膜はエッチングされない。即ち、三フ
ッ化塩素ガスに晒すことで剥離層3102が選択的にエ
ッチングされ、最終的には完全に除去される。なお、同
じくシリコン膜で形成されているスイッチング用TFT
3104及びEL駆動用TFT3105の活性層は第1
層間絶縁膜3107に覆われているため三フッ化塩素ガ
スに晒されることがなく、エッチングされることはな
い。
【0177】本実施例の場合、剥離層3102は露呈し
た端部から徐々にエッチングされていき、完全に除去さ
れた時点で素子形成基板3101と絶縁膜3103が分
離される。このとき、TFT及びEL素子は薄膜を積層
して形成されているが、シーリング材3113に移され
た形で残る。
【0178】なお、ここでは剥離層3102が端部から
エッチングされていくことになるが、素子形成基板31
01が大きくなると完全に除去されるまでの時間が長く
なり好ましいものではない。従って、エッチングで除去
する場合は素子形成基板3101が対角3インチ以下
(好ましくは対角1インチ以下)の場合に実施すること
が望ましい。
【0179】なお本実施例では剥離層3102を三フッ
化塩素ガス雰囲気下においてエッチングすることで除去
したが、本実施例はこの構成に限定されない。素子形成
基板3101側から剥離層3102にレーザー光を照射
し、剥離層3102を気化させることで素子形成基板3
101を剥離するようにしても良い。この場合、レーザ
ー光が素子形成基板3101を通過するように、レーザ
ー光の種類と素子形成基板3101の材質とを適宜選択
する必要がある。例えば素子形成基板3101に石英基
板を用いるならば、YAGレーザー(基本波(1064
nm)、第2高調波(532nm)、第3高調波(35
5nm)、第4高調波(266nm))あるいはエキシ
マレーザー(波長308nm)を用い、線状ビームを形
成し、石英基板を通過させれば良い。なお、エキシマレ
ーザーはガラス基板を通過しない。したがって、素子形
成基板3101としてガラス基板を用いるのであれば、
YAGレーザーの基本波、第2高調波、第3高調波を用
い、好ましくは第2高調波(波長532nm)を用いて
線状ビームを形成し、ガラス基板を通過させれば良い。
【0180】またレーザー光を用いて剥離を行う場合、
剥離層3102として照射するレーザー光で気化するも
のを用いる。
【0181】また、レーザー光を用いる方法のほかに、
剥離層3102を溶液によって溶解させることで素子形
成基板3101を剥離するようにしても良い。この場
合、剥離層3102だけが選択的に溶解するような溶液
を用いることが好ましい。
【0182】こうしてシーリング材3113にTFT及
びEL素子を移したら、図18(C)に示すように、第
2接着剤3114を形成し、第2素子形成基板3115
を貼り合わせる。第2接着剤3114としては樹脂から
なる絶縁膜(代表的にはポリイミド、アクリル、ポリア
ミドもしくはエポキシ樹脂)を用いても良いし、無機絶
縁膜(代表的には酸化シリコン膜)を用いても良い。な
お、EL素子から見て観測者側に位置する場合は、光を
透過する材料であることが必要である。
【0183】こうして素子形成基板3101から第2素
子形成基板3115へとTFT及びEL素子が移され
る。その結果、シーリング材3113、と第2素子形成
基板3115によって挟まれたEL表示装置を得ること
ができる。ここでシーリング材3113と第2素子形成
基板3115を同一材料とすると熱膨張係数が等しくな
るので、温度変化による応力歪みの影響を受けにくくす
ることができる。
【0184】本実施例により作製されたEL表示装置
は、シーリング材3113と第2素子形成基板3115
の材料を、TFTのプロセス時における耐熱性に左右さ
れることなく選択することができる。例えばシーリング
材3113と第2素子形成基板3115としてプラスチ
ック基板を用いることができ、フレキシブルなEL表示
装置を作成することも可能である。
【0185】なお本実施例は、実施例1〜6に示した構
成と、自由に組み合わせて実施することが可能である。
【0186】(実施例8)本実施例では、EL表示装置
の表面全体またはEL表示装置の端部に、DLC膜を形
成する例について説明する。
【0187】図19(A)は表面全体にDLC膜を形成
したEL表示装置の断面図である。基板3201上にス
イッチング用TFT3205と、EL駆動用TFT32
04とが形成されている。3203はEL素子であり、
EL駆動用TFT3204によってEL素子3203に
流れる電流が制御される。
【0188】スイッチング用TFT3205、EL駆動
用TFT3204及びEL素子3203はシーリング材
3202とシール材3208によって密封されており、
外気から遮断されている。3209は引き回し配線であ
り、シール材3208と基板3201との間を通って、
EL素子3203が密封された空間の外に露出してい
る。
【0189】3210はDLC膜であり、EL素子32
03が密封された空間の外に露出している引き回し配線
3209の一部を除いて、EL表示装置全体を覆ってい
る。
【0190】なお本実施例においてDLC膜の成膜は、
ECRプラズマCVD法、RFプラズマCVD法、μ波
プラズマCVD法もしくはスパッタ法を用いれば良い。
DLC膜の特徴としては、1550cm-1くらいに非対
称のピークを有し、1300cm-1ぐらいに肩を持つラ
マンスペクトル分布を有する。また微小硬度計で測定し
た時に15〜25GPaの硬度を示すという特徴をも
つ。このような炭素膜は基板の表面を保護する特徴を有
する。特にプラスチック基板の場合、傷がつきやすいこ
とから、図19(A)のように表面をDLC膜で覆うこ
とは傷を防ぐのに有効である。
【0191】またDLC膜は、酸素および水の進入を防
ぐのに有効である。よって本実施例のようにシール材3
208を覆うようにDLC膜3210を形成することに
よって、外部からの水分や酸素等の、EL層の劣化を促
す物質が、EL素子3203が密封されている空間に進
入するのを防ぐことができる。
【0192】なお、DLC膜3210を形成する際に、
EL素子3203が密封された空間の外に露出している
引き回し配線3209の一部を、レジストマスク等で覆
うようにし、DLC膜3210形成後該レジストマスク
を除去する。DLC膜3210に覆われていない引き回
し配線3209の一部は、異方性導電膜3213によっ
て、FPC3211に設けられたFPC用配線3211
に接続される。
【0193】図19(B)は、EL表示装置の端部にD
LC膜を形成した場合の、EL表示装置の断面図であ
る。基板3301上にスイッチング用TFT3305
と、EL駆動用TFT3304とが形成されている。3
303はEL素子であり、EL駆動用TFT3304に
よってEL素子3303に流れる電流が制御される。
【0194】スイッチング用TFT3305、EL駆動
用TFT3304及びEL素子3303はシーリング材
3302とシール材3308によって密封されており、
外気から遮断されている。3309は引き回し配線であ
り、シール材3308と基板3301との間を通って、
EL素子3303が密封された空間の外に露出してい
る。
【0195】3310はDLC膜であり、EL素子33
03が密封された空間の外に露出している引き回し配線
3309の一部を除いて、シーリング材3302の一部
と、基板3301の一部と、シール材3308とを覆っ
て形成されている。
【0196】DLC膜3310は、酸素および水の進入
を防ぐのに有効である。よって本実施例のようにシール
材3308を覆うようにDLC膜3310を形成するこ
とによって、外部からの水分や酸素等の、EL層の劣化
を促す物質が、EL素子3303が密封されている空間
に進入するのを防ぐことができる。
【0197】図19(B)で示したEL表示装置は、E
L表示装置の端部(シール材を含む部分)にのみDLC
膜3310を形成しているので、DLC膜3310の成
膜が容易である。
【0198】なお、DLC膜3310を形成する際に、
EL素子3303が密封された空間の外に露出している
引き回し配線3309の一部を、レジストマスク等で覆
うようにし、DLC膜3310形成後該レジストマスク
を除去する。DLC膜3310に覆われていない引き回
し配線3309の一部は、異方性導電膜3313によっ
て、FPC3311に設けられたFPC用配線3311
に接続される。
【0199】なお本実施例は、実施例1〜7に示した構
成と、自由に組み合わせて実施することが可能である。
【0200】(実施例9)本発明を実施して形成された
EL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広
い。従って、様々な電子機器の表示部に用いることがで
きる。例えば、TV放送等を大画面で鑑賞するには対角
30インチ以上(典型的には40インチ以上)のELデ
ィスプレイ(EL表示装置を筐体に組み込んだ電子機
器)の表示部として本発明のEL表示装置を用いるとよ
い。
【0201】なお、EL表示装置には、パソコン用ディ
スプレイ、TV放送受信用ディスプレイ、広告表示用デ
ィスプレイ等の全ての情報表示用ディスプレイが含まれ
る。また、その他にも様々な電子機器の表示部として本
発明のEL表示装置を用いることができる。
【0202】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはDigital Versatile Disc(D
VD)等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、EL表示装置を用いることが望ま
しい。それら電子機器の具体例を図12、図13に示
す。
【0203】図12(A)はELディスプレイであり、
筐体2001、支持台2002、表示部2003等を含
む。本発明のEL表示装置は表示部2003に用いるこ
とができる。EL表示装置は自発光型であるためバック
ライトが必要なく、液晶表示装置よりも薄い表示部とす
ることができる。
【0204】図12(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置は表示部2102に
用いることができる。
【0205】図12(C)は頭部取り付け型の発光装置
の一部(右片側)であり、本体2201、信号ケーブル
2202、頭部固定バンド2203、スクリーン部22
04、光学系2205、表示部2206等を含む。本発
明のEL表示装置は表示部2206に用いることができ
る。
【0206】図12(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(DVD等)2302、操作スイッチ23
03、表示部(a)2304、表示部(b)2305等
を含む。表示部(a)2304は主として画像情報を表
示し、表示部(b)2305は主として文字情報を表示
するが、本発明のEL表示装置はこれら表示部(a)、
(b)2304、2305に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。
【0207】図12(E)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体240
1、表示部2402、アーム部2403を含む。本発明
のEL表示装置は表示部2402に用いることができ
る。
【0208】図12(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示部2503、
キーボード2504等を含む。本発明のEL表示装置は
表示部2503に用いることができる。
【0209】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【0210】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、EL表示装置は動画表示に好まし
い。
【0211】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話や音響再生装置のような文字情報を主
とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように
駆動することが望ましい。
【0212】図13(A)は携帯電話であり、本体26
01、音声出力部2602、音声入力部2603、表示
部2604、操作スイッチ2605、アンテナ2606
を含む。本発明のEL表示装置は表示部2604に用い
ることができる。なお、表示部2604は黒色の背景に
白色の文字を表示することで携帯電話の消費電力を抑え
ることができる。
【0213】また、図13(B)は音響再生装置、具体
的にはカーオーディオであり、本体2701、表示部2
702、操作スイッチ2703、2704を含む。本発
明のEL表示装置は表示部2702に用いることができ
る。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表
示部2702は黒色の背景に白色の文字を表示すること
で消費電力を抑えられる。これは携帯型の音響再生装置
において特に有効である。
【0214】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜8に示した
いずれの構成のEL表示装置を用いても良い。
【0215】
【発明の効果】
【0216】本発明の構成によって、白表示の画素の数
に関わりなく、R、G、Bの各画素の発光輝度のバラン
スを整えることが可能になる。
【0217】また本発明では、EL素子に大きい電圧が
かかる画素は、入力するビデオ信号の振幅を大きくして
も良い。上記構成によって、電源供給線の電圧を高くし
た際に、EL駆動用TFTのオフ電流が増加するのを防
ぐことができる。
【0218】また同時に、電流の絶対値が大きい電源供
給線に接続されている画素のEL駆動用TFTのチャネ
ル幅(W)をより大きくしても良い。本発明は上記構成
により、電源供給線を流れる電流の絶対値が大きくなる
ことによってEL駆動用TFTが制御する電流の量が増
えても、EL駆動用TFTの劣化を抑えることができ
る。そしてなおかつ、EL素子に印加される電圧の値に
よって、そのEL素子の発光輝度を調節することが可能
になり、赤色、青色、緑色の発光輝度のバランスが良
い、色鮮やかな画像を表示することが可能になる。
【図面の簡単な説明】
【図1】 本発明のEL表示装置の構成を示す図。
【図2】 EL表示装置の画素構成を示す図。
【図3】 本発明のEL表示装置のソース信号線駆動
回路のブロック図。
【図4】 レベルシフタ回路の等価回路図。
【図5】 TFTの上面図及び断面図。
【図6】 EL表示装置の画素の回路図。
【図7】 EL表示装置の画素の回路図。
【図8】 EL表示装置の作製工程を示す図。
【図9】 EL表示装置の作製工程を示す図。
【図10】 EL表示装置の作製工程を示す図。
【図11】 EL表示装置の作製工程を示す図。
【図12】 電子機器の具体例を示す図。
【図13】 電子機器の具体例を示す図。
【図14】 従来のEL表示装置の構成を示す図。
【図15】 有機EL材料の電圧−輝度特性を示す図。
【図16】 本発明のEL表示装置のTFT基板の上
面図。
【図17】 本発明のEL表示装置の概観図及び断面
図。
【図18】 本発明のEL表示装置の作成工程を示す
図。
【図19】 DLC膜を用いた本発明のEL表示装置
の断面図。
【符号の説明】
101 画素部 102 ソース信号線駆動回路 103 ゲート信号線駆動回路 104 電源供給線 105 引き出し端子 106 画素 107 引き回し配線 107r R用引き回し配線 107g G用引き回し配線 107b B用引き回し配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/12 H05B 33/12 B 33/14 33/14 A // G09G 3/20 621 G09G 3/20 621M 642 642L 3/30 3/30 K (72)発明者 納 光明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 3K007 AB04 AB17 BA06 BB01 BB04 BB05 BB07 CA01 CB01 CC00 DA01 DB03 EA01 EB00 GA04 5C080 AA06 BB05 CC03 DD05 EE30 FF11 GG07 GG08 JJ02 JJ03 JJ06 KK02 KK07 KK43 5C094 AA04 AA07 AA08 AA21 AA48 AA55 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB02 DB04 DB10 EA04 EA05 EA07 EB02 FA01 FB12 FB14 FB15 GA10 HA08 HA10

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】複数のEL素子と、複数の電源供給線と、
    複数の引き回し配線と、外部接続端子とを有する表示装
    置であって、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記複数の電源供給線は、前記複数のEL素子が有する
    画素電極に電気的に接続されており、 前記複数のEL素子を駆動させるときに前記複数の電源
    供給線を流れる電流の絶対値が大きいほど、前記複数の
    電源供給線にそれぞれ接続されている前記複数の引き回
    し配線の幅が大きいことを特徴とする表示装置。
  2. 【請求項2】請求項1において、前記複数のEL素子を
    駆動させるときに前記複数の電源供給線を流れる電流の
    絶対値が大きいほど、前記複数の電源供給線の幅が大き
    いことを特徴とする表示装置。
  3. 【請求項3】複数の画素と、複数の電源供給線と、複数
    の引き回し配線と、外部接続端子とを有する表示装置で
    あって、 前記複数の画素は、前記複数の電源供給線のいずれか1
    つと、EL素子と、スイッチング用TFTと、EL駆動
    用TFTとを有しており、 前記スイッチング用TFTは前記EL駆動用TFTのス
    イッチングを制御しており、 前記EL駆動用TFTによって、前記複数の電源供給線
    のいずれか1つの電位が、前記EL素子が有する画素電
    極に与えられ、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記EL素子を駆動させるときに前記複数の電源供給線
    を流れる電流の絶対値が大きいほど、前記複数の電源供
    給線にそれぞれ接続されている前記複数の引き回し配線
    の幅が大きいことを特徴とする表示装置。
  4. 【請求項4】請求項3において、前記EL素子を駆動さ
    せるときに前記複数の電源供給線を流れる電流の絶対値
    が大きいほど、前記EL駆動用TFTが有するチャネル
    形成領域のチャネル幅が大きいことを特徴とする表示装
    置。
  5. 【請求項5】請求項3または請求項4において、前記E
    L素子を駆動させるときに前記複数の電源供給線を流れ
    る電流の絶対値が大きいほど、前記EL駆動用TFTが
    有するLDD領域の長さが長いことを特徴とする表示装
    置。
  6. 【請求項6】請求項3乃至請求項5のいずれか1項にお
    いて、前記EL素子を駆動させるときに前記複数の電源
    供給線を流れる電流の絶対値が大きいほど、前記複数の
    電源供給線の幅が大きいことを特徴とする表示装置。
  7. 【請求項7】複数のEL素子と、複数の電源供給線と、
    複数の引き回し配線と、外部接続端子とを有する表示装
    置であって、 前記複数のEL素子は画素電極と、対向電極と、前記画
    素電極と前記対向電極の間に設けられたEL層とをそれ
    ぞれ有し、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記複数の電源供給線は、前記複数のEL素子がそれぞ
    れ有する前記画素電極に電気的に接続されており、 前記複数のEL素子を駆動させるときにおける、前記複
    数のEL素子がそれぞれ有する前記EL層の電流密度が
    大きいほど、前記複数の電源供給線にそれぞれ接続され
    ている前記複数の引き回し配線の幅が大きいことを特徴
    とする表示装置。
  8. 【請求項8】請求項7において、前記複数のEL素子を
    駆動させるときにおける、前記複数のEL素子がそれぞ
    れ有する前記EL層の電流密度が大きいほど、前記複数
    の電源供給線の幅が大きいことを特徴とする表示装置。
  9. 【請求項9】複数の画素と、複数の電源供給線と、複数
    の引き回し配線と、外部接続端子とを有する表示装置で
    あって、 前記複数の画素は、前記複数の電源供給線のいずれか1
    つと、EL素子と、スイッチング用TFTと、EL駆動
    用TFTとを有しており、 前記EL素子は画素電極と、対向電極と、前記画素電極
    と前記対向電極の間に設けられたEL層とを有してお
    り、 前記スイッチング用TFTは前記EL駆動用TFTのス
    イッチングを制御しており、 前記EL駆動用TFTによって、前記複数の電源供給線
    のいずれか1つの電位が、前記EL素子が有する画素電
    極に与えられ、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記EL素子を駆動させるときにおける、前記EL素子
    が有する前記EL層の電流密度が大きいほど、前記複数
    の電源供給線にそれぞれ接続されている前記複数の引き
    回し配線の幅が大きいことを特徴とする表示装置。
  10. 【請求項10】請求項9において、前記EL素子を駆動
    させるときにおける、前記EL素子が有する前記EL層
    の電流密度が大きいほど、前記EL駆動用TFTが有す
    るチャネル形成領域のチャネル幅が大きいことを特徴と
    する表示装置。
  11. 【請求項11】請求項9または請求項10において、前
    記EL素子を駆動させるときにおける、前記EL素子が
    有する前記EL層の電流密度が大きいほど、前記EL駆
    動用TFTが有するLDD領域の長さが長いことを特徴
    とする表示装置。
  12. 【請求項12】請求項9乃至請求項11のいずれか1項
    において、前記EL素子を駆動させるときにおける、前
    記EL素子が有する前記EL層の電流密度が大きいほ
    ど、前記複数の電源供給線の幅が大きいことを特徴とす
    る表示装置。
  13. 【請求項13】複数の画素と、複数の電源供給線と、複
    数の引き回し配線と、外部接続端子とを有する表示装置
    であって、 前記複数の画素は、前記複数の電源供給線のいずれか1
    つと、EL素子と、スイッチング用TFTと、EL駆動
    用TFTとを有しており、 前記スイッチング用TFTを介して前記EL駆動用TF
    Tのゲート電極にビデオ信号が入力されており、 前記EL駆動用TFTによって、前記複数の電源供給線
    のいずれか1つの電位が、前記EL素子が有する画素電
    極に与えられ、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記EL素子を駆動させるときに前記複数の電源供給線
    を流れる電流の絶対値が大きいほど、前記複数の電源供
    給線にそれぞれ接続されている前記複数の引き回し配線
    の幅が大きくなっており、 前記EL素子を駆動させるときに前記複数の電源供給線
    を流れる電流の絶対値が大きい画素ほど、前記EL駆動
    用TFTのゲート電極に入力されるビデオ信号の振幅が
    大きいことを特徴とする表示装置。
  14. 【請求項14】請求項13において、前記EL素子を駆
    動させるときに前記複数の電源供給線を流れる電流の絶
    対値が大きいほど、前記EL駆動用TFTが有するチャ
    ネル形成領域のチャネル幅が大きいことを特徴とする表
    示装置。
  15. 【請求項15】請求項13または請求項14において、
    前記EL素子を駆動させるときに前記複数の電源供給線
    を流れる電流の絶対値が大きいほど、前記EL駆動用T
    FTが有するLDD領域の長さが長いことを特徴とする
    表示装置。
  16. 【請求項16】請求項13乃至請求項15のいずれか1
    項において、前記EL素子を駆動させるときに前記複数
    の電源供給線を流れる電流の絶対値が大きいほど、前記
    複数の電源供給線の幅が大きいことを特徴とする表示装
    置。
  17. 【請求項17】複数の画素と、複数の電源供給線と、複
    数の引き回し配線と、外部接続端子とを有する表示装置
    であって、 前記複数の画素は、前記複数の電源供給線のいずれか1
    つと、EL素子と、スイッチング用TFTと、EL駆動
    用TFTとを有しており、 前記EL素子は画素電極と、対向電極と、前記画素電極
    と前記対向電極の間に設けられたEL層とを有してお
    り、 前記スイッチング用TFTを介して前記EL駆動用TF
    Tのゲート電極にビデオ信号が入力されており、 前記EL駆動用TFTによって、前記複数の電源供給線
    のいずれか1つの電位が、前記EL素子が有する画素電
    極に与えられ、 前記外部接続端子と前記複数の電源供給線とは前記複数
    の引き回し配線を介して電気的に接続されており、 前記EL素子を駆動させるときにおける、前記EL素子
    が有する前記EL層の電流密度が大きいほど、前記複数
    の電源供給線にそれぞれ接続されている前記複数の引き
    回し配線の幅が大きくなっており、 前記EL素子を駆動させるときにおける、前記EL素子
    が有する前記EL層の電流密度が大きい画素ほど、前記
    EL駆動用TFTのゲート電極に入力されるビデオ信号
    の振幅が大きいことを特徴とする表示装置。
  18. 【請求項18】請求項17において、前記EL素子を駆
    動させるときにおける、前記EL素子が有する前記EL
    層の電流密度が大きいほど、前記EL駆動用TFTが有
    するチャネル形成領域のチャネル幅が大きいことを特徴
    とする表示装置。
  19. 【請求項19】請求項17または請求項18のいずれか
    1項において、前記EL素子を駆動させるときにおけ
    る、前記EL素子が有する前記EL層の電流密度が大き
    いほど、前記EL駆動用TFTが有するLDD領域の長
    さが長いことを特徴とする表示装置。
  20. 【請求項20】請求項17乃至請求項19のいずれか1
    項において、前記EL素子を駆動させるときにおける、
    前記EL素子が有する前記EL層の電流密度が大きいほ
    ど、前記複数の電源供給線の幅が大きいことを特徴とす
    る表示装置。
  21. 【請求項21】複数の画素を有する表示装置であって、 前記複数の画素は、EL素子と、スイッチング用TFT
    と、EL駆動用TFTとをそれぞれ有しており、 前記スイッチング用TFTは前記EL駆動用TFTのス
    イッチングを制御しており、 前記EL駆動用TFTは前記EL素子の発光を制御して
    おり、 前記EL駆動用TFTのゲート電極に入力される信号の
    電圧は、前記EL素子の発する光の色によって異なって
    いることを特徴とする表示装置。
  22. 【請求項22】複数のEL素子と、複数の電源供給線
    と、複数の引き回し配線と、外部接続端子とを有する表
    示装置であって、 前記外部接続端子と前記複数の電源供給線は、前記複数
    の引き回し配線のそれぞれ異なる1つを介して、電気的
    に接続されており、 前記複数のEL素子がそれぞれ有する画素電極は、前記
    複数の電源供給線の、それぞれ異なる1つに電気的に接
    続されており、 前記複数の各EL素子は、互いに異なるEL材料を有し
    ており、 前記複数の引き回し配線の幅が互いに異なっていること
    を特徴とする表示装置。
  23. 【請求項23】請求項1乃至請求項21のいずれか1項
    において、前記表示装置を有することを特徴とする電子
    機器。
  24. 【請求項24】請求項23において、ELディスプレ
    イ、ビデオカメラ、頭部取り付け型の発光装置、画像再
    生装置、ゴーグル型ディスプレイ、パーソナルコンピュ
    ータ、携帯電話または音響再生装置であることを特徴と
    する電子機器。
JP2001238812A 2000-08-10 2001-08-07 アクティブマトリクス型el表示装置及び電子機器 Expired - Fee Related JP4906022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001238812A JP4906022B2 (ja) 2000-08-10 2001-08-07 アクティブマトリクス型el表示装置及び電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-242718 2000-08-10
JP2000242718 2000-08-10
JP2000242718 2000-08-10
JP2001238812A JP4906022B2 (ja) 2000-08-10 2001-08-07 アクティブマトリクス型el表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011208692A Division JP2012053469A (ja) 2000-08-10 2011-09-26 アクティブマトリクス型el表示装置

Publications (3)

Publication Number Publication Date
JP2002151276A true JP2002151276A (ja) 2002-05-24
JP2002151276A5 JP2002151276A5 (ja) 2008-08-07
JP4906022B2 JP4906022B2 (ja) 2012-03-28

Family

ID=26597728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001238812A Expired - Fee Related JP4906022B2 (ja) 2000-08-10 2001-08-07 アクティブマトリクス型el表示装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4906022B2 (ja)

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444420A (en) * 1987-08-11 1989-02-16 Fujitsu Ltd Opposed matrix type tft panel
JP2004038176A (ja) * 2002-07-05 2004-02-05 Samsung Electronics Co Ltd 電界発光パネルとこれを有する電界発光装置
JP2004087302A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
JP2004102245A (ja) * 2002-07-18 2004-04-02 Seiko Epson Corp 電気光学装置、配線基板及び電子機器
JP2004118184A (ja) * 2002-09-05 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置とその駆動方法
JP2004127754A (ja) * 2002-10-03 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2004264634A (ja) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2004272215A (ja) * 2003-02-20 2004-09-30 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2004311418A (ja) * 2003-03-25 2004-11-04 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2004361524A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 電気光学モジュール、電源基板、配線基板、及び電子機器
JP2005235496A (ja) * 2004-02-18 2005-09-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2005352504A (ja) * 2002-06-07 2005-12-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2006023764A (ja) * 2003-02-20 2006-01-26 Seiko Epson Corp 電気光学装置
JP2006065281A (ja) * 2004-08-25 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
JP2006178492A (ja) * 2003-02-20 2006-07-06 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JPWO2004097543A1 (ja) * 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 半導体装置
JP2006189826A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 電界発光素子の駆動システム及び駆動方法
US7106279B2 (en) 2002-06-21 2006-09-12 Seiko Epson Corporation Display substrate, electro-optical device, and electronic apparatus
KR100641374B1 (ko) 2004-01-22 2006-11-01 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP2007171992A (ja) * 2003-02-20 2007-07-05 Seiko Epson Corp 電気光学装置
JP2007179074A (ja) * 2007-03-09 2007-07-12 Seiko Epson Corp 電源基板、配線基板、電気光学モジュール、及び電子機器
JP2007220598A (ja) * 2006-02-20 2007-08-30 Hitachi Displays Ltd 有機el表示装置
US7309959B2 (en) 2002-05-28 2007-12-18 Seiko Epson Corporation Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2008181153A (ja) * 2008-03-28 2008-08-07 Seiko Epson Corp 電気光学装置、及び電子機器
US7425937B2 (en) 2002-08-09 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Device and driving method thereof
JP2009009149A (ja) * 2002-06-07 2009-01-15 Seiko Epson Corp 電気光学装置及び電子機器
US7796099B2 (en) 2002-09-05 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
KR101001549B1 (ko) 2003-11-20 2010-12-17 삼성모바일디스플레이주식회사 유기 전계 발광 소자
CN101206831B (zh) * 2006-12-15 2011-08-17 冲电气工业株式会社 显示驱动电路
US8022406B2 (en) 2008-01-29 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8054397B2 (en) 2003-03-25 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2012059687A (ja) * 2010-09-07 2012-03-22 Samsung Mobile Display Co Ltd 有機発光表示装置
US8144144B2 (en) 2002-10-21 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US8164267B2 (en) 2002-10-07 2012-04-24 Seiko Epson Corporation Electro-optical device, matrix substrate, and electronic apparatus
US8253320B2 (en) 2002-04-18 2012-08-28 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
JP2013084618A (ja) * 2013-01-04 2013-05-09 Seiko Epson Corp 電気光学装置及び電子機器
US8654040B2 (en) 2002-09-18 2014-02-18 Seiko Epson Corporation Electro-optical device, matrix substrate, and electronic equipment
JP2015228038A (ja) * 2015-08-19 2015-12-17 株式会社半導体エネルギー研究所 発光装置
JP2016075868A (ja) * 2014-10-09 2016-05-12 Nltテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
JP2017037322A (ja) * 2016-09-29 2017-02-16 株式会社半導体エネルギー研究所 発光装置
JP2017045730A (ja) * 2008-10-16 2017-03-02 株式会社半導体エネルギー研究所 電子機器
US9613565B2 (en) 2002-08-05 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2018515924A (ja) * 2015-05-08 2018-06-14 フィリップス ライティング ホールディング ビー ヴィ Ledライトストリップ及びその製造方法
US10038012B2 (en) 2002-12-27 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
JP2019144539A (ja) * 2018-02-20 2019-08-29 セイコーエプソン株式会社 電気光学装置及び電子機器
US10943326B2 (en) 2018-02-20 2021-03-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2021185568A (ja) * 2002-12-19 2021-12-09 株式会社半導体エネルギー研究所 表示装置
WO2022019151A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 発光装置
JP7451328B2 (ja) 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319786A (en) * 1976-06-02 1978-02-23 Dainippon Toryo Kk Electrochromic display element
JPS63180936A (ja) * 1987-01-22 1988-07-26 Hosiden Electronics Co Ltd カラ−液晶表示素子
JPH06132079A (ja) * 1992-10-14 1994-05-13 Nippondenso Co Ltd El表示器及びその駆動回路
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH08227276A (ja) * 1995-02-21 1996-09-03 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JPH1098197A (ja) * 1996-09-20 1998-04-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000031498A (ja) * 1999-06-30 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000058860A (ja) * 1993-01-18 2000-02-25 Semiconductor Energy Lab Co Ltd Mis型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319786A (en) * 1976-06-02 1978-02-23 Dainippon Toryo Kk Electrochromic display element
JPS63180936A (ja) * 1987-01-22 1988-07-26 Hosiden Electronics Co Ltd カラ−液晶表示素子
JPH06132079A (ja) * 1992-10-14 1994-05-13 Nippondenso Co Ltd El表示器及びその駆動回路
JP2000058860A (ja) * 1993-01-18 2000-02-25 Semiconductor Energy Lab Co Ltd Mis型半導体装置
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH08227276A (ja) * 1995-02-21 1996-09-03 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JPH1098197A (ja) * 1996-09-20 1998-04-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000031498A (ja) * 1999-06-30 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444420A (en) * 1987-08-11 1989-02-16 Fujitsu Ltd Opposed matrix type tft panel
US8339030B2 (en) 2002-04-18 2012-12-25 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
US8796913B2 (en) 2002-04-18 2014-08-05 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
US8253320B2 (en) 2002-04-18 2012-08-28 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
US7944142B2 (en) 2002-05-28 2011-05-17 Seiko Epson Corporation Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US7309959B2 (en) 2002-05-28 2007-12-18 Seiko Epson Corporation Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US8294363B2 (en) 2002-05-28 2012-10-23 Seiko Epson Corporation Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US7932672B2 (en) 2002-05-28 2011-04-26 Seiko Epson Corporation Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
JP2011103311A (ja) * 2002-06-07 2011-05-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2012089534A (ja) * 2002-06-07 2012-05-10 Seiko Epson Corp 電気光学装置及び電子機器
JP2005352504A (ja) * 2002-06-07 2005-12-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2014041385A (ja) * 2002-06-07 2014-03-06 Seiko Epson Corp 電気光学装置及び電子機器
JP2010277101A (ja) * 2002-06-07 2010-12-09 Seiko Epson Corp 電気光学装置及び電子機器
JP4530083B2 (ja) * 2002-06-07 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2009104177A (ja) * 2002-06-07 2009-05-14 Seiko Epson Corp 電気光学装置及び電子機器
JP2009009149A (ja) * 2002-06-07 2009-01-15 Seiko Epson Corp 電気光学装置及び電子機器
USRE44086E1 (en) 2002-06-21 2013-03-19 Seiko Epson Corporation Display substrate, electro-optical device, and electronic apparatus
USRE42308E1 (en) 2002-06-21 2011-04-26 Seiko Epson Corporation Display substrate, electro-optical device, and electronic apparatus
US7106279B2 (en) 2002-06-21 2006-09-12 Seiko Epson Corporation Display substrate, electro-optical device, and electronic apparatus
JP4554899B2 (ja) * 2002-07-05 2010-09-29 三星電子株式会社 電界発光パネルとこれを有する電界発光装置
JP2004038176A (ja) * 2002-07-05 2004-02-05 Samsung Electronics Co Ltd 電界発光パネルとこれを有する電界発光装置
CN100380424C (zh) * 2002-07-18 2008-04-09 精工爱普生株式会社 发光装置和电子仪器
JP2004102245A (ja) * 2002-07-18 2004-04-02 Seiko Epson Corp 電気光学装置、配線基板及び電子機器
US7733308B2 (en) 2002-07-18 2010-06-08 Seiko Epson Corporation Electro-optical device, wiring substrate, and electronic apparatus
US7439943B2 (en) 2002-07-18 2008-10-21 Seiko Epson Corporation Electro-optical device, wiring substrate, and electronic apparatus
US7230593B2 (en) 2002-07-18 2007-06-12 Seiko Epson Corporation Electro-optical device, wiring substrate, and electronic apparatus
US8665190B2 (en) 2002-07-18 2014-03-04 Intellectual Keystone Technology Llc Electro-optical device, wiring substrate, and electronic apparatus
US9613565B2 (en) 2002-08-05 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7425937B2 (en) 2002-08-09 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Device and driving method thereof
JP2004087302A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
JP2011085942A (ja) * 2002-09-05 2011-04-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2004118184A (ja) * 2002-09-05 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置とその駆動方法
US8248330B2 (en) 2002-09-05 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
US7796099B2 (en) 2002-09-05 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
US8654040B2 (en) 2002-09-18 2014-02-18 Seiko Epson Corporation Electro-optical device, matrix substrate, and electronic equipment
JP2004127754A (ja) * 2002-10-03 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
US8164267B2 (en) 2002-10-07 2012-04-24 Seiko Epson Corporation Electro-optical device, matrix substrate, and electronic apparatus
US8144144B2 (en) 2002-10-21 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2021185568A (ja) * 2002-12-19 2021-12-09 株式会社半導体エネルギー研究所 表示装置
US10038012B2 (en) 2002-12-27 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US7034442B2 (en) 2003-02-20 2006-04-25 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic instrument
JP2007171992A (ja) * 2003-02-20 2007-07-05 Seiko Epson Corp 電気光学装置
JP4586997B2 (ja) * 2003-02-20 2010-11-24 セイコーエプソン株式会社 電気光学装置
CN100403376C (zh) * 2003-02-20 2008-07-16 精工爱普生株式会社 有机电致发光装置及其制造方法
JP2006023764A (ja) * 2003-02-20 2006-01-26 Seiko Epson Corp 電気光学装置
JP2004272215A (ja) * 2003-02-20 2004-09-30 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2006178492A (ja) * 2003-02-20 2006-07-06 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2004264634A (ja) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US8432505B2 (en) 2003-03-25 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004311418A (ja) * 2003-03-25 2004-11-04 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
US8054397B2 (en) 2003-03-25 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2011243592A (ja) * 2003-03-25 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
JPWO2004097543A1 (ja) * 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 半導体装置
US9144154B2 (en) 2003-06-02 2015-09-22 Seiko Epson Corporation Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US7460112B2 (en) 2003-06-02 2008-12-02 Seiko Epson Corporation Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US11587495B2 (en) 2003-06-02 2023-02-21 138 East Lcd Advancements Limited Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US11170697B2 (en) 2003-06-02 2021-11-09 138 East Lcd Advancements Limited Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US10769981B2 (en) 2003-06-02 2020-09-08 138 East Lcd Advancements Limited Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
JP2004361524A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 電気光学モジュール、電源基板、配線基板、及び電子機器
US9451703B2 (en) 2003-06-02 2016-09-20 Seiko Epson Corporation Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US8860698B2 (en) 2003-06-02 2014-10-14 Seiko Epson Corporation Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
US9947261B2 (en) 2003-06-02 2018-04-17 Seiko Epson Corporation Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus
KR101001549B1 (ko) 2003-11-20 2010-12-17 삼성모바일디스플레이주식회사 유기 전계 발광 소자
KR100641374B1 (ko) 2004-01-22 2006-11-01 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP2005235496A (ja) * 2004-02-18 2005-09-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2006065281A (ja) * 2004-08-25 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
JP2006189826A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 電界発光素子の駆動システム及び駆動方法
KR100860643B1 (ko) * 2006-02-20 2008-09-26 가부시키가이샤 히타치 디스프레이즈 유기el표시장치
JP2007220598A (ja) * 2006-02-20 2007-08-30 Hitachi Displays Ltd 有機el表示装置
US9589501B2 (en) 2006-12-15 2017-03-07 Lapis Semiconductor Co., Ltd. Display drive circuit including an output terminal
US9208716B2 (en) 2006-12-15 2015-12-08 Lapis Semiconductor Co., Ltd. Display drive circuit including an output terminal
US9799265B2 (en) 2006-12-15 2017-10-24 Lapis Semiconductor Co., Ltd. Display drive circuit including an output terminal
CN101206831B (zh) * 2006-12-15 2011-08-17 冲电气工业株式会社 显示驱动电路
JP2007179074A (ja) * 2007-03-09 2007-07-12 Seiko Epson Corp 電源基板、配線基板、電気光学モジュール、及び電子機器
JP4506769B2 (ja) * 2007-03-09 2010-07-21 セイコーエプソン株式会社 配線基板、電気光学モジュール、及び電子機器
US8022406B2 (en) 2008-01-29 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2008181153A (ja) * 2008-03-28 2008-08-07 Seiko Epson Corp 電気光学装置、及び電子機器
US11189676B2 (en) 2008-10-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having fluorescent and phosphorescent materials
JP2017045730A (ja) * 2008-10-16 2017-03-02 株式会社半導体エネルギー研究所 電子機器
US11930668B2 (en) 2008-10-16 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device and EL module including transparent conductive film
US10340319B2 (en) 2008-10-16 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Organic light-emitting device having a color filter
US9489889B2 (en) 2010-09-07 2016-11-08 Samsung Display Co., Ltd. Organic light emitting diode display
KR101614876B1 (ko) * 2010-09-07 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US8970456B2 (en) 2010-09-07 2015-03-03 Samsung Display Co., Ltd. Organic light emitting diode display
JP2012059687A (ja) * 2010-09-07 2012-03-22 Samsung Mobile Display Co Ltd 有機発光表示装置
JP2013084618A (ja) * 2013-01-04 2013-05-09 Seiko Epson Corp 電気光学装置及び電子機器
JP2016075868A (ja) * 2014-10-09 2016-05-12 Nltテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
JP2018515924A (ja) * 2015-05-08 2018-06-14 フィリップス ライティング ホールディング ビー ヴィ Ledライトストリップ及びその製造方法
JP2015228038A (ja) * 2015-08-19 2015-12-17 株式会社半導体エネルギー研究所 発光装置
JP2017037322A (ja) * 2016-09-29 2017-02-16 株式会社半導体エネルギー研究所 発光装置
US11367162B2 (en) 2018-02-20 2022-06-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
US10943326B2 (en) 2018-02-20 2021-03-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2019144539A (ja) * 2018-02-20 2019-08-29 セイコーエプソン株式会社 電気光学装置及び電子機器
US11983795B2 (en) 2018-02-20 2024-05-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP7451328B2 (ja) 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置
WO2022019151A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 発光装置

Also Published As

Publication number Publication date
JP4906022B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP5941573B2 (ja) 表示装置
JP4906022B2 (ja) アクティブマトリクス型el表示装置及び電子機器
JP6513778B2 (ja) 発光装置
US20210265394A1 (en) Semiconductor device and manufacturing method of the same
JP2021167958A (ja) 電子機器
JP4849739B2 (ja) 表示パネルの作製方法
JP2003197367A (ja) 発光装置およびその作製方法
JP2002083689A (ja) 発光装置
JP4772228B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4906022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees