JP2004102245A - 電気光学装置、配線基板及び電子機器 - Google Patents

電気光学装置、配線基板及び電子機器 Download PDF

Info

Publication number
JP2004102245A
JP2004102245A JP2003193671A JP2003193671A JP2004102245A JP 2004102245 A JP2004102245 A JP 2004102245A JP 2003193671 A JP2003193671 A JP 2003193671A JP 2003193671 A JP2003193671 A JP 2003193671A JP 2004102245 A JP2004102245 A JP 2004102245A
Authority
JP
Japan
Prior art keywords
wiring
electro
optical device
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003193671A
Other languages
English (en)
Other versions
JP4001066B2 (ja
Inventor
Hayato Nakanishi
中西　早人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=31980466&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004102245(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to JP2003193671A priority Critical patent/JP4001066B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US10/615,849 priority patent/US7230593B2/en
Priority to CNB031474616A priority patent/CN100380424C/zh
Priority to KR1020030048795A priority patent/KR100548688B1/ko
Priority to TW092119573A priority patent/TW594636B/zh
Publication of JP2004102245A publication Critical patent/JP2004102245A/ja
Priority to KR1020050087736A priority patent/KR100576641B1/ko
Priority to US11/785,530 priority patent/US7439943B2/en
Publication of JP4001066B2 publication Critical patent/JP4001066B2/ja
Application granted granted Critical
Priority to US12/219,827 priority patent/US7733308B2/en
Priority to US12/766,310 priority patent/US8665190B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/826—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80523—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】陰極の配線抵抗による電圧降下を低減することにより、画像信号の供給を安定化してコントラスト低下等の画像表示の異常を引き起こすことがない電気光学装置及び、当該電気光学装置を備える電子機器を提供する。
【解決手段】実表示領域４内にマトリックス状に形成された発光素子に電流を供給する発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂと、発光素子と陰極との間に設けられる陰極用配線１２ａとが形成されており、陰極用配線１２ａの線幅は発光用電源配線１０２Ｒ，１０２Ｇ，１０２Ｂの各々の線幅よりも幅広に形成されている。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器、特に有機エレクトロルミネッセンス素子等の電流駆動型の電気光学素子を備えた電気光学装置及び当該電気光学装置を備える電子機器に関する。
【０００２】
【従来の技術】
画素電極と対向電極との間に設けられ、当該画素電極と当該対向電極との間に流れる電流によって発光する発光層を画素毎に備えたエレクトロルミネッセンス装置は、次世代の表示装置として期待されている（例えば、特許文献１を参照）。
【０００３】
【特許文献１】国際公開番号ＷＯ９８／３６４０７号パンフレット
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のエレクトロルミネッセンス装置のように電流が流れることにより発光する装置では、輝度が電流レベルに依存するため、画素に電流あるいは駆動電圧を供給するための配線構造及び配線レイアウトを最適化する必要がある。
【０００５】
本発明は、上記の事情に鑑みてなされたものであり、各画素に安定的に駆動電圧あるいは電流を供給することのできる電気光学装置及び、当該電気光学装置を備える電子機器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学装置は、基体上の有効領域に設けられた複数の第１電極と、前記複数の第１電極に対して共通に設けられた第２電極と、前記複数の第１電極と前記第２の電極との間に設けられた複数の電気光学素子と、前記第１電極に電源電圧を供給するための第１の配線と、前記第２電極と接続され、前記基体の外周をなす複数の辺のうち少なくとも１辺と前記有効領域との間に設けられた第２の配線と、を含み、前記第２の配線の、前記基体上における占有面積は、前記第１の配線のうち前記有効領域外に設けられた部分の、前記基体上における占有面積より大であること、特徴とする。
【０００７】
上記の電気光学装置のように、前記複数の第１電極に対して共通に設けられていている前記第２電極に接続する前記第２の配線の前記基体上の占有面積を大きくすることにより、配線抵抗を低減し、前記複数の電気光学素子に供給される電流の電流レベルを安定化する。
【０００８】
前記有効領域外の面積を最小限とする必要がある場合等には、前記第２の配線の前記基体上における占有面積を、前記第１電極に電源電圧を供給するための第１の配線のうち前記有効領域外に設けられた部分の、前記基体上における占有面積より大とすることが好ましい。
【０００９】
上記の電気光学装置において、「有効領域」とは、例えば、電気光学機能を担う領域あるいは表示を行う領域に相当する。
また、上記の電気光学装置において、前記第２の配線の線幅が前記第１の配線の線幅よりも広く形成されている箇所を含むことことが好ましい。
上記の電気光学装置において、前記第２の配線は、配線全体に亘って、その線幅が前記第１の配線の線幅よりも広く形成されていてもよい。
上記の電気光学装置において、前記複数の電気光学素子の各々は前記複数の第１電極のうち対応する第１電極と前記第２電極との間に設けられ、当該対応する第１電極と前記第２電極との間に電圧が印加されることにより発光する発光層を有し、前記複数の電気光学素子は前記発光層の発光色が異なる複数の種類の電気光学素子を含み、前記第１の配線は、発光色毎に配線されていてもよい。
【００１０】
上記の電気光学装置において、前記第２の配線の前記有効領域外における線幅は、前記電気光学素子の種類毎に配線された前記第１の配線のうち前記有効領域外の部分の線幅が最も広く形成されているものより大であってもよい。
上記の電気光学装置において、前記有効領域と、前記基体の外周をなす複数の辺のうち少なくとも１辺との間にダミー領域が設けられ、前記第１の配線及び前記第２の配線は、前記ダミー領域と前記基体の外周をなす複数の辺のうち少なくとも１辺との間に形成されていてもよい。
上記の電気光学装置において、前記第２電極は、少なくとも前記有効領域と前記ダミー領域とを覆うように形成されていてもよい。
上記の電気光学装置において、前記第２の配線と前記第２電極との接続部は、前記有効領域と前記基体の外周をなす複数の辺のうち少なくとも３辺との間に設けられていることが好ましい。
このように前記第２電極と前記第２の配線との接続部の面積を大とすることにより電流ムラ等の問題が軽減される。
上記の電気光学装置において、前記複数の第１電極の各々は、前記有効領域に設けられた、対応する画素回路に含まれ、前記画素回路を制御する信号を伝送する複数の制御線を有し、前記複数の制御線は、前記第１の配線及び前記第２の配線のうち少なくともいずれか一つとは、少なくとも前記基体上において交差しないように配置されていることが好ましい。
【００１１】
前記制御線と前記第１の配線あるいは前記第２の配線とが交差することにより前記第１の配線あるいは前記第２の配線と前記制御線との間に寄生容量が生じ、前記制御線に伝送される信号の遅延や鈍り等の現象が生起することがあるが、上述のように前記制御線と前記第１の配線あるいは前記第２の配線とを交差しないように配置することにより、前記制御線に伝送される信号の遅延や鈍り等の問題が低減する。
上記の電気光学装置において、前記制御線は、前記画素回路に走査信号を供給するための走査線と、前記画素回路にデータ信号を供給するためのデータ線と、を含んでいてもよい。
上記の電気光学装置において、前記電気光学素子は、正孔注入／輸送層と、有機エレクトロルミネッセンス材料からなる発光層とを積層して形成したものであってもよい。
【００１２】
本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
本発明の配線基板は、複数の第１電極の各々と前記複数の第１電極に対して共通に設けられた第２電極との間に設けられた電気光学素子を備えた電気光学装置のための配線基板であって、基体上に設けられた複数の第１電極と、前記第１の電極に電源電圧を供給するための第１の配線と、前記第２の電極と接続するための第２の配線と、を含み、前記第２の配線は、前記複数の第１電極が設けられた有効領域の外に配置され、前記第２の配線の前記基体上における占有面積は、前記第１の配線の部分のうち前記有効領域外に設けられた部分の、前記基体上における占有面積より大であること、を特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による電気光学装置及び電子機器について詳細に説明する。尚、以下の説明で参照する各図は、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。図１は、本発明の一実施形態による電気光学装置の配線構造を模式的に示す図である。
【００１４】
図１に示した電気光学装置１は、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス方式の有機ＥＬ装置である。図１に示す本実施形態の電気光学装置１は、複数の走査線１０１と、走査線１０１に対して交差する方向に延びる複数の信号線１０２と、信号線１０２に並行して延びる複数の発光用電源配線１０３とがそれぞれ配線されており、走査線１０１及び信号線１０２の各交点付近に、画素領域Ａが設けられている。尚、上記走査線１０１及び信号線１０２は、本発明にいう制御線の一部に相当する。
【００１５】
各信号線１０２には、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチを備えるデータ側駆動回路１０４が接続されている。また、各信号線１０２には、薄膜トランジスタを備える検査回路１０６が接続されている。更に、各走査線１０１には、シフトレジスタ及びレベルシフタを備える走査側駆動回路１０５が接続されている。
【００１６】
また、画素領域Ａの各々には、スイッチング薄膜トランジスタ１１２、保持容量Ｃａｐ、カレント薄膜トランジスタ１２３、画素電極（第１電極）１１１、発光層１１０、及び陰極（第２電極）１２とにより構成される画素回路が設けられている。スイッチング薄膜トランジスタ１１２は、そのゲート電極に走査線１０１が接続されており、走査線１０１から供給される走査信号に応じて駆動されてオン状態又はオフ状態となる。保持容量Ｃａｐは、スイッチング薄膜トランジスタ１１２を介して信号線１０２から供給される画像信号を保持する。
【００１７】
カレント薄膜トランジスタ１２３は、そのゲート電極がスイッチング薄膜トランジスタ１１２及び保持容量Ｃａｐに接続されており、保持容量Ｃａｐによって保持された画像信号がゲート電極に供給される。画素電極１１１は、カレント薄膜トランジスタ１２３に接続されており、カレント薄膜トランジスタ１２３を介して発光用電源配線１０３に電気的に接続したときに発光用電源配線１０３から駆動電流が流れ込む。発光層１１０は画素電極１１１と陰極１２との間に挟み込まれている。
【００１８】
上記の発光層１１０には、赤色に発光する発光層１１０Ｒ、緑色に発光する発光層１１０Ｇ、及び青色に発光する発光層１１０Ｂの３種の発光層が含まれ、各発光層１１０Ｒ，１１０Ｇ，１１０Ｂがストライプ配置されている。そして、カレント薄膜トランジスタ１２３を介して各発光層１１０Ｒ，１１０Ｇ，１１０Ｂに接続される発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂがそれぞれ、発光用電源回路１３２に接続されている。各色毎に発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂが配線されているのは、発光層１１０Ｒ，１１０Ｇ，１１０Ｂの駆動電位が各色毎に異なるためである。
【００１９】
また、本実施形態の電気光学装置においては、陰極１２と発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂとの間に第１の静電容量Ｃ１が形成されている。電気光学装置１が駆動するとこの第１の静電容量Ｃ１に電荷が蓄積される。電気光学装置１の駆動中に各発光用電源配線１０３を流れる駆動電流の電位が変動した場合には、蓄積された電荷が各発光用電源配線１０３に放電されて駆動電流の電位変動を抑制する。これにより、電気光学装置１の画像表示を正常に保つことができる。
【００２０】
尚、この電気光学装置１においては、走査線１０１から走査信号が供給されてスイッチング薄膜トランジスタ１１２がオン状態になると、そのときの信号線１０２の電位が保持容量Ｃａｐに保持され、保持容量Ｃａｐに保持された電位に応じてカレント薄膜トランジスタ１２３のオン・オフ状態が決まる。そして、カレント薄膜トランジスタ１２３のチャネルを介して、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂから画素電極１１１に駆動電流が流れ、更に発光層１１０Ｒ，１１０Ｇ，１１０Ｂを介して陰極１２に電流が流れる。このとき、発光層１１０を流れた電流量に応じた量の発光が発光層１１０から得られる。
【００２１】
次に、本実施形態の電気光学装置１の具体的な構成について、図２〜図４を参照して説明する。図２は、本実施形態の電気光学装置の平面模式図であり、図３は、図２のＡ−Ａ′線に沿う断面図であり、図４は、図２のＢ−Ｂ′線に沿う断面図である。図２に示すように、本実施形態の電気光学装置１は、基板２、不図示の画素電極群領域、発光用電源配線１０３（１０３Ｒ，１０３Ｇ，１０３Ｂ）、及び表示画素部３（図中一点鎖線の枠内）とから概略構成される。
【００２２】
基板２は、例えばガラス等からなる透明な基板である。画素電極群領域は、図１に示したカレント薄膜トランジスタ１２３に接続された画素電極（図示省略）を基板２上にマトリックス状に配置した領域である。発光用電源配線１０３（１０３Ｒ，１０３Ｇ，１０３Ｂ）は、図２に示したように、画素電極群領域の周囲に配置され、各画素電極に接続されている。表示画素部３は、少なくとも画素電極群領域上に位置し、平面視略矩形形状である。この表示画素部３は、中央部分の実表示領域４（図中二点鎖線の枠内）と、実表示領域４（尚、有効表示領域ともいう）の周囲に配置されたダミー領域５（一点鎖線及び二点鎖線の間の領域）とに区画されている。
【００２３】
また、実表示領域４の図中両側には、前述の走査線駆動回路１０５が配置されている。この走査線駆動回路１０５はダミー領域５の下側（基板２側）に位置して設けられている。更に、ダミー領域５の下側には、走査線駆動回路１０５に接続される走査線駆動回路用制御信号配線１０５ａと走査線駆動回路用電源配線１０５ｂとが設けられている。また更に、実表示領域４の図中上側には、前述の検査回路１０６が配置されている。この検査回路１０６はダミー領域５の下側（基板側２）に位置して設けられており、この検査回路１０６により、製造途中や出荷時の電気光学装置の品質、欠陥の検査を行うことができる。
【００２４】
図２に示すように、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂは、ダミー領域５の周囲に配設されている。各発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂは、基板２の図２中下側から走査線駆動回路用制御信号配線１０５ｂに沿って図２中上方に延在し、走査線駆動回路用電源配線１０５ｂが途切れた位置から折曲してダミー領域５の外側に沿って延在し、実表示領域４内にある図示略の画素電極に接続されている。また、基板２には、陰極１２に接続される陰極用配線１２ａが形成されている。この陰極用配線１２ａは、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂを囲むように平面視略コ字状に形成されている。
【００２５】
このように、陰極用配線１２ａ及び発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂにより、実表示領域４及びダミー領域５が、いわば囲まれるように形成されており、上述した実表示領域４内には、図１に示した走査線１０１が複数配列され、走査線１０１と交差する方向に延びるように信号線１０２が、配列されている。つまり、走査線１０１及び信号線１０２は、基板２上において陰極用配線１２ａ及び発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂにより３方向が取り込まれるように配線されている。
【００２６】
ここで、本発明の特徴的な構成に相当する発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ及び陰極用配線１２ａについて説明する。図１に示すように、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂから発光層１１０に供給された電流は、陰極１２（陰極用配線１２ａ）に流れ込む。このため、特に配線幅が制限される陰極用配線１２ａの配線抵抗があると電圧降下が大となり、陰極用配線１２ａの位置に応じて電位が変化し、コントラスト低下等の画像表示の異常を引き起こす。
【００２７】
かかる不具合を防止すべく、本実施形態では、陰極用配線１２ａの総面積が発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ各々の面積よりも大となるように形成されている。配線抵抗を極力低減するためには、陰極用配線１２ａが大面積であることが好ましい。しかしながら、図２に示すように、基板２上には種々の配線が配されるため、陰極用配線１２ａの面積はある程度制限される。
【００２８】
そこで、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ及び陰極用配線１２ａの長さ方向における単位長さ当たりの抵抗率が等しいと仮定して、陰極用配線１２ａの少なくとも一部において、線幅を発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂの線幅よりも広くすることにより、陰極用配線１２ａの総面積が発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ各々の面積よりも大となるように設計している。図２に示した例では、陰極用配線１２ａの全体に亘って、その線幅を発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ各々の線幅よりも広くしている。
【００２９】
ここで、仮に発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂに印加される電圧値が同一であり、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂの線幅も同一であって各々に同一の電流が流れ、しかも発光層１１０全ての電気的特性が同一であると仮定する。このときに、陰極用配線１２ａには発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ、ひいては発光層１１０に流れる電流を加算した電流が流れる。従って、陰極用配線１２ａにおける電圧降下を発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂでの電圧降下と同程度にするためには、陰極用配線１２ａの線幅を発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ各々の線幅を加算した線幅よりも広くすることが好ましい。
【００３０】
しかしながら、本実施形態の電気光学装置では、発光層１１０各々の特性が各色毎に異なり、しかも発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂに印加する電圧値も各色毎に異なり、流れる電流もそれぞれ異なってくる。このため、本実施形態では、陰極用配線１２ａの線幅を、最も高い電圧が印加され、最も多くの電流が流れる（換言すると、電圧降下が最も大きい）発光用電源配線の線幅よりも太くすれば良い。この発光用電源配線以外の配線は、より低い電圧が印加され、流れる電流も少なくなるため、線幅はより細く形成される。
【００３１】
この結果、本実施形態では、陰極用配線１２ａの線幅が、発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂ各々の線幅よりも広く形成される。このように発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂと陰極用配線１２ａが設定される。尚、図２に示した例では、陰極用配線１２ａの全体に亘って、その線幅を発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂよりも広く形成しているが、配線の配置に応じて少なくとも一部が発光用電源配線１０３Ｒ，１０３Ｇ，１０３Ｂよりも広くされていれば良い。
【００３２】
また、図２に示したように、基板２の一端には、ポリイミドテープ１３０が貼り付けられ、このポリイミドテープ１３０上に制御用ＩＣ１３１が実装されている。この制御用ＩＣ１３１には、図１に示したデータ側駆動回路１０４、陰極用電源回路１３１、及び発光用電源回路１３２が内蔵されている。
【００３３】
次に、図３及び図４に示すように、基板２上には回路部１１が形成され、この回路部１１上に表示画素部３が形成されている。また、基板２には、表示画素部３を取り囲む封止材１３が形成されており、更に表示画素部３上に封止基板１４が備えられている。封止基板１４は、封止材１３を介して基板２に接合されており、ガラス、金属、又は樹脂等からなるものである。この封止基板１４の裏側には、吸着剤１５が貼付され、表示画素部３と封止基板１４との間の空間に混入した水又は酸素を吸収できるようになっている。尚、吸着剤１５に代えてゲッター剤を用いても良い。また、封止材１３は、例えば熱硬化樹脂又は紫外線硬化樹脂からなるものであり、特に熱硬化樹脂の一種であるエポキシ樹脂よりなることが好ましい。
【００３４】
回路部１１の中央部分には、画素電極群領域１１ａが設けられている。この画素電極群領域１１ａには、カレント薄膜トランジスタ１２３と、カレント薄膜トランジスタ１２３に接続された画素電極１１１が備えられている。カレント薄膜トランジスタ１２３は、基板２上に積層された下地保護層２８１、第２層間絶縁層２８３、及び第１層間絶縁層２８４に埋め込まれて形成され、画素電極１１１は、第１層間絶縁層２８４上に形成されている。カレント薄膜トランジスタ１２３に接続され、第２層間絶縁層２８３上に形成された電極の一方（ソース電極）には、発光用電源配線１０３（１０３Ｒ，１０３Ｇ，１０３Ｂ）が接続されている。尚、回路部１１には、前述した保持容量Ｃａｐ及びスイッチング薄膜トランジスタ１１２も形成されているが、図３及び図４ではこれらの図示を省略している。更に、図３及び図４においては、信号線１０２の図示を省略している。更に、図４においては、スイッチング薄膜トランジスタ１１２及びカレント薄膜トランジスタ１２３の図示を省略している。
【００３５】
次に、図３において、画素電極群領域１１ａの図中両側には、前述の走査線駆動回路１０５が設けられている。また、図４において、画素電極群領域１１ａの図中左側には、前述の検査回路１０６が設けられている。走査線駆動回路１０５には、シフトレジスタに含まれるインバータを構成するＮチャネル型又はＰチャネル型の薄膜トランジスタ１０５ｃが備えられ、この薄膜トランジスタ１０５ｃは、画素電極１１１に接続されていない点を除いて上記のカレント薄膜トランジスタ１２３と同様の構造とされている。また、検査回路１０６にも同様に、薄膜トランジスタ１０６ａが備えられ、この薄膜トランジスタ１０６ａも、画素電極１１１に接続されていない点を除いてカレント薄膜トランジスタ１２３と同様の構造とされている。
【００３６】
また、図３に示すように、走査線駆動回路１０５の図中外側の下地保護層２８１上には、走査線回路用制御信号配線１０５ａが形成されている。更に、走査線回路用制御信号配線１０５ａの外側の第２層間絶縁層２８３上には、走査線回路用電源配線１０５ｂが形成されている。更に、図４に示すように、検査回路路１０６の図中左側の下地保護層２８１上には、検査回路用制御信号配線１０６ｂが形成されている。また更に、検査回路用制御信号配線１０６ｂの左側の第２層間絶縁層２８３上には、検査回路用電源配線１０６ｃが形成されている。また、走査線回路用電源配線１０５ｂの外側には、発光用電源配線１０３が形成されている。この発光用電源配線１０３は、２つの配線からなる二重配線構造を採用しており、前述したように表示画素部３の外側に配置されている。二重配線構造を採用することで配線抵抗を軽減できる。
【００３７】
例えば、図３中左側にある赤色用の発光用電源配線１０３Ｒは、下地保護層２８１上に形成された第１配線１０３Ｒ１と、第２層間絶縁層２８３を介して第１配線１０３Ｒ１上に形成された第２配線１０３Ｒ２とから構成されている。第１配線１０３Ｒ１及び第２配線１０３Ｒ２は、図２に示すように第２層間絶縁層２８３を貫通するコンタクトホール１０３Ｒ３により接続されている。このように、第１配線１０３Ｒ１は、陰極用配線１２ａと同じ階層位置に形成されており、第１配線１０３Ｒ１と陰極用配線１２ａとの間は第２層間絶縁層２８３が配置されている。また、図３及び図４に示す通り、陰極用配線１２ａはコンタクトホールを介して第２層間絶縁層２８３上に形成された陰極用配線１２ｂと電気的に接続されおり、いわば陰極用配線１２ａも二重配線構造になっている。よって、第２配線１０３Ｒ２は、陰極用配線１２ｂと同じ階層位置に形成されており、第１配線１０３Ｒ２と陰極用配線１２ｂとの間は第１層間絶縁層２８４が配置されている。このような構造をとることで、第１配線１０３Ｒ１と陰極用配線１２ａとの間、及び、第２配線１０３Ｒ２と陰極用配線１２ｂとの間に第２の静電容量Ｃ２が形成されている。
【００３８】
同様に、図３の右側にある青色及び緑色用の発光用電源配線１０３Ｇ，１０３Ｂも二重配線構造を採用しており、それぞれ下地保護層２８１上に形成された第１配線１０３Ｇ１，１０３Ｂ１と、第２層間絶縁層２８３上に形成された第２配線１０３Ｇ２，１０３Ｂ２とから構成され、第１配線１０３Ｇ１，１０３Ｂ１及び第２配線１０３Ｇ２，１０３Ｂ２は、図２及び図３に示すように第２層間絶縁層２８３を貫通するコンタクトホール１０３Ｇ３，１０３Ｂ３により接続されている。そして、青色の第１配線１０３Ｂ１と陰極用配線１２ａの間、及び、青色の第２配線１０３Ｂ２と陰極用配線１２ｂとの間に第２の静電容量Ｃ２が形成されている。
【００３９】
第１配線１０３Ｒ１と第２配線１０３Ｒ２との間隔は、例えば、０．６〜１．０μｍの範囲が好ましい。間隔が０．６μｍ未満であると、信号線１０２及び走査線１０１のような異なる電位を有するソースメタルとゲートメタルとの間の寄生容量が増えるため好ましくない。例えば、実表時領域４内においては、ソースメタルとゲートメタルとが交差する箇所が多く存在し、かかる箇所の寄生容量が多いと画像信号の時間遅延を引き起こす虞がある。その結果として、定められた期間内に画像信号を画素電極１１１に書き込む事ができないため、コントラストの低下を引き起こす。第１配線１０３Ｒ１及び第２配線１０３Ｒ２に挟まれる第２層間絶縁層２８３の材質は、例えばＳｉＯ２等が好ましいが、１．０μｍ以上形成するとＳｉＯ２の応力により基板２が割れる恐れが生じる。
【００４０】
尚、図４に示したように、発光用電源配線１０３は二重配線構造とされているが、本発明にいう発光用電源配線１０３の面積とは、二重配線構造の一方の各々（例えば、電源用配線１０３Ｒ２，電源用配線１０３Ｇ２，電源用配線１０３Ｂ２）の面積をいう。
【００４１】
また、各発光用電源配線１０３Ｒの上側には、表示画素部３から延出した陰極１２が形成されている。これにより、各発光用電源配線１０３Ｒの第２配線１０３Ｒ２が、第１層間絶縁層２８４を挟んで陰極１２と対向配置され、これにより第２配線１０３Ｒ２と陰極１２との間に前述の第１の静電容量Ｃ１が形成される。
【００４２】
ここで、第２配線１０３Ｒ２と陰極１２との間隔は、例えば、０．６〜１．０μｍの範囲が好ましい。間隔が０．６μｍ未満だと、画素電極及びソースメタルのような異なる電位を有する画素電極とソースメタルとの間の寄生容量が増える為、ソースメタルを用いている信号線の配線遅延が生じる。その結果、定められた期間内に画像信号を書き込む事ができない為、コントラストの低下を引き起こす。第２配線１０３Ｒ２と陰極１２に挟まれる第１層間絶縁層２８４の材質は、例えばＳｉＯ２やアクリル樹脂等が好ましい。しかしながら、ＳｉＯ２を１．０μｍ以上形成すると応力により基板２が割れる恐れが生じる。また、アクリル樹脂の場合は、２．０μｍ程度まで形成することができるが、水を含むと膨張する性質があるため、その上に形成する画素電極を割る恐れがある。
【００４３】
このように、本実施形態の電気光学装置１は、発光用電源配線１０３と陰極１２との間に第１の静電容量Ｃ１が設けられるので、発光用電源配線１０３を流れる駆動電流の電位が変動した場合に第１の静電容量Ｃ１に蓄積された電荷が発光用電源配線１０３に供給され、駆動電流の電位不足分がこの電荷により補われて電位変動を抑制することができ、電気光学装置１の画像表示を正常に保つことができる。特に、発光用電源配線１０３と陰極１２とが表示画素部３の外側で対向しているので、発光用電源配線１０３と陰極１２との間隔を小さくして第１の静電容量Ｃ１に蓄積される電荷量を増大させることができ、駆動電流の電位変動をより小さくして画像表示を安定に行うことができる。更に、発光用電源配線１０３が第１配線及び第２配線からなる二重配線構造を有し、第１配線と陰極用配線との間に第２の静電容量Ｃ２が設けられているので、第２の静電容量Ｃ２に蓄積された電荷も発光用電源配線１０３に供給されるため、電位変動をより抑制することができ、電気光学装置１の画像表示をより正常に保つことができる。
【００４４】
ここで、カレント薄膜トランジスタ１２３を含む回路部１１の構造を詳細に説明する。図５は、画素電極群領域１１ａの要部を示す断面図である。図５に示すように、基板２の表面には、ＳｉＯ２を主体とする下地保護層２８１が積層され、この下地保護層２８１上には島状のシリコン層２４１が形成されている。また、シリコン層２４１及び下地保護層２８１は、ＳｉＯ２及び／又はＳｉＮを主体とするゲート絶縁層２８２により被覆されている。そして、シリコン層２４１上には、ゲート絶縁層２８２を介してゲート電極２４２が形成されている。
【００４５】
尚、図５においては、カレント薄膜トランジスタ１２３の断面構造を示しているが、スイッチング薄膜トランジスタ１１２も同様の構造である。また、ゲート電極２４２及びゲート絶縁層２８２は、ＳｉＯ２を主体とする第２層間絶縁層２８３によって被覆されている。尚、本明細書において、「主体」とする成分とは最も含有率の高い成分のことをいうものとする。
【００４６】
次に、シリコン層２４１のうち、ゲート絶縁層２８２を介してゲート電極２４２と対向する領域がチャネル領域２４１ａとされている。また、シリコン層２４１のうち、チャネル領域２４１ａの図中左側には低濃度ソース領域２４１ｂ及び高濃度ソース領域２４１Ｓが設けられる。チャネル領域２４１ａの図中右側には低濃度ドレイン領域２４１ｃ及び高濃度ドレイン領域２４１Ｄが設けられており、いわゆるＬＤＤ（Ｌｉｇｈｔ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造が形成されている。カレント薄膜トランジスタ１２３は、このシリコン層２４１を主体として構成されている。
【００４７】
高濃度ソース領域２４１Ｓは、ゲート絶縁層２８２と第２層間絶縁層２８３とに亙って開孔するコンタクトホール２４４を介して、第２層間絶縁層２８３上に形成されたソース電極２４３に接続されている。このソース電極２４３は、上述した信号線１０２の一部として構成される。一方、高濃度ドレイン領域２４１Ｄは、ゲート絶縁層２８２と第２層間絶縁層２８３とに亙って開孔するコンタクトホール２４５を介して、ソース電極２４３と同一層に形成されたドレイン電極２４４に接続されている。
【００４８】
ソース電極２４３及びドレイン電極２４４が形成された第２層間絶縁層２８３上に第１層間絶縁層２８４が形成されている。そして、ＩＴＯ等からなる透明な画素電極１１１が、この第１層間絶縁層２８４上に形成されるとともに、第１層間絶縁層２８４に設けられたコンタクトホール１１１ａを介してドレイン電極２４４に接続されている。即ち、画素電極１１１は、ドレイン電極２４４を介して、シリコン層２４１の高濃度ドレイン電極２４１Ｄに接続されている。尚、図３に示すように、画素電極１１１は実表示領域４に対応する位置に形成されているが、実表示領域４の周囲に形成されたダミー領域５には、画素電極１１１と同じ形態のダミー画素電極１１１′が設けられる。このダミー画素電極１１１′は、高濃度ドレイン電極２４１Ｄに接続されない点を除き、画素電極１１１と同一の形態である。
【００４９】
次に、表示画素部３の実画素領域４には、発光層１１０及びバンク部（バンク）１２２が形成されている。発光層１１０は図３〜図５に示すように、画素電極１１１上の各々に積層されている。また、バンク部１２２は、各画素電極１１１及び各発光層１１０の間に備えられており、各発光層１１０を区画している。バンク部１２２は、基板２側に位置する無機物バンク層１２２ａと基板２から離れて位置する有機物バンク層１２２ｂとが積層されて構成されている。尚、無機物バンク層１２２ａと有機物バンク層１２２ｂとの間に遮光層を配置してもよい。
【００５０】
無機物、有機物バンク層１２２ａ，１２２ｂは、画素電極１１１の周縁部上に乗上げるまで延出形成されており、また無機物バンク層１２２ａは、有機物バンク層１２２ｂよりも画素電極１１１の中央側に延出形成されている。また、無機物バンク層１２２ａは、例えば、ＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機材料からなることが好ましい。また無機物バンク層１２２ａの膜厚は、５０〜２００ｎｍの範囲が好ましく、特に１５０ｎｍがよい。膜厚が５０ｎｍ未満では、無機物バンク層１２２ａが後述する正孔注入／輸送層より薄くなり、正孔注入／輸送層の平坦性を確保できなくなるので好ましくない。また膜厚が２００ｎｍを越えると、無機物バンク層１２２ａによる段差が大きくなって、正孔注入／輸送層上に積層する後述の発光層の平坦性を確保できなくなるので好ましくない。
【００５１】
更に、有機物バンク層１２２ｂは、アクリル樹脂、ポリイミド樹脂等の通常のレジストから形成されている。この有機物バンク層１２２ｂの厚さは、０．１〜３．５μｍの範囲が好ましく、特に２μｍ程度がよい。厚さが０．１μｍ未満では、後述する正孔注入／輸送層及び発光層の合計厚より有機物バンク層１２２ｂが薄くなり、発光層が上部開口部から溢れるおそれがあるので好ましくない。また、厚さが３．５μｍを越えると、上部開口部による段差が大きくなり、有機物バンク層１２２ｂ上に形成する陰極１２のステップカバレッジを確保できなくなるので好ましくない。また、有機物バンク層１２２ｂの厚さを２μｍ以上にすれば、陰極１２と画素電極１１１との絶縁を高めることができる点でより好ましい。このようにして、発光層１１０は、バンク部１２２より薄く形成されている。
【００５２】
また、バンク部１２２の周辺には、親液性を示す領域と、撥液性を示す領域が形成されている。親液性を示す領域は、無機物バンク層１２２ａ及び画素電極１１１であり、これらの領域には、酸素を反応ガスとするプラズマ処理によって水酸基等の親液基が導入されている。また、撥液性を示す領域は、有機物バンク層１２２ｂであり、４フッ化メタンを反応ガスとするプラズマ処理によってフッ素等の撥液基が導入されている。
【００５３】
次に、図５に示すように、発光層１１０は、画素電極１１１上に積層された正孔注入／輸送層１１０ａ上に積層されている。尚、本明細書では、発光層１１０及び正孔注入／輸送層１１０ａを含む構成を機能層といい、画素電極１１１、機能層、及び陰極１２含む構成を発光素子という。正孔注入／輸送層１１０ａは、正孔を発光層１１０に注入する機能を有するとともに、正孔を正孔注入／輸送層１１０ａ内部において輸送する機能を有する。このような正孔注入／輸送層１１０ａを画素電極１１１と発光層１１０の間に設けることにより、発光層１１０の発光効率、寿命等の素子特性が向上する。また、発光層１１０では、正孔注入／輸送層１１０ａから注入された正孔と、陰極１２からの電子とが結合して蛍光を発生させる。発光層１１ｂは、赤色（Ｒ）に発光する赤色発光層、緑色（Ｇ）に発光する緑色発光層、及び青色（Ｂ）に発光する青色発光層の３種類を有し、図１及び図２に示すように、各発光層がストライプ配置されている。
【００５４】
次に、図３及び図４に示したように、表示画素部３のダミー領域５には、ダミー発光層２１０及びダミーバンク部２１２が形成されている。ダミーバンク部２１２は、基板２側に位置するダミー無機物バンク層２１２ａと基板２から離れて位置するダミー有機物バンク層２１２ｂとが積層されて構成されている。ダミー無機物バンク層２１２ａは、ダミー画素電極１１１′の全面に形成されている。またダミー有機物バンク層２１２ｂは、有機物バンク層１２２ｂと同様に画素電極１１１の間に形成されている。そして、ダミー発光層２１０は、ダミー無機物バンク２１２ａを介してダミー画素電極１１１′上に形成されている。
【００５５】
ダミー無機物バンク層２１２ａ及びダミー有機物バンク層２１１ｂは、先に説明した無機物、有機物バンク層１２２ａ，１２２ｂと同様の材質、同様の膜厚を有するものである。また、ダミー発光層２１０は、図示略のダミー正孔注入／輸送層上に積層されており、ダミー正孔注入／輸送層及びダミー発光層の材質や膜厚は、前述の正孔注入／輸送層１１０ａ及び発光層１１０と同様である。従って、上記の発光層１１０と同様に、ダミー発光層２１０はダミーバンク部２１２より薄く形成されている。
【００５６】
ダミー領域５を実表示領域４の周囲に配置することにより、実表示領域４の発光層１１０の厚さを均一にすることができ、表示ムラを抑制することができる。即ち、ダミー領域５を配置することで、表示素子をインクジェット法によって形成する場合における吐出した組成物インクの乾燥条件を実表示領域４内で一定にすることができ、実表示領域４の周縁部で発光層１１０の厚さに偏りが生じる虞がない。
【００５７】
次に、陰極１２は、実表示領域４とダミー領域５の全面に形成されるとともにダミー領域５の外側にある基板２上まで延出され、ダミー領域５の外側、即ち表示画素部３の外側で発光用電源配線１０３と対向配置されている。また陰極１２の端部が、回路部１１に形成された陰極用配線１２ａの全面に亘って接続されている。陰極１２は、画素電極１１１の対向電極として発光層１１０に電流を流す役割を果たす。この陰極１２は、例えば、フッ化リチウムとカルシウムの積層体からなる陰極層１２ｂと、反射層１２ｃとが積層されて構成されている。陰極１２のうち、反射層１２ｃのみが表示画素部３の外側まで延出されている。反射層１２ｃは、発光層１１０から発した光を基板２側に反射させるもので、例えば、Ａｌ、Ａｇ、Ｍｇ／Ａｇ積層体等からなることが好ましい。更に、反射層１２ｂ上にＳｉＯ２、ＳｉＮ等からなる酸化防止用の保護層を設けても良い。
【００５８】
次に、本実施形態の電気光学装置１の製造方法について説明する。図６〜図９は、本発明の一実施形態による電気光学装置の製造方法を説明する工程図である。まず、図６〜図８を参照して、基板２上に回路部１１を形成する方法について説明する。尚、図６〜図８に示す各断面図は、図２中のＡ−Ａ′線に沿う断面に対応している。また、以下の説明において、不純物濃度は、いずれも活性化アニール後の不純物として表される。
【００５９】
まず、図６（ａ）に示すように、基板２上に、シリコン酸化膜などからなる下地保護層２８１を形成する。次に、ＩＣＶＤ法、プラズマＣＶＤ法などを用いてアモルファスシリコン層を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層５０１とする。その後、ポリシリコン層５０１をフォトリソグラフィ法によりパターニングし、図６（ｂ）に示すように島状のシリコン層２４１，２５１，２６１を形成し、更にシリコン酸化膜からなるゲート絶縁層２８２を形成する。
【００６０】
シリコン層２４１は、実表示領域４に対応する位置に形成されて画素電極１１１に接続されるカレント薄膜トランジスタ１２３（以下、「画素用ＴＦＴ」と表記する場合がある）を構成するものであり、シリコン層２５１，２６１は、走査線駆動回路１０５内のＰチャネル型及びＮチャネル型の薄膜トランジスタ（以下、「駆動回路用ＴＦＴ」と表記する場合がある）をそれぞれ構成するものである。
【００６１】
ゲート絶縁層２８２の形成は、プラズマＣＶＤ法、熱酸化法等により、各シリコン層２４１，２５１，２６１及び下地保護層２８１を覆う厚さ約３０ｎｍ〜２００ｎｍのシリコン酸化膜を形成することにより行う。ここで、熱酸化法を利用してゲート絶縁層２８２を形成する際には、シリコン層２４１，２５１，２６１の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。チャネルドープを行う場合には、例えば、このタイミングで約１×１０１２ｃｍ−２のドーズ量でボロンイオンを打ち込む。その結果、シリコン層２４１，２５１，２６１は、不純物濃度が約１×１０−１７ｃｍ−３の低濃度Ｐ型のシリコン層となる。
【００６２】
次に、図６（ｃ）に示すように、シリコン層２４１，２６１の一部にイオン注入選択マスクＭ１を形成し、この状態でリンイオンを約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、イオン注入選択マスクＭ１に対してセルフアライン的に高濃度不純物が導入され、シリコン層２４１，２６１中に高濃度ソース領域２４１Ｓ，２６１Ｓ及び高濃度ドレイン領域２４１Ｄ，２６１Ｄが形成される。
【００６３】
その後、図６（ｄ）に示すように、イオン注入選択マスクＭ１を除去した後に、ゲート絶縁層２８２上にドープドシリコン、シリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜といった厚さ約２００ｎｍ程度の金属膜を形成し、更にこの金属膜をパターニングすることにより、Ｐチャネル型の駆動回路用ＴＦＴのゲート電極２５２、画素用ＴＦＴのゲート電極２４２、Ｎチャネル型の駆動回路用ＴＦＴのゲート電極２６２を形成する。また、上記パターニングにより、走査線駆動回路用信号配線１０５ａ、発光用電源配線の第１配線１０３Ｒ１，１０３Ｇ１，１０３Ｂ１、陰極用配線１２ａの一部を同時に形成する。
【００６４】
更に、ゲート電極２４２，２５２，２６２をマスクとし、シリコン層２４１，２５１，２６１に対してリンイオンを約４×１０１３ｃｍ−２のドープ量でイオン注入する。その結果、ゲート電極２４２，２５２，２６２に対してセルフアライン的に低濃度不純物が導入され、図６（ｄ）に示すように、シリコン層２４１，２６１中に低濃度ソース領域２４１ｂ，２６１ｂ、及び低濃度ドレイン領域２４１ｃ，２６１ｃが形成される。また、シリコン層２５１中に低濃度不純物領域２５１Ｓ，２５１Ｄが形成される。
【００６５】
次に、図７（ａ）に示すように、ゲート電極２５２の周辺を除く全面にイオン注入選択マスクＭ２を形成する。このイオン注入選択マスクＭ２を用いて、シリコン層２５１に対してボロンイオンを約１．５×１０１５ｃｍ−２のドープ量でイオン注入する。結果として、ゲート電極２５２もマスクとして機能し、シリコン層２５２中にセルフアライン的に高濃度不純物がドープされる。これにより２５１Ｓ及び２５１Ｄがカウンタードープされ、Ｐ型チャネル型の駆動回路用ＴＦＴのソース領域及びドレイン領域となる。
【００６６】
そして、図７（ｂ）に示すように、イオン注入選択マスクＭ２を除去した後に、基板２の全面に第２層間絶縁層２８３を形成し、更にフォトリソグラフィ法により第２層間絶縁層２８３をパターニングして、各ＴＦＴのソース電極及びドレイン電極並びに陰極用配線１２ａに対応する位置にコンタクトホール形成用の孔Ｈ１を設ける。次に、図７（ｃ）に示すように、第２層間絶縁層２８３を覆うように、アルミニウム、クロム、タンタル等の金属からなる厚さ約２００ｎｍないし８００ｎｍ程度の導電層５０４を形成することにより、先に形成した孔Ｈ１にこれらの金属を埋め込んでコンタクトホールを形成する。更に導電層５０４上にパターニング用マスクＭ３を形成する。
【００６７】
次に、図８（ａ）に示すように、導電層５０４をパターニング用マスクＭ３によってパターニングし、各ＴＦＴのソース電極２４３，２５３，２６３、ドレイン電極２４４，２５４、各発光用電源配線の第２配線１０３Ｒ２，１０３Ｇ２，１０３Ｂ２、走査線回路用電源配線１０５ｂ、及び陰極用配線１２ａを形成する。上記のように、第１配線１０３Ｒ１及び１０３Ｂ１を陰極用配線１２ａと同じ階層に離間して形成することで、第２の静電容量Ｃ２が形成される。
【００６８】
以上の工程が終了すると、図８（ｂ）に示すように、第２層間絶縁層２８３を覆う第１層間絶縁層２８４を、例えばアクリル系などの樹脂材料によって形成する。この第１層間絶縁層２８４は、約１〜２μｍ程度の厚さに形成されることが望ましい。次に、図８（ｃ）に示すように、第１層間絶縁層２８４のうち、画素用ＴＦＴのドレイン電極２４４に対応する部分をエッチングによって除去してコンタクトホール形成用の孔Ｈ２を形成する。このとき、同時に陰極用配線１２ａ上の第１層間絶縁層２８４も除去する。このようにして、基板２上に回路部１１が形成される。
【００６９】
次に、図９を参照して、回路部１１上に表示画素部３を形成することにより電気光学装置１を得る手順について説明する。図９に示す断面図は、図２中のＡ−Ａ′線に沿う断面に対応している。まず、図９（ａ）に示すように、基板２の全面を覆うようにＩＴＯ等の透明電極材料からなる薄膜を形成し、この薄膜をパターニングすることにより、第１層間絶縁層２８４に設けた孔Ｈ２を埋めてコンタクトホール１１１ａを形成するとともに、画素電極１１１及びダミー画素電極１１１′を形成する。画素電極１１１は、カレント薄膜トランジスタ１２３の形成部分のみに形成され、コンタクトホール１１１ａを介してカレント薄膜トランジスタ１２３（スイッチング素子）に接続される。尚、ダミー電極１１１′は島状に配置される。
【００７０】
次に、図９（ｂ）に示すように、第１層間絶縁層２８４、画素電極１１１、及びダミー画素電極１１１′上に無機物バンク層１２２ａ及びダミー無機物バンク層２１２ａを形成する。無機物バンク層１２２ａは、画素電極１１１の一部が開口する態様にて形成し、ダミー無機物バンク層２１２ａはダミー画素電極１１１′を完全に覆うように形成する。無機物バンク層１２２ａ及びダミー無機物バンク層２１２ａは、例えばＣＶＤ法、ＴＥＯＳ法、スパッタ法、蒸着法等によって第１層間絶縁層２８４及び画素電極１１１の全面にＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機物膜を形成した後に、当該無機物膜をパターニングすることにより形成する。
【００７１】
更に、図９（ｂ）に示すように、無機物バンク層１２２ａ及びダミー無機物バンク層２１２ａ上に、有機物バンク層１２２ｂ及びダミー有機物バンク層２１２ｂを形成する。有機物バンク層１２２ｂは、無機物バンク層１２２ａを介して画素電極１１１の一部が開口する態様にて形成し、ダミー有機物バンク層２１２ｂはダミー無機物バンク層２１２ａの一部が開口する態様にて形成する。このようにして、第１層間絶縁層２８４上にバンク部１２２を形成する。
【００７２】
続いて、バンク部１２２の表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施形態においてはプラズマ処理工程により、各領域を形成するものとしている。具体的に、このプラズマ処理工程は、画素電極１１１、無機物バンク層１２２ａ、及びダミー無機物バンク層２１２ａを親液性にする親液化工程と、有機物バンク層１２２ｂ及びダミー有機物バンク層２１２ｂを撥液性にする撥液化工程とを少なくとも有している。
【００７３】
即ち、バンク部１２２を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親液化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。続いて、撥液化工程として大気雰囲気中で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行い、プラズマ処理のために加熱されたバンク部１２２を室温まで冷却することで、親液性及び撥液性が所定箇所に付与されることとなる。
【００７４】
更に、画素電極１１１上及びダミー無機物バンク層２１２ａ上にそれぞれ、発光層１１０及びダミー発光層２１０をインクジェット法により形成する。発光層１１０並びにダミー発光層２１０は、正孔注入／輸送層材料を含む組成物インクを吐出・乾燥した後に、発光層材料を含む組成物インクを吐出・乾燥することにより形成される。尚、この発光層１１０及びダミー発光層２１０の形成工程以降は、正孔注入／輸送層及び発光層の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等の不活性ガス雰囲気で行うことが好ましい。
【００７５】
次に、図９（ｃ）に示すように、バンク部１２２、発光層１１０、及びダミー発光層２１０を覆う陰極１２を形成する。陰極１２は、バンク部１２２、発光層１１０、及びダミー発光層２１０上に陰極層１２ｂを形成した後に、陰極層１２ｂを覆って基板２上の陰極用配線１２ａに接続される反射層１２ｃを形成することにより得られる。このように、反射層１２ｃを陰極用配線１２ａに接続させるべく反射層１２ｃを表示画素部３から基板２上に延出させることにより、反射層１２ｃが第１層間絶縁層２８４を介して発光用電源配線１０３に対向配置され、反射層１２ｃ（陰極）と発光用電源配線１０３との間に第１の静電容量Ｃ１が形成される。最後に、基板２にエポキシ樹脂等の封止材１３を塗布し、この封止材１３を介して基板２に封止基板１４を接合する。このようにして、図１〜図４に示すような電気光学装置１が得られる。
【００７６】
このようにして製造された電気光学装置、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図１０に示すノート型のパーソナルコンピュータ６００（電子機器）が製造される。図１０は、本発明の一実施形態による電気光学装置を備える電子機器の一例を示す図である。尚、図１０において６０１は筐体であり、６０２は液晶表示装置であり、６０３はキーボードである。図１１は、他の電子機器としての携帯電話機を示す斜視図である。図１１に示した携帯電話機７００は、アンテナ７０１、受話器７０２、送話器７０３、液晶表示装置７０４、及び操作釦部７０５等を備えて構成されている。
【００７７】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００７８】
【発明の効果】
以上説明したように、本発明によれば、陰極用配線の総面積を電源配線の面積よりも大として陰極用配線の配線抵抗を小さく設定しているため、電源配線から第１電極を介して発光素子に供給された電流が陰極用配線に流れるときに生ずる電圧降下を小さく抑えることができるという効果がある。この結果として、画像信号の供給が安定化してコントラスト低下等の画像表示の異常を抑えることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による電気光学装置の配線構造を模式的に示す図である。
【図２】本発明の一実施形態による電気光学装置の平面模式図である。
【図３】図２のＡ−Ａ′線に沿う断面図である。
【図４】図２のＢ−Ｂ′線に沿う断面図である。
【図５】画素電極群領域１１ａの要部を示す断面図である。
【図６】本発明の一実施形態による電気光学装置の製造方法を説明する工程図である。
【図７】本発明の一実施形態による電気光学装置の製造方法を説明する工程図である。
【図８】本発明の一実施形態による電気光学装置の製造方法を説明する工程図である。
【図９】本発明の一実施形態による電気光学装置の製造方法を説明する工程図である。
【図１０】本発明の一実施形態による電気光学装置を備える電子機器の一例を示す図である。
【図１１】他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
４……実表示領域（有効表示領域）
５……ダミー領域
１２……陰極（第２電極）
１２ａ……陰極用配線
１０１……走査線（制御線）
１０２……信号線（制御線）
１０３，１０３Ｒ，１０３Ｇ，１０３Ｂ……発光用電源配線
１１０，１１０Ｒ，１１０Ｇ，１１０Ｂ……発光素子
１１０ａ……正孔注入／輸送層
１１０……発光層
１１１……画素電極（第１電極）
１１２……スイッチング薄膜トランジスタ（スイッチング素子）
１２３……カレント薄膜トランジスタ（スイッチング素子）

Claims (13)

  1. 基体上の有効領域に設けられた複数の第１電極と、
    前記複数の第１電極に対して共通に設けられた第２電極と、
    前記複数の第１電極と前記第２の電極との間に設けられた複数の電気光学素子と、
    前記第１電極に電源電圧を供給するための第１の配線と、
    前記第２電極と接続され、前記基体の外周をなす複数の辺のうち少なくとも１辺と前記有効領域との間に設けられた第２の配線と、を含み、
    前記第２の配線の、前記基体上における占有面積は、前記第１の配線の部分のうち前記有効領域外に設けられた部分の前記基体上における占有面積より大であること、
    を特徴とする電気光学装置。
  2. 前記第２の配線は、その線幅が前記第１の配線の線幅よりも広く形成されている箇所を含むことを特徴とする請求項１記載の電気光学装置。
  3. 前記第２の配線は、配線全体に亘って、その線幅が前記第１の配線の線幅よりも広く形成されていることを特徴とする請求項１記載の電気光学装置。
  4. 前記複数の電気光学素子の各々は、前記複数の第１電極のうち対応する第１電極と前記第２電極との間に設けられ、当該対応する第１電極と前記第２電極との間に電圧が印加されることにより発光する発光層を有し、
    前記複数の電気光学素子は前記発光層の発光色が異なる複数の種類の電気光学素子を含み、
    前記第１の配線は、発光色毎に配線されていることを特徴とする請求項１記載の電気光学装置。
  5. 前記第２の配線の前記有効領域外における線幅は、前記電気光学素子の種類毎に配線された前記第１の配線のうち前記有効領域外の部分の線幅が最も広く形成されているものより大であること特徴とする請求項４記載の電気光学装置。
  6. 前記有効領域と、前記基体の外周をなす複数の辺のうち少なくとも１辺との間にダミー領域が設けられ、
    前記第１の配線及び前記第２の配線は、前記ダミー領域と前記基体の外周をなす複数の辺のうち少なくとも１辺との間に形成されていることを特徴とする請求項１から請求項５の何れか一項に記載の電気光学装置。
  7. 前記第２電極は、少なくとも前記有効領域と前記ダミー領域とを覆うように形成されていることを特徴とする請求項６記載の電気光学装置。
  8. 前記第２の配線と前記第２電極との接続部は、前記有効領域と前記基体の外周の複数の辺のうち少なくとも３辺との間に設けられていることを特徴とする請求項７記載の電気光学装置。
  9. 前記複数の第１電極の各々は、前記有効領域に設けられた、対応する画素回路に含まれ、
    前記画素回路を制御する信号を伝送する複数の制御線を有し、
    前記複数の制御線は、前記第１の配線及び前記第２の配線のうち少なくともいずれか一つとは、少なくとも前記基体上において交差しないように配置されていること請求項１から請求項８の何れか一項に記載の電気光学装置。
  10. 前記制御線は、前記画素回路に走査信号を供給するための走査線と、前記画素回路にデータ信号を供給するためのデータ線と、を含むことを特徴とする請求項９記載の電気光学装置。
  11. 前記電気光学素子は、正孔注入／輸送層と、有機エレクトロルミネッセンス材料からなる発光層とを積層して形成したものであることを特徴とする請求項１から請求項１０の何れか一項に記載の電気光学装置。
  12. 請求項１から請求項１１の何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。
  13. 複数の第１電極の各々と前記複数の第１電極に対して共通に設けられた第２電極との間に設けられた電気光学素子を備えた電気光学装置のための配線基板であって、
    基体上に設けられた複数の第１電極と、
    前記第１の電極に電源電圧を供給するための第１の配線と、
    前記第２の電極と接続するための第２の配線と、を含み、
    前記第２の配線は、前記複数の第１電極が設けられた有効領域の外に配置され、
    前記第２の配線の前記基体上における占有面積は、前記第１の配線の部分のうち前記有効領域外に設けられた部分の、前記基体上における占有面積より大であること、
    を特徴とする配線基板。
JP2003193671A 2002-07-18 2003-07-08 電気光学装置、配線基板及び電子機器 Expired - Lifetime JP4001066B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003193671A JP4001066B2 (ja) 2002-07-18 2003-07-08 電気光学装置、配線基板及び電子機器
US10/615,849 US7230593B2 (en) 2002-07-18 2003-07-10 Electro-optical device, wiring substrate, and electronic apparatus
CNB031474616A CN100380424C (zh) 2002-07-18 2003-07-11 发光装置和电子仪器
KR1020030048795A KR100548688B1 (ko) 2002-07-18 2003-07-16 전기 광학 장치 및 전자 기기
TW092119573A TW594636B (en) 2002-07-18 2003-07-17 Electro-optical device and electronic apparatus
KR1020050087736A KR100576641B1 (ko) 2002-07-18 2005-09-21 발광 장치
US11/785,530 US7439943B2 (en) 2002-07-18 2007-04-18 Electro-optical device, wiring substrate, and electronic apparatus
US12/219,827 US7733308B2 (en) 2002-07-18 2008-07-29 Electro-optical device, wiring substrate, and electronic apparatus
US12/766,310 US8665190B2 (en) 2002-07-18 2010-04-23 Electro-optical device, wiring substrate, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002209880 2002-07-18
JP2003193671A JP4001066B2 (ja) 2002-07-18 2003-07-08 電気光学装置、配線基板及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005218439A Division JP4325595B2 (ja) 2002-07-18 2005-07-28 発光装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2004102245A true JP2004102245A (ja) 2004-04-02
JP4001066B2 JP4001066B2 (ja) 2007-10-31

Family

ID=31980466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193671A Expired - Lifetime JP4001066B2 (ja) 2002-07-18 2003-07-08 電気光学装置、配線基板及び電子機器

Country Status (5)

Country Link
US (4) US7230593B2 (ja)
JP (1) JP4001066B2 (ja)
KR (2) KR100548688B1 (ja)
CN (1) CN100380424C (ja)
TW (1) TW594636B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127754A (ja) * 2002-10-03 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2008282029A (ja) * 2004-07-26 2008-11-20 Seiko Epson Corp 発光装置及び電子機器
US7701420B2 (en) 2004-12-08 2010-04-20 Hitachi Displays, Ltd. Display device and driving method thereof
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2015060750A (ja) * 2013-09-19 2015-03-30 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法
JP2018180100A (ja) * 2017-04-05 2018-11-15 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052006A2 (en) 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP4720069B2 (ja) 2002-04-18 2011-07-13 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100970253B1 (ko) * 2003-12-19 2010-07-16 삼성전자주식회사 발광소자의 제조 방법
KR100581100B1 (ko) * 2003-12-29 2006-05-16 엘지.필립스 엘시디 주식회사 유기전계발광 소자
US7268498B2 (en) 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7420725B2 (en) 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP4727216B2 (ja) * 2004-11-30 2011-07-20 株式会社 日立ディスプレイズ 有機ｅｌ表示装置
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
TWI344625B (en) * 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100730156B1 (ko) * 2005-11-03 2007-06-19 삼성에스디아이 주식회사 평판 디스플레이 장치
JP4827499B2 (ja) * 2005-11-16 2011-11-30 キヤノン株式会社 電流駆動型装置及び表示装置
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
JP4561647B2 (ja) * 2006-02-02 2010-10-13 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および検査方法
JP2007220598A (ja) * 2006-02-20 2007-08-30 Hitachi Displays Ltd 有機ｅｌ表示装置
JP5207670B2 (ja) * 2006-07-19 2013-06-12 キヤノン株式会社 表示装置
KR100716283B1 (ko) * 2006-08-11 2007-05-09 삼성전자주식회사 표시장치
US7684106B2 (en) * 2006-11-02 2010-03-23 Qualcomm Mems Technologies, Inc. Compatible MEMS switch architecture
KR100846714B1 (ko) * 2007-02-05 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치
JP5151172B2 (ja) 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
KR101366980B1 (ko) * 2007-06-01 2014-02-24 엘지디스플레이 주식회사 유기전계발광소자
JP4386128B2 (ja) * 2007-11-15 2009-12-16 ソニー株式会社 有機電界発光表示装置
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
JP5239512B2 (ja) * 2008-05-23 2013-07-17 セイコーエプソン株式会社 電気光学装置及び電子機器
US8023167B2 (en) 2008-06-25 2011-09-20 Qualcomm Mems Technologies, Inc. Backlight displays
US7768690B2 (en) * 2008-06-25 2010-08-03 Qualcomm Mems Technologies, Inc. Backlight displays
JP5580981B2 (ja) * 2008-11-21 2014-08-27 ラピスセミコンダクタ株式会社 半導体素子及び半導体装置
KR100986846B1 (ko) * 2009-01-29 2010-10-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR20110008918A (ko) * 2009-07-21 2011-01-27 삼성모바일디스플레이주식회사 평판표시장치 및 그의 제조 방법
EP2556403A1 (en) 2010-04-09 2013-02-13 Qualcomm Mems Technologies, Inc. Mechanical layer of an electromechanical device and methods of forming the same
KR101142752B1 (ko) * 2010-04-13 2012-05-03 삼성모바일디스플레이주식회사 평판표시장치
TWI424563B (zh) * 2010-06-03 2014-01-21 Au Optronics Corp 電激發光顯示面板及其畫素結構
US8716709B2 (en) * 2010-06-03 2014-05-06 Sharp Kabushiki Kaisha Display device
EP2447997A1 (en) * 2010-10-26 2012-05-02 Samsung Mobile Display Co., Ltd. Organic light-emitting display device
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
JP2013044891A (ja) * 2011-08-23 2013-03-04 Sony Corp 表示装置及び電子機器
JP5808624B2 (ja) * 2011-09-09 2015-11-10 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101924606B1 (ko) * 2012-04-27 2018-12-04 삼성디스플레이 주식회사 유기 발광 표시 장치와, 이의 제조 방법
KR101967407B1 (ko) * 2012-10-08 2019-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI601113B (zh) * 2012-11-26 2017-10-01 校際微電子中心 主動矩陣顯示器的低功率數位驅動
KR102060013B1 (ko) * 2013-04-24 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102118676B1 (ko) 2014-02-05 2020-06-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102205402B1 (ko) 2014-02-05 2021-01-21 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106368638B (zh) * 2015-07-23 2019-04-09 中国石油天然气股份有限公司 套管破损封堵工具及封堵方法
KR20170135585A (ko) * 2016-05-31 2017-12-08 엘지디스플레이 주식회사 뱅크 절연막을 포함하는 유기 발광 표시 장치
US11637227B2 (en) * 2017-01-25 2023-04-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device including multiple distributed bragg reflector layers
US10461121B2 (en) * 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
KR102473526B1 (ko) * 2017-11-30 2022-12-01 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102484644B1 (ko) * 2017-12-07 2023-01-03 엘지디스플레이 주식회사 전계 발광 표시장치
KR102454568B1 (ko) * 2017-12-14 2022-10-13 엘지디스플레이 주식회사 전계 발광 표시장치
JP6818715B2 (ja) * 2018-04-27 2021-01-20 株式会社Ｊｏｌｅｄ 表示パネル、表示装置、および、表示パネルの製造方法
JP6702365B2 (ja) * 2018-07-17 2020-06-03 セイコーエプソン株式会社 発光装置、電子機器
JP6702366B2 (ja) * 2018-07-17 2020-06-03 セイコーエプソン株式会社 発光装置、電子機器
CN109658824B (zh) * 2019-02-28 2021-07-09 武汉天马微电子有限公司 显示面板和显示装置
CN110085768A (zh) * 2019-04-30 2019-08-02 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN112151696B (zh) * 2020-09-28 2023-05-30 京东方科技集团股份有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002110343A (ja) * 2000-07-25 2002-04-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655066B2 (ja) * 1993-12-28 1997-09-17 日本電気株式会社 超解像光ヘッド装置
JP2864464B2 (ja) 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3108861B2 (ja) 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
US5923119A (en) * 1996-05-20 1999-07-13 Matsushita Electric Industrial Co., Ltd. Organic thin-film electroluminescent display device, method for driving the same and method for fabricating the same
JP3249077B2 (ja) 1996-10-18 2002-01-21 キヤノン株式会社 マトリクス基板と液晶装置
DE69841721D1 (de) 1997-02-17 2010-07-29 Seiko Epson Corp Anzeigevorrichtung
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
JPH11271790A (ja) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP4075028B2 (ja) * 1999-06-14 2008-04-16 セイコーエプソン株式会社 回路基板、表示装置、および電子機器
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2001109397A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP3988067B2 (ja) 1999-12-27 2007-10-10 セイコーエプソン株式会社 電気光学装置部品の製造方法
JP2002108285A (ja) 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR100654956B1 (ko) 2000-12-30 2006-12-07 현대엘씨디주식회사 유기전계발광 액정표시장치
US6787063B2 (en) * 2001-03-12 2004-09-07 Seiko Epson Corporation Compositions, methods for producing films, functional elements, methods for producing functional elements, methods for producing electro-optical devices and methods for producing electronic apparatus
JP3901127B2 (ja) * 2002-06-07 2007-04-04 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002110343A (ja) * 2000-07-25 2002-04-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127754A (ja) * 2002-10-03 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2008282029A (ja) * 2004-07-26 2008-11-20 Seiko Epson Corp 発光装置及び電子機器
US7701420B2 (en) 2004-12-08 2010-04-20 Hitachi Displays, Ltd. Display device and driving method thereof
US8547306B2 (en) 2004-12-08 2013-10-01 Hitachi Displays, Ltd. Display device and driving method thereof
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2015060750A (ja) * 2013-09-19 2015-03-30 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法
JP2018180100A (ja) * 2017-04-05 2018-11-15 株式会社ジャパンディスプレイ 表示装置
JP7002855B2 (ja) 2017-04-05 2022-01-20 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US8665190B2 (en) 2014-03-04
US20040041753A1 (en) 2004-03-04
US20090001884A1 (en) 2009-01-01
JP4001066B2 (ja) 2007-10-31
US20070187692A1 (en) 2007-08-16
US7439943B2 (en) 2008-10-21
KR100576641B1 (ko) 2006-05-08
TW200402679A (en) 2004-02-16
KR20050105111A (ko) 2005-11-03
US7733308B2 (en) 2010-06-08
TW594636B (en) 2004-06-21
CN1527266A (zh) 2004-09-08
CN100380424C (zh) 2008-04-09
US20100207925A1 (en) 2010-08-19
KR100548688B1 (ko) 2006-02-02
KR20040010233A (ko) 2004-01-31
US7230593B2 (en) 2007-06-12

Similar Documents

Publication Publication Date Title
JP4001066B2 (ja) 電気光学装置、配線基板及び電子機器
JP3818261B2 (ja) 発光装置及び電子機器
JP5169754B2 (ja) 表示装置及び電子機器
JP2009163272A (ja) 発光装置及び電子機器
JP2004062160A (ja) 電気光学装置及び電子機器
JP3726803B2 (ja) 有機ｅｌ表示装置及び電子機器
JP4325595B2 (ja) 発光装置及び電子機器
JP5999218B2 (ja) 電気光学装置及び電子機器
JP2004102246A (ja) 電気光学装置、配線基板及び電子機器
JP2003288987A (ja) 発光装置及び電子機器
JP4265210B2 (ja) 有機ｅｌ装置及び電子機器
JP2004062164A (ja) 電気光学装置及び電子機器
JP2006031020A (ja) 電気光学装置及び電子機器
JP2005352504A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4001066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term