JP3818261B2 - 発光装置及び電子機器 - Google Patents

発光装置及び電子機器 Download PDF

Info

Publication number
JP3818261B2
JP3818261B2 JP2003012348A JP2003012348A JP3818261B2 JP 3818261 B2 JP3818261 B2 JP 3818261B2 JP 2003012348 A JP2003012348 A JP 2003012348A JP 2003012348 A JP2003012348 A JP 2003012348A JP 3818261 B2 JP3818261 B2 JP 3818261B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
region
electrode
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003012348A
Other languages
English (en)
Other versions
JP2003288986A (ja
Inventor
早人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003012348A priority Critical patent/JP3818261B2/ja
Priority to US10/349,075 priority patent/US7023407B2/en
Priority to CNB031019137A priority patent/CN1251166C/zh
Priority to KR10-2003-0004604A priority patent/KR100524279B1/ko
Priority to TW092101500A priority patent/TW587400B/zh
Publication of JP2003288986A publication Critical patent/JP2003288986A/ja
Application granted granted Critical
Publication of JP3818261B2 publication Critical patent/JP3818261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光装置及び電子機器に係り、特に有機エレクトロルミネッセンス材料を備えた発光装置及び当該発光装置を備える電子機器に関する。
【0002】
【従来の技術】
近年、画素電極(陽極)及び陰極の間に、有機蛍光材料等の発光材料からなる発光素子が挟持された構造のカラー発光装置、特に発光材料として有機エレクトロルミネッセンス(有機EL)材料を用いた有機EL装置の開発が行われている。以下、典型的な発光装置(有機EL装置)について簡単に説明する。
【0003】
図12は、典型的な発光装置の配線構造を示す図である。図12に示したように、典型的な発光装置は、複数の走査線901と、走査線901に対して交差する方向に延びる複数の信号線902と、信号線902に並行して延びる複数の電源配線903とがそれぞれ配線され、走査線901と信号線902との各交点毎に、画素領域Aが設けられている。各信号線902は、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチを備えるデータ側駆動回路904に接続されており、各走査線901は、シフトレジスタ及びレベルシフタを備える走査側駆動回路905に接続されている。
【0004】
また、画素領域Aの各々には、走査線901を介して走査信号がゲート電極に供給されるスイッチング薄膜トランジスタ913と、このスイッチング薄膜トランジスタ913を介して信号線902から供給される画像信号を保持する保持容量Capと、保持容量Capによって保持された画像信号がゲート電極に供給されるカレント薄膜トランジスタ914と、このカレント薄膜トランジスタ914を介して電源配線903に電気的に接続されたときに電源配線903から駆動電流が流れ込む画素電極911と、この画素電極911と陰極912との間に挟み込まれる発光層910とが設けられている。陰極912は、陰極用電源回路931に接続されている。
【0005】
上記の発光層910には、赤色に発光する発光層910R、緑色に発光する発光層910G、青色に発光する発光層910Bの3種の発光素子が含まれ、各発光層910R,910G,910Bがストライプ配置されている。そして、カレント薄膜トランジスタ914を介して各発光層910R,910G,910Bに接続される電源配線903R,903G,903Bは、それぞれ発光用電源回路932に接続されている。各色毎に電源配線が配線されているのは、発光層910の駆動電位が各色毎に異なるためである。
【0006】
以上の構成において、走査線901に走査信号が供給されてスイッチング薄膜トランジスタ913がオン状態になると、そのときに信号線902に供給されている画像信号に応じた電荷が保持容量Capに保持される。この保持容量Capに保持された電荷の量に応じて、カレント薄膜トランジスタ914のオン・オフ状態が決まる。そして、カレント薄膜トランジスタ914を介して電源配線903R,903G,903Bから画素電極911に電流が流れ、更に発光層910を介して陰極912に駆動電流が流れる。このとき、発光層910を流れた電流量に応じた量の発光が発光層910から得られる。
上記のように複数の電気光学素子の各々に対応して設けられた画素回路により駆動される式は、アクティブマトリクス駆動方式として知られている(例えば、特許文献1参照)。
【特許文献1】
国際公開第WO98/3640号パンフレット。
【0007】
【発明が解決しようとする課題】
ところで、上述した発光装置に設けられる発光層910を安定して発光させるためには、電源配線903から画素電極911に印加する駆動電流の電位変動をできるだけ少なくすることが要求される。しかしながら、図12に示したように、走査線901、信号線902、及び電源配線903が入り組んで配線されているため、電源配線903と走査線901及び信号線902との間の寄生容量が生じている。この寄生容量が大きいと、定められた期間内に画像信号を画素領域Aに供給することができず、コントラストの低下が生ずる等の正常な画像表示を行えない虞があるという問題があった。
【0008】
また、上記の発光装置が携帯性を有する電子機器、例えば携帯電話機の発光装置として用いられる場合には、表示面積の大面積化が求められるとともに、小型・軽量化が求められる。この両方の要求に応えるためには、発光装置の表示面を有効に利用した構成とする必要がある。
【0009】
本発明は、上記事情に鑑みてなされたものであり、配線間の寄生容量を少なくすることにより、画像信号の供給を安定化してコントラスト低下等の画像表示の異常を引き起こすことがなく、表示面の有効利用を図ることができる発光装置及び、当該発光装置を備える電子機器を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明の第1の発光装置は、第1電極と第2電極との間に発光層を有する複数の発光素子と、前記第1電極に接続してなるスイッチング素子とを有する有効発光領域と、前記有効発光領域の外側に形成されてなるダミー領域と、を含み、前記有効発光領域及び前記ダミー領域には、前記発光素子を構成する少なくとも1つの機能層がマトリクス状に配置されており、前記機能層の周囲には絶縁部が設けられており、前記ダミー領域において、前記スイッチング素子を走査する走査信号を供給する走査線が前記絶縁部の下方に形成されてなることを特徴とする。
【0011】
この発明によれば、表示に寄与する有効発光領域以外の表示に寄与しないダミー領域において、走査線が絶縁部の下方に形成されているため、寄生容量を低減させることができる。
【0012】
上記の発光装置は、前記走査線と前記絶縁部との間には、複数の層間絶縁層が形成されていること
この発明によれば、走査線と絶縁部との間に複数の層間絶縁層を形成することで、走査線と第2電極との間隔を広げることができるため、走査線と第2電極との間に生ずる寄生容量を低下させる上で好適である。
【0013】
また、上記の発光装置において、前記第2電極が、少なくとも前記有効発光領域と前記ダミー領域とを覆うように形成されていることが好ましい。
【0014】
更に、上記の発光装置において、前記発光素子には、正孔注入/輸送層が形成されていてもよい。
【0015】
この発明によれば、発光素子が正孔注入/輸送層と発光層とが積層されてなり、この発光層に対して電位変動の少ない駆動電流を印加することにより、高輝度で正確な色彩の表示を行うことができる。
【0016】
上記課題を解決するために、本発明の第2の発光装置は、第1電極と第2電極との間に発光層を有する複数の発光素子と、前記複数の発光素子の各々を駆動するための画素回路とを有する有効発光領域と、前記有効発光領域の外側に形成されてなるダミー領域と、を含み、前記有効発光領域及び前記ダミー領域には、前記画素回路に走査信号を供給する走査線と、前記画素回路にデータ信号を供給するための前記走査線に対して交差する信号線と、マトリクス状に配置され前記発光素子を構成する少なくとも1つの機能層とが形成されており、前記機能層の周囲には絶縁部が設けられており、前記ダミー領域において、前記走査線は前記絶縁部の下方に形成されており、前記信号線と前記第2電極との間には少なくとも層間絶縁層が形成されていること、を特徴とする。
【0017】
また、上記の発光装置において、さらに前記画素回路を介して当該画素回路に対応する前記発光素子 に駆動電力を供給する電源 配線を含み、前記電源配線は、異なる層に形成されていることが好ましい。このような構成とすることにより、配線のためのスペースを有効に利用することができる。
上記の発光装置において、前記電源配線のうち少なくとも前記有効発光領域に配置される部分は、前記走査線と前記第2電極との間に形成されていることが好ましい。このような構成とすることにより、前記走査線は前記電源配線に比べて前記第2電極から離れて形成されることとなるので、前記走査線を介して供給される走査信号の遅延やなまりなどの問題が低減される。また、前記電源配線が前記走査線に比べて前記第2電極に接近して配置されるので、前記電源配線と前記第2電極との間に積極的に容量を形成することも可能となる。前記電源配線と前記第2電極との間に積極的に容量を形成することにより、前記電源配線を介して供給される駆動電力の変動が低減され、駆動電力が安定化される。
上記の発光装置において、前記電源配線と前記第2電極との間には、層間絶縁層が形成されていることが好ましい。
【0018】
上記の発光装置において、前記第2電極が、少なくとも前記有効発光領域と前記ダミー領域とを覆うように形成されていることが好ましい。
【0019】
上記の発光装置において、前記発光素子には、正孔注入/輸送層が形成されてなることが好ましい。
本発明の第3の発光装置は、第1電極と第2電極との間に形成された発光層を含む発光素子と、前記発光素子を駆動するための画素回路と、が複数形成されてなる有効発光領域と、前記有効発光領域の外側に形成されてなるダミー領域と、前記画素回路に走査信号を供給するための走査線と、前記画素回路にデータ信号を供給するためのデータ信号と、を含み、前記有効発光領域及び前記ダミー領域において、前記発光素子を構成する少なくとも1つの機能層がマトリクス状に配置され、前記機能層の周囲には絶縁部が設けられており、前記ダミー領域に設けられた前記走査線は、前記ダミー領域に設けられた前記絶縁部により前記第2電極から離間されて形成されていることを特徴とする。
【0020】
本発明の電子機器は、上記の何れかに記載の発光装置を表示装置として備えることを特徴としている。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による発光装置及び電子機器について詳細に説明する。尚、以下の説明で参照する各図は、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。図1は、本発明の一実施形態による発光装置の配線構造を模式的に示す図である。
【0022】
図1に示した発光装置1は、スイッチング素子として薄膜トランジスタ(Thin Film Transistor)を用いたアクティブマトリクス方式の有機EL装置である。図1に示す本実施形態の発光装置1は、複数の走査線101と、走査線101に対して交差する方向に延びる複数の信号線102と、信号線102に並行して延びる複数の電源配線103とがそれぞれ配線されており、走査線101及び信号線102の各交点付近に、画素領域Aが設けられている。
【0023】
各信号線102には、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチを備えるデータ側駆動回路104が接続されている。また、各信号線102には、薄膜トランジスタを備える検査回路106が接続されている。更に、各走査線101には、シフトレジスタ及びレベルシフタを備える走査側駆動回路105が接続されている。
【0024】
また、画素領域Aの各々には、スイッチング薄膜トランジスタ(第1のスイッチング素子)112、保持容量Cap、カレント薄膜トランジスタ(第2のスイッチング素子)123、画素電極(第1電極)111、発光層110、及び陰極(第2電極)12とが設けられる。尚、第1のスイッチング素子及び第2のスイッチング素子は、本発明にいうスイッチング素子に相当しており、上記2つのトランジスタにより画素回路が構成されている。スイッチング薄膜トランジスタ112は、そのゲート電極に走査線101が接続されており、走査線101から供給される走査信号に応じて駆動されてオン状態又はオフ状態となる。保持容量Capは、スイッチング薄膜トランジスタ112を介して信号線102から供給される画像信号を保持する。
【0025】
カレント薄膜トランジスタ123は、そのゲート電極がスイッチング薄膜トランジスタ112及び保持容量Capに接続されており、保持容量Capによって保持された画像信号がゲート電極に供給される。画素電極111は、カレント薄膜トランジスタ123に接続されており、カレント薄膜トランジスタ123を介して電源配線103に電気的に接続したときに電源配線103から駆動電流が流れ込む。発光層110は画素電極111と陰極12との間に挟み込まれている。
【0026】
上記の少なくとも陽極、発光装置、及び陰極によって形成される発光層110には、赤色に発光する発光層110R、緑色に発光する発光層110G、及び青色に発光する発光層110Bの3種の発光素子が含まれ、各発光層110R,110G,110Bがストライプ配置されている。そして、カレント薄膜トランジスタ123を介して各発光層110R,110G,110Bに接続される電源配線103R,103G,103Bがそれぞれ、発光用電源回路132に接続されている。各色毎に電源配線103R,103G,103Bが配線されているのは、発光層110R,110G,110Bの駆動電位が各色毎に異なるためである。
【0027】
また、本実施形態の発光装置においては、陰極12と電源配線103R,103G,103Bとの間に第1の静電容量C1が形成されている。発光装置1が駆動するとこの第1の静電容量C1に電荷が蓄積される。発光装置1の駆動中に各電源配線103を流れる駆動電流の電位が変動した場合には、蓄積された電荷が各電源配線103に放電されて駆動電流の電位変動を抑制する。これにより、発光装置1の画像表示を正常に保つことができる。
【0028】
尚、この発光装置1においては、走査線101から走査信号が供給されてスイッチング薄膜トランジスタ112がオン状態になると、そのときの信号線102の電位が保持容量Capに保持され、保持容量Capに保持された電位に応じてカレント薄膜トランジスタ123のオン・オフ状態が決まる。そして、カレント薄膜トランジスタ123のチャネルを介して、電源配線103R,103G,103Bから画素電極111に駆動電流が流れ、更に発光層110R,110G,110Bを介して陰極12に電流が流れる。このとき、発光層110を流れた電流量に応じた量の発光が発光層110から得られる。
【0029】
次に、本実施形態の発光装置1の具体的な構成について、図2〜図4を参照して説明する。図2は、本実施形態の発光装置の平面模式図であり、図3は、図2のA−A´線に沿う断面図であり、図4は、図2のB−B´線に沿う断面図である。図2に示すように、本実施形態の発光装置1は、基板2、不図示の画素電極群領域、電源配線103(103R,103G,103B)、及び画素部3(図中一点鎖線の枠内)とから概略構成される。
【0030】
基板2は、例えばガラス等からなる透明な基板である。画素電極群領域は、図1に示したカレント薄膜トランジスタ123に接続された画素電極(図示省略)を基板2上にマトリックス状に配置した領域である。電源配線103(103R,103G,103B)は、図2に示したように、画素電極群領域の周囲に配置され、各画素電極に接続されている。画素部3は、少なくとも画素電極群領域上に位置し、平面視略矩形形状である。この画素部3は、中央部分の有効発光領域4(図中二点鎖線の枠内)と、有効発光領域4の外側に配置されたダミー領域5(一点鎖線及び二点鎖線の間の領域)とに区画されている。
【0031】
また、有効発光領域4の図中両側には、前述の走査線駆動回路105が配置されている。この走査線駆動回路105はダミー領域5の下側(基板2側)に位置して設けられている。更に、ダミー領域5の下側には、走査線駆動回路105に接続される走査線駆動回路用制御信号配線105aと走査線駆動回路用電源配線105bとが設けられている。また更に、有効発光領域4の図中上側には、前述の検査回路106が配置されている。この検査回路106はダミー領域5の下側(基板側2)に位置して設けられており、この検査回路106により、製造途中や出荷時の発光装置の品質、欠陥の検査を行うことができる。
【0032】
図2に示すように、電源配線103R,103G,103Bは、ダミー領域5の周囲に配設されている。各電源配線103R,103G,103Bは、基板2の図2中下側から走査線駆動回路用制御信号配線105bに沿って図2中上方に延在し、走査線駆動回路用電源配線105bが途切れた位置から折曲してダミー領域5の外側に沿って延在し、有効発光領域4内にある図示略の画素電極に接続されている。また、基板2には、陰極12に接続される陰極用配線12aが形成されている。この陰極用配線12aは、電源配線103R,103G,103Bを囲むように平面視略コ字状に形成されている。
【0033】
また、基板2の一端には、ポリイミドテープ130が貼り付けられ、このポリイミドテープ130上に制御用IC131が実装されている。この制御用IC131には、図1に示したデータ側駆動回路104、陰極用電源回路131、及び発光用電源回路132が内蔵されている。
【0034】
次に、図3及び図4に示すように、基板2上には回路部11が形成され、この回路部11上に画素部3が形成されている。また、基板2には、画素部3を環状に囲む封止材13が形成されており、更に画素部3上に封止基板14が備えられている。封止基板14は、封止材13を介して基板2に接合されており、ガラス、金属、又は樹脂等からなるものである。この封止基板14の裏側には、吸着剤15が貼付され、画素部3と封止基板14との間の空間に混入した水又は酸素を吸収できるようになっている。尚、吸着剤15に代えてゲッター剤を用いても良い。また、封止材13は、例えば熱硬化樹脂又は紫外線硬化樹脂からなるものであり、特に熱硬化樹脂の一種であるエポキシ樹脂よりなることが好ましい。
【0035】
回路部11の中央部分には、画素電極群領域11aが設けられている。この画素電極群領域11aには、カレント薄膜トランジスタ123と、カレント薄膜トランジスタ123に接続された画素電極111が備えられている。カレント薄膜トランジスタ123は、基板2上に積層された下地保護層281、第2層間絶縁層283、及び第1層間絶縁層284に埋め込まれて形成され、画素電極111は、第1層間絶縁層284上に形成されている。カレント薄膜トランジスタ123に接続され、第2層間絶縁層283上に形成された電極の一方(ソース電極)には、電源配線103(103R,103G,103B)が接続されている。尚、回路部11には、前述した保持容量Cap及びスイッチング薄膜トランジスタ112も形成されているが、図3及び図4ではこれらの図示を省略している。更に、図3及び図4においては、信号線102の図示を省略している。更に、図4においては、スイッチング薄膜トランジスタ112及びカレント薄膜トランジスタ123の図示を省略している。
【0036】
次に、図3において、画素電極群領域11aの図中両側には、前述の走査線駆動回路105が設けられている。図3に示した走査線駆動回路105には、シフトレジスタに含まれるインバータを構成するNチャネル型又はPチャネル型の薄膜トランジスタ105cが備えられ、この薄膜トランジスタ105cは、画素電極111に接続されていない点を除いて上記のカレント薄膜トランジスタ123と同様の構造とされている。尚、図4においては、検査回路106の図示を省略しているが、この検査回路106にも同様に薄膜トランジスタが備えられている。検査回路106に備えられている薄膜トランジスタは、後述するダミー画素電極111´に接続されていない点を除いてカレント薄膜トランジスタ123と同様の構造とされている。
【0037】
図3に示すように、走査線駆動回路105の図中外側の下地保護層281上には、走査線回路用制御信号配線105aが形成されている。また、図4に示したように、下地保護層281上には、走査線101が形成されている。更に、走査線回路用制御信号配線105aの外側の第2層間絶縁層283上には、走査線回路用電源配線105bが形成されている。また、走査線回路用電源配線105bの外側には、電源配線103が形成されている。この電源配線103は、2つの配線からなる二重配線構造を採用しており、前述したように画素部3の外側に配置されている。二重配線構造を採用することで配線抵抗を軽減できる。
【0038】
例えば、図3中左側にある赤色用の電源配線103Rは、下地保護層281上に形成された第1配線103R1と、第2層間絶縁層283を介して第1配線103R1上に形成された第2配線103R2とから構成されている。第1配線103R1及び第2配線103R2は、図2に示すように第2層間絶縁層283を貫通するコンタクトホール103R3により接続されている。このように、第1配線103R1は、陰極用配線12aと同じ階層位置に形成されており、第1配線103R1と陰極用配線12aとの間は第2層間絶縁層283が配置されている。また、図3及び図4に示す通り、陰極用配線12aはコンタクトホールを介して第2層間絶縁層283上に形成された陰極用配線12bと電気的に接続されおり、いわば陰極用配線12aも二重配線構造になっている。よって、第2配線103R2は、陰極用配線12bと同じ階層位置に形成されており、第1配線103R2と陰極用配線12bとの間は第1層間絶縁層284が配置されている。このような構造をとることで、第1配線103R1と陰極用配線12aとの間、及び、第2配線103R2と陰極用配線12bとの間に第2の静電容量C2が形成されている。
【0039】
同様に、図3の右側にある青色及び緑色用の電源配線103G,103Bも二重配線構造を採用しており、それぞれ下地保護層281上に形成された第1配線103G1,103B1と、第2層間絶縁層283上に形成された第2配線103G2,103B2とから構成され、第1配線103G1,103B1及び第2配線103G2,103B2は、図2及び図3に示すように第2層間絶縁層283を貫通するコンタクトホール103G3,103B3により接続されている。そして、青色の第1配線103B1と陰極用配線12aの間、及び、青色の第2配線103B2と陰極用配線12bとの間に第2の静電容量C2が形成されている。
【0040】
第1配線103R1と第2配線103R2との間隔は、例えば、0.6〜1.0μmの範囲が好ましい。間隔が0.6μm未満であると、信号線102及び走査線101のような異なる電位を有するソースメタルとゲートメタルとの間の寄生容量が増えるため好ましくない。例えば、有効発光領域4内においては、ソースメタルとゲートメタルとが交差する箇所が多く存在し、かかる箇所の寄生容量が多いと画像信号の時間遅延を引き起こす虞がある。その結果として、定められた期間内に画像信号を画素電極111に書き込む事ができないため、コントラストの低下を引き起こす。第1配線103R1及び第2配線103R2に挟まれる第2層間絶縁層283の材質は、例えばSiO2等が好ましいが、1.0μm以上形成するとSiO2の応力により基板2が割れる恐れが生じる。
【0041】
また、各電源配線103Rの上側には、画素部3から延出した陰極12が形成されている。これにより、各電源配線103Rの第2配線103R2が、第1層間絶縁層284を挟んで陰極12と対向配置され、これにより第2配線103R2と陰極12との間に前述の第1の静電容量C1が形成される。ここで、第2配線103R2と陰極12との間隔は、例えば、0.6〜1.0μmの範囲が好ましい。間隔が0.6μm未満だと、画素電極及びソースメタルのような異なる電位を有する画素電極とソースメタルとの間の寄生容量が増える為、ソースメタルを用いている信号線の配線遅延が生じる。その結果、定められた期間内に画像信号を書き込む事ができない為、コントラストの低下を引き起こす。第2配線103R2と陰極12に挟まれる第1層間絶縁層284の材質は、例えばSiO2やアクリル樹脂等が好ましい。しかしながら、SiO2を1.0μm以上形成すると応力により基板2が割れる恐れが生じる。また、アクリル樹脂の場合は、2.0μm程度まで形成することができるが、水を含むと膨張する性質があるため、その上に形成する画素電極を割る恐れがある。
【0042】
このように、本実施形態の発光装置1は、電源配線103と陰極12との間に第1の静電容量C1が設けられるので、電源配線103を流れる駆動電流の電位が変動した場合に第1の静電容量C1に蓄積された電荷が電源配線103に供給され、駆動電流の電位不足分がこの電荷により補われて電位変動を抑制することができ、発光装置1の画像表示を正常に保つことができる。
特に、電源配線103と陰極12とが画素部3の外側で対向しているので、電源配線103と陰極12との間隔を小さくして第1の静電容量C1に蓄積される電荷量を増大させることができ、駆動電流の電位変動をより小さくして画像表示を安定に行うことができる。更に、電源配線103が第1配線及び第2配線からなる二重配線構造を有し、第1配線と陰極用配線との間に第2の静電容量C2が設けられているので、第2の静電容量C2に蓄積された電荷も電源配線103に供給されるため、電位変動をより抑制することができ、発光装置1の画像表示をより正常に保つことができる。
【0043】
ここで、カレント薄膜トランジスタ123を含む回路部11の構造を詳細に説明する。図5は、画素電極群領域11aの要部を示す断面図である。図5に示すように、基板2の表面には、SiO2を主体とする下地保護層281が積層され、この下地保護層281上には島状のシリコン層241が形成されている。また、シリコン層241及び下地保護層281は、SiO2及び/又はSiNを主体とするゲート絶縁層282により被覆されている。そして、シリコン層241上には、ゲート絶縁層282を介してゲート電極242が形成されている。
【0044】
尚、図5においては、カレント薄膜トランジスタ123の断面構造を示しているが、スイッチング薄膜トランジスタ112も同様の構造である。スイッチング薄膜トランジスタ112のゲート電極242は図4に示した走査線101に接続される。また、ゲート電極242及びゲート絶縁層282は、SiO2を主体とする第2層間絶縁層283によって被覆されている。尚、本明細書において、「主体」とする成分とは最も含有率の高い成分のことをいうものとする。
【0045】
次に、シリコン層241のうち、ゲート絶縁層282を介してゲート電極242と対向する領域がチャネル領域241aとされている。また、シリコン層241のうち、チャネル領域241aの図中左側には低濃度ソース領域241b及び高濃度ソース領域241Sが設けられる。チャネル領域241aの図中右側には低濃度ドレイン領域241c及び高濃度ドレイン領域241Dが設けられており、いわゆるLDD(Light Doped Drain)構造が形成されている。カレント薄膜トランジスタ123は、このシリコン層241を主体として構成されている。
【0046】
高濃度ソース領域241Sは、ゲート絶縁層282と第2層間絶縁層283とに亙って開孔するコンタクトホール244を介して、第2層間絶縁層283上に形成されたソース電極243に接続されている。このソース電極243は、上述した信号線102の一部として構成される。一方、高濃度ドレイン領域241Dは、ゲート絶縁層282と第2層間絶縁層283とに亙って開孔するコンタクトホール245を介して、ソース電極243と同一層に形成されたドレイン電極244に接続されている。
【0047】
ソース電極243及びドレイン電極244が形成された第2層間絶縁層283上に第1層間絶縁層284が形成されている。そして、ITO等からなる透明な画素電極111が、この第1層間絶縁層284上に形成されるとともに、第1層間絶縁層284に設けられたコンタクトホール111aを介してドレイン電極244に接続されている。即ち、画素電極111は、ドレイン電極244を介して、シリコン層241の高濃度ドレイン電極241Dに接続されている。尚、図3に示すように、画素電極111は有効発光領域4に対応する位置に形成されているが、有効発光領域4の周囲に形成されたダミー領域5には、画素電極111と同じ形態のダミー画素電極111´が設けられる。このダミー画素電極111´は、高濃度ドレイン電極241Dに接続されない点を除き、画素電極111と同一の形態である。
【0048】
次に、画素部3の実画素領域4には、発光層110及びバンク部(絶縁部)122が形成されている。発光層110は図3〜図5に示すように、画素電極111上の各々に積層されている。また、バンク部122は、各画素電極111及び各発光層110の間に備えられており、各発光層110を区画している。バンク部122は、基板2側に位置する無機物バンク層122aと基板2から離れて位置する有機物バンク層122bとが積層されて構成されている。尚、無機物バンク層122aと有機物バンク層122bとの間に遮光層を配置してもよい。
【0049】
無機物、有機物バンク層122a,122bは、画素電極111の周縁部上に乗上げるまで延出形成されており、また無機物バンク層122aは、有機物バンク層122bよりも画素電極111の中央側に延出形成されている。また、無機物バンク層122aは、例えば、SiO2、TiO2、SiN等の無機材料からなることが好ましい。また無機物バンク層122aの膜厚は、50〜200nmの範囲が好ましく、特に150nmがよい。膜厚が50nm未満では、無機物バンク層122aが後述する正孔注入/輸送層より薄くなり、正孔注入/輸送層の平坦性を確保できなくなるので好ましくない。また膜厚が200nmを越えると、無機物バンク層122aによる段差が大きくなって、正孔注入/輸送層上に積層する後述の発光層の平坦性を確保できなくなるので好ましくない。
【0050】
更に、有機物バンク層122bは、アクリル樹脂、ポリイミド樹脂等の通常のレジストから形成されている。この有機物バンク層122bの厚さは、0.1〜3.5μmの範囲が好ましく、特に2μm程度がよい。厚さが0.1μm未満では、後述する正孔注入/輸送層及び発光層の合計厚より有機物バンク層122bが薄くなり、発光層が上部開口部から溢れるおそれがあるので好ましくない。また、厚さが3.5μmを越えると、上部開口部による段差が大きくなり、有機物バンク層122b上に形成する陰極12のステップカバレッジを確保できなくなるので好ましくない。また、有機物バンク層122bの厚さを2μm以上にすれば、陰極12と画素電極111との絶縁を高めることができる点でより好ましい。このようにして、発光層110は、バンク部122より薄く形成されている。
【0051】
また、バンク部122の周辺には、親液性を示す領域と、撥液性を示す領域が形成されている。親液性を示す領域は、無機物バンク層122a及び画素電極111であり、これらの領域には、酸素を反応ガスとするプラズマ処理によって水酸基等の親液基が導入されている。また、撥液性を示す領域は、有機物バンク層122bであり、4フッ化メタンを反応ガスとするプラズマ処理によってフッ素等の撥液基が導入されている。
【0052】
次に、図5に示すように、発光層110は、画素電極111上に積層された正孔注入/輸送層110a上に積層されている。尚、本明細書では、発光層110及び正孔注入/輸送層110aを含む構成を機能層といい、画素電極111、機能層、及び陰極12含む構成を発光素子という。正孔注入/輸送層110aは、正孔を発光層110に注入する機能を有するとともに、正孔を正孔注入/輸送層110a内部において輸送する機能を有する。このような正孔注入/輸送層110aを画素電極111と発光層110の間に設けることにより、発光層110の発光効率、寿命等の素子特性が向上する。また、発光層110では、正孔注入/輸送層110aから注入された正孔と、陰極12からの電子とが結合して蛍光を発生させる。発光層11bは、赤色(R)に発光する赤色発光層、緑色(G)に発光する緑色発光層、及び青色(B)に発光する青色発光層の3種類を有し、図1及び図2に示すように、各発光層がストライプ配置されている。
【0053】
次に、図3及び図4に示したように、画素部3のダミー領域5には、ダミー発光層210及びダミーバンク部212が形成されている。ダミーバンク部212は、基板2側に位置するダミー無機物バンク層212aと基板2から離れて位置するダミー有機物バンク層212bとが積層されて構成されている。ダミー無機物バンク層212aは、ダミー画素電極111´の全面に形成されている。またダミー有機物バンク層212bは、有機物バンク層122bと同様に画素電極111の間に形成されている。そして、ダミー発光層210は、ダミー無機物バンク212aを介してダミー画素電極111´上に形成されている。
【0054】
ダミー無機物バンク層212a及びダミー有機物バンク層211bは、先に説明した無機物、有機物バンク層122a,122bと同様の材質、同様の膜厚を有するものである。また、ダミー発光層210は、図示略のダミー正孔注入/輸送層上に積層されており、ダミー正孔注入/輸送層及びダミー発光層の材質や膜厚は、前述の正孔注入/輸送層110a及び発光層110と同様である。従って、上記の発光層110と同様に、ダミー発光層210はダミーバンク部212より薄く形成されている。
【0055】
ダミー領域5を有効発光領域4の周囲に配置することにより、有効発光領域4の発光層110の厚さを均一にすることができ、表示ムラを抑制することができる。即ち、ダミー領域5を配置することで、表示素子をインクジェット法によって形成する場合における吐出した組成物インクの乾燥条件を有効発光領域4内で一定にすることができ、有効発光領域4の周縁部で発光層110の厚さに偏りが生じる虞がない。
【0056】
次に、陰極12は、有効発光領域4とダミー領域5の全面に形成されるとともにダミー領域5の外側にある基板2上まで延出され、ダミー領域5の外側、即ち画素部3の外側で電源配線103と対向配置されている。また陰極12の端部が、回路部11に形成された陰極用配線12aに接続されている。陰極12は、画素電極111の対向電極として発光層110に電流を流す役割を果たす。
この陰極12は、例えば、フッ化リチウムとカルシウムの積層体からなる陰極層12bと、反射層12cとが積層されて構成されている。陰極12のうち、反射層12cのみが画素部3の外側まで延出されている。反射層12cは、発光層110から発した光を基板2側に反射させるもので、例えば、Al、Ag、Mg/Ag積層体等からなることが好ましい。更に、反射層12b上にSiO2、SiN等からなる酸化防止用の保護層を設けても良い。
【0057】
ここで、図4に示すように、下地保護層281上に形成されている走査線101は、ダミーバンク部212、更にはバンク部212の下方に位置するように配置されている。これは、走査線101をダミーバンク部212及びバンク部212の下方に配置することで、走査線101と陰極12との間隔を広げることにより、走査線101と陰極12との間の寄生容量を小さくするためである。
【0058】
本実施形態においては、走査線101と陰極12との間に、複数の層間絶縁層(第2層間絶縁層283及び第1層間絶縁層284)及びバンク部212が配置されており、走査線101と陰極12との間隔を広げることができるため、走査線101と陰極12との間の寄生容量を小さくする上で極めて好適である。この寄生容量が小さくなることにより、走査線101に供給される走査信号の時間的遅延を抑えることができるため、定められた期間内に画像信号を画素電極111に書き込むことができるようになり、コントラストの低下を防止することができる。
【0059】
次に、本実施形態の発光装置1の製造方法について説明する。図6〜図9は、本発明の一実施形態による発光装置の製造方法を説明する工程図である。まず、図6〜図8を参照して、基板2上に回路部11を形成する方法について説明する。尚、図6〜図8に示す各断面図は、図2中のA−A´線に沿う断面に対応している。また、以下の説明において、不純物濃度は、いずれも活性化アニール後の不純物として表される。
【0060】
まず、図6(a)に示すように、基板2上に、シリコン酸化膜などからなる下地保護層281を形成する。次に、ICVD法、プラズマCVD法などを用いてアモルファスシリコン層を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層501とする。その後、ポリシリコン層501をフォトリソグラフィ法によりパターニングし、図6(b)に示すように島状のシリコン層241,251,261を形成し、更にシリコン酸化膜からなるゲート絶縁層282を形成する。
【0061】
シリコン層241は、有効発光領域4に対応する位置に形成されて画素電極111に接続されるカレント薄膜トランジスタ123(以下、「画素用TFT」と表記する場合がある)を構成するものであり、シリコン層251,261は、走査線駆動回路105内のPチャネル型及びNチャネル型の薄膜トランジスタ(以下、「駆動回路用TFT」と表記する場合がある)をそれぞれ構成するものである。
【0062】
ゲート絶縁層282の形成は、プラズマCVD法、熱酸化法等により、各シリコン層241,251,261及び下地保護層281を覆う厚さ約30nm〜200nmのシリコン酸化膜を形成することにより行う。ここで、熱酸化法を利用してゲート絶縁層282を形成する際には、シリコン層241,251,261の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。チャネルドープを行う場合には、例えば、このタイミングで約1×1012cm-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン層241,251,261は、不純物濃度が約1×10-17cm-3の低濃度P型のシリコン層となる。
【0063】
次に、図6(c)に示すように、シリコン層241,261の一部にイオン注入選択マスクM1を形成し、この状態でリンイオンを約1×1015cm-2のドーズ量でイオン注入する。その結果、イオン注入選択マスクM1に対してセルフアライン的に高濃度不純物が導入され、シリコン層241,261中に高濃度ソース領域241S,261S及び高濃度ドレイン領域241D,261Dが形成される。
【0064】
その後、図6(d)に示すように、イオン注入選択マスクM1を除去した後に、ゲート絶縁層282上にドープドシリコン、シリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜といった厚さ約200nm程度の金属膜を形成し、更にこの金属膜をパターニングすることにより、Pチャネル型の駆動回路用TFTのゲート電極252、画素用TFTのゲート電極242、Nチャネル型の駆動回路用TFTのゲート電極262を形成する。また、上記パターニングにより、走査線駆動回路用信号配線105a、電源配線の第1配線103R1,103G1,103B1、陰極用配線12aの一部を同時に形成する。更に、これらのゲート電極242,252,262等を形成するときに、図4に示した走査線101を同時に形成する。
【0065】
更に、ゲート電極242,252,262をマスクとし、シリコン層241,251,261に対してリンイオンを約4×1013cm-2のドープ量でイオン注入する。その結果、ゲート電極242,252,262に対してセルフアライン的に低濃度不純物が導入され、図6(d)に示すように、シリコン層241,261中に低濃度ソース領域241b,261b、及び低濃度ドレイン領域241c,261cが形成される。また、シリコン層251中に低濃度不純物領域251S,251Dが形成される。
【0066】
次に、図7(a)に示すように、ゲート電極252の周辺を除く全面にイオン注入選択マスクM2を形成する。このイオン注入選択マスクM2を用いて、シリコン層251に対してボロンイオンを約1.5×1015cm-2のドープ量でイオン注入する。結果として、ゲート電極252もマスクとして機能し、シリコン層252中にセルフアライン的に高濃度不純物がドープされる。これにより251S及び251Dがカウンタードープされ、P型チャネル型の駆動回路用TFTのソース領域及びドレイン領域となる。
【0067】
そして、図7(b)に示すように、イオン注入選択マスクM2を除去した後に、基板2の全面に第2層間絶縁層283を形成し、更にフォトリソグラフィ法により第2層間絶縁層283をパターニングして、各TFTのソース電極及びドレイン電極並びに陰極用配線12aに対応する位置にコンタクトホール形成用の孔H1を設ける。次に、図7(c)に示すように、第2層間絶縁層283を覆うように、アルミニウム、クロム、タンタル等の金属からなる厚さ約200nmないし800nm程度の導電層504を形成することにより、先に形成した孔H1にこれらの金属を埋め込んでコンタクトホールを形成する。更に導電層504上にパターニング用マスクM3を形成する。
【0068】
次に、図8(a)に示すように、導電層504をパターニング用マスクM3によってパターニングし、各TFTのソース電極243,253,263、ドレイン電極244,254、各電源配線の第2配線103R2,103G2,103B2、走査線回路用電源配線105b、及び陰極用配線12aを形成する。
上記のように、第1配線103R1及び103B1を陰極用配線12aと同じ階層に離間して形成するとともに、第2配線103R2及び103B2を陰極用配線12bと同じ階層に離間して形成することで、第2の静電容量C2が形成される。
【0069】
以上の工程が終了すると、図8(b)に示すように、第2層間絶縁層283を覆う第1層間絶縁層284を、例えばアクリル系などの樹脂材料によって形成する。この第1層間絶縁層284は、約1〜2μm程度の厚さに形成されることが望ましい。次に、図8(c)に示すように、第1層間絶縁層284のうち、画素用TFTのドレイン電極244に対応する部分をエッチングによって除去してコンタクトホール形成用の孔H2を形成する。このとき、同時に陰極用配線12a上の第1層間絶縁層284も除去する。このようにして、基板2上に回路部11が形成される。
【0070】
次に、図9を参照して、回路部11上に画素部3を形成することにより発光装置1を得る手順について説明する。図9に示す断面図は、図2中のA−A´線に沿う断面に対応している。まず、図9(a)に示すように、基板2の全面を覆うようにITO等の透明電極材料からなる薄膜を形成し、この薄膜をパターニングすることにより、第1層間絶縁層284に設けた孔H2を埋めてコンタクトホール111aを形成するとともに、画素電極111及びダミー画素電極111´を形成する。画素電極111は、カレント薄膜トランジスタ123の形成部分のみに形成され、コンタクトホール111aを介してカレント薄膜トランジスタ123(スイッチング素子)に接続される。尚、ダミー電極111´は島状に配置される。
【0071】
次に、図9(b)に示すように、第1層間絶縁層284、画素電極111、及びダミー画素電極111´上に無機物バンク層122a及びダミー無機物バンク層212aを形成する。無機物バンク層122aは、画素電極111の一部が開口する態様にて形成し、ダミー無機物バンク層212aはダミー画素電極111´を完全に覆うように形成する。ここで、無機物バンク層122a及びダミー無機物バンク層212aは、図2中のB−B´線に沿う断面において走査線101の上方に形成される点に注意されたい。無機物バンク層122a及びダミー無機物バンク層212aは、例えばCVD法、TEOS法、スパッタ法、蒸着法等によって第1層間絶縁層284及び画素電極111の全面にSiO2、TiO2、SiN等の無機物膜を形成した後に、当該無機物膜をパターニングすることにより形成する。
【0072】
更に、図9(b)に示すように、無機物バンク層122a及びダミー無機物バンク層212a上に、有機物バンク層122b及びダミー有機物バンク層212bを形成する。有機物バンク層122bは、無機物バンク層122aを介して画素電極111の一部が開口する態様にて形成し、ダミー有機物バンク層212bはダミー無機物バンク層212aの一部が開口する態様にて形成する。このようにして、第1層間絶縁層284上にバンク部122を形成する。
【0073】
続いて、バンク部122の表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施形態においてはプラズマ処理工程により、各領域を形成するものとしている。具体的に、このプラズマ処理工程は、画素電極111、無機物バンク層122a、及びダミー無機物バンク層212aを親液性にする親液化工程と、有機物バンク層122b及びダミー有機物バンク層212bを撥液性にする撥液化工程とを少なくとも有している。
【0074】
即ち、バンク部122を所定温度(例えば70〜80°程度)に加熱し、次いで親液化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理(O2プラズマ処理)を行う。続いて、撥液化工程として大気雰囲気中で4フッ化メタンを反応ガスとするプラズマ処理(CF4プラズマ処理)を行い、プラズマ処理のために加熱されたバンク部122を室温まで冷却することで、親液性及び撥液性が所定箇所に付与されることとなる。
【0075】
更に、画素電極111上及びダミー無機物バンク層212a上にそれぞれ、発光層110及びダミー発光層210をインクジェット法により形成する。発光層110並びにダミー発光層210は、正孔注入/輸送層材料を含む組成物インクを吐出・乾燥した後に、発光層材料を含む組成物インクを吐出・乾燥することにより形成される。尚、この発光層110及びダミー発光層210の形成工程以降は、正孔注入/輸送層及び発光層の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等の不活性ガス雰囲気で行うことが好ましい。
【0076】
次に、図9(c)に示すように、バンク部122、発光層110、及びダミー発光層210を覆う陰極12を形成する。陰極12は、バンク部122、発光層110、及びダミー発光層210上に陰極層12bを形成した後に、陰極層12bを覆って基板2上の陰極用配線12aに接続される反射層12cを形成することにより得られる。このように、反射層12cを陰極用配線12aに接続させるべく反射層12cを画素部3から基板2上に延出させることにより、反射層12cが第1層間絶縁層284を介して発光用電源線103に対向配置され、反射層12c(陰極)と発光用電源線103との間に第1の静電容量C1が形成される。最後に、基板2にエポキシ樹脂等の封止材13を塗布し、この封止材13を介して基板2に封止基板14を接合する。このようにして、図1〜図4に示すような発光装置1が得られる。
【0077】
このようにして製造された発光装置、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図10に示すノート型のパーソナルコンピュータ600(電子機器)が製造される。図10は、本発明の一実施形態による発光装置を備える電子機器の一例を示す図である。尚、図10において601は筐体であり、602は発光装置であり、603はキーボードである。図11は、他の電子機器としての携帯電話機を示す斜視図である。図11に示した携帯電話機700は、アンテナ701、受話器702、送話器703、発光装置704、及び操作釦部705等を備えて構成されている。
【0078】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【0079】
【発明の効果】
以上説明したように、本発明によれば、表示に寄与する有効発光領域以外の表示に寄与しないダミー領域においても、走査線が絶縁部の下方に形成されているため、寄生容量を低減させる上で効果的であるという効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施形態による発光装置の配線構造を模式的に示す図である。
【図2】 本発明の一実施形態による発光装置の平面模式図である。
【図3】 図2のA−A´線に沿う断面図である。
【図4】 図2のB−B´線に沿う断面図である。
【図5】 画素電極群領域11aの要部を示す断面図である。
【図6】 本発明の一実施形態による発光装置の製造方法を説明する工程図である。
【図7】 本発明の一実施形態による発光装置の製造方法を説明する工程図である。
【図8】 本発明の一実施形態による発光装置の製造方法を説明する工程図である。
【図9】 本発明の一実施形態による発光装置の製造方法を説明する工程図である。
【図10】 本発明の一実施形態による発光装置を備える電子機器の一例を示す図である。
【図11】 他の電子機器としての携帯電話機を示す斜視図である。
【図12】 典型的な発光装置の配線構造を示す図である。
【符号の説明】
4 有効発光領域
5 ダミー領域
12 陰極(第2電極)
101 走査線
102 信号線
103 電源配線
110 発光素子
110a 正孔注入/輸送層
110b 発光層
111 画素電極(第1電極)
112 スイッチング薄膜トランジスタ(第1のスイッチング素子)
122 バンク部(絶縁部)
123 カレント薄膜トランジスタ(第2のスイッチング素子)
212 ダミーバンク部(バンク)
283 第2層間絶縁層
284 第1層間絶縁層

Claims (12)

  1. 第1電極と第2電極との間に発光層を有する複数の発光素子と、前記第1電極に接続してなるスイッチング素子とを有する有効発光領域と、
    前記有効発光領域の外側に形成されてなるダミー領域と、を含み、
    前記有効発光領域及び前記ダミー領域には、前記発光素子を構成する少なくとも1つの機能層がマトリクス状に配置されており、
    前記機能層の周囲には絶縁部が設けられており、
    前記ダミー領域において、前記スイッチング素子を走査する走査信号を供給する走査線が前記絶縁部の下方に形成されてなる
    ことを特徴とする発光装置。
  2. 前記走査線と前記絶縁部との間には、複数の層間絶縁層が形成されていることを特徴とする請求項1記載の発光装置。
  3. 前記第2電極は、少なくとも前記有効発光領域と前記ダミー領域とを覆うように形成されていることを特徴とする請求項1又は請求項2記載の発光装置。
  4. 第1電極と第2電極との間に発光層を有する複数の発光素子と、前記複数の発光素子の各々を駆動するための画素回路とを有する有効発光領域と、
    前記有効発光領域の外側に形成されてなるダミー領域と、を含み、
    前記有効発光領域及び前記ダミー領域には、前記画素回路に走査信号を供給する走査線と、前記画素回路にデータ信号を供給するための前記走査線に対して交差する信号線と、マトリクス状に配置され前記発光素子を構成する少なくとも1つの機能層とが形成されており、
    前記機能層の周囲には絶縁部が設けられており、
    前記第2電極は、前記有効発光領域と前記ダミー領域とを覆うように形成されており、
    前記ダミー領域において、前記走査線は前記絶縁部の下方に形成されており、
    前記信号線と前記第2電極との間には少なくとも層間絶縁層が形成されていること、
    を特徴とする発光装置。
  5. 請求項4に記載の発光装置において、さらに前記画素回路を介して当該画素回路に対応する前記発光素子に駆動電力を供給する電源配線を含み、
    前記電源配線は、前記走査線とは異なる層に形成されていること、
    を特徴とする発光装置。
  6. 請求項5に記載の発光装置において、少なくとも前記有効発光領域内に配置される前記電源配線は、前記走査線と前記第2電極との間に形成されていること、
    を特徴とする発光装置。
  7. 請求項5または6に記載の発光装置において、前記電源配線と前記走査線との間には、層間絶縁層が形成されていること、
    を特徴とする発光装置。
  8. 請求項5乃至7のいずれかに記載の発光装置において、前記電源配線と前記第2電極との間には、層間絶縁層が形成されていること、
    を特徴とする発光装置。
  9. 請求項4乃至8のいずれかに記載の発光装置において、前記第2電極は、少なくとも前記有効発光領域と前記ダミー領域とを覆うように形成されていること、
    を特徴とする発光装置。
  10. 前記発光素子には、正孔注入/輸送層が形成されてなることを特徴とする請求項5から請求項10の何れか一項に記載の発光装置。
  11. 第1電極と第2電極との間に形成された発光層を含む発光素子と、前記発光素子を駆動するための画素回路と、が複数形成されてなる有効発光領域と、
    前記有効発光領域の外側に形成されてなるダミー領域と、
    前記画素回路に走査信号を供給するための走査線と、
    前記画素回路にデータ信号を供給するためのデータ信号と、を含み、
    前記有効発光領域及び前記ダミー領域において、前記発光素子を構成する少なくとも1つの機能層がマトリクス状に配置され、前記機能層の周囲には絶縁部が設けられており、
    前記ダミー領域に設けられた前記走査線は、前記ダミー領域に設けられた前記絶縁部により前記第2電極から離間されて形成されていること、
    を特徴とする発光装置。
  12. 請求項1から請求項11のいずれか一項に記載の発光装置を備えることを特徴とする電子機器。
JP2003012348A 2002-01-24 2003-01-21 発光装置及び電子機器 Expired - Fee Related JP3818261B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003012348A JP3818261B2 (ja) 2002-01-24 2003-01-21 発光装置及び電子機器
US10/349,075 US7023407B2 (en) 2002-01-24 2003-01-23 Luminous device and electronic appliances
CNB031019137A CN1251166C (zh) 2002-01-24 2003-01-23 发光装置及电子机器
KR10-2003-0004604A KR100524279B1 (ko) 2002-01-24 2003-01-23 발광 장치 및 전자기기
TW092101500A TW587400B (en) 2002-01-24 2003-01-23 Luminous device and electronic appliances

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-16118 2002-01-24
JP2002016118 2002-01-24
JP2003012348A JP3818261B2 (ja) 2002-01-24 2003-01-21 発光装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2003288986A JP2003288986A (ja) 2003-10-10
JP3818261B2 true JP3818261B2 (ja) 2006-09-06

Family

ID=27667420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003012348A Expired - Fee Related JP3818261B2 (ja) 2002-01-24 2003-01-21 発光装置及び電子機器

Country Status (5)

Country Link
US (1) US7023407B2 (ja)
JP (1) JP3818261B2 (ja)
KR (1) KR100524279B1 (ja)
CN (1) CN1251166C (ja)
TW (1) TW587400B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610189B (zh) 2002-10-31 2015-02-18 株式会社半导体能源研究所 显示设备及其控制方法
JPWO2004068446A1 (ja) 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイの製造方法
TW200521599A (en) * 2003-10-14 2005-07-01 Seiko Epson Corp Electro-optical device, its manufacturing method and electronic instrument
JP2005128040A (ja) * 2003-10-21 2005-05-19 Hitachi Displays Ltd 表示装置
KR100560787B1 (ko) * 2003-11-05 2006-03-13 삼성에스디아이 주식회사 유기전계발광표시장치
KR100663028B1 (ko) * 2003-12-30 2006-12-28 엘지.필립스 엘시디 주식회사 유기 전계 발광 소자 및 그의 제조 방법
JP3951055B2 (ja) * 2004-02-18 2007-08-01 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
KR101006453B1 (ko) * 2004-04-29 2011-01-06 삼성전자주식회사 유기전계 발광소자의 형성방법
KR100698689B1 (ko) * 2004-08-30 2007-03-23 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
KR20060026776A (ko) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100699998B1 (ko) 2004-09-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
JP4640085B2 (ja) * 2005-09-30 2011-03-02 カシオ計算機株式会社 表示パネル
US8974918B2 (en) * 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20080121901A1 (en) * 2006-11-23 2008-05-29 Haksu Kim Light emitting device
KR101352174B1 (ko) * 2006-12-29 2014-01-15 엘지디스플레이 주식회사 전계발광소자
JP4407699B2 (ja) * 2007-02-02 2010-02-03 セイコーエプソン株式会社 表示装置及び電子ペーパー
KR100846714B1 (ko) * 2007-02-05 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
JP2011501361A (ja) * 2007-10-15 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
WO2009079327A1 (en) 2007-12-14 2009-06-25 E. I. Du Pont De Nemours And Company Backplane structures for electronic devices
JP5131092B2 (ja) * 2008-08-28 2013-01-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR101605435B1 (ko) * 2009-12-14 2016-03-23 삼성디스플레이 주식회사 표시 패널
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
TWI426322B (zh) * 2010-12-22 2014-02-11 Au Optronics Corp 觸控顯示面板
JP6219696B2 (ja) * 2013-11-27 2017-10-25 株式会社ジャパンディスプレイ 発光表示装置及び発光表示装置の製造方法
JP2016115444A (ja) * 2014-12-11 2016-06-23 ソニー株式会社 表示装置および電子機器
CN108073007B (zh) 2016-11-10 2021-08-13 元太科技工业股份有限公司 像素阵列
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
KR102546293B1 (ko) * 2017-12-28 2023-06-20 엘지디스플레이 주식회사 전계 발광 표시장치
CN110828514B (zh) * 2019-10-25 2022-03-08 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110896130A (zh) * 2019-11-04 2020-03-20 南昌航空大学 透明电极新型基底的柔性量子点发光二极管及制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382477A (en) * 1991-02-27 1995-01-17 Sanyo Electric Co., Ltd. Organic electroluminescent element and process for producing the same
JP4046783B2 (ja) 1995-03-31 2008-02-13 キヤノン株式会社 カラーフィルタの製造方法
JP3226815B2 (ja) * 1996-03-08 2001-11-05 日本電気株式会社 容量性負荷の駆動回路及び駆動方法
JP2986094B2 (ja) * 1996-06-11 1999-12-06 富士通株式会社 プラズマディスプレイパネル及びその製造方法
JP2941247B2 (ja) 1997-03-17 1999-08-25 キヤノン株式会社 インク吐出密度設定方法及びカラーフィルタの製造方法及び表示装置の製造方法及び表示装置を備えた装置の製造方法
JPH112716A (ja) 1997-06-13 1999-01-06 Canon Inc カラーフィルタ、これを用いた液晶素子及びこれらの製造方法、並びに該製造方法に用いられるインクジェット用インク
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3332812B2 (ja) 1997-07-31 2002-10-07 キヤノン株式会社 カラーフィルタの製造方法及び表示装置の製造方法及び表示装置を備えた装置の製造方法
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6304670B1 (en) 1998-07-08 2001-10-16 Canon Kabushiki Kaisha Coloration and display of data matrices
US6394578B1 (en) 1998-09-02 2002-05-28 Canon Kabushiki Kaisha Production process of color filter, liquid crystal display device using the color filter produced by the production process, and ink-jet head
US6342321B1 (en) 1998-12-25 2002-01-29 Canon Kabushiki Kaisha Method of drying resinous composition layer, method of manufacturing color filter substrate using the same drying method, and liquid crystal display device
US6364450B1 (en) 1999-08-03 2002-04-02 Canon Kabushiki Kaisha Color filter manufacturing method and apparatus, display device manufacturing method, method of manufacturing apparatus having display device, and display device panel manufacturing method and apparatus
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El表示装置
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP4954380B2 (ja) 2000-03-27 2012-06-13 株式会社半導体エネルギー研究所 発光装置、半導体装置
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP3814469B2 (ja) * 2000-07-10 2006-08-30 キヤノン株式会社 カラーフィルタ、カラーフィルタの製造方法および製造装置、カラーフィルタを備えた表示装置の製造方法、表示装置を備えた装置の製造方法
JP3628997B2 (ja) 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法

Also Published As

Publication number Publication date
JP2003288986A (ja) 2003-10-10
KR100524279B1 (ko) 2005-10-28
TW200302680A (en) 2003-08-01
CN1434667A (zh) 2003-08-06
CN1251166C (zh) 2006-04-12
TW587400B (en) 2004-05-11
US20030169242A1 (en) 2003-09-11
KR20030064322A (ko) 2003-07-31
US7023407B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
JP3818261B2 (ja) 発光装置及び電子機器
JP4001066B2 (ja) 電気光学装置、配線基板及び電子機器
JP5169754B2 (ja) 表示装置及び電子機器
JP2009163272A (ja) 発光装置及び電子機器
JP3726803B2 (ja) 有機el表示装置及び電子機器
JP4325595B2 (ja) 発光装置及び電子機器
JP5999218B2 (ja) 電気光学装置及び電子機器
JP2004102246A (ja) 電気光学装置、配線基板及び電子機器
JP2003288987A (ja) 発光装置及び電子機器
JP4265210B2 (ja) 有機el装置及び電子機器
JP4297094B2 (ja) 電気光学装置及び電子機器
JP4301217B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3818261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees