JP2004272215A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents

電気光学装置及びその製造方法並びに電子機器 Download PDF

Info

Publication number
JP2004272215A
JP2004272215A JP2003427364A JP2003427364A JP2004272215A JP 2004272215 A JP2004272215 A JP 2004272215A JP 2003427364 A JP2003427364 A JP 2003427364A JP 2003427364 A JP2003427364 A JP 2003427364A JP 2004272215 A JP2004272215 A JP 2004272215A
Authority
JP
Japan
Prior art keywords
electro
substrate
electrically connected
region
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003427364A
Other languages
English (en)
Other versions
JP3791618B2 (ja
Inventor
Hiroshi Hirayama
浩志 平山
Hayato Nakanishi
早人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003427364A priority Critical patent/JP3791618B2/ja
Priority to US10/777,380 priority patent/US7034442B2/en
Priority to TW093103941A priority patent/TWI237222B/zh
Priority to KR1020040010756A priority patent/KR100576638B1/ko
Priority to CN2008101091604A priority patent/CN101286525B/zh
Priority to CNB200410006898XA priority patent/CN100403376C/zh
Publication of JP2004272215A publication Critical patent/JP2004272215A/ja
Application granted granted Critical
Publication of JP3791618B2 publication Critical patent/JP3791618B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 本発明の目的は、配線領域（例えば額縁）を小さくすることにある。
【解決手段】 電気光学装置は、基板１０の画素領域１２に設けられた電気光学素子６０と、画素電極７０と、共通電極７２と、画素電極７０に電気的に接続された配線４４，４６，４８と、共通電極７２に電気的に接続された導電部７４と、配線４４，４６，４８に電気的に接続されて配線４４，４６，４８の本数よりも少ない本数の共通配線３０、３２，３４と、画素領域１２の外側を通る直線Ｌによって画素領域１２側の領域から区別された端部領域１８内に設けられ、導電部７４に電気的に接続されてなるサイド配線２２と、を有する。
【選択図】 図１

Description

本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
エレクトロルミネセンスパネルのような多数の配線を有する装置では、全ての配線を一枚の基板に形成する場合、配線領域（例えば、基板の周縁部の額縁と呼ばれる領域）が広くなり、基板が大型化する。したがって、配線領域（例えば額縁）を小さくすることが要求されている。
特開平１１−２４６０６号公報
本発明の目的は、配線領域（例えば額縁）を小さくすることにある。
（１）本発明に係る電気光学装置は、基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に設けられ、前記導電部に電気的に接続されてなるサイド配線と、
を有する。本発明によれば、サイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（２）この電気光学装置において、
前記共通配線は、前記端部領域内に設けられていてもよい。これによれば、共通配線及びサイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。
（３）本発明に係る電気光学装置は、基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
前記複数の配線に第１のコンタクト部を介して電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記導電部に第２のコンタクト部を介して電気的に接続されたサイド配線と、
を有し、
前記第２のコンタクト部は、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域に位置してなる。本発明によれば、導電部とサイド配線との第２のコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（４）この電気光学装置において、
前記第１のコンタクト部は、前記端部領域内に設けられてもよい。これによれば、配線と共通配線との第１のコンタクト部及び導電部とサイド配線との第２のコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。
（５）この電気光学装置は、
複数の外部端子をさらに有してもよい。
（６）本発明に係る電気光学装置は、基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に設けられた複数の外部端子と、
前記外部端子が設けられた前記端部領域内に設けられ、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線と、
を有する。本発明によれば、サイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（７）本発明に係る電気光学装置は、基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
複数の外部端子と、
いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線と、
を有し、
前記導電部と前記サイド配線とのコンタクト部は、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に位置してなる。本発明によれば、導電部とサイド配線とのコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（８）本発明に係る電子機器は、上記電気光学装置を有する。
（９）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
前記基板に、前記複数の配線に電気的に接続するように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板の、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に、前記導電部に電気的に接続するようにサイド配線を設けること、
を含む。本発明によれば、サイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（１０）この電気光学装置の製造方法において、
前記共通配線を、前記端部領域内に設けてもよい。これによれば、共通配線及びサイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。
（１１）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
前記基板に、前記複数の配線に第１のコンタクト部を介して電気的に接続するように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記導電部に第２のコンタクト部を介して電気的に接続するようにサイド配線を設けること、
を含み、
前記第２のコンタクト部を、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域に配置する。本発明によれば、導電部とサイド配線との第２のコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（１２）この電気光学装置の製造方法において、
前記共通配線を、前記端部領域内に設けてもよい。これによれば、配線と共通配線との第１のコンタクト部及び導電部とサイド配線との第２のコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。
（１３）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
前記基板の、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に、複数の外部端子を設けること、及び、
前記基板の前記外部端子が設けられた前記端部領域内に、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線を設けること、
を含む。本発明によれば、サイド配線を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（１４）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
前記基板に、複数の外部端子を設けること、及び、
前記基板に、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線を設けること、
を含み、
前記導電部と前記サイド配線とのコンタクト部を、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に配置する。本発明によれば、導電部とサイド配線とのコンタクト部を端部領域に設けるので、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電気光学装置を説明する図であり、図２は、電気光学装置の詳細を示す図である。図１に示す電気光学装置１は、有機ＥＬ（Electroluminescence）装置（例えば有機ＥＬパネル）である。電気光学装置１には、基板（例えばフレキシブル基板）２が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板２は配線基板であって、図示しない配線パターン及び端子が形成されている。基板２には、集積回路チップ（あるいは半導体チップ）３が実装されている。集積回路チップ３は、電源回路や制御回路等を有していてもよい。その実装には、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ(Chip On Film)を適用してもよく、そのパッケージ形態は、ＴＣＰ（Tape Carrier Package）であってもよい。集積回路チップ３が実装された基板２を有する電気光学装置１を電子モジュール（例えば、液晶モジュールやＥＬモジュール等の表示モジュール）ということができる。
電気光学装置１は、基板１０を有する。基板１０は、リジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。基板１０は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション（又はバックエミッション）型の表示装置（例えば有機ＥＬパネル）では、光透過性の基板１０を使用し、基板１０の側から光を取り出してもよい。トップエミッション型の有機ＥＬパネルでは、遮光性の基板１０を使用してもよい。なお、基板１０は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
基板１０は、画素領域（例えば表示領域）１２を含む。基板１０には、１つ又は複数の駆動回路（例えば走査線駆動回路）１４が設けられてもよい。駆動回路１４は、画素領域１２での動作（例えば表示動作）を駆動する。一対の駆動回路１４が画素領域１２の両隣に配置されていてもよい。基板１０には、補助回路１６が設けられてもよい。補助回路１６は、画素領域１２での動作（例えば表示動作）が正常になされるかどうかを検査するための検査回路であってもよいし、画素領域１２での動作速度（表示速度）を速めるためのプリチャージ回路であってもよい。駆動回路１４及び補助回路１６の少なくとも一方は、基板１０上にポリシリコン膜などを使用して形成されたものであってもよいし、基板１０上に実装された集積回路チップであってもよい。なお、基板１０の外部にある集積回路チップ３が、画素領域１２での動作駆動を制御するようになっていてもよい。
基板１０には、複数の外部端子２０が形成されていてもよい。複数の外部端子２０は、基板１０の一辺に沿って配列されていてもよい。外部端子２０は、端部領域１８に設けられている。端部領域１８は、画素領域１２の外側を通る直線Ｌ（図２参照）によって画素領域１２側の領域から区別された領域である。端部領域１８は、基板１０の周縁領域の一部である。端部領域の定義は、以下の説明でも同じである。画素領域１２は基板１０の中央領域（周縁領域を除く領域）であってもよい。
基板１０には、複数本又は１本のサイド配線（例えば陰極線）２２が形成されていてもよい。サイド配線２２は、端部領域（例えば外部端子２０が設けられた端部領域）１８に設けられていてもよい。サイド配線２２は、２つ以上の外部端子２０に電気的に接続されていてもよい。サイド配線２２は、外部端子２０から画素領域１２の方向に延びる第１の部分２４を有していてもよい。サイド配線２２は、第１の部分２４から屈曲して画素領域１２の幅方向に延びる第２の部分２６を有していてもよい。第２の部分２６は、導電部７４（図４参照）と電気的に接続されていてもよい。
基板１０には、１本又は複数本の共通配線（例えば共通陽極線）３０，３２，３４が形成されていてもよい。共通配線３０，３２，３４は、端部領域（例えばサイド配線２２が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に設けられていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、２つ以上の外部端子２０に電気的に接続されていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、外部端子２０から画素領域１２の方向に延びる第１の部分３６を有していてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、第１の部分３６から屈曲して画素領域１２の幅方向に延びる第２の部分３８を有していてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０）の第１の部分３６は、他の１つ（例えば共通配線３２又は３４）の第１の部分３６の外側（基板１０の端部に近い位置）に配置されてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０（詳しくはその第２の部分３８））は、他の１つ（例えば共通配線３２又は３４（詳しくはその第２の部分３８））よりも画素領域１２の近くに配置されてもよい
共通配線３０，３２，３４は、複数の配線４４，４６，４８（図２参照）と電気的に接続されていてもよい。共通配線３０，３２，３４の本数（例えば３）は、複数の配線４４，４６，４８の本数（例えば３×ｎ（ｎ＝２，３，４，・・・））よりも少なくてもよい。共通配線３０，３２，３４のそれぞれに、配線４４，４６，４８の１グループが電気的に接続されていてもよい。
サイド配線２２（例えばその第２の部分２６）は、共通配線３０，３２，３４（例えばそれぞれの第２の部分３８）よりも画素領域１２に近い位置に配置されていてもよい。また、サイド配線２２は、共通配線３０，３２，３４の外側に、あるいは、共通配線３０，３２，３４を囲むように形成されていてもよい。詳しくは、サイド配線２２の第１の部分２４が、共通配線３０，３２，３４のそれぞれの第１の部分３６よりも外側（基板１０の端部に近い位置）に形成されていてもよい。
電気光学装置１（例えば基板１０）は、複数層の導電パターンを含む多層構造を有する。図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。図４は、図２のIV−IV線断面図である。
サイド配線２２は、２層以上の導電パターンの積層部分を含む。例えば、図４に示すように、導電パターン４１（図３（Ａ）参照）の一部と、その上の導電パターン４２（図３（Ｂ）参照）の一部と、さらにその上の導電パターン４３（図３（Ｃ）参照）の一部と、の積層部分によってサイド配線２２の少なくとも一部が構成されている。こうすることで、サイド配線２２を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子２０及び共通配線３０，３２，３４の少なくとも一方についても適用することができる。なお、導電パターン４１は、その一部を除いて絶縁体（絶縁層）４０に覆われている（図５参照）。また、導電パターン４３は、その一部を除いて絶縁体（絶縁層）４９に覆われている（図４参照）。
図５は、図２のＶ−Ｖ線断面図である。基板１０には、共通配線３０，３２，３４に電気的に接続された複数の配線（例えば陽極線）４４，４６，４８が形成されている。配線４４，４６，４８のそれぞれは、共通配線３０，３２，３４のうちいずれか１つの第２の部分３８に電気的に接続されている。マトリクス状に配列された画素を有するマトリクス表示装置では、配線４４，４６，４８の数は、画素の列数と同じでもよい。配線４４，４６，４８のそれぞれは、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線４４，４６，４８が構成されてもよい。
共通配線３０，３２，３４のそれぞれは、配線４４，４６，４８のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第１グループの配線４４が共通配線３０に電気的に接続され、第２グループの配線４６が共通配線３２に電気的に接続され、第３グループの配線４８が共通配線３４に電気的に接続されてもよい。その場合、共通配線３０は第２及び第３のグループの配線４６，４８には電気的に接続されず、共通配線３２は第１及び第３のグループの配線４４，４８には電気的に接続されず、共通配線３４は第１及び第２のグループの配線４４，４６には電気的に接続されない。
配線４４，４６，４８と共通配線３０，３２，３４とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間にコンタクト部を設け、電気的に接続させない部分間には絶縁体（絶縁層）４０を設ける。例えば、配線４４，４６，４８と共通配線３０，３２，３４とを電気的に接続する第１のコンタクト部５０を、図３（Ｂ）に示す導電パターン４２の一部によって形成してもよい。その場合、導電パターン４２とは異なる層（例えば隣接する上下層）に位置する導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及び共通配線３０，３２，３４のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線３０，３２，３４の下を通るように配線４４，４６，４８を形成してある。共通配線３０，３２，３４のそれぞれと配線４４，４６，４８のいずれか１つとの第１のコンタクト部５０は、端部領域（例えば外部端子２０が設けられた端部領域）１８に位置する。
配線４４，４６，４８は、サイド配線２２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体（絶縁層）４０を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及びサイド配線２２のオーバーラップする部分を形成してもよい。本実施の形態では、サイド配線２２の下を通るように配線４４，４６，４８を形成してある。これによれば、配線４４，４６，４８、絶縁体（絶縁層）４０及びサイド配線２２によってキャパシタを形成することができ、配線４４，４６，４８の急激な電圧降下を防止することができる。
図６は、図２のVI−VI線断面図である。基板１０には、複数本の配線（例えば信号線）５２が形成されている。配線５２は、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線５２が構成されてもよい。
配線５２は、サイド配線２２及び共通配線３０，３２，３４と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体（絶縁層）４０を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５２及びサイド配線２２のオーバーラップする部分と、配線５２及び共通配線３０，３２，３４のオーバーラップする部分と、を形成してもよい。本実施の形態では、サイド配線２２及び共通配線３０，３２，３４の下を通るように配線５２を形成してある。配線５２を、サイド配線２２（又は共通配線３０，３２，３４）から離して、両者間にキャパシタを形成しない、あるいはキャパシタの影響を小さくしてもよい。そうすることで、配線５２を流れる信号に対する容量インピーダンスを小さくすることができる。
基板１０には、複数本の配線（例えば走査線）５４が形成されている。配線５４は、駆動回路（例えば走査線駆動回路）１４に電気的に接続されている。配線５４のそれぞれの端部に駆動回路１４が電気的に接続されてもよい。配線５４と配線４４，４６，４８，５２とで、マトリクス領域を区画してもよい。配線５４は、配線４４，４６，４８，５２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体（絶縁層）４０を設ける。例えば、積層された複数層又は１層を飛び越える層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５４及び配線４４，４６，４８，５２のオーバーラップする部分を形成してもよい。本実施の形態では、配線４４，４６，４８，５２の下を通るように配線５４を形成してある。
図７は、図２のVII−VII線断面図である。基板１０には、複数の電気光学素子６０が設けられている。電気光学素子６０が設けられた領域が画素領域１２である。複数の電気光学素子６０は、複数の発光色（例えば赤、緑、青）の複数の発光層６２を有する。それぞれの電気光学素子６０は、いずれか１つの発光色の発光層６２を有する。発光層６２を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層６２は、電流が流れることで発光する。発光層６２は、発光色に応じて、発光効率が異なっていてもよい。１つの同じ共通配線３０，３２又は３４に電気的に接続された１グループの配線４４，４６又は４８は、同じ発光色の発光層６２に対応している（具体的には電気的に接続されている）。
電気光学素子６０は、第１及び第２のバッファ層６４，６６の少なくとも一方を有していてもよい。第１のバッファ層６４は、発光層６２への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第１のバッファ層６４は、正孔輸送層を有していてもよい。正孔輸送層は、発光層６２と正孔注入層との間に設けられてもよい。第２のバッファ層６６は、発光層６２への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第２のバッファ層６６は、電子輸送層を有していてもよい。電子輸送層は、発光層６２と電子注入層との間に設けられてもよい。隣同士の電気光学素子６０は、バンク６８によって区画（電気的に絶縁）されている。
基板１０には、複数の画素電極７０が設けられている。それぞれの画素電極７０は、いずれかの電気光学素子６０に電気エネルギーを供給するためのものである。画素電極７０は、電気光学素子６０（例えば第１のバッファ層６４（例えば正孔注入層））に接触していてもよい。それぞれの画素電極７０は、配線４４，４６，４８のいずれかに電気的に接続されている。配線４４，４６，４８のそれぞれは、１グループの画素電極７０に電気的に接続されてもよい。
基板１０には、複数又は１つの共通電極７２が設けられている。共通電極７２は、電気光学素子６０に電気エネルギーを供給するためのものである。共通電極７２は、電気光学素子６０（例えば第２のバッファ層６６（例えば電子注入層））に接触していてもよい。共通電極７２は、画素電極７０に対向する部分を有する。共通電極７２は、画素電極７０の上方に配置されてもよい。
共通電極７２は、導電部７４に電気的に接続されている。導電部７４は、画素電極７０と対向しないように設けられてもよい。共通電極７２及び導電部７４は一体的に形成されていてもよい。導電部７４は、サイド配線２２（例えばその第２の部分２６）に電気的に接続されている。導電部７４とサイド配線２２との第２のコンタクト部７６は、端部領域（例えば第１のコンタクト部５０が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に位置していてもよい。なお、導電部７４とサイド配線２２とが接触している場合、両者の接触部が第２のコンタクト部７６である。第２のコンタクト部７６は画素領域１２の幅方向に延びていてもよい。例えば、画素領域１２の幅方向において、両端に位置する画素電極７０の間隔長さと同じ又はそれ以上の長さを有するように第２のコンタクト部７６が形成されていてもよい。このように第２のコンタクト部７６を長くすることで、導電部７４とサイド配線２２との電気的抵抗を小さくすることができる。その結果、サイド配線２２から共通電極７２への電子の流れがスムーズになる。
基板１０には、共通配線３０，３２，３４を覆うように被覆層８０が設けられている。被覆層８０は、１つ又は複数の層で形成してもよい。被覆層８０は、電気的絶縁材料で形成してもよい。被覆層８０の少なくとも表面は酸化物又は窒化物で形成されていてもよい。サイド配線２２（少なくともその第２の部分２６）は、被覆層８０から露出している。
共通配線３０，３２，３４の隣（例えば、画素領域１２から離れた位置あるいは基板１０の端部に近い位置）には、図５及び図６に示すように、スペーサ８２が設けられている。スペーサ８２は、共通配線３０，３２，３４、サイド配線２２、配線４４，４６，４８，５２の少なくとも１つと同じ材料で形成されたダミー配線であってもよい。スペーサ８２は被覆層８０の下に形成されている。スペーサ８２を設けることで、共通配線３０，３２，３４の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、共通配線３０，３２，３４の上方の領域と、スペーサ８２の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、共通配線３０，３２，３４の上方の領域からスペーサ８２の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
基板１０には、電気光学素子６０の封止部材８４が設けられている。電気光学素子６０の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材８４によって電気光学素子６０を保護することができる。封止部材８４の基板１０（例えば被覆部８０）に対する取付部は、サイド配線２２又は導電部７４を避けて（接触しないように）配置してもよい。そのためには、封止部材８４の取付部を、サイド配線２２及び導電部７４よりも外側（画素領域１２から離れた位置あるいは基板１０の端部に近い位置）に配置してもよい。こうすることで、サイド配線２２又は導電部７４の少なくとも表面が接着剤８５との密着性の低い材料（例えば金属）で形成された場合でも、接着剤８５を使用して、封止部材８４を基板１０（例えば被覆部８０）に確実に固定することができる。なお、被覆部８０は、接着剤８５との密着性が金属よりも高いものであってもよい。
本実施の形態では、共通配線３０，３２，３４が、サイド配線２２よりも外側（画素領域１２から離れた位置あるいは基板１０の端部に近い位置）に形成されている。したがって、封止部材８４の取付部と共通配線３０，３２，３４の少なくとも一部とをオーバーラップさせることができる。これにより、封止部材８４を小型化することができ、電気光学装置１を小型化することができる。さらに、封止部材８４の取付部は、スペーサ８２の少なくとも一部と共通配線３０，３２，３４の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層８０の表面において傾斜又は凹凸が小さい領域（例えば平坦領域）に封止部材８４の取付部を配置するので、その良好な取り付けが可能である。
図８は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置１は、図８に示す回路に対応する素子を有する。回路構成（素子の接続状態）は、図８に示す通りであり説明を省略する。本実施の形態では、サイド配線２２を低電位（例えばグランド電位）に接続し、それよりも高電位に共通配線３０，３２，３４を接続する。共通配線３０，３２，３４には、それぞれ、異なる電圧Ｖdd1，Ｖdd2，Ｖdd3が供給される。電圧Ｖdd1，Ｖdd2，Ｖdd3は、それぞれ、発光層６２の発光効率に応じた電圧である。配線５２には、電流Ｉdataが流れるようになっている。電流Ｉdataは、電気光学素子６０に供給する電流に応じた信号である。配線（走査線）５４には、選択信号が入力される。選択信号は、高電位のＨ信号又は低電位のＬ信号である。
プログラミング期間では、例えば配線４６に電圧Ｖdd2が供給され、配線５２に電流Ｉdataが流れるようになっている。また、プログラミング期間では、配線５４にＨ信号が入力されて、スイッチング素子８６、９２がＯＮになり、スイッチング素子８８がＯＦＦになる。そして、配線４６から、スイッチング素子９０，９２を通って、配線５２に電流Ｉdataが流れると、スイッチング素子９０の制御電圧（スイッチング素子９０がＭＯＳトランジスタである場合はゲート電圧）は、電流Ｉdataに対応した値になり、その制御電圧に応じた電荷がキャパシタ９２に蓄えられる。
動作期間（例えば発光期間）では、配線５４にＬ信号が入力されて、スイッチング素子８６、９２がＯＦＦになり、スイッチング素子８８がＯＮになる。そして、プログラミング期間でキャパシタ９２に蓄えられた電荷に応じた制御電圧（スイッチング素子９０がＭＯＳトランジスタである場合はゲート電圧）によってスイッチング素子９０が制御（例えばＯＮ）され、制御電圧に応じた電流が、配線４６からスイッチング素子９０，８８を通って、電気光学素子６０を流れるようになっている。
なお、上述した素子は、電気光学素子６０ごとに設けられる。スイッチング素子８６，８８，９０，９２等は、ポリシリコン薄膜などによって形成してもよい。本実施の形態では、サイド配線（例えば陰極配線）２２と、共通配線（例えば陽極配線）３０，３２，３４に電気的に接続された配線４４，４６，４８と、その間に絶縁体（絶縁層）４０と、によってキャパシタ９４が形成される。したがって、共通配線（例えば陽極配線）３０，３２，３４の急激な電圧降下を防止することができる。
本実施の形態に係る電気光学装置の製造方法では、基板１０の画素領域１２に複数の電気光学素子６０を設ける。基板１０に、複数の電気光学素子６０に電気エネルギーを供給するための複数の画素電極７０を設ける。基板１０に、複数の電気光学素子６０に電気エネルギーを供給するための共通電極７２を設ける。基板１０に、複数の画素電極７０に電気的に接続するように複数の配線４４，４６，４８を設ける。基板１０に、共通電極７２に電気的に接続するように導電部７４を設ける。
基板１０には、外部端子２０を設けてもよい。外部端子２０は、画素領域１２の外側を通る直線Ｌによって画素領域１２側の領域から区別された端部領域１８内に設けてもよい。
基板１０には、複数の配線４４，４６，４８に電気的に接続するように共通配線３０，３２，３４を設けてもよい。基板１０には、配線４４，４６，４８の本数よりも少ない本数の共通配線３０，３２，３４を設けてもよい。共通配線３０，３２，３４は、基板１０の端部領域（例えば外部端子２０を設ける端部領域あるいはサイド配線２２を設ける端部領域）１８内に設けてもよい。共通配線３０，３２，３４は、いずれかの外部端子２０から画素領域１２の方向に延びる第１の部分３６と、第１の部分３６から屈曲して画素領域１２の幅方向に延びて配線４４，４６，４８と電気的に接続される第２の部分３８と、を有するように設けてもよい。配線４４，４６，４８と共通配線３０，３２，３４との第１のコンタクト部５０は、端部領域１８に形成してもよい。
基板１０には、導電部７４に電気的に接続するようにサイド配線２２を設けてもよい。サイド配線２２は、基板１０の端部領域（外部端子２０を設ける端部領域あるいは共通配線３０，３２，３４を設ける端部領域）１８内に設けてもよい。サイド配線２２は、いずれかの外部端子２０から画素領域１２の方向に延びる第１の部分２４と、第１の部分２４から屈曲して画素領域１２の幅方向に延びて導電部７４と電気的に接続される第２の部分２６と、を有するように設けてもよい。導電部７４とサイド配線２２との第２のコンタクト部７６は、端部領域（例えば第１のコンタクト部５０が位置する端部領域）１８が位置するに配置してもよい。
本実施の形態によれば、共通配線３０，３２，３４及びサイド配線２２の少なくとも一方を端部領域１８に設けた場合、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。また、配線４４，４６，４８と共通配線３０，３２，３４との第１のコンタクト部５０と、導電部７４とサイド配線２２との第２のコンタクト部７６と、の少なくとも一方を端部領域１８に設けた場合、それ以外の領域において、配線領域（例えば額縁）を小さくすることができる。
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る電気光学装置の詳細を示す図である。図１０は、図９のＸ−Ｘ線断面図であり、図１１は、図９のXI−XI線断面図である。本実施の形態では、基板１０に１つの共通配線１１０が形成されている。共通配線１１０は、サイド配線１１２よりも画素領域１２に近い位置に配置されている。また、スペーサ１８２は、サイド配線１１２よりも画素領域１２に遠い位置に配置されている。基板１０には複数の配線１１４，１１６，１１８が形成されている。全ての配線１１４，１１６，１１８は、１つの共通配線１１０に電気的に接続されている。配線１１４，１１６，１１８は、絶縁体を隔てて、共通電極７２に電気的に接続された導電部１２０の下を通るように形成されている。配線１１４，１１６，１１８、絶縁体及び導電部１２０によって、キャパシタ１２２（図１２参照）が形成されてもよい。これにより、配線１１４，１１６，１１８の急激な電圧降下を防止することができる。
図１２は、本実施の形態に係る電気光学装置の回路図である。配線１１４，１１６，１１８は、電気光学素子６０の構造又は機能（例えばその発光効率）に応じて、複数のグループに分けられる。１つ又は複数のグループの配線１１６，１１８には、抵抗１２４，１２６が電気的に接続されていてもよい。例えば、１つの配線１１６には抵抗１２４が電気的に接続され、１つの配線１１８には、抵抗１２４とは異なる抵抗値の抵抗１２６が電気的に接続されていてもよい。なお、１グループの配線１１４には、抵抗が電気的に接続されていなくてもよいが、配線１１４自体が抵抗を有する場合には、その抵抗値とは異なるように、抵抗１２４，１２６の抵抗を設定する。これによれば、電気光学素子６０に、その発光効率に応じて、異なる電圧を印加することができる。その結果、電気光学素子６０による発光の輝度を、発光色が異なっていても、均一にすることができる。本実施の形態に係る電気光学装置には、第１の実施の形態で説明した内容を適用することができる。また、本実施の形態に係る電気光学装置の製造方法も、第１の実施の形態で説明した内容を適用することができる。
本発明の実施の形態に係る電気光学装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ１０００が示され、図１４には携帯電話２０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る電気光学装置を説明する図である。 図２は、本発明の第１の実施の形態に係る電気光学装置の詳細を説明する図である。 図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。 図４は、図２のIV−IV線断面図である。 図５は、図２のＶ−Ｖ線断面図である。 図６は、図２のVI−VI線断面図である。 図７は、図２のVII−VII線断面図である。 図８は、本発明の第１の実施の形態に係る電気光学装置の動作を説明する回路図である。 図９は、本発明の第２の実施の形態に係る電気光学装置の詳細を示す図である。 図１０は、図９のＸ−Ｘ線断面図である。 図１１は、図９のXI−XI線断面図である。 図１２は、本発明の第２の実施の形態に係る電気光学装置の回路図である。 図１３は、本発明の実施の形態に係る電子機器を示す図である。 図１４は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１…電気光学装置、 １０…基板、 １２…画素領域、 １８…端部領域、
２０…外部端子、 ２２…サイド配線、 ２４…第１の部分、 ２６…第２の部分、
３０、３２，３４…共通配線、 ３６…第１の部分、 ３８…第の２部分、
４４，４６，４８…配線、 ５０…第１のコンタクト部、 ６０…電気光学素子、
７０…画素電極、 ７２…共通電極、 ７４…導電部、 ７６…第２のコンタクト部、
８０…被覆層、 ８２…スペーサ、 ８４…封止部材

Claims (14)

  1. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
    前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に設けられ、前記導電部に電気的に接続されてなるサイド配線と、
    を有する電気光学装置。
  2. 請求項１記載の電気光学装置において、
    前記共通配線は、前記端部領域内に設けられてなる電気光学装置。
  3. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    前記複数の配線に第１のコンタクト部を介して電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
    前記導電部に第２のコンタクト部を介して電気的に接続されたサイド配線と、
    を有し、
    前記第２のコンタクト部は、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域に位置してなる電気光学装置。
  4. 請求項３記載の電気光学装置において、
    前記第１のコンタクト部は、前記端部領域内に設けられてなる電気光学装置。
  5. 請求項１から請求項４のいずれかに記載の電気光学装置において、
    複数の外部端子をさらに有する電気光学装置。
  6. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に設けられた複数の外部端子と、
    前記外部端子が設けられた前記端部領域内に設けられ、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線と、
    を有する電気光学装置。
  7. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    複数の外部端子と、
    いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線と、
    を有し、
    前記導電部と前記サイド配線とのコンタクト部は、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に位置してなる電気光学装置。
  8. 請求項１から請求項７のいずれかに記載の電気光学装置を有する電子機器。
  9. 基板の画素領域に複数の電気光学素子を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
    前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
    前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
    前記基板に、前記複数の配線に電気的に接続するように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
    前記基板の、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に、前記導電部に電気的に接続するようにサイド配線を設けること、
    を含む電気光学装置の製造方法。
  10. 請求項９記載の電気光学装置の製造方法において、
    前記共通配線を、前記端部領域内に設ける電気光学装置の製造方法。
  11. 基板の画素領域に複数の電気光学素子を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
    前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
    前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
    前記基板に、前記複数の配線に第１のコンタクト部を介して電気的に接続するように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
    前記基板に、前記導電部に第２のコンタクト部を介して電気的に接続するようにサイド配線を設けること、
    を含み、
    前記第２のコンタクト部を、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域に配置する電気光学装置の製造方法。
  12. 請求項１１記載の電気光学装置の製造方法において、
    前記共通配線を、前記端部領域内に設ける電気光学装置の製造方法。
  13. 基板の画素領域に複数の電気光学素子を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
    前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
    前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
    前記基板の、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に、複数の外部端子を設けること、及び、
    前記基板の前記外部端子が設けられた前記端部領域内に、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線を設けること、
    を含む電気光学装置の製造方法。
  14. 基板の画素領域に複数の電気光学素子を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
    前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための共通電極を設けること、
    前記基板に、前記複数の画素電極に電気的に接続するように複数の配線を設けること、
    前記基板に、前記共通電極に電気的に接続するように導電部を設けること、
    前記基板に、複数の外部端子を設けること、及び、
    前記基板に、いずれかの前記外部端子から前記画素領域の方向に延びる第１の部分と、前記第１の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と電気的に接続される第２の部分と、を有するサイド配線を設けること、
    を含み、
    前記導電部と前記サイド配線とのコンタクト部を、前記画素領域の外側を通る直線によって前記画素領域側の領域から区別された端部領域内に配置する電気光学装置の製造方法。
JP2003427364A 2003-02-20 2003-12-24 電気光学装置及びその製造方法並びに電子機器 Expired - Lifetime JP3791618B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003427364A JP3791618B2 (ja) 2003-02-20 2003-12-24 電気光学装置及びその製造方法並びに電子機器
US10/777,380 US7034442B2 (en) 2003-02-20 2004-02-13 Electro-optical device, method of manufacturing the same, and electronic instrument
TW093103941A TWI237222B (en) 2003-02-20 2004-02-18 Optoelectronic device and manufacturing method thereof
KR1020040010756A KR100576638B1 (ko) 2003-02-20 2004-02-18 전기 광학 장치와 그 제조 방법 및 전자 기기
CN2008101091604A CN101286525B (zh) 2003-02-20 2004-02-20 电光装置及电子设备
CNB200410006898XA CN100403376C (zh) 2003-02-20 2004-02-20 有机电致发光装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003042318 2003-02-20
JP2003427364A JP3791618B2 (ja) 2003-02-20 2003-12-24 電気光学装置及びその製造方法並びに電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005234465A Division JP3945525B2 (ja) 2003-02-20 2005-08-12 電気光学装置
JP2006015534A Division JP3906930B2 (ja) 2003-02-20 2006-01-24 電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004272215A true JP2004272215A (ja) 2004-09-30
JP3791618B2 JP3791618B2 (ja) 2006-06-28

Family

ID=32992916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427364A Expired - Lifetime JP3791618B2 (ja) 2003-02-20 2003-12-24 電気光学装置及びその製造方法並びに電子機器

Country Status (5)

Country Link
US (1) US7034442B2 (ja)
JP (1) JP3791618B2 (ja)
KR (1) KR100576638B1 (ja)
CN (2) CN101286525B (ja)
TW (1) TWI237222B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109653B2 (en) * 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
JP3778176B2 (ja) 2002-05-28 2006-05-24 セイコーエプソン株式会社 発光装置および電子機器
JP2004200034A (ja) * 2002-12-19 2004-07-15 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
JP5513262B2 (ja) * 2010-06-02 2014-06-04 株式会社ジャパンディスプレイ 表示装置
TWM423257U (en) * 2011-06-01 2012-02-21 Chunghwa Picture Tubes Ltd Pixel array substrate and display panel
KR101989824B1 (ko) * 2012-12-07 2019-06-17 삼성전자주식회사 디스플레이 모듈
CN114355690B (zh) 2022-03-16 2022-05-24 惠科股份有限公司 阵列基板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2003066868A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 表示パネルおよびそれを用いた情報表示装置
WO2003060858A1 (fr) * 2002-01-16 2003-07-24 Seiko Epson Corporation Dispositif d'affichage
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003323129A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置、その駆動回路、およびその駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430616A (en) * 1992-09-08 1995-07-04 Sharp Kabushiki Kaisha Interconnector and electronic device element with the interconnector
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3209219B2 (ja) * 1999-01-18 2001-09-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP3054135B1 (ja) * 1999-02-05 2000-06-19 シャープ株式会社 液晶表示装置
TW466888B (en) * 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
JP2002268079A (ja) * 2001-03-09 2002-09-18 Seiko Epson Corp 電気光学装置と電子機器
KR100805389B1 (ko) * 2001-12-22 2008-02-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정패널
ITRM20020124A1 (it) 2002-03-06 2003-09-08 Sisti Lighting S P A De Dispositivo elettronico di regolazione della alimentazione applicata ad un carico, o dimmer.
KR100460281B1 (ko) 2002-03-08 2004-12-04 박병주 액티브 매트릭스형 유기 발광 표시 장치
JP2003295218A (ja) * 2002-04-04 2003-10-15 Advanced Display Inc 表示装置
JP3700714B2 (ja) * 2002-06-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004200034A (ja) * 2002-12-19 2004-07-15 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR100615212B1 (ko) * 2004-03-08 2006-08-25 삼성에스디아이 주식회사 평판 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2003066868A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 表示パネルおよびそれを用いた情報表示装置
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
WO2003060858A1 (fr) * 2002-01-16 2003-07-24 Seiko Epson Corporation Dispositif d'affichage
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003323129A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置、その駆動回路、およびその駆動方法

Also Published As

Publication number Publication date
TW200426738A (en) 2004-12-01
KR20040075734A (ko) 2004-08-30
CN101286525B (zh) 2010-06-09
TWI237222B (en) 2005-08-01
CN1523560A (zh) 2004-08-25
CN100403376C (zh) 2008-07-16
US7034442B2 (en) 2006-04-25
KR100576638B1 (ko) 2006-05-08
CN101286525A (zh) 2008-10-15
JP3791618B2 (ja) 2006-06-28
US20040183431A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
CN106531765B (zh) 显示设备
US7119370B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP5604078B2 (ja) 電子装置
JP3791618B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP5194892B2 (ja) 電気光学装置及び電子機器
US7177136B2 (en) Wiring board, electro-optical device, method of manufacturing the electro-optical device, and electronic instrument
JP2004200041A (ja) 有機ｅｌ表示装置
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3945525B2 (ja) 電気光学装置
KR100484400B1 (ko) 액티브 매트릭스형 유기전계발광소자에서의전원전압강하를 줄이기 위한 배선 구조 및 그배선방법
JP4586997B2 (ja) 電気光学装置
JP4475379B2 (ja) 電気光学装置及び電子機器
KR100708687B1 (ko) 유기전계 발광소자 및 그의 제조방법
JP2004260133A (ja) 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器
JP4924293B2 (ja) 電気光学装置及び電子機器
JP5240454B2 (ja) 電気光学装置及び電子機器
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4826809B2 (ja) 有機ｅｌ表示装置及び電子機器
KR20210028303A (ko) 표시 장치

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050208

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3791618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term