JP2003066868A - 表示パネルおよびそれを用いた情報表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 各色でトランジスタのソース−ドレイン電圧
（ＳＤ電圧）間でオフリーク電流が発生、キンク現象が
発生する。 【解決手段】 各色の有機ＥＬを塗り分けたメタルマス
クを用いてカソード電極５３ａを蒸着し、同時にコンタ
クトホール５２ａで接続を取る。コンタクトホール５２
ａによりＢカソード配線５１ａと電気的接続を取ること
ができる。カソード電極５３ｂも同様に蒸着し、同時に
コンタクトホール５２ｂで接続を取る。コンタクトホー
ル５２ｂによりＲＧカソード配線５１ｂと電気的接続を
取ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主として自発光で画
像を表示するＥＬ表示パネルおよびこれらのＥＬ表示パ
ネルを用いた携帯電話等の情報表示装置に関するもので
ある。

【０００２】

【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されており、ま
たワードプロセッサやパーソナルコンピュータ、テレビ
等の機器や、ビデオカメラのビューファインダ、モニタ
ー等にも広く用いられている。

【０００３】

【発明が解決しようとする課題】しかし、液晶表示パネ
ルは、自発光デバイスではないため、バックライトを用
いないと画像を表示できないという問題点がある。その
バックライトを構成するためには所定の厚みが必要であ
るため、表示モジュールの厚みが大きくならざるを得な
かった。また、液晶表示パネルでカラー表示を行うため
には、カラーフィルタを使用する必要がある。そのた
め、光利用効率が低くなるという問題点があった。

【０００４】

【課題を解決するための手段】この課題を解決するため
に、本発明はＥＬ表示パネルに、反射型の画素電極と、
透明電極と、前記画素電極に接続された薄膜トランジス
タと、前記画素電極と前記透明電極間に形成されたＥＬ
膜と、前記画素電極間に位置し、前記透明電極と積層さ
れた金属薄膜からなる薄膜パターンとを具備している。

【０００５】また、第２に本発明はＥＬ表示パネルに、
マトリックス状に配置されたＥＬ素子を有する画素と、
前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
されたゲートドライバと、前記ＥＬ素子に流す電流をプ
ログラムする電流を出力するソースドライバとを具備
し、前記ゲートドライバのシフトレジスタの出力と前記
ゲート信号線間に複数のインバータ回路が直列に形成さ
れ、前記インバータ回路のＰチャンネルのチャンネル幅
をＷ、チャンネル長をＬとし、インバータの段数をｎと
した時、２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌ
ｎ）≦０．７５の関係を満たし、１つの画素は、少なく
とも、ＥＬ膜に流す電流を制御する駆動薄膜トランジス
タと、ドライバから出力した電流を前記駆動薄膜トラン
ジスタに流す経路を構成する第１のスイッチング薄膜ト
ランジスタと、前記駆動薄膜トランジスタからの電流を
前記ＥＬ膜に流す経路を構成する第２のスイッチング薄
膜トランジスタから構成されている。

【０００６】また、第３に本発明はＥＬ表示パネルに、
マトリックス状にＥＬ素子が形成されたアレイ基板と、
封止基板とを具備し、前記アレイ基板の表示領域の外周
部に第１の凹凸が形成され、前記封止基板において、前
記第１の凹凸に対応する位置に第２の凹凸が形成され、
前記第１の凹凸と前記第２の凹凸の周期が略一致し、前
記第１の凹凸と前記第２の凹凸間にシール樹脂が配置さ
れている。

【０００７】また、第４に本発明はＥＬ表示パネルに、
第１の色で発光する第１のＥＬ素子と、第２の色で発光
する第２のＥＬ素子がマトリックス状に形成されたアレ
イ基板を具備し、前記第１のＥＬ素子のカソード電極と
前記第２のＥＬ素子のカソード電極には異なる電圧が印
加できるように構成されている。

【０００８】また、第５に本発明はＥＬ表示パネルに、
マトリックス状に配置されたＥＬ素子を有する画素と、
前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
されたゲートドライバと、前記ＥＬ素子に流す電流をプ
ログラムする電流を出力するソースドライバとを具備
し、前記ゲートドライバは前記画素を構成する薄膜トラ
ンジスタ素子の形成プロセスと同時に形成され、前記ゲ
ートドライバ上にＥＬ膜が形成され、前記ＥＬ膜上にカ
ソード電極が形成されている。

【０００９】また、第６に本発明はＥＬ表示パネルに、
１つの画素は、少なくとも、ＥＬ膜に流す電流を制御す
る駆動薄膜トランジスタと、ドライバから出力した電流
を前記駆動薄膜トランジスタに流す経路を構成する第１
のスイッチング薄膜トランジスタと、前記駆動薄膜トラ
ンジスタからの電流を前記ＥＬ膜に流す経路を構成する
第２のスイッチング薄膜トランジスタから構成されてい
る。

【００１０】また、第７に本発明は情報表示装置に、マ
トリックス状に配置されたＥＬ素子を有する画素と、前
記ＥＬ素子の薄膜トランジスタのゲート信号線に接続さ
れたゲートドライバと、前記ＥＬ素子に流す電流をプロ
グラムする電流を出力するソースドライバと、電源発生
回路と、画像メモリを有するコントロール回路とを具備
し、前記ゲートドライバは前記画素を構成する薄膜トラ
ンジスタ素子の形成プロセスと同時に形成され、前記ゲ
ートドライバの制御信号は前記電源発生回路が出力し、
映像信号は前記コントロール回路から前記ソースドライ
バに印加される。

【００１１】また、第８に本発明は情報表示装置に、マ
トリックス状に配置されたＥＬ素子を有する画素と、前
記ＥＬ素子の薄膜トランジスタのゲート信号線に接続さ
れたゲートドライバと、前記ＥＬ素子に流す電流をプロ
グラムする電流を出力するソースドライバと、電源発生
回路と、画像メモリを有するコントロール回路とを具備
し、前記ゲートドライバは前記画素を構成する薄膜トラ
ンジスタ素子の形成プロセスと同時に形成され、前記ゲ
ートドライバの制御信号は前記コントロール回路が発生
し、前記コントロール回路が発生した信号は前記ソース
ドライバでレベルシフトした後、前記ゲートドライバに
印加されている。

【００１２】また、第９に本発明は情報表示装置に、Ｅ
Ｌ表示パネルと、ダウンコンバータと、アップコンバー
タと、受話器と、スピーカとを具備している。

【００１３】

【発明の実施の形態】本明細書において各図面は理解を
容易にまたは作図を容易にするため、省略や拡大縮小し
た箇所がある。例えば、図３の表示パネルの断面図では
封止膜７３等を十分厚く図示している。また、図５等で
は画素電極に信号を印加する薄膜トランジスタ（ＴＦ
Ｔ）等を省略している。また、本発明の表示パネル等で
は、位相補償のための位相フィルム等を省略している
が、適時付加することが望ましい。以上のことは他の図
面に対しても同様である。

【００１４】また、同一番号または記号を付した箇所は
同一の材料あるいは機能もしくは動作を有するものであ
る。

【００１５】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例と組み合わせることができる。
例えば、図５の表示パネルにタッチパネル等を付加し、
情報表示装置とすることができる。また、拡大レンズを
取り付け、ビデオカメラ等のビューファインダを構成す
ることもできる。また、本発明は各画素にＴＦＴが形成
されたアクティブマトリックス型表示パネルを主として
説明するがこれに限定されるものではなく、単純マトリ
ックス型にも適用できるということはいうまでもない。
このように、明細書、図面で説明した事項、内容、仕様
は、特に例示されていなくとも、互いに組み合わせて適
用させることができる。

【００１６】（実施の形態１）現在、低消費電力でかつ
高表示品質であり、更に薄型化が可能な表示パネルとし
て、複数の有機エレクトロルミネッセンス（ＥＬ）素子
をマトリックス状に配列して構成される有機ＥＬ表示パ
ネルが注目されている。

【００１７】有機ＥＬ表示パネルは、図２に示すよう
に、画素電極としての透明電極４８が形成されたアレイ
基板４９上に、電子輸送層、発光層、正孔輸送層等から
なる少なくとも１層の有機ＥＬ層４７、及び反射膜４６
（金属電極）が積層されたものである。透明電極４８
（陽極（アノード））にプラス、反射膜４６（陰極（カ
ソード））にマイナスの電圧を加え、両者間に直流電流
を印加させることにより、有機ＥＬ層４７が発光する。

【００１８】このように、良好な発光特性を期待するこ
とのできる有機化合物を有機ＥＬ層に使用することによ
って、ＥＬ表示パネルが実用に耐え得るものになってい
る。

【００１９】なお、カソード電極あるいは反射膜はＩＴ
Ｏ電極に誘電体多層膜からなる光学的干渉膜を形成した
ものでもよい。誘電体多層膜とは低屈折率の誘電体膜と
高屈折率の誘電体膜とを交互に多層形成したもの、つま
り誘電体ミラーと呼ばれるものである。この誘電体多層
膜は有機ＥＬ構造から放射される光の色調を良好なもの
にする機能（フィルタ効果）を有する。

【００２０】反射膜４６（金属電極）には、アルミニウ
ム、マグネシウム、インジウム、銅または各々の合金等
の仕事関数が小さいもの、特にＡｌ−Ｌｉ合金を用いる
ことが好ましい。

【００２１】また、透明電極４８には、ＩＴＯ（錫ドー
プ酸化インジウム）等の仕事関数が大きい導電性材料ま
たは金等を用いることができる。なお、金を電極材料と
して用いた場合、電極は半透明の状態となる。

【００２２】なお、画素電極４６などに薄膜を蒸着する
際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよ
い。また、画素電極４６としてのＩＴＯ上にカーボン膜
２０〜５０ｎｍを成膜した場合、界面の安定性が向上
し、発光輝度および発光効率も良好なものとなる。

【００２３】（実施の形態２）以下、本発明のＥＬ表示
パネル構造の理解を容易とするため、まず、本発明の有
機ＥＬ表示パネルの製造方法について説明をする。

【００２４】放熱性を良くするため、アレイ基板４９は
サファイアガラスで形成してもよい。

【００２５】または熱伝導性のよい薄膜あるいは厚膜を
形成したりしてもよい。例えば、ダイヤモンド薄膜を形
成した基板を使用することが例示される。もちろん、石
英ガラス基板、ソーダガラス基板を用いてもよい。その
他、アルミナ等のセラミック基板や銅等からなる金属板
を使用したり、絶縁膜に金属膜を蒸着あるいは塗布等、
コーティングしたものを用いてもよい。画素電極を反射
型とする場合は、基板材料としては基板の表面方向より
光が出射されるので、ガラス、石英や樹脂等の透明ない
し半透明材料の他、ステンレス等の非透過材料を用いる
こともできる。この構成を図３に図示する。図３ではカ
ソード電極をＩＴＯ等の透明電極７２で形成している。

【００２６】また、アレイ基板にはプラスチック基板を
用いてもよい。プラスチック基板は割れにくく、また、
軽量のため携帯電話の表示パネル用基板として最適であ
る。プラスチック基板は、芯材となるベース基板の一方
の面に補助の基板を接着剤で貼り合わせて積層基板とし
て用いることが好ましい。もちろん、これらの基板は板
に限定するものではなく、厚さ０．０５ｍｍ以上０．３
ｍｍ以下のフィルムでもよい。

【００２７】ベース基板の材料として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯ
Ｎ（厚さ２００μｍの１枚板）が例示される。ベース基
板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能
を持つハードコート層、および耐透気性機能を持つガス
バリア層が形成されたポリエステル樹脂、ポリエチレン
樹脂あるいはポリエーテルスルホン樹脂等からなる補助
の基板（あるいはフィルムもしくは膜）を配置する。

【００２８】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（ＴＦＴ）を
形成する。形成するＴＦＴは、同じ種類のＴＦＴであっ
てもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴ
というように、違う種類のＴＦＴであってもよいが望ま
しくはスイッチング薄膜トランジスタ、駆動用薄膜トラ
ンジスタとも同極性のものが望ましい。またＴＦＴの構
造は、プレーナー型のＴＦＴに限定されるものではな
く、スタガー型でも逆スタガー型でもよく、また、セル
フアライン方式を用いて不純物領域（ソース、ドレイ
ン）が形成されたものでも、非セルフアライン方式によ
るものでもよい。

【００２９】本発明のＥＬ表示素子は、アレイ基板上
に、ホール注入電極（画素電極）となるＩＴＯと、１種
以上の有機層と、電子注入電極とが順次積層されたＥＬ
構造体を有し、前記アレイ基板にはＴＦＴが設けられて
いる。

【００３０】本発明のＥＬ表示素子を製造するには、ま
ず、基板上にＴＦＴのアレイを所望の形状に形成する。
そして、平滑化膜上の画素電極として透明電極であるＩ
ＴＯをスパッタ法で成膜、パターニングする。その後、
有機ＥＬ層、電子注入電極等を積層する。

【００３１】ＴＦＴとしては、通常の多結晶シリコンＴ
ＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の
端部に設けられ、その大きさは１０〜３０μｍ程度であ
る。なお、画素の大きさは２０μｍ×２０μｍ〜３００
μｍ×３００μｍ程度である。

【００３２】アレイ基板上には、ＴＦＴの配線電極が設
けられる。配線電極は抵抗が低く、しかもホール注入電
極を電気的に接続して抵抗値を低く抑える機能があり、
一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属
（ただしＴｉを除く）、Ｔｉまたは窒化チタン（Ｔｉ
Ｎ）のいずれか１種または２種以上を含有するものが使
われるが、本発明においてはこの材料に限られるもので
はない。ＥＬ構造体の下地となるホール注入電極とＴＦ
Ｔの配線電極とを併せた全体の厚さとしては、特に制限
はないが、通常１００〜１０００ｎｍ程度とすればよ
い。

【００３３】ＴＦＴの配線電極とＥＬ構造体の有機層と
の間には絶縁層を設ける。絶縁層は、ＳｉＯ₂等の酸化
ケイ素、窒化ケイ素等の無機系材料をスパッタや真空蒸
着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で
形成した酸化ケイ素層、フォトレジスト、ポリイミド、
アクリル樹脂等の樹脂系材料の塗膜等、絶縁性を有する
ものであればいずれであってもよいが、この中ではポリ
イミドが好ましい。また、絶縁層は、配線電極を水分や
腐食から守る耐食・耐水膜の役割も果たす。

【００３４】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。例えば、本発明のＥＬ表示素子におけ
る緑および青色発光部は、青緑色発光のＥＬ構造体と、
緑色透過層または青色透過層との組み合わせにより得ら
れる。赤色発光部は、青緑色発光のＥＬ構造体と、この
ＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光
変換層により得ることができる。

【００３５】次に、本発明のＥＬ表示素子を構成するＥ
Ｌ構造体について説明する。本発明のＥＬ構造体は、透
明電極である電子注入電極と、１種以上の有機層と、ホ
ール注入電極とを有する。有機層は、それぞれ少なくと
も１層のホール輸送層および発光層を有し、例えば、電
子注入輸送層、発光層、正孔輸送層、正孔注入層を順次
有する。もしくは、ホール輸送層はなくてもよい。本発
明のＥＬ構造体の有機層は、種々の構成とすることがで
き、電子注入輸送層を省略したり、あるいは発光層と一
体としたり、正孔注入輸送層と発光層とを混合してもよ
い。

【００３６】ホール注入電極は、ホール注入電極側から
発光した光を取り出す構造であるため、ＩＴＯ（錫ドー
プ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウ
ム）、ＺｎＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃等が例として挙げら
れるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電
極の厚さは、ホール注入を十分行える一定以上の厚さを
有すれば良く、通常１０〜５００ｎｍ程度とすることが
好ましい。また、ホール注入電極は素子の信頼性を向上
させるために駆動電圧が低いことが必要であるが、好ま
しいものとして、１０〜３０Ω／□（膜厚５０〜３００
ｎｍ）のＩＴＯが挙げられる。実際に使用する場合に
は、ＩＴＯ等のホール注入電極界面での反射による干渉
効果が、光取り出し効率や色純度を十分に満たすよう
に、電極の膜厚や光学定数を設定すればよい。このホー
ル注入電極は、蒸着法等によっても形成できるが、スパ
ッタ法により形成されることが好ましい。スパッタガス
としては、特に限定されるものはなく、Ａｒ、Ｈｅ、Ｎ
ｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合
ガスを用いればよい。

【００３７】電子注入電極は、スパッタ法等や好ましく
は蒸着法で成膜される仕事関数の小さい金属、化合物ま
たは合金を用いた材料で構成される。例えば、Ｋ、Ｌ
ｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａ
ｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、
または安定性を向上させるためにそれらを含む２成分、
または３成分の合金系を用いることが好ましい。合金系
としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ
％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ
・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃ
ａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜
の厚さは、電子注入を十分行える一定以上の厚さとすれ
ば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすれ
ばよい。また、その上限値に特に制限はないが、通常、
膜厚は１００〜５００ｎｍ程度とすればよい。

【００３８】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。

【００３９】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないとき等に設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。

【００４０】これらの正孔注入層、正孔輸送層および電
子注入輸送層は、発光層へ注入される正孔や電子を増大
・封止し、再結合領域を最適化させ、発光効率を改善す
る。なお、電子注入輸送層は、注入機能を持つ層と輸送
機能を持つ層とに別個に設けてもよい。

【００４１】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常５〜１００ｎ
ｍ程度とすることが好ましい。

【００４２】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。また、正孔注入層、正孔輸送層の厚
さ、および電子注入層と電子輸送層とを分ける場合のそ
れぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎ
ｍ以上とするのが好ましい。このときの注入層、輸送層
の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送
層で１００ｎｍ程度である。このような膜厚については
注入輸送層を２層設けるときも同じである。

【００４３】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら膜厚をコントロールすることで、再結合領
域・発光領域を自由に設計することが可能であり、発光
色の設計や、両電極の干渉効果による発光輝度・発光ス
ペクトルの制御や、発光の空間分布の制御を可能にでき
る。

【００４４】本発明のＥＬ素子の発光層には、発光機能
を有する化合物である蛍光性物質を含有させる。この蛍
光性物質としては、例えば、特開昭６３−２６４６９２
号公報等に開示されているようなトリス（８−キノリノ
ラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特
開平６−１１０５６９号公報（フェニルアントラセン誘
導体）、特開平６−１１４４５６号公報（テトラアリー
ルエテン誘導体）、特開平６−１００８５７号公報、特
開平２−２４７２７８号公報等に開示されているような
青緑色発光材料が挙げられる。

【００４５】また、正孔注入層・正孔輸送層には、例え
ば、特開昭６３−２９５６９５号公報、特開平２−１９
１６９４号公報、特開平３−７９２号公報、特開平５−
２３４６８１号公報、特開平５−２３９４５５号公報、
特開平５−２９９１７４号公報、特開平７−１２６２２
５号公報、特開平７−１２６２２６号公報、特開平８−
１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載
されている各種有機化合物を用いることができる。

【００４６】また、上記これらの正孔注入輸送層、発光
層および電子注入輸送層の形成には、均質な薄膜が形成
できることから真空蒸着法を用いることが好ましい。

【００４７】（実施の形態３）以下、本発明のＥＬ表示
パネルの製造方法および構造についてさらに詳しく説明
する。先にも説明したように、まず、アレイ基板４９に
画素を駆動するＴＦＴ１１を形成する。１つの画素は４
個または５個のＴＦＴで構成される。また、画素は電流
プログラムされ、そのプログラムされた電流がＥＬ素子
に供給される。このＴＦＴ１１の組合せ等画素構成につ
いては後に説明をする。次に、ＴＦＴ１１に正孔注入電
極としての画素電極（透明電極）を形成する。透明電極
４８はフォトリソグラフィーによりパターン化する。

【００４８】フォトリソグラフィー後の基板処理は市販
のレジスト剥離液（ジメチルスルホキシドとｎメチル２
ピロリドンとの混合溶液）に浸漬して剥離を行った後、
アセトンでリンスし、さらに発煙硝酸中に１分間浸漬し
て完全にレジストを除去する。透明電極４８であるＩＴ
Ｏ表面の洗浄は、基板の表裏両面に対して十分に行い、
テトラメチルアンモニウムハイドロオキサイドの０．２
３８％水溶液を十分に供給しながら、ナイロンブラシに
よる機械的な擦り洗浄を行うとよい。その後、純水で十
分にすすぎ、スピン乾燥を行う。また有機薄膜ＥＬ素子
の蒸着前には、市販のプラズマリアクター（ヤマト科学
株式会社製、ＰＲ４１型）中で、酸素流量２０ｓｃｃ
ｍ、圧力０．２Ｔｏｒｒ（２６．６Ｐａ）、高周波出力
３００Ｗの条件で１分間の酸素プラズマ処理を行ってか
ら、ＥＬ蒸着槽内に配置するとよい。

【００４９】しかし、洗浄時に酸素プラズマ、Ｏ₂アッ
シャーを使用すると、透明電極４８の周辺部の平滑化膜
７１も同時にアッシングされ、透明電極４８の周辺部が
えぐられてしまう。この課題を解決するために、本発明
では図４で示すように透明電極４８周辺部にアクリル樹
脂からなるエッジ保護膜８１を形成している。エッジ保
護膜８１の構成材料としては、平滑化膜７１を構成する
アクリル系樹脂、ポリイミド樹脂等の有機材料と同一の
材料が例示され、その他、ＳｉＯ₂、ＳｉＮｘ等の無機
材料やＡｌ₂Ｏ₃等も例示される。

【００５０】エッジ保護膜８１は透明電極４８のパター
ニング後、透明電極４８間を埋めるように形成される。
もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以
下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタ
ルマスクの土手（メタルマスクが透明電極４８と直接接
しないようにするスペーサ）としてもよいことは言うま
でもない。

【００５１】真空蒸着装置は市販の高真空蒸着装置（日
本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した
装置を用いる。主たる排気装置は排気速度１５００リッ
トル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社
製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ
^-6Ｔｏｒｒ（１３３．３２２×１０ｅ−６Ｐａ）以下で
あり、全ての蒸着は２〜３×１０ｅ^-6Ｔｏｒｒ（２６
６．６〜３９９．９×１０−６Ｐａ）の範囲で行う。ま
た、全ての蒸着はタングステン製の抵抗加熱式蒸着ボー
トに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０
Ａ）を接続して行うとよい。

【００５２】このようにして真空層中に配置したアレイ
基板上に、カーボン膜２０〜５０ｎｍを成膜する。次
に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチル
フェニル）アミノ）−α−フェニルスチルベンを０．３
ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。

【００５３】正孔輸送層として、Ｎ，Ｎ’−ビス（４’
−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−
ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、
４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベ
ンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓ
の蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。

【００５４】発光層（電子輸送層）としてトリス（８−
キノリノラト）アルミニウム（同仁化学株式会社製）を
０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成す
る。

【００５５】次に、電子注入電極として、ＡｌＬｉ合金
（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）
から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で
膜厚約１ｎｍに形成し、続いてそのＡｌＬｉ合金をさら
に昇温し、Ｌｉが出尽くした状態から、Ａｌのみを約
１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成
し、積層型の電子注入電極とした。

【００５６】このようにして作成した有機薄膜ＥＬ素子
は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲
気下で、コーニング７０５９ガラス製の封止フタ４１を
シール剤４５（アネルバ株式会社製、商品名スーパーバ
ックシール９５３−７０００）で貼り付けて表示パネル
とした。なお、封止フタ４１とアレイ基板４９との空間
には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度
に弱いため、乾燥剤５５によりシール剤４５を浸透する
水分を吸収し有機ＥＬ膜４７の劣化を防止している。

【００５７】シール剤４５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹部４３、凸部４４を形成して
いる。アレイ基板４９の周辺部に形成した凸部４４は少
なくとも２重に形成する。凸と凸との間隔（形成ピッ
チ）は１００μｍ以上５００μｍ以下に、また、凸の高
さは３０μｍ以上３００μｍ以下に形成することが好ま
しい。この凸部はスタンパ技術で形成する。

【００５８】一方、封止フタ４１にも凹部４３を形成す
る。凹部４３の形成ピッチは凸部４４の形成ピッチと同
一にする。このようにすることで、凹部４３に凸部４４
がちょうどはまり込むので、表示パネルの製造時に封止
フタ４１とアレイ基板４９との位置ずれが発生しない。
凹部４３と凸部４４間にはシール剤４５を配置する。シ
ール剤４５は封止フタ４１とアレイ基板４９とを接着す
るとともに、外部からの水分の浸入を防止する。

【００５９】シール剤４５としてはＵＶ（紫外線）硬化
型でアクリル系の樹脂からなるものを用いることが好ま
しい。また、アクリル樹脂はフッ素基を有するものを用
いることが好ましい。その他、エポキシ系の接着剤ある
いは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈
折率は１．４７以上１．５４以下のものを用いることが
好ましい。特にシール接着剤は酸化チタンの微粉末、酸
化シリコン等の微粉末を重量比で６５％以上９５％以下
の割合で添加し、この微粉末の粒子径を平均直径２０μ
ｍ以上１００μｍ以下とすることが好ましい。これは微
粉末の重量比が多くなるほど外部からの湿度の進入を抑
制する効果が高くなるからである。しかし、あまりに多
いと気泡等が入りやすく、かえって空間が大きくなりシ
ール効果が低下してしまう。

【００６０】乾燥剤の重量はシールの長さ１０ｍｍあた
り０．０４ｇ以上０．２ｇ以下、できれば０．０６ｇ以
上０．１５ｇ以下とすることが望ましい。これは乾燥剤
の量が少なすぎると水分防止効果が薄れ、すぐに有機Ｅ
Ｌ層が劣化するためである。逆に多すぎると乾燥剤がシ
ールをする際に障害となり、良好なシールを行うことが
できない。

【００６１】図２ではガラスのフタ４１を用いて封止す
る構成であるが、図３のようにフィルムを用いた封止で
あってもよい。例えば、封止フィルムとしては電解コン
デンサのフィルムにＤＬＣ（ダイヤモンド ライク カ
ーボン）を蒸着したものを用いることが例示される。こ
のフィルムは水分浸透性が極めて悪い（防湿）ので、封
止膜７３として使用可能である。また、ＤＬＣ膜を透明
電極７２の表面に直接蒸着する構成でも可能である。

【００６２】有機ＥＬ層４７から発生した光の半分は、
反射膜４６で反射され、アレイ基板４９を透過して出射
される。しかし、反射膜４６は外光を反射するため写り
込みが発生し、表示コントラストを低下させる。この対
策のために、アレイ基板４９にλ／４板５０および偏光
板５４を配置している。なお、画素が反射電極の場合は
有機ＥＬ層４７から発生した光は上方向に出射される。
したがって、λ／４板５０および偏光板５４は光出射側
に配置されなければならない。なお、反射型画素は、透
明電極４８を、アルミニウム、クロム、銀等で構成され
ている。また、透明電極４８の表面に、凸部（もしくは
凹凸部）を設けることで有機ＥＬ層との界面が広くなっ
て発光面積が大きくなり、発光効率が向上する。

【００６３】アレイ基板４９と偏光板（偏光フィルム）
５４間には１枚あるいは複数の位相フィルム（位相板、
位相回転手段、位相差板、位相差フィルム）が配置され
る。位相フィルムとしてはポリカーボネートを使用する
ことが好ましい。この位相フィルムは入射光を出射光に
対して位相差を発生させ、効率よく光変調を行うのに寄
与する。

【００６４】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルム等を用い
てもよい。その他、水晶等の結晶を用いてもよい。１つ
の位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ
以下、できれば８０ｎｍ以上２２０ｎｍ以下とすること
が好ましい。

【００６５】なお、図３に図示するように位相フィルム
と偏光板とを一体化した円偏光板７４（円偏光フィル
ム）を用いてもよい。

【００６６】λ／４板（位相フィルム）５０は染料ある
いは顔料で着色し、カラーフィルタとしての機能をもた
せることが好ましい。特に有機ＥＬ層は赤（Ｒ）の純度
が悪いので、着色したλ／４板５０で一定の波長範囲を
カットして色温度を調整する。カラーフィルタは、染色
フィルタとして顔料分散タイプの樹脂で設けられるのが
一般的であり、この顔料が特定の波長帯域の光を吸収
し、吸収されなかった波長帯域の光を透過する。

【００６７】以上のように、位相フィルムの一部もしく
は全体を着色したり、一部もしくは全体に拡散機能をも
たせてもよい。また、表面をエンボス加工したり、反射
防止のために反射防止膜を形成してもよい。また、画像
表示に有効でない箇所もしくは支障のない箇所に、遮光
膜もしくは光吸収膜を形成し、表示画像の黒レベルをひ
きしめたり、ハレーション防止によるコントラスト向上
効果を発揮させたりすることが好ましい。また、位相フ
ィルムの表面に凹凸を形成することによりかまぼこ状あ
るいはマトリックス状にマイクロレンズを形成してもよ
い。マイクロレンズは１つの画素電極あるいは３原色の
画素にそれぞれ対応するように配置しておく。

【００６８】先にも記述したが、カラーフィルタの形成
時に圧延、もしくは光重合により一定の方向に位相差を
発生させることができるので、位相フィルムの機能はカ
ラーフィルタに持たせてもよい。その他、図３の平滑化
膜７１を光重合させることにより位相差を持たせてもよ
い。このように構成すれば位相フィルムを基板外に構成
あるいは配置する必要がなくなり、表示パネルの構成も
簡易になり低コスト化が望める。なお、以上の事項は偏
光板にも適用できる。

【００６９】偏光板（偏光フィルム）５４を構成する主
たる材料としてはＴＡＣフィルム（トリアセチルセルロ
ースフィルム）が最適である。ＴＡＣフィルムは、優れ
た光学特性、表面平滑性および加工適性を有するからで
ある。ＴＡＣフィルムの製造については、溶液流延製膜
技術で作製することが最適である。

【００７０】偏光板はヨウ素等をポリビニールアルコー
ル（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示
される。一対の偏光分離手段の偏光板は入射光のうち特
定の偏光軸方向と異なる方向の偏光成分を吸収すること
により偏光分離を行うので、光の利用効率が比較的悪
い。そこで、入射光のうち特定の偏光軸方向と異なる方
向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚ
ｅｒ：リフレクティブ・ポラライザー）を反射すること
により偏光分離を行う反射偏光子を用いてもよい。この
ように構成すれば、反射偏光子により光の利用効率が高
まって、偏光板を用いた上述の例よりもより明るい表示
が可能となる。

【００７１】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、コレステリック
液晶層と（１／４）λ板を組み合わせたもの、ブリュー
スターの角度を利用して反射偏光と透過偏光とに分離す
るもの、ホログラムを利用するもの、偏光ビームスプリ
ッタ（ＰＢＳ）等を用いることも可能である。

【００７２】図２では図示していないが、偏光板５４の
表面にはＡＩＲコートを施している。ＡＩＲコートは誘
電体単層膜もしくは多層膜で形成する構成が例示され
る。その他、１．３５〜１．４５の低屈折率の樹脂を塗
布してもよい。例えば、フッ素系のアクリル樹脂等が例
示される。特に屈折率が１．３７以上１．４２以下のも
のが良好である。

【００７３】また、ＡＩＲコートには３層構成あるいは
２層構成がある。３層構成は広い可視光の波長帯域での
反射を防止するために用いられ、これをマルチコートと
呼ぶ。２層構成は特定の可視光の波長帯域での反射を防
止するために用いられ、これをＶコートと呼ぶ。マルチ
コートとＶコートは表示パネルの用途に応じて使い分け
る。なお、ＡＩＲコートは２層構成以上のものと限定さ
れるものではなく、１層構成でもよい。

【００７４】マルチコートの場合は酸化アルミニウム
（Ａｌ₂Ｏ₃）を光学的膜厚ｎｄ＝λ／４、ジルコニウム
（ＺｒＯ₂）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭｇＦ₂）をｎｄ１＝λ／４積層して形成する。通
常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として
形成される。Ｖコートの場合は一酸化シリコン（Ｓｉ
Ｏ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム
（ＭｇＦ₂）をｎｄ１＝λ／４、もしくは酸化イットリ
ウム（Ｙ₂Ｏ₃）とフッ化マグネシウム（ＭｇＦ₂）をｎ
ｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収
帯域があるため青色光を変調する場合は物質の安定性か
ら見てもＹ₂Ｏ₃を用いた方がよい。また、ＳｉＯ₂薄膜
を使用してもよい。もちろん、低屈折率の樹脂等を用い
てＡＩＲコートとしてもよい。例えば、フッ素等のアク
リル樹脂が例示される。これらは紫外線硬化タイプを用
いることが好ましい。

【００７５】なお、表示パネルに静電気がチャージされ
ることを防止するため、表示パネル等の表面に親水性の
樹脂を塗布しておくことが好ましい。その他、表面反射
を防止するため、偏光板５４の表面等にエンボス加工を
行ってもよい。

【００７６】また、透明電極４８にはＴＦＴが接続され
るとしたがこれに限定されるものではない。アクティブ
マトリックスは、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリ
スタ、サイリスタ、リングダイオード、ＰＬＺＴ素子等
でも可能である。また、ＴＦＴはＬＤＤ（ロー ドーピ
ング ドレイン）構造を採用することが好ましい。な
お、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジ
スタ動作をするすべての素子一般を意味する。また、Ｅ
Ｌ膜の構成、パネル構造等は単純マトリックス型表示パ
ネルにも適用できる。また、本明細書ではＥＬ素子とし
て有機ＥＬ素子を例にあげて説明したがこれに限定され
るものではなく、無機ＥＬ素子でも適用できる。

【００７７】有機ＥＬパネルに用いられるアクティブマ
トリックス方式は、（１）特定の画素を選択し、必要な
表示情報を与えられること、（２）１フレーム期間を通
じてＥＬ素子に電流を流すことができることという２つ
の条件を満たさせなければならない。この２つの条件を
満たすため、図２２に示す従来の有機ＥＬの素子構成に
おいて、第１のＴＦＴ１１ａは画素を選択するためのス
イッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂは
ＥＬ素子１５に電流を供給するための駆動用薄膜トラン
ジスタとする。ここで液晶に用いられるアクティブマト
リックス方式と比較すると、スイッチング用ＴＦＴ１１
ａは液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥ
Ｌ素子１５を点灯させるために必要である。この理由と
して、液晶の場合は、電圧を印加することでオン状態を
保持することができるが、ＥＬ素子１５の場合は、電流
を流し続けなければ画素１６の点灯状態を維持できない
からである。

【００７８】したがって、有機ＥＬパネルでは電流を流
し続けるために駆動用ＴＦＴ１１ｂをオンさせ続けなけ
ればならない。走査線、データ線が両方ともオンになる
と、スイッチング用ＴＦＴ１１ａを通してキャパシタ１
９に電荷が蓄積される。このキャパシタ１９が駆動用Ｔ
ＦＴ１１ｂのゲートに電圧を加え続けるため、スイッチ
ング用ＴＦＴ１１ａがオフになっても、電流供給線２０
から電流が流れ続け、１フレーム期間にわたり画素１６
をオンできる。

【００７９】この構成を用いて階調を表示させる場合、
駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電
圧を印加する必要がある。したがって、駆動用ＴＦＴ１
１ｂのオン電流のばらつきがそのまま表示に現れる。

【００８０】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば、きわめて均一であるが、安
価なガラス基板に形成することのできる、形成温度が４
５０度以下の低温ポリシリコン技術で形成した低温多結
晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でそ
の閾値のばらつきを持つため、駆動用ＴＦＴ１１ｂを流
れるオン電流がこれに対応してばらつき、表示ムラが発
生する。これらのムラは、閾値電圧のばらつきのみなら
ず、ＴＦＴの移動度、ゲート絶縁膜の厚み等でも発生す
る。

【００８１】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコンＴＦＴではこのばらつきを所定範囲以内に抑える
というスペックを満たせない。この問題を解決するため
に、１画素内に４つのトランジスタを設けて、閾値電圧
のばらつきをコンデンサにより補償させて均一な電流を
得る方法や、定電流回路を１画素ごとに形成し電流の均
一化を図る方法等が考えられる。

【００８２】しかしながら、これらの方法は、プログラ
ムされる電流がＥＬ素子１５を通じてなされるため、電
流経路が変化した場合に電源ラインに接続されるスイッ
チングトランジスタに対し駆動電流を制御するトランジ
スタがソースフォロワとなり駆動マージンが狭くなる。
そのため、駆動電圧が高くなるという課題を有すること
になる。

【００８３】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性にキンク電流が発生した場合、またはトラ
ンジスタの閾値電圧の変動が発生した場合、記憶された
電流値が変動するとう課題もある。

【００８４】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するトランジスタ
が、ソースフォロワ構成とならず、かつそのトランジス
タにキンク電流があっても、キンク電流の影響を最小限
に抑えることができ、記憶される電流値の変動をも小さ
くすることができる構成である。

【００８５】本発明のＥＬ素子構造は、具体的には図５
（ａ）に示すように単位画素が最低４つからなる複数の
ＴＦＴ１１ならびにＥＬ素子により形成される。なお、
画素電極はソース信号線と重なるように構成する。つま
り、ソース信号線１８上に絶縁膜あるいはアクリル材料
からなる平滑化膜を形成して絶縁し、この絶縁膜上に画
素電極を形成する。このようにソース信号線１８上に画
素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼
ぶ。

【００８６】第１のゲート信号線（第１の走査線）１７
ａをアクティブ（ＯＮ電圧を印加）とすることにより第
１のＴＦＴ（あるいはスイッチング素子）１１ａおよび
第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通
して、前記ＥＬ素子１５に流すべき電流値を流し、第１
のＴＦＴのゲートとドレイン間を短絡するように第２の
ＴＦＴ１１ｂが第1のゲート信号線１７ａをアクティブ
（ＯＮ電圧を印加）とすることで開くと共に、第１のＴ
ＦＴ１１ａのゲートとソース間に接続されたキャパシタ
１９に、前記電流値を流すように第１のＴＦＴ１１ａの
ゲート電圧（あるいはドレイン電圧）を記憶させる。

【００８７】なお、第１のＴＦＴ１１ａのソース−ゲー
ト間容量であるキャパシタ１９は０．２ｐＦ以上の容量
とすることが好ましい。他の構成として、別途キャパシ
タを形成する例もある。これはキャパシタ電極レイヤー
とゲート絶縁膜およびゲートメタルから蓄積容量を形成
する構成例である。Ｍ３トランジスタ１１ｃのリークに
よる輝度低下を防止する観点、表示動作を安定化させる
ための観点からはこのように別途キャパシタを構成する
方が好ましい。

【００８８】なお、キャパシタ１９は隣接する画素間の
非表示領域に形成されることが好ましい。一般的に、フ
ルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタ
ルマスクによるマスク蒸着で形成するため、ＥＬ層の形
成位置に位置ずれが発生し、各色の有機ＥＬ層が重なる
危険性がある。そのため、各色の隣接する画素間の非表
示領域は１０μｍ以上離れていなければならず、またこ
の部分は発光に寄与しない部分となる。したがって、キ
ャパシタ１９をこの領域に形成することは開口率向上の
ために有効な手段となる。

【００８９】次に、第１のゲート信号線１７ａを非アク
ティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７
ｂをアクティブとして、電流の流れる経路を前記第１の
ＴＦＴ１１ａならびにＥＬ素子１５に接続された第４の
ＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切
り替えて、記憶した電流を前記ＥＬ素子１５に流すよう
に動作する。

【００９０】この回路は１画素内に４つのＴＦＴ１１を
有しており、第１のトランジスタＭ１のゲートは第２の
トランジスタＭ２のソースに接続されており、第２のト
ランジスタＭ２および第３のトランジスタＭ３のゲート
は第1のゲート信号線１７ａに、第２のトランジスタＭ
２のドレインは第３のトランジスタＭ３のソースならび
に第４のトランジスタＭ４のソースに接続され、第３の
トランジスタＭ３のドレインはソース信号線１８に接続
されている。第４のトランジスタＭ４のゲートは第２の
ゲート信号線１７ｂに接続され、第４のトランジスタＭ
４のドレインはＥＬ素子１５のアノード電極に接続され
ている。

【００９１】なお、図５ではすべてのＴＦＴはＰチャン
ネルで構成している。Ｐチャンネルは多少Ｎチャンネル
のＴＦＴに比較してモビリティが低いが、耐圧が大きく
また劣化も発生しにくいので好ましい。しかし、本発明
はＥＬ素子構成をＰチャンネルで構成することのみに限
定するものではない。Ｎチャンネルのみで構成してもよ
く、また、ＮチャンネルとＰチャンネルの両方を用いて
構成してもよい。

【００９２】なお、第３および第４のトランジスタは同
一の極性、かつＮチャンネルで構成し、第1および第２
のトランジスタはＰチャンネルで構成することが好まし
い。一般的にＰチャンネルトランジスタはＮチャンネル
トランジスタと比較して、信頼性が高い、キンク電流が
少ない等の特長があり、電流を制御することによって目
的とする発光強度を得るＥＬ素子に対しては、第１のＴ
ＦＴ１１ａをＰチャンネルにすると効果が大きくなる。

【００９３】以下、本発明のＥＬ素子構成について図６
を用いて説明する。本発明のＥＬ素子構成は２つのタイ
ミングにより制御される。第１のタイミングは必要な電
流値を記憶させるタイミングである。このタイミングで
ＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることによ
り、等価回路として図６（ａ）となる。ここで、信号線
より所定の電流Ｉ１が書き込まれる。これによりＴＦＴ
１１ａはゲートとドレインが接続された状態となり、こ
のＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れ
る。従って、ＴＦＴ１１ａのソース−ゲート間の電圧は
電流Ｉ１が流れるようにＶ１となる。

【００９４】第２のタイミングはＴＦＴ１１ａとＴＦＴ
１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、
そのときの等価回路は図６（ｂ）となる。この場合、Ｍ
１のＴＦＴ１１ａは常に飽和領域で動作するため、電流
Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の
電圧Ｖ１は保持されたままとなる。

【００９５】なお、ＴＦＴ１１ａのゲートとＴＦＴ１１
ｃのゲートは同一のゲート信号線１１ａに接続してい
る。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲ
ートとを異なるゲート信号線１１に接続してもよい（Ｓ
Ａ１とＳＡ２とを個別に制御できるようにする）。つま
り、１画素のゲート信号線は３本となってもよい（図５
の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／
ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦ
Ｆタイミングを個別に制御することにより、ＴＦＴ１１
のばらつきによるＥＬ素子１５の電流値ばらつきをさら
に低減することができる。

【００９６】第1のゲート信号線１７ａと第２のゲート
信号線１７ｂとを共通にし、第３および第４のトランジ
スタを異なった導電型（ＮチャンネルとＰチャンネル）
とすると、駆動回路の簡略化、ならびに画素の開口率を
向上させることが出来る。このように構成すれば、本発
明の動作タイミングとしては信号線からの書き込み経路
がオフになる。すなわち所定の電流が記憶される際に、
電流の流れる経路に分岐があると正確な電流値がＭ１の
ソース−ゲート間容量（コンデンサ）に記憶されない。
ＴＦＴＭ３とＴＦＴＭ４を異なった導電形とし、お互い
の閾値を制御することによって走査線の切り替わりのタ
イミングで必ずＭ３がオフした後にＭ４がオンすること
が可能になる。ただしこの場合、お互いの閾値を正確に
コントロールするため、プロセスの注意が必要である。

【００９７】なお、以上述べた回路は最低４つのトラン
ジスタで実現可能であるが、より正確なタイミングのコ
ントロールあるいは後述するように、ミラー効果低減の
ためにＴＦＴ１１ｅ（Ｍ５）を図５（ｂ）に示すように
カスケード接続してトランジスタの総数が４以上になっ
ても動作原理は同じである。このようにＴＦＴ１１ｅを
加えた構成とすることにより、トランジスタＭ３を介し
てプログラムした電流をより精度よくＥＬ素子１５に流
すことができるようになる。

【００９８】図５の構成において、第１のＴＦＴ１１ａ
の飽和領域における電流値Ｉｄｓが下式の条件を満たす
ことがさらに好ましい。なお、下式においてλの値は、
隣接する画素間において０．０１以上０．０６以下の条
件を満たすものである。

【００９９】 Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）²（１＋Ｖｄｓ＊λ） 本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定
するが、一般的に飽和領域におけるトランジスタ特性
は、理想的な特性より外れ、ソース−ドレイン間電圧の
影響を受ける（ミラー効果）。

【０１００】隣接する画素におけるそれぞれのＴＦＴ１
１ａにΔＶｔなる閾値のシフトが発生した場合を考え
る。この場合、記憶される電流値は同じである。閾値の
シフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾
値が変動することによるＥＬ素子１５の電流値のずれに
相当する。したがって、電流のずれをｘ（％）以下に抑
えるためには、閾値のシフトの許容量を隣接する画素間
でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなけれ
ばならないことが判る。この許容値はアプリケーション
の輝度により変化する。輝度が１００ｃｄ／ｍ²から１
０００ｃｄ／ｍ²までの輝度領域においては、変動量が
２％以上あれば人間は変動した境界線を認識する。した
がって、輝度（電流量）の変動量が２％以内であること
が必要である。輝度が１００ｃｄ／ｃｍ²より高い場合
は隣接する画素の輝度変動量は２％以上となる。本発明
のＥＬ表示素子を携帯端末用ディスプレイとして用いる
場合、その要求輝度は１００ｃｄ／ｍ²程度である。実
際に図５の画素構成を試作し、閾値の変動を測定する
と、隣接する画素のＴＦＴ１１ａにおいては閾値の変動
の最大値は０．３Ｖであることが判った。したがって、
輝度の変動を２％以内に抑えるためにλは０．０６以下
でなければならない。しかし、人間が変化を認識するこ
とができないので、０．０１以下にする必要はない。ま
た、この閾値のばらつきを達成するためにはトランジス
タサイズを十分大きくする必要があり、非現実的であ
る。

【０１０１】また、第１のＴＦＴ１１ａの飽和領域にお
ける電流値Ｉｄｓが下式を満たすように構成されること
が好ましい。なお、λの変動が隣接する画素間において
１％以上５％以下とする。

【０１０２】 Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）²（１＋Ｖｄｓ＊λ） 隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬ素子を流れ
る電流値が変動する。変動を±２％以内に抑えるために
は、λの変動を±５％に抑えなければならない。しか
し、人間が変化を認識することができないので、１％以
下にする必要はない。また、１％以下を達成するために
はトランジスタサイズを相当に大きくする必要があり、
非現実的である。

【０１０３】また、実験、アレイ試作および検討によれ
ば第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２
００μｍ以下とすることが好ましい。さらに好ましく
は、第１のＴＦＴ１１ａのチャンネル長を１５μｍ以上
１５０μｍ以下とすることが好ましい。これは、チャン
ネル長Ｌを長くした場合、チャンネルに含まれる粒界が
増えることによって電界が緩和され、キンク効果が低く
抑えられるためであると考えられる。

【０１０４】また、画素を構成するＴＦＴ１１が、レー
ザ再結晶化方法（レーザアニ−ル）により形成されたポ
リシリコンＴＦＴで形成され、すべてのトランジスタに
おけるチャンネルの方向がレーザの照射方向に対して同
一の方向であることが好ましい。

【０１０５】本発明の目的は、トランジスタ特性のばら
つきが表示に影響を与えない回路構成を提案するもので
あり、そのために４トランジスタ以上が必要となる。こ
れらのトランジスタ特性により、回路定数を決定する場
合、４つのトランジスタの特性がそろわなければ、適切
な回路定数を求めることが困難である。レーザ照射の長
軸方向に対して、チャンネル方向が水平の場合と垂直の
場合では、トランジスタ特性の閾値と移動度が異なって
形成される。なお、どちらの場合もばらつきの程度は同
じである。水平方向と垂直方向では、移動度、閾値の平
均値が異なる。したがって、画素を構成するすべてのト
ランジスタのチャンネル方向は同一である方が望まし
い。

【０１０６】また、キャパシタ１９の容量値をＣｓ、第
２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、
次式を満たすことが好ましい。

【０１０７】３＜Ｃｓ／Ｉｏｆｆ＜２４ さらに好ましくは、次式を満たすことが好ましい。

【０１０８】６＜Ｃｓ／Ｉｏｆｆ＜１８ ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることによ
り、ＥＬ素子を流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、キャパシタ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。

【０１０９】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
によって構成され、ＴＦＴ１１ｂがデュアルゲート以上
であるマルチゲート構造とされることが好ましい。ＴＦ
Ｔ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイ
ッチとして作用するため、できるだけＯＮ／ＯＦＦ比の
高い特性が要求される。ＴＦＴ１１ｂのゲートの構造を
デュアルゲート構造以上のマルチゲート構造とすること
によりＯＮ／ＯＦＦ比の高い特性を実現できる。

【０１１０】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）を５４μｍ²以下とすることが好まし
い。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトラン
ジスタ特性のばらつきとは相関がある。トランジスタ特
性におけるばらつきの原因は、レーザの照射によるエネ
ルギーのばらつき等に起因するものが多く、これを吸収
するためには、できるだけレーザの照射ピッチ（一般的
には１０数μｍ）をチャンネル内により多く含む構造が
望ましい。そこで、各トランジスタの（チャンネル幅
Ｗ）＊（チャンネル長Ｌ）を５４μｍ²以下とすると、
レーザ照射に起因するばらつきがなく、特性のそろった
薄膜トランジスタを得ることができる。なお、あまりに
もトランジスタサイズが小さくなると面積による特性ば
らつきが発生するので、各トランジスタの（チャンネル
幅Ｗ）＊（チャンネル長Ｌ）は９μｍ²以上、さらに好
ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）は１６μｍ²以上４５μｍ²以下となるよ
うにする。

【０１１１】また、隣接する単位画素での第１のＴＦＴ
１１ａの移動度変動を２０％以下にすることが好まし
い。なぜなら、移動度が不足することによりスイッチン
グトランジスタの充電能力が劣化し、時間内に必要な電
流値を流すまでに、Ｍ１のゲート−ソース間の容量を充
電できないからである。したがって、移動のばらつきを
２０％以内に抑えることで画素間の輝度のばらつきを認
知限以下にすることができる。

【０１１２】以上、図５を画素構成として説明したが、
図７、図８に図示する構成にも適用することができる。
以下、図７等の画素構成について説明をする。

【０１１３】ＥＬ素子１５に流す電流を設定する時、Ｔ
ＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１
ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き
込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート−
ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和
領域で動作する。よって、信号電流Ｉｗは、以下の数式
で与えられる。

【０１１４】（数１） Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔ
ｈ１）² ここでのＣｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴ
の閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌ
はチャンネル長、ε０は真空の移動度、εｒはゲート絶
縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みであ
る。

【０１１５】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ
１１ｂによって電流レベルが制御される。本発明では、
そのゲート−ソース間電圧が（数１）のＶｇｓに一致す
るので、ＴＦＴ１１ｂが飽和領域で動作すると仮定すれ
ば、以下の数式が成り立つ。

【０１１６】（数２） Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−
Ｖｔｈ２）² 絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が
飽和領域で動作するための条件は、Ｖｄｓをドレイン−
ソース間電圧として、一般に以下の数式で与えられる。

【０１１７】（数３） ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ ここでのＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内
部に近接して形成されるため、大略μ１＝μ２及びＣｏ
ｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖ
ｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数
１）及び（数２）から容易に以下の数式が導かれる。

【０１１８】（数４） Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） ここで注意すべき点は、（数１）及び（数２）におい
て、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、
あるいは製造ロット毎にばらつくのが普通であるが、
（数４）はこれらのパラメータを含まないので、Ｉｄｒ
ｖ／Ｉｗの値はこれらのばらつきに依存しないというこ
とである。仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、
Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の
値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、Ｔ
ＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同
一になるので、結果としてＥＬ素子１５の発光輝度を正
確に制御できる。

【０１１９】以上のように、変換用ＴＦＴ１１ａのＶｔ
ｈ１と駆動用ＴＦＴ１１ｂのＶｔｈ２は基本的に同一で
ある為、両ＴＦＴにおける共通電位が存在するゲートに
対してカットオフレベルの信号電圧が印加されると、Ｔ
ＦＴ１１ａ及びＴＦＴ１１ｂは共に非導通状態になるは
ずである。ところが、実際には画素内でもパラメータの
ばらつき等の要因により、Ｖｔｈ１よりもＶｔｈ２が低
くなってしまうことがある。この時、駆動用ＴＦＴ１１
ｂにはサブスレッショルドレベルのリーク電流が流れる
為、ＥＬ素子１５が微発光を呈する。この微発光により
画面のコントラストが低下し表示特性が損なわれる。

【０１２０】本発明では特に、駆動用ＴＦＴ１１ｂの閾
電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの
閾電圧Ｖｔｈ１より低くならないように設定している。
例えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａの
ゲート長Ｌ１よりも長くして、これらの薄膜トランジス
タのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔ
ｈ１よりも低くならないようにしており、微少な電流リ
ークを抑制することが可能となっている。以上の事項は
図５のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用され
る。

【０１２１】図８に示すように、本発明の駆動回路は、
信号電流が流れる変換用ＴＦＴ１１ａ、ＥＬ素子１５等
からなる発光素子に流れる駆動電流を制御する駆動用Ｔ
ＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制
御によって画素回路とデータ線ｄａｔａとを接続もしく
は遮断する取込用ＴＦＴ１１ｃ、第２の走査線ｓｃａｎ
Ｂ（ＳＢ）の制御によって書き込み期間中にＴＦＴ１１
ａのゲート−ドレインを短絡するスイッチ用ＴＦＴ１１
ｄ、ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終
了後も保持するためのキャパシタ１９および発光素子と
してのＥＬ素子１５等から構成される。このように、ゲ
ート信号線は各画素２本であることから、前述した図
５、図１０、図１１等に基づく本発明の明細書全体の構
成、機能、動作等を適用することができる。

【０１２２】図８でＴＦＴ１１ｃはＮチャンネルＭＯＳ
（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭ
ＯＳ（ＰＭＯＳ）で構成しているが、これは一例であっ
て、必ずしもこの通りである必要はない。キャパシタ１
９は、その一方の端子をＴＦＴ１１ａのゲートに接続さ
れ、他方の端子はＶｄｄ（電源電位）に接続されている
が、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子
１５のカソード（陰極）は接地電位に接続されている。
したがって、以上の事項は図５等にも適用されることは
言うまでもない。

【０１２３】図８の構成は、走査線ｓｃａｎＡ及びｓｃ
ａｎＢを順次選択する走査線駆動回路と、輝度情報に応
じた電流レベルを有する信号電流Ｉｗを生成して逐次デ
ータ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆
動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各デー
タ線ｄａｔａの交差部に配されて、駆動電流の供給を受
けて発光する電流駆動型のＥＬ素子１５を含む複数の画
素とを備えている。

【０１２４】特徴事項として、図８に示した画素構成
は、当該走査線ｓｃａｎＡが選択された時、当該データ
線ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り
込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変
換して保持する変換部と、保持された電圧レベルに応じ
た電流レベルを有する駆動電流を当該発光素子ＯＬＥＤ
に流す駆動部とからなる。具体的には、前記受入部は取
込用ＴＦＴ１１ｃから構成されている。

【０１２５】前記変換部は、ゲート、ソース、ドレイン
及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲー
トに接続したキャパシタとを含んでいる。変換用ＴＦＴ
１１ａ、受入部によって取り込まれた信号電流Ｉｗをチ
ャネルに流して変換された電圧レベルをゲートに発生さ
せ、キャパシタ１９に生じた電圧レベルを保持する。

【０１２６】更に前記変換部は、変換用ＴＦＴ１１ａド
レインとゲートとの間に挿入されたスイッチング用ＴＦ
Ｔ１１ｄを含んでいる。スイッチング用ＴＦＴ１１ｄ
は、信号電流Ｉｗの電流レベルを電圧レベルに変換する
時に導通し、変換用ＴＦＴ１１ａのドレインとゲートを
電気的に接続してソースを基準とする電圧レベルをＴＦ
Ｔ１１ａのゲートに生ぜしめる。又、スイッチング用Ｔ
ＦＴ１１ｄは、電圧レベルをキャパシタ１９に保持する
時に遮断され、変換用ＴＦＴ１１ａのゲート及びこれに
接続したキャパシタ１９を変換用ＴＦＴ１１ａのドレイ
ンから切り離す。

【０１２７】また、前記駆動部は、ゲート、ドレイン、
ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含ん
でいる。駆動用ＴＦＴ１１ｂは、キャパシタ１９に保持
された電圧レベルをゲートに受け入れ、それに応じた電
流レベルを有する駆動電流をチャネルを介してＥＬ素子
１５に流す。変換用ＴＦＴ１１ａのゲートと駆動用ＴＦ
Ｔ１１ｂのゲートとが直接接続されてカレントミラー回
路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電
流レベルとが比例関係となるようにしている。

【０１２８】駆動用ＴＦＴ１１ｂは飽和領域で動作し、
そのゲートに印加された電圧レベルと閾電圧との差に応
じた駆動電流をＥＬ素子１５に流す。

【０１２９】駆動用ＴＦＴ１１ｂは、その閾電圧が画素
内で対応する変換用ＴＦＴ１１ａの閾電圧より低くなら
ないように設定されている。具体的には、駆動用ＴＦＴ
１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート
長より短くならないように設定されている。あるいは、
駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対
応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くなら
ないように設定されても良い。

【０１３０】また、駆動用ＴＦＴ１１ｂは、そのチャネ
ルに注入される不純物濃度を調整して、閾電圧が画素内
で対応する変換用ＴＦＴ１１ａの閾電圧より低くならな
いように設定されてもよい。仮に、変換用ＴＦＴ１１ａ
と駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定
した場合、共通接続された両薄膜トランジスタのゲート
にカットオフレベルの信号電圧が印加されると、変換用
ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態
になるはずである。ところが、実際には画素内にも僅か
ながらプロセスパラメータのばらつきがあり、変換用Ｔ
ＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が
低くなる場合がある。

【０１３１】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面
のコントラスト低下が現れる。そこで、駆動用ＴＦＴ１
１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも
長くしている。これにより、薄膜トランジスタのプロセ
スパラメータが画素内で変動しても、駆動用ＴＦＴ１１
ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低くな
らない。

【０１３２】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈ
が上昇する。一方、ゲート長Ｌが比較的大きな抑制領域
Ｂではゲート長Ｌに関わらずＴＦＴの閾値Ｖｔｈはほぼ
一定である。この特性を利用して、駆動用ＴＦＴ１１ｂ
のゲート長を変換用ＴＦＴ１１ａのゲート長よりも長く
している。例えば、変換用ＴＦＴ１１ａのゲート長が７
μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μｍ
程度にする。

【０１３３】変換用ＴＦＴ１１ａのゲート長が短チャネ
ル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲー
ト長が抑制領域Ｂに属するようにしても良い。これによ
り、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制
することができるとともに、プロセスパラメータの変動
による閾電圧低減を抑制することが可能となる。

【０１３４】以上により、駆動用ＴＦＴ１１ｂに流れる
サブスレッショルドレベルのリーク電流を抑制してＥＬ
素子１５の微発光を抑え、コントラスト改善に寄与可能
である。

【０１３５】図８に示した画素回路の駆動方法を簡潔に
説明する。先ず、書き込み時には第１の走査線ｓｃａｎ
Ａ、第２の走査線ｓｃａｎＢを選択状態とする。両走査
線が選択された状態でデータ線ｄａｔａに電流源ＣＳを
接続することにより、変換用ＴＦＴ１１ａに輝度情報に
応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に
応じて制御される可変電流源である。このとき、変換用
ＴＦＴ１１ａのゲート−ドレイン間はＴＦＴ１１ｄによ
って電気的に短絡されているので（数３）が成立し、変
換用ＴＦＴ１１ａは飽和領域で動作する。従って、その
ゲート−ソース間には（数１）で与えられる電圧Ｖｇｓ
が生ずる。

【０１３６】次に、ｓｃａｎＡ、ｓｃａｎＢを非選択状
態とする。詳しく述べると、まずｓｃａｎＢを低レベル
としてＴＦＴ１１ｄをｏｆｆ状態とする。これによって
電圧Ｖｇｓがキャパシタ１９によって保持される。次に
ｓｃａｎＡを高レベルにしてｏｆｆ状態とすることによ
り、画素回路とデータ線ｄａｔａとが電気的に遮断され
るので、その後はデータ線ｄａｔａを介して別の画素へ
の書き込みを行うことができる。ここで、電流源ＣＳが
信号電流の電流レベルとして出力するデータは、ｓｃａ
ｎＢが非選択となる時点では有効である必要があるが、
その後は任意のレベル（例えば次の画素の書き込みデー
タ）とされて良い。

【０１３７】駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａ
とゲート及びソースが共通接続されており、かつ共に小
さな画素内部に近接して形成されているので、駆動用Ｔ
ＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ
１１ｂを流れる電流は（数２）で与えられ、これがすな
わちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆動
用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子
１５での電圧降下を考慮してもなお（数３）が成立する
よう、十分な電源電位をアノード電圧Ｖｄｄに与えれば
良い。

【０１３８】なお、図５（ｂ）等と同様に、インピーダ
ンスを増大させること等を目的として、図９に図示する
ように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これ
によりより良好な電流駆動を実現できる。他の事項は図
５で説明しているので省略する。

【０１３９】このようにして作製した図５、図８等で説
明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃ
ｍ²の一定電流密度でＥＬ表示素子を連続駆動させた。
ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ²
の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が
確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ ²
で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発
光部では、輝度２００ｃｄ／ｃｍ²で、色座標がｘ＝
０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１
００ｃｄ／ｃｍ²で、色座標がｘ＝０．６４９、ｙ＝
０．３３８の発光色が得られた。

【０１４０】（実施の形態４）以下、図５、図８、図９
等を用いた表示装置、表示モジュール、情報表示装置お
よびその駆動回路と駆動方法等について説明をする。

【０１４１】フルカラー有機ＥＬパネルでは、開口率の
向上が重要な開発課題になる。開口率を高めると光の利
用効率が上がり、高輝度化や長寿命化につながるためで
ある。開口率を高めるためには、有機ＥＬ層からの光を
遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ
−ＴＦＴはアモルファスシリコンと比較して１０〜１０
０倍の性能を持ち、その上、電流の供給能力が高いた
め、ＴＦＴのサイズを非常に小さくできる。したがっ
て、有機ＥＬパネルでは、画素トランジスタ、周辺駆動
回路を低温ポリシリコン技術で作製することが好まし
い。もちろん、アモルファスシリコン技術で形成しても
よいが画素開口率はかなり小さくなってしまう。

【０１４２】ゲートドライバ１２あるいはソースドライ
バ１４等の駆動回路をアレイ基板４９上に形成すること
により、電流駆動の有機ＥＬパネルで特に問題になる抵
抗を下げることができる。ＴＣＰの接続抵抗がなくなる
うえに、ＴＣＰ接続の場合に比べて電極からの引き出し
線が２〜３ｍｍ短くなり配線抵抗が小さくなるからであ
る。さらに、ＴＣＰ接続のための工程がなくなる、材料
コストが下がるという利点もある。

【０１４３】次に、本発明のＥＬ表示パネルあるいはＥ
Ｌ表示装置について説明をする。図１０はＥＬ表示装置
の回路を中心とした説明図である。画素１６がマトリッ
クス状に配置または形成されている。各画素１６には各
画素の電流プログラムを行う電流を出力するソースドラ
イバ１４が接続されている。ソースドライバ１４の出力
段には映像信号のビット数に対応したカレントミラー回
路が形成されている。例えば、６４階調であれば、６３
個のカレントミラー回路が各ソース信号線ごとに形成さ
れ、これらのカレントミラー回路の個数を選択すること
により所望の電流をソース信号線１８に印加できるよう
に構成されている。なお、カレントミラー回路の最小出
力電流は２ｎＡ以上１０ｎＡ以下にしている。また、ソ
ース信号線１８の電荷を強制的に放出または充電するプ
リチャージあるいはディスチャージ回路を内蔵する。

【０１４４】有機ＥＬ素子には大きな温度依存性特性
（温特）があることが知られている。この温特による発
光輝度変化を調整するため、カレントミラー回路に出力
電流を変化させるサーミスタあるいはポジスタ等の非直
線素子を付加し、温特による変化を前記サーミスタ等で
調整することによりアナログ的に基準電流を作成する。
この場合は、選択するＥＬ材料で一義的に決定されるか
ら、ソフト制御するマイコン等を必要としない場合が多
い。つまり、液晶材料により、一定のシフト量等に固定
しておいてもよいということである。重要なのは発光色
材料により温特が異なっている点であり、発光色ごとに
最適な温特補償を行う必要がある点である。

【０１４５】また、温特補償はマイコンで行ってもよ
い。温度センサでＥＬ表示パネルの温度を測定し、測定
した温度によりマイコン（図示せず）等で変化させる。
また、切り替え時に基準電流などをマイコン制御等によ
り自動的に切り替えてもよいし、特定のメニューを表示
できるように制御してもよい。また、マウス等を用いて
切り替えたり、ＥＬ表示装置の表示画面をタッチパネル
にし、かつメニューを表示して特定箇所を押さえること
により切り替えできるように構成してもよい。

【０１４６】本発明において、ソースドライバは半導体
シリコンチップで形成され、ガラスオンチップ（ＣＯ
Ｇ）技術でアレイ基板４９のソース信号線１８の端子と
接続されている。ソース信号線１８等の信号線の配線は
クロム、アルミニウム、銀等の金属配線が用いられる。
これは細い配線幅で低抵抗の配線が得られるからであ
る。金属配線は画素が反射型の場合は工程が簡略できる
ので、画素の反射膜を構成する材料で、反射膜と同時に
形成することが好ましい。

【０１４７】本発明はＣＯＧ技術に限定されるものでは
なく、チップオンフィルム（ＣＯＦ）技術に前述のソー
スドライバ１４等を積載し、表示パネルの信号線と接続
した構成としてもよい。また、ソースドライバ１４は電
源ＩＣ１０２と別途作製し、３チップ構成としてもよ
い。

【０１４８】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは、ポリイミド・フィルムと銅
（Ｃｕ）箔を、接着剤を使わずに熱圧着することができ
る。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ
箔の上に溶解したポリイミドを重ねてキャスト成型する
方法と、ポリイミド・フィルム上にスパッタリングで形
成した金属膜の上にＣｕをメッキや蒸着で付ける方法が
ある。これらのいずれでもよいが、接着剤を使わずにポ
リイミド・フィルムにＣｕを付けるＴＣＰテープを用い
る方法が最も好ましい。３０μｍ以下のリード・ピッチ
には、接着剤を使わないＣｕ張り積層板で対応する。接
着剤を使わないＣｕ張り積層板のうち、Ｃｕ層をメッキ
や蒸着で形成する方法はＣｕ層の薄型化に適しているた
め、リード・ピッチの微細化に有利である。

【０１４９】一方、ゲートドライバ１２は低温ポリシリ
コン技術で、画素のＴＦＴと同一のプロセスで形成され
ている。これは、ソースドライバ１４と比較して内部の
構造が容易で、動作周波数も低いためである。したがっ
て、低温ポリシリコン技術でも容易に形成することがで
き、また、狭額縁化を実現できる。もちろん、ゲートド
ライバ１２をシリコンチップで形成し、ＣＯＧ技術等を
用いてアレイ基板４９上に実装してもよい。また、画素
ＴＦＴ、ゲートドライバ等は高温ポリシリコン技術で形
成してもよく、有機材料で形成（有機ＴＦＴ）してもよ
い。

【０１５０】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用の
シフトレジスタ２２ｂとを内蔵する。各シフトレジスタ
２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫ
ｘＮ）と、スタートパルス（ＳＴｘ）で制御される。そ
の他、ゲート信号線の出力、非出力を制御するイネーブ
ル（ＥＮＡＢＬ）信号、シフト方向を上下逆転させるア
ップダウン（ＵＰＤＷＭ）信号を付加することが好まし
い。他に、スタートパルスがシフトレジスタにシフトさ
れ、そして出力されていることを確認する出力端子等を
設けることが好ましい。なお、シフトレジスタのシフト
タイミングはコントロールＩＣ（図示せず）からの信号
で制御される。また、外部データのレベルシフトを行う
レベルシフト回路と検査回路を内蔵する。

【０１５１】シフトレジスタ２２のバッファ容量は小さ
いため直接、ゲート信号線１７を駆動することができな
い。そのため、シフトレジスタ２２の出力とゲート信号
線１７を駆動する出力ゲート２４間には少なくとも２つ
以上のインバータ回路２３が形成されている。

【０１５２】ソースドライバ１４を低温ポリシリコン等
のポリシリコン技術でアレイ基板４９上に直接形成する
場合も同様であり、ソース信号線を駆動するトランスフ
ァーゲート等のアナログスイッチのゲートとソースドラ
イバのシフトレジスタ間には複数のインバータ回路が形
成される。以下の事項（シフトレジスタの出力と、信号
線を駆動する出力段（出力ゲートあるいはトランスファ
ーゲート等の出力段間に配置されるインバータ回路に関
する事項）は、ソースドライバおよびゲートドライバ回
路に共通の事項である。例えば、図１０ではソースドラ
イバ１４の出力が直接、ソース信号線１８に接続されて
いるように図示したが、実際には、ソースドライバのシ
フトレジスタの出力は多段のインバータ回路が接続され
て、インバータの出力がトランスファーゲート等のアナ
ログスイッチのゲートに接続されている。

【０１５３】インバータ回路２３はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したように、ゲートドライバ
１２のシフトレジスタ２２の出力端にはインバータ回路
２３が多段に接続されており、その最終出力が出力ゲー
ト２４に接続されている。なお、インバータ回路２３は
Ｐチャンネルのみで構成してもよい。ただし、この場合
は、インバータではなく単なるゲート回路として構成し
てもよい。

【０１５４】各インバータ回路２３を構成するＰチャン
ネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、
チャンネル長をＬ（ダブルゲート以上の場合は構成する
チャンネルの幅もしくはチャンネル長を加算する）と
し、シストレジスタに近いインバータの次数を１、表示
側に近いインバータの次数をＮ（Ｎ段目）とする。

【０１５５】インバータ回路２３の接続段数が多いと接
続されているインバータ回路２３の特性差が多重（積み
重なり）され、シフトレジスタ２２から出力ゲート２４
までの伝達時間に差が生じる（遅延時間ばらつき）。例
えば、極端な場合では、図１０において出力ゲート２４
ａは１．０μｓｅｃ後（シフトレジスタからパルスが出
力されてから起算して）にオンしている（出力電圧が切
リ替わっている）のに、出力ゲート２４ｂは１．５μｓ
ｅｃ後（シフトレジスタからパルスが出力されてから起
算して）にオンしている（出力電圧が切リ替わってい
る）という状態が生じる。

【０１５６】したがって、シフトレジスタ２２と出力ゲ
ート２４間に作製するインバータ回路２３の数は少ない
方がよいが、出力ゲート２４を構成するＴＦＴのチャン
ネルのゲート幅Ｗは非常に大きい方がよい。また、シス
トレジスタ２２の出力段のゲート駆動能力は小さいの
で、シフトレジスタを構成するゲート回路（ＮＡＮＤ回
路等）で直接、出力ゲート２４を駆動することは不可能
である。そのため、インバータを多段接続する必要があ
るが、例えば、図１０のインバータ回路２３ｄのＷ４／
Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチ
ャンネル長）の大きさと、インバータ回路２３ｃのＷ３
／Ｌ３のサイズ比が大きいと遅延時間が長くなり、ま
た、インバータの特性がばらつきをも大きくする。

【０１５７】図１１に遅延時間ばらつき（点線）と遅延
時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ
−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でイン
バータ回路２３ｄとインバータ回路２３ｃのＬが同一で
２Ｗ３＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）
＝０．５である。図１１のグラフにおいて遅延時間比は
（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のと
きを１とし、遅延同様に時間ばらつきも１としている。

【０１５８】図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続
段数が多くなり、遅延時間ばらつきも大きくなることを
示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／
Ｌｎ）が小さくなるほどインバータ回路２３から次段へ
のインバータ回路２３への遅延時間が長くなることを示
している。このグラフから遅延時間比および遅延時間ば
らつきを２以内にすることが設計上有利であることがわ
かる。したがって、次式の条件を満たせればよい。

【０１５９】０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）≦０．７５ また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比
（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌ
ｓ）とは以下の関係を満たす必要がある。

【０１６０】 ０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８ さらに、シフトレジスタの出力端から出力ゲート（ある
いはトランスファーゲート）間に形成するインバータ回
路２３の段数ｎは次式を満たすと遅延時間のばらつきも
少なく良好である。

【０１６１】３≦ｎ≦８ モビリティμにも課題がある。ｎチャンネルトランジス
タのモビリティμｎが小さいとＴＧおよびインバータの
サイズが大きくなり、消費電力等も大きくなる。また、
ドライバの形成面積が大きくなり、そのため、パネルサ
イズも大きくなってしまう。一方、モビリティμｎが大
きいとトランジスタの特性劣化を引き起こしやすので、
モビリティμｎは以下の範囲がよい。

【０１６２】５０≦μｎ≦１５０ また、シフトレジスタ２２内のクロック信号のスルーレ
ートは、５００Ｖ／μｓｅｃ以下にする。スルーレート
が高いとｎチャンネルトランジスタの劣化が激しくなる
からである。

【０１６３】なお、図１０でシフトレジスタの出力には
インバータ回路２３を多段に接続するとしたが、ＮＡＮ
Ｄ回路でもよい。ＮＡＮＤ回路でもインバータを構成す
ることができるからである。つまり、インバータ回路２
３の接続段数とはゲートの接続段数と考えればよい。こ
の場合も今まで説明したＷ／Ｌ比等の関係が適用され
る。

【０１６４】図５で図示した構成ではＥＬ素子１５のカ
ソードはＶｓ１電位に接続されている。しかし、各色を
構成する有機ＥＬの駆動電圧が異なるという問題があ
る。例えば、単位平方センチメートルあたり０．０１Ａ
の電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧
は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖであ
る。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したが
って、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄの
ソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でト
ランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオ
フリーク電流も異なることになる。オフリーク電流が発
生し、かつオフリーク特性が各色で異なると、色バラン
スのずれた状態でフリッカが発生する、発光色に相関し
てガンマ特性がずれるという複雑な表示状態となる。

【０１６５】この課題に対応するため、本発明では図１
に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１
つのカソード電極の電位を他色のカソード電極の電位と
異ならせるように構成している。具体的には図１では、
Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５
３ｂとしている。

【０１６６】カソード電極５３ａは、各色の有機ＥＬを
塗り分けたメタルマスク技術を用いて形成する。メタル
マスクを用いるのは、有機ＥＬが水に弱くエッチング等
を行うことができないからである。メタルマスク（図示
せず）を用いて、カソード電極５３ａを蒸着し、同時に
コンタクトホール５２ａで接続する。コンタクトホール
５２ａによりＢカソード配線５１ａと電気的接続を取る
ことができる。

【０１６７】カソード電極５３ｂも同様に、各色の有機
ＥＬを塗り分けたメタルマスク技術を用いて形成する。
メタルマスク（図示せず）を用いて、カソード電極５３
ｂを蒸着し、同時にコンタクトホール５２ｂで接続す
る。コンタクトホール５２ｂによりＲＧカソード配線５
１ｂと電気的接続を取ることができる。なお、カソード
電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となる
ように形成するとよい。

【０１６８】以上の構成により、カソード電極５３ａと
５３ｂには異なる電圧を印加することができるから、図
５のアノード電圧Ｖｄｄが各色共通であっても、ＲＧＢ
のうち、少なくとも１色のＥＬ素子に印加する電圧を変
化させることができる。なお、図１においてＲ、Ｇは同
一のカソード電極５３ｂとしたがこれに限定されるもの
ではなく、ＲとＧで異なるカソード電極となるように構
成してもよい。

【０１６９】以上のように構成することにより、各色で
トランジスタのソース−ドレイン電圧（ＳＤ電圧）間の
オフリーク電流の発生、キンク現象を防止することがで
きる。したがって、フリッカが発生せず、発光色に相関
してガンマ特性がずれるということもなく、良好な画像
表示を実現できる。

【０１７０】また、図５のＶｓ１をカソード電圧とし、
このカソード電圧を各色で異なるようにするとしたがこ
れに限定されるものではなく、アノード電圧Ｖｄｄを各
色で異なるように構成してもよい。例えば、Ｒ画素のア
ノード電圧Ｖｄｄを電圧８Ｖにし、Ｇを６Ｖ、Ｂを１０
Ｖとする構成でもよい。これらのアノード電圧、カソー
ド電圧は±１Ｖの範囲で調整できるように構成されるこ
とが好ましい。

【０１７１】パネルサイズが２インチ程度であっても、
Ｖｄｄと接続されるアノードからは１００ｍＡ近くの電
流が出力される。そのため、アノード配線（電流供給
線）２０の低抵抗化は必須である。この課題に対応する
ため、本発明では図１２で図示するようにアノード配線
６３を表示領域の上側と下側から供給している（両端給
電）。以上のように両端給電することにより画面の上下
での輝度傾斜の発生がなくなる。

【０１７２】発光輝度を高めるためには透明電極４８を
粗面化するとよい。この構成を図３に示す。まず、透明
電極４８を形成する箇所にスタンパ技術を用いて微細な
凹凸を形成する。画素が反射型の場合は、スパッタリン
グ法で約２００ｎｍのアルミニウムの金属薄膜を形成し
て透明電極４８を形成する。透明電極４８が有機ＥＬと
接する箇所には凸部が設けられ、粗面化される。なお、
単純マトリックス型表示パネルの場合は、透明電極４８
はストライプ状電極とする。また、凸部は凸状だけに限
定するものではなく、凹状でもよい。また、凹と凸とを
同時に形成してもよい。

【０１７３】突起の大きさは直径４μｍ程度、隣接間距
離の平均値は１０μｍ、２０μｍ、４０μｍにして、そ
れぞれ突起の単位面積密度を１０００〜１２００個／ｍ
ｍ²、１００〜１２０個／ｍｍ²、６００〜８００個／ｍ
ｍ²として輝度測定を行ったところ、突起の単位面積密
度が大きくなるほど発光輝度が強くなることがわかっ
た。したがって、透明電極４８上の突起の単位面積密度
を変えることで、透明電極の表面状態を変えて発光輝度
を調整できることがわかった。検討によれば、突起の単
位面積密度を１００個／ｍｍ²以上８００個／ｍｍ²以下
とすることで良好な結果を得ることができた。

【０１７４】有機ＥＬは自己発光素子である。この発光
による光がスイッチング素子としてのＴＦＴに入射する
とホトコンダクタ現象（ホトコン）が発生する。ホトコ
ンとは、光励起によりＴＦＴ等のスイッチング素子のオ
フ時でのリーク（オフリーク）が増える現象を言う。

【０１７５】この課題に対処するため、本発明では図１
３に示すようにゲートドライバ１２（場合によってはソ
ースドライバ１４）の下層、ＴＦＴ１１の下層の遮光膜
９１を形成している。遮光膜９１はクロム等の金属薄膜
で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にす
る。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生
して上層のＴＦＴ１１のパターニングが困難になるから
である。

【０１７６】遮光膜９１上に２０ｎｍ以上１００ｎｍ以
下の無機材料からなる平滑化膜７１ａを形成する。この
遮光膜９１のレイヤーを用いてキャパシタ１９の一方の
電極を形成してもよい。この場合、平滑化膜７１ａは極
力薄く作りキャパシタの容量値を大きくすることが好ま
しい。また、遮光膜９１をアルミで形成し、陽極酸化技
術を用いて酸化シリコン膜を遮光膜９１の表面に形成
し、この酸化シリコン膜をキャパシタ１９の誘電体膜と
して用いてもよい。平滑化膜７１ｂ上にはＨＡ構造の画
素電極が形成される。

【０１７７】ゲートドライバ１２等は裏面だけでなく、
表面からの光の進入も抑制するべきである。これはホト
コンの影響により誤動作するからである。したがって、
本発明では、カソード電極が金属膜の場合は、ゲートド
ライバ１２等の表面にもカソード電極を形成し、この電
極を遮光膜として用いている。

【０１７８】しかし、ゲートドライバ１２の上にカソー
ド電極を形成すると、このカソード電極からの電界によ
るドライバの誤動作あるいはカソード電極とドライバ回
路の電気的接触が発生する可能性がある。この課題に対
処するため、本発明ではゲートドライバ１２等の上に少
なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電
極上の有機ＥＬ膜形成と同時に形成する。基本的に有機
ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機Ｅ
Ｌ膜を形成することにより、カソードとゲートドライバ
間が隔離される。したがって、前述の課題を解消するこ
とができる。

【０１７９】一方、カソード電極が透明電極の場合は、
透明電極のシート抵抗値が問題となる。透明電極は高抵
抗であるが、有機ＥＬのカソードには高い電流密度で電
流を流す必要がある。したがって、ＩＴＯ膜の単層でカ
ソード電極を形成すると発熱により加熱状態となった
り、表示画面に極度の輝度傾斜が発生したりする。

【０１８０】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線９２を形成してい
る。低抵抗化配線９２は液晶表示パネルのブラックマト
リックス（ＢＭ）と同様の構成（クロムまたはアルミ材
料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置
（画素電極間、ゲートドライバ１２の上等）である。し
かし、有機ＥＬではＢＭを形成する必要はないから機能
は全く異なる。なお、低抵抗化配線９２は透明電極７２
の表面に限定するものではなく、裏面（有機ＥＬ膜と接
する面）に形成してもよい。

【０１８１】図１４は有機ＥＬモジュールの構成図であ
る。プリント基板１０３にはコントロールＩＣ１０１と
電源ＩＣ１０２が実装されている。プリント基板１０３
とアレイ基板４９とはフレキシブル基板１０４で電気的
に接続される。このフレキシブル基板１０４を介して電
源電圧、電流、制御信号、映像データがアレイ基板４９
のソースドライバ１４およびゲートドライバ１２に供給
される。

【０１８２】この時問題となるのは、ゲートドライバ１
２の制御信号である。ゲートドライバ１２には少なくと
も５Ｖ以上の振幅の制御信号を印加する必要がある。し
かし、コントロールＩＣ１０１の電源電圧は２．５Ｖあ
るいは３．３Ｖであるため、コントロールＩＣ１０１か
ら直接、ゲートドライバ１２に制御信号を印加すること
ができない。

【０１８３】この課題に対して、本発明は高い電圧で駆
動される電源ＩＣ１０２からゲートドライバ１２の制御
信号を印加する。電源ＩＣ１０２はゲートドライバ１２
の動作電圧も発生させるので、当然ながらゲートドライ
バ１２に最適な振幅の制御信号を発生させることができ
る。

【０１８４】図１５ではゲートドライバ１２の制御信号
はコントロールＩＣ１０１で発生させ、ソースドライバ
１４で一旦レベルシフトを行った後、ゲートドライバ１
２に印加している。ソースドライバ１４の駆動電圧は５
〜８Ｖであるから、コントロールＩＣ１０１から出力さ
れた３．３Ｖ振幅の制御信号を、ゲートドライバ１２が
受け取れる５Ｖ振幅に変換することができる。

【０１８５】図１６、図１７は本発明の表示モジュール
装置の説明図である。図１７はソースドライバ１４内に
内蔵表示メモリ１５１を持たせた構成である。内蔵表示
メモリ１５１は８色表示（各色１ビット）、２５６色表
示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示
（ＲＧＢは各４ビット）の容量を有する。この８色、２
５６色または４０９６色表示で、かつ静止画の時は、ソ
ースドライバ１４内に配置されたドライバコントローラ
はこの内蔵表示メモリ１５１の画像データを読み出すの
で、超低消費電力化を実現できる。もちろん、内蔵表示
メモリ１５１は２６万色以上の多色の表示メモリであっ
てもよい。また、動画の時も内蔵表示メモリ１５１の画
像データを用いてもよい。

【０１８６】内蔵表示メモリ１５１の画像データは誤差
拡散処理あるいはディザ処理を行った後のデータをメモ
リしてもよい。誤差拡散処理、ディザ処理等を行うこと
により、２６万色表示データを４０９６色等に変換する
ことができ、内蔵表示メモリ１５１の容量を小さくする
ことができる。誤差拡散処理等は誤差拡散コントローラ
１４１で行うことができる。

【０１８７】なお、図１６等において１４をソースドラ
イバと記載したが、単なるドライバだけでなく、電源Ｉ
Ｃ１０２、バッファ回路１５４（シフトレジスタ等の回
路を含む）、データ変換回路、ラッチ回路、コマンドデ
コーダ、シフト回路、アドレス変換回路、内蔵表示メモ
リ１５１からの入力を処理してソース信号線に電圧ある
いは電流を出力する様々な機能あるいは回路が構成され
たものである。これらの事項は、本発明の他の実施例で
も同様である。

【０１８８】フレームレートはパネルモジュールの消費
電力と関係する。つまり、フレ−ムレートを高くすれば
ほぼ比例して消費電力は増大する。携帯電話等は待ち受
け時間を長くする等の観点から消費電力の低減を図る必
要がある。一方、表示色を多くする（階調数を多くす
る）ためにはソースドライバ１４等の駆動周波数を高く
しなければならない。しかし、消費電力の問題から消費
電力を増大させることは困難である。

【０１８９】一般的に、携帯電話等の情報表示装置で
は、表示色数よりも低消費電力化が優先される。表示色
数を増加させる回路の動作周波数が高くなる、あるいは
ＥＬ素子に印加する電圧（電流）波形の変化が多くなる
等の理由から、消費電力が増加する。したがって、あま
り表示色数を多くすることはできない。この課題に対し
て、本発明は画像データを誤差拡散処理あるいはディザ
処理を行って画像を表示するものである。

【０１９０】図１８で説明した本発明の携帯電話では図
示していないが、筐体の裏側にＣＣＤカメラを備えてい
る。ＣＣＤカメラで撮影した画像およびデータは即時に
表示パネルの表示画面２１に表示できる。ＣＣＤカメラ
の画像データは２４ビット（１６７０万色）、１８ビッ
ト（２６万色）、１６ビット（６．５万色）、１２ビッ
ト（４０９６色）、８ビット（２５６色）をキー入力で
切り替えることができる。

【０１９１】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵表示メモリ１５１の容量以上の時
は、誤差拡散処理等を実施し、表示色数を内蔵表示メモ
リ１５１の容量以下となるように画像処理を行う。

【０１９２】今、ソースドライバ１４には４０９６色
（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１
を具備しているとして説明する。モジュール外部から送
られてくる画像データが４０９６色の場合は、直接ソー
スドライバ１４の内蔵表示メモリ１５１に格納され、こ
の内蔵表示メモリ１５１から画像データを読み出し、表
示画面２１に画像を表示する。

【０１９３】画像データが２６万色（Ｇ：６ビット、
Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１６お
よび図１７に示すように誤差拡散コントローラ１４１の
演算メモリ１５２に一旦格納され、かつ同時に演算回路
１５３で誤差拡散あるいはディザ処理が行われる。この
誤差拡散処理等により１６ビットの画像データは内蔵表
示メモリ１５１のビット数である１２ビットに変換され
てソースドライバ１４に転送される。ソースドライバ１
４はＲＧＢ各４ビット（４０９６色）の画像データを出
力し、表示画面２１に画像を表示する。

【０１９４】また、図１７の構成において、垂直同期信
号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化さ
せて）、フィールドあるいはフレームごとに誤差拡散処
理あるいはディザ処理方法を変化させてもよい。例え
ば、ディザ処理では、第１フレームでＢａｙｅｒ型を用
い、次の第２フレームではハーフトーン型を用いる。こ
のようにフレームごとにディザ処理を変化させ、切り替
えるようにすることにより誤差拡散処理等に伴うドット
むらが目立ちにくくなるという効果が発揮される。

【０１９５】また、第１フレームと第２フレームで誤差
拡散処理等の処理係数を変化させてもよい。また、第１
フレームで誤差拡散処理をし、第２フレームでディザ処
理をし、さらに第３フレームで誤差拡散処理をする等処
理を組み合わせても良い。また、乱数発生回路を具備
し、乱数の値でフレームごとに処理を実施する処理方法
を選択してもよい。

【０１９６】フレームレート等の情報を伝送されるよう
フォーマットに記載するようにしておけば、この記載さ
れたデータをデコードあるいは検出することにより、自
動でフレームレート等が変更できるようになる。特に、
伝送されてくる画像が動画か静止画かを記載しておくこ
と、さらに動画の場合は、動画の１秒あたりのコマ数を
記載しておくことが好ましい。また、伝送パケットに携
帯電話の機種番号を記載しておくことが好ましい。な
お、本明細書では伝送パケットとして説明するがパケッ
トである必要はない。つまり、送信あるいは発信するデ
ータ中に図２１等で説明する情報（表示色数、フレーム
レート等）が記載されたものであればいずれでもよい。

【０１９７】図１９は本発明の携帯電話等に送られてく
る伝送フォーマットである。伝送とは受信するデータ
と、送信するデータの双方を含む。つまり、携帯電話は
受話器からの音声あるいは携帯電話に付属のＣＣＤカメ
ラで撮影した画像を他の携帯電話等に送信する場合もあ
るからである。したがって、図２１等で説明する伝送フ
ォーマット等に関連する事項は送信、受信の双方に適用
される。

【０１９８】本発明の携帯電話等において、データはデ
ジタル化されてパケット形式で伝送される。図１９およ
び図２０で記載しているように、フレームの中は、フラ
グ部（Ｆ）、アドレス部（Ａ）、コントロール部
（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケン
ス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォー
マットは図２０のように情報転送（Ｉフレーム）、監視
（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの
形式をとる。

【０１９９】まず、情報転送形式は情報（データ）を転
送する時に使用するコントロールフィールドの形式で、
非番号性形式の一部を除けば、情報転送形式がデータフ
ィールドを有する唯一の形式である。この形式によるフ
レームを情報フレーム（Ｉフレーム）という。

【０２００】また、監視形式は、データリンクの監視制
御機能、すなわち情報フレームの受信確認、情報フレー
ムの再送要求等を行うために使用する形式である。この
形式によるフレームを、監視フレーム（Ｓフレーム）と
いう。

【０２０１】次に非番号制形式は、その他のデータリン
グ制御機能を遂行するために使用するコントロールフィ
ールドの形式で、この形式によるフレームを非番号制フ
レーム（Ｕフレーム）という。

【０２０２】端末及び網は送受信する情報フレームを送
信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管
理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、
０〜７までの８個を循環番号として使い、７の次は０と
なるモジュラス構成をとっている。したがって、この場
合のモジュラスは８、連続送信できるフレーム数は７で
あり、応答フレームは受信しない。

【０２０３】データ領域には色数データを示す８ビット
のデータとフレームレートを示す８ビットのデータが記
載される。これらの例を図２１（ａ）、（ｂ）に示す。
また、表示色の色数には静止画と動画の区別を記載して
おくことが好ましい。また、携帯電話の機種名、送受信
する画像データの内容（人物等の自然画、メニュー画
面）等を図１９のパケットに記載しておくことが望まし
い。データを受け取った機種はデータをデコードし、そ
れが自身（該当機種番号）のデータであると認識したと
き、記載された内容によって、表示色、フレームレート
等に自動的に変更する。また、記載された内容を表示装
置の表示画面２１に表示するように構成してもよい。ユ
ーザーは表示画面２１の記載内容（表示色、推奨フレー
ムレート）を見て、キー等を操作し、最適な表示状態に
マニュアルで変更すればよい。

【０２０４】なお、一例として、図２１（ｂ）では数値
の３はフレームレート８０Ｈｚと一例をあげて記載して
いるがこれに限定されるものではなく、４０〜６０Ｈｚ
等の一定範囲を示すものであってもよい。また、データ
領域に携帯電話の機種等を記載しておいてもよい。機種
により性能等が異なり、フレームレートを変化させる必
要性も発生するからである。また、画像が漫画であると
か、宣伝（ＣＭ）であるとかの情報を記載しておくこと
も好ましい。また、パケットに視聴料金や、パケット長
等の情報を記載しておいてもよい。ユーザーが視聴料金
を確認して情報を受信するか否かを判断できるからであ
る。また、画像データが誤差拡散処理をされているか否
かのデータも記載しておくことが好ましい。

【０２０５】また、画像処理方法（誤差拡散処理、ディ
ザ処理等の種別、重み付け関数の種類とそのデータ、ガ
ンマの係数等）、機種番号等の情報が伝送されるフォー
マットに記載しておけばよい。また、画像データがＣＣ
Ｄで撮影されたデータか、ＪＰＥＧデータか、またその
解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータか等の
情報を記載しておくとこれを基に、データをデコードあ
るいは検出し、自動受信した携帯電話等を最適な状態に
変更できるようになる。

【０２０６】もちろん、伝送されてくる画像が動画か静
止画かを記載しておくこと、さらに動画の場合は、動画
の１秒あたりのコマ数を記載しておくことが好ましい。
また、受信端末で推奨する再生コマ数／秒等の情報も記
載しておくことが好ましい。

【０２０７】以上の事項は、伝送パケットが送信の場合
でも同様である。また、本明細書では伝送パケットとし
て説明しているがパケットである必要はない。つまり、
送信あるいは発信するデータ中に図２１等で説明する情
報が記載されたものであればいずれでもよい。

【０２０８】誤差拡散処理コントローラ１４１には、誤
差処理されて送られてきたデータに対して逆誤差拡散処
理を行い、元データに戻してから再度、誤差拡散処理を
行う機能を付加することが好ましい。誤差拡散処理の有
無は図１９のパケットデータに載せておく。また、誤差
拡散（ディザ等の方式も含む）の処理方法、形式など逆
誤差拡散処理に必要なデータも載せておく。

【０２０９】逆誤差拡散処理を実施するのは、誤差拡散
処理の過程において、ガンマカーブの補正も実現できる
からである。データを受けたＥＬ表示装置等のガンマカ
ーブと、送られてきたガンマカーブとが適応しない場合
や、送信されてきたデータが誤差拡散等の処理をすでに
実施した画像データである場合がある。この事態に対応
するために、逆誤差拡散処理を実施し、元データに変換
してガンマカーブ補正の影響が出ないようにする。その
後、受信したＥＬ表示装置等で誤差拡散処理を行い、受
信表示パネルに最適なガンマカーブになり、かつ最適な
誤差拡散処理となるように誤差拡散処理等を実施する。

【０２１０】また、表示色により、フレームレートを切
り替えたい場合は、携帯電話等の装置にユーザボタンを
配置し、ボタン等を用いて表示色等を切り替えられるよ
うにすればよい。

【０２１１】図１８は情報端末装置の一例としての携帯
電話の平面図である。筐体１９３にアンテナ１９１、テ
ンキー１９２等が取り付けられている。１９４は表示色
切り替えキーあるいは電源オンオフ、フレームレート切
り替えキーである。

【０２１２】携帯電話等の内部回路ブロックを図７に示
す。回路は主としてアップコンバータ２０５とダウンコ
ンバータ２０４のブロック、デェプレクサ２０１のブロ
ック、ＬＯバッファ２０３等のブロックから構成され
る。

【０２１３】キー１９４を１度押さえると表示色は８色
モードに、続いて同一キー１９４を押さえると表示色は
２５６色モード、さらに同一キー１９４を押さえると表
示色は４０９６色モードとなるようにシーケンスを組ん
でもよい。キーは押さえるごとに表示色モードが変化す
るトグルスイッチとする。なお、別途表示色に対する変
更キーを設けてもよい。この場合、キー１９４は３つ
（以上）となる。

【０２１４】キー１９４はプッシュスイッチの他、スラ
イドスイッチ等の他のメカニカルなスイッチでもよく、
また、音声認識等により切り替えるものでもよい。例え
ば、４０９６色を受話器に音声入力することや、「高品
位表示」、「２５６色モード」あるいは「低表示色モー
ド」と受話器に音声入力することにより表示パネルの表
示画面２１に表示される色が変化するように構成する。
これは現行の音声認識技術を採用することにより容易に
実現することができる。

【０２１５】また、表示色の切り替えは電気的に切り替
わるスイッチでもよく、表示パネルの表示画面２１に表
示させたメニューを触れることにより選択するタッチパ
ネルでも良い。また、スイッチを押さえる回数で切り替
える、あるいはクリックボールのように回転あるいは方
向により切り替えるように構成してもよい。

【０２１６】１９４は表示色切り替えキーとしたが、フ
レームレートを切り替えるキー等としてもよい。また、
動画と静止画とを切り換えるキー等としてもよい。ま
た、動画と静止画とフレームレート等の複数の要件を同
時に切り替えてもよい。また、押さえ続けると徐々に
（連続的に）フレームレートが変化するように構成して
もよい。この場合は発振器を構成するコンデンサＣ、抵
抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウム
にしたりすることにより実現できる。また、コンデンサ
はトリマコンデンサとすることにより実現できる。ま
た、半導体チップに複数のコンデンサを形成しておき、
１つ以上のコンデンサを選択し、これらを回路的に並列
に接続することにより実現してもよい。

【０２１７】なお、表示色等によりフレームレートを切
り替えるという技術的思想は携帯電話に限定されるもの
ではなく、パームトップコンピュータや、ノートパソコ
ン、デスクトップパソコン、携帯時計など表示画面を有
する機器に広く適用することができる。また、液晶表示
装置に限定されるものではなく、液晶表示パネル、有機
ＥＬパネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲ
Ｔにも適用することができる。

【０２１８】本発明の実施例で説明した技術的思想はビ
デオカメラ、液晶プロジェクター、立体テレビ、プロジ
ェクションテレビ等に適用できる。また、ビューファイ
ンダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およ
びそのモニター、デジタルカメラおよびそのモニターに
も適用できる。また、電子写真システム、ヘッドマウン
トディスプレイ、直視モニターディスプレイ、ノートパ
ーソナルコンピュータ、ビデオカメラ、電子スチールカ
メラにも適用できる。また、現金自動引き出し機のモニ
ター、公衆電話、テレビ電話、パーソナルコンピュー
タ、液晶腕時計およびその表示装置にも適用できる。さ
らに、家庭電器機器の液晶表示モニター、ポケットゲー
ム機器およびそのモニター、表示パネル用バックライト
等にも適用あるいは応用展開できることは言うまでもな
い。

【０２１９】

【発明の効果】以上のように、本発明により、開口率な
らびに歩留まりをおとす要因である電流供給線を不要と
することで、開口率を大きくすると共に、層間ショー
ト、層内ショートによる線欠陥の発生を防止し高い歩留
まりを得ることができる。その上、製造が容易で、ＥＬ
構造体の破壊がなく、信頼性が高く、低コストのアクテ
ィブマトリックス駆動タイプのＥＬ表示素子を提供でき
る。

【０２２０】また、本発明の表示パネル、表示装置等
は、高画質、低消費電力、低コスト化、高輝度化等のそ
れぞれの構成に応じて特徴ある効果を発揮する。

【０２２１】なお、本発明を用いれば、低消費電力の情
報表示装置を構成できるので、電力を消費しない。ま
た、小型軽量化できるので、資源を消費しない。したが
って、地球環境、宇宙環境に優しいこととなる。

【図面の簡単な説明】

【図１】本発明の表示装置の説明図

【図２】本発明の表示装置の断面図

【図３】本発明の表示装置の断面図

【図４】本発明の表示装置の断面図

【図５】本発明の表示パネルの回路構成図

【図６】本発明の表示パネルの説明図

【図７】本発明の情報表示装置の説明図

【図８】本発明の表示パネルの説明図

【図９】本発明の表示パネルの説明図

【図１０】本発明の表示装置の回路構成図

【図１１】本発明の表示装置の説明図

【図１２】本発明の表示装置の説明図

【図１３】本発明の表示装置の断面図

【図１４】本発明の表示装置の構成図

【図１５】本発明の表示装置の構成図

【図１６】本発明の表示装置の説明図

【図１７】本発明の表示装置の説明図

【図１８】本発明の情報表示装置の平面図

【図１９】本発明の表示装置のデータ伝送方法の説明図

【図２０】本発明の表示装置のデータ伝送方法の説明図

【図２１】本発明の表示装置のデータ伝送方法の説明図

【図２２】従来の表示パネルの回路構成図

【符号の説明】

１１ ＴＦＴ １２ ゲートドライバ １４ ソースドライバ １５ ＥＬ素子 １６ 画素 １７ ゲート信号線 １８ ソース信号線 １９ キャパシタ ２０ 電流供給線 ２１ 表示画面 ４１ 封止フタ ４３ 凹部 ４４ 凸部 ４５ シール剤 ４６ 反射膜 ４７ 有機ＥＬ層 ４８ 透明電極 ４９ アレイ基板 ５０ λ／４板 ５１ カソード配線 ５２ コンタクトホール ５３ カソード電極 ５４ 偏光板 ５５ 乾燥剤 ６１，６２ 接続端子 ６３ アノード配線 ７１ 平滑化膜 ７２ 透明電極 ７３ 封止膜 ７４ 円偏光板 ８１ エッジ保護膜 ９１ 遮光膜 ９２ 低抵抗化配線 １０１ コントロールＩＣ １０２ 電源ＩＣ １０３ プリント基板 １０４ フレキシブル基板 １０５ データ信号 １４１ 誤差拡散コントローラ １５１ 内蔵表示メモリ １５２ 演算メモリ １５３ 演算回路 １５４ バッファ回路 １９１ アンテナ １９２ テンキー １９３ 筐体 １９４ キー ２０１ デェプレクサ ２０２ ＬＮＡ ２０３ ＬＯバッファ ２０４ ダウンコンバータ ２０５ アップコンバータ ２０６ ＰＡプリドライバ ２０７ ＰＡ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｄ 3/30 3/30 Ｊ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB11 AB17 AB18 BA06 BB05 BB06 BB07 CB01 DA01 DB03 EA04 EB00 FA01 FA02 GA04 5C080 AA06 BB05 CC03 DD03 DD26 DD27 DD28 FF11 JJ02 JJ03 JJ06 5C094 AA10 AA15 AA22 AA42 AA43 AA44 AA48 BA03 BA12 BA27 CA19 CA24 CA25 DA07 DA09 DA12 DA13 DB01 DB04 EA04 EA05 EA06 EB02 ED11 FA01 FA02 FB01 FB12 FB14 FB15 FB20 GA10 GB10 JA01

Claims (10)

【特許請求の範囲】
1. 【請求項１】 反射型の画素電極と、 透明電極と、 前記画素電極に接続された薄膜トランジスタと、 前記画素電極と前記透明電極間に形成されたＥＬ膜と、 前記画素電極間に位置し、前記透明電極と積層された金
   属薄膜からなる薄膜パターンとを具備することを特徴と
   するＥＬ表示パネル。
2. 【請求項２】 マトリックス状に配置されたＥＬ素子を
   有する画素と、 前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
   されたゲートドライバと、 前記ＥＬ素子に流す電流をプログラムする電流を出力す
   るソースドライバとを具備し、 前記ゲートドライバのシフトレジスタの出力と前記ゲー
   ト信号線間に複数のインバータ回路が直列に形成され、 前記インバータ回路のＰチャンネルのチャンネル幅を
   Ｗ、チャンネル長をＬとし、インバータの段数をｎとし
   た時、 ２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．
   ７５ の関係を満たし、 １つの画素は、少なくとも、ＥＬ膜に流す電流を制御す
   る駆動薄膜トランジスタと、ドライバから出力した電流
   を前記駆動薄膜トランジスタに流す経路を構成する第１
   のスイッチング薄膜トランジスタと、前記駆動薄膜トラ
   ンジスタからの電流を前記ＥＬ膜に流す経路を構成する
   第２のスイッチング薄膜トランジスタから構成されてい
   ることを特徴とするＥＬ表示パネル。
3. 【請求項３】 マトリックス状にＥＬ素子が形成された
   アレイ基板と、 封止基板とを具備し、 前記アレイ基板の表示領域の外周部に第１の凹凸が形成
   され、 前記封止基板において、前記第１の凹凸に対応する位置
   に第２の凹凸が形成され、 前記第１の凹凸と前記第２の凹凸の周期が略一致し、 前記第１の凹凸と前記第２の凹凸間にシール樹脂が配置
   されていることを特徴とするＥＬ表示パネル。
4. 【請求項４】 第１の色で発光する第１のＥＬ素子と、
   第２の色で発光する第２のＥＬ素子がマトリックス状に
   形成されたアレイ基板を具備し、 前記第１のＥＬ素子のカソード電極と前記第２のＥＬ素
   子のカソード電極には異なる電圧が印加できるように構
   成されていることを特徴とするＥＬ表示パネル。
5. 【請求項５】 マトリックス状に配置されたＥＬ素子を
   有する画素と、 前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
   されたゲートドライバと、 前記ＥＬ素子に流す電流をプログラムする電流を出力す
   るソースドライバとを具備し、 前記ゲートドライバは前記画素を構成する薄膜トランジ
   スタ素子の形成プロセスと同時に形成され、 前記ゲートドライバ上にＥＬ膜が形成され、前記ＥＬ膜
   上にカソード電極が形成されていることを特徴とするＥ
   Ｌ表示パネル。
6. 【請求項６】 １つの画素は、少なくとも、 ＥＬ膜に流す電流を制御する駆動薄膜トランジスタと、 ドライバから出力した電流を前記駆動薄膜トランジスタ
   に流す経路を構成する第１のスイッチング薄膜トランジ
   スタと、 前記駆動薄膜トランジスタからの電流を前記ＥＬ膜に流
   す経路を構成する第２のスイッチング薄膜トランジスタ
   から構成されていることを特徴とする請求項１から請求
   項５のいずれかに記載のＥＬ表示パネル。
7. 【請求項７】 ＥＬ素子のカソード電極またはアノード
   電極は、表面が粗面化されていることを特徴とする請求
   項１から請求項５のいずれかに記載のＥＬ表示パネル。
8. 【請求項８】 マトリックス状に配置されたＥＬ素子を
   有する画素と、 前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
   されたゲートドライバと、 前記ＥＬ素子に流す電流をプログラムする電流を出力す
   るソースドライバと、 電源発生回路と、 画像メモリを有するコントロール回路とを具備し、 前記ゲートドライバは前記画素を構成する薄膜トランジ
   スタ素子の形成プロセスと同時に形成され、 前記ゲートドライバの制御信号は前記電源発生回路が出
   力し、 映像信号は前記コントロール回路から前記ソースドライ
   バに印加されることを特徴とする情報表示装置。
9. 【請求項９】 マトリックス状に配置されたＥＬ素子を
   有する画素と、 前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続
   されたゲートドライバと、 前記ＥＬ素子に流す電流をプログラムする電流を出力す
   るソースドライバと、 電源発生回路と、 画像メモリを有するコントロール回路とを具備し、 前記ゲートドライバは前記画素を構成する薄膜トランジ
   スタ素子の形成プロセスと同時に形成され、 前記ゲートドライバの制御信号は前記コントロール回路
   が発生し、前記コントロール回路が発生した信号は前記
   ソースドライバでレベルシフトした後、前記ゲートドラ
   イバに印加されることを特徴とする情報表示装置。
10. 【請求項１０】 請求項１から請求項７のいずれかに記
    載のＥＬ表示パネルと、 ダウンコンバータと、 アップコンバータと、 受話器と、 スピーカとを具備することを特徴とする情報表示装置。