JP5240454B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5240454B2
JP5240454B2 JP2008283996A JP2008283996A JP5240454B2 JP 5240454 B2 JP5240454 B2 JP 5240454B2 JP 2008283996 A JP2008283996 A JP 2008283996A JP 2008283996 A JP2008283996 A JP 2008283996A JP 5240454 B2 JP5240454 B2 JP 5240454B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
layer
wiring pattern
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008283996A
Other languages
English (en)
Other versions
JP2009037265A (ja
Inventor
幸司 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008283996A priority Critical patent/JP5240454B2/ja
Publication of JP2009037265A publication Critical patent/JP2009037265A/ja
Application granted granted Critical
Publication of JP5240454B2 publication Critical patent/JP5240454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • Y02B20/325

Description

本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
エレクトロルミネセンスパネルでは、複数のエレクトロルミネセンス素子が2次元的に並べられている。各エレクトロルミネセンス素子は、電極とその上に形成された発光層を有する(例えば、特許文献1を参照)。発光領域を広くするために、配線の上に画素電極を形成することが望ましいが、画素電極の下に配線を形成することで、当該電極に凹凸が形成されるため、発光層の膜厚を均一にすることが難しかった。このことは、エレクトロルミネセンス素子に限らず、配線上に電極を形成し、電極上に機能層(例えば発光層)を形成した構造を有する電気光学装置に該当することである。
特開平11−24606号公報
本発明の目的は、動作素子の機能層(例えば発光層)の膜厚の均一性を高めることにある。
本発明に係る電気光学装置は、
基板上に、複数の単位構成を有する電気光学装置であって、
前記複数の単位構成の各々は、第1電極と第2電極との間に挟まれた機能層を含む発光素子と、前記発光素子に電源を供給するための駆動回路と、を備え、
前記第1電極は、前記駆動回路を構成する複数の配線層とオーバーラップするように形成されており、
前記配線層の第1及び第2の層にそれぞれ位置する第1及び第2の配線パターンは、前記第1電極の下方で、相互に平行に延びる部分を有し、前記平行に延びる部分は、オーバーラップしないように形成されてなる。
本発明に係る電気光学装置の製造方法は、
基板上に、複数の単位構成を有する電気光学装置の製造方法であって、
前記複数の単位構成の各々は、第1電極と第2電極との間に挟まれた機能層を含む発光素子と、前記発光素子に電源を供給するための駆動回路と、を備える発光装置の製造方法であって、
前記駆動回路を複数の配線層から形成すること、
前記配線層を覆うとともに、上面が平坦化されるように有機樹脂層を形成すること、及び、
前記配線層とオーバーラップするように、前記有機樹脂層上に前記第1電極を形成すること、
を含み、
前記配線層の第1及び第2の層にそれぞれ位置する第1及び第2の配線パターンを、前記第1電極の下方で、相互に平行に延びる部分を有するように形成し、前記平行に延びる部分を、オーバーラップしないように形成する。
(1)配線基板は、基板と、
前記基板上に形成された複数層からなる配線層と、
前記配線層とオーバーラップするように形成された複数の電極と、
を有し、
前記配線層のいずれか1つの層に位置する配線パターンは、前記複数の電極の各々の下方で、等間隔で平行に延びる3つ以上の配線を有する。3つ以上の配線が等間隔で平行に延びるので、電極に凹凸が形成されたとしても均一な凹凸である。なお、「等間隔」とは、少なくとも設計上等間隔であることを意味し、製造上の誤差を考慮した等間隔、すなわち実質的に等間隔である場合を含む。また、「平行に」とは、少なくとも設計上平行であることを意味し、製造上の誤差を考慮した平行、すなわち実質的に平行である場合を含む。
(2)配線基板は、基板と、
前記基板上に形成された複数層からなる配線層と、
前記配線層とオーバーラップするように形成された複数の電極と、
を有し、
前記配線層の第1の層に位置する第1の配線パターンの一部と、前記配線層の第2の層に位置する第2の配線パターンの一部とは、前記複数の電極の各々の下方で、格子を形成する方向に延びるように配置されてなる。第1及び第2の配線パターンの一部が格子を形成する方向に延びるように配置されるので、格子の内側において電極に凹が形成されにくくなっている。なお、「格子を形成する」とは、少なくとも設計上格子の形状を形成することを意味し、製造上の誤差を考慮した格子の形状、すなわち実質的に格子の形状を形成する場合を含む。
(3)配線基板は、基板と、
前記基板上に形成された複数層からなる配線層と、
前記配線層とオーバーラップするように形成された複数の電極と、
を有し、
前記配線層の第1及び第2の層にそれぞれ位置する第1及び第2の配線パターンは、前記複数の電極の各々の下方で、相互に平行に延びる部分を有し、前記平行に延びる部分は、オーバーラップしないように形成されてなる。第1及び第2の配線パターンの平行に延びる部分がオーバーラップしないので、電極に凹凸が形成されたとしてもその高低差が小さくなっている。なお、「平行に」とは、少なくとも設計上平行であることを意味し、製造上の誤差を考慮した平行、すなわち実質的に平行である場合を含む。
(4)配線基板は、基板と、
前記基板上に形成された複数層からなる配線層と、
前記配線層とオーバーラップするように形成された複数の電極と、
を有し、
前記配線層のいずれか1つの層に位置する配線パターンは、前記複数の電極の各々の下方で、電気的な接続から独立した配線を有する。電気的な接続から独立した配線が形成されているので、電極の凹凸を小さくすることができる。
(5)この配線基板において、
前記配線層を覆うように形成され、上面が平坦化された有機樹脂層をさらに有し、
前記複数の電極は、前記有機樹脂層上に形成され、前記有機樹脂層を貫通して前記配線層の少なくとも1つに電気的に接続されていてもよい。
(6)電気光学装置は、上記配線基板と、
前記複数の電極の各々の第1の領域に形成された、電気光学素子を構成するための機能層と、
を有し、
前記複数の電極の各々と当該電極に電力を供給するいずれかの前記配線層とは当該電極の第2の領域で接続されている。機能層が配置されている第1の領域を除く第2の領域で電極と当該電極に電力を供給するための配線とが接続されているので、機能層が配置される第1の領域の凹凸を低減し、機能層の膜厚の均一性を高めることができる。
(7)電子機器は、上記電気光学装置を有する。
(8)配線基板の製造方法は、基板上に複数層からなる配線層を形成すること、
前記配線層を覆うとともに、上面が平坦化されるように有機樹脂層を形成すること、及び、
前記配線層とオーバーラップするように、前記有機樹脂層上に複数の電極を形成すること、
を含み、
前記配線層のいずれか1つの層に位置する配線パターンを、前記複数の電極の各々の下方で、等間隔で平行に延びる3つ以上の配線を有するように形成する。3つ以上の配線が等間隔で平行に延びるので、上面が平坦化した有機樹脂層を形成しやすい。なお、「等間隔」とは、少なくとも設計上等間隔であることを意味し、製造上の誤差を考慮した等間隔、すなわち実質的に等間隔である場合を含む。また、「平行に」とは、少なくとも設計上平行であることを意味し、製造上の誤差を考慮した平行、すなわち実質的に平行である場合を含む。
(9)配線基板の製造方法は、基板上に複数層からなる配線層を形成すること、
前記配線層を覆うとともに、上面が平坦化されるように有機樹脂層を形成すること、及び、
前記配線層とオーバーラップするように、前記有機樹脂層上に複数の電極を形成すること、
を含み、
前記配線層の第1の層に位置する第1の配線パターンの一部と、前記配線層の第2の層に位置する第2の配線パターンの一部とを、前記複数の電極の各々の下方で、格子を形成する方向に延びるように形成する。第1及び第2の配線パターンの一部が格子を形成する方向に延びるように配置されるので、上面が平坦化した有機樹脂層を形成しやすい。なお、「格子を形成する」とは、少なくとも設計上格子の形状を形成することを意味し、製造上の誤差を考慮した格子の形状、すなわち実質的に格子の形状を形成する場合を含む。
(10)配線基板の製造方法は、基板上に複数層からなる配線層を形成すること、
前記配線層を覆うとともに、上面が平坦化されるように有機樹脂層を形成すること、及び、
前記配線層とオーバーラップするように、前記有機樹脂層上に複数の電極を形成すること、
を含み、
前記配線層の第1及び第2の層にそれぞれ位置する第1及び第2の配線パターンを、前記複数の電極の各々の下方で、相互に平行に延びる部分を有するように形成し、前記平行に延びる部分を、オーバーラップしないように形成する。第1及び第2の配線パターンの平行に延びる部分がオーバーラップしないので、上面が平坦化した有機樹脂層を形成しやすい。なお、「平行に」とは、少なくとも設計上平行であることを意味し、製造上の誤差を考慮した平行、すなわち実質的に平行である場合を含む。
(11)配線基板の製造方法は、基板上に複数層からなる配線層を形成すること、
前記配線層を覆うとともに、上面が平坦化されるように有機樹脂層を形成すること、及び、
前記配線層とオーバーラップするように、前記有機樹脂層上に複数の電極を形成すること、
を含み、
前記配線層のいずれか1つの層に位置する配線パターンを、前記複数の電極の各々の下方で、電気的な接続から独立した配線を有するように形成する。電気的な接続から独立した配線が形成されているので、上面が平坦化した有機樹脂層を形成しやすい。
(12)この配線基板の製造方法において、
前記有機樹脂層の形成プロセスは、有機樹脂前駆体の塗布を含んでもよい。
(13)この配線基板の製造方法において、
前記有機樹脂前駆体の塗布を、スピンコートによって行ってもよい。
(14)電気光学装置の製造方法は、上記方法によって配線基板を製造すること、及び、
前記複数の電極の各々の第1の領域に、電気光学素子を構成するための機能層を形成すること、
を含み、
前記複数の電極の各々と当該電極に電力を供給するいずれかの前記配線層とを、当該電極の第2の領域で接続する。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図である。図2は、図1のII−II線断面図である。電気光学装置1は、表示装置(例えば表示パネル)などの電気光学装置や記憶装置であってもよい。図1に示す電気光学装置1は、有機EL(Electroluminescence)装置(例えば有機ELパネル)である。電気光学装置1には、配線基
板(例えばフレキシブル基板)2が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。配線基板2には、図示しない配線パターン及び端子が形成されている。配線基板2には、集積回路チップ(あるいは半導体チップ)3が実装されている。集積回路チップ3は、電源回路や制御回路等を有していてもよい。その実装には、TAB(Tape Automated Bonding)又はCOF(Chip On Film)を適用してもよく、そのパッケージ形態は、TCP(Tape Carrier Package)であってもよい。集積回路チップ3が実装された配線基板2を有する電気光学装置1を電子モジュール(例えば、液晶モジュールやELモジュール等の表示モジュール)ということができる。
電気光学装置1は、基板10を有する。基板10は、リジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。基板10は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション(又はバックエミッション)型の表示装置(例えば有機ELパネル)では、光透過性の基板10を使用し、基板10の側から光を取り出してもよい。トップエミッション型の有機ELパネルでは、遮光性の基板10を使用してもよい。なお、基板10は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
基板10は、動作領域(例えば表示領域)12を含む。動作領域12には、複数の(例えば、m行n列(例えばマトリクス状)の)画素が形成されていてもよい。カラー表示装置では、1つのカラー表示用画素が、複数のサブ画素(R,G,B)から構成されていてもよい。
基板10には、1つ又は複数の駆動回路(例えば走査線駆動回路)14が設けられてもよい。駆動回路14は、動作領域12での動作(例えば表示動作)を駆動する。一対の駆動回路14が動作領域12の両隣に配置されていてもよい。基板10には、補助回路16が設けられてもよい。補助回路16は、動作領域12での動作(例えば表示動作)が正常になされるかどうかを検査するための検査回路であってもよいし、動作領域12での動作速度(表示速度)を速めるためのプリチャージ回路であってもよい。駆動回路14及び補助回路16の少なくとも一方は、基板10上にポリシリコン膜などを使用して形成されたものであってもよいし、基板10上に実装された集積回路チップであってもよい。なお、基板10の外部にある集積回路チップ3が、動作領域12での動作駆動を制御するようになっていてもよい。
基板10には、半導体膜20が形成されていてもよい。図3は、それぞれの画素(例えばサブ画素)内の半導体膜を示す図である。半導体膜20は、半導体材料(例えばシリコン)で形成してもよい。半導体膜20は、単結晶、多結晶又は非晶質のいずれの構造を有していてもよい。半導体膜20は、公知の低温(例えば600℃以下)プロセスで形成された、いわゆる低温ポリシリコン膜であってもよい。半導体膜20は、ベース膜22を有する。ベース膜22には、N形又はP形の不純物が拡散されていてもよい。半導体膜20は、不純物拡散膜24を有する。不純物拡散膜24は、ベース膜22よりも高濃度の不純物が注入されていてもよい。不純物拡散膜24は、ベース膜22の領域内に形成されている。不純物拡散膜24は、ベース膜22となる部分及び不純物拡散膜24となる部分を含む前駆膜に不純物を注入して形成してもよい。不純物拡散膜24の少なくとも一部は、MOS FETのソース又はドレインとなってもよいし、キャパシタなどの電子部品の電極となってもよい。
基板10には、複数層からなる配線層が形成されている。図4は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。配線パターン30は、絶縁層(例えば、SiO等の酸化膜)26(図2参照)を介して、半導体膜20上に形成されていてもよい。配線パターン30は、等間隔で平行に延びる3つ以上の配線31,32,33を有する。なお、「等間隔」とは、少なくとも設計上等間隔であることを意味し、製造上の誤差を考慮した等間隔、すなわち実質的に等間隔である場合を含む(以下の説明でも同様)。また、「平行に」とは、少なくとも設計上平行であることを意味し、製造上の誤差を考慮した平行、すなわち実質的に平行である場合を含む(以下の説明でも同様)。配線31,32は、それぞれ、その一部がMOS FETのゲート電極となる。本実施の形態によれば、3つ以上の配線31,32,33が等間隔で平行に延びるので、その上の電極50(図2参照)に凹凸が形成されたとしても均一な凹凸であるため、機能層の膜厚の均一性を高めることができる。
配線パターン30は、配線31に電気的に接続された複数の配線34を有し、それぞれの配線34の一部はMOS FETのゲート電極となる。配線34は、複数のゲート電極を有するMOS FET、すなわち、マルチゲートトランジスタのゲート電極であり、マルチゲートトランジスタのゲート電極のぞれぞれの複数のゲート電極が等間隔に形成されていてもよい。配線34は、配線31,32と平行に延びている。さらに、配線パターン30は、配線31,32,34と交差する(例えば直交する)方向に延びる配線35を有する。配線35の一部もMOS FETのゲート電極となる。配線31,32,34,35は、一対の不純物拡散膜24の間であってベース膜22の一部上を通るようになっている。例えば、配線31,32,34,35をマスクとして、前駆膜に不純物を注入して不純物拡散膜24を形成してもよい。
配線33は、電気的な接続から独立した配線(ダミー配線)である。配線パターン30は、配線33とは交差する(例えば直交する)方向に延びる配線36を有する。配線36も、電気的な接続から独立した配線(ダミー配線)である。本実施の形態によれば、電気的な接続から独立した配線33,36が形成されているので、その上の電極50(図2参照)の凹凸を小さくすることができ、機能層の膜厚の均一性を高めることができる。
配線パターン30は、不純物拡散膜24と対向する電極37を有する。不純物拡散膜24及び電極37と、両者間の絶縁層26によってキャパシタ88(図7参照)を構成してもよい。電極37は、配線35と電気的に接続されている。
図5は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。上述した配線パターン30の上に、絶縁層38(図2参照)を介して、配線パターン40が形成されていてもよい。配線パターン40は、その一部として配線41,42を有する。配線41,42は、配線パターン30の配線31,32と交差する(例えば直交する)方向に延びる。配線パターン(第1の配線パターン)30の配線31,32と、配線パターン(第2の配線パターン)40の配線41,42と、は格子を形成する方向に延びるように配置されていてもよい。配線31,32の少なくとも一部と、配線41,42の少なくとも一部によって格子が形成されてもよい。なお、「格子を形成する」とは、少なくとも設計上格子の形状を形成することを意味し、製造上の誤差を考慮した格子の形状、すなわち実質的に格子の形状を形成する場合を含む(以下の説明でも同様)。本実施の形態によれば、第1及び第2の配線パターン30,40の一部が格子を形成する方向に延びるように配置されるので、格子の内側において、その上の電極50(図2参照)に凹が形成されにくくなっており、機能層の膜厚の均一性を高めることができる。配線パターン40は、電極50(図6参照)の外側に配置される配線46を有する。
配線パターン40は、その一部として配線43,44,45を有する。配線パターン(第1の配線パターン)30の配線31,32,33,34と、配線パターン(第2の配線パターン)40の配線43,44,45と、は相互に平行に延びる。また、配線31,32,33,34と、配線43,44,45とは、オーバーラップしないように形成されてなる。本実施の形態によれば、第1及び第2の配線パターン30,40の平行に延びる部分がオーバーラップしないので、その上の電極50(図2参照)に凹凸が形成されたとしてもその高低差が小さくなっており、機能層の膜厚の均一性を高めることができる。
配線層からなる配線層(例えば配線パターン40)を覆うように、有機樹脂層52が形成されている。有機樹脂層52は、上面が平坦化されている。
電気光学装置1は、複数の電極を有する。図6は、それぞれの電極を説明する図である。電極(例えば第1の電極)50は、上述した配線層(例えば配線パターン30,40を含む。)とオーバーラップするように形成されている。電極50は、有機樹脂層52上に形成されている。電極50は、配線層のうち最上層の配線パターン40(例えばその配線45)と電気的に接続されていてもよい。その電気的接続は、有機樹脂層52を貫通して図られていてもよい。
例えば、電極50の第1の領域(電気光学素子を構成するための機能層(発光層62等)が形成される領域)を除いた第2の領域(例えばコンタクト領域)で、電極50と電極50に電力を供給する配線45とを電気的に接続する。こうすることで、機能層(発光層62等)が配置される第1の領域(例えば発光領域)の凹凸を低減し、機能層(発光層62等)の膜厚の均一性を高めることができる。第2の領域は、容量部上に形成しても良い。また、第2の領域はバンク68内に形成しても良く、そうすることによって第2の領域の腐食防止にもなるし、陰極(第2の電極70)との寄生容量も低減できる。また、第2の領域(コンタクト領域)分の開口率を上げることができる。この段落の内容は、他の実施の形態にも適用することができる。
電極50の下方で、配線31,32,33,34は、等間隔で平行に延びる。電極50の下方に、配線(ダミー配線)33,36が形成されている。電極50の下方で、配線31,32の少なくとも一部と、配線41,42の少なくとも一部によって格子が形成されている。電極50の下方で、配線31,32,33,34と、配線43,44,45とは、オーバーラップしないように形成されてなる。
基板10には、複数の動作素子60が設けられている。複数の動作素子60が設けられた領域が動作領域12である。1つの画素(例えばサブ画素)に1つの動作素子60が設けられている。図2に示すように、複数の動作素子60は、複数の発光色(例えば赤、緑、青)の複数の発光層62を有する。それぞれの動作素子60は、いずれか1つの発光色の発光層62を有する。発光層62を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層62は、電流が流れることで発光する。発光層62は、発光色に応じて、発光効率が異なっていてもよい。
動作素子60は、第1及び第2のバッファ層64,66の少なくとも一方を有していてもよい。第1のバッファ層64は、発光層62への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第1のバッファ層64は、正孔輸送層を有していてもよい。正孔輸送層は、発光層62と正孔注入層との間に設けられてもよい。第2のバッファ層66は、発光層62への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第2のバッファ層66は、電子輸送層を有していてもよい。電子輸送層は、発光層62と電子注入層との間に設けられてもよい。隣同士の動作素子60は、バンク68によって区画(電気的に絶縁)されている。
上述した電極(第1の電極)50は、いずれかの動作素子60に電気エネルギーを供給するためのものである。電極50は、動作素子60(例えば第1のバッファ層64(例えば正孔注入層))に接触していてもよい。
電気光学装置1は、複数又は1つの第2の電極70が設けられている。第2の電極70は、動作素子60に電気エネルギーを供給するためのものである。第2の電極70は、動作素子60(例えば第2のバッファ層66(例えば電子注入層))に接触していてもよい。第2の電極70は、電極50に対向する部分を有する。第2の電極70は、電極50の上方に配置されてもよい。
電気光学装置1は、動作素子60の封止部材72を有する。動作素子60の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材72によって動作素子60を保護することができる。
次に、電子光学装置1の製造方法を説明する。本実施の形態では、基板10上に複数層からなる配線層(例えば、配線パターン30,40)を形成する。そして、配線層(例えば、最上層の配線パターン40)を覆うとともに、上面が平坦化されるように有機樹脂層52を形成する。有機樹脂層52の形成プロセスは、有機樹脂前駆体の塗布(例えばスピンコート)を含んでもよい。これにより、有機樹脂前駆体をその上面が平坦になるように設けることができ、これを乾燥・キュア(硬化)させる際に、均一に温度を印加することができる。このことは、有機樹脂層52の上面の平坦化に寄与している。
本実施の形態では、配線層のいずれか1つの層に位置する配線パターン30を、複数の電極の各々の下方となる領域で、等間隔で平行に延びる3つ以上の配線31,32,33を有するように形成する。あるいは、配線層の第1の層に位置する第1の配線パターン30の一部(例えば配線31,32)と、配線層の第2の層に位置する第2の配線パターン40の一部(例えば配線41,42)とを、複数の電極の各々の下方となる領域で、格子を形成する方向に延びるように形成する。あるいは、配線層の第1及び第2の層にそれぞれ位置する第1及び第2の配線パターン30,40を、複数の電極の各々の下方となる領域で、相互に平行に延びる部分(配線31〜34,43〜45)を有するように形成し、平行に延びる部分を、オーバーラップしないように形成する。あるいは、配線層のいずれか1つの層に位置する配線パターン30を、複数の電極の各々の下方となる領域で、電気的な接続から独立した配線33を有するように形成する。これらのことにより、有機樹脂前駆体を、画素領域(動作領域、表示領域)に均一に行き渡らせることができるので、有機樹脂層52の上面を平坦化することができる。その平坦性は、従来の島状に配線が配された場合と比べて極めて優れたものになっている。
そして、配線層(例えば、配線パターン30,40)とオーバーラップするように、有機樹脂層52上に複数の電極50を形成する。有機樹脂層52が平坦化されているので、電極50を、その上面が平坦になるように形成することができる。
電子光学装置1の製造方法は、上述した配線基板の製造方法に加えて、複数の電極50の各々の第1の領域(電気光学素子を構成するための機能層(発光層62等)が形成される領域)に、電気光学素子を構成するための機能層(発光層62等)を形成することを含んでもよい。なお、複数の電極50の各々と当該電極50に電力を供給するいずれかの配線層(例えば配線パターン40)とを、当該電極50の第2の領域(例えばコンタクト領域)で接続する。電子光学装置1の製造方法についてのその他の詳細は、上述した構成から導くことができる内容を含んでもよい。
図7は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置1は、図7に示す回路に対応する素子を有する。素子は、動作素子60ごとに設けられる。回路構成(素子の接続状態)は、図7に示す通りであり説明を省略する。本実施の形態では、配線42に電源電圧Vddが供給される。配線46には、信号電圧Vdataが供給されるようになっている。信号電圧Vdataは、動作素子60に供給する電流に応じた信号である。配線(走査線)31,32には、相互に反対の選択信号が入力される。選択信号は、高電位のH信号又は低電位のL信号である。
プログラミング期間では、配線31にH信号が入力され、配線32にL信号が入力される。そして、スイッチング素子80がONになり、配線42,46間の電位差に応じて、スイッチング素子80,86を通って電流が流れる。その電流に応じたスイッチング素子86の制御電圧(スイッチング素子86がMOSトランジスタである場合はゲート電圧)が、キャパシタ88に蓄えられる。
動作期間(例えば発光期間)では、配線31にL信号が入力され、配線32にH信号が入力される。そして、スイッチング素子80,84はOFFになり、スイッチング素子82がONになる。その結果、プログラミング期間でキャパシタ88に蓄えられた電荷に応じた制御電圧(スイッチング素子86がMOSトランジスタである場合はゲート電圧)によってスイッチング素子86が制御(例えばON)され、制御電圧に応じた電流が、配線42からスイッチング素子86,82を通って、動作素子60を流れるようになっている。
(第2の実施の形態)
図8〜11は、本発明の第2の実施の形態に係る電気光学装置を説明する図である。本実施の形態では、半導体膜及び配線層において、第1の実施の形態と異なる。以下に述べる内容以外の点については、第1の実施の形態で説明した内容を本実施の形態に適用してもよい。
本実施の形態では、第1の実施の形態で説明した基板10に、半導体膜120が形成されている。図8は、それぞれの画素(例えばサブ画素)内の半導体膜を示す図である。半導体膜120は、半導体材料(例えばシリコン)で形成してもよい。半導体膜120は、単結晶、多結晶又は非晶質のいずれの構造を有していてもよい。半導体膜120は、公知の低温(例えば600℃以下)プロセスで形成された、いわゆる低温ポリシリコン膜であってもよい。半導体膜120は、ベース膜122を有する。ベース膜122には、N形又はP形の不純物が拡散されていてもよい。半導体膜120は、不純物拡散膜124を有する。不純物拡散膜124は、ベース膜122よりも高濃度の不純物が注入されていてもよい。不純物拡散膜124は、ベース膜122の領域内に形成されている。不純物拡散膜124は、ベース膜122となる部分及び不純物拡散膜124となる部分を含む前駆膜に不純物を注入して形成してもよい。不純物拡散膜124の少なくとも一部は、MOS FETのソース又はドレインとなってもよいし、キャパシタなどの電子部品の電極となってもよい。
基板10には、複数層からなる配線層が形成されている。図9は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。配線パターン130は、絶縁層(例えば、SiO等の酸化膜)を介して、半導体膜120上に形成されていてもよい。配線パターン130は、等間隔で平行に延びる3つ以上の配線131,132,133を有する。配線132,133は、それぞれ、その一部がMOS FETのゲート電極と
なる。本実施の形態によれば、3つ以上の配線131,132,133が等間隔で平行に延びるので、その上の電極150(図11参照)に凹凸が形成されたとしても均一な凹凸であるため、機能層の膜厚の均一性を高めることができる。
配線131は、電気的な接続から独立した配線(ダミー配線)である。配線パターン130は、配線131とは交差する(例えば直交する)方向に延びる配線136を有する。配線136も、電気的な接続から独立した配線(ダミー配線)である。本実施の形態によれば、電気的な接続から独立した配線131,136が形成されているので、その上の電極150(図11参照)の凹凸を小さくすることができ、機能層の膜厚の均一性を高めることができる。
配線パターン130は、不純物拡散膜124と対向する電極137を有する。不純物拡散膜124及び電極137と、両者間の絶縁層によってキャパシタ188(図12参照)を構成してもよい。
図10は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。上述した配線パターン130の上に、絶縁層を介して、配線パターン140が形成されていてもよい。
配線パターン140は、その一部として配線143,144,145,146,148を有する。配線パターン(第1の配線パターン)130の配線136と、配線パターン(第2の配線パターン)140の配線143,144,145,146,148と、は相互に平行に延びる。また、配線136と、配線143,144,145,146,148とは、オーバーラップしないように形成されてなる。本実施の形態によれば、第1及び第2の配線パターン130,140の平行に延びる部分がオーバーラップしないので、その上の電極150(図11参照)に凹凸が形成されたとしてもその高低差が小さくなっており、機能層の膜厚の均一性を高めることができる。配線パターン140は、電極150(図11参照)の外側に配置される配線149を有する。
電気光学装置は、複数の電極を有する。図11は、それぞれの電極を説明する図である。電極150は、上述した配線層(例えば配線パターン130,140を含む。)とオーバーラップするように形成されている。電極150は、配線層のうち最上層の配線パターン140(例えばその配線146)と電気的に接続されていてもよい。電極150の下方で、配線131,132,133は、等間隔で平行に延びる。電極150の下方に、配線(ダミー配線)136が形成されている。電極150の下方で、配線136と、配線143,144,145,146,148とは、オーバーラップしないように形成されてなる。
本実施の形態に係る電気光学装置の製造方法には、第1の実施の形態で説明した内容を適用することができる。
図12は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置は、図12に示す回路に対応する素子を有する。素子は、動作素子60ごとに設けられる。回路構成(素子の接続状態)は、図12に示す通りであり説明を省略する。本実施の形態では、配線148に電源電圧Vddが供給される。配線149には、信号電圧Vdataが供給されるようになっている。信号電圧Vdataは、動作素子60に供給する電流に応じた信号である。動作素子60の一方の電極はGND電位に電気的に接続されている。配線(走査線)132には、選択信号が入力される。選択信号は、高電位のH信号又は低電位のL信号である。
プログラミング期間では、配線132にH信号が入力され、スイッチング素子180がONになり、電源電圧Vddと信号電圧Vdataの電位差に応じて、キャパシタ188に電荷が蓄積される。このとき、電源電圧VddがGND電位よりも高ければ、配線148からスイッチング素子182及び動作素子60を通って電流が流れる。
動作期間(例えば発光期間)では、配線132にL信号が入力され、スイッチング素子180はOFFになる。そして、プログラミング期間でキャパシタ188に蓄えられた電荷に応じた制御電圧(スイッチング素子182がMOSトランジスタである場合はゲート電圧)によってスイッチング素子182が制御(例えばON)され、制御電圧に応じた電流が、配線148からスイッチング素子182を通って、動作素子60を流れるようになっている。
図13は、本実施の形態の変形例に係る電気光学装置の動作を説明する回路図である。この変形例では、動作素子60の一方の電極が配線190に電気的に接続され、配線190には、基準電圧Vssが供給される。基準電圧Vssは、電源電圧Vddと同じ電圧又は電源電圧Vddよりも低い電圧(例えばGND電位)のいずれかに切り換えられる。これ以外の回路構成は、図12に示す回路と同じである。
プログラミング期間では、配線132にH信号が入力され、基準電圧Vssは、電源電圧Vddと同じ電圧になる。そして、スイッチング素子180がONになり、電源電圧Vddと信号電圧Vdataの電位差に応じて、キャパシタ188に電荷が蓄積される。なお、基準電圧Vssが電源電圧Vddと同じ電圧であるから、動作素子60には電流が流れない。
動作期間(例えば発光期間)では、配線132にL信号が入力され、スイッチング素子180はOFFになる。基準電圧Vssは、電源電圧Vddよりも低い電圧(例えばGND電位)になる。そして、プログラミング期間でキャパシタ188に蓄えられた電荷に応じた制御電圧(スイッチング素子182がMOSトランジスタである場合はゲート電圧)によってスイッチング素子188が制御(例えばON)され、制御電圧に応じた電流(基準電圧Vssと電源電圧Vddの電位差に応じた電流)が、配線148からスイッチング素子182を通って、動作素子60を流れるようになっている。
本発明の実施の形態に係る電気光学装置を有する電子機器として、図14にはノート型パーソナルコンピュータ1000が示され、図15には携帯電話2000が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図である。 図2は、図1のII−II線断面図である。 図3は、それぞれの画素内の半導体膜を示す図である。 図4は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。 図5は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。 図6は、配線層上の電極を説明する図である。 図7は、本発明の第1の実施の形態に係る電気光学装置の動作を説明する回路図である。 図8は、本発明の第2の実施の形態に係る電気光学装置のそれぞれの画素内の半導体膜を示す図である。 図9は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。 図10は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。 図11は、配線層上の電極を説明する図である。 図12は、本発明の第2の実施の形態に係る電気光学装置の回路図である。 図13は、本発明の第2の実施の形態の変形例に係る電気光学装置の回路図である。 図14は、本発明の実施の形態に係る電子機器を示す図である。 図15は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
1 電気光学装置、 2 配線基板、 3 集積回路チップ、 10 基板、
12 動作領域、 14 駆動回路、 16 補助回路、 20 半導体膜、
22 ベース膜、 24 不純物拡散膜、 26 絶縁層、 30 配線パターン、
31 配線、 32 配線、 33 配線、 34 配線、 35 配線、
36 配線、 37 電極、 40 配線パターン、 42 配線、 46 配線、
50 電極、 60 動作素子、 62 発光層、 64 第1のバッファ層、
66 第2のバッファ層、 68 バンク、 70 第2の電極、 72 封止部材、
80 スイッチング素子、 82 スイッチング素子、
86 スイッチング素子、 88 キャパシタ、 110 基板、 120 半導体膜、122 ベース膜、 124 不純物拡散膜、 130 配線パターン、131 配線、132 配線、 136 配線、 137 電極、
140 配線パターン、 148 配線、 149 配線、 150 電極、
180 スイッチング素子、 182 スイッチング素子、 188 キャパシタ、
190 配線

Claims (6)

  1. 基板上に複数の画素を有する電気光学装置であって、
    前記画素は、第1電極、第2電極、前記第1電極と前記第2電極との間に設けられた発光層、及び前記発光層に電流を供給するための回路を備え、
    前記回路は、複数のスイッチング素子及び容量を備え、
    前記第1電極は、前記回路を構成する複数の配線パターンと重なるように配置され、
    前記複数の配線パターンは、第1の層に設けられた第1の配線パターンと、前記第1の層とは異なる第2の層に設けられた第2の配線パターンと、を含み、
    前記第1の配線パターンと前記第2の配線パターンは、互いに平行に延びる部分を有し、
    前記第1の配線パターンの前記平行に延びる部分と、前記第2の配線パターンの前記平行に延びる部分とは、互いに重ならないように設けられ、
    前記第1電極と前記第2の配線パターンとはコンタクト領域において接続され、
    前記コンタクト領域は前記容量と重なるように設けられ
    前記配線パターンは、前記第1電極の下方で、電気的な接続から独立した配線を有する電気光学装置。
  2. 請求項1に記載の電気光学装置において、
    前記配線パターンは、前記第1電極の下方で、等間隔で平行に延びる3つ以上の配線を有する電気光学装置。
  3. 請求項1又は2に記載の電気光学装置において、
    前記第1の層に位置する前記第1の配線パターンの一部と、前記第2の層に位置する前記第2の配線パターンの一部とは、前記第1電極の下方で、格子を形成するように延在されてなる電気光学装置。
  4. 請求項1乃至のいずれかに記載の電気光学装置において、
    前記配線パターンを覆うように形成され、上面が平坦化された有機樹脂層をさらに有し、
    前記第1電極は、前記有機樹脂層上に形成され、前記有機樹脂層を貫通して前記配線パターンの少なくとも1つに電気的に接続されてなる電気光学装置。
  5. 請求項1乃至のいずれかに記載の電気光学装置において、
    前記配線パターンは、走査信号を前記画素に供給するための走査線、データ信号を前記画素に供給するためのデータ線、及び、電源を前記画素に供給するための電源線のうち、いずれか一の配線を含む電気光学装置。
  6. 請求項1乃至のいずれかに記載の電気光学装置を有する電子機器。
JP2008283996A 2003-02-04 2008-11-05 電気光学装置及び電子機器 Expired - Lifetime JP5240454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283996A JP5240454B2 (ja) 2003-02-04 2008-11-05 電気光学装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003027088 2003-02-04
JP2003027088 2003-02-04
JP2008283996A JP5240454B2 (ja) 2003-02-04 2008-11-05 電気光学装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005247934A Division JP2006073520A (ja) 2003-02-04 2005-08-29 電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
JP2009037265A JP2009037265A (ja) 2009-02-19
JP5240454B2 true JP5240454B2 (ja) 2013-07-17

Family

ID=40100980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283996A Expired - Lifetime JP5240454B2 (ja) 2003-02-04 2008-11-05 電気光学装置及び電子機器

Country Status (2)

Country Link
JP (1) JP5240454B2 (ja)
CN (1) CN101312605B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
JP4666722B2 (ja) * 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 El表示装置及び電子装置
JP2002083812A (ja) * 1999-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置

Also Published As

Publication number Publication date
CN101312605A (zh) 2008-11-26
CN101312605B (zh) 2010-09-29
JP2009037265A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
US11404516B2 (en) Method for manufacturing a display device
KR100537653B1 (ko) 발광 장치 및 전자 기기
US9691793B2 (en) Array substrate and display panel
US10910464B2 (en) Electronic device including an IC
JP3791616B2 (ja) 配線基板、電気光学装置及びその製造方法並びに電子機器
JP2004200034A (ja) 電気光学装置及びその製造方法並びに電子機器
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP5240454B2 (ja) 電気光学装置及び電子機器
KR100609324B1 (ko) 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
WO2022266932A1 (zh) 显示基板和显示装置
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3945525B2 (ja) 電気光学装置
JP4475379B2 (ja) 電気光学装置及び電子機器
JP6758884B2 (ja) 表示装置
JP2021007152A (ja) 半導体装置
JP4586997B2 (ja) 電気光学装置
CN115548078A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5240454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term