KR100609324B1 - 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기 - Google Patents

배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기 Download PDF

Info

Publication number
KR100609324B1
KR100609324B1 KR1020040005234A KR20040005234A KR100609324B1 KR 100609324 B1 KR100609324 B1 KR 100609324B1 KR 1020040005234 A KR1020040005234 A KR 1020040005234A KR 20040005234 A KR20040005234 A KR 20040005234A KR 100609324 B1 KR100609324 B1 KR 100609324B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
electrodes
layers
substrate
Prior art date
Application number
KR1020040005234A
Other languages
English (en)
Other versions
KR20040071596A (ko
Inventor
아오키고지
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33133656&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100609324(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040071596A publication Critical patent/KR20040071596A/ko
Application granted granted Critical
Publication of KR100609324B1 publication Critical patent/KR100609324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 목적은 동작 소자의 기능층(예를 들어, 발광층)의 막 두께의 균일성을 높이는 것에 있다.
배선 기판은 기판과, 기판에 형성된 복수 층으로 이루어지는 배선층과, 배선층과 중첩되도록 형성된 복수의 전극을 갖는다. 배선층 중 어느 1개의 층에 위치하는 배선 패턴(30)은, 각각의 전극의 아래에서, 등간격으로 평행하게 연장되는 3개 이상의 배선(31, 32, 33)을 갖는다.
배선 기판, 전기 광학 장치, 동작 소자, 발광층, 버퍼층, 뱅크

Description

배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자 기기{WIRING BOARD AND ELECTRO-OPTICAL DEVICE, METHOD OF MANUFACTURE THEREOF, AND ELECTRONIC INSTRUMENT}
도 1은 본 발명의 제 1 실시예에 따른 전기 광학 장치를 설명하는 도면.
도 2는 도 1의 II-II선 단면도.
도 3은 각각의 화소 내의 반도체막을 나타내는 도면.
도 4는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면.
도 5는 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면.
도 6은 배선층 위의 전극을 설명하는 도면.
도 7은 본 발명의 제 1 실시예에 따른 전기 광학 장치의 동작을 설명하는 회로도.
도 8은 본 발명의 제 2 실시예에 따른 전기 광학 장치의 각각의 화소 내의 반도체막을 나타내는 도면.
도 9는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면.
도 10은 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면.
도 11은 배선층 위의 전극을 설명하는 도면.
도 12는 본 발명의 제 2 실시예에 따른 전기 광학 장치의 회로도.
도 13은 본 발명의 제 2 실시예의 변형예에 따른 전기 광학 장치의 회로도.
도 14는 본 발명의 실시예에 따른 전자 기기를 나타내는 도면.
도 15는 본 발명의 실시예에 따른 전자 기기를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 전기 광학 장치
2 : 배선 기판
3 : 집적 회로 칩
10 : 기판
12 : 동작 영역
14 : 구동 회로
16 : 보조 회로
20 : 반도체막
22 : 베이스막
24 : 불순물 확산막
26 : 절연층
30 : 배선 패턴
31, 32, 33, 34, 35, 36 : 배선
37 : 전극
40 : 배선 패턴
42, 46 : 배선
50 : 전극
60 : 동작 소자
62 : 발광층
64 : 제 1 버퍼층
66 : 제 2 버퍼층
68 : 뱅크
70 : 제 2 전극
72 : 밀봉 부재
80, 82, 86 : 스위칭 소자
88 : 커패시터
110 : 기판
120 : 반도체막
122 : 베이스막
124 : 불순물 확산막
130 : 배선 패턴
131, 132, 136 : 배선
137 : 전극
140 : 배선 패턴
148, 149 : 배선
150 : 전극
180, 182 : 스위칭 소자
188 : 커패시터
190 : 배선
본 발명은 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자 기기에 관한 것이다.
일렉트로루미네선스 패널에서는, 복수의 일렉트로루미네선스 소자가 2차원적으로 나열되어 있다. 각 일렉트로루미네선스 소자는 전극과 그 위에 형성된 발광층을 갖는다(예를 들어, 일본국 특개평11-24606호 공보를 참조). 발광 영역을 확장하기 위해, 배선 위에 화소 전극을 형성하는 것이 바람직하지만, 화소 전극 아래에 배선을 형성함으로써, 상기 전극에 요철(凹凸)이 형성되기 때문에, 발광층의 막 두께를 균일하게 하는 것이 어려웠다. 이것은 일렉트로루미네선스 소자에 한정되지 않으며, 배선 위에 전극을 형성하고, 전극 위에 기능층(예를 들어, 발광층)을 형성한 구조를 갖는 전기 광학 장치에 해당되는 것이다.
본 발명의 목적은 동작 소자의 기능층(예를 들어, 발광층)의 막 두께의 균일성을 높이는 것에 있다.
(1) 본 발명에 따른 배선 기판은, 기판과, 상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과, 상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고, 상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 등간격(等間隔)으로 평행하게 연장되는 3개 이상의 배선을 갖는다. 본 발명에 의하면, 3개 이상의 배선이 등간격으로 평행하게 연장되기 때문에, 전극에 요철이 형성되었다고 하여도 균일한 요철이다. 또한, 본 발명에서의 「등간격」은 적어도 설계상 등간격인 것을 의미하고, 제조상의 오차를 고려한 등간격, 즉, 실질적으로 등간격인 경우를 포함한다. 또한, 본 발명에서의 「평행하게」는 적어도 설계상 평행인 것을 의미하고, 제조상의 오차를 고려한 평행, 즉, 실질적으로 평행인 경우를 포함한다.
(2) 본 발명에 따른 배선 기판은, 기판과, 상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과, 상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고, 상기 배선층의 제 1 층에 위치하는 제 1 배선 패턴의 일부와 상기 배선층의 제 2 층에 위치하는 제 2 배선 패턴의 일부는, 상기 복수의 전극 각각의 아래쪽에서, 격자를 형성하는 방향으로 연장되도록 배치되어 이루어진다. 본 발명에 의하면, 제 1 및 제 2 배선 패턴의 일부가 격자를 형성하는 방향으로 연장되도록 배치되기 때 문에, 격자의 내측에서 전극에 오목부가 형성되기 어려워진다. 또한, 본 발명에서의 「격자를 형성하는」은 적어도 설계상 격자의 형상을 형성하는 것을 의미하고, 제조상의 오차를 고려한 격자의 형상, 즉, 실질적으로 격자의 형상을 형성하는 경우를 포함한다.
(3) 본 발명에 따른 배선 기판은, 기판과, 상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과, 상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고, 상기 배선층의 제 1 및 제 2 층에 각각 위치하는 제 1 및 제 2 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 서로 평행하게 연장되는 부분을 가지며, 상기 평행하게 연장되는 부분은 중첩되지 않도록 형성되어 이루어진다. 본 발명에 의하면, 제 1 및 제 2 배선 패턴의 평행하게 연장되는 부분이 중첩되지 않기 때문에, 전극에 요철이 형성되었다고 하여도 그 고저(高低) 차가 작아진다. 또한, 본 발명에서의 「평행하게」는 적어도 설계상 평행인 것을 의미하고, 제조상의 오차를 고려한 평행, 즉, 실질적으로 평행인 경우를 포함한다.
(4) 본 발명에 따른 배선 기판은, 기판과, 상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과, 상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고, 상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 전기적인 접속으로부터 독립된 배선을 갖는다. 본 발명에 의하면, 전기적인 접속으로부터 독립된 배선이 형성되어 있기 때문에, 전극의 요철을 작게 할 수 있다.
(5) 이 배선 기판에 있어서, 상기 배선층을 덮도록 형성되고, 상면이 평탄화 된 유기 수지층을 더 가지며, 상기 복수의 전극은 상기 유기 수지층 위에 형성되고, 상기 유기 수지층을 관통하여 상기 배선층의 적어도 1개에 전기적으로 접속되어 있을 수도 있다.
(6) 본 발명에 따른 전기 광학 장치는, 상기 배선 기판과, 상기 복수의 전극 각각의 제 1 영역에 형성된, 전기 광학 소자를 구성하기 위한 기능층을 갖고, 상기 복수의 전극 각각과 상기 전극에 전력을 공급하는 어느 1개의 상기 배선층은 상기 전극의 제 2 영역에서 접속되어 있다. 본 발명에 의하면, 기능층이 배치되어 있는 제 1 영역을 제외한 제 2 영역에서 전극과 상기 전극에 전력을 공급하기 위한 배선이 접속되어 있기 때문에, 기능층이 배치되는 제 1 영역의 요철을 저감시켜, 기능층의 막 두께의 균일성을 높일 수 있다.
(7) 본 발명에 따른 전자 기기는, 상기 전기 광학 장치를 갖는다.
(8) 본 발명에 따른 배선 기판의 제조 방법은, 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것, 상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및 상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고, 상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 등간격으로 평행하게 연장되는 3개 이상의 배선을 갖도록 형성한다. 본 발명에 의하면, 3개 이상의 배선이 등간격으로 평행하게 연장되기 때문에, 상면이 평탄화된 유기 수지층을 형성하기 쉽다. 또한, 본 발명에서의 「등간격」은 적어도 설계상 등간격인 것을 의미하고, 제조상의 오차를 고려한 등간격, 즉, 실질적으로 등간격인 경우를 포함한다. 또한, 본 발명에서의 「평행하게」는 적어도 설계상 평행인 것을 의미하고, 제조상의 오차를 고려한 평행, 즉, 실질적으로 평행인 경우를 포함한다.
(9) 본 발명에 따른 배선 기판의 제조 방법은, 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것, 상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및 상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고, 상기 배선층의 제 1 층에 위치하는 제 1 배선 패턴의 일부와 상기 배선층의 제 2 층에 위치하는 제 2 배선 패턴의 일부를, 상기 복수의 전극 각각의 아래쪽에서, 격자를 형성하는 방향으로 연장되도록 형성한다. 본 발명에 의하면, 제 1 및 제 2 배선 패턴의 일부가 격자를 형성하는 방향으로 연장되도록 배치되기 때문에, 상면이 평탄화된 유기 수지층을 형성하기 쉽다. 또한, 본 발명에서의 「격자를 형성하는」은 적어도 설계상 격자의 형상을 형성하는 것을 의미하고, 제조상의 오차를 고려한 격자의 형상, 즉, 실질적으로 격자의 형상을 형성하는 경우를 포함한다.
(10) 본 발명에 따른 배선 기판의 제조 방법은, 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것, 상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및 상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고, 상기 배선층의 제 1 및 제 2 층에 각각 위치하는 제 1 및 제 2 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 서로 평행하게 연장되는 부분을 갖도록 형성하며, 상기 평행하게 연장되는 부분을 중첩되지 않도록 형성한다. 본 발명에 의하면, 제 1 및 제 2 배선 패턴의 평행하게 연장되는 부분이 중첩되지 않기 때문에, 상면이 평탄화된 유기 수지층을 형성하기 쉽다. 또한, 본 발명에서의 「평행하게 」는 적어도 설계상 평행인 것을 의미하고, 제조상의 오차를 고려한 평행, 즉, 실질적으로 평행인 경우를 포함한다.
(11) 본 발명에 따른 배선 기판의 제조 방법은, 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것, 상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및 상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고, 상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 전기적인 접속으로부터 독립된 배선을 갖도록 형성한다. 본 발명에 의하면, 전기적인 접속으로부터 독립된 배선이 형성되어 있기 때문에, 상면이 평탄화된 유기 수지층을 형성하기 쉽다.
(12) 이 배선 기판의 제조 방법에 있어서, 상기 유기 수지층의 형성 프로세스는 유기 수지 전구체(前驅體)의 도포를 포함할 수도 있다.
(13) 이 배선 기판의 제조 방법에 있어서, 상기 유기 수지 전구체의 도포를 스핀 코팅에 의해 행할 수도 있다.
(14) 본 발명에 따른 전기 광학 장치의 제조 방법은, 상기 방법에 의해 배선 기판을 제조하는 것, 및 상기 복수의 전극 각각의 제 1 영역에 전기 광학 소자를 구성하기 위한 기능층을 형성하는 것을 포함하고, 상기 복수의 전극 각각과 상기 전극에 전력을 공급하는 어느 1개의 상기 배선층을 상기 전극의 제 2 영역에서 접속한다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 따른 전기 광학 장치를 설명하는 도면이다. 도 2는 도 1의 II-II선 단면도이다. 전기 광학 장치(1)는 표시 장치(예를 들어, 표시 패널) 등의 전기 광학 장치나 기억 장치일 수도 있다. 도 1에 나타낸 전기 광학 장치(1)는 유기 EL(Electroluminescence) 장치(예를 들어, 유기 EL 패널)이다. 전기 광학 장치(1)에는 배선 기판(예를 들어, 플렉시블(flexible) 기판)(2)이 부착되어, 전기적으로 접속되어 있다. 그 부착 및 전기적인 접속에는, 이방성(異方性) 도전 필름이나 이방성 도전 페이스트 등의 이방성 도전 재료를 사용할 수도 있다. 전기적인 접속은 접촉하는 것도 포함한다. 이것은 이하의 설명에서도 동일하다. 배선 기판(2)에는 도시하지 않은 배선 패턴 및 단자가 형성되어 있다. 배선 기판(2)에는 집적 회로 칩(또는 반도체 칩)(3)이 실장(實裝)되어 있다. 집적 회로 칩(3)은 전원 회로나 제어 회로 등을 갖고 있을 수도 있다. 그 실장에는 TAB(Tape Automated Bonding) 또는 C0F(Chip 0n Film)를 적용할 수도 있고, 그 패키지 형태는 TCP(Tape Carrier Package)일 수도 있다. 집적 회로 칩(3)이 실장된 배선 기판(2)을 갖는 전기 광학 장치(1)를 전자 모듈(예를 들어, 액정 모듈이나 EL 모듈 등의 표시 모듈)이라고 할 수 있다.
전기 광학 장치(1)는 기판(10)을 갖는다. 기판(10)은 리지드(rigid) 기판(예를 들어, 유리 기판, 실리콘 기판)일 수도 있고, 플렉시블 기판(예를 들어, 필름 기판)일 수도 있다. 기판(10)은 광투과성을 갖고 있을 수도 있고, 차광성을 갖고 있을 수도 있다. 예를 들면, 보텀 이미션(bottom-emission)(또는 백 이미션(back- emission))형의 표시 장치(예를 들어, 유기 EL 패널)에서는, 광투과성의 기판(10)을 사용하여, 기판(10) 측으로부터 광을 취출(取出)할 수도 있다. 탑 이미션(top-emission)형의 유기 EL 패널에서는, 차광성의 기판(10)을 사용할 수도 있다. 또한, 기판(10)은 플레이트 형상의 것에 한정되지 않고, 그 이외의 형상일지라도, 다른 부재를 지지할 수 있는 것을 포함한다.
기판(10)은 동작 영역(예를 들어, 표시 영역)(12)을 포함한다. 동작 영역(12)에는 복수(예를 들어, m행 n열(예를 들어, 매트릭스 형상))의 화소가 형성되어 있을 수도 있다. 컬러 표시 장치에서는, 1개의 컬러 표시용 화소가 복수의 서브화소(R, G, B)로 구성되어 있을 수도 있다.
기판(10)에는 1개 또는 복수의 구동 회로(예를 들어, 주사선 구동 회로)(14)가 설치될 수도 있다. 구동 회로(14)는 동작 영역(12)에서의 동작(예를 들어, 표시 동작)을 구동한다. 한 쌍의 구동 회로(14)가 동작 영역(12)의 양쪽 이웃에 배치되어 있을 수도 있다. 기판(10)에는 보조 회로(16)가 설치될 수도 있다. 보조 회로(16)는 동작 영역(12)에서의 동작(예를 들어, 표시 동작)이 정상적으로 실행되는지의 여부를 검사하기 위한 검사 회로일 수도 있고, 동작 영역(12)에서의 동작 속도(표시 속도)를 빠르게 하기 위한 프리차지 회로일 수도 있다. 구동 회로(14) 및 보조 회로(16)의 적어도 한쪽은 기판(10) 위에 폴리실리콘막 등을 사용하여 형성된 것일 수도 있고, 기판(10) 위에 실장된 집적 회로 칩일 수도 있다. 또한, 기판(10)의 외부에 있는 집적 회로 칩(3)이 동작 영역(12)에서의 동작 구동을 제어하도록 되어 있을 수도 있다.
기판(10)에는 반도체막(20)이 형성되어 있을 수도 있다. 도 3은 각각의 화소(예를 들어, 서브화소) 내의 반도체막을 나타내는 도면이다. 반도체막(20)은 반도체 재료(예를 들어, 실리콘)로 형성할 수도 있다. 반도체막(20)은 단결정, 다결정 또는 비정질 중 어느 쪽의 구조를 갖고 있어도 좋다. 반도체막(20)은 공지의 저온(예를 들어, 600℃ 이하) 프로세스에서 형성된, 이른바 저온 폴리실리콘막일 수도 있다. 반도체막(20)은 베이스막(22)을 갖는다. 베이스막(22)에는 N형 또는 P형의 불순물이 확산되어 있을 수도 있다. 반도체막(20)은 불순물 확산막(24)을 갖는다. 불순물 확산막(24)은 베이스막(22)보다도 고농도의 불순물이 주입되어 있을 수도 있다. 불순물 확산막(24)은 베이스막(22)의 영역 내에 형성되어 있다. 불순물 확산막(24)은 베이스막(22)으로 되는 부분 및 불순물 확산막(24)으로 되는 부분을 포함하는 전구막(前驅膜)에 불순물을 주입하여 형성할 수도 있다. 불순물 확산막(24)의 적어도 일부는 MOSFET의 소스 또는 드레인으로 될 수도 있고, 커패시터 등의 전자 부품의 전극으로 될 수도 있다.
기판(10)에는 복수 층으로 이루어지는 배선층이 형성되어 있다. 도 4는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면이다. 배선 패턴(30)은 절연층(예를 들어, SiO2 등의 산화막)(26)(도 2 참조)을 통하여 반도체막(20) 위에 형성되어 있을 수도 있다. 배선 패턴(30)은 등간격으로 평행하게 연장되는 3개 이상의 배선(31, 32, 33)을 갖는다. 또한, 「등간격」은 적어도 설계상 등간격인 것을 의미하고, 제조상의 오차를 고려한 등간격, 즉, 실질적 으로 등간격인 경우를 포함한다(이하의 설명에서도 동일). 또한, 「평행하게」는 적어도 설계상 평행인 것을 의미하고, 제조상의 오차를 고려한 평행, 즉, 실질적으로 평행인 경우를 포함한다(이하의 설명에서도 동일). 배선(31, 32)은 각각 그 일부가 MOSFET의 게이트 전극으로 된다. 본 실시예에 의하면, 3개 이상의 배선(31, 32, 33)이 등간격으로 평행하게 연장되기 때문에, 그 위의 전극(50)(도 2 참조)에 요철이 형성되었다고 하여도 균일한 요철이기 때문에, 기능층의 막 두께의 균일성을 높일 수 있다.
배선 패턴(30)은 배선(31)에 전기적으로 접속된 복수의 배선(34)을 갖고, 각각의 배선(34)의 일부는 MOSFET의 게이트 전극으로 된다. 배선(34)은 복수의 게이트 전극을 갖는 MOSFET, 즉, 멀티 게이트 트랜지스터의 게이트 전극이고, 멀티 게이트 트랜지스터의 게이트 전극 각각의 복수의 게이트 전극이 등간격으로 형성되어 있을 수도 있다. 배선(34)은 배선(31, 32)과 평행하게 연장되어 있다. 또한, 배선 패턴(30)은 배선(31, 32, 34)과 교차하는(예를 들어, 직교하는) 방향으로 연장되는 배선(35)을 갖는다. 배선(35)의 일부도 MOSFET의 게이트 전극으로 된다. 배선(31, 32, 34, 35)은 한 쌍의 불순물 확산막(24)의 사이로서 베이스막(22)의 일부 위를 지나가게 되어 있다. 예를 들면, 배선(31, 32, 34, 35)을 마스크로 하여, 전구막에 불순물을 주입하여 불순물 확산막(24)을 형성할 수도 있다.
배선(33)은 전기적인 접속으로부터 독립된 배선(더미(dummy) 배선)이다. 배선 패턴(30)은 배선(33)과는 교차하는(예를 들어, 직교하는) 방향으로 연장되는 배선(36)을 갖는다. 배선(36)도 전기적인 접속으로부터 독립된 배선(더미 배선)이 다. 본 실시예에 의하면, 전기적인 접속으로부터 독립된 배선(33, 36)이 형성되어 있기 때문에, 그 위의 전극(50)(도 2 참조)의 요철을 작게 할 수 있어, 기능층의 막 두께의 균일성을 높일 수 있다.
배선 패턴(30)은 불순물 확산막(24)과 대향하는 전극(37)을 갖는다. 불순물 확산막(24) 및 전극(37)과, 양자 사이의 절연층(26)에 의해 커패시터(88)(도 7 참조)를 구성할 수도 있다. 전극(37)은 배선(35)과 전기적으로 접속되어 있다.
도 5는 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면이다. 상술한 배선 패턴(30) 위에 절연층(38)(도 2 참조)을 통하여 배선 패턴(40)이 형성되어 있을 수도 있다. 배선 패턴(40)은 그 일부로서 배선(41, 42)을 갖는다. 배선(41, 42)은 배선 패턴(30)의 배선(31, 32)과 교차하는(예를 들어, 직교하는) 방향으로 연장된다. 배선 패턴(제 1 배선 패턴)(30)의 배선(31, 32)과 배선 패턴(제 2 배선 패턴)(40)의 배선(41, 42)은 격자를 형성하는 방향으로 연장되도록 배치되어 있을 수도 있다. 배선(31, 32)의 적어도 일부와 배선(41, 42)의 적어도 일부에 의해 격자가 형성될 수도 있다. 또한, 「격자를 형성하는」은 적어도 설계상 격자의 형상을 형성하는 것을 의미하고, 제조상의 오차를 고려한 격자의 형상, 즉, 실질적으로 격자의 형상을 형성하는 경우를 포함한다(이하의 설명에서도 동일). 본 실시예에 의하면, 제 1 및 제 2 배선 패턴(30, 40)의 일부가 격자를 형성하는 방향으로 연장되도록 배치되기 때문에, 격자의 내측에서 그 위의 전극(50)(도 2 참조)에 오목부가 형성되기 어려워져, 기능층의 막 두께의 균일성을 높일 수 있다. 배선 패턴(40)은 전극(50)(도 6 참조)의 외측에 배치되는 배선(46)을 갖는다.
배선 패턴(40)은 그 일부로서 배선(43, 44, 45)을 갖는다. 배선 패턴(제 1 배선 패턴)(30)의 배선(31, 32, 33, 34)과 배선 패턴(제 2 배선 패턴)(40)의 배선(43, 44, 45)은 서로 평행하게 연장된다. 또한, 배선(31, 32, 33, 34)과 배선(43, 44, 45)은 중첩되지 않도록 형성되어 이루어진다. 본 실시예에 의하면, 제 1 및 제 2 배선 패턴(30, 40)의 평행하게 연장되는 부분이 중첩되지 않기 때문에, 그 위의 전극(50)(도 2 참조)에 요철이 형성되었다고 하여도 그 고저 차가 작아져, 기능층의 막 두께의 균일성을 높일 수 있다.
복수 층으로 이루어지는 배선층(예를 들어, 배선 패턴(40))을 덮도록 유기 수지층(52)이 형성되어 있다. 유기 수지층(52)은 상면이 평탄화되어 있다.
전기 광학 장치(1)는 복수의 전극을 갖는다. 도 6은 각각의 전극을 설명하는 도면이다. 전극(예를 들어, 제 1 전극)(50)은 상술한 배선층(예를 들어, 배선 패턴(30, 40)을 포함함)과 중첩되도록 형성되어 있다. 전극(50)은 유기 수지층(52) 위에 형성되어 있다. 전극(50)은 배선층 중 최상층의 배선 패턴(40)(예를 들어, 그 배선(45))과 전기적으로 접속되어 있을 수도 있다. 그 전기적인 접속은 유기 수지층(52)을 관통하여 도모되어 있을 수도 있다.
예를 들면, 전극(50)의 제 1 영역(전기 광학 소자를 구성하기 위한 기능층(발광층(62) 등)이 형성되는 영역)을 제외한 제 2 영역(예를 들어, 콘택트 영역)에서, 전극(50)과 전극(50)에 전력을 공급하는 배선(45)을 전기적으로 접속한다. 이렇게 함으로써, 기능층(발광층(62) 등)이 배치되는 제 1 영역(예를 들어, 발광 영 역)의 요철을 저감시켜, 기능층(발광층(62) 등)의 막 두께의 균일성을 높일 수 있다. 제 2 영역은 용량부 위에 형성할 수도 있다. 또한, 제 2 영역은 뱅크(68) 내에 형성할 수도 있으며, 그렇게 함으로써 제 2 영역의 부식을 방지할 수도 있고, 음극(제 2 전극(70))과의 기생 용량도 저감시킬 수 있다. 또한, 제 2 영역(콘택트 영역) 분의 개구율을 향상시킬 수 있다. 이 단락의 내용은 다른 실시예에도 적용할 수 있다.
전극(50)의 아래쪽에서, 배선(31, 32, 33, 34)은 등간격으로 평행하게 연장된다. 전극(50)의 아래쪽에 배선(더미 배선)(33, 36)이 형성되어 있다. 전극(50)의 아래쪽에서, 배선(31, 32)의 적어도 일부와 배선(41, 42)의 적어도 일부에 의해 격자가 형성되어 있다. 전극(50)의 아래쪽에서, 배선(31, 32, 33, 34)과 배선(43, 44, 45)은 중첩되지 않도록 형성되어 이루어진다.
기판(10)에는 복수의 동작 소자(60)가 설치되어 있다. 복수의 동작 소자(60)가 설치된 영역이 동작 영역(12)이다. 1개의 화소(예를 들어, 서브화소)에 1개의 동작 소자(60)가 설치되어 있다. 도 2에 나타낸 바와 같이, 복수의 동작 소자(60)는 복수의 발광색(예를 들어, 적색, 녹색, 청색)의 복수의 발광층(62)을 갖는다. 각각의 동작 소자(60)는 어느 하나의 발광색의 발광층(62)을 갖는다. 발광층(62)을 구성하는 재료는 폴리머계 재료나 저분자계 재료 또는 양자를 복합적으로 이용한 재료 중의 어느 쪽이어도 좋다. 발광층(62)은 전류가 흐름으로써 발광한다. 발광층(62)은 발광색에 따라 발광 효율이 상이할 수도 있다.
동작 소자(60)는 제 1 및 제 2 버퍼층(64, 66)의 적어도 한쪽을 갖고 있을 수도 있다. 제 1 버퍼층(64)은 발광층(62)으로의 정공 주입을 안정화시키는 정공 주입층일 수도 있고, 정공 주입층을 갖고 있을 수도 있다. 제 1 버퍼층(64)은 정공 수송층을 갖고 있을 수도 있다. 정공 수송층은 발광층(62)과 정공 주입층 사이에 설치될 수도 있다. 제 2 버퍼층(66)은 발광층(62)으로의 전자 주입을 안정화시키는 전자 주입층일 수도 있고, 전자 주입층을 갖고 있을 수도 있다. 제 2 버퍼층(66)은 전자 수송층을 갖고 있을 수도 있다. 전자 수송층은 발광층(62)과 전자 주입층 사이에 설치될 수도 있다. 이웃끼리의 동작 소자(60)는 뱅크(68)에 의해 구획(전기적으로 절연)되어 있다.
상술한 전극(제 1 전극)(50)은 어느 하나의 동작 소자(60)에 전기 에너지를 공급하기 위한 것이다. 전극(50)은 동작 소자(60)(예를 들어, 제 1 버퍼층(64)(예를 들어, 정공 주입층))에 접촉하고 있을 수도 있다.
전기 광학 장치(1)는 복수 또는 1개의 제 2 전극(70)이 설치되어 있다. 제 2 전극(70)은 동작 소자(60)에 전기 에너지를 공급하기 위한 것이다. 제 2 전극(70)은 동작 소자(60)(예를 들어, 제 2 버퍼층(66)(예를 들어, 전자 주입층))에 접촉하고 있을 수도 있다. 제 2 전극(70)은 전극(50)에 대향하는 부분을 갖는다. 제 2 전극(70)은 전극(50)의 위쪽에 배치될 수도 있다.
전기 광학 장치(1)는 동작 소자(60)의 밀봉 부재(72)를 갖는다. 동작 소자(60)의 적어도 일부가 수분이나 산소 등에 의해 열화(劣化)되기 쉬울 경우에는, 밀봉 부재(72)에 의해 동작 소자(60)를 보호할 수 있다.
다음으로, 전기 광학 장치(1)의 제조 방법을 설명한다. 본 실시예에서는, 기판(10) 위에 복수 층으로 이루어지는 배선층(예를 들어, 배선 패턴(30, 40))을 형성한다. 그리고, 배선층(예를 들어, 최상층의 배선 패턴(40))을 덮는 동시에, 상면이 평탄화되도록 유기 수지층(52)을 형성한다. 유기 수지층(52)의 형성 프로세스는 유기 수지 전구체의 도포(예를 들어, 스핀 코팅)를 포함할 수도 있다. 이것에 의해, 유기 수지 전구체를 그 상면이 평탄해지도록 설치할 수 있고, 이것을 건조 및 큐어(cure)(경화(硬化))시킬 때에, 균일하게 온도를 인가할 수 있다. 이것은 유기 수지층(52)의 상면의 평탄화에 기여하고 있다.
본 실시예에서는, 배선층 중 어느 1개의 층에 위치하는 배선 패턴(30)을, 복수의 전극 각각의 아래쪽으로 되는 영역에서, 등간격으로 평행하게 연장되는 3개 이상의 배선(31, 32, 33)을 갖도록 형성한다. 또는, 배선층의 제 1 층에 위치하는 제 1 배선 패턴(30)의 일부(예를 들어, 배선(31, 32))와 배선층의 제 2 층에 위치하는 제 2 배선 패턴(40)의 일부(예를 들어, 배선(41, 42))를, 복수의 전극 각각의 아래쪽으로 되는 영역에서, 격자를 형성하는 방향으로 연장되도록 형성한다. 또는, 배선층의 제 1 및 제 2 층에 각각 위치하는 제 1 및 제 2 배선 패턴(30, 40)을, 복수의 전극 각각의 아래쪽으로 되는 영역에서, 서로 평행하게 연장되는 부분(배선(31∼34, 43∼45))을 갖도록 형성하고, 평행하게 연장되는 부분을 중첩되지 않도록 형성한다. 또는, 배선층 중 어느 1개의 층에 위치하는 배선 패턴(30)을, 복수의 전극 각각의 아래쪽으로 되는 영역에서, 전기적인 접속으로부터 독립된 배선(33)을 갖도록 형성한다. 이것에 의해, 유기 수지 전구체를 화소 영역(동작 영역, 표시 영역)에 균일하게 보급시킬 수 있기 때문에, 유기 수지층(52)의 상면을 평탄화할 수 있다. 그 평탄성은 종래의 섬 형상으로 배선이 배치된 경우에 비하여 상당히 우수한 것으로 되어 있다.
그리고, 배선층(예를 들어, 배선 패턴(30, 40))과 중첩되도록 유기 수지층(52) 위에 복수의 전극(50)을 형성한다. 유기 수지층(52)이 평탄화되어 있기 때문에, 전극(50)을 그 상면이 평탄해지도록 형성할 수 있다.
전기 광학 장치(1)의 제조 방법은, 상술한 배선 기판의 제조 방법에 더하여, 복수의 전극(50) 각각의 제 1 영역(전기 광학 소자를 구성하기 위한 기능층(발광층(62) 등)이 형성되는 영역)에 전기 광학 소자를 구성하기 위한 기능층(발광층(62) 등)을 형성하는 것을 포함할 수도 있다. 또한, 복수의 전극(50) 각각과 상기 전극(50)에 전력을 공급하는 어느 하나의 배선층(예를 들어, 배선 패턴(40))을 상기 전극(50)의 제 2 영역(예를 들어, 콘택트 영역)에서 접속한다. 전기 광학 장치(1)의 제조 방법에 대한 그 이외의 상세는 상술한 구성으로부터 유도할 수 있는 내용을 포함할 수도 있다.
도 7은 본 실시예에 따른 전기 광학 장치의 동작을 설명하는 회로도이다. 전기 광학 장치(1)는 도 7에 나타낸 회로에 대응하는 소자를 갖는다. 소자는 동작 소자(60)마다 설치된다. 회로 구성(소자의 접속 상태)은 도 7에 나타낸 바와 같으므로 설명을 생략한다. 본 실시예에서는, 배선(42)에 전원 전압 Vdd가 공급된다. 배선(46)에는 신호 전압 Vdata가 공급되게 되어 있다. 신호 전압 Vdata는 동작 소자(60)에 공급하는 전류에 따른 신호이다. 배선(주사선)(31, 32)에는 서로 반대 의 선택 신호가 입력된다. 선택 신호는 고(高)전위의 H 신호 또는 저(低)전위의 L 신호이다.
프로그래밍 기간에서는 배선(31)에 H 신호가 입력되고, 배선(32)에 L 신호가 입력된다. 그리고, 스위칭 소자(80)가 온(on)으로 되어, 배선(42, 46) 사이의 전위차에 따라, 스위칭 소자(80, 86)를 통과하여 전류가 흐른다. 그 전류에 따른 스위칭 소자(86)의 제어 전압(스위칭 소자(86)가 MOS 트랜지스터인 경우는 게이트 전압)이 커패시터(88)에 축적된다.
동작 기간(예를 들어, 발광 기간)에서는 배선(31)에 L 신호가 입력되고, 배선(32)에 H 신호가 입력된다. 그리고, 스위칭 소자(80, 84)는 오프(off)로 되고, 스위칭 소자(82)가 온으로 된다. 그 결과, 프로그래밍 기간에서 커패시터(88)에 축적된 전하에 따른 제어 전압(스위칭 소자(86)가 MOS 트랜지스터인 경우는 게이트 전압)에 의해 스위칭 소자(86)가 제어(예를 들어, 온)되고, 제어 전압에 따른 전류가 배선(42)으로부터 스위칭 소자(86, 82)를 통과하여 동작 소자(60)를 흐르게 되어 있다.
(제 2 실시예)
도 8 내지 도 11은 본 발명의 제 2 실시예에 따른 전기 광학 장치를 설명하는 도면이다. 본 실시예에서는, 반도체막 및 배선층에 있어서 제 1 실시예와 상이하다. 이하에 설명하는 내용 이외의 점에 대해서는, 제 1 실시예에서 설명한 내용을 본 실시예에 적용할 수도 있다.
본 실시예에서는, 제 1 실시예에서 설명한 기판(10)에 반도체막(120)이 형성 되어 있다. 도 8은 각각의 화소(예를 들어, 서브화소) 내의 반도체막을 나타내는 도면이다. 반도체막(120)은 반도체 재료(예를 들어, 실리콘)로 형성할 수도 있다. 반도체막(120)은 단결정, 다결정 또는 비정질 중 어느 쪽의 구조를 갖고 있어도 좋다. 반도체막(120)은 공지의 저온(예를 들어, 600℃ 이하) 프로세스에서 형성된, 이른바 저온 폴리실리콘막일 수도 있다. 반도체막(120)은 베이스막(122)을 갖는다. 베이스막(122)에는 N형 또는 P형의 불순물이 확산되어 있을 수도 있다. 반도체막(120)은 불순물 확산막(124)을 갖는다. 불순물 확산막(124)은 베이스막(122)보다도 고농도의 불순물이 주입되어 있을 수도 있다. 불순물 확산막(124)은 베이스막(122)의 영역 내에 형성되어 있다. 불순물 확산막(124)은 베이스막(122)으로 되는 부분 및 불순물 확산막(124)으로 되는 부분을 포함하는 전구막에 불순물을 주입하여 형성할 수도 있다. 불순물 확산막(124)의 적어도 일부는 MOSFET의 소스 또는 드레인으로 될 수도 있고, 커패시터 등의 전자 부품의 전극으로 될 수도 있다.
기판(10)에는 복수 층으로 이루어지는 배선층이 형성되어 있다. 도 9는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면이다. 배선 패턴(130)은 절연층(예를 들어, SiO2 등의 산화막)을 통하여 반도체막(120) 위에 형성되어 있을 수도 있다. 배선 패턴(130)은 등간격으로 평행하게 연장되는 3개 이상의 배선(131, 132, 133)을 갖는다. 배선(132, 133)은 각각 그 일부가 MOSFET의 게이트 전극으로 된다. 본 실시예에 의하면, 3개 이상의 배선(131, 132, 133)이 등간격으로 평행하게 연장되기 때문에, 그 위의 전극(150)( 도 11 참조)에 요철이 형성되었다고 하여도 균일한 요철이기 때문에, 기능층의 막 두께의 균일성을 높일 수 있다.
배선(131)은 전기적인 접속으로부터 독립된 배선(더미 배선)이다. 배선 패턴(130)은 배선(131)과는 교차하는(예를 들어, 직교하는) 방향으로 연장되는 배선(136)을 갖는다. 배선(136)도 전기적인 접속으로부터 독립된 배선(더미 배선)이다. 본 실시예에 의하면, 전기적인 접속으로부터 독립된 배선(131, 136)이 형성되어 있기 때문에, 그 위의 전극(150)(도 11 참조)의 요철을 작게 할 수 있어, 기능층의 막 두께의 균일성을 높일 수 있다.
배선 패턴(130)은 불순물 확산막(124)과 대향하는 전극(137)을 갖는다. 불순물 확산막(124) 및 전극(137)과, 양자 사이의 절연층에 의해 커패시터(188)(도 12 참조)를 구성할 수도 있다.
도 10은 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면이다. 상술한 배선 패턴(130) 위에 절연층을 통하여 배선 패턴(140)이 형성되어 있을 수도 있다.
배선 패턴(140)은 그 일부로서 배선(143, 144, 145, 146, 148)을 갖는다. 배선 패턴(제 1 배선 패턴)(130)의 배선(136)과 배선 패턴(제 2 배선 패턴)(140)의 배선(143, 144, 145, 146, 148)은 서로 평행하게 연장된다. 또한, 배선(136)과 배선(143, 144, 145, 146, 148)은 중첩되지 않도록 형성되어 이루어진다. 본 실시예에 의하면, 제 1 및 제 2 배선 패턴(130, 140)의 평행하게 연장되는 부분이 중첩되지 않기 때문에, 그 위의 전극(150)(도 11 참조)에 요철이 형성되었다고 하여도 그 고저 차가 작아져, 기능층의 막 두께의 균일성을 높일 수 있다. 배선 패턴(140)은 전극(150)(도 11 참조)의 외측에 배치되는 배선(149)을 갖는다.
전기 광학 장치(1)는 복수의 전극을 갖는다. 도 11은 각각의 전극을 설명하는 도면이다. 전극(150)은 상술한 배선층(예를 들어, 배선 패턴(30, 40)을 포함함)과 중첩되도록 형성되어 있다. 전극(150)은 배선층 중 최상층의 배선 패턴(140)(예를 들어, 그 배선(146))과 전기적으로 접속되어 있을 수도 있다. 전극(150)의 아래쪽에서, 배선(131, 132, 133)은 등간격으로 평행하게 연장된다. 전극(150)의 아래쪽에 배선(더미 배선)(136)이 형성되어 있다. 전극(150)의 아래쪽에서, 배선(136)과 배선(143, 144, 145, 146, 148)은 중첩되지 않도록 형성되어 이루어진다.
본 실시예에 따른 전기 광학 장치의 제조 방법에는 제 1 실시예에서 설명한 내용을 적용할 수 있다.
도 12는 본 실시예에 따른 전기 광학 장치의 동작을 설명하는 회로도이다. 전기 광학 장치는 도 12에 나타낸 회로에 대응하는 소자를 갖는다. 소자는 동작 소자(60)마다 설치된다. 회로 구성(소자의 접속 상태)은 도 12에 나타낸 바와 같으므로 설명을 생략한다. 본 실시예에서는, 배선(148)에 전원 전압 Vdd가 공급된다. 배선(149)에는 신호 전압 Vdata가 공급되게 되어 있다. 신호 전압 Vdata는 동작 소자(60)에 공급하는 전류에 따른 신호이다. 동작 소자(60)의 한쪽 전극은 GND 전위에 전기적으로 접속되어 있다. 배선(주사선)(132)에는 선택 신호가 입력된다. 선택 신호는 고전위의 H 신호 또는 저전위의 L 신호이다.
프로그래밍 기간에서는 배선(132)에 H 신호가 입력되고, 스위칭 소자(180)가 온으로 되어, 전원 전압 Vdd와 신호 전압 Vdata의 전위차에 따라, 커패시터(188)에 전하가 축적된다. 이 때, 전원 전압 Vdd가 GND 전위보다도 높으면, 배선(148)으로부터 스위칭 소자(182) 및 동작 소자(60)를 통과하여 전류가 흐른다.
동작 기간(예를 들어, 발광 기간)에서는 배선(132)에 L 신호가 입력되고, 스위칭 소자(180)는 오프로 된다. 그리고, 프로그래밍 기간에서 커패시터(188)에 축적된 전하에 따른 제어 전압(스위칭 소자(182)가 MOS 트랜지스터인 경우는 게이트 전압)에 의해 스위칭 소자(182)가 제어(예를 들어, 온)되고, 제어 전압에 따른 전류가 배선(148)으로부터 스위칭 소자(182)를 통과하여 동작 소자(60)를 흐르게 되어 있다.
도 13은 본 실시예의 변형예에 따른 전기 광학 장치의 동작을 설명하는 회로도이다. 이 변형예에서는 동작 소자(60)의 한쪽 전극이 배선(190)에 전기적으로 접속되고, 배선(190)에는 기준 전압 Vss가 공급된다. 기준 전압 Vss는 전원 전압 V dd와 동일한 전압 또는 전원 전압 Vdd보다도 낮은 전압(예를 들어, GND 전위) 중 어느 하나로 전환된다. 그 이외의 회로 구성은 도 12에 나타낸 회로와 동일하다.
프로그래밍 기간에서는 배선(132)에 H 신호가 입력되고, 기준 전압 Vss는 전원 전압 Vdd와 동일한 전압으로 된다. 그리고, 스위칭 소자(180)가 온으로 되어, 전원 전압 Vdd와 신호 전압 Vdata의 전위차에 따라, 커패시터(188)에 전하가 축적된다. 또한, 기준 전압 Vss가 전원 전압 Vdd와 동일한 전압이기 때문에, 동작 소자(60)에는 전류가 흐르지 않는다.
동작 기간(예를 들어, 발광 기간)에서는 배선(132)에 L 신호가 입력되고, 스위칭 소자(180)는 오프로 된다. 기준 전압 Vss는 전원 전압 Vdd보다도 낮은 전압(예를 들어, GND 전위)으로 된다. 그리고, 프로그래밍 기간에서 커패시터(188)에 축적된 전하에 따른 제어 전압(스위칭 소자(182)가 MOS 트랜지스터인 경우는 게이트 전압)에 의해 스위칭 소자(182)가 제어(예를 들어, 온)되고, 제어 전압에 따른 전류(기준 전압 Vss와 전원 전압 Vdd의 전위차에 따른 전류)가 배선(148)으로부터 스위칭 소자(182)를 통과하여 동작 소자(60)를 흐르게 되어 있다.
본 발명의 실시예에 따른 전기 광학 장치를 갖는 전자 기기로서, 도 14에는 노트북형 퍼스널 컴퓨터(1000)가 도시되고, 도 15에는 휴대 전화(2000)가 도시되어 있다.
본 발명은 상술한 실시예에 한정되지 않고, 다양한 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
상술한 바와 같이 본 발명에 따르면, 동작 소자의 기능층의 막 두께의 균일성을 높일 수 있다.

Claims (14)

  1. 기판과,
    상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과,
    상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고,
    상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 등간격(等間隔)으로 평행하게 연장되는 2개의 경우를 제외한 복수의 배선을 갖는 배선 기판.
  2. 기판과,
    상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과,
    상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고,
    상기 배선층의 제 1 층에 위치하는 제 1 배선 패턴의 일부와 상기 배선층의 제 2 층에 위치하는 제 2 배선 패턴의 일부는, 상기 복수의 전극 각각의 아래쪽에서, 격자를 형성하는 방향으로 연장되도록 배치되어 이루어지는 배선 기판.
  3. 기판과,
    상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과,
    상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고,
    상기 배선층의 제 1 및 제 2 층에 각각 위치하는 제 1 및 제 2 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 서로 평행하게 연장되는 부분을 가지며, 상기 평행하게 연장되는 부분은 중첩되지 않도록 형성되어 이루어지는 배선 기판.
  4. 기판과,
    상기 기판 위에 형성된 복수 층으로 이루어지는 배선층과,
    상기 배선층과 중첩되도록 형성된 복수의 전극을 갖고,
    상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴은, 상기 복수의 전극 각각의 아래쪽에서, 전기적인 접속으로부터 독립된 배선을 갖는 배선 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 배선층을 덮도록 형성되고, 상면이 평탄화된 유기 수지층을 더 가지며,
    상기 복수의 전극은 상기 유기 수지층 위에 형성되고, 상기 유기 수지층을 관통하여 상기 배선층의 적어도 1개에 전기적으로 접속되어 이루어지는 배선 기판.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 배선 기판과,
    상기 복수의 전극 각각의 제 1 영역에 형성된, 전기 광학 소자를 구성하기 위한 기능층을 갖고,
    상기 복수의 전극 각각과 상기 전극에 전력을 공급하는 어느 1개의 상기 배선층은 상기 전극의 제 2 영역에서 접속되어 있는 전기 광학 장치.
  7. 제 6 항에 기재된 전기 광학 장치를 갖는 전자 기기.
  8. 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것,
    상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및
    상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고,
    상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 등간격으로 평행하게 연장되는 2개의 경우를 제외한 복수의 배선을 갖도록 형성하는 배선 기판의 제조 방법.
  9. 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것,
    상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및
    상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고,
    상기 배선층의 제 1 층에 위치하는 제 1 배선 패턴의 일부와 상기 배선층의 제 2 층에 위치하는 제 2 배선 패턴의 일부를, 상기 복수의 전극 각각의 아래쪽에서, 격자를 형성하는 방향으로 연장되도록 형성하는 배선 기판의 제조 방법.
  10. 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것,
    상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및
    상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고,
    상기 배선층의 제 1 및 제 2 층에 각각 위치하는 제 1 및 제 2 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 서로 평행하게 연장되는 부분을 갖도록 형성하며, 상기 평행하게 연장되는 부분을 중첩되지 않도록 형성하는 배선 기판의 제조 방법.
  11. 기판 위에 복수 층으로 이루어지는 배선층을 형성하는 것,
    상기 배선층을 덮는 동시에, 상면이 평탄화되도록 유기 수지층을 형성하는 것, 및
    상기 배선층과 중첩되도록 상기 유기 수지층 위에 복수의 전극을 형성하는 것을 포함하고,
    상기 배선층 중 어느 1개의 층에 위치하는 배선 패턴을, 상기 복수의 전극 각각의 아래쪽에서, 전기적인 접속으로부터 독립된 배선을 갖도록 형성하는 배선 기판의 제조 방법.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 유기 수지층의 형성 프로세스는 유기 수지 전구체(前驅體)의 도포를 포함하는 배선 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 유기 수지 전구체의 도포를 스핀 코팅에 의해 행하는 배선 기판의 제조 방법.
  14. 제 8 항 내지 제 11 항 중 어느 한 항에 기재된 방법에 의해 배선 기판을 제조하는 것, 및
    상기 복수의 전극 각각의 제 1 영역에 전기 광학 소자를 구성하기 위한 기능층을 형성하는 것을 포함하고,
    상기 복수의 전극 각각과 상기 전극에 전력을 공급하는 어느 1개의 상기 배선층을 상기 전극의 제 2 영역에서 접속하는 전기 광학 장치의 제조 방법.
KR1020040005234A 2003-02-04 2004-01-28 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기 KR100609324B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00027088 2003-02-04
JP2003027088 2003-02-04
JPJP-P-2003-00379938 2003-11-10
JP2003379938A JP2004260133A (ja) 2003-02-04 2003-11-10 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
KR20040071596A KR20040071596A (ko) 2004-08-12
KR100609324B1 true KR100609324B1 (ko) 2006-08-08

Family

ID=33133656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005234A KR100609324B1 (ko) 2003-02-04 2004-01-28 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기

Country Status (5)

Country Link
US (1) US7342177B2 (ko)
JP (1) JP2004260133A (ko)
KR (1) KR100609324B1 (ko)
CN (1) CN100401341C (ko)
TW (1) TWI266265B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105769B2 (ja) * 2005-05-13 2012-12-26 株式会社半導体エネルギー研究所 半導体装置
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10104773B2 (en) * 2016-01-27 2018-10-16 Northrop Grumman Systems Corporation Resilient micro lattice electrical interconnection assembly
CN113133324B (zh) * 2019-10-30 2023-04-11 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299786A (ja) 1992-04-20 1993-11-12 Ibiden Co Ltd プリント配線板
JPH06216526A (ja) 1993-01-13 1994-08-05 Toshiba Corp 薄膜多層配線基板
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
WO1997008603A2 (en) * 1995-08-14 1997-03-06 Marco Luzzatto Improved computer operating pointer devices and computer operating processes
JP3174497B2 (ja) * 1996-03-19 2001-06-11 シャープ株式会社 液晶表示装置
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
WO1999053736A1 (en) * 1998-04-09 1999-10-21 Seiko Epson Corporation Pressure-bonded substrate, liquid crystal device, and electronic device
JP4197070B2 (ja) 1999-04-01 2008-12-17 イビデン株式会社 多層ビルドアップ配線板
JP4666722B2 (ja) 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
JP2001110575A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001110810A (ja) 1999-10-06 2001-04-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2001281680A (ja) 2000-03-29 2001-10-10 Sharp Corp 液晶表示装置とその製造方法、ならびに膜積層構造
JP4052804B2 (ja) 2000-03-31 2008-02-27 シャープ株式会社 電極基板および電極基板の作製方法
CN1229655C (zh) * 2001-06-01 2005-11-30 精工爱普生株式会社 滤色膜层及电光学装置
JP4650656B2 (ja) 2001-07-19 2011-03-16 ソニー株式会社 薄膜半導体装置の製造方法および表示装置の製造方法

Also Published As

Publication number Publication date
US7342177B2 (en) 2008-03-11
KR20040071596A (ko) 2004-08-12
CN100401341C (zh) 2008-07-09
JP2004260133A (ja) 2004-09-16
TW200415553A (en) 2004-08-16
CN1519795A (zh) 2004-08-11
US20040211592A1 (en) 2004-10-28
TWI266265B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
KR100537653B1 (ko) 발광 장치 및 전자 기기
KR100493353B1 (ko) 액티브 매트릭스형 표시 장치
US9299961B2 (en) OLED display panel
US6930331B2 (en) Thin film transistor for use in active matrix type organic light emitting diode device
CN114864650A (zh) 有机发光二极管显示装置
CN113646826B (zh) 显示基板及其制备方法、走线负载的补偿方法
US6876000B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
KR100609323B1 (ko) 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기
KR100609324B1 (ko) 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP5240454B2 (ja) 電気光学装置及び電子機器
JP5194892B2 (ja) 電気光学装置及び電子機器
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
EP4207153A1 (en) Display substrate and display apparatus
JP3945525B2 (ja) 電気光学装置
JP4475379B2 (ja) 電気光学装置及び電子機器
JP4586997B2 (ja) 電気光学装置
CN115548078A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 14