CN113646826B - 显示基板及其制备方法、走线负载的补偿方法 - Google Patents

显示基板及其制备方法、走线负载的补偿方法 Download PDF

Info

Publication number
CN113646826B
CN113646826B CN202080000196.8A CN202080000196A CN113646826B CN 113646826 B CN113646826 B CN 113646826B CN 202080000196 A CN202080000196 A CN 202080000196A CN 113646826 B CN113646826 B CN 113646826B
Authority
CN
China
Prior art keywords
sub
display area
trace
pattern
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000196.8A
Other languages
English (en)
Other versions
CN113646826A (zh
Inventor
魏玉龙
都蒙蒙
舒晓青
赵吉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113646826A publication Critical patent/CN113646826A/zh
Application granted granted Critical
Publication of CN113646826B publication Critical patent/CN113646826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板及其制备方法、走线负载的补偿方法。该显示基板该具有显示区域和周边区域。显示区域具有开口，周边区域包括至少部分位于开口中的开口周边区域；至少一条走线位于显示区域和开口周边区域中。该至少一条走线的每个包括两个部分，第一部分与半导体图案和导电图案均间隔绝缘设置以提供至少一个第一补偿单元，第二部分与半导体图案和导电图案中的一个间隔绝缘设置以提供至少一个第二补偿单元。该显示基板利用两种不同的补偿单元对负载不同的走线进行精确补偿，以提高显示基板的显示效果。

Description

显示基板及其制备方法、走线负载的补偿方法
技术领域
本公开的实施例涉及一种显示基板及其制备方法、走线负载的补偿方法。
背景技术
目前，显示器件的显示屏正往大屏化、全屏化方向发展。通常，显示器件(例如手机、平板电脑等)具有摄像装置(或成像装置)，该摄像装置通常设置在显示屏显示区域外的一侧。但是，由于摄像装置的安装需要一定的位置，因此不利于显示屏的全屏化、窄边框设计。例如，可以将摄像装置与显示屏的显示区域结合在一起，在显示区域中为摄像装置预留位置，以获得显示屏显示区域的最大化。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板具有显示区域和至少部分围绕所述显示区域的周边区域，且还包括：衬底基板、半导体图案、至少一条走线和导电图案，其中，所述显示区域具有开口，所述周边区域包括至少部分位于所述开口中的开口周边区域；所述半导体图案和所述导电图案位于所述衬底基板上且位于所述开口周边区域中，所述至少一条走线位于所述显示区域和所述开口周边区域中，被配置为传输用于所述显示区域的电信号；所述至少一条走线的每个包括第一部分和第二部分，在垂直于所述衬底基板的方向上，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘设置以提供具有第一电容结构的至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘设置以提供具有第二电容结构的至少一个第二补偿单元。
例如，本公开至少一实施例提供的显示基板中，所述至少一条走线位于所述半导体图案远离所述衬底基板的一侧；所述导电图案位于所述至少一条走线远离所述半导体图案的一侧。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述第二部分与所述半导体图案不交叠，使得所述第二部分仅与所述导电图案间隔绝缘设置以提供所述第二电容结构。
例如，本公开至少一实施例提供的显示基板中，所述显示区域包括位于所述开口的相对两侧的第一子显示区域和第二子显示区域，所述第一子显示区域和所述第二子显示区域分别包括多行被所述开口隔开的子像素，所述至少一条走线依次贯穿所述第一子显示区域、所述开口周边区域和所述第二子显示区域；所述至少一条走线包括为所述第一子显示区域和所述第二子显示区域中的第一行子像素提供扫描信号的第一走线，且包括为所述第一子显示区域和所述第二子显示区域中的第二行子像素提供扫描信号的第二走线。
例如，本公开至少一实施例提供的显示基板中，所述第一行子像素包括的子像素的数量与所述第二行子像素包括的子像素的数量相同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量相同，并且所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量相同。
例如，本公开至少一实施例提供的显示基板中，所述第一行子像素包括的子像素数量与所述第二行子像素包括的子像素数量不同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量不同，或者所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量不同，或者所述第一走线包括的第一补偿单元的数量和所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第一补偿单元的数量和所述第二走线包括的第二补偿单元的数量都分别对应不同。
例如，本公开至少一实施例提供的显示基板中，所述显示区域还包括第三子显示区域，所述第一子显示区域、所述开口和所述第二子显示区域沿第一方向依次布置，所述至少一条走线沿所述第一方向延伸，第二方向与所述第一方向垂直，所述第三子显示区域在所述第二方向上相对的两个边缘分别与所述第一子显示区域在所述第二方向上且远离所述开口的边缘以及所述第二子显示区域在所述第二方向上且远离所述开口的边缘分别对齐，所述第三子显示区域包括排布为多行多列的子像素，还包括分别为所述多行多列的子像素中的每一行子像素提供扫描信号的且沿所述第一方向延伸的多条第三走线。
例如，本公开至少一实施例提供的显示基板中，所述半导体图案包括多条沿所述第二方向延伸的半导体走线，所述导电图案连续设置在所述至少一条走线远离所述半导体图案的一侧。
例如，本公开至少一实施例提供的显示基板中，所述至少一条走线的线宽为3微米-5微米，所述半导体走线的线宽为20微米-30微米。
例如，本公开至少一实施例提供的显示基板还包括第一绝缘层和第二绝缘层；其中，所述第一绝缘层位于所述半导体图案远离所述衬底基板的一侧，所述至少一条走线位于所述第一绝缘层远离所述半导体图案的一侧，所述第二绝缘层位于所述至少一条走线远离所述第一绝缘层的一侧，所述导电图案位于所述第二绝缘层远离所述走线的一侧；所述第一绝缘层和所述第二绝缘层中具有过孔，所述半导体图案与所述导电图案通过所述第一绝缘层和所述第二绝缘层中的过孔电连接。
例如，本公开至少一实施例提供的显示基板还包括与所述导电图案电连接的电源走线图案，其中，所述电源走线图案配置为对所述导电图案提供电信号。
例如，本公开至少一实施例提供的显示基板中，所述显示区域包括像素电路，所述像素电路包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极和源漏极；所述半导体图案与所述有源层同层设置。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括存储电容，所述存储电容包括第一电容极板和第二电容极板，所述栅极与所述第一电容极板同层设置，所述至少一条走线与所述第二电容极板同层设置。
例如，本公开至少一实施例提供的显示基板中，所述导电图案与所述源漏极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述显示区域还包括电连接所述像素电路的第一电源线，所述电源走线图案与所述第一电源线同层设置。
例如，本公开至少一实施例提供的显示基板中，所述显示区域还包括发光元件，所述发光元件包括阴极、阳极以及所述阴极和所述阳极之间的发光层，所述电源走线图案与所述阳极同层设置。
本公开至少一实施例提供一种走线负载的补偿方法，包括：为走线提供至少一个第一补偿单元和至少一个第二补偿单元，并初步确定所述第一补偿单元和所述第二补偿单元的数量；获取所述走线的负载，并与基准负载进行比较，得出补偿偏差；根据所述补偿偏差重新设计所述第一补偿单元和所述第二补偿单元的数量；其中，显示区域有开口，周边区域至少部分围绕所述显示区域，所述周边区域包括至少部分位于所述开口中的开口周边区域，所述至少一条走线提供于所述显示区域和所述开口周边区域中，用于传输用于所述显示区域的电信号，所述走线的相对两侧具有半导体图案和导电图案；所述走线包括第一部分和第二部分，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘设置以提供具有第一电容结构的所述至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘设置以提供具有第二电容结构的所述至少一个第二补偿单元。
本公开至少一实施例提供一种显示基板的制备方法，包括：形成显示区域和至少部分围绕所述显示区域的周边区域；所述显示区域中形成有开口，所述周边区域包括至少部分位于所述开口中的开口周边区域；所述显示基板包括衬底基板、半导体图案、至少一条走线和导电图案；所述半导体图案和所述导电图案形成于所述衬底基板上且形成于所述开口周边区域中，所述至少一条走线形成于所述显示区域和所述开口周边区域中，被配置为传输用于所述显示区域的电信号；所述至少一条走线的每个包括第一部分和第二部分，在垂直于所述衬底基板的方向上，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘形成以提供具有第一电容结构的至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘形成以提供具有第二电容结构的至少一个第二补偿单元。
例如，本公开至少一实施例提供的显示基板的制备方法中，所述至少一条走线形成于所述半导体图案远离所述衬底基板的一侧；所述导电图案形成于所述至少一条走线远离所述半导体图案的一侧；在垂直于所述衬底基板的方向上，所述第二部分与所述半导体图案不交叠，使得所述第二部分仅与所述导电图案间隔绝缘设置以提供所述第二电容结构。
例如，本公开至少一实施例提供的显示基板的制备方法还包括：形成第一绝缘层和第二绝缘层；其中，所述第一绝缘层形成于所述半导体图案远离所述衬底基板的一侧，所述至少一条走线形成于所述第一绝缘层远离所述半导体图案的一侧，所述第二绝缘层形成于所述至少一条走线远离所述第一绝缘层的一侧，所述导电图案形成于所述第二绝缘层远离所述走线的一侧；所述第一绝缘层和所述第二绝缘层形成有过孔，所述半导体图案与所述导电图案通过所述第一绝缘层和所述第二绝缘层中的过孔电连接。
例如，本公开至少一实施例提供的显示基板的制备方法中，形成所述显示区域还包括形成像素电路，所述像素电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括有源层、栅极和源漏极，所述存储电容包括第一电容极板和第二电容极板；所述半导体图案与所述有源层同层形成；所述栅极与所述第一电容极板同层形成，所述至少一条走线与所述第二电容极板同层形成；所述导电图案与所述源漏极同层形成。
例如，本公开至少一实施例提供的显示基板的制备方法还包括形成电连接所述像素电路的第一电源线以及与所述导电图案电连接的电源走线图案，所述电源走线图案配置为对所述导电图案提供电信号；其中，所述电源走线图案与所述第一电源线同层形成。
例如，本公开至少一实施例提供的显示基板的制备方法还包括形成与所述导电图案电连接的电源走线图案，所述电源走线图案配置为对所述导电图案提供固定电信号；形成所述显示区域还包括形成发光元件，所述发光元件包括阴极、阳极以及所述阴极和所述阳极之间的发光层，其中，所述电源走线图案与所述阳极同层形成。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的平面示意图；
图2为本公开至少一实施例提供的一种显示基板的平面示意图；
图3A为本公开至少一实施例提供的一种显示基板的开口周边区域的平面示意图；
图3B为本公开至少一实施例提供的一种显示基板的开口周边区域的另一平面示意图；
图4A为图2中的显示基板的局部放大图；
图4B为本公开至少一实施例提供的一种显示基板的开口周边区域的另一平面示意图；
图4C为本公开至少一实施例提供的一种显示基板的开口周边区域附近的子像素排布的平面示意图；
图5A为图2中的显示基板的开口周边区域沿A-A’线的一种截面示意图；
图5B为图2中的显示基板的开口周边区域沿A-A’线的另一种截面示意图；
图5C为图2中的显示基板的开口周边区域沿A-A’线的另一种截面示意图；
图5D为图2中的显示基板的开口周边区域沿A-A’线的另一种截面示意图；
图5E为图2中的显示基板的显示区域沿A-A’线的截面示意图；
图6为图2中的显示基板的显示区域和开口周边区域沿A-A’线的截面示意图；
图7为本公开至少一实施例提供的另一种显示基板平面示意图；
图8为本公开至少一实施例提供的一种走线负载的补偿方法的流程图；
图9为本公开至少一实施例提供的一种显示基板中的像素电路的等效电路图；
图10A-10E为本公开一些实施例提供的一种显示基板中的像素电路的各层的示意图；
图10F为本公开一些实施例提供的一种显示基板中的像素电路的一个导电层的示意图；
图11A为本公开一些实施例提供的一种显示基板中的像素电路的第二导电层的另一示意图；
图11B为本公开一些实施例提供的一种显示基板中的像素电路的第三导电层的另一示意图；以及
图11C为本公开一些实施例提供的一种显示基板中的像素电路的第四导电层的另一示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种显示基板的平面示意图。如图1所示，该显示基板10包括显示区域101和围绕显示区域101的周边区域102，显示区域101被设计为例如在至少一侧具有凹口103的不规则形状，该显示基板10可以在凹口103的区域中布置例如摄像头、距离传感器等器件，由此有助于实现显示基板10的窄边框设计。
如图1所示，显示区域101包括位于凹口103的左右两侧的第一子显示区域1011与和第二子显示区域1012，第一子显示区域1011与和第二子显示区域1012相对于显示区域101的底边(图中下侧边缘)处于相同的水平位置，例如由图中相同的左右水平延伸的一条或多条扫描信号线(栅线)驱动。由于凹口103的存在，位于第一子显示区域1011与和第二子显示区域1012中的同一行子像素的子像素数量，比除第一子显示区域1011与和第二子显示区域1012外的显示区域101中其他部分(例如图中的中部)的一行子像素的子像素数量少。因此，在该显示基板10中，对于水平延伸的用于为第一子显示区域1011与和第二子显示区域1012中的同一行子像素提供电信号(例如扫描信号)的信号线所连接的子像素数量，与用于为除第一子显示区域1011与和第二子显示区域1012外的显示区域101中其他部分的一行子像素提供电信号(例如扫描信号)的信号线所连接的子像素数量不同，并且在凹口103为不规则形状(例如梯形)时，第一子显示区域1011和第二子显示区域1012中不同行子像素的子像素数量也可能不同。因此，在该显示基板10中，由于不同行子像素的子像素数量不同，导致连接不同行子像素的信号线的负载不同，进而这些信号线传输信号的速度不同，这会影响显示基板的显示效果。
例如，可以对这些负载不同的信号线进行负载补偿，以使这些信号线的负载基本相同。例如，可以为这些信号线提供一定数量的具有电容结构的补偿单元，但是具有单一结构的补偿单元的补偿效果往往有限，例如单一结构的补偿单元所得到的补偿效果只能为该种补偿单元补偿效果的整数倍，因此有时可能无法达到更精确补偿的效果。
本公开至少一实施例提供一种显示基板及其制备方法、走线负载的补偿方法，该显示基板该具有显示区域和至少部分围绕显示区域的周边区域，且还包括：衬底基板、半导体图案、至少一条走线和导电图案。显示区域具有开口，周边区域包括至少部分位于开口中的开口周边区域；半导体图案和导电图案位于衬底基板上且位于开口周边区域中，至少一条走线位于显示区域和开口周边区域中，被配置为传输用于显示区域的电信号。该至少一条走线的每个包括第一部分和第二部分，在垂直于衬底基板的方向上，第一部分与半导体图案和导电图案均间隔绝缘设置以提供具有第一电容结构的至少一个第一补偿单元，第二部分与半导体图案和导电图案中的一个间隔绝缘设置以提供具有第二电容结构的至少一个第二补偿单元。该显示基板利用两种不同的补偿单元可以对负载不同的信号线进行补偿，由此可以通过调整两种不同的补偿单元的数量比来实现更精确的补偿，使得这些信号线的负载基本保持一致，从而提高显示基板的显示效果。
下面通过几个具体的实施例对本公开一些实施例的显示基板及其制备方法、走线负载的补偿方法进行说明。
图2示出了本公开至少一实施例提供的一种显示基板的平面示意图，图3A示出了显示基板的开口周边区域的平面示意图；图5A示出了图2中的显示基板沿A-A’线的截面示意图。
如图2、图3A和图5A所示，本公开至少一实施例提供的显示基板20具有显示区域201和至少部分围绕显示区域201的周边区域202，显示区域201包括阵列排布的子像素、用于子像素的各种走线，以用于实现显示功能；周边区域202包括电连接子像素的走线、接触垫等，周边区域的走线与显示区域中的走线(例如栅线、数据线等)电连接以为子像素提供电信号(例如扫描信号、数据信号等)。
例如，该显示基板20还包括衬底基板210、半导体图案220、至少一条走线230(图中示出为多条走线230)和导电图案240。例如，在一些实施例中，至少一条走线230位于半导体图案220远离衬底基板210的一侧，导电图案240位于至少一条走线230远离半导体图案220的一侧；此时，半导体图案220、至少一条走线230以及导电图案240依次叠层于衬底基板210上。
例如，显示区域101具有开口201A，周边区域202包括至少部分位于开口201A中的开口周边区域203；半导体图案230和导电图案240位于衬底基板210上且位于开口周边区域203中，至少一条走线230位于显示区域201和开口周边区域203中，延伸穿过显示区域201和开口周边区域203，被配置为传输用于显示区域201的电信号。如图2所示，走线230水平延伸穿过显示区域201和开口周边区域203，为显示区域201中与开口周边区域203处于同一水平位置的多个子像素提供电信号。例如，该电信号可以为用于显示区域201中的像素驱动电路的栅极扫描信号、发光控制信号、复位信号等中的一种或多种。
例如，如图3A和图5A所示，在开口周边区域203中，至少一条走线230包括第一部分231和第二部分232，在垂直于衬底基板210的方向上，第一部分231与半导体图案220和导电图案240均间隔绝缘设置以提供具有第一电容结构的至少一个第一补偿单元230A，此时，该第一电容结构包括第一部分231与半导体图案220形成的电容以及第一部分231与导电图案240形成的电容，即第一电容结构包括并联的两个电容；第二部分232与半导体图案220和导电图案240中的一个间隔绝缘设置以提供具有第二电容结构的至少一个第二补偿单元230B，此时，该第二电容结构包括第二部分232与半导体图案220形成的电容或者包括第二部分232与导电图案240形成的电容，即第二电容结构仅包括一个电容。
由此，该显示基板20在开口周边区域203中为上述走线230提供两种不同的补偿单元。当显示基板20中的多条走线230的负载不同时，例如多条走线230连接的位于显示区域201中的子像素数量不同时，在开口周边区域203中为走线230提供补偿单元可以补偿走线230的负载，使得用于不同行子像素的不同走线230的负载基本相同；另外，由于一种补偿单元提供的补偿效果一定，通过为走线230提供两种不同的补偿单元，通过两种不同的补偿单元的排列组合，可以使各走线230的负载补偿效果更多元化，进而使补偿效果更精确，从而可进一步提高各走线230负载的一致性。并且，相对于只提供一种补偿单元的显示基板的制备工艺来说，在上述提供两种不同补偿单元的显示基板的制备工艺中，只需要改变半导体图案220或者导电图案240的构图工艺，例如只改变半导体图案220或者导电图案240制备过程中使用的掩膜板，即可以将提供一种补偿单元的显示基板的制备转变为提供两种不同补偿单元的显示基板的制备，从而简化制备工艺转变的难度。
例如，在一些实施例中，如图3A和图5A所示，在垂直于衬底基板210的方向上，第二部分232与半导体图案220不交叠，使得第二部分232仅与导电图案240间隔绝缘设置以提供第二电容结构。此时，在该显示基板的制备工艺中，位于显示基板210和走线230的第二部分232之间的半导体图案220被刻蚀，而保留显示基板210和走线230的第一部分231之间的半导体图案220，并且保留位于走线230的第一部分231和第二部分232上方的导电图案240，使得第二部分232仅与导电图案240间隔绝缘设置，而第一部分231与半导体图案220和导电图案240均间隔绝缘设置。
例如，在一些实施例中，如图3B所示，当位于显示基板210和走线230的第二部分232之间的半导体图案220被刻蚀时，如图3A所示，相邻的第二部分232之间的半导体图案可以被刻蚀，或者，如图3B所示，相邻的第二部分232之间的半导体图案也可以部分保留。在上述两种情况下，均可以形成第二电容结构，被部分保留的半导体图案对电容的影响可以忽略不计，因此所形成的第二电容结构基本相同。
例如，在另一些实施例中，如图5B所示，在垂直于衬底基板210的方向上，走线230的第二部分232与导电图案240不交叠，使得第二部分232仅与半导体图案220间隔绝缘设置以提供第二电容结构，即第二补偿单元230B。此时，在该显示基板的制备工艺中，位于走线230的第二部分232之上的导电图案240被刻蚀，而保留走线230的第一部分231之上的导电图案240，使得第二部分232仅与半导体图案220间隔绝缘设置，以提供第二电容结构，即第二补偿单元230B，而第一部分231与半导体图案220和导电图案240均间隔绝缘设置，以提供第一电容结构，即第一补偿单元230A。例如，导电图案240的被刻蚀的位置填充有绝缘材料。
例如，在本公开的实施例中，两个结构间隔绝缘设置可以指该两个结构之间具有间隔，从而使该两个结构绝缘，例如，这两个结构之间可以具有绝缘材料。例如，在一些实施例中，在垂直显示基板的方向上，走线230的至少部分与半导体图案220具有交叠的部分，且二者之间具有绝缘层，以便于形成电容结构，走线230的至少部分和导电图案240具有交叠的部分，且二者之间具有绝缘层层，以便于形成电容结构。
例如，在一些实施例中，如图3A所示，在开口周边区域203中，走线230沿第一方向R1(图中的水平方向)延伸，半导体图案220包括多条沿第二方向R2(图中的竖直方向)延伸的半导体走线221，第二方向R2与第一方向R1相交，例如垂直，从而走线230与半导体走线221交叠的部分可形成电容。在开口周边区域203中，在一些实施例中，导电图案240可以包括多条沿第二方向R2延伸的导电走线，从而走线230与导电走线交叠的部分形成电容；或者，在一些实施例中，如图3A所示，导电图案240连续设置在至少一条走线230远离半导体图案220的一侧，即导电图案240以整块或连续而不是分离的走线的形式设置在至少一条走线230远离半导体图案220的一侧，由此可增大导电图案240与走线230的交叠面积，进而增大导电图案240与走线230形成的电容的电容量。
例如，在一些实施例中，走线230的线宽可以为约3微米-5微米，例如4微米等，半导体走线221的线宽可以为约20微米-30微米，例如25微米等。
例如，本公开实施例中的“约”表示在该数值上下5％范围内。
需要注意的是，如图3A所示，本公开的实施例是以走线230与半导体走线221间隔设置时所交叠的部分来界定一个第一补偿单元230A，此时，相邻的半导体走线221的间隔界定了相邻的第一补偿单元230A的间隔；类似地，以第一补偿单元230A中走线230与半导体走线221间隔设置时所交叠的部分的面积以及相邻的第一补偿单元230A的间隔为参考界定一个第二补偿单元230B并且界定相邻的第二补偿单元230B的间隔，此时，由于导电图案240是连续设置的，因此每个补偿单元中，走线230与导电图案240形成的电容的补偿效果也叠加了位于相邻补偿单元的间隔中的走线230与导电图案240形成的电容的补偿效果。此时，第一补偿单元230A与第二补偿单元230B的补偿效果的差值为每个第一补偿单元230A中走线230与半导体走线221形成的电容所带来的补偿效果。另外，本公开的其他实施例中，也可以以其他方式划分第一补偿单元230A和第二补偿单元230B，只要可以形成具有不同补偿效果的不同补偿单元即可。
例如，在一些实施例中，如图2和图3A所示，显示区域201包括位于开口201A的相对两侧(图中的左右两侧)的第一子显示区域2011和第二子显示区域2012，第一子显示区域2011和第二子显示区域2012分别包括多行被开口201A隔开的子像素，并且，第一子显示区域2011的多行子像素和第二子显示区域2012的多行子像素彼此一一对应，例如，第一子显示区域2011的第n行(n为正整数)子像素和第二子显示区域2012的第n行子像素对应，从显示效果来看位于同一行中，因此在本文中视为显示区域中的同一行子像素。多条走线230依次贯穿第一子显示区域2011、开口周边区域203和第二子显示区域2013，为第一子显示区域2011和第二子显示区域2012中的多行子像素分别提供扫描信号的多条走线230，此时，多条走线230为扫描信号线(即栅线)。
例如，至少一条走线230包括为第一子显示区域2011和第二子显示区域2012中的第一行子像素提供扫描信号的第一走线2301和为第一子显示区域2011和第二子显示区域2012中的第二行子像素提供扫描信号的第二走线2302。
例如，在一些实施例中，第一行子像素包括的子像素的数量与第二行子像素包括的子像素的数量相同，此时，第一走线2301和第二走线2302的负载基本相同，因此，第一走线2301包括的第一补偿单元230A的数量可以与第二走线2302包括的第一补偿单元230A的数量相同，并且第一走线2301包括的第二补偿单元230B的数量也可以与第二走线2302包括的第二补偿单元230B的数量相同，由此为第一走线2301和第二走线2302提供基本相同的负载补偿，从而使第一走线2301和第二走线2302的负载保持基本相同，并达到理想负载。
例如，在另一些实施例中，第一行子像素包括的子像素数量与第二行子像素包括的子像素数量不同，此时，第一走线2301包括的第一补偿单元230A的数量与第二走线2302包括的第一补偿单元230A的数量不同，或者第一走线2031包括的第二补偿单元230B的数量与第二走线2302包括的第二补偿单元230B的数量不同，或者第一走线2301包括的第一补偿单元230A的数量和第一走线2301包括的第二补偿单元230B的数量分别与第二走线2302包括的第一补偿单元230A的数量和第二走线2302包括的第二补偿单元230B的数量都对应不同，由此通过为第一走线2301和第二走线2302提供不同的补偿单元，使得第一走线2301和第二走线2302的负载基本相同，并达到理想负载。
例如，图4C示出了开口周边区域附近的六行子像素。例如，在一些示例中，如图4C所示，假设第六行子像素为满行子像素，其总负载为M，第一行到第五行子像素为开口两侧的子像素，为非满行子像素，且从第一行到第五行，子像素的数量逐渐增加。此时，通过为第一行到第五行子像素提供补偿单元，以使每一行子像素的负载更趋近于或者基本等于M。例如，为第一行到第五行子像素提供的补偿单元的电容总量是逐步减少的。
例如，在一些示例中，由于提供补偿单元的空间有限，例如从第一行到第五行，补偿空间的长度分别为A、B、C、D、E，在补偿后，第一行到第五行子像素中每一行的总负载也难以达到M，此时，第一行到第五行子像素的总负载可以逐渐增加，即采用负载渐变的补偿方案。
例如，在补偿后，第一行到第五行子像素的总负载分别为V/100×M、U/100×M、T/100×M、S/100×M以及R/100×M，其中R＞S＞T＞U＞V，R≤100，R、S、T、U、V分别为在M为100份的情况下，第一行到第五行子像素的负载所占有的分数。
以第五行子像素为例，在长度为E的空间内，通过放置X个第一补偿单元，Y个第二补偿单元，可以使得第五行子像素的总负载为R/100×M，假设第一补偿单元的总电容量为P，第二补偿单元的总电容量为Q，则X×P+Y×Q+第五行补偿前的总负载(即E空间左右两侧子像素的总负载)＝R/100×M。
由电容公式C＝εS/d可知，一个电容的电容量的大小取决于该电容中两个电容基板的正对面积以及距离。因此，通过设计走线230以及半导体走线221的宽度、走线230与半导体走线221之间的距离、走线230与导电图案240之间的距离，可以得出上述所需的第一补偿单元总电容量P以及第二补偿单元的总电容量Q。
在一些示例中，由于工艺需要或者其他需要，第五行子像素的总负载需要变为R1/100×M，此时，可以只改变半导体图案220或者导电图案240的制备工艺，例如改变制作半导体图案220或者导电图案240的掩膜版(mask)，将原本的第一补偿单元改变为第二补偿单元，或者将第二补偿单元改变为第一补偿单元，而改变为第五行子像素提供的补偿量，将第五行子像素的总负载变为R1/100×M。假设改变后第一补偿单元的数量为X1，第二补偿单元的数量为Y1，则X1×P+Y1×Q+第五行补偿前的总负载(即E空间左右两侧子像素的总负载)＝R1/100×M。若在改变补偿单元的过程中，将W个第一补偿单元替换为第二补偿单元，则Y1＝Y+W，X1＝X-W；若在改变补偿单元的过程中，将H个第二补偿单元替换为第一补偿单元，则Y1＝Y-H，X1＝X+H。
由此，在本公开实施例提供的显示基板的制备工艺中，通过改变一个功能层的制备工艺，例如改变制作半导体图案220或者导电图案240的掩膜版(mask)，即可改变为一行像素单元提供的补偿量大小，并且通过设计第一补偿单元和第二补偿单元的大小以及数量，可以获得所需的补偿量。
例如，在一些实施例中，第一走线2301和第二走线2302可以基本呈直线形贯穿开口周边区域203。在另一些实施例中，如图4A和图4B所示，第一走线2301和第二走线2302可以呈非直线形贯穿开口周边区域203，例如，在开口周边区域203中，第一走线2301可以包括第一弯折部分2311，第二走线2302可以包括第二弯折部分2312，第一弯折部分2311和第二弯折部分2312沿第一方向R1并列排布。S形弯折部分可提供较大的负载补偿空间。
例如，在一些实施例中，第一弯折部分2311包括至少一个S形弯折部分；或者，第二弯折部分2312包括至少一个S形弯折部分；或者，第一弯折部分2311和第二弯折部分2312均包括至少一个S形弯折部分。例如，当一个S形弯折部分所提供的空间内可设置的负载补偿不足以达到补偿需求时，第一弯折部分2311和第二弯折部分2312即可以包括多个S形弯折部分，以增大负载的排布空间。
例如，在一些实施例中，如图2所示，显示区域201还包括第三子显示区域2013，第一子显示区域2011、开口201A和第二子显示区域2012沿第一方向R1(即图中的水平方向)依次布置，走线230沿第一方向R1延伸，第二方向R2(即图中的竖直方向)与第一方向R1垂直，第三子显示区域2013在第二方向R2上相对的两个边缘2013A和2013B分别与第一子显示区域2011在第二方向R2上且远离开口201A的边缘2011A以及第二子显示区域2012在第二方向R2上且远离开口201A的边缘2012A分别对齐，第三子显示区域2013包括排布为多行多列的子像素，还包括分别为多行多列的子像素中的每一行子像素提供扫描信号的且沿第一方向R1延伸的多条第三走线2303(图中示出一条第三走线2303作为示例)。如图2所示，第一子显示区域2011、开口201A和第二子显示区域2012以及第三子显示区域2013整体构成一个矩形区域。例如，在其他实施例中，第一子显示区域2011、开口201A和第二子显示区域2012以及第三子显示区域2013整体也可以为其他形状，例如圆形、正方形等规则图形或者其他不规则图形，本公开的实施例对此不作具体限定。
例如，在第三子显示区域2013中，多条第三走线2303分别电连接的子像素的数量相同，因此该多条第三走线2303具有基本相同的负载。例如，由于第一补偿单元230A和第二补偿单元230B的补偿，第一子显示区域2011和第二子显示区域2012中每条走线230的负载与多条第三走线2303的负载基本相同，进而每条走线230与每条第三走线2303传输信号的速度基本相同，由此可以保持显示基板20的显示一致性，提高显示基板20的显示效果。
例如，在该显示基板20的设计过程中，可以以第三走线2303的负载为基准负载，调整经过开口周边区域203的每条走线230的负载，例如为每条走线230提供一定数量的第一补偿单元230A和第二补偿单元230B，以使每条走线230的负载与多条第三走线2303的负载基本相同。例如，当第一走线2301和第二走线2302电连接的子像素数量不同时，为第一走线2301和第二走线2302提供不同数量的第一补偿单元230A和第二补偿单元230B，以使第一走线2301和第二走线2302与第三走线2303的负载基本相同。
例如，在一些实施例中，如图4A和图4B所示，在显示基板20中，多条走线230还包括与第一走线2301和第二走线2302同层设置的第四走线2304，第四走线2304依次贯穿第一显示区域2011、开口周边区域203和第二显示区域2012。例如，第四走线2304沿第一方向R1延伸，且呈线型延伸，用于为第一显示区域2011和第二显示区域2012中沿第一方向R1排布的第三行子像素提供扫描信号。
例如，第四走线2304与半导体图案220和导电图案240中的至少一个间隔绝缘设置以能够形成电容。例如，第四走线2304可以与半导体图案220和导电图案240均间隔绝缘设置以形成电容，或者，第四走线2304与半导体图案220和导电图案240中的一个间隔绝缘设置以形成电容，或者，第四走线2304的一部分与半导体图案220和导电图案240中的一个间隔绝缘设置以形成电容，第四走线2304的另一部分与半导体图案220和导电图案240均间隔绝缘设置以形成电容。由此，第四走线2304可以通过与半导体图案220和导电图案240形成的不同形式的电容结构进行负载补偿。
例如，在一些实施例中，第三行子像素包括的子像素数量多于第一行子像素包括的子像素数量；或者第三行子像素包括的子像素数量多于第二行子像素包括的子像素数量；或者第三行子像素包括的子像素数量多于第一行子像素包括的子像素数量，也多于第二行子像素包括的子像素数量。由于第三行子像素包括的子像素数量相对于第一行子像素和第二行子像素来说较多，因此第四走线2304所需要的负载补偿较少，此时，第四走线2304可以通过较少的电容结构即可得到充分补偿，因此第四走线2304可以呈线型依次贯穿第一显示区域2011、开口周边区域203和第二显示区域2012，而不具有弯折部。
例如，在一些实施例中，如图5A所示，显示基板20还包括第一绝缘层250和第二绝缘层260；第一绝缘层250位于半导体图案220远离衬底基板210的一侧，至少一条走线230位于第一绝缘层250远离半导体图案220的一侧，第二绝缘层260位于至少一条走线230远离第一绝缘层250的一侧，导电图案240位于第二绝缘层260远离至少一条走线230的一侧。由此，第一绝缘层250将半导体图案220和走线230间隔绝缘，以形成具有第一电容结构的第一补偿单元230A，第二绝缘层260将走线230和导电图案240间隔绝缘，以形成具有第二电容结构的第二补偿单元230B。
例如，第一绝缘层250和第二绝缘层260中具有过孔261，半导体图案220与导电图案240通过第一绝缘层250和第二绝缘层260中的过孔261电连接，从而半导体图案220与导电图案240可具有相同的电平。
例如，在一些实施例中，如图5C所示，显示基板20还可以包括位于开口周边区域203两侧的第一阻隔墙281和第二阻隔墙282。例如，第二在垂直于衬底基板210的方向上，即图中的竖直方向上，多个过孔261与第一阻隔墙281和/或第二阻隔墙282重叠。此时，半导体图案220的位于第一阻隔墙281和第二阻隔墙282之间的一部分可以被刻蚀，从而使走线230的第二部分在半导体图案220被刻蚀的位置仅和导电图案240间隔绝缘，以形成具有第二电容结构的第二补偿单元230B。例如，在图5C中，多个过孔261仅设置在第一阻隔墙281和/或第二阻隔墙282下方。此时，第一阻隔墙281和第二阻隔墙282之间的位置不具有过孔261，从而可以消除或减弱位于第一阻隔墙281和第二阻隔墙282之间的导电图案240的表面因过孔的存在而可能产生的上下起伏现象，使导电图案240的膜层表面保持均匀平坦。进而，使覆盖导电图案240的各绝缘层以及各封装层的表面均可以保持均匀平坦，从而避免或减弱封装层表面可能出现的裂纹现象，进一步提高封装层的均匀性和一致性，进而改善封装层对显示基板的封装效果。
例如，在另一些实施例中，半导体图案220与导电图案240也可以不通过过孔电连接，而是分别独立地设置，从而可具有不同的电平。
例如，在一些实施例中，显示基板10还包括与导电图案240电连接的电源走线图案，电源走线图案配置为对导电图案240提供电信号，该电信号可以为任意形式的固定电信号，而非脉冲信号即可。
例如，在一些实施例中，开口周边区域203中的半导体图案220、至少一条走线230以及导电图案240等功能结构可以与显示区域201中的一些功能结构同层设置，以简化显示基板的制备难度。
在一些实施例中，如图5A和图5B所示，导电图案240的远离基板210的一侧设置有绝缘层113，第一平坦化层112，像素界定层170，第一无机封装层291，有机封装层292，第二无机封装层293。例如，这些功能层均从显示区域延伸而来，从而与显示区域的相应功能层同层设置且一体连接。
例如，在另一些实施例中，如图5D所示，位于导电图案240远离基板210的一侧设置有绝缘层113，第一平坦化层113，第二平坦化层114，像素界定层170，第一无机封装层291，有机封装层292，第二无机封装层293。与上述实施例相比，图5D中的周边区域203多了一个第二平坦化层114。此时，显示区域的部分截面图如图5E所示，与图6所示的显示区域不同的是，图5E示出的显示区域中，发光元件180的阳极181通过转接电极171与薄膜晶体管TFT的漏极123电连接，此时，转接电极171上覆盖第二平坦化层114，该第二平坦化层114延伸至开口周边区域203中，从而形成如图5D所示的结构。
例如，在其他实施例中，显示基板的显示区域也可以不具有绝缘层113和第二平坦化层114。
需要注意的是，本公开的实施例中，“同层设置”为两个功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构，例如可以在先形成该材料层后，由该材料层经过构图工艺形成。
例如，显示基板20为有机发光显示基板、量子点发光显示基板或者液晶显示基板等各种类型的显示基板。例如，以有机发光显示基板为例，显示基板201的显示区域包括阵列排布的多个子像素，每个子像素包括发光元件(有机发光二极管)以及为发光元件提供驱动信号的像素电路。
例如，如图6所示，显示基板20的显示区域201的每个子像素包括像素电路，像素电路包括薄膜晶体管TFT和存储电容Cst。薄膜晶体管TFT包括有源层120、栅极121和源漏极122/123；存储电容Cst包括第一电容极板CE1和第二电容极板CE2。例如，半导体图案220可以与有源层120同层设置；栅极121与第一电容极板CE1同层设置；至少一条走线230可以与第二电容极板CE2同层设置；导电图案240可以与源漏极122和123同层设置。由此可以简化显示基板20的制备工艺。
例如，在其他实施例中，导电图案也可以与栅极和第一电容电极同层设置；或者，也可以是一部分导电图案与第二电容电极同层设置，另一部分导电图案与栅极和第一电容电极同层设置，即导电图案包括交替形成的两部分，本公开实施例对导电图案的具体形式不作限制。
例如，如图6所示，显示区域201还包括有源层120与栅极121之间的第一栅绝缘层151、栅极121上的第二栅绝缘层152以及层间绝缘层160，第二栅绝缘层152位于第一电容极板CE1和第二电容极板CE2之间，使得第一电容极板CE1、第二栅绝缘层152和第二电容极板CE2构成存储电容Cst。层间绝缘层160覆盖在第二电容极板CE2上。例如，开口周边区域203中的第一绝缘层250包括两层绝缘层，每层分别与显示区域201中的第一栅绝缘层151和第二栅绝缘层152同层设置，开口周边区域203中的第二绝缘层260与显示区域201中的层间绝缘层160同层设置。由此可以简化显示基板20的制备工艺。
例如，在一些实施例中，如图6所示，显示基板20的显示区域201的每个子像素还包括发光元件180，发光元件180包括阴极183、阳极181以及阴极183和阳极181之间的发光层182。阴极183和阳极181中的至少之一与像素电路电连接。
例如，在一些实施例中，开口周边区域203中的电源走线图案270可以与显示区域201中的阴极183同层设置。例如，在一些示例中，阴极183为设置在显示基板20上的整面结构，为用于多个子像素的公共电极，此时，电源走线图案270可以为该阴极183延伸至开口周边区域203的部分，即电源走线图案270与阴极183为连续设置的一体结构。例如，电源走线图案270至少部分覆盖在导电图案240的远离衬底基板210的一侧并且与导电图案240接触，从而实现电连接，如图5C所示；或者，在另一些示例中，电源走线图案270通过过孔与导电图案240实现电连接。由此，电源走线图案270可以为导电图案240传输与阴极183相同的电信号。
例如，在一些实施例中，开口周边区域203中的电源走线图案270可以与显示区域201中的阳极181同层且绝缘设置。电源走线图案270与开口周边区域中的VSS电源线搭接，电源走线图案270至少部分覆盖在导电图案240的远离衬底基板210的一侧并且与导电图案240接触，从而实现电连接，可以为导电图案240传输与阴极183相同的电信号。在一些实施例中，电源走线图案270进一步跟阴极183搭接，进而提供VSS电源信号给阴极。
在一些实施例中，电源走线图案270覆盖部分补偿结构(第一补偿结构和/或第二补偿结构)，比如在靠近第一阻隔墙281和第二阻隔墙282位置处的补偿结构上方有电源走线图案270，在靠近显示区域201的位置处的补偿结构上方没有电源走线图案270。
例如，在另一些实施例中，显示区域201还包括电连接像素电路的第一电源线(稍后详细介绍)，电源走线图案270可以与第一电源线同层设置。例如，第一电源线用于提供VDD电源信号。例如，如图3B所示，电源走线图案270、第一电源线VDD和导电图案240为同层设置且一体连接的结构。例如，第一电源线VDD可为第三子显示区域2013中的子像素P提供电源信号；或者，在一些示例中，电源走线图案270作为连接电极通过过孔将第一电源线与导电图案240电连接。本公开的实施例对电源走线图案270的具体结构不做限定，只要电源走线图案270可以实现将第一电源线与导电图案240电连接即可。由此，电源走线图案270可以为导电图案240传输与第一电源线相同的电信号。
例如，在一些实施例中，显示基板20还包括其他功能结构。例如，显示基板20的开口周边区域203还包括第一阻隔墙281和第二阻隔墙282，第一阻隔墙281和第二阻隔墙282可避免形成开口201A时可能形成的裂纹扩展至显示区域201，从而对显示区域201起到保护作用。例如，显示区域201还包括覆盖像素电路的绝缘层113(例如为钝化层)和第一平坦化层112，如图6所示；例如，在另一些实施例中，如图5E所示，显示区域201还可以包括转接电极171以及第二平坦化层114。如图5E和图6所示，显示区域201还包括用于限定多个子像素的像素界定层170以及像素界定层170上的隔垫物(未示出)等结构。例如，第一阻隔墙281和第二阻隔墙282可以包括多层结构，例如，图5C中示出的第一阻隔墙281包括三层结构，此时，第一阻隔墙281可以与平坦化层112/114、像素界定层170以及隔垫物同层设置；图5C中示出的第二阻隔墙282包括双层结构，此时，第二阻隔墙282可以与平坦化层112/114、像素界定层170以及隔垫物中的任意两种同层设置。由此可以简化显示基板的制备工艺。
如图5E所示，在一些实施例中，阳极181通过转接电极与漏极123电连接，源漏极上方还包括一层绝缘层113(例如钝化层，由氧化硅、氮化硅或者氮氧化硅等材料形成)，绝缘层上方设置有第一平坦化层112，第一平坦化层112上方设置有转接电极171，转接电极171上方设置有第二平坦化层114，转接电极171通过贯穿第二平坦化层114的过孔与阳极181电连接，并通过贯穿第一平坦化层112和绝缘层113的过孔与漏极123电连接。
例如，显示基板20的开口周边区域203还包括封装层291、292和293。显示区域201还包括封装层190，封装层190包括多个封装子层191/192/193。例如，第一封装层291与封装层190中的第一封装子层191同层设置，第二封装层292与封装层190中的第二封装子层192同层设置，第三封装层293与封装层190中的第三封装子层193同层设置，例如，第一封装层291和第三封装层293均可以包括无机封装材料，例如包括氧化硅、氮化硅或者氮氧化硅等，第二封装层292可以包括有机材料，例如包括树脂材料等。显示区域201和开口周边区域203多层封装结构可以达到更好的封装效果，以防止水汽或氧气等杂质渗入显示基板20内部。
例如，本公开的实施例中，衬底基板210可以为玻璃基板、石英基板、金属基板或树脂类基板等。例如，衬底基板210的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料。例如，衬底基板210可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、平坦化层112、像素界定层170以及隔垫物的材料可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，或者可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。本公开的实施例对第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、平坦化层112、像素界定层170以及隔垫物的材料均不做具体限定。例如，第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、平坦化层112、像素界定层170以及隔垫物的材料可以彼此相同或部分相同，也可以彼此不相同，本公开的实施例对此不作限制。
例如，半导体图案220以及有源层120的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)等半导体材料。例如，半导体图案220以及有源层120的部分可以通过掺杂等导体化处理以导体化，从而具有较高的导电性。此时，半导体图案220即为导体化的半导体图案。
例如，第二电容极板CE2和至少一条走线230的材料可以包括金属材料或者合金材料，例如包括钼、铝及钛等。栅极121和第一电容极板CE1的材料也可以包括金属材料或者合金材料，例如包括钼、铝及钛等。
例如，源漏极133/123和导电图案240的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层，例如钛、铝、钛三层金属叠层(Al/Ti/Al)等。
例如，阳极181的材料可以包括至少一种导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等，或者还可以包括具有高反射率的金属作为反射层，诸如银(Ag)。阴极183的材料可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，显示基板20可以为有机发光二极管(OLED)显示基板或者量子点发光二极管(QLED)显示基板等显示基板，本公开的实施例对显示基板的具体种类不做限定。
例如，在显示基板20为有机发光二极管(OLED)显示基板的情形，发光层182可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光等。并且，根据实际不同需要，在不同的示例中，发光层182还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。
例如，在显示基板20为量子点发光二极管(QLED)显示基板的情形，发光层182可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，在本公开的其他实施例中，如图7所示，显示基板20中的开口201A还可以为圆形(图中示出的情况)、水滴形、三角形等其他形状，此时，显示区域201、周边区域202以及开口周边区域203的排布如图7所示，本公开的实施例对开口201A的具体形状不做限定。
本公开至少一实施例还提供一种走线负载的补偿方法，该补偿方法例如可以用于为显示基板中的走线进行负载补偿，以使该走线的负载达到理想值。如图8所示，该走线负载的补偿方法可以包括步骤S101-步骤S103。
S101：为走线提供至少一个第一补偿单元和至少一个第二补偿单元，并初步确定第一补偿单元和第二补偿单元的数量。
例如，参考图2、图3A和图5A，显示基板20的显示区域201有开口201A，周边区域202至少部分围绕显示区域201，周边区域202包括至少部分位于开口中201A的开口周边区域203，至少一条走线230提供于显示区域201和开口周边区域203中，用于传输用于显示区域201的电信号，走线230的相对两侧具有半导体图案220和导电图案240；走线230包括第一部分2301和第二部分2302，第一部分2301与半导体图案220和导电图案240均间隔绝缘设置以提供具有第一电容结构的至少一个第一补偿单元230A，第二部分2302与半导体图案220和导电图案240中的一个间隔绝缘设置以提供具有第二电容结构的至少一个第二补偿单元230B。
例如，显示区域201包括位于开口201A的相对两侧的第一子显示区域2011和第二子显示区域2012，第一子显示区域2011和第二子显示区域2012分别包括多行被开口201A隔开的子像素，至少一条走线230依次贯穿第一子显示区域2011、开口周边区域203和第二子显示区域2013。例如，至少一条走线230包括为第一子显示区域2011和第二子显示区域2012中的多行子像素分别提供扫描信号的多条走线230。
例如，显示区域201还包括第三子显示区域2013，第一子显示区域2011、开口201A和第二子显示区域2012沿第一方向R1(即图中的水平方向)依次布置，至少一条走线230沿第一方向R1延伸，第二方向R2(即图中的竖直方向)与第一方向R1垂直，第三子显示区域2013在第二方向R2上相对的两个边缘2013A和2013B分别与第一子显示区域2011在第二方向R2上且远离开口201A的边缘2011A以及第二子显示区域2012在第二方向R2上且远离开口201A的边缘2012A分别对齐，第三子显示区域2013包括排布为多行多列的子像素，还包括分别为多行多列的子像素中的每一行子像素提供扫描信号的且沿第一方向R1延伸的多条第三走线2303(图中示出一条第三走线2303作为示例)。
例如，为走线230提供初步确定的一定数量的第一补偿单元和第二补偿单元后，第一子显示区域2011和第二子显示区域2012中每条走线230的负载与多条第三走线2303的负载基本相同，从而保证整个显示基板的显示一致性。由此，在该显示基板20的设计过程中，可以以第三走线2303的负载为基准负载，为每条走线230提供一定数量的第一补偿单元和第二补偿单元，以使每条走线230的负载与多条第三走线2303的负载基本相同。
例如，可以根据第三走线2303的负载、每条走线230的负载、第一补偿单元可补偿的负载值以及第二补偿单元可补偿的负载值，初步确定为每条走线230提供的第一补偿单元和第二补偿单元的数量。
S102：获取走线的负载，并与基准负载进行比较，得出补偿偏差。
例如，由于上述设计是根据理论值或理想值(例如理论的第三走线2303的负载、每条走线230的负载、第一补偿单元可补偿的负载值以及第二补偿单元可补偿的负载值)计算得到的，而实际产品可能会与上述设计产生偏差。因此，在根据上述初步确定的数量为每条走线230提供了一定数量的第一补偿单元和第二补偿单元后，可通过模拟仿真或者实际测试的方式获取每条走线230的实际负载，并与基准负载(例如实际的第三走线2303的负载)进行比较，得出补偿偏差，以便于对第一补偿单元和第二补偿单元的数量进行调整，以使最终获得的产品中每条走线230的负载基本等于基准负载，例如每条走线230的负载与多条第三走线2303的负载基本相同。
S103：根据补偿偏差重新设计第一补偿单元和第二补偿单元的数量。
例如，在获得了上述补偿偏差后，可以根据该偏差值，重新设计第一补偿单元和第二补偿单元的数量，以消除该补偿偏差，使得每条走线230的负载基本等于基准负载(例如第三走线2303的负载)。
通过上述补偿方法对显示基板中的走线进行补偿后，该走线的负载可以达到理想值，进而可提升显示基板的显示效果。
本公开至少一实施例提供一种显示基板的制备方法，包括：形成显示区域和至少部分围绕显示区域的周边区域。显示区域中形成有开口，该开口例如是在显示区域中的部分功能层形成好后通过例如机械冲压或者激光切割等方式形成的。周边区域包括至少部分位于开口中的开口周边区域。显示基板包括衬底基板、半导体图案、至少一条走线和导电图案；半导体图案和所述导电图案形成于衬底基板上且形成于开口周边区域中，至少一条走线形成于显示区域和开口周边区域中，被配置为传输用于显示区域的电信号；至少一条走线的每个包括第一部分和第二部分，在垂直于衬底基板的方向上，第一部分与半导体图案和导电图案均间隔绝缘形成以提供具有第一电容结构的至少一个第一补偿单元，第二部分与半导体图案和导电图案中的一个间隔绝缘形成以提供具有第二电容结构的至少一个第二补偿单元。
例如，在一些实施例中，半导体图案形成在衬底基板上，至少一条走线形成于半导体图案远离衬底基板的一侧；导电图案形成于至少一条走线远离所述半导体图案的一侧；在垂直于衬底基板的方向上，第二部分与半导体图案不交叠，使得第二部分仅与导电图案间隔绝缘设置以提供第二电容结构。
例如，在一些实施例中，显示基板的制备方法还包括：形成第一绝缘层和第二绝缘层；第一绝缘层形成于半导体图案远离衬底基板的一侧，至少一条走线形成于第一绝缘层远离半导体图案的一侧，第二绝缘层形成于至少一条走线远离第一绝缘层的一侧，导电图案形成于第二绝缘层远离走线的一侧；从而半导体图案和走线被第一绝缘层间隔且绝缘，导电图案和走线被第二绝缘层间隔且绝缘。例如，第一绝缘层和第二绝缘层中形成有过孔，半导体图案与导电图案通过第一绝缘层和第二绝缘层中的过孔电连接，从而半导体图案与导电图案被传输相同的电信号。
例如，在一些实施例中，形成显示区域还包括形成像素电路，像素电路包括薄膜晶体管和存储电容，薄膜晶体管包括有源层、栅极和源漏极，存储电容包括第一电容极板和第二电容极板；半导体图案与有源层同层形成；栅极与第一电容极板同层形成，至少一条走线与第二电容极板同层形成；导电图案与源漏极同层形成。由此简化显示基板的制备工艺。
例如，在一些实施例中，显示基板的制备方法还包括形成电连接像素电路的第一电源线以及与导电图案电连接的电源走线图案，电源走线图案配置为对导电图案提供电信号；电源走线图案与第一电源线同层形成。
例如，在另一些实施例中，显示基板的制备方法还包括形成与导电图案电连接的电源走线图案，电源走线图案配置为对导电图案提供固定电信号；形成显示区域还包括形成发光元件，发光元件包括阴极、阳极以及阴极和阳极之间的发光层，电源走线图案与阴极同层形成。
下面，结合显示基板中的像素电路以及版图对上述显示基板及其制备方法进行介绍。
图9为本公开至少一实施例提供的一种显示基板中的像素电路的等效电路图，图10A-10E为本公开一些实施例提供的一种显示基板中的像素电路的各层的示意图。
在一些实施例中，如图9所示，像素电路包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的多条信号线和存储电容Cst，多条信号线包括栅线GL(即扫描信号线)、发光控制线EM、初始化线RL、数据线DAT和第一电源线VDD。栅线GL可包括第一栅线GLn和第二栅线GLn-1，例如第一栅线GLn可用于传输栅极扫描信号，第二栅线GLn-1可用于传输复位信号。发光控制线EM可用于传输发光控制信号。由此，像素电路为7T1C的像素电路。
需要说明的是，本公开实施例包括但并不限于此，像素电路也可采用其他类型的电路结构，例如7T2C结构或者9T2C结构等，本公开实施例对此不作限制。
例如，可以通过走线230将位于显示区域201的开口左右两侧的每行子像素对应的像素电路的第一栅线GLn电连接以传输栅极扫描信号，从而实现栅极扫描信号的补偿效果。
例如，如图9所示，第一薄膜晶体管T1的第一栅极G1与第三薄膜晶体管T3的第三漏极D3和第四薄膜晶体管T4的第四漏极D4电连接。第一薄膜晶体管T1的第一源极S1与第二薄膜晶体管T2的第二漏极D2和第五薄膜晶体管T5的第五漏极D5电连接。第一薄膜晶体管T1的第一漏极D1与第三薄膜晶体管T3的第三源极S3和第六薄膜晶体管T6的第六源极S6电连接。
例如，如图9所示，第二薄膜晶体管T2的第二栅极G2被配置为与第一栅线GLn电连接以接收栅极扫描信号，第二薄膜晶体管T2的第二源极S2被配置为与数据线DAT电连接以接收数据信号，第二薄膜晶体管T2的第二漏极D2与第一薄膜晶体管T1的第一源极S1电连接。
例如，如图9所示，第三薄膜晶体管T3的第三栅极G3被配置为与第一栅线GLn电连接，第三薄膜晶体管T3的第三源极S3与第一薄膜晶体管T1的第一漏电极D1电连接，第三薄膜晶体管T3的第三漏极D3与第一薄膜晶体管T1的第一栅极G1电连接。
例如，如图9所示，第四薄膜晶体管T4的第四栅极G4被配置为与第二栅线GLn-1电连接以接收复位信号，第四薄膜晶体管T4的第四源极S4被配置为与初始化线RL电连接以接收初始化信号，第四薄膜晶体管T4的第四漏极D4与第一薄膜晶体管T1的第一栅极G1电连接。
例如，如图9所示，第五薄膜晶体管T5的第五栅极G5被配置为与发光控制线EM电连接以接收发光控制信号，第五薄膜晶体管T5的第五源极S5被配置为与第一电源线VDD电连接以接收第一电源信号，第五薄膜晶体管T5的第五漏极D5与第一薄膜晶体管T1的第一源极S1电连接。
例如，如图9所示，第六薄膜晶体管T6的第六栅极G6被配置为与发光控制线EM电连接以接收发光控制信号，第六薄膜晶体管T6的第六源极S6与第一薄膜晶体管T1的第一漏极D1电连接，第六薄膜晶体管T6的第六漏极D6与发光元件180的第一显示电极(例如阳极)电连接。
例如，如图9所示，第七薄膜晶体管T7的第七栅极G7被配置为与第二栅线GLn-1电连接以接收复位信号，第七薄膜晶体管T7的第七源极S7与发光元件180的第一显示电极(例如阳极181)电连接，第七薄膜晶体管T7的第七漏极D7被配置为与初始化线RL电连接以接收初始化信号。例如，第七薄膜晶体管T7的第七漏极D7可以通过连接到第四薄膜晶体管T4的第四源极S4以实现与初始化线RL电连接。
例如，如图9所示，存储电容Cst包括第一电容电极CE1和第二电容电极CE2。第二电容电极CE2与第一电源线VDD电连接，第一电容电极CE1与第一薄膜晶体管T1的第一栅极G1和第三薄膜晶体管T3的第三漏极D3电连接。
例如，如图9所示，发光元件180的第二显示电极(例如阴极183)与第二电源线VSS电连接。
需要说明的是，第一电源线VDD和第二电源线VSS之一为提供高电压的电源线，另一个为提供低电压的电源线。在如图9所示的实施例中，第一电源线VDD提供恒定的第一电压，第一电压为正电压；而第二电源线VSS提供恒定的第二电压，第二电压可以为负电压等。例如，在一些示例中，第二电压可以为接地电压。
需要说明的是，上述的复位信号和上述的初始化信号可为同一信号。
例如，显示基板20的阴极183可以被配置为接收由第二电源线VSS提供的第二电压，当电源走线图案270与阴极183同层设置且电连接时，电源走线图案270、导电图案240以及与导电图案240电连接的半导体图案220被施加该第二电压，由此使与第一栅线GLn电连接且传输栅极扫描信号的走线230和半导体图案220中的半导体走线221之间能够形成电容，以实现补偿的效果。或者，当电源走线图案270与第一电源线VDD同层设置且电连接时，电源走线图案270、导电图案240以及与导电图案240电连接的半导体图案220被施加该第一电压，由此使与第一栅线GLn电连接且传输栅极扫描信号的走线230和半导体图案220中的半导体走线221之间能够形成电容，以实现补偿的效果。
需要说明的是，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以晶体管为P型晶体管(例如，P型TFT)为例详细阐述了本公开的技术方案，也就是说，在本公开的描述中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7等均可以为P型晶体管。然而本公开的实施例的晶体管不限于P型晶体管，本领域技术人员还可以根据实际需要利用N型晶体管(例如，N型TFT)实现本公开的实施例中的一个或多个晶体管的功能。
需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的，本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
在一些实施例中，如图10A所示，像素电路包括上述的薄膜晶体管T1、T2、T3、T4、T5、T6和T7、存储电容Cst、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的第一栅线GLn、第二栅线GLn-1、发光控制线EM、初始化线RL、数据线DAT和第一电源线VDD。下面，结合图9和图10A-10E对像素电路的结构进行说明。
例如，图10A为像素电路的半导体层、第一导电层、第二导电层和第三导电层的层叠位置关系的示意图。
图10B示出了像素电路的半导体层。例如，图9B所示的该半导体层包括图6中所示的有源层120，该有源层120例如为第六薄膜晶体管T6的有源层。如图9B所示，半导体层可采用半导体材料层通过构图工艺形成。半导体层可用于制作上述的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，半导体层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
例如，该像素电路的半导体层可以与开口周边区域203中的半导体图案220同层形成，即该像素电路的半导体层与开口周边区域203中的半导体图案可采用相同的半导体材料层通过相同的构图工艺形成。此时，开口周边区域203中的半导体图案220仅形成在之后将要形成走线230的第一部分231的位置，而对应于走线230的第二部分232形成位置的半导体材料被刻蚀，从而半导体图案220与之后将要形成的走线230的第二部分232不交叠。
在本公开一些实施例提供的显示基板中，在上述的半导体层上形成有绝缘层，该绝缘层包括图6中所示的第一栅绝缘层151以及部分第一绝缘层250，图10A-10E中未示出。
图10C示出了像素电路的第一导电层。例如，如图10C所示，像素电路的第一导电层设置在上述绝缘层上，从而与图10B所示的半导体层绝缘。第一导电层可包括存储电容Cst的第一电容电极CE1、第一栅线GLn、第二栅线GLn-1、发光控制线EM、以及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极(例如，上述的第一栅极G1、第，二栅极G2、第三栅极G3、第四栅极G4、第五栅极G5、第六栅极G6和第七栅极G7)。如图10C所示，第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极为第一栅线GLn、第二栅线GLn-1、发光控制线EM与半导体层交叠的部分，第三薄膜晶体管T3可为双栅结构的薄膜晶体管，第三薄膜晶体管T3的一个栅极可为第一栅线GLn与半导体层交叠的部分，第三薄膜晶体管T3的另一个栅极可为从第一栅线GLn突出的突出部；第一薄膜晶体管T1的栅极可为第一电容电极CE1。第四薄膜晶体管T4可为双栅结构的薄膜晶体管，两个栅极分别为第二栅线GLn-1与半导体层交叠的部分。
在本公开一些实施例提供的显示基板中，在上述的第一导电层上形成有另一绝缘层，该绝缘层包括图6中所示的第二栅绝缘层152和另一部分第一绝缘层250，图10A-10E中未示出。
图10D示出了像素电路的第二导电层。例如，如图10D所示，像素电路的第二导电层包括存储电容Cst的第二电容电极CE2和初始化线RL。第二电容电极CE2与第一电容电极CE1至少部分重叠以形成存储电容Cst。
例如，图10D示出的第二电容电极CE2具有缺口，在一些实施例中，第二电容电极CE2也可以不具有该缺口。本公开的实施例对第二电容电极CE2的具体结构不做限定。
例如，开口周边区域203中的走线230与像素电路的第二导电层同层形成，即开口周边区域203中的走线230与像素电路的第二导电层通过相同的导电材料层并通过相同的构图工艺形成，也即走线230与第二电容电极CE2、初始化线RL通过相同的导电材料层并相同的构图工艺形成。
在一些实施例中，第二导电层还可包括第一遮光部791和第二遮光部792。第一遮光部791在衬底基板210上的正投影覆盖第二薄膜晶体管T2的有源层、第三薄膜晶体管T3的漏极和第四薄膜晶体管T4的漏极之间的有源层，从而防止外界光线对第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4的有源层产生影响。第二遮光部792在衬底基板210上的正投影覆盖第三薄膜晶体管T3的两个栅极之间的有源层，从而防止外界光线对第三薄膜晶体管T3的有源层产生影响。第一遮光部791可与相邻像素电路的第二遮光部792为一体结构，并通过贯穿绝缘层中的过孔与第一电源线VDD电连接。
在本公开一些实施例提供的显示基板中，在上述的第二导电层上形成有另一绝缘层，该绝缘层包括图6中所示的层间绝缘层160以及第二绝缘层260，图10A-10E中未示出。
图10E示出了像素电路的第三导电层。例如，如图10E所示，像素电路的第三导电层包括数据线DAT和第一电源线VDD。结合图10A和图10E所示，数据线DAT通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH1)与半导体层中的第二薄膜晶体管T2的源极区域相连。第一电源线VDD通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH2)与半导体层中对应第五薄膜晶体管T5的源极区域相连。第一电源线VDD通过层间绝缘层中的至少一个过孔(例如过孔VH3)与第二导电层中的第二电容电极CE2相连。
例如，在一些实施例中(对应于图5B的示例)，开口周边区域203中的导电图案240、电源走线图案270与像素电路的第三导电层同层形成，即采用相同的导电材料层并通过相同的构图工艺形成。例如，开口周边区域203中的导电图案240、电源走线图案270与第一电源线VDD同层形成并电连接，从而导电图案240、电源走线图案270与第一电源线VDD传输相同的电信号。例如，当半导体图案220与导电图案240电连接时，半导体图案220、导电图案240、电源走线图案270与第一电源线VDD均传输相同的电信号。
例如，第三导电层还包括第一连接部CP1、第二连接部CP2和第三连接部CP3。第一连接部CP1的一端通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH4)与半导体层中对应第三薄膜晶体管T3的漏极区域相连，第一连接部CP1的另一端通过第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH5)与第一导电层中的第一薄膜晶体管T1的栅极相连。第二连接部CP2的一端通过层间绝缘层中的一个过孔(例如过孔VH6)与初始化线RL相连，第二连接部CP2的另一端通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH7)与半导体层中的第七薄膜晶体管T7的源极区域和第四薄膜晶体管T4的源极区域相连。第三连接部CP3通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH8)与半导体层中的第六薄膜晶体管T6的漏极区域相连。
例如，在一些实施例中，显示基板的像素电路还可以具有第四导电层。例如，图10F示出了像素电路的第四导电层。如图10F所示，该第四导电层包括第二电源线VDD2和第三电源线VDD3，该第二电源线VDD2沿图中的竖直方向延伸，第三电源线VDD3与第二电源线VDD2相交。例如，第二电源线VDD2和第三电源线VDD3彼此电连接或为一体的结构。
例如，在一些实施例中，第二电源线VDD2和第三电源线VDD3分别通过过孔与第一电源线VDD电连接，由此从而形成网状的电源线结构。这种结构有助于降低电源线上的电阻从而降低电源线的压降，并有助于将电源电压均匀地输送至显示基板的各个子像素中。
例如，在一些实施例中，该第四导电层还包括与该第二电源线VDD2和第三电源线VDD3相绝缘的第四连接部CP4，该第四连接电极234用于将第六晶体管T6的漏极D6与发光元件180电连接。例如，第四连接电极234即实现为上述实施例中的转接电极171，用于将发光元件的阳极与薄膜晶体管的漏极电连接。
在本公开一些实施例提供的显示基板中，在上述的第四导电层上形成有保护层，该保护层包括图6中所示的平坦化层112，图10A-10E中未示出。例如，开口周边区域203中的第一阻隔墙281的一个子层与该保护层同层形成，即开口周边区域203中的第一阻隔墙281的一个子层与该保护层采用相同的绝缘材料层并通过相同的构图工艺形成。
例如，走线230可通过第二栅绝缘层中的至少一个过孔与第一导电层中的第一栅线GLn相连。
在一些实施例中，如图6所示，形成显示基板还包括形成衬底基板210上的缓冲层111，缓冲层111作为过渡层，可以防止衬底基板210中的有害物质侵入显示基板20的内部，又可以增加显示基板20中的膜层在衬底基板210上的附着力。例如，缓冲层111的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料形成的单层或多层结构。
例如，显示基板的保护层上还可以形成像素界定层、隔垫物、阻隔墙、发光元件、封装层等结构，这些结构的形成方式可以参考相关技术，本公开的实施对此不做限定。
例如，在一些实施例中，上述各导电层也可以采用其他布图。例如，图11A示出了另一种第二导电层图的平面示意图。如图11A所示，在该示例中，第二导电层包括存储电容Cst的第二电容电极CE2、复位信号线Init1、第二电源信号线VDD2以及遮光部S。第二电源信号线VDD2与第二电容电极CE2一体形成。
例如，图11B示出了另一种第三导电层图的平面示意图。如图11B所示，该第三导电层包括数据线Vd、第一电源信号线VDD1以及屏蔽线PB。上述数据线Vd、第一电源信号线VDD1以及屏蔽线PB均沿相同的方向延伸，例如图中的竖直方向。例如，第三导电层还可以包括第一连接部CP1、第二连接部CP2和第三连接部CP3，以用于将不同的走线或者电极电连接。
例如，图11C示出了另一种第四导电层图的平面示意图。如图11C所示，该第四导电层包括第四连接部CP4以及沿图中的竖直方向和水平方向交叉分布的第三电源信号线VDD3。例如，在一些示例中，第三电源信号线VDD3可与第一电源信号线VDD1并联，从而形成网状的电源结构，有利于降低电源信号线的电阻。
另外，本公开的实施例对各结构或功能层的材料不作具体限定，这些结构或功能层的材料的示例可以参见上述实施例，在此不再赘述。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种显示基板，具有显示区域和至少部分围绕所述显示区域的周边区域，且还包括：衬底基板、半导体图案、至少一条走线和导电图案，
其中，所述显示区域具有开口，所述周边区域包括至少部分位于所述开口中的开口周边区域；
所述半导体图案和所述导电图案位于所述衬底基板上且位于所述开口周边区域中，
所述至少一条走线位于所述显示区域和所述开口周边区域中，被配置为传输用于所述显示区域的电信号；
所述至少一条走线的每个包括第一部分和第二部分，在垂直于所述衬底基板的方向上，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘设置以提供具有第一电容结构的至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘设置以提供具有第二电容结构的至少一个第二补偿单元；
在垂直于所述衬底基板的方向上，所述第二部分与所述半导体图案不交叠，使得所述第二部分仅与所述导电图案间隔绝缘设置以提供所述第二电容结构；
所述显示区域包括位于所述开口的相对两侧的第一子显示区域和第二子显示区域，所述第一子显示区域和所述第二子显示区域分别包括多行被所述开口隔开的子像素，所述至少一条走线依次贯穿所述第一子显示区域、所述开口周边区域和所述第二子显示区域；
所述至少一条走线包括为所述第一子显示区域和所述第二子显示区域中的第一行子像素提供扫描信号的第一走线，且包括为所述第一子显示区域和所述第二子显示区域中的第二行子像素提供扫描信号的第二走线；
所述第一行子像素包括的子像素的数量与所述第二行子像素包括的子像素的数量相同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量相同，并且所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量相同，或者
所述第一行子像素包括的子像素数量与所述第二行子像素包括的子像素数量不同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量不同，或者所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量不同，或者所述第一走线包括的第一补偿单元的数量和所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第一补偿单元的数量和所述第二走线包括的第二补偿单元的数量都分别对应不同。
2.根据权利要求1所述的显示基板，其中，所述至少一条走线位于所述半导体图案远离所述衬底基板的一侧；所述导电图案位于所述至少一条走线远离所述半导体图案的一侧。
3.根据权利要求1所述的显示基板，其中，所述显示区域还包括第三子显示区域，所述第一子显示区域、所述开口和所述第二子显示区域沿第一方向依次布置，所述至少一条走线沿所述第一方向延伸，第二方向与所述第一方向垂直，
所述第三子显示区域在所述第二方向上相对的两个边缘分别与所述第一子显示区域在所述第二方向上且远离所述开口的边缘以及所述第二子显示区域在所述第二方向上且远离所述开口的边缘分别对齐，
所述第三子显示区域包括排布为多行多列的子像素，还包括分别为所述多行多列的子像素中的每一行子像素提供扫描信号的且沿所述第一方向延伸的多条第三走线。
4.根据权利要求3所述的显示基板，其中，所述半导体图案包括多条沿所述第二方向延伸的半导体走线，所述导电图案连续设置在所述至少一条走线远离所述半导体图案的一侧。
5.根据权利要求4所述的显示基板，其中，所述至少一条走线的线宽为3微米-5微米，所述半导体走线的线宽为20微米-30微米。
6.根据权利要求1或2所述的显示基板，还包括第一绝缘层和第二绝缘层；
其中，所述第一绝缘层位于所述半导体图案远离所述衬底基板的一侧，所述至少一条走线位于所述第一绝缘层远离所述半导体图案的一侧，所述第二绝缘层位于所述至少一条走线远离所述第一绝缘层的一侧，所述导电图案位于所述第二绝缘层远离所述走线的一侧；
所述第一绝缘层和所述第二绝缘层中具有过孔，所述半导体图案与所述导电图案通过所述第一绝缘层和所述第二绝缘层中的过孔电连接。
7.根据权利要求1或2所述的显示基板，还包括与所述导电图案电连接的电源走线图案，其中，所述电源走线图案配置为对所述导电图案提供电信号。
8.根据权利要求7所述的显示基板，其中，所述显示区域包括多个子像素，所述子像素包括像素电路，
所述像素电路包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极和源漏极；
所述半导体图案与所述有源层同层设置。
9.根据权利要求8所述的显示基板，其中，所述像素电路还包括存储电容，所述存储电容包括第一电容极板和第二电容极板，
所述栅极与所述第一电容极板同层设置，所述至少一条走线与所述第二电容极板同层设置。
10.根据权利要求8所述的显示基板，其中，所述导电图案与所述源漏极同层设置。
11.根据权利要求7所述的显示基板，其中，所述显示区域还包括电连接所述像素电路的第一电源线，所述电源走线图案与所述第一电源线同层设置。
12.根据权利要求8所述的显示基板，其中，所述子像素还包括发光元件，所述发光元件包括阴极、阳极以及所述阴极和所述阳极之间的发光层，所述阴极和所述阳极至少之一与所述像素电路电连接，
所述电源走线图案与所述阳极同层设置。
13.一种走线负载的补偿方法，包括：
为走线提供至少一个第一补偿单元和至少一个第二补偿单元，并初步确定所述第一补偿单元和所述第二补偿单元的数量；
获取所述走线的负载，并与基准负载进行比较，得出补偿偏差；
根据所述补偿偏差重新设计所述第一补偿单元和所述第二补偿单元的数量；
其中，显示区域有开口，周边区域至少部分围绕所述显示区域，所述周边区域包括至少部分位于所述开口中的开口周边区域，所述走线提供于所述显示区域和所述开口周边区域中，用于传输用于所述显示区域的电信号，所述走线的相对两侧具有半导体图案和导电图案；所述走线包括第一部分和第二部分，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘设置以提供具有第一电容结构的所述至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘设置以提供具有第二电容结构的所述至少一个第二补偿单元；
所述走线、半导体图案和导电图案设置在衬底基板上，在垂直于所述衬底基板的方向上，所述第二部分与所述半导体图案不交叠，使得所述第二部分仅与所述导电图案间隔绝缘设置以提供所述第二电容结构；
所述显示区域包括位于所述开口的相对两侧的第一子显示区域和第二子显示区域，所述第一子显示区域和所述第二子显示区域分别包括多行被所述开口隔开的子像素，所述走线依次贯穿所述第一子显示区域、所述开口周边区域和所述第二子显示区域；
所述走线包括为所述第一子显示区域和所述第二子显示区域中的第一行子像素提供扫描信号的第一走线，且包括为所述第一子显示区域和所述第二子显示区域中的第二行子像素提供扫描信号的第二走线；
所述第一行子像素包括的子像素的数量与所述第二行子像素包括的子像素的数量相同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量相同，并且所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量相同，或者
所述第一行子像素包括的子像素数量与所述第二行子像素包括的子像素数量不同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量不同，或者所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量不同，或者所述第一走线包括的第一补偿单元的数量和所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第一补偿单元的数量和所述第二走线包括的第二补偿单元的数量都分别对应不同。
14.一种显示基板的制备方法，包括：形成显示区域和至少部分围绕所述显示区域的周边区域；
所述显示区域中形成有开口，所述周边区域包括至少部分位于所述开口中的开口周边区域；
所述显示基板包括衬底基板、半导体图案、至少一条走线和导电图案；
所述半导体图案和所述导电图案形成于所述衬底基板上且形成于所述开口周边区域中，
所述至少一条走线形成于所述显示区域和所述开口周边区域中，被配置为传输用于所述显示区域的电信号；
所述至少一条走线的每个包括第一部分和第二部分，在垂直于所述衬底基板的方向上，所述第一部分与所述半导体图案和所述导电图案均间隔绝缘形成以提供具有第一电容结构的至少一个第一补偿单元，所述第二部分与所述半导体图案和导电图案中的一个间隔绝缘形成以提供具有第二电容结构的至少一个第二补偿单元；
在垂直于所述衬底基板的方向上，所述第二部分与所述半导体图案不交叠，使得所述第二部分仅与所述导电图案间隔绝缘设置以提供所述第二电容结构；
所述显示区域包括位于所述开口的相对两侧的第一子显示区域和第二子显示区域，所述第一子显示区域和所述第二子显示区域分别包括多行被所述开口隔开的子像素，所述至少一条走线依次贯穿所述第一子显示区域、所述开口周边区域和所述第二子显示区域；
所述至少一条走线包括为所述第一子显示区域和所述第二子显示区域中的第一行子像素提供扫描信号的第一走线，且包括为所述第一子显示区域和所述第二子显示区域中的第二行子像素提供扫描信号的第二走线；
所述第一行子像素包括的子像素的数量与所述第二行子像素包括的子像素的数量相同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量相同，并且所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量相同，或者
所述第一行子像素包括的子像素数量与所述第二行子像素包括的子像素数量不同，所述第一走线包括的第一补偿单元的数量与所述第二走线包括的第一补偿单元的数量不同，或者所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第二补偿单元的数量不同，或者所述第一走线包括的第一补偿单元的数量和所述第一走线包括的第二补偿单元的数量与所述第二走线包括的第一补偿单元的数量和所述第二走线包括的第二补偿单元的数量都分别对应不同。
15.根据权利要求14所述的显示基板的制备方法，其中，所述至少一条走线形成于所述半导体图案远离所述衬底基板的一侧；所述导电图案形成于所述至少一条走线远离所述半导体图案的一侧。
16.根据权利要求15所述的显示基板的制备方法，还包括：形成第一绝缘层和第二绝缘层；
其中，所述第一绝缘层形成于所述半导体图案远离所述衬底基板的一侧，所述至少一条走线形成于所述第一绝缘层远离所述半导体图案的一侧，所述第二绝缘层形成于所述至少一条走线远离所述第一绝缘层的一侧，所述导电图案形成于所述第二绝缘层远离所述走线的一侧；
所述第一绝缘层和所述第二绝缘层形成有过孔，所述半导体图案与所述导电图案通过所述第一绝缘层和所述第二绝缘层中的过孔电连接。
17.根据权利要求14-16任一所述的显示基板的制备方法，其中，形成所述显示区域还包括形成像素电路，所述像素电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括有源层、栅极和源漏极，所述存储电容包括第一电容极板和第二电容极板；
所述半导体图案与所述有源层同层形成；所述栅极与所述第一电容极板同层形成，所述至少一条走线与所述第二电容极板同层形成；所述导电图案与所述源漏极同层形成。
18.根据权利要求17所述的显示基板的制备方法，还包括形成电连接所述像素电路的第一电源线以及与所述导电图案电连接的电源走线图案，所述电源走线图案配置为对所述导电图案提供电信号；
其中，所述电源走线图案与所述第一电源线同层形成。
19.根据权利要求17所述的显示基板的制备方法，还包括形成与所述导电图案电连接的电源走线图案，所述电源走线图案配置为对所述导电图案提供固定电信号；
形成所述显示区域还包括形成发光元件，所述发光元件包括阴极、阳极以及所述阴极和所述阳极之间的发光层，
其中，所述电源走线图案与所述阳极同层形成。
CN202080000196.8A 2020-02-27 2020-02-27 显示基板及其制备方法、走线负载的补偿方法 Active CN113646826B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/076970 WO2021168738A1 (zh) 2020-02-27 2020-02-27 显示基板及其制备方法、走线负载的补偿方法

Publications (2)

Publication Number Publication Date
CN113646826A CN113646826A (zh) 2021-11-12
CN113646826B true CN113646826B (zh) 2024-03-15

Family

ID=77490622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000196.8A Active CN113646826B (zh) 2020-02-27 2020-02-27 显示基板及其制备方法、走线负载的补偿方法

Country Status (5)

Country Link
US (1) US11910670B2 (zh)
EP (1) EP4113495A4 (zh)
JP (1) JP7436515B2 (zh)
CN (1) CN113646826B (zh)
WO (1) WO2021168738A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114360452A (zh) * 2022-02-24 2022-04-15 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104834116A (zh) * 2015-05-26 2015-08-12 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN107633812A (zh) * 2017-10-30 2018-01-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN108665850A (zh) * 2018-05-11 2018-10-16 昆山国显光电有限公司 驱动基板和显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526507B2 (ja) 2008-07-31 2014-06-18 カシオ計算機株式会社 液晶表示素子
KR101212225B1 (ko) * 2010-05-06 2012-12-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105355633B (zh) * 2015-10-26 2018-08-03 京东方科技集团股份有限公司 制作阵列基板的方法和阵列基板
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
BR112018012685A2 (pt) 2016-03-28 2018-12-04 Apple Inc. display de diodo de emissão de luz
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
US10650725B2 (en) 2016-04-15 2020-05-12 Samsung Display Co., Ltd. Display device
CN105789266A (zh) * 2016-05-30 2016-07-20 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示装置
US10360862B2 (en) 2017-09-07 2019-07-23 Apple Inc. Displays with supplemental loading structures
KR102362704B1 (ko) 2017-09-07 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
EP3477705B1 (en) 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
KR102483346B1 (ko) 2017-10-30 2023-01-02 엘지디스플레이 주식회사 표시장치
KR102509413B1 (ko) 2017-12-12 2023-03-10 엘지디스플레이 주식회사 표시 장치
CN208444838U (zh) 2018-05-11 2019-01-29 昆山国显光电有限公司 驱动基板和显示面板
CN208271545U (zh) 2018-05-14 2018-12-21 昆山国显光电有限公司 驱动基板和显示面板
CN108511466B (zh) 2018-05-14 2021-10-22 昆山国显光电有限公司 阵列基板、显示屏及显示装置
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
CN108877622B (zh) 2018-06-28 2021-08-06 武汉天马微电子有限公司 异形显示面板和显示装置
CN109300953B (zh) 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板及显示装置
CN109713012B (zh) 2018-12-27 2020-11-20 厦门天马微电子有限公司 一种显示面板和显示装置
CN209843713U (zh) 2019-06-26 2019-12-24 昆山国显光电有限公司 一种显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104834116A (zh) * 2015-05-26 2015-08-12 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN107633812A (zh) * 2017-10-30 2018-01-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN108665850A (zh) * 2018-05-11 2018-10-16 昆山国显光电有限公司 驱动基板和显示面板

Also Published As

Publication number Publication date
EP4113495A1 (en) 2023-01-04
JP7436515B2 (ja) 2024-02-21
EP4113495A4 (en) 2023-04-19
US20220310755A1 (en) 2022-09-29
WO2021168738A1 (zh) 2021-09-02
US11910670B2 (en) 2024-02-20
CN113646826A (zh) 2021-11-12
JP2023524324A (ja) 2023-06-12

Similar Documents

Publication Publication Date Title
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
WO2021226879A1 (zh) 显示基板及其制备方法、显示装置
CN114730798A (zh) 显示基板以及显示装置
CN113169216B (zh) 显示基板及其制备方法、显示装置
US20230048918A1 (en) Display substrate and display apparatus
US20240040880A1 (en) Display panel and display device
CN113646826B (zh) 显示基板及其制备方法、走线负载的补偿方法
CN114628444A (zh) 具有集成触摸屏的发光显示装置及其制造方法
WO2023143568A1 (zh) 显示面板、显示模组及显示装置
WO2021168731A1 (zh) 显示基板及其制备方法、显示装置
CN215069990U (zh) 显示基板以及显示装置
CN214956890U (zh) 显示基板以及显示装置
KR100609324B1 (ko) 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기
CN115398637B (zh) 显示基板及显示装置
US20240057397A1 (en) Display Device
US20220158051A1 (en) Display device
CN219999921U (zh) 显示基板
CN116963529A (zh) 显示面板及制作方法、显示装置
CN117098417A (zh) 显示面板及显示装置
CN114823832A (zh) 一种显示基板及显示装置
CN114127948A (zh) 显示基板以及显示装置
CN117501219A (zh) 触控显示面板、显示装置及其制备方法
CN116390599A (zh) 显示装置和显示面板
CN118056234A (zh) 阵列基板、显示面板及显示装置
CN117461074A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant