JPWO2016136114A1 - 基準電圧生成回路および半導体装置 - Google Patents

基準電圧生成回路および半導体装置 Download PDF

Info

Publication number
JPWO2016136114A1
JPWO2016136114A1 JP2017501880A JP2017501880A JPWO2016136114A1 JP WO2016136114 A1 JPWO2016136114 A1 JP WO2016136114A1 JP 2017501880 A JP2017501880 A JP 2017501880A JP 2017501880 A JP2017501880 A JP 2017501880A JP WO2016136114 A1 JPWO2016136114 A1 JP WO2016136114A1
Authority
JP
Japan
Prior art keywords
voltage
circuit
transistor
capacitor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017501880A
Other languages
English (en)
Inventor
艶争 張
艶争 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016136114A1 publication Critical patent/JPWO2016136114A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

内部グランドの電位変動を低減し、回路の誤動作の防止を図る。基準電圧生成回路（１）は、分圧回路（１ａ）、トランジスタ（Ｍ１）およびコンデンサ（Ｃ１）を備える。分圧回路（１ａ）は、電源電圧（ＶＣＣ）を所定レベルに分圧して所定電圧（Ｖａ）を生成する。トランジスタ（Ｍ１）は、所定電圧（Ｖａ）がゲートに印加され、所定電圧（Ｖａ）と、自己の閾値電圧（Ｖｔｈ）とを加算した電圧を、基準電圧（Ｖｒｅｆ）としてドレインから出力する。コンデンサ（Ｃ１）は、トランジスタ（Ｍ１）のゲートとソースとをバイパスする。また、コンデンサ（Ｃ１）の一端は、トランジスタ（Ｍ１）のゲートに接続し、コンデンサ（Ｃ１）の他端は、トランジスタ（Ｍ１）のソースおよびグランドに接続する。さらに、トランジスタ（Ｍ１）のドレインには、電荷を出力する電荷出力源（２ａ）が接続される。

Description

本技術は、基準電圧生成回路および半導体装置に関する。
近年、パワー半導体素子を用いたスイッチ素子と、スイッチ素子の駆動回路およびその周辺の制御回路や保護回路などを１チップ化したＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置の開発が進んでいる。
ＩＰＳは、例えば、トランスミッション、エンジンおよびブレーキなどの自動車電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。
従来技術として、ツェナーダイオードのクランプ耐圧により電位を固定して回路の誤動作を防止する技術が提案されている（特許文献１）。
米国特許出願公開第２０１２／０２８７６８４号明細書
電源の正極と負荷との間にスイッチ素子を介在させたハイサイド型のＩＰＳでは、電源電圧から所定レベル下げた電圧を生成し、この所定レベル下げた電圧をＩＰＳ内部の回路を駆動するための内部グランドとして供給している。
また、ＩＰＳでは、スイッチ素子をターンオンさせる際、チャージポンプでスイッチ素子の閾値電圧を超えるまで電荷を溜め、溜めた電荷をスイッチ素子のゲートに印加することで、スイッチ素子のターンオンを実行している。
しかし、チャージポンプは、発振回路を用いてコンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、従来では、内部グランドの電位が大幅に変動してしまう可能性があった。内部グランドの電位が変動すると、回路が誤動作して品質低下を引き起こすことになる。
本発明はこのような点に鑑みて、内部グランドの電位変動を低減し、回路の誤動作の防止を図った基準電圧生成回路および半導体装置を提供することを目的とする。
上記課題を解決するために、１つの案では、基準電圧生成回路が提供される。基準電圧生成回路は、分圧回路、トランジスタおよびコンデンサを備える。
分圧回路は、電源電圧を分圧して所定電圧を生成する。トランジスタは、所定電圧がゲートに印加され、所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力する。コンデンサは、トランジスタのゲートとソースとをバイパスする。また、コンデンサの一端は、トランジスタのゲートおよび分圧回路の出力端に接続し、コンデンサの他端は、トランジスタのソースおよびグランドに接続し、トランジスタのドレインには、発振動作にもとづいて電荷を出力する電荷出力源が接続されている。
また、１つの案では、半導体装置が提供される。半導体装置は、負荷を作動させるスイッチ素子、電荷出力源、および基準電圧生成回路を備える。また、電荷出力源は、発振回路とチャージポンプとを含み、基準電圧生成回路は、分圧回路、トランジスタおよびコンデンサを含む。
チャージポンプは、発振回路の発振動作によって充放電を繰り返し、スイッチ素子のターンオンに要する駆動電圧まで電荷を溜める。分圧回路は、電源電圧を分圧して所定電圧を生成する。トランジスタは、所定電圧がゲートに印加され、所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力する。コンデンサは、トランジスタのゲートとソースとをバイパスする。また、コンデンサの一端は、トランジスタのゲートおよび分圧回路の出力端に接続し、コンデンサの他端は、トランジスタのソースおよびグランドに接続し、トランジスタのドレインには、電荷出力源が接続されている。
内部グランドの電位変動を低減し、回路の誤動作の防止を図ることが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
（ａ）基準電圧生成回路の構成例を示す図である。（ｂ）動作を説明するための図である。 半導体装置の構成例を示す図である。 チャージポンプの昇圧動作を説明するための図である。 内部ＧＮＤに変動が生じる理由を説明するための図である。 半導体装置の構成例を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 半導体装置の変形例の構成例を示す図である。 ハイサイド型のＩＰＳの構成例を示す図である。
以下、実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。
図１（ａ）は基準電圧生成回路の構成例を示す図である。基準電圧生成回路１は、分圧回路１ａ、トランジスタＭ１およびコンデンサＣ１を備える。
分圧回路１ａは、電源電圧ＶＣＣを所定レベルに分圧して所定電圧Ｖａを生成する。トランジスタＭ１は、所定電圧Ｖａがゲートに印加され、所定電圧Ｖａと、自己の閾値電圧Ｖｔｈとを加算した電圧を、基準電圧Ｖｒｅｆとしてドレインから出力する。
コンデンサＣ１は、トランジスタＭ１のゲートとソースとをバイパスする。この場合、コンデンサＣ１の一端は、トランジスタＭ１のゲートおよび分圧回路１ａの出力端に接続し、コンデンサＣ１の他端は、トランジスタＭ１のソースおよびグランドに接続する。なお、トランジスタＭ１のドレインには、電荷を出力する電荷出力源２ａが接続される。
図１（ｂ）は動作を説明するための図である。ここで、コンデンサＣ１が存在しない場合には、電荷出力源２ａから出力される電荷は、経路Ｌ０を流れて、トランジスタＭ１のゲートとドレインとの間にある寄生容量Ｃｐを通じて、トランジスタＭ１のゲートに電荷が溜まる。このため、電荷出力源２ａからの電荷出力の増減に応じて、基準電圧Ｖｒｅｆの電位が変動してしまう現象が生じる。
これに対し、コンデンサＣ１が存在する場合には、経路Ｌ１のような電荷の流れが生成されるので、トランジスタＭ１のゲートとドレインとの間にある寄生容量Ｃｐに電荷が溜まることがなく、電荷は、グランドに放出されることになる。
なお、コンデンサＣ１の静電容量は寄生容量Ｃｐの静電容量以上とすることが望ましい。コンデンサＣ１の静電容量を大きくするためには、チップサイズを大きくすることになるので、実装規模を抑制するためには、コンデンサＣ１の静電容量は、寄生容量Ｃｐの静電容量と同一とすることが望ましい。
これにより、基準電圧Ｖｒｅｆの電位変動を抑制することが可能になる。また、基準電圧Ｖｒｅｆが供給される周辺回路の誤動作を防止することが可能になる。
次に本発明の技術の詳細を説明する前に、一般的な半導体装置の構成およびその課題について図２〜図４を用いて説明する。図２は半導体装置の構成例を示す図である。図中のＧＮＤ０は、０Ｖの通常のＧＮＤを表している（以降では、グランドをＧＮＤと表記する）。
ＶＣＣは、外部電源電圧である。ＶＤＤは、装置内の各トランジスタが安定してターンオン駆動する際に必要な電圧であり、ＶＣＣを用いて装置内部で生成されて供給される電源電圧である。
また、装置内の各回路を駆動するために、電源ＶＣＣから所定レベル下げて生成される基準電圧を以降では内部ＧＮＤ（図１の基準電圧Ｖｒｅｆの相当）と表記する。
半導体装置１０は、負荷２と接続し、内部ＧＮＤ回路１１、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。半導体装置１０は、例えば、ハイサイド型のＩＰＳに適用可能である。
内部ＧＮＤ回路１１は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＮＭＯＳトランジスタＭ１〜Ｍ３、ＰチャネルＭＯＳＦＥＴであるＰＭＯＳトランジスタＭ４およびダイオードＤ１、Ｄ２を含む。また、スイッチ素子１４には、パワーＭＯＳＦＥＴとして、ＮＭＯＳトランジスタＭＨ１を使用している。
各回路素子の接続関係について、電源ＶＣＣは、ＮＭＯＳトランジスタＭ１のドレインと、ＮＭＯＳトランジスタＭ１のゲートと接続する。ＮＭＯＳトランジスタＭ１のソースは、ＮＭＯＳトランジスタＭ２のドレインと、ＮＭＯＳトランジスタＭ２のゲートと接続する。
ＮＭＯＳトランジスタＭ２のソースは、ＮＭＯＳトランジスタＭ３のドレインと、ＰＭＯＳトランジスタＭ４のゲートと接続する。ＮＭＯＳトランジスタＭ３のゲートは、ＮＭＯＳトランジスタＭ３のソースと、ダイオードＤ１のアノードと接続し、ダイオードＤ１のカソードは、ＧＮＤ０に接続する。
電源ＶＤＤは、発振回路１２の一方の電源端子と、チャージポンプ１３の一方の電源端子と接続する。発振回路１２とチャージポンプ１３とは互いに接続し、チャージポンプ１３の出力端子は、ＮＭＯＳトランジスタＭＨ１のゲートに接続する。
ＮＭＯＳトランジスタＭＨ１のドレインは、電源ＶＣＣに接続し、ＮＭＯＳトランジスタＭＨ１のソースは、負荷２の一端に接続し、負荷２の他端は、ＧＮＤ０に接続する。
また、発振回路１２の他方の電源端子は、チャージポンプ１３の他方の電源端子と、ダイオードＤ２のアノードと、出力端子ＯＵＴ２と、ＰＭＯＳトランジスタＭ４のドレインと接続する。ＰＭＯＳトランジスタＭ４のソースは、ＧＮＤ０に接続し、ダイオードＤ２のカソードは、出力端子ＯＵＴ１に接続する。なお、発振回路１２およびチャージポンプ１３の他方の電源端子は、内部ＧＮＤに接続する端子になる。
ここで、内部ＧＮＤ回路１１のＮＭＯＳトランジスタＭ１、Ｍ２は、ソースフォロワを構成し、また、ＮＭＯＳトランジスタＭ３およびダイオードＤ１によって電流引込み部を構成している。
ソースフォロワを構成しているＮＭＯＳトランジスタＭ１、Ｍ２のそれぞれの閾値電圧をＶｔｈ１とすれば、図の例では、ソースフォロワは、ＮＭＯＳトランジスタＭ１、Ｍ２の２段で構成されているので、ＮＭＯＳトランジスタＭ２のソースの電位は、（ＶＤＤ−Ｖｔｈ１×２）である。
よって、この電圧がＶＣＣを分圧した電圧Ｖａとして出力されることになる。分圧された電圧Ｖａは、ＰＭＯＳトランジスタＭ４のゲートに印加される。したがって、ＰＭＯＳトランジスタＭ４の閾値電圧をＶｔｈとすれば、ＰＭＯＳトランジスタＭ４のドレインからは、電圧（Ｖａ＋Ｖｔｈ）が出力され、この電圧が内部ＧＮＤとして、出力端子ＯＵＴ２を介して、周辺回路に供給されることになる。
なお、内部ＧＮＤは、発振回路１２およびチャージポンプ１３にも供給されている。また、ソースフォロワは、この例では２段の構成としているが、所望の段数で構成してよい。
次に解決すべき課題について説明する。メインスイッチであるＮＭＯＳトランジスタＭＨ１がフルオンして負荷２を駆動するためには、ＮＭＯＳトランジスタＭＨ１のゲート電圧には例えば、２８Ｖの電圧印加を要する。
これに対し、半導体装置１０の電源電圧ＶＣＣは、例えば、１３Ｖである。このため、チャージポンプ１３は、ＶＣＣ＝１３Ｖから、ＮＭＯＳトランジスタＭＨ１をフルオンするために必要な電荷を溜めてゲート電圧を昇圧する。
そして、チャージポンプ１３は、ＮＭＯＳトランジスタＭＨ１のゲートに対して、昇圧したゲート電圧を印加することで、ＮＭＯＳトランジスタＭＨ１のターンオンを実行している。
次にチャージポンプ１３の昇圧動作の一例について説明する。図３はチャージポンプの昇圧動作を説明するための図である。チャージポンプ１３は、ＮＭＯＳトランジスタＭ１１、ダイオードＤ３およびコンデンサＣ１１、Ｃ１２を含む。
構成素子の接続関係を記すと、ＮＭＯＳトランジスタＭ１１のゲートには、発振回路１２の出力端が接続する。コンデンサＣ１１の一端は、電源ＶＤＤと、ダイオードＤ３のアノードに接続し、コンデンサＣ１１の他端は、ＮＭＯＳトランジスタＭ１１のドレインに接続する。
コンデンサＣ１２の一端は、電源ＶＤＤ、ダイオードＤ３のカソード、および図２に示すＮＭＯＳトランジスタＭＨ１のゲートに接続し、コンデンサＣ１２の他端は、ＮＭＯＳトランジスタＭ１１のソースおよび内部ＧＮＤに接続する。
ここで、例えば、ＮＭＯＳトランジスタＭ１１のゲートに、ＨレベルとＬレベルとが繰り返す発振信号が印加される場合、発振信号がＨレベルのとき、ＮＭＯＳトランジスタＭ１１はオンする。
この場合、コンデンサＣ１１に対して、電源ＶＤＤから容量が充電される（コンデンサＣ１１の端子電圧がＶＤＤまでチャージされる）。
一方、発振信号がＬレベルになると、ＮＭＯＳトランジスタＭ１１がオフし、ポイントＰ１の電位は、ＮＭＯＳトランジスタＭ１１がオンのときの電位よりも上昇する。すると、コンデンサＣ１１に充電されていた電荷が、ダイオードＤ３を介して、コンデンサＣ１２へ流れて移動することになる。
このとき、コンデンサＣ１２では、電源ＶＤＤによる充電と、コンデンサＣ１１から流れてきたＶＤＤ分の電荷による充電とが行われるので、ポイントＰ２の電位は、ＶＤＤの２倍まで上昇することになる。
このような構成によって、スイッチ素子１４であるＮＭＯＳトランジスタＭＨ１をフルオンさせるに十分な電荷を生成している。なお、ＶＣＣのｎ倍の昇圧を行う場合は、原理的には上記のような回路構成をｎ段設けることになる。
次に内部ＧＮＤの変動について説明する。チャージポンプ１３は、上記のように、発振回路１２を動力源に用いて、コンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、内部ＧＮＤの電位が変動するという現象が生じる。
図４は内部ＧＮＤに変動が生じる理由を説明するための図である。ＮＭＯＳトランジスタＭＨ１をターンオンさせるために、発振回路１２が発振し、チャージポンプ１３が作動する。
そして、ＮＭＯＳトランジスタＭＨ１のゲートに印加する電荷が溜まり、ＮＭＯＳトランジスタＭＨ１の閾値電圧を超えたときに、ＮＭＯＳトランジスタＭＨ１がターンオンする。
チャージポンプ１３は、上述のように、電荷を溜めるために充放電の高速切り替えを行う。このとき、経路Ｌ０（チャージポンプ１３稼働時に内部ＧＮＤ回路１１に対して、電荷が流れる経路）を通じて、ＰＭＯＳトランジスタＭ４のドレイン端子とゲート端子との間の寄生コンデンサＣｐを介して、ＰＭＯＳトランジスタＭ４のゲートに電荷が溜まる。
その結果、チャージポンプ１３から出力される電荷の増減に応じて、ＰＭＯＳトランジスタＭ４のゲート電位が変動することになる。このため、ＰＭＯＳトランジスタＭ４の導通能力が変化し、ＰＭＯＳトランジスタＭ４のドレイン電位が振動する、すなわち、内部ＧＮＤが変動することになる。
内部ＧＮＤが変動すると、周辺回路に対してＥＭＩ（Electro Magnetic Interference）ノイズを与えたり、また、内部ＧＮＤが供給されている回路の動作精度が低下したりして、誤動作を引き起こす原因になる。
なお、上述の従来技術（特許文献１）では、ツェナーダイオードのクランプ耐圧により電位を固定している。
しかし、この方法では、特定な電位を満足するように、ツェナーダイオードのクランプ耐圧の調整を要するので、クランプ耐圧を調整するためのプロセス工程数が増えることになる。また、ツェナーダイオードの製造バラツキによって、内部ＧＮＤの振動幅を十分に抑制することは困難といえる。
本技術はこのような点に鑑みてなされたものであり、工程数を増やさずに内部ＧＮＤ電位変動を低減し、ＥＭＩノイズの抑制および内部ＧＮＤが供給されている回路の動作精度の低下を抑制して、回路の誤動作を防ぐ基準電圧生成回路および半導体装置を提供するものである。
次に本発明の技術の半導体装置について説明する。図５は半導体装置の構成例を示す図である。半導体装置１０ａは、負荷２と接続し、内部ＧＮＤ回路１１ａ、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。なお、内部ＧＮＤ回路１１ａは、図１に示した基準電圧生成回路１の機能を有する。また、発振回路１２およびチャージポンプ１３は、図１に電荷出力源２ａに該当する。
内部ＧＮＤ回路１１ａでは、あらたな回路素子としてコンデンサ（バイパスコンデンサ）Ｃ１を有している。コンデンサＣ１の一端は、ＰＭＯＳトランジスタＭ４のゲート、ＮＭＯＳトランジスタＭ２のソースおよびＮＭＯＳトランジスタＭ３のドレインに接続する。また、コンデンサＣ１の他端は、ＰＭＯＳトランジスタＭ４のソースおよびＧＮＤ０に接続する。その他の構成は図２と同じである。
半導体装置１０ａは、ＰＭＯＳトランジスタＭ４のゲートとソース間に、コンデンサＣ１が追加接続されている。これにより、図４に示す経路Ｌ０が、ＰＭＯＳトランジスタＭ４のソース側、すなわち、ＧＮＤ０までバイパスされて、チャージポンプ１３稼働時の電荷が流れるあらたな経路として、経路Ｌ１が生成されることになる。
したがって、チャージポンプ１３が高速充放電を行っている場合、経路Ｌ１を通じ、コンデンサＣ１を介して、ＰＭＯＳトランジスタＭ４のゲートに溜まる電荷をＧＮＤ０に逃がすことができ、ＰＭＯＳトランジスタＭ４のゲートに電荷が溜まることを低減することができる。
このため、ＰＭＯＳトランジスタＭ４のゲート電位は、チャージポンプ１３が稼働している場合であっても、変動が抑制されて安定化する。よって、ＰＭＯＳトランジスタＭ４の導通能力の変化が抑制され、ＰＭＯＳトランジスタＭ４のドレイン電位の振動が低減される、すなわち、内部ＧＮＤの変動が低減することになる。
次に半導体装置１０、１０ａで生成する内部ＧＮＤ変動のシミュレーション結果について説明する。図６、図７は内部ＧＮＤの変動を示す図である。縦軸は電圧（Ｖ）、横軸は時間（μｓ）である。
図６の波形ｇ１は、改善前の半導体装置１０に対する内部ＧＮＤの変動のシミュレーション結果を示している。チャージポンプ１３が時間１０００（μｓ）時点で電荷を出力している。
また、図７の波形ｇ２は、図６に示す領域ｒ１の近傍を拡大した図である。領域ｒ１では、時間１２００〜１３００（μｓ）の時間帯での内部ＧＮＤの状態を示している。
半導体装置１０の内部ＧＮＤ（ＰＭＯＳトランジスタＭ４のドレイン電圧）は、時間１２００〜１３００（μｓ）において、最小６．９Ｖから最大７．７Ｖ付近の区間で変動しており、振動幅Ｗ１は０．８Ｖである。
図８、図９は内部ＧＮＤの変動を示す図である。縦軸は電圧（Ｖ）、横軸は時間（μｓ）である。図８の波形ｇ１１は、改善後の半導体装置１０ａに対する内部ＧＮＤの変動のシミュレーション結果を示している。チャージポンプ１３が時間１０００（μｓ）時点で電荷を出力している。
また、図９の波形ｇ１２は、図８に示す領域ｒ２の近傍を拡大した図である。領域ｒ２では、時間１２００〜１３００（μｓ）の時間帯での内部ＧＮＤの状態を示している。
半導体装置１０ａの内部ＧＮＤ（ＰＭＯＳトランジスタＭ４のドレイン電圧）は、時間１２００〜１３００（μｓ）において、最小７．０Ｖから最大７．４Ｖ付近の区間で変動しており、振動幅Ｗ２は０．４Ｖである。
このように、半導体装置１０ａでは、内部ＧＮＤの振動幅を、半導体装置１０の内部ＧＮＤの振動幅の半分まで抑制することができることを、シミュレーションによって確認できた。
次に変形例について説明する。図１０は半導体装置の変形例の構成例を示す図である。半導体装置１０ｂは、負荷２と接続し、内部ＧＮＤ回路１１ｂ、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。なお、内部ＧＮＤ回路１１ｂは、図５に示したコンデンサＣ１の代わりに可変コンデンサＣｖを含み、さらに、モニタ部１１ｂ−１を含んでいる。
モニタ部１１ｂ−１の入力端ａ１は、発振回路１２の他方の電源端子、チャージポンプ１３の他方の電源端子、ダイオードＤ２のアノード、端子ＯＵＴ２およびＰＭＯＳトランジスタＭ４のドレインに接続する。
可変コンデンサＣｖの一端は、ＰＭＯＳトランジスタＭ４のゲート、ＮＭＯＳトランジスタＭ２のソースおよびＮＭＯＳトランジスタＭ３のドレインに接続する。また、可変コンデンサＣｖの他端は、ＰＭＯＳトランジスタＭ４のソースおよびＧＮＤ０に接続する。さらに、可変コンデンサＣｖの可変容量調整端子は、モニタ部１１ｂ−１の端子ａ２に接続する。その他の構成は図５と同じである。
モニタ部１１ｂ−１は、内部ＧＮＤのピーク値およびボトム値をモニタし、内部ＧＮＤの振幅を求める。そして、求めた内部ＧＮＤの振幅が、あらかじめ定めた閾値内に収まるように、可変コンデンサＣｖの容量を調整する。このような構成によって、内部ＧＮＤの変動を低減することが可能になる。
なお、変形例の場合は、内部ＧＮＤの振幅に応じて適切なバイパスコンデンサの容量を設定することができるので、必要以上に電荷をＧＮＤ０に放出させてしまうようなことを回避することができる。
次に本発明の半導体装置１０ａ、１０ｂが適用されるＩＰＳの構成について説明する。図１１はハイサイド型のＩＰＳの構成例を示す図である。
ＩＰＳ３０は、負荷２、マイコン４、バッテリ５に接続している。また、ＩＰＳ３０は、ロジック回路３１、レベルシフトドライバ３２、内部電源回路３３、ＳＴ（status）回路３４、低電圧検出回路３５、短絡検出回路３６、負荷開放検出回路３７、過電流検出回路３８および過熱検出回路３９を備える。
さらに、ＩＰＳ３０は、負荷２を駆動するためのスイッチ素子Ｍ０を有し、スイッチ素子Ｍ０にはダイオードＤ０（ＦＷＤ：Free Wheel Diode）が接続されている（スイッチ素子Ｍ０は、上述したＮＭＯＳトランジスタＭＨ１に該当する）。
スイッチ素子Ｍ０がオフになる瞬間、モータ等の誘導性の負荷２からは、逆起電力が発生する。このため、スイッチ素子Ｍ０に対して、ダイオードＤ０を逆並列に接続して、このときの負荷電流を還流させる構成としている。
ここで、ロジック回路３１は、端子ＩＮから入力されるマイコン４からの制御信号、および各保護回路の状態検出信号を一括して認識し、スイッチ素子Ｍ０を制御するためのＯＮＢＨ（ON By H）信号を出力する。
レベルシフトドライバ３２は、ロジック回路３１から出力されたＯＮＢＨ信号を、スイッチ素子Ｍ０をフルオンさせるに要するレベルまで昇圧したＧＳ信号を生成し、スイッチ素子Ｍ０のゲートに印加する。なお、レベルシフトドライバ３２は、上述の発振回路１２およびチャージポンプ１３の機能を含む。
内部電源回路３３は、ＶＣＣ電圧より低い値から段階的に上昇させる電源電圧である内部電源を生成し、内部電源で制御が必要な回路に対して供給する。なお、内部電源回路３３は、図５、図１０に示した内部ＧＮＤ回路１１ａ、１１ｂの機能を含む。
ＳＴ回路３４は、スイッチ素子Ｍ０の動作状態を、ＳＴ端子を介して、マイコン４に送信する。
低電圧検出回路３５は、ＶＣＣ電圧が定格電圧より低いとき、異常信号をロジック回路３１に送信する。低電圧検出回路３５から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
短絡検出回路３６は、スイッチ素子Ｍ０のソースに接続している出力端子ＯＵＴがＧＮＤにショートしたとき、異常信号をロジック回路３１に送信する。短絡検出回路３６から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
負荷開放検出回路３７は、スイッチ素子Ｍ０のソースに接続する出力端子ＯＵＴがオープンになったとき、異常信号をロジック回路３１に送信する。負荷開放検出回路３７から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過電流検出回路３８は、スイッチ素子Ｍ０とカレントミラー回路を構成しているトランジスタＭｃから、スイッチ素子Ｍ０に流れる電流と同一の電流を受信する。そして、定格より異常な大電流が流れたことを検出すると、異常信号をロジック回路３１に送信する。過電流検出回路３８から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過熱検出回路３９は、スイッチ素子Ｍ０が定格より異常な高温になったとき、異常信号をロジック回路３１に送信する。過熱検出回路３９から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
以上説明したように、本発明によれば、工程数を増やさずに内部ＧＮＤの電位変動を低減し、ＥＭＩノイズの抑制および内部ＧＮＤが供給されている回路の動作精度の低下を抑制して、回路の誤動作を防ぐことが可能になる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 基準電圧生成回路
１ａ 分圧回路
２ａ 電荷出力源
Ｍ１ トランジスタ
Ｃ１ コンデンサ
Ｖａ 所定電圧
Ｖｔｈ 閾値電圧
Ｖｒｅｆ 基準電圧
Ｃｐ 寄生容量
Ｌ０、Ｌ１ 電荷の流れる経路
本技術は、基準電圧生成回路および半導体装置に関する。
近年、パワー半導体素子を用いたスイッチ素子と、スイッチ素子の駆動回路およびその周辺の制御回路や保護回路などを１チップ化したＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置の開発が進んでいる。
ＩＰＳは、例えば、トランスミッション、エンジンおよびブレーキなどの自動車電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。
従来技術として、ツェナーダイオードのクランプ耐圧により電位を固定して回路の誤動作を防止する技術が提案されている（特許文献１）。
米国特許出願公開第２０１２／０２８７６８４号明細書
電源の正極と負荷との間にスイッチ素子を介在させたハイサイド型のＩＰＳでは、電源電圧から所定レベル下げた電圧を生成し、この所定レベル下げた電圧をＩＰＳ内部の回路を駆動するための内部グランドとして供給している。
また、ＩＰＳでは、スイッチ素子をターンオンさせる際、チャージポンプでスイッチ素子の閾値電圧を超えるまで電荷を溜め、溜めた電荷をスイッチ素子のゲートに印加することで、スイッチ素子のターンオンを実行している。
しかし、チャージポンプは、発振回路を用いてコンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、従来では、内部グランドの電位が大幅に変動してしまう可能性があった。内部グランドの電位が変動すると、回路が誤動作して品質低下を引き起こすことになる。
本発明はこのような点に鑑みて、内部グランドの電位変動を低減し、回路の誤動作の防止を図った基準電圧生成回路および半導体装置を提供することを目的とする。
上記課題を解決するために、１つの案では、基準電圧生成回路が提供される。基準電圧生成回路は、分圧回路、トランジスタおよびコンデンサを備える。
分圧回路は、電源電圧を分圧して所定電圧を生成する。トランジスタは、所定電圧がゲートに印加され、所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力する。コンデンサは、トランジスタのゲートとソースとをバイパスする。また、コンデンサの一端は、トランジスタのゲートおよび分圧回路の出力端に接続し、コンデンサの他端は、トランジスタのソースおよびグランドに接続し、トランジスタのドレインには、発振動作にもとづいて電荷を出力する電荷出力源が接続されている。
また、１つの案では、半導体装置が提供される。半導体装置は、負荷を作動させるスイッチ素子、電荷出力源、および基準電圧生成回路を備える。また、電荷出力源は、発振回路とチャージポンプとを含み、基準電圧生成回路は、分圧回路、トランジスタおよびコンデンサを含む。
チャージポンプは、発振回路の発振動作によって充放電を繰り返し、スイッチ素子のターンオンに要する駆動電圧まで電荷を溜める。分圧回路は、電源電圧を分圧して所定電圧を生成する。トランジスタは、所定電圧がゲートに印加され、所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力する。コンデンサは、トランジスタのゲートとソースとをバイパスする。また、コンデンサの一端は、トランジスタのゲートおよび分圧回路の出力端に接続し、コンデンサの他端は、トランジスタのソースおよびグランドに接続し、トランジスタのドレインには、電荷出力源が接続されている。
内部グランドの電位変動を低減し、回路の誤動作の防止を図ることが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
（ａ）基準電圧生成回路の構成例を示す図である。（ｂ）動作を説明するための図である。 半導体装置の構成例を示す図である。 チャージポンプの昇圧動作を説明するための図である。 内部ＧＮＤに変動が生じる理由を説明するための図である。 半導体装置の構成例を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 内部ＧＮＤの変動を示す図である。 半導体装置の変形例の構成例を示す図である。 ハイサイド型のＩＰＳの構成例を示す図である。
以下、実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。
図１（ａ）は基準電圧生成回路の構成例を示す図である。基準電圧生成回路１は、分圧回路１ａ、トランジスタＴ１およびコンデンサＣ１を備える。
分圧回路１ａは、電源電圧ＶＣＣを所定レベルに分圧して所定電圧Ｖａを生成する。トランジスタＴ１は、所定電圧Ｖａがゲートに印加され、所定電圧Ｖａと、自己の閾値電圧Ｖｔｈとを加算した電圧を、基準電圧Ｖｒｅｆとしてドレインから出力する。
コンデンサＣ１は、トランジスタＴ１のゲートとソースとをバイパスする。この場合、コンデンサＣ１の一端は、トランジスタＴ１のゲートおよび分圧回路１ａの出力端に接続し、コンデンサＣ１の他端は、トランジスタＴ１のソースおよびグランドに接続する。なお、トランジスタＴ１のドレインには、電荷を出力する電荷出力源２ａが接続される。
図１（ｂ）は動作を説明するための図である。ここで、コンデンサＣ１が存在しない場合には、電荷出力源２ａから出力される電荷は、経路Ｌ０を流れて、トランジスタＴ１のゲートとドレインとの間にある寄生容量Ｃｐを通じて、トランジスタＴ１のゲートに電荷が溜まる。このため、電荷出力源２ａからの電荷出力の増減に応じて、基準電圧Ｖｒｅｆの電位が変動してしまう現象が生じる。
これに対し、コンデンサＣ１が存在する場合には、経路Ｌ１のような電荷の流れが生成されるので、トランジスタＴ１のゲートとドレインとの間にある寄生容量Ｃｐに電荷が溜まることがなく、電荷は、グランドに放出されることになる。
なお、コンデンサＣ１の静電容量は寄生容量Ｃｐの静電容量以上とすることが望ましい。コンデンサＣ１の静電容量を大きくするためには、チップサイズを大きくすることになるので、実装規模を抑制するためには、コンデンサＣ１の静電容量は、寄生容量Ｃｐの静電容量と同一とすることが望ましい。
これにより、基準電圧Ｖｒｅｆの電位変動を抑制することが可能になる。また、基準電圧Ｖｒｅｆが供給される周辺回路の誤動作を防止することが可能になる。
次に本発明の技術の詳細を説明する前に、一般的な半導体装置の構成およびその課題について図２〜図４を用いて説明する。図２は半導体装置の構成例を示す図である。図中のＧＮＤ０は、０Ｖの通常のＧＮＤを表している（以降では、グランドをＧＮＤと表記する）。
ＶＣＣは、外部電源電圧である。ＶＤＤは、装置内の各トランジスタが安定してターンオン駆動する際に必要な電圧であり、ＶＣＣを用いて装置内部で生成されて供給される電源電圧である。
また、装置内の各回路を駆動するために、電源ＶＣＣから所定レベル下げて生成される基準電圧を以降では内部ＧＮＤ（図１の基準電圧Ｖｒｅｆの相当）と表記する。
半導体装置１０は、負荷２と接続し、内部ＧＮＤ回路１１、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。半導体装置１０は、例えば、ハイサイド型のＩＰＳに適用可能である。
内部ＧＮＤ回路１１は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＮＭＯＳトランジスタＭ１〜Ｍ４、およびダイオードＤ１、Ｄ２を含む。また、スイッチ素子１４には、パワーＭＯＳＦＥＴとして、ＮＭＯＳトランジスタＭＨ１を使用している。
各回路素子の接続関係について、電源ＶＣＣは、ＮＭＯＳトランジスタＭ１のドレインと、ＮＭＯＳトランジスタＭ１のゲートと接続する。ＮＭＯＳトランジスタＭ１のソースは、ＮＭＯＳトランジスタＭ２のドレインと、ＮＭＯＳトランジスタＭ２のゲートと接続する。
ＮＭＯＳトランジスタＭ２のソースは、ＮＭＯＳトランジスタＭ３のドレインと、ＮＭＯＳトランジスタＭ４のゲートと接続する。ＮＭＯＳトランジスタＭ３のゲートは、ＮＭＯＳトランジスタＭ３のソースと、ダイオードＤ１のアノードと接続し、ダイオードＤ１のカソードは、ＧＮＤ０に接続する。
電源ＶＤＤは、発振回路１２の一方の電源端子と、チャージポンプ１３の一方の電源端子と接続する。発振回路１２とチャージポンプ１３とは互いに接続し、チャージポンプ１３の出力端子は、ＮＭＯＳトランジスタＭＨ１のゲートに接続する。
ＮＭＯＳトランジスタＭＨ１のドレインは、電源ＶＣＣに接続し、ＮＭＯＳトランジスタＭＨ１のソースは、負荷２の一端に接続し、負荷２の他端は、ＧＮＤ０に接続する。
また、発振回路１２の他方の電源端子は、チャージポンプ１３の他方の電源端子と、ダイオードＤ２のアノードと、出力端子ＯＵＴ２と、ＮＭＯＳトランジスタＭ４のドレインと接続する。ＮＭＯＳトランジスタＭ４のソースは、ＧＮＤ０に接続し、ダイオードＤ２のカソードは、出力端子ＯＵＴ１に接続する。なお、発振回路１２およびチャージポンプ１３の他方の電源端子は、内部ＧＮＤに接続する端子になる。
ここで、内部ＧＮＤ回路１１のＮＭＯＳトランジスタＭ１、Ｍ２は、ダイオード接続を構成し、また、ＮＭＯＳトランジスタＭ３およびダイオードＤ１によって電流引込み部を構成している。
ダイオード接続を構成しているＮＭＯＳトランジスタＭ１、Ｍ２のそれぞれの閾値電圧をＶｔｈ１とすれば、図の例では、ダイオード接続は、ＮＭＯＳトランジスタＭ１、Ｍ２の２段で構成されているので、ＮＭＯＳトランジスタＭ２のソースの電位は、（ＶＣＣ−Ｖｔｈ１×２）である。
よって、この電圧がＶＣＣを分圧した電圧Ｖａとして出力されることになる。分圧された電圧Ｖａは、ＮＭＯＳトランジスタＭ４のゲートに印加される。したがって、ＮＭＯＳトランジスタＭ４の閾値電圧をＶｔｈとすれば、ＮＭＯＳトランジスタＭ４のドレインからは、電圧（Ｖａ＋Ｖｔｈ）が出力され、この電圧が内部ＧＮＤとして、出力端子ＯＵＴ２を介して、周辺回路に供給されることになる。
なお、内部ＧＮＤは、発振回路１２およびチャージポンプ１３にも供給されている。また、ダイオード接続は、この例では２段の構成としているが、所望の段数で構成してよい。
次に解決すべき課題について説明する。メインスイッチであるＮＭＯＳトランジスタＭＨ１がフルオンして負荷２を駆動するためには、ＮＭＯＳトランジスタＭＨ１のゲート電圧には例えば、２８Ｖの電圧印加を要する。
これに対し、半導体装置１０の電源電圧ＶＣＣは、例えば、１３Ｖである。このため、チャージポンプ１３は、ＶＣＣ＝１３Ｖから、ＮＭＯＳトランジスタＭＨ１をフルオンするために必要な電荷を溜めてゲート電圧を昇圧する。
そして、チャージポンプ１３は、ＮＭＯＳトランジスタＭＨ１のゲートに対して、昇圧したゲート電圧を印加することで、ＮＭＯＳトランジスタＭＨ１のターンオンを実行している。
次にチャージポンプ１３の昇圧動作の一例について説明する。図３はチャージポンプの昇圧動作を説明するための図である。チャージポンプ１３は、バッファＭ１１、ダイオードＤ３ａ、Ｄ３ｂおよびコンデンサＣ１１、Ｃ１２を含む。
構成素子の接続関係を記すと、バッファＭ１１の入力端子には、発振回路１２の出力端が接続する。コンデンサＣ１１の一端は、バッファＭ１１の出力端子に接続し、コンデンサＣ１１の他端は、ダイオードＤ３ａのカソードおよびダイオードＤ３ｂのアノードに接続する。
ダイオードＤ３ａのアノードは電源ＶＤＤに接続し、コンデンサＣ１２の一端は、ダイオードＤ３ｂのカソードに接続し、コンデンサＣ１２の他端は、内部ＧＮＤに接続する。
ここで、例えば、バッファＭ１１の入力端子に、ＨレベルとＬレベルとが繰り返す発振信号が印加される場合、発振信号がＬレベルのとき、バッファＭ１１はＬレベルを出力する。
この場合、コンデンサＣ１１に対して、電源ＶＤＤから容量が充電される（コンデンサＣ１１の端子電圧がＶＤＤまでチャージされる）。
一方、発振信号がＨレベルになると、バッファＭ１１がＨレベルを出力し、コンデンサＣ１１に充電されていた電荷が、ダイオードＤ３ｂを介して、コンデンサＣ１２へ流れて移動することになる。
このとき、コンデンサＣ１２では、電源ＶＤＤによる充電と、コンデンサＣ１１から流れてきたＶＤＤ分の電荷による充電とが行われるので、ポイントＰ２の電位は、ＶＤＤの２倍まで上昇することになる。
このような構成によって、スイッチ素子１４であるＮＭＯＳトランジスタＭＨ１をフルオンさせるに十分な電荷を生成している。なお、ＶＣＣのｎ倍の昇圧を行う場合は、原理的には上記のような回路構成をｎ段設けることになる。
次に内部ＧＮＤの変動について説明する。チャージポンプ１３は、上記のように、発振回路１２を動力源に用いて、コンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、内部ＧＮＤの電位が変動するという現象が生じる。
図４は内部ＧＮＤに変動が生じる理由を説明するための図である。ＮＭＯＳトランジスタＭＨ１をターンオンさせるために、発振回路１２が発振し、チャージポンプ１３が作動する。
そして、ＮＭＯＳトランジスタＭＨ１のゲートに印加する電荷が溜まり、ＮＭＯＳトランジスタＭＨ１の閾値電圧を超えたときに、ＮＭＯＳトランジスタＭＨ１がターンオンする。
チャージポンプ１３は、上述のように、電荷を溜めるために充放電の高速切り替えを行う。このとき、経路Ｌ０（チャージポンプ１３稼働時に内部ＧＮＤ回路１１に対して、電荷が流れる経路）を通じて、ＮＭＯＳトランジスタＭ４のドレイン端子とゲート端子との間の寄生コンデンサＣｐを介して、ＮＭＯＳトランジスタＭ４のゲートに電荷が溜まる。
その結果、チャージポンプ１３から出力される電荷の増減に応じて、ＮＭＯＳトランジスタＭ４のゲート電位が変動することになる。このため、ＮＭＯＳトランジスタＭ４の導通能力が変化し、ＮＭＯＳトランジスタＭ４のドレイン電位が振動する、すなわち、内部ＧＮＤが変動することになる。
内部ＧＮＤが変動すると、周辺回路に対してＥＭＩ（Electro Magnetic Interference）ノイズを与えたり、また、内部ＧＮＤが供給されている回路の動作精度が低下したりして、誤動作を引き起こす原因になる。
なお、上述の従来技術（特許文献１）では、ツェナーダイオードのクランプ耐圧により電位を固定している。
しかし、この方法では、特定な電位を満足するように、ツェナーダイオードのクランプ耐圧の調整を要するので、クランプ耐圧を調整するためのプロセス工程数が増えることになる。また、ツェナーダイオードの製造バラツキによって、内部ＧＮＤの振動幅を十分に抑制することは困難といえる。
本技術はこのような点に鑑みてなされたものであり、工程数を増やさずに内部ＧＮＤ電位変動を低減し、ＥＭＩノイズの抑制および内部ＧＮＤが供給されている回路の動作精度の低下を抑制して、回路の誤動作を防ぐ基準電圧生成回路および半導体装置を提供するものである。
次に本発明の技術の半導体装置について説明する。図５は半導体装置の構成例を示す図である。半導体装置１０ａは、負荷２と接続し、内部ＧＮＤ回路１１ａ、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。なお、内部ＧＮＤ回路１１ａは、図１に示した基準電圧生成回路１の機能を有する。また、発振回路１２およびチャージポンプ１３は、図１に示した電荷出力源２ａに該当する。
内部ＧＮＤ回路１１ａでは、あらたな回路素子としてコンデンサ（バイパスコンデンサ）Ｃ１を有している。コンデンサＣ１の一端は、ＮＭＯＳトランジスタＭ４のゲート、ＮＭＯＳトランジスタＭ２のソースおよびＮＭＯＳトランジスタＭ３のドレインに接続する。また、コンデンサＣ１の他端は、ＮＭＯＳトランジスタＭ４のソースおよびＧＮＤ０に接続する。その他の構成は図２と同じである。
半導体装置１０ａは、ＮＭＯＳトランジスタＭ４のゲートとソース間に、コンデンサＣ１が追加接続されている。これにより、図４に示す経路Ｌ０が、ＮＭＯＳトランジスタＭ４のソース側、すなわち、ＧＮＤ０までバイパスされて、チャージポンプ１３稼働時の電荷が流れるあらたな経路として、経路Ｌ１が生成されることになる。
したがって、チャージポンプ１３が高速充放電を行っている場合、経路Ｌ１を通じ、コンデンサＣ１を介して、ＮＭＯＳトランジスタＭ４のゲートに溜まる電荷をＧＮＤ０に逃がすことができ、ＮＭＯＳトランジスタＭ４のゲートに電荷が溜まることを低減することができる。
このため、ＮＭＯＳトランジスタＭ４のゲート電位は、チャージポンプ１３が稼働している場合であっても、変動が抑制されて安定化する。よって、ＮＭＯＳトランジスタＭ４の導通能力の変化が抑制され、ＮＭＯＳトランジスタＭ４のドレイン電位の振動が低減される、すなわち、内部ＧＮＤの変動が低減することになる。
次に半導体装置１０、１０ａで生成する内部ＧＮＤ変動のシミュレーション結果について説明する。図６、図７は内部ＧＮＤの変動を示す図である。縦軸は電圧（Ｖ）、横軸は時間（μｓ）である。
図６の波形ｇ１は、改善前の半導体装置１０に対する内部ＧＮＤの変動のシミュレーション結果を示している。チャージポンプ１３が時間１０００（μｓ）時点で電荷を出力している。
また、図７の波形ｇ２は、図６に示す領域ｒ１の近傍を拡大した図である。領域ｒ１では、時間１２００〜１３００（μｓ）の時間帯での内部ＧＮＤの状態を示している。
半導体装置１０の内部ＧＮＤ（ＮＭＯＳトランジスタＭ４のドレイン電圧）は、時間１２００〜１３００（μｓ）において、最小６．９Ｖから最大７．７Ｖ付近の区間で変動しており、振動幅Ｗ１は０．８Ｖである。
図８、図９は内部ＧＮＤの変動を示す図である。縦軸は電圧（Ｖ）、横軸は時間（μｓ）である。図８の波形ｇ１１は、改善後の半導体装置１０ａに対する内部ＧＮＤの変動のシミュレーション結果を示している。チャージポンプ１３が時間１０００（μｓ）時点で電荷を出力している。
また、図９の波形ｇ１２は、図８に示す領域ｒ２の近傍を拡大した図である。領域ｒ２では、時間１２００〜１３００（μｓ）の時間帯での内部ＧＮＤの状態を示している。
半導体装置１０ａの内部ＧＮＤ（ＮＭＯＳトランジスタＭ４のドレイン電圧）は、時間１２００〜１３００（μｓ）において、最小７．０Ｖから最大７．４Ｖ付近の区間で変動しており、振動幅Ｗ２は０．４Ｖである。
このように、半導体装置１０ａでは、内部ＧＮＤの振動幅を、半導体装置１０の内部ＧＮＤの振動幅の半分まで抑制することができることを、シミュレーションによって確認できた。
次に変形例について説明する。図１０は半導体装置の変形例の構成例を示す図である。半導体装置１０ｂは、負荷２と接続し、内部ＧＮＤ回路１１ｂ、発振回路１２、チャージポンプ１３およびスイッチ素子１４を備えている。なお、内部ＧＮＤ回路１１ｂは、図５に示したコンデンサＣ１の代わりに可変コンデンサＣｖを含み、さらに、モニタ部１１ｂ−１を含んでいる。
モニタ部１１ｂ−１の入力端ａ１は、発振回路１２の他方の電源端子、チャージポンプ１３の他方の電源端子、ダイオードＤ２のアノード、端子ＯＵＴ２およびＮＭＯＳトランジスタＭ４のドレインに接続する。
可変コンデンサＣｖの一端は、ＮＭＯＳトランジスタＭ４のゲート、ＮＭＯＳトランジスタＭ２のソースおよびＮＭＯＳトランジスタＭ３のドレインに接続する。また、可変コンデンサＣｖの他端は、ＮＭＯＳトランジスタＭ４のソースおよびＧＮＤ０に接続する。さらに、可変コンデンサＣｖの可変容量調整端子は、モニタ部１１ｂ−１の端子ａ２に接続する。その他の構成は図５と同じである。
モニタ部１１ｂ−１は、内部ＧＮＤのピーク値およびボトム値をモニタし、内部ＧＮＤの振幅を求める。そして、求めた内部ＧＮＤの振幅が、あらかじめ定めた閾値内に収まるように、可変コンデンサＣｖの容量を調整する。このような構成によって、内部ＧＮＤの変動を低減することが可能になる。
なお、変形例の場合は、内部ＧＮＤの振幅に応じて適切なバイパスコンデンサの容量を設定することができるので、必要以上に電荷をＧＮＤ０に放出させてしまうようなことを回避することができる。
次に本発明の半導体装置１０ａ、１０ｂが適用されるＩＰＳの構成について説明する。図１１はハイサイド型のＩＰＳの構成例を示す図である。
ＩＰＳ３０は、負荷２、マイコン４、バッテリ５に接続している。また、ＩＰＳ３０は、ロジック回路３１、レベルシフトドライバ３２、内部電源回路３３、ＳＴ（status）回路３４、低電圧検出回路３５、短絡検出回路３６、負荷開放検出回路３７、過電流検出回路３８および過熱検出回路３９を備える。
さらに、ＩＰＳ３０は、負荷２を駆動するためのスイッチ素子Ｍ０を有し、スイッチ素子Ｍ０にはダイオードＤ０（ＦＷＤ：Free Wheel Diode）が接続されている（スイッチ素子Ｍ０は、上述したＮＭＯＳトランジスタＭＨ１に該当する）。
スイッチ素子Ｍ０がオフになる瞬間、モータ等の誘導性の負荷２からは、逆起電力が発生する。このため、スイッチ素子Ｍ０に対して、ダイオードＤ０を逆並列に接続して、このときの負荷電流を還流させる構成としている。
ここで、ロジック回路３１は、端子ＩＮから入力されるマイコン４からの制御信号、および各保護回路の状態検出信号を一括して認識し、スイッチ素子Ｍ０を制御するためのＯＮＢＨ（ON By H）信号を出力する。
レベルシフトドライバ３２は、ロジック回路３１から出力されたＯＮＢＨ信号を、スイッチ素子Ｍ０をフルオンさせるに要するレベルまで昇圧したＧＳ信号を生成し、スイッチ素子Ｍ０のゲートに印加する。なお、レベルシフトドライバ３２は、上述の発振回路１２およびチャージポンプ１３の機能を含む。
内部電源回路３３は、ＶＣＣ電圧より低い値から段階的に上昇させる電源電圧である内部電源を生成し、内部電源で制御が必要な回路に対して供給する。なお、内部電源回路３３は、図５、図１０に示した内部ＧＮＤ回路１１ａ、１１ｂの機能を含む。
ＳＴ回路３４は、スイッチ素子Ｍ０の動作状態を、ＳＴ端子を介して、マイコン４に送信する。
低電圧検出回路３５は、ＶＣＣ電圧が定格電圧より低いとき、異常信号をロジック回路３１に送信する。低電圧検出回路３５から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
短絡検出回路３６は、スイッチ素子Ｍ０のソースに接続している出力端子ＯＵＴがＧＮＤにショートしたとき、異常信号をロジック回路３１に送信する。短絡検出回路３６から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
負荷開放検出回路３７は、スイッチ素子Ｍ０のソースに接続する出力端子ＯＵＴがオープンになったとき、異常信号をロジック回路３１に送信する。負荷開放検出回路３７から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過電流検出回路３８は、スイッチ素子Ｍ０とカレントミラー回路を構成しているトランジスタＭｃから、スイッチ素子Ｍ０に流れる電流とミラー比の電流を受信する。そして、定格より異常な大電流が流れたことを検出すると、異常信号をロジック回路３１に送信する。過電流検出回路３８から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過熱検出回路３９は、スイッチ素子Ｍ０が定格より異常な高温になったとき、異常信号をロジック回路３１に送信する。過熱検出回路３９から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
以上説明したように、本発明によれば、工程数を増やさずに内部ＧＮＤの電位変動を低減し、ＥＭＩノイズの抑制および内部ＧＮＤが供給されている回路の動作精度の低下を抑制して、回路の誤動作を防ぐことが可能になる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 基準電圧生成回路
１ａ 分圧回路
２ａ 電荷出力源
Ｍ１ トランジスタ
Ｃ１ コンデンサ
Ｖａ 所定電圧
Ｖｔｈ 閾値電圧
Ｖｒｅｆ 基準電圧
Ｃｐ 寄生容量
Ｌ０、Ｌ１ 電荷の流れる経路

Claims (5)

  1. 電源電圧を分圧して所定電圧を生成する分圧回路と、
    前記所定電圧がゲートに印加され、前記所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力するトランジスタと、
    前記トランジスタのゲートとソースとをバイパスするコンデンサと、
    を備え、
    前記コンデンサの一端は、前記トランジスタのゲートおよび前記分圧回路の出力端に接続し、前記コンデンサの他端は、前記トランジスタのソースおよびグランドに接続し、
    前記トランジスタのドレインには、発振動作にもとづいて電荷を出力する電荷出力源が接続されている、
    ことを特徴とする基準電圧生成回路。
  2. 前記電荷出力源は、発振回路と、前記発振回路の発振動作によって充放電を繰り返すチャージポンプと、を含むことを特徴とする請求項１記載の基準電圧生成回路。
  3. 前記コンデンサは、前記トランジスタのゲートとドレインとの間にある寄生容量を介して、前記トランジスタのゲートに溜まる前記電荷を前記グランドに放出することを特徴とする請求項１記載の基準電圧生成回路。
  4. 前記基準電圧の振幅をモニタするモニタ部をさらに備え、前記コンデンサは、容量可変な可変コンデンサであり、前記モニタ部は、前記基準電圧の振幅が所定値に収まるように、前記可変コンデンサの容量を調整することを特徴とする請求項１記載の基準電圧生成回路。
  5. 負荷を作動させるスイッチ素子と、
    発振回路と、前記発振回路の発振動作によって充放電を繰り返し、前記スイッチ素子のターンオンに要する駆動電圧まで電荷を溜めるチャージポンプとを含む電荷出力源と、
    電源電圧を分圧して所定電圧を生成する分圧回路と、前記所定電圧がゲートに印加され、前記所定電圧と、自己の閾値電圧とを加算した電圧を、基準電圧としてドレインから出力するトランジスタと、前記トランジスタのゲートとソースとをバイパスするコンデンサとを含む基準電圧生成回路と、
    を備え、
    前記コンデンサの一端は、前記トランジスタのゲートおよび前記分圧回路の出力端に接続し、前記コンデンサの他端は、前記トランジスタのソースおよびグランドに接続し、
    前記トランジスタのドレインには、前記電荷出力源が接続されている、
    ことを特徴とする半導体装置。
JP2017501880A 2015-02-25 2015-12-24 基準電圧生成回路および半導体装置 Pending JPWO2016136114A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015035052 2015-02-25
JP2015035052 2015-02-25
PCT/JP2015/086129 WO2016136114A1 (ja) 2015-02-25 2015-12-24 基準電圧生成回路および半導体装置

Publications (1)

Publication Number Publication Date
JPWO2016136114A1 true JPWO2016136114A1 (ja) 2017-06-29

Family

ID=56788201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017501880A Pending JPWO2016136114A1 (ja) 2015-02-25 2015-12-24 基準電圧生成回路および半導体装置

Country Status (4)

Country Link
US (1) US9906124B2 (ja)
JP (1) JPWO2016136114A1 (ja)
CN (1) CN106575131B (ja)
WO (1) WO2016136114A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474178B (zh) * 2017-09-07 2020-02-07 台达电子企业管理（上海）有限公司 半导体芯片供电系统
CN107807705A (zh) * 2017-10-18 2018-03-16 上海斐讯数据通信技术有限公司 一种agv光电寻迹模块电压调节电路
CN108566185B (zh) * 2018-06-07 2022-04-26 河北新华北集成电路有限公司 一种功率管驱动电路及驱动器
CN110855217A (zh) * 2018-08-01 2020-02-28 联合汽车电子有限公司 变速箱控制器的电机控制电路及其优化方法
WO2020235224A1 (ja) * 2019-05-17 2020-11-26 富士電機株式会社 半導体装置
CN114518778A (zh) * 2020-11-20 2022-05-20 圣邦微电子（北京）股份有限公司 电源响应电路及模拟芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08336277A (ja) * 1995-04-11 1996-12-17 Internatl Rectifier Corp 高圧側スイッチに対する改善されたチャージポンプ回路
WO2004097543A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
JP2006345691A (ja) * 2006-07-31 2006-12-21 Ricoh Co Ltd チャージポンプ回路
JP2010098804A (ja) * 2008-10-15 2010-04-30 Nec Electronics Corp 昇圧回路
JP2010176258A (ja) * 2009-01-28 2010-08-12 Hitachi Ulsi Systems Co Ltd 電圧発生回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2339638B (en) 1995-04-11 2000-03-22 Int Rectifier Corp Charge pump circuit for high side switch
CN1671050B (zh) * 2004-09-30 2010-04-14 东南大学 压控振荡器用稳幅电路
US7199565B1 (en) * 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
US7511563B2 (en) * 2007-08-23 2009-03-31 Analog Devices, Inc. Ripple current reduction circuit
US7821328B2 (en) * 2008-12-18 2010-10-26 Texas Instruments Incorporated Dynamic charge pump system for front end protection circuit
DE102009024161B4 (de) * 2009-06-08 2021-11-11 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung
CN101888180B (zh) * 2010-07-16 2015-12-09 上海华虹宏力半导体制造有限公司 电荷泵输出电压调节电路
US8953341B2 (en) 2011-05-09 2015-02-10 Infineon Technologies Ag Converter with reduced power consumption
CN103280996B (zh) * 2013-06-28 2016-04-27 上海坤锐电子科技有限公司 多电荷泵结构的整流电路
CN103401544B (zh) * 2013-07-03 2016-05-25 西安电子科技大学 用于充电管理芯片外部高压nmos管的驱动电路
CN103825436B (zh) * 2014-03-18 2016-01-06 无锡研奥电子科技有限公司 一种高速大电流的功率场效应管驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08336277A (ja) * 1995-04-11 1996-12-17 Internatl Rectifier Corp 高圧側スイッチに対する改善されたチャージポンプ回路
WO2004097543A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
JP2006345691A (ja) * 2006-07-31 2006-12-21 Ricoh Co Ltd チャージポンプ回路
JP2010098804A (ja) * 2008-10-15 2010-04-30 Nec Electronics Corp 昇圧回路
JP2010176258A (ja) * 2009-01-28 2010-08-12 Hitachi Ulsi Systems Co Ltd 電圧発生回路

Also Published As

Publication number Publication date
WO2016136114A1 (ja) 2016-09-01
CN106575131A (zh) 2017-04-19
CN106575131B (zh) 2019-08-09
US9906124B2 (en) 2018-02-27
US20170141682A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
WO2016136114A1 (ja) 基準電圧生成回路および半導体装置
JP6390801B2 (ja) 過熱検出装置および半導体装置
JP5026368B2 (ja) 電圧ストレスを低減したゲート制御回路のための回路および方法
JP5315026B2 (ja) 半導体装置
TWI436566B (zh) 電荷幫浦的控制電路、控制系統及控制方法
US8742834B2 (en) Negative-voltage charge pump circuit
JP5352500B2 (ja) 半導体装置
JP6237952B2 (ja) 内部電源回路および半導体装置
EP3046240B1 (en) Integrated circuit charge pump with failure protection
JP7295647B2 (ja) ブリッジ出力回路、電源装置及び半導体装置
JP6520102B2 (ja) 半導体装置および電流制限方法
US9791882B2 (en) Voltage source
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
JP2014067240A (ja) 半導体装置
US20160072501A1 (en) Voltage controller
JP5417722B2 (ja) チャージポンプ回路
JP2018207276A (ja) ゲート駆動回路
JP2017093047A (ja) 保護回路
JP4642827B2 (ja) 定電圧電源装置
JP5601176B2 (ja) スイッチングレギュレータ
WO2023032413A1 (ja) 半導体装置
JP6468049B2 (ja) 内部電源回路および半導体装置
WO2021060152A1 (ja) ゲート駆動回路
JP2017169412A (ja) スイッチング制御回路
JP2023044208A (ja) 電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306