CN103401544B - 用于充电管理芯片外部高压nmos管的驱动电路 - Google Patents

Abstract

本发明公开了一种用于充电管理芯片外部高压NMOS管的驱动电路，主要解决现有高压NMOS管驱动电路无法保证高压NMOS管栅源电压差恒定芯片面积大电路复杂的问题。本发明包括电荷泵单元1，电压差采样单元2和电流控制振荡器3。该电荷泵单元1产生驱动信号给外部高压NMOS管；电压差采样单元2，采样该驱动信号与充电管理芯片输入电压之间的电压差，并将此电压差转换为电流信号与基准电流信号做差，得到电流控制信号输出给电流控制振荡器3；电流控制振荡器3，根据电流控制信号的大小不同，产生不同频率方波信号给电荷泵单元1，形成负反馈环路。本发明有效地保证了外部高压NMOS管栅源电压差恒定，简化了电路，节省了芯片面积，可用于充电管理芯片外部高压NMOS管。

Description

用于充电管理芯片外部高压NMOS管的驱动电路

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种高压NMOS管的驱动电路，可用于充电管理芯片。

背景技术

在电源管理领域，通常采用高压MOS管作为充电管理芯片的电源开关，高压NMOS管因其导通电阻小而被广泛使用。但要使高压NMOS管完全导通，则需要在不损坏高压NMOS管的情况下使其栅源电压差尽量的高，通常该栅源电压差不超过6V。然而当高压NMOS管作为电源开关时，其源极通常接充电管理芯片的输入电压V_IN，因此如何产生一个比输入电压V_IN更高的稳定直流电压成为一个重要的挑战。

电荷泵技术广泛应用于充电管理芯片，用于产生比充电管理芯片输入电压V_IN还要高的电压。图1显示了传统的高压NMOS管的驱动电路。当电路工作时，压控振荡器产生两个相位相反的方波信号CLK1和CLK2，输出给电荷泵单元；电荷泵单元产生一个比充电管理芯片输入电压V_IN更高的驱动信号V_DRV，驱动信号V_DRV与输入电压V_IN之间的电压差不超过6V；驱动信号V_DRV经分压电阻R₁和R₂分压后得到反馈电压V_FB，并输出给误差放大器；误差放大器对反馈电压V_FB与充电管理芯片内部基准电压信号V_REF进行比较，并输出控制信号V_C给压控振荡器。当驱动信号V_DRV升高时，反馈电压V_FB大于基准电压信号V_REF，误差放大器输出的控制信号V_C减小，压控振荡器输出的方波信号CLK1和CLK2的频率降低，驱动信号V_DRV减小；当驱动信号V_DRV降低时，反馈电压V_FB小于基准电压信号V_REF，误差放大器输出的控制信号V_C增大，压控振荡器输出的方波信号CLK1和CLK2的频率增大，驱动信号V_DRV升高；从而构成负反馈，使输出电压稳定。

然而上述这种传统的高压NMOS管驱动电路存在以下缺陷：

1.由于其输出的驱动信号V_DRV是固定的，因此无法保证驱动信号V_DRV与输入电压V_IN之间的电压差恒定，即无法保证高压NMOS管的栅源电压差恒定。当输入电压V_IN较高时，高压NMOS管的栅源电压差较低，高压NMOS管不能完全导通。

2.由于其中的压控振荡器产生的方波信号CLK1和CLK2，其高电平为电源管理芯片的输入电压V_IN，低电平为地；由于电荷泵单元中的器件均为低压器件，因此该高压NMOS管驱动电路不能在输入电压V_IN为高压的情况下正常工作。

3.由于其中的电荷泵单元的输出电流能力很小，在电源管理芯片内部使用的采样电阻会额外增加一部分电流损耗，若要减小电流损耗，必须增大采样电阻，因此会增加芯片面积。

发明内容

本发明的目的在于针对上述现有高压NMOS管驱动电路的不足，提供一种用于充电管理芯片外部高压NMOS管的驱动电路，通过对驱动信号与电源管理芯片输入电压之间的电压差进行采样，保证高压NMOS管栅源电压差恒定，降低电路复杂性，减少芯片面积。

为实现上述目的，本发明包括电荷泵单元1，用于产生高于充电管理芯片输入电压V_IN的驱动信号V_DRV；其特征在于：还包括电压差采样单元2和电流控制振荡器3；

所述电压差采样单元2，用于采样电荷泵单元1输出的驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差，并将该电压差转换为电流信号与充电管理芯片内部产生的基准电流信号I_REF做差，得到电流控制信号I_OSC输出给电流控制振荡器3；

所述电流控制振荡器3，用于产生两个相位相反非重叠的方波信号CLK1和CLK2，并输出给电荷泵单元1，形成负反馈环路，以保证驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差恒定。

上述外部高压NMOS管的驱动电路，其中电压差采样单元2，包括1个高压PMOS管M₂₀₅，1个高压NMOS管M₂₁₂，6个低压PMOS管M₂₀₆～M₂₁₁和4个低压NMOS管M₂₀₁～M₂₀₄；

所述高压NMOS管M₂₁₂和高压PMOS管M₂₀₅均为源、漏极之间耐压值大于30V的器件；

所述6个低压PMOS管M₂₀₆～M₂₁₁，共分成两组，其中4个低压PMOS管M₂₀₈～M₂₁₁用于电压采样，2个低压PMOS管M₂₀₆和M₂₀₇用于构成电流镜；该4个低压PMOS管M₂₀₈～M₂₁₁，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接，且低压PMOS管M₂₀₉的源极与电荷泵单元1输出的驱动信号V_DRV相连，低压PMOS管M₂₁₁的漏极连接到高压PMOS管M₂₀₅的源极；该2个低压PMOS管M₂₀₆和M₂₀₇，其源极均与充电管理芯片内部产生的电源VCCA相连；其栅极相连，构成有源电流镜结构，且低压PMOS管M₂₀₆的漏极与自身栅极相连作为电流镜的输入，低压PMOS管M₂₀₇的漏极作为有源电流镜的输出连接到高压NMOS管M₂₁₂的源极；

所述高压PMOS管M₂₀₅，其栅极与充电管理芯片输入电压V_IN相连接，其漏极连接到低压NMOS管M₂₀₁的漏极；

所述4个低压NMOS管M₂₀₁～M₂₀₄，分别构成两个有源电流镜；低压NMOS管M₂₀₁与M₂₀₂的栅极相连，构成第一有源电流镜结构，且低压NMOS管M₂₀₁的漏极与自身栅极相连作为第一有源电流镜的输入，低压NMOS管M₂₀₂的漏极作为第一有源电流镜的输出连接到低压PMOS管M₂₀₆的漏极；低压NMOS管M₂₀₃与M₂₀₄的栅极相连，构成第二有源电流镜结构，且低压NMOS管M₂₀₄的漏极与栅极相连作为第二有源电流镜的输入，并与充电管理芯片内部产生的基准电流信号I_REF相连；低压NMOS管M₂₀₃的漏极作为第二有源电流镜的输出连接到高压NMOS管M₂₁₂的源极；

所述高压NMOS管M₂₁₂，其栅极与充电管理芯片内部产生的电源VCCA相连；其漏极输出电流控制信号I_OSC给电流控制振荡器3。

上述外部高压NMOS管的驱动电路，其中电流控制振荡器3，包括逻辑低电平产生模块31和方波信号产生模块32；

所述逻辑低电平产生模块31，通过箝位结构，产生一个与充电管理芯片输入电压V_IN具有固定压差的电压信号V₁，为方波信号产生模块32提供逻辑低电平；

所述方波信号产生模块32，根据电压差采样单元2输入的电流控制信号I_OSC的不同，输出不同频率的方波信号CLK1和CLK2。

上述外部高压NMOS管的驱动电路，其特征在于电荷泵单元1，采用多级迪克森电荷泵电路或多级交叉耦合电荷泵实现。

本发明与现有技术相比具有以下优点：

1.本发明由于采用二极管连接的PMOS管对驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差进行采样，使得驱动信号V_DRV与输入电压V_IN之间电压差的恒定，且与输入电压V_IN无关，解决了传统驱动电路无法保证高压NMOS管的栅源电压差恒定的问题。

2.本发明采用二极管连接的PMOS管作为采样结构，由于该采样结构产生的采样电流非常小，避免了使用大采样电阻带来的面积损耗。

3.本发明中电流控制振荡器输出的方波信号CLK1和CLK2，由于其逻辑高电平与逻辑低电平之间的电压差与充电管理芯片的输入电压V_IN无关，因此本发明电路在输入电压V_IN为高压时，低压器件构成的电荷泵单元仍能正常工作，解决了传统驱动电路不能在高压输入情况下正常工作的问题。

附图说明

图1是传统的高压NMOS管驱动电路的方框图；

图2是本发明的外部高压NMOS管驱动电路的方框图；

图3是本发明第一实施例中电荷泵单元电路原理图；

图4是本发明第一实施例中电压差采样单元电路原理图；

图5是本发明第一实施例中电流控制振荡器电路原理图；

图6是本发明第二实施例中电荷泵单元电路原理图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

实施例1：

参照图2，本发明的外部高压NMOS管的驱动电路包括：电荷泵单元1，电压差采样单元2和电流控制振荡器3。其中电荷泵单元1，用于产生高于充电管理芯片输入电压V_IN的驱动信号V_DRV给外部高压NMOS管。电压差采样单元2，对电荷泵单元1输出的驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差进行采样，并将该电压差转换为电流信号与充电管理芯片内部产生的基准电流信号I_REF做差，得到电流控制信号I_OSC输出给电流控制振荡器3。电流控制振荡器3，根据电流控制信号I_OSC的大小不同，产生不同频率方波信号CLK1和CLK2给电荷泵单元1，形成负反馈环路，以保证驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差恒定。

参照图3，本实施例的电荷泵单元1采用四级迪克森电荷泵实现，它包括：5个低压NMOS管M₁₀₁～M₁₀₅和四个泵电容C_PUMP1～C_PUMP4。该5个低压NMOS管M₄₀₁～M₄₀₅，其栅极分别与自身漏极相连，构成5个二极管，这5个二极管串联连接；且低压NMOS管M₁₀₁的漏极与充电管理芯片的输入电压V_IN相连，低压NMOS管M₁₀₅的源极输出驱动信号V_DRV给外部高压NMOS管。低压NMOS管M₄₀₂的漏极与第一泵电容C_PUMP1的一端相连，该第一泵电容C_PUMP1的另一端与电流控制振荡器3输入方波信号CLK1相连；低压NMOS管M₁₀₃的漏极与第二泵电容C_PUMP2的一端相连，该第二泵电容C_PUMP2的另一端与电流控制振荡器3输入方波信号CLK2相连；低压NMOS管M₁₀₄的漏极与第三泵电容C_PUMP3的一端相连，该第三泵电容C_PUMP3的另一端与电流控制振荡器3输入方波信号CLK1相连；低压NMOS管M₁₀₅的漏极与第四泵电容C_PUMP4的一端相连，该第四泵电容C_PUMP4的另一端与电流控制振荡器3输入方波信号CLK2相连。

当电流控制振荡器3输入的方波信号CLK1和CLK2的频率增大时，电荷泵单元1输出的驱动信号V_DRV升高；反之，电荷泵单元1输出的驱动信号V_DRV降低。

参照图4，本发明的电压差采样单元2，包括1个高压PMOS管M₂₀₅，1个高压NMOS管M₂₁₂，6个低压PMOS管M₂₀₆～M₂₁₁和4个低压NMOS管M₂₀₁～M₂₀₄；其中：

高压NMOS管M₂₁₂和高压PMOS管M₂₀₅均为源、漏极之间耐压值大于30V的器件。

低压PMOS管M₂₀₈～M₂₁₁用于采样电荷泵单元1输出的驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接，且低压PMOS管M₂₀₉的源极与电荷泵单元1输出的驱动信号V_DRV相连，低压PMOS管M₂₁₁的漏极连接到高压PMOS管M₂₀₅的源极。

低压PMOS管M₂₀₆和M₂₀₇，其源极均与充电管理芯片内部产生的电源VCCA相连，其栅极相连，构成有源电流镜结构，且低压PMOS管M₂₀₆的漏极与自身栅极相连作为电流镜的输入，低压PMOS管M₂₀₇的漏极作为有源电流镜的输出连接到高压NMOS管M₂₁₂的源极。

高压PMOS管M₂₀₅，其栅极与充电管理芯片输入电压V_IN相连接，其漏极连接到低压NMOS管M₂₀₁的漏极。

低压NMOS管M₂₀₁与M₂₀₂，其源极连接到地，其栅极相连，构成第一有源电流镜结构，且低压NMOS管M₂₀₁的漏极与自身栅极相连作为第一有源电流镜的输入，低压NMOS管M₂₀₂的漏极作为第一有源电流镜的输出连接到低压PMOS管M₂₀₆的漏极。

低压NMOS管M₂₀₃与M₂₀₄，其源极连接到地，其栅极相连，构成第二有源电流镜结构，且低压NMOS管M₂₀₄的漏极与栅极相连作为第二有源电流镜的输入，并与充电管理芯片内部产生的基准电流信号I_REF相连，低压NMOS管M₂₀₃的漏极作为第二有源电流镜的输出连接到高压NMOS管M₂₁₂的源极。

高压NMOS管M₂₁₂，其栅极与充电管理芯片内部产生的电源VCCA相连；其漏极输出电流控制信号I_OSC给电流控制振荡器3。

当电荷泵单元1输出的驱动信号V_DRV电压比较低时，低压PMOS管M₂₀₈～M₂₁₁截止，流过低压NMOS管M₂₀₁的电流基本为零，此时电压差采样单元2输出的电流控制信号I_OSC等于充电管理芯片内部产生的基准电流信号I_REF。当电荷泵单元1输出的驱动信号V_DRV电压升高，低压PMOS管M₂₀₈～M₂₁₁进入饱和区，流过低压NMOS管M₂₀₁的电流增加，此时电压差采样单元2输出的电流控制信号I_OSC等于基准电流信号I_REF与流过低压NMOS管M₂₀₁的电流之差。

参照图5，本发明的电流控制振荡器3，包括逻辑低电平产生模块31和方波信号产生模块32；

所述逻辑低电平产生模块31，包括2个高压NMOS管M₃₁₉、M₃₂₀，1个高压PMOS管M₃₂₁，7个低压PMOS管M₃₀₁～M₃₀₇和7个低压NMOS管M₃₁₁～M₃₁₇；其中：

2个高压NMOS管M₃₁₉、M₃₂₀和1个高压PMOS管M₃₂₁均为源、漏极之间耐压值大于30V的器件；

低压PMOS管M₃₀₁～M₃₀₃，其源极与充电管理芯片内部产生的电源VCCA相连，其栅极相连构成有源电流镜，且低压PMOS管M₃₀₁的漏极与栅极相连作为有源电流镜的输入，并与充电管理芯片内部产生的偏置电流I相连，低压PMOS管M₃₀₂的漏极作为有源电流镜的第一输出与低压NMOS管M₃₁₁的漏极相连，低压PMOS管M303的漏极作为有源电流镜的第二输出连接到低压NMOS管M₃₁₅的漏极。

低压PMOS管M₃₀₄～M₃₀₇，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接构成箝位结构，且低压PMOS管M₃₀₄的源极与充电管理芯片的输入电压V_IN相连，低压PMOS管M₃₀₇的漏极输出箝位电压V_C。由于该低压PMOS管M₃₀₄～M₃₀₇的尺寸相同，故低压PMOS管M₃₀₄～M₃₀₇栅源电压差相等，则箝位电压V_C可表示为：

V_C＝V_IN-4V_GS(1)，其中，V_GS为低压PMOS管M₃₀₄～M₃₀₇栅源电压差。

高压NMOS管M₃₁₉和M₃₂₀，其栅极均连接充电管理芯片内部产生的电源VCCA；其漏极分别连接箝位电压V_C和电压信号V₁；

低压NMOS管M₃₁₁～M₃₁₃，其源极均连接到地，其栅极相连，构成有源电流镜，且低压NMOS管M₃₁₁的漏极与栅极相连作为有源电流镜的输入，低压NMOS管M₃₁₂的漏极作为有源电流镜的第一输出连接到高压NMOS管M₃₁₉的源极，低压NMOS管M₃₁₃的漏极作为有源电流镜的第二输出与低压NMOS管M₃₁₄的源极相连。

低压NMOS管M₃₁₄的漏极与低压NMOS管M₃₁₅的栅极共同连接到高压NMOS管M₃₁₉的源极；低压NMOS管M₃₁₄的栅极与低压NMOS管M₃₁₅的漏极相连；低压NMOS管M₃₁₅的源极连接到地。

低压NMOS管M₃₁₆，其栅极与低压NMOS管M₃₁₅的漏极相连；其源极连接到地；其漏极连接到高压NMOS管M₃₂₀的源极。

低压NMOS管M₃₁₇与高压PMOS管M₃₂₁，其栅极共同连接箝位电压V_C；其漏极分别与充电管理芯片的输出电压V_IN和地相连接；其源极相连，并输出电压信号V₁为方波信号产生模块32提供逻辑低电平，即

V₁＝V_IN-3V_GS(2)。

所述方波信号产生模块32，包括3个低压PMOS管M₃₀₈～M₃₁₀，1个低压NMOS管M₃₁₈，9个反相器INV1～INV9，2个或非门NOR1和NOR2，及充电电容C₁。其中：

9个反相器和2个或非门，其逻辑高电平连接充电管理芯片的输入电压V_IN；其逻辑低电平连接逻辑低电平产生模块31输入的电压信号V₁。

低压PMOS管M₃₀₈与M₃₀₉，其源极连接充电管理芯片的输入电压V_IN，其栅极相连构成有源电流镜；该低压PMOS管M₃₀₈的漏极与自身栅极相连作为有源电流镜的输入，并连接电压差采样单元2输入的电流控制信号I_OSC，该低压PMOS管M₃₀₉的漏极作为电流镜的输出连接到低压PMOS管M₃₁₀的源极。

低压PMOS管M₃₁₀与低压NMOS管M₃₁₈，其栅极共同与时钟信号OSC相连接，其漏极相连并连接到反相器INV1的输入端；低压NMOS管M₃₁₈的源极连接逻辑低电平产生模块31输入的电压信号V₁。

充电电容C₁，一端连接反相器INV1的输入端，另一端与逻辑低电平产生模块31输入的电压信号V₁相连。

反相器INV1～INV4，串联连接，且反相器INV4的输出信号即为时钟信号OSC。

当时钟信号OSC为低电平时，低压PMOS管M₃₁₀导通，电压差采样单元2输入的电流控制信号I_OSC通过有源电流镜为充电电容C₁充电，充电电容C₁上的电压线性增加；当充电电容C₁上的电压达到反相器INV1的阈值电压时，时钟信号OSC变成高电平，同时低压PMOS管M₃₂₀截止，低压NMOS管M₃₂₁导通，充电电容C₁上的电荷被迅速放掉，此时时钟信号OSC变为低电平，以此重复。假设有源电流镜的镜像比例为n，即低压PMOS管M₃₀₈与M₃₀₉的宽长比相等，且M₃₀₈的管子个数是M₃₀₉的n倍；忽略充电电容C₁的放电时间，则时钟信号OSC的周期为

$T=\frac{C_{1}U}{n\·I_{OSC}}+4t_d---\left(3\right)$

其中U为反相器的阈值电压，t_d为反相器的延时。由公式(3)可以看出时钟信号OSC的周期与电流控制信号I_OSC成反比，即时钟信号OSC的频率f与电流控制信号I_OSC成正比。

或非门NOR1和或非门NOR2组成RS触发器，该或非门NOR1的第一输入端与时钟信号OSC相连，其第二输入端连接到或非门NOR2的输出端，其输出端通过反相器INV6和INV7输出方波信号CLK1给电荷泵单元1。或非门NOR2的第一输入端连接到或非门NOR1的输出端，其第二输入端连接到反相器INV5的输出端，该反相器的输入端连接时钟信号OSC，或非门NOR2的输出端通过反相器INV8和INV9输出方波信号CLK2给电荷泵单元1。该方波信号CLK1和CLK2为两个非重叠的时钟信号，其频率与时钟信号OSC相等，即方波信号CLK1和CLK2的频率与电压差采样单元输入的电流控制信号I_OSC成正比。此外方波信号CLK1和CLK2的逻辑高电平为充电管理芯片的输入电压V_IN，逻辑低电平连接逻辑低电平产生模块31输入的电压信号V₁，使得方波信号CLK1和CLK2的逻辑高电平与逻辑低电平之间的电压差为3V_GS。

实施例2：

本发明的电压差采样单元2和电流控制振荡器3与实施例1相同。

参照图6，本发明的电荷单元采用两级交叉耦合电荷泵实现。它包括：4个低压NMOS管M₄₀₁～M₄₀₂、M₄₀₅～M₄₀₆，4个低压PMOS管M₄₀₃～M₄₀₄、M₄₀₇～M₄₀₈和4个泵电容C_PUMP1～C_PUMP4。其中：

低压NMOS管M₄₀₁～M₄₀₂，低压PMOS管M₄₀₃～M₄₀₄和泵电容C_PUMP1～C_PUMP2，共同构成第一级交叉耦合电荷泵。该低压NMOS管M₄₀₁与M₄₀₂的源极与充电管理芯片的输入电压V_IN相连，低压NMOS管M₄₀₁的栅极与低压NMOS管M₄₀₂的漏极相连，低压NMOS管M₄₀₂的栅极与低压NMOS管M₄₀₁的漏极相连。低压PMOS管M₄₀₃与M₄₀₄的漏极相连，并连接到第二级交叉耦合电荷泵，低压PMOS管M₄₀₃的栅极与源极分别和低压NMOS管M₄₀₁的栅极和漏极相连，低压PMOS管M₄₀₄的栅极和源极分别与低压NMOS管M₄₀₂的栅极和漏极相连。泵电容C_PUMP1一端到PMOS管M₄₀₃的源极，另一端与电流控制振荡器3输入的方波信号CLK1相连，泵电容C_PUMP2一端接到PMOS管M₄₀₄的源极，另一端与电流控制振荡器3输入的方波信号CLK2相连。

低压NMOS管M₄₀₅～M₄₀₆，低压PMOS管M₄₀₇～M₄₀₈和泵电容C_PUMP3～C_PUMP4，共同构成第二级交叉耦合电荷泵。该低压NMOS管M₄₀₅与M₄₀₆的源极与第一级交叉耦合电荷泵中的低压PMOS管M₄₀₃与M₄₀₄的漏极相连，低压NMOS管M₄₀₅的栅极与低压NMOS管M₄₀₆的漏极相连，低压NMOS管M₄₀₆的栅极与低压NMOS管M₄₀₅的漏极相连。低压PMOS管M₄₀₇与M₄₀₈的漏极相连，并输出驱动信号V_DRV，低压PMOS管M₄₀₇的栅极和源极分别与低压NMOS管M₄₀₅的栅极和漏极相连，低压PMOS管M₄₀₈的栅极与源极分别与低压NMOS管M₄₀₆的栅极和漏极相连。泵电容C_PUMP3一端接到PMOS管M₄₀₇的源极，另一端与电流控制振荡器3输入的方波信号CLK1相连，泵电容C_PUMP4一端接到PMOS管M₄₀₈的源极，另一端与电流控制振荡器3输入的方波信号CLK2相连。

当流控制振荡器3输入的方波信号CLK1和CLK2的频率增大时，电荷泵单元1输出的驱动信号V_DRV升高；反之，电荷泵单元1输出的驱动信号V_DRV降低。

结合实施例1和实施例2，本发明的具体工作原理如下：

正常工作时，当电荷泵单元1输出的驱动信号V_DRV电压降低时，电压差采样单元2中PMOS采样管的采样电流降低，电压差采样单元2输出的电流控制信号I_OSC等于充电管理芯片内部产生的基准电流信号I_REF与流过采样电流之差，即电流控制信号I_OSC增大，电流控制振荡器3产生的方波信号CLK1和CLK2的频率升高，电荷泵单元1输出的驱动信号V_DRV电压升高；当电荷泵单元1输出的驱动信号V_DRV电压升高时，电压差采样单元2中PMOS采样管的采样电流增大，电压差采样单元2输出的电流控制信号I_OSC等于充电管理芯片内部产生的基准电流信号I_REF与流过采样电流之差，即电流控制信号I_OSC减小，电流控制振荡器3产生的方波信号CLK1和CLK2的频率降低，电荷泵单元1输出的驱动信号V_DRV电压降低，以保证驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差恒定。

以上仅是本发明的两个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (5)

1.一种用于充电管理芯片外部高压NMOS管的驱动电路，包括电荷泵单元(1)，用于产生高于充电管理芯片输入电压V_IN的驱动信号V_DRV；其特征在于：还包括电压差采样单元(2)和电流控制振荡器(3)；

所述电压差采样单元(2)，用于采样电荷泵单元(1)输出的驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差，并将该电压差转换为电流信号与充电管理芯片内部产生的基准电流信号I_REF做差，得到电流控制信号I_OSC输出给电流控制震荡器(3)；该电压差采样单元(2)，包括1个高压PMOS管M₂₀₅，1个高压NMOS管M₂₁₂，6个低压PMOS管M₂₀₆～M₂₁₁和4个低压NMOS管M₂₀₁～M₂₀₄；

所述高压NMOS管M₂₁₂和高压PMOS管M₂₀₅均为源、漏极之间耐压值大于30V的器件；

所述6个低压PMOS管M₂₀₆～M₂₁₁，共分成两组，其中4个低压PMOS管M₂₀₈～M₂₁₁用于电压采样，2个低压PMOS管M₂₀₆和M₂₀₇用于构成电流镜；该4个低压PMOS管M₂₀₈～M₂₁₁，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接，且低压PMOS管M₂₀₉的源极与电荷泵单元(1)输出的驱动信号V_DRV相连，低压PMOS管M₂₁₁的漏极连接到高压PMOS管M₂₀₅的源极；该2个低压PMOS管M₂₀₆和M₂₀₇，其源极均与充电管理芯片内部产生的电源VCCA相连；其栅极相连，构成有源电流镜结构，且低压PMOS管M₂₀₆的漏极与自身栅极相连作为电流镜的输入，低压PMOS管M₂₀₇的漏极作为有源电流镜的输出连接到高压NMOS管M₂₁₂的源极；

所述高压PMOS管M₂₀₅，其栅极与充电管理芯片输入电压V_IN相连接，其漏极连接到低压NMOS管M₂₀₁的漏极；

所述4个低压NMOS管M₂₀₁～M₂₀₄，分别构成两个有源电流镜；低压NMOS管M₂₀₁与M₂₀₂的栅极相连，构成第一有源电流镜结构，且低压NMOS管M₂₀₁的漏极与自身栅极相连作为第一有源电流镜的输入，低压NMOS管M₂₀₂的漏极作为第一有源电流镜的输出连接到低压PMOS管M₂₀₆的漏极；低压NMOS管M₂₀₃与M₂₀₄的栅极相连，构成第二有源电流镜结构，且低压NMOS管M₂₀₄的漏极与栅极相连作为第二有源电流镜的输入，并与充电管理芯片内部产生的基准电流信号I_REF相连；低压NMOS管M₂₀₃的漏极作为第二有源电流镜的输出连接到高压NMOS管M₂₁₂的源极；所述高压NMOS管M₂₁₂，其栅极与充电管理芯片内部产生的电源VCCA相连；其漏极输出电流控制信号I_OSC给电流控制振荡器(3)；

所述电流控制振荡器(3)，用于产生两个相位相反非重叠的方波信号CLK1和CLK2，并输出给电荷泵单元(1)，形成负反馈环路，以保证驱动信号V_DRV与充电管理芯片输入电压V_IN之间的电压差恒定。

2.根据权利要求1所述的外部高压NMOS管的驱动电路，其特征在于电流控制振荡器(3)，包括逻辑低电平产生模块(31)和方波信号产生模块(32)；

所述逻辑低电平产生模块(31)，通过箝位结构，产生一个与充电管理芯片输入电压V_IN具有固定压差的电压信号V₁，为方波信号产生模块(32)提供逻辑低电平；

所述方波信号产生模块(32)，根据电压差采样单元(2)输入的电流控制信号I_OSC的不同，输出不同频率的方波信号CLK1和CLK2。

3.根据权利要求2所述的外部高压NMOS管的驱动电路，其特征在于电流控制振荡器(3)中的逻辑低电平产生模块(31)，包括2个高压NMOS管M₃₁₉、M₃₂₀，1个高压PMOS管M₃₂₁，7个低压PMOS管M₃₀₁～M₃₀₇和7个低压NMOS管M₃₁₁～M₃₁₇；

所述2个高压NMOS管M₃₁₉、M₃₂₀和1个高压PMOS管M₃₂₁均为源、漏极之间耐压值大于30V的器件；

所述7个低压PMOS管M₃₀₁～M₃₀₇，共分为两组，其中3个低压PMOS管M₃₀₁～M₃₀₃用于构成电流镜，4个低压PMOS管M₃₀₄～M₃₀₇用于构成箝位结构；该3个低压PMOS管M₃₀₁～M₃₀₃的栅极相连构成有源电流镜结构，且低压PMOS管M₃₀₁的漏极与栅极相连作为有源电流镜的输入，并与充电管理芯片内部产生的偏置电流I相连，低压PMOS管M₃₀₂的漏极作为有源电流镜的第一输出与低压NMOS管M₃₁₁的漏极相连，低压PMOS管M₃₀₃的漏极作为有源电流镜的第二输出连接到低压NMOS管M₃₁₅的漏极；该4个低压PMOS管M₃₀₄～M₃₀₇，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接构成箝位结构，且低压PMOS管M304的源极与充电管理芯片的输入电压V_IN相连，低压PMOS管M₃₀₇的漏极输出箝位电压V_C；

所述2个高压NMOS管M₃₁₉和M₃₂₀，其栅极均连接充电管理芯片内部产生的电源VCCA；其漏极分别连接箝位电压V_C和电压信号V₁；

所述的7个低压NMOS管M₃₁₁～M₃₁₇其连接关系如下：

低压NMOS管M₃₁₁～M₃₁₃，其栅极相连，构成有源电流镜；其源极均连接到地；低压NMOS管M₃₁₁的漏极与栅极相连作为有源电流镜的输入；低压NMOS管M₃₁₂的漏极作为有源电流镜的第一输出连接到高压NMOS管M₃₁₉的源极；低压NMOS管M₃₁₃的漏极作为有源电流镜的第二输出与低压NMOS管M₃₁₄的源极相连；

低压NMOS管M₃₁₄的漏极与低压NMOS管M₃₁₅的栅极共同连接到高压NMOS管M₃₁₉的源极；低压NMOS管M₃₁₄的栅极与低压NMOS管M₃₁₅的漏极相连；低压NMOS管M₃₁₅的源极连接到地；

低压NMOS管M₃₁₇与高压PMOS管M₃₂₁，其栅极共同连接箝位电压V_C；其漏极分别与充电管理芯片的输出电压V_IN和地相连接；其源极相连，并输出电压信号V₁为方波信号产生模块(32)提供逻辑低电平；

低压NMOS管M₃₁₆，其栅极与低压NMOS管M₃₁₅的漏极相连；其源极连接到地；其漏极连接到高压NMOS管M₃₂₀的源极。

4.根据权利要求2所述的外部高压NMOS管的驱动电路，其特征在于电流控制振荡器(3)中的方波信号产生模块(32)，包括3个低压PMOS管M₃₀₈～M₃₁₀，1个低压NMOS管M₃₁₈，9个反相器INV1～INV9，2个或非门NOR1和NOR2，及充电电容C₁；

所述9个反相器和2个或非门，其逻辑高电平连接充电管理芯片的输入电压V_IN；其逻辑低电平连接逻辑低电平产生模块(31)输入的电压信号V₁；

所述低压PMOS管M₃₀₈与M₃₀₉，其源极连接充电管理芯片的输入电压V_IN，其栅极相连构成有源电流镜；该低压PMOS管M₃₀₈的漏极与自身栅极相连作为有源电流镜的输入，并连接电压差采样单元(2)输入的电流控制信号I_OSC，该低压PMOS管M₃₀₉的漏极作为电流镜的输出连接到低压PMOS管M₃₁₀的源极；

所述低压PMOS管M₃₁₀与低压NMOS管M₃₁₈，其栅极共同与时钟信号OSC相连接，其漏极相连并连接到反相器INV1的输入端；低压NMOS管M₃₁₈的源极连接逻辑低电平产生模块(31)输入的电压信号V₁；

所述充电电容C₁，一端连接反相器INV1的输入端，另一端与逻辑低电平产生模块(31)输入的电压信号V₁相连；

所述反相器INV1～INV4，串联连接，且反相器INV4的输出信号即为时钟信号OSC，并连接到反相器INV5的输入端；

所述或非门NOR1和或非门NOR2组成RS触发器，该或非门NOR1的第一输入端和或非门NOR2的第二输入端作为RS触发器的两个输入端，分别与时钟信号OSC和反相器INV5的输出端相连，该或非门NOR1和或非门NOR2的输出端作为RS触发器的两个输出端，分别连接到反相器INV6和反相器INV8的输入端；

所述反相器INV6的输出端通过反相器INV7输出方波信号CLK1给电荷泵单元(1)；

所述反相器INV8的输出端通过反相器INV9输出方波信号CLK2给电荷泵单元(1)。

5.根据权利要求1所述的外部高压NMOS管的驱动电路，其特征在于电荷泵单元(1)，采用多级迪克森电荷泵电路或多级交叉耦合电荷泵实现。