WO2021060152A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2021060152A1
WO2021060152A1 PCT/JP2020/035313 JP2020035313W WO2021060152A1 WO 2021060152 A1 WO2021060152 A1 WO 2021060152A1 JP 2020035313 W JP2020035313 W JP 2020035313W WO 2021060152 A1 WO2021060152 A1 WO 2021060152A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
terminal
channel mosfet
switch
Prior art date
Application number
PCT/JP2020/035313
Other languages
English (en)
French (fr)
Inventor
紘生 小川
Original Assignee
株式会社タムラ製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所 filed Critical 株式会社タムラ製作所
Priority to EP20868599.0A priority Critical patent/EP4037186B1/en
Priority to ES20868599T priority patent/ES2961142T3/es
Priority to JP2021548864A priority patent/JPWO2021060152A1/ja
Priority to US17/636,899 priority patent/US11855612B2/en
Publication of WO2021060152A1 publication Critical patent/WO2021060152A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present invention relates to a gate drive circuit that drives a power semiconductor switch such as an IGBT.
  • High-frequency high-power switching elements such as high-power inverters and DCDC converters often use high-frequency high-power switching elements.
  • a high-frequency high-power switching element an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is often used.
  • the input characteristics of the drive terminal (for example, the gate terminal) of such an element are often capacitive, and a large current must flow during drive. Therefore, various circuits for driving these high-frequency high-power switching elements have been proposed. Such circuits are often referred to as gate drive circuits.
  • the present invention relates to an improved high side driver used in this gate drive circuit.
  • the gate drive circuit having the circuit configuration shown in FIG. 8 has also been used.
  • this circuit configuration it is a gate drive circuit 3a configured by using an N-channel MOSFET as Q1a in FIG.
  • the gate potential In order to operate the N-channel MOSFET in ON, the gate potential must be set to a voltage higher than the source potential.
  • the source voltage of Q1a in FIG. 8 rises to the vicinity of the positive side voltage Vcc of the power supply of the gate drive circuit 3a.
  • the positive side voltage Vcc is supplied to the positive side voltage terminal 4 in FIG. 8, and similarly in FIG. 7, the positive side voltage Vcc is supplied to the positive side voltage terminal 4.
  • a bootstrap circuit and a level shift circuit as described below are configured to create a high potential for raising the gate potential of Q1a in FIG. 8 to a voltage higher than the source potential.
  • a series circuit of the diode 12 (hereinafter referred to as D1) and the capacitor 13 (hereinafter referred to as C1) is connected to the OUT terminal 7 and the positive side voltage terminal as shown in FIG. Connect with 4. Then, when the OUT terminal 7 is at the GND potential, an electric charge is stored in C1, and when the IN terminal 5 is set to High and Q1a is turned on, the output side transistor of the level shift photocoupler 10 (hereinafter referred to as PC1) is turned on.
  • PC1 the output side transistor of the level shift photocoupler 10
  • a power source having a high potential for driving Q1a can be relatively easily produced by D1 and C1.
  • an insulating element such as a photocoupler (PC1 in FIG. 8) is used to insulate the high-voltage power supply from the input potential of the IN terminal 5, or a level shift circuit or the like is used to shift the voltage level from the high-voltage power supply.
  • PC1 in FIG. 8 a photocoupler
  • a level shift circuit or the like is used to shift the voltage level from the high-voltage power supply. It is a device to provide a separate switch. Without such a device, it is considered difficult to create a circuit that turns Q1a ON / OFF using the input potential of the IN terminal 5.
  • Patent Document 1 Patent No. 6303060
  • Patent No. 6303060 discloses a gate drive circuit using a P-channel MOSFET and an N-channel MOSFET.
  • a circuit configuration is disclosed in which an input signal is supplied to a P-channel MOSFET via a level shift circuit.
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2006-270382
  • Japanese Unexamined Patent Publication No. 2006-270382 Japanese Unexamined Patent Publication No. 2006-270382
  • a level shift circuit capable of high-speed operation is used in a configuration in which power is supplied to a high-side driver from a floating power supply. It is disclosed.
  • Patent Document 3 Japanese Unexamined Patent Publication No. 2000-286687
  • Japanese Unexamined Patent Publication No. 2000-286687 Japanese Unexamined Patent Publication No. 2000-286687
  • Japanese Patent No. 6303060 Japanese Unexamined Patent Publication No. 2006-270382 Japanese Unexamined Patent Publication No. 2000-286687
  • the performance is considered to be insufficient, so that the N-channel MOSFET is often used, and the potential for driving the N-channel MOSFET is high.
  • High power supplies can also be made relatively easily.
  • an insulating component or a voltage shift circuit for eliminating the voltage difference from the input signal is required, the circuit becomes complicated and expensive, and the N-channel MOSFET is used. It may not be possible to obtain a sufficient improvement effect by adopting it.
  • the present invention has been made in view of such a problem, and an object of the present invention is to provide a high-side driver for a gate drive circuit using an N-channel MOSFET with a simpler circuit configuration.
  • the present invention is a circuit for driving a power semiconductor switch in order to solve the above problems.
  • a drain terminal is connected to a positive side Vdc of a power supply of the circuit, and a signal for driving the power semiconductor switch is transmitted.
  • a main switch N-channel MOSFET in which a source terminal is connected to an OUT terminal that is an output terminal, a charge storage circuit that injects a current from the positive side Vdc of the power supply of the circuit to store charge, and an output terminal of the charge storage circuit.
  • a switch with a voltage detection function that operates by detecting a voltage difference from the positive side Vdc of the power supply of the circuit, and the switch with the voltage detection function has an output terminal voltage of the charge storage circuit of the circuit.
  • the present invention is the high-side driver according to the above (1), which is a starting P-channel MOSFET connected in parallel with the main switch N-channel MOSFET, and is connected to the positive side Vdc of the power supply.
  • An ON signal input terminal for inputting a start P-channel MOSFET having a source terminal connected and a drain terminal connected to the OUT terminal and a signal for operating the power semiconductor switch ON, and the start P channel.
  • An ON signal input terminal connected to the gate terminal of the MOSFET is provided, and when a signal for operating the power semiconductor switch is input to the ON signal input terminal, the activation P-channel MOSFET is turned ON.
  • the voltage of the OUT terminal rises, and the output terminal voltage of the charge storage circuit of the switch with the voltage detection function is the voltage of the positive side Vdc of the power supply of the circuit.
  • High side that detects that the voltage is higher than a certain value applies a part or all of the output voltage of the charge storage circuit to the gate terminal of the main switch N channel MOSFET, and turns on the main switch N channel MOSFET. It is a driver.
  • the present invention is the high-side driver according to the above (1) or (2), and the switch with the voltage detection function is the output terminal voltage of the charge storage circuit.
  • the switch with the voltage detection function is the output terminal voltage of the charge storage circuit.
  • the switch with the voltage detection function is the output terminal voltage of the charge storage circuit.
  • the present invention is the high-side driver according to any one of (1) to (3) above, and is an OFF signal input terminal for inputting a signal for operating the power semiconductor switch OFF.
  • a voltage conversion circuit connected between the positive side Vdc of the power supply of the circuit and the OFF signal input terminal, and between the positive side Vdc of the power supply of the circuit and the OFF signal input terminal.
  • a voltage conversion circuit that divides the voltage and / or subtracts a constant value to convert the voltage is provided between the gate terminal of the main switch N channel MOSFET and the gate charge extraction MOSFET, and is provided between the main switch N channel.
  • a high-side driver having a simpler configuration than before can be provided, and a gate drive circuit can be configured by using the high-side driver.
  • FIG. 1 it is a circuit diagram which shows an example of the circuit structure of the specific gate drive circuit when the modification of the principle 1 is used. It is a circuit diagram of the conventional gate drive circuit using a P-channel MOSFET. It is a circuit diagram of the conventional gate drive circuit which used N channel MOSFET instead of P channel MOSFET.
  • the gate drive circuit 26 in the explanatory diagram (FIG. 1A) of the first principle 1 includes a charge storage circuit 23 and a voltage detection in addition to the main switch N-channel MOSFET 21 (hereinafter referred to as Q21).
  • a switch 22 with a function is provided.
  • Q21 literally corresponds to a preferred example of a main switch N-channel MOSFET in the claims.
  • the OUT terminal 25 is an output terminal, and the output voltage swings between a voltage lower than GND and a positive side voltage Vdc.
  • the source terminal of Q21, which is the main switch of the gate drive circuit 26 of FIG. 1A, is connected to the OUT terminal 25, and the drain terminal thereof is connected to the positive voltage Vdc.
  • Vgson means the gate threshold voltage of Q21.
  • the charge storage circuit 23 stores the electric charge, but the pin for accumulating the electric charge and the pin for discharging the electric charge are different.
  • a current is supplied from the a pin connected to the positive side voltage Vdc to charge the electric charge.
  • the accumulated charge is superimposed on the potential of the OUT terminal 25 and is output from the b pin without flowing back to Vdc. Therefore, the potential of pin b is higher than the potential of OUT terminal 25 (source potential of Q1) by the voltage corresponding to the accumulated charge.
  • the b pin is connected to the e pin of the switch 22 with a voltage detection function described below. Specific examples of the charge storage circuit 23 are shown in FIGS. 5a and 5b, which will be described in detail later. These specific examples give typical examples, and other circuit configurations may be used.
  • the switch 22 with a voltage detection function in FIG. 1A the d pin is connected to the positive side voltage terminal 24 (Vdc), the e pin is connected to the b pin of the charge storage circuit 23, and the f pin is the gate terminal of Q21. Is connected to.
  • the switch 22 with a voltage detection function monitors the voltage between the d pin (that is, the positive side voltage Vdc) and the e pin. As a result of this monitoring, when the voltage of the e-pin becomes higher than the voltage of the d-pin by a predetermined value or more, that is, when the voltage of the e-pin becomes higher than the voltage of Vdc by a predetermined voltage, the switch built in the self is turned on.
  • the voltage corresponding to the charge accumulated in the charge storage circuit 23 is supplied from the b pin to the e pin, the voltage corresponding to the accumulated charge can be obtained by turning on the switch built in the switch 22 with the voltage detection function. Part or all of the above can be applied between the gate and the source of Q21. As a result, a voltage higher than Vdc is applied to the gate (between sources) of Q21, and if the gate-source voltage of Q21 is Vgson or higher, Q21 operates ON.
  • the charge storage circuit 23 When the OUT terminal 25 rises from a low potential toward Vdc, the charge storage circuit 23 superimposes the voltage between the b pin and the c pin on the voltage of the OUT terminal 25 due to the already accumulated charge and outputs the voltage from the b pin. This is because the c pin is connected to the OUT terminal 25. Since the voltage superimposed and output in this way is superimposed on the voltage of the OUT terminal 25, if the potential of the OUT terminal 25 rises, the voltage of the b pin also rises accordingly. When the voltage of the OUT terminal 25 approaches Vdc further, the voltage of the e-pin of the switch 22 with the voltage detection function rises beyond the voltage of the d-pin (that is, the positive side voltage Vdc).
  • the built-in switch referred to here corresponds to a preferable example of the internal switch in the claims.
  • Vgson the voltage between the gate terminal and the source terminal in which Q21 is turned on and k is a constant.
  • V CH > k x Vgson (2)
  • k is a constant indicating the ratio of the output voltage of the charge storage circuit 23 applied to the gate terminal of Q21.
  • k is a constant of 1 or less.
  • the high-side driver having the configuration shown in FIG. 1A has its own output voltage, that is, the voltage of the OUT terminal 25 exceeds a certain level without using an insulating element such as a voltage shift circuit or a photocoupler. At that time, it has a function of autonomously operating ON and holding the state of ON operation.
  • the f pin is connected to the gate terminal of Q21, and a resistor 29 may be provided between the gate terminal and the source terminal, but this is not an essential configuration.
  • the terminal c of the charge storage circuit 12 is connected to the OUT terminal 25. Therefore, the increase in voltage at the OUT terminal 25 is applied to the terminal c.
  • the c terminal of the electric storage circuit 12 may be connected to the OFF signal input terminal 34 instead of the OUT terminal 25.
  • the details of the OFF signal input terminal 34 and the signal input to the OFF signal input terminal 34 will be described in FIG. 4 and the explanation of the principle 3 described later.
  • FIG. 2 is a diagram for explaining another principle 2 of the present embodiment, in which the high-side driver of FIG. 1A described above is combined with a small-capacity semiconductor switch (starting P-channel MOSFET). Thereby, it is possible to provide a high-side driver of a gate drive circuit capable of driving the IGBT more rationally.
  • FIG. 3 shows a graph schematically showing the process. This graph is a graph showing how the gate voltage rises with time. First, in the region A, the IGBT is in the OFF operation state, and only the gate voltage is rising.
  • the area B is a time zone in which the IGBT shifts from the OFF operation to the ON operation. In this region, the rise in gate voltage temporarily slows down. In this region B, the transition to the ON operation is progressing, and it is a time zone in which the collector potential of the IGBT is decreasing. Since this region B is a time zone in which it is necessary to cover the discharge current of the charge of the feedback capacitance of the IGBT, the region B is a time zone in which a large drive current is required. Generally, since the output current of the gate drive circuit of the IGBT is finite, it takes a certain time for the charge of the feedback capacitance to be discharged. You may think that the time zone is this region B. In region C, the voltage between the collector terminal and the emitter terminal of the IGBT is almost saturated (the collector potential is sufficiently lowered). This region C is a region in which only the gate voltage further rises to further ensure the ON operation state of the IGBT.
  • FIG. 2 Concept of FIG. 2 (Principle 2)
  • the high-side driver of the gate drive circuit based on the principle shown in FIG. 2 is unique to the inventor of the present application as one of the circuits that reasonably satisfies the requirements in order to raise the gate voltage more quickly. It was invented in.
  • the configuration of FIG. 2 is substantially the same as the configuration of FIG.
  • Q22 corresponds to a preferred example of a starting P-channel MOSFET in the claims.
  • the source terminal of Q22 is connected to Vdc (positive side voltage terminal 24), and the drain terminal is connected to the OUT terminal 25.
  • a resistor 29b is connected between the Vdc and the gate terminal, and an ON signal is supplied to the gate terminal.
  • the voltage V CH of the b pin of the charge storage circuit 23 and the threshold voltage V DET of the switch with the voltage detection function are set based on the above equations (1) and (2) so that the Q21 of the gate drive circuit is turned on. And set it appropriately.
  • Appropriate setting means that when the IGBT enters the area B, the Q21 is set to operate ON.
  • the gate voltage at which the IGBT to be driven enters the region B corresponds to equation (1) VO ON , Vdc is determined by design, and V CH is from equation (2) to Q21. It is determined from Vgson using a coefficient k. Therefore, the V DET of the equation (1) can be obtained from these values. Each voltage value may be set by such a calculation.
  • the Q21 turns ON, so that a large current can be supplied to the gate terminal of the IGBT to be driven, and the driving target can be driven.
  • the IGBT can be driven at high speed.
  • the charge storage circuit 23 of the high-side driver discharges the accumulated charge completely, the ON operation of Q21 cannot be maintained and the Q21 is in the OFF operation state, but the discharge time constant of the accumulated charge amount is determined by the IGBT to be driven. If it is set longer than the time for passing through the region B (see FIG. 3), the requirement for operating the IGBT can be satisfied. If the IGBT to be driven enters the region C (see FIG.
  • the P-channel MOSFET Q22 has a current. It is enough to supply. That is, the IGBT can be sufficiently driven.
  • the N-channel MOSFET that is, Q21
  • the current value is inferior to that of the N-channel MOSFET, but the power supply voltage Vdc.
  • a P-channel MOSFET that is, Q22
  • the present invention can provide an inexpensive gate drive circuit that is suitable for high-speed driving of an IGBT to be driven, has a simple circuit configuration, and is inexpensive.
  • the g pin of the voltage conversion circuit 31 is connected to Vdc, the i pin is connected to the OFF signal input terminal 34, and the h pin is connected to the gate terminal of Q32.
  • the source terminal of Q32 is connected to the OFF signal input terminal 34, and the drain terminal is connected to the backflow prevention circuit 33.
  • the h pin is a so-called output terminal of the voltage conversion circuit 31, and corresponds to a preferable example of the output terminal in the claims.
  • One end of the backflow prevention circuit 33 is connected to the drain terminal of Q32, and the other end is connected to the f terminal of the switch 22 with a voltage detection function, that is, the gate terminal of Q21.
  • the backflow prevention circuit 33 may be, for example, a series circuit of a diode and a resistor, and the cathode side of the diode may be connected to the drain terminal of Q32 and the anode side may be connected to the f pin of the switch 22 with a voltage detection function.
  • the Q21 In order not to interfere with the OFF operation of the IGBT that is the driving target, the Q21 must be rapidly put into the OFF operation state.
  • the collector current of the IGBT When the IGBT to be driven shifts from the ON operation to the OFF operation, the collector current of the IGBT rapidly decreases, so that noise due to the generated magnetic flux and spike noise due to the wiring inductance of the collector circuit are generated in the system. These noises may be superimposed on the control circuit and the drive circuit, causing the elements constituting the circuit to malfunction. Therefore, the circuit configuration for shifting the Q21 from the ON operation to the OFF operation state is required to prevent malfunction due to noise and to have a high resistance to noise.
  • FIG. 4 shows a circuit configuration having a high noise immunity when the N-channel MOSFET 21 (Q21), which is the main switch of the gate drive circuit, is turned off.
  • the circuit configuration shown here is characterized in that the OFF signal input terminal 34 is connected to the source terminal of the gate charge extraction MOSFET 32 (Q32). That is, the characteristic configuration that the OFF signal input terminal 34 is connected to the source terminal instead of the gate terminal of Q32 is adopted.
  • the voltage conversion circuit 31 has a voltage conversion function of dividing the voltage between the g pin and the i pin and / or converting the voltage by processing such as subtracting a constant value.
  • the voltage conversion circuit converts the voltage between the g pin and the i pin by a predetermined mechanism, and outputs the converted voltage between the h pin and the i pin.
  • the output voltage shall be a positive voltage.
  • the h pin is a suitable example of an output terminal in the claims.
  • the voltage conversion function will be described as an example of a process of subtracting a constant voltage, but the voltage may be divided (resistor voltage division) by using a resistor or the like.
  • h-pin-i-pin voltage g-pin-i-pin voltage-constant voltage
  • h-pin-i-pin voltage (g-pin-i-pin voltage) x t
  • both of the above processes may be applied. That is, the voltage may be divided after subtracting a certain value. Alternatively, the pressure may be divided and then a constant value may be subtracted.
  • the voltage (difference) between the g pin and the i pin further increases. Along with this, the voltage between the h pin and the i pin also rises, and when the gate threshold voltage of Q32 is exceeded, Q32 is turned on.
  • the gate potential of Q21 becomes a voltage value higher than the potential of the OFF signal input terminal 34 by the amount of the voltage drop generated in the backflow prevention circuit 33. If the gate potential of Q21 is set lower than the gate threshold voltage (Vgson) of Q21, Q21 operates OFF. As a result of this operation, the bootst slap circuit is in a state that does not interfere with the OFF operation of the IGBT (IGBT that is the drive target connected to the OUT terminal 25) (not shown).
  • the OFF operation of the IGBT to be driven is not hindered, but in order to maintain this state, the state of OFF operation of Q21 even when the OUT terminal 25 is at the Low voltage state. Must be maintained. Therefore, assuming that the Low voltage of the OUT terminal 25 is VO low and the voltage drop of the backflow prevention circuit 22 is V dr , the input voltage V IN low of the OFF signal input terminal 34 for turning off the Q21 is expressed by the following equation (4). ) Must be satisfied. Further, in the V INlow satisfying the equation (4), since it is necessary to operate the Q32 ON, the gate threshold voltage of the Q32 is set to VgsonQ32, and the conversion equation of the voltage conversion circuit 31 is expressed by the equation (3).
  • the input voltage itself of the OFF signal input terminal 34 is expressed as VIN. Further, Vm represents a constant voltage used at the time of conversion in the voltage conversion circuit 31. Further, expressing the gate threshold voltage of Q21 in Vgson is the same as the principle 1.
  • Q32 is in the OFF operation
  • Q21 is in the ON operation
  • the OFF signal input terminal 34 is connected to the source terminal of the MOSFET 32 (Q32). Therefore, unless the voltage of the OFF signal input terminal 34 is changed from Vdc to VINlow, the state of this circuit does not change to a state that does not interfere with the OFF operation of the IGBT to be driven. That is, in the specific example of each voltage described above, the state of the OFF signal input terminal 34 does not change to a state that does not interfere with the OFF operation of the IGBT unless the OFF signal input terminal 34 is changed from + 15V to -3V.
  • the high-side driver in FIG. 4 requires a voltage change of 18V to change its state, and from the opposite perspective, it does not change its state for a voltage change (noise) of less than 18V. means. That is, it can be said that the noise tolerance is very high.
  • the input signal is input to the gate terminal of the gate charge extraction MOSFET 32 (Q32), and the source terminal of Q32 has a fixed potential, for example, Vee (minus). It is often connected to the side voltage).
  • the input signal is initially Vee, and in order to cause a state change (that is, in order to turn off Q21), a voltage of about Vee + 5V is applied to the gate terminal of Q32 to press Q32.
  • a method of turning on the operation and turning off the Q21 is common.
  • the voltage between the gate and the source of Q32 changes the state of the high-side driver by turning on Q32 when the voltage changes from 0V to 5V.
  • the gate terminal of the MOSFET has a high input impedance and is easy to get noise.
  • this circuit (FIG. 4) shown in Principle 3 can take a voltage difference of 3 times or more, and is clearly superior to the conventional method in terms of noise immunity characteristics.
  • Example of Charge Storage Circuit Specific examples of the charge storage circuit 23 described so far are shown in FIGS. 5A and 5B. As shown in FIGS. 1, 2, and 4, the charge storage circuit 23 has a pin, b pin, and c pin. In the circuit shown in Example 1 of FIG. 5A, a series circuit of the diode D1 and the capacitor C1 is provided between the a pin and the c pin, and the connection point between the diode D1 and the capacitor C1 is connected to the b pin. There is. With such a circuit configuration, when the a pin is higher than the voltage drop of the diode D1 than the c pin, an electric charge is accumulated in the capacitor C1, and as a result, a voltage is generated in the capacitor C1.
  • This voltage appears on pin b (between pin c and pin c). As described above, the voltage appearing on the b pin is connected to the e pin of the switch 22 with the voltage detection function, and is supplied to the gate terminal of the Q21 via the switch 22 with the voltage detection function.
  • the circuit shown in Example 2 of FIG. 5A is a circuit in which a Zener diode D2 is connected in series with a diode D1 with respect to the circuit of Example 1. As a result, the capacitor C1 can be charged (accumulated) with a lower voltage by the amount of the voltage drop of the Zener diode D2.
  • the circuit shown in Example 3 of FIG. 5A is a circuit in which the resistor R1 is connected in series with the diode D1 with respect to the circuit of Example 1. As a result, the charging current can be limited by the value of the resistor R1.
  • 5A is a circuit in which a Zener diode D2 and a resistor R1 are connected in series with a diode D1 with respect to the circuit of Example 1.
  • the capacitor C1 can be charged (accumulated) with a lower voltage by the amount of the voltage drop of the Zener diode D2, and the charging current can be limited by the value of the resistor R1.
  • the circuit shown in Example 5 of FIG. 5B is a circuit in which the resistor R2 is connected in parallel to the capacitor C1 with respect to the circuit of Example 1. As a result, the electric charge accumulated in the capacitor C1 can be discharged, and the voltage output to the b pin can be lowered with the passage of time.
  • the circuit shown in Example 6 of FIG. 5B is a circuit in which a resistor R3 is provided between the connection point between the diode D1 and the capacitor C1 and the b pin with respect to the circuit of Example 5. As a result, the value of the current discharged from the b pin can be limited by the value of the resistor R3.
  • 5B is a circuit in which the Zener diode D3 is connected between the c pin and the b focus and the resistor R1 is removed from the circuit of Example 6.
  • the value of the resistor R3 can limit the value of the current discharged from the b pin, and the voltage output from the b pin can be limited to the voltage drop that occurs in the Zener diode D3.
  • FIG. 6A shows a circuit configuration of a gate drive circuit which is an example of a specific embodiment of the present invention.
  • the range surrounded by the broken line is the gate drive circuit 40, which is a characteristic circuit in the present embodiment.
  • Q21 is a P-channel MOSFET as a main switch.
  • the P-channel MOSFETs Q44, diode D4, resistor R3, and resistor R5 constitute a switch 22 with a voltage detection function.
  • Q44 corresponds to a preferred example of an internal switch in the claims.
  • the charge storage circuit 23 is composed of a diode D2, a diode D3, and a capacitor C1. The operation of these circuits is as described above.
  • Q22 is a small-capacity semiconductor switch, which corresponds to Q22 in FIG. 2 and operates in the same manner as Q22 in FIG. Q32 corresponds to Q32 in FIG. 4, and operates in the same manner as Q32 in FIG.
  • the voltage conversion circuit 31 of FIG. 6A is composed of a diode D1, a resistor R2, and a resistor R1 and operates in the same manner as the voltage conversion circuit 31 of FIG.
  • the backflow prevention circuit 33 is composed of a diode D5 and a resistor R4, and operates in the same manner as the backflow prevention circuit 33 of FIG.
  • the high-side driver of the gate drive circuit 40 shown in FIG. 6A is composed of a single module, and the signal inputs of this module are represented by IN and inverted IN (in FIG. 6A, a symbol with a bar above IN is used.
  • the inverted IN is an inverted signal of the IN signal (see FIG. 6A). It is assumed that the OUT terminal 25 and the IN terminal 45 swing from Vee to Vdc. Further, the inverting IN terminal 46 swings from Vdc to a voltage intermediate between Vdc and Vee.
  • a circuit outside the gate drive circuit 40 is also shown in FIG. 6A.
  • the control IC 50 is a device that controls ON / OFF of the power semiconductor switch.
  • Vdc and Vee are supplied to the control IC 50 as power sources.
  • the control IC 50 operates by this power supply, produces an IN signal, and supplies it to the IN terminal 45 of the gate drive circuit 40 (see FIG. 6A).
  • the inverter 51 inverts this IN signal, creates an inverted IN signal, and supplies the inverted IN signal to the inverted IN terminal 46 of the gate drive circuit 40.
  • V C1 of the capacitor C1 is charged by the current flowing from Vdc to Vee via the diode D3 and the diode D2.
  • Charging voltage V C1 of the capacitor C1 is represented by the following formula (6).
  • V C1 is adjustable by the Zener voltage V ZD3 constant-voltage diode D3.
  • V C1 Vdc - Vee - V zd3 - VF D2 (6)
  • V CH of the formula (1) described is equal to V C1.
  • Q32 When the IN terminal 45 becomes High ( ⁇ Vdc), Q32 operates OFF, and the inverted IN terminal 46 becomes Low ( ⁇ intermediate potential between Vdc and Vee), Q22, which is a P-channel MOSFET which is a small-capacity semiconductor switch, changes. It operates ON. When Q22 is turned on, the voltage of the OUT terminal 25 starts to rise. However, this period is a period in which only the gate voltage of the IGBT is rising while the IGBT to be driven is still in the OFF operation (see region A in FIG. 3 described above).
  • the switch 22 with a voltage detection function is its own switch, Q44, when the voltage between the e-pin and the d-pin reaches the threshold voltage V DET , that is, when the voltage of the OUT terminal 25 satisfies the equation (1). Is turned on. With the ON operation of Q44, the gate terminal of Q21 is a main switch N-channel MOSFET - between the source terminal, the voltage obtained by multiplying a constant k is applied to the storage voltage V C1 of the charge accumulation circuit 23, Q21 rapidly OFF operation Shifts to the ON operation state.
  • the IGBT When Q21 shifts to ON operation, the IGBT is in a state of shifting from OFF operation to ON operation, and Q21 is responsible for a large current to cover the increase in gate current due to the feedback capacitance of the IGBT (Fig. 3). See region B).
  • the amount of charge and the discharge time constant of the capacitor C1 are selected so as to cover the time zone of region B in FIG. After the charge of the capacitor C1 is discharged and the Q21 is turned off, the Q22 secures the gate voltage of the IGBT (see region C in FIG. 3).
  • the IN terminal 45 starts to shift to Low, and the inverting IN terminal 46 shifts to High.
  • the Q22 operates OFF.
  • the gate drive circuit 40 of the present embodiment starts shifting the Q21 from the ON operation to the OFF operation state so as not to interfere with the OFF operation of the IGBT.
  • the IN terminal 45 descends from Vdc toward Vee, a voltage is generated between the g pin and the i pin of the voltage conversion circuit 31. Along with this, the corresponding output voltage is output between the h pin and the i pin, which are the outputs of the voltage conversion circuit 31.
  • the conversion formula of the voltage conversion circuit 31 is expressed by the following formula (8) if R1 >> R2.
  • V hi is the h-pin-i-pin voltage that is the output of the voltage conversion circuit 31.
  • V m of the formula (3) corresponds to Vz D1 of the following formula (8).
  • V hi Vdc --V IN --Vz D1 (8)
  • the conditions for the Q32 to operate ON are represented by the equation (5) already described. Assuming that the Low voltage of the OUT terminal 25 when the IGBT is in the OFF operation is VO low , the voltage of the IN terminal 45 which maintains the OFF operation state of the Q21 even if the voltage of the OUT terminal 25 drops is the above-mentioned formula. It is represented by (4).
  • FIG. 6A The specific embodiment shown in FIG. 6A is an example in which the terminal c of the charge storage circuit 12 is connected to the OUT terminal 25, that is, the circuit configuration shown in FIG. 1A (principle 1) is used. is there.
  • the circuit configuration shown in FIG. 1B (a modified example of the principle 1) may be used.
  • FIG. 6B a circuit diagram of a specific embodiment using the configuration of FIG. 1B is shown in FIG. 6B. That is, as shown in FIG. 6B, the terminal c of the charge storage circuit 12 is connected not to the OUT terminal 25 but to the IN terminal 45.
  • the high-side driver and the gate drive circuit provided with the high-side driver in the present embodiment have the following effects.
  • the voltage generated by the charge storage circuit 23 is supplied to the main switch by using the switch 22 with a voltage detection function. Therefore, since the ON operation is autonomously performed by the voltage of the output voltage, it is not necessary to use a voltage shift circuit, an insulating element, or the like, and the circuit configuration can be simplified.
  • a gate drive circuit suitable for high-speed drive of the power semiconductor switch, having a simple circuit configuration, and inexpensive is provided. can do.
  • the embodiment described above is an example as a means for realizing the present invention, and should be appropriately modified or changed depending on the configuration of the device to which the present invention is applied and various conditions, and the present invention is the present embodiment.
  • the mode is not limited to.
  • the IGBT is mainly described as the power semiconductor switch to be driven, but other power semiconductor switches can also be applied.
  • the configuration of the charge storage circuit and the switch circuit with the voltage detection function is an example, and other circuits having the same function may be used.
  • the MOSFET is used as a main component, but other configurations may be used as long as they have the same effect and effect.
  • various semiconductor switches and switches using other materials may be used.

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

より簡易な回路構成で、ＮチャネルＭＯＳＦＥＴを用いたゲート駆動回路のハイサイドドライバを提供することである。　電力半導体スイッチを駆動する回路であって、電源のプラス側Ｖｄｃにドレイン端子を接続し、電力半導体スイッチを駆動する信号のＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、Ｖｄｃから電荷を蓄積する電荷蓄積回路と、電荷蓄積回路の出力端子と、Ｖｄｃとの電圧差を検出し、電荷蓄積回路の出力端子電圧が電源のプラス側Ｖｃｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加する電圧検出機能付きスイッチと、を備えたハイサイドドライバ回路である。

Description

ゲート駆動回路
　本発明は、ＩＧＢＴ等の電力半導体スイッチを駆動するゲート駆動回路に関する。
　大電力のインバータやＤＣＤＣコンバータなどの電力機器は、高周波大電力スイッチング素子を使用する場合が多い。高周波大電力スイッチング素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が多く使用されている。このような素子の駆動端子（例えば、ゲート端子）の入力特性は容量性である場合が多く、駆動時に大電流を流さなければならない。
　そのため、これら高周波大電力スイッチング素子を駆動する目的の回路が種々提案されている。このような回路は、しばしばゲート駆動回路と呼ばれる。本発明はこのゲート駆動回路に用いられる改良されたハイサイドドライバに関する。
　従来の技術とその問題点
　上述したような高周波大電力スイッチング素子を駆動する従来のゲート駆動回路の例が、図７、図８に示されている。
　図７に示すゲート駆動回路３は、ＩＧＢＴ２をＯＮに駆動する素子として、ＰチャネルＭＯＳＦＥＴ１（以下、Ｑ１と称する）を使用する回路である。Ｑ１は、そのゲート電圧をソース電圧より低電圧にすることでＯＮ動作する。その結果、Ｑ１は導通して、ドレイン端子にＶｃｃ電圧が表れる。このＶｃｃ電圧は、抵抗１１を介して、出力端子７を経由してＩＧＢＴ２のゲート端子に印加される。
　従って、図７のＩＮ端子５をＬＯＷとすることによってＱ１をＯＮ動作させることができる。そして、Ｑ１がＯＮ動作すると、上述したように、ＩＧＢＴ２をＯＮ動作させることができる。
　このように、図７に示す回路構成のゲート駆動回路３によれば、ＩＮ端子５の入力電位によって、ＩＧＢＴ２をＯＮ動作（またはＯＦＦ動作）させることができる。
　しかし、一般にＰチャネルＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴより品種も少なくＯＮ抵抗も大きい傾向にあり、図７のＱ１はＮチャネルＭＯＳＦＥＴを使用した方がＩＧＢＴ２をＯＮ動作させる回路としては性能の向上が期待できる。
　そのような事情から、図８に示す回路構成のゲート駆動回路も使用されてきた。この回路構成においては、図８のＱ１ａとしてＮチャネルＭＯＳＦＥＴを用いて構成したゲート駆動回路３ａである。ＮチャネルＭＯＳＦＥＴをＯＮ動作させるには、そのゲート電位をソース電位より高い電圧にしなければならい。一方、図８のＱ１ａのソース電圧は、ゲート駆動回路３ａの電源のプラス側電圧Ｖｃｃ近辺まで上昇する。プラス側電圧Ｖｃｃは、図８において、プラス側電圧端子４に供給されており、図７でも同様に、プラス側電圧Ｖｃｃはプラス側電圧端子４に供給されている。
　そこで、次に説明するようなブートストラップ回路とレベルシフト回路を構成して、図８のＱ１ａのゲート電位をソース電位より高い電圧まで上昇させるための高電位を作り出している。
　図８に示す回路構成の例では、ダイオード１２（以下、Ｄ１と称する）、キャパシタ１３（以下、Ｃ１と称する）との直列回路を、図８のように、ＯＵＴ端子７と、プラス側電圧端子４との間に接続する。そして、ＯＵＴ端子７がＧＮＤ電位の時にＣ１に電荷を蓄えて、ＩＮ端子５をＨｉｇｈにしてＱ１ａがＯＮ動作するときはレベルシフト用フォトカプラ１０（以下、ＰＣ１と称する）の出力側トランジスタをＯＮ動作させて、Ｃ１に充電した電荷をＱ１ａのゲート端子に印加する。これによって、Ｑ１ａがＯＮ動作してＯＵＴ端子７の電圧が上昇すると、Ｃ１とＤ１のカソード側とが接続する点の端子電圧はＶｃｃより高電圧となり、Ｑ１ａのゲート端子にＶｃｃより高い電圧を印加することができる。
　このような方式によれば、Ｑ１ａを駆動する高い電位にある電源はＤ１とＣ１によって比較的簡単に作ることができる。しかし、その高圧電源を使用してＱ１ａをＯＮ動作するには、回路上の工夫が必要であると考えられる。例えば、フォトカプラ（図８におけるＰＣ１）などの絶縁素子を使用し、高圧電源をＩＮ端子５の入力電位と絶縁するか、又は、レベルシフト回路などを用いて、高圧電源から電圧レベルをシフトしたスイッチを別に設けるような工夫である。このような工夫を施さなければ、ＩＮ端子５の入力電位を用いてＱ１ａをＯＮ／ＯＦＦさせる回路を作ることは困難であると考えられる。
　先行特許技術
　例えば、後述する特許文献１（特許第６３０３０６０号公報）には、ＰチャネルＭＯＳＦＥＴと、ＮチャネルＭＯＳＦＥＴとを用いたゲート駆動回路が開示されている。特に、入力信号が、レベルシフト回路を介してＰチャネルＭＯＳＦＥＴに供給されることを特徴とする回路構成が開示されている。
　後述する特許文献２（特開２００６－２７０３８２号公報）には、ハイサイドドライバにフローティング電源から電源を供給する構成において、高速動作が可能なレベルシフト回路を利用することを特徴とする回路構成が開示されている。
　後述する特許文献３（特開２０００－２８６６８７号公報）には、ハイサイドドライバにフローティング電源から電源を供給する構成において、チップ面積や消費電力の増大を招くことなく誤動作を防止することが可能なレベルシフト回路を利用することを特徴とする回路構成が開示されている。
特許第６３０３０６０号公報 特開２００６－２７０３８２号公報 特開２０００－２８６６８７号公報
　上述したように、ゲート駆動回路において、メインスイッチとしてＰチャネルＭＯＳＦＥＴを用いた場合は性能が不足すると考えられるのでＮチャネルＭＯＳＦＥＴを使用する場合は多く、また、ＮチャネルＭＯＳＦＥＴを駆動するための電位の高い電源も比較的簡単に作ることができる。しかし、その高圧電源を使用してＮチャネルＭＯＳＦＥＴを駆動するには入力信号との電圧差を解消するための絶縁部品や電圧シフト回路が必要となり、回路が煩雑かつ高価になり、ＮチャネルＭＯＳＦＥＴを採用することによる十分な改善効果を得ることができない場合も考えられる。
　本発明は、このような問題に鑑みなされたものであり、その目的は、より簡易な回路構成で、ＮチャネルＭＯＳＦＥＴを用いたゲート駆動回路のハイサイドドライバを提供することである。
　（１）本発明は、上記課題を解決するために、電力半導体スイッチを駆動する回路であって、前記回路の電源のプラス側Ｖｄｃにドレイン端子を接続し、前記電力半導体スイッチを駆動する信号を出力する端子であるＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、前記回路の電源のプラス側Ｖｄｃから電流を注入して電荷を蓄積する電荷蓄積回路と、前記電荷蓄積回路の出力端子と、前記回路の電源のプラス側Ｖｄｃとの電圧差を検出して動作する電圧検出機能付きスイッチと、を備え、前記電圧検出機能付きスイッチは、前記電荷蓄積回路の出力端子電圧が前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバである。
　（２）また、本発明は、上記（１）記載のハイサイドドライバであって、前記メインスイッチＮチャネルＭＯＳＦＥＴと並列に接続された起動用ＰチャネルＭＯＳＦＥＴであって、前記電源のプラス側Ｖｄｃにソース端子を接続し、前記ＯＵＴ端子にドレイン端子を接続した前記起動用ＰチャネルＭＯＳＦＥＴと、前記電力半導体スイッチをＯＮ動作させるための信号が入力するＯＮ信号入力端子であって、前記起動用ＰチャネルＭＯＳＦＥＴのゲート端子に接続するＯＮ信号入力端子と、を備え、前記ＯＮ信号入力端子に前記電力半導体スイッチをＯＮ動作させるための信号が入力した場合に、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作し、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作することによって、前記ＯＵＴ端子の電圧が上昇し、前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出し、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバである。
　（３）また、本発明は、上記（１）又は（２）記載のハイサイドドライバであって、前記電圧検出機能付きスイッチは、前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、ＯＮ動作して、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部または全部を印加する内部スイッチ、を備えるハイサイドドライバである。
　（４）また、本発明は、上記（１）から（３）のいずれか１項に記載のハイサイドドライバであって、前記電力半導体スイッチをＯＦＦ動作させるための信号を入力するＯＦＦ信号入力端子と、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間に接続された電圧変換回路であって、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間の電圧を分圧、及び／又は、一定値を差し引いて電圧変換する電圧変換回路と、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子と、ゲート電荷引き抜き用ＭＯＳＦＥＴとの間に設けられ、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子から前記ゲート電荷引き抜き用ＭＯＳＦＥＴへ向かう方向にのみ電流を流す逆流防止回路と、ドレイン端子を前記逆流防止回路に接続し、ソース端子を前記ＯＦＦ信号入力端子に接続し、ゲート端子を前記電圧変換回路が変換した電圧を出力する出力端子に接続する前記ゲート電荷引き抜き用ＭＯＳＦＥＴと、を備え、前記ゲート電荷引き抜き用ＭＯＳＦＥＴの前記ドレイン端子は、前記逆流防止回路を介して前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に接続しており、前記ＯＦＦ信号入力端子に、前記電力半導体スイッチをＯＦＦ動作させるための信号が入力され、前記ＯＦＦ信号入力端子の電圧が、前記回路の電源のプラス側Ｖｄｃから下降した場合、前記電圧変換回路の前記変換した電圧を出力する出力端子の出力電圧が上昇し、前記電荷引き抜き用ＭＯＳＦＥＴがＯＮ動作し、前記メインスイッチＮチャネルＭＯＳＦＥＴがＯＦＦ動作するハイサイドドライバである。
　本発明によれば、絶縁素子等を用いる必要がなくなり、従来より簡易な構成のハイサイドドライバを提供することができ、また、そのハイサイドドライバを用いてゲート駆動回路を構成することができる。
本実施形態において、原理１の回路構成を示す説明図である。 本実施形態において、原理１の変形例の回路構成を示す説明図である。 本実施形態において、原理２の回路構成を示す説明図である。 ＩＧＢＴ等がＯＮ動作に移行する際のゲート電圧の変化を表すグラフである。 本実施形態において、原理３の回路構成を示す説明図である。 電荷蓄積回路の具体例を示す図である。 電荷蓄積回路の具体例を示す図である。 本実施形態において、具体的なゲート駆動回路の回路構成の一例を示す回路図である。 本実施形態において、原理１の変形例を用いた場合の具体的なゲート駆動回路の回路構成の一例を示す回路図である。 ＰチャネルＭＯＳＦＥＴを用いた従来のゲート駆動回路の回路図である。 ＰチャネルＭＯＳＦＥＴに代えてＮチャネルＭＯＳＦＥＴを用いた従来のゲート駆動回路の回路図である。
　以下、本発明の好適な実施形態を図面に基づき説明する。
　まず、本発明の原理を３種説明してから、本発明の具体的な実施形態であるゲート駆動回路のハイサイドドライバを説明する。
　１．原理１
　図１Ａは、本実施形態において、上記課題を解決するための原理１を説明するブロック図である。図１Ａは、本原理１に係るゲート駆動回路２６が描かれているとともに、ゲート駆動回路２６によって駆動されるＩＧＢＴ２７も描かれている。また、理解しやすい説明のために、特徴的な構成であるハイサイドドライバを中心に描いており、ゲート駆動回路の従来の同様の回路構成部分は従来と同様の作用であるため省略して図示されていない部分もある。
　図１Ａに示すように、本原理１の説明図（図１Ａ）におけるゲート駆動回路２６は、メインスイッチであるＮチャネルＭＯＳＦＥＴ２１（以下、Ｑ２１と称する）の他に、電荷蓄積回路２３と、電圧検出機能付きスイッチ２２と、を備えている。Ｑ２１は、文字通り、請求の範囲のメインスイッチＮチャネルＭＯＳＦＥＴの好適な一例に相当する。
　まず、図１Ａにおいて、ＯＵＴ端子２５は出力端子であり、その出力電圧は、ＧＮＤより低電位な電圧と、プラス側電圧Ｖｄｃとの間の電圧をスイングする。図１Ａのゲート駆動回路２６のメインスイッチであるＱ２１のソース端子はＯＵＴ端子２５に接続し、そのドレイン端子はプラス側電圧Ｖｄｃに接続する。Ｑ２１のゲート電圧がＯＵＴ端子２５（すなわちソース端子）よりＶｇｓｏｎ（一定値）だけ高い電圧になると、Ｑ２１がＯＮ動作して、ＯＵＴ端子２５に出力電圧（＝およそＶｄｃ電圧）が出力される。ただし、ここでＶｇｓｏｎとは、Ｑ２１のゲート閾値電圧を意味する。
　電荷蓄積回路２３は、電荷を蓄積するが、電荷を蓄積するためのピンと、電荷を放出するときのピンとが異なっている。
　まず、ＯＵＴ端子２５（に接続するｃピン）が低電位（＝およそＧＮＤまたはＧＮＤより低電位な電圧）となった時に、プラス側電圧Ｖｄｃに接続したａピンから電流の供給を受けて電荷を蓄積する。そして、蓄積された電荷は、ＯＵＴ端子２５の電位に重畳して、Ｖｄｃに逆流することなくｂピンから出力される。従って、ｂピンの電位は、ＯＵＴ端子２５の電位（Ｑ１のソース電位）より蓄積した電荷に対応する電圧分だけ電位が高くなる。ｂピンは、次に述べる電圧検出機能付きスイッチ２２のｅピンに接続している。電荷蓄積回路２３の具体例が図５ａ、図５ｂに示されており、これらについては後に詳述する。これら具体例は、代表的な例を挙げたものであり、他の回路構成でもよい。
　次に、図１Ａにおける電圧検出機能付きスイッチ２２は、ｄピンがプラス側電圧端子２４（Ｖｄｃ）に接続され、ｅピンが電荷蓄積回路２３のｂピンに接続され、ｆピンがＱ２１のゲート端子に接続している。このような接続関係の下、電圧検出機能付きスイッチ２２は、ｄピン（つまりプラス側電圧Ｖｄｃ）とｅピン間の電圧を監視している。この監視の結果、ｅピンの電圧がｄピンの電圧より所定の値以上高くなったとき、すなわち、ｅピンの電圧がＶｄｃより所定の電圧だけ高くなったとき、自身に内蔵したスイッチをＯＮ動作させ、ｅピンの電圧をｆピンに供給する。電荷蓄積回路２３に蓄積した電荷に対応する電圧はｂピンからｅピンに供給されているから、電圧検出機能付きスイッチ２２に内蔵したスイッチをＯＮ動作させることで、その蓄積した電荷に対応する電圧の一部又は全部をＱ２１のゲート－ソース間に印加することができる。その結果、Ｑ２１のゲート（ソース間）にはＶｄｃより高い電圧が印加されることとなり、Ｑ２１のゲート－ソース間電圧がＶｇｓｏｎ以上であれば、Ｑ２１がＯＮ動作する。
　ＯＵＴ端子２５が低電位からＶｄｃに向かって上昇すると、電荷蓄積回路２３は、すでに蓄積した電荷によりｂピン－ｃピン間の電圧をＯＵＴ端子２５の電圧に重畳してｂピンから出力する。これはｃピンが、ＯＵＴ端子２５に接続されているからである。このように重畳して出力される電圧は、ＯＵＴ端子２５の電圧に重畳しているから、ＯＵＴ端子２５の電位が上昇すれば、それに伴ってｂピンの電圧も上昇する。ＯＵＴ端子２５の電圧がさらにＶｄｃに近づくと、電圧検出機能付きスイッチ２２のｅピンの電圧がｄピンの電圧（つまりプラス側電圧Ｖｄｃ）を超えて上昇する。その超えた電圧差が所定の値に達すると、電圧検出機能付きスイッチ２２に内蔵のスイッチがＯＮ動作して、Ｑ２１のゲート端子に電荷蓄積回路２３の出力電圧の一部又は全部を印加する。つまり、内蔵のスイッチは、機能的にはｅピンとｆピンとを結ぶスイッチであり、この内蔵のスイッチがＯＮ動作することによって、電荷蓄積回路２３の出力電圧（ｂピン＝ｅピン）の全部又は一部が、ｆピン（＝Ｑ２１のゲート端子）に供給される。なお、ここで言う内蔵のスイッチは、請求の範囲の内部スイッチの好適な一例に相当する。
　ここで、電荷蓄積回路２３が蓄積した電荷によりｂピンに出力する電圧（ｂピン－ｃピン間電圧）をＶＣＨとし、電圧検出機能付きスイッチ２２に設定されたＶｄｃを超えた電圧差の所定の値（閾値電圧）をＶＤＥＴとする。
　すると、電圧検出機能付きスイッチ２２に内蔵したスイッチがＯＮ動作するＯＵＴ端子２５の電圧ＶＯＯＮ　は、下記の式（１）で示される。Ｑ２１がＯＮ動作すると、ＯＵＴ端子２５の出力電圧は、Ｑ２１がＯＮ動作することで急速に電圧が上昇し、最終的に大略Ｖｄｃとなる。
　　　ＶＯＯＮ　＝　ＶＤＥＴ　－　ＶＣＨ　＋　Ｖｄｃ　　　　　　　　 　　　（１）
ただし、Ｑ２１がＯＮ動作するゲート端子とソース端子間の電圧をＶｇｓｏｎとし、ｋを定数として、下記の式（２）が成立しているものとする。
　　　ＶＣＨ　＞＝　ｋ　×　Ｖｇｓｏｎ　　　　　　　　　　　　　　　　（２）
ここで、ｋは、電荷蓄積回路２３の出力電圧のＱ２１のゲート端子に印加される割合を示す定数である。ｋは、１以下の定数である。電荷蓄積回路２３の出力電圧の全部がＱ２１のゲート端子に印加されるときは、ｋ＝１となる。電荷蓄積回路２３の出力電圧の１／２がＱ２１のゲート端子に印加されるときは、ｋ＝１／２となる。このように、電荷蓄積回路２３の出力電圧の一部又は全部がＱ２１のゲート端子に印加される。
　例えば、電荷蓄積回路２３の蓄積電荷によるｂピンの電圧ＶＣＨをＶＣＨ　＝　Ｖｄｃとして、電圧検出機能付きスイッチ２２の閾値電圧をＶＤＥＴ　＝　Ｖｄｃ／２とすると、式（１）から、Ｑ２１がＯＮ動作するＯＵＴ端子２５の電圧ＶＯＯＮは、ＶＯＯＮ　＝　Ｖｄｃ／２となる。ＯＵＴ端子２５の出力電圧がＶＯＯＮ　＝　Ｖｄｃ／２に達すると、電圧検出機能付きスイッチ２２の内蔵スイッチがＯＮ動作して、（１／ｋ）×ＶＣＨなる電圧がＱ２１のゲート端子－ソース端子間に印加される。従って、上記式（２）が成立すれば、Ｑ２１はＯＮ動作する。
　以上説明したように、図１Ａに示す構成のハイサイドドライバは、電圧シフト回路やフォトカプラのような絶縁素子を使用することなく、自身の出力電圧であるＯＵＴ端子２５の電圧が一定以上になったとき、自律的にＯＮ動作し、ＯＮ動作の状態を保持する機能を持つ。
　なお、図１Ａに示すように、ｆピンはＱ２１のゲート端子に接続するが、このゲート端子とソース端子との間に抵抗２９を設けてもよいが、必須の構成ではない。
　１．２　原理１の変形例
　上述した原理１においては、電荷蓄積回路１２は、その端子ｃがＯＵＴ端子２５に接続されている。したがって、ＯＵＴ端子２５における電圧の上昇は端子ｃに印加されている。これに対して、図１Ｂに示すように、電化蓄積回路１２のｃ端子を、ＯＵＴ端子２５ではなく、ＯＦＦ信号入力端子３４に接続してもよい。ここで、ＯＦＦ信号入力端子３４及びそこに入力される信号の詳細は、後述する図４、原理３の説明において説明している。
　図１Ａで説明した原理１による回路の場合は、後述する図２に示すように、起動のための起動用ＰチャネルＭＯＳＦＥＴを組み合わせることが好ましい。このような構成によって、ＩＧＢＴをより合理的に駆動することができる。詳細は２．原理２で後述する。
　これに対して、図１Ｂに示されている原理１の変形例（図１Ｂ）によれば、図１Ａに示す回路構成と異なり、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。ただし、駆動対象であるＩＧＢＴを連続的にＯＮ動作させなければいけない場合を除く。
　２．原理２
　図２は、本実施形態の他の原理２を説明する図であり、上述した図１Ａのハイサイドドライバに、小容量の半導体スイッチ（起動用ＰチャネルＭＯＳＦＥＴ）を組み合わせたものである。これによって、ＩＧＢＴをより合理的に駆動することができるゲート駆動回路のハイサイドドライバを提供することができる。
　ＩＧＢＴの動作
　ＩＧＢＴなどの半導体スイッチのゲート回路は、ＯＦＦ動作からＯＮ動作に移行する過程で、大略３つの状態を経由する。図３にその過程を模式的に表したグラフが示されている。このグラフは、時間とともにゲート電圧が上昇していく様子を示すグラフである。まず、領域ＡではＩＧＢＴはＯＦＦ動作の状態であり、ゲート電圧だけが上昇している領域である。
　領域Ｂは、ＩＧＢＴがＯＦＦ動作からＯＮ動作に移行する時間帯である。この領域では、ゲート電圧の上昇は一時的に緩やかになる。この領域Ｂにおいては、ＯＮ動作への遷移が進んでおり、ＩＧＢＴのコレクタ電位が下降していく時間帯である。この領域Ｂにおいては、ＩＧＢＴの帰還容量の電荷の放電電流を賄う必要のある時間帯であるので、領域Ｂは大きな駆動電流が必要な時間帯である。一般にＩＧＢＴのゲート駆動回路の出力電流は有限であるので、帰還容量の電荷が放電されるまでに一定の時間が必要である。その時間帯がこの領域Ｂであると考えてもよい。
　領域Ｃは、ＩＧＢＴのコレクタ端子－エミッタ端子間電圧はほぼ飽和（コレクタ電位は十分に下がっている）状態である。この領域Ｃは、ゲート電圧だけがさらに上昇してＩＧＢＴのＯＮ動作の状態をより確実にする領域である。
　図２（原理２）の考え方
　ＩＧＢＴを高速でＯＦＦ動作からＯＮ動作の状態にスイッチングするには、領域Ａや領域Ｃと比較して、領域Ｂにおいて十分に大きな駆動電流が必要であると考えられる。図２で示した原理のゲート駆動回路のハイサイドドライバは、このようなＩＧＢＴの特性に鑑み、より早くゲート電圧を上昇させるために要求を合理的に満たす回路の一つとして本願発明者が独自に発明したものである。
　図２の構成は、図１の構成と概ね同様であるが、新たに起動用ＰチャネルＭＯＳＦＥＴ３０が加えられ、ＯＮ信号がこの起動用ＰチャネルＭＯＳＦＥＴ３０（以下、Ｑ２２と称する）に加えられている点が異なっている。Ｑ２２は、請求の範囲の起動用ＰチャネルＭＯＳＦＥＴの好適な一例に相当する。Ｑ２２のソース端子は、Ｖｄｃ（プラス側電圧端子２４）に接続されており、ドレイン端子は、ＯＵＴ端子２５に接続する。Ｖｄｃとゲート端子の間には抵抗２９ｂが接続されており、ゲート端子には、ＯＮ信号が供給されている。
　以下、図２の回路構成の動作を説明する。
　図２に示すＯＮ信号入力端子２８がＬＯＷとなると、Ｑ２２がＯＦＦ動作の状態からＯＮ動作に移行していく。すると、ＯＵＴ端子２５の電圧がＶｄｃに向かって上昇し始める。この時間帯は図３の領域Ａにあたる。なお、図２では省略しているが、図２のＯＵＴ端子には、駆動対象であるＩＧＢＴが接続されているものとする。ここでいう領域対象Ａとは、その駆動対象であるＩＧＢＴの領域Ａという意味である。
　さて、ＯＵＴ端子の電圧（図示していないＩＧＢＴのゲート電圧）が駆動対象であるＩＧＢＴのゲート閾値電圧に達すると、上述したように領域Ｂに突入する。このときゲート駆動回路のＱ２１がＯＮ動作するように、電荷蓄積回路２３のｂピンの電圧ＶＣＨ　と電圧検出機能付きスイッチの閾値電圧ＶＤＥＴを上述した式（１）及び式（２）に基づいて適切に設定する。
　適切に設定するとは、ＩＧＢＴが領域Ｂに突入した際に、Ｑ２１がＯＮ動作するように設定するとの意味である。具体的には、駆動対象であるＩＧＢＴが領域Ｂに突入するゲート電圧が、式（１）ＶＯＯＮに相当し、Ｖｄｃは設計上決定されており、ＶＣＨは式（２）から、Ｑ２１のＶｇｓｏｎから係数ｋを用いて定められる。したがって、これらの値から、式（１）のＶＤＥＴが求められる。このような計算で各電圧値を設定すればよい。
　このように設定されたハイサイドドライバは、駆動対象であるＩＧＢＴが領域Ｂに入るとＱ２１がＯＮ動作をするので、大きな電流を駆動対象であるＩＧＢＴのゲート端子に供給することができ、駆動対象であるＩＧＢＴを高速で駆動することができる。ハイサイドドライバの電荷蓄積回路２３は蓄積した電荷を放電しきると、Ｑ２１のＯＮ動作が維持できずＱ２１はＯＦＦ動作の状態となるが、蓄積電荷量の放電時定数を、駆動対象であるＩＧＢＴが領域Ｂ（図３参照）を通過する時間に対して長く設定すれば、ＩＧＢＴをＯＮ動作させるための要求は満たすことが可能である。駆動対象であるＩＧＢＴが領域Ｃ（図３参照）に突入してしまえば、駆動対象のＩＧＢＴのゲート端子に大電流を供給する必要がなくなるので、領域ＣにおいてはＰチャネルＭＯＳＦＥＴであるＱ２２が電流を供給すれば足りる。つまり、ＩＧＢＴを十分に駆動することができる。
　このように、図２に示す回路構成によれば、大電流に対応できるＮチャネルＭＯＳＦＥＴ（つまり、Ｑ２１）を領域Ｂにおける電流供給に使用し、電流値はＮチャネルＭＯＳＦＥＴには劣るが電源電圧Ｖｄｃを簡単な回路で印加できるＰチャネルＭＯＳＦＥＴ（つまりＱ２２）を領域Ａ及び領域Ｃで使用することによって、ＩＧＢＴの合理的な高速スイッチングを実現している。
　なお、メインスイッチのＮチャネルＭＯＳＦＥＴ（Ｑ２１）を駆動するにあたっては、フォトカプラや電圧シフト回路等を使用せずに駆動できるという図１と共通する特徴は、図２でも効率よく利用できる。本発明（原理２）は、駆動対象であるＩＧＢＴの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
　３．原理３
　これまで、原理１（図１Ａ）や、原理２（図２）においては、駆動対象であるＩＧＢＴをＯＦＦ動作からＯＮ動作の状態に移行する際の動作に特徴を有する回路を主として説明してきた。一方、駆動対象であるＩＧＢＴがＯＮ動作からＯＦＦ動作に移行するタイミングでは、通常、別の回路が動作してＩＧＢＴのゲート回路の電荷を引き抜き始める必要がある。このときＩＧＢＴのＯＦＦ動作を妨げてはならない。
　本原理３（図４）を示す回路構成は、これらの要求を満たす耐ノイズ性能の高い回路構成である。図４に示す回路構成は、図１に示す回路構成に、電圧変換回路３１と、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（以下、Ｑ３２と称する）と、逆流防止回路３３とを加えた回路構成である。
　電圧変換回路３１のｇピンは、Ｖｄｃに接続され、ｉピンはＯＦＦ信号入力端子３４に接続され、ｈピンはＱ３２のゲート端子に接続される。Ｑ３２のソース端子はＯＦＦ信号入力端子３４に接続され、ドレイン端子は逆流防止回路３３に接続する。ｈピンは、電圧変換回路３１のいわば出力端子であり、請求の範囲の出力端子の好適な一例に相当する。
　逆流防止回路３３の一方端はＱ３２のドレイン端子に接続され、他方端は、電圧検出機能付きスイッチ２２のｆ端子すなわちＱ２１のゲート端子に接続される。逆流防止回路３３は、例えば、ダイオードと抵抗との直列回路でよく、ダイオードのカソード側がＱ３２のドレイン端子に接続され、アノード側が電圧検出機能付きスイッチ２２のｆピンに接続されてよい。
　駆動対象であるＩＧＢＴのＯＦＦ動作を妨げないためには、Ｑ２１を急速にＯＦＦ動作状態にしなければならない。駆動対象であるＩＧＢＴがＯＮ動作からＯＦＦ動作の状態に移行する場合はＩＧＢＴのコレクタ電流が急速に減少するため、発生する磁束によるノイズやコレクタ回路の配線インダクタンス等によるスパイクノイズがシステムに発生する。これらのノイズは、制御回路や駆動回路に重畳して回路を構成する素子が誤動作する場合がある。従って、Ｑ２１をＯＮ動作からＯＦＦ動作状態に移行するための回路構成は、特にノイズによる誤動作を防止し、ノイズに対する耐量を高くとることが要求される。
　図４は、ゲート駆動回路のメインスイッチであるＮチャネルＭＯＳＦＥＴ２１（Ｑ２１）をＯＦＦ動作させる場合のノイズ耐量の高い回路構成を示す。ここで示す回路構成は、ＯＦＦ信号入力端子３４を、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（Ｑ３２）のソース端子に接続しているところに特徴がある。つまり、ＯＦＦ信号入力端子３４をＱ３２のゲート端子でなく、ソース端子に接続するという特徴的な構成を採用している。電圧変換回路３１は、ｇピンとｉピンとの間の電圧を分圧する、及び／又は、一定値を差し引く等の処理によって電圧を変換する電圧変換機能を有している。すなわち、電圧変換回路は、ｇピンとｉピンとの間の電圧を、所定の仕組みで変換し、ｈピンとｉピンとの間に、この変換した電圧を出力する。但し、出力する電圧は正電圧とする。すなわち、ｈピンは、請求の範囲の出力端子の好適な一例である。
　後述する例では、電圧変換機能は、一定電圧を差し引く処理を例として説明するが、抵抗等を用いて分圧（抵抗分圧）してもよい。例えば式で記述すれば以下のようになる。
　ｈピン-ｉピン電圧　＝　ｇピン-ｉピン電圧　-　一定電圧
　ｈピン-ｉピン電圧　＝　（ｇピン-ｉピン電圧）　×　ｔ
　のように表してもよい。ここで、比例定数ｔは　０＜ｔ＝＜１　の範囲の数としてよい。また、上記両方の処理を適用してもよい。すなわち、一定値を差し引いてから、分圧してもよい。また、分圧してから、一定値を差し引いてもよい。
　ＯＦＦ信号入力端子３４の電圧がＶｄｃ近辺にある場合は、ｇピンとｉピン間の電圧はほぼ０Ｖであるので、ｈピンとｉピンとの間の電圧もほぼ０Ｖであり、Ｑ３２はＯＦＦ動作となっている。ＯＦＦ信号入力端子３４の電圧がＶｄｃから下降方向に変化すると、ｇピンとｉピン間に電圧（電位差）が発生するので、ｈピンとｉピン間には、その電圧を変換した電圧が発生する。
　ＯＦＦ信号入力端子３４の電圧がさらに低下すると、ｇピンとｉピン間の電圧（差）がさらに増大する。それに伴いｈピンとｉピン間の電圧も上昇して、Ｑ３２のゲート閾値電圧を超えるとＱ３２がＯＮ動作する。Ｑ３２がＯＮ動作すると、Ｑ２１のゲート電荷は逆流防止回路３３を経てＯＦＦ信号入力端子３４の電位に放電される。その結果、Ｑ２１のゲート電位はＯＦＦ信号入力端子３４の電位から、逆流防止回路３３で発生する電圧降下分だけ高い電圧の値となる。
　このＱ２１のゲート電位を、Ｑ２１のゲート閾値電圧（Ｖｇｓｏｎ）より低く設定しておけば、Ｑ２１はＯＦＦ動作する。そして、この動作の結果、本ブートストスラップ回路は不図示のＩＧＢＴ（ＯＵＴ端子２５に接続する駆動対象であるＩＧＢＴ）のＯＦＦ動作を妨げない状態となる。
　Ｑ２１をＯＦＦ動作することによって、駆動対象であるＩＧＢＴのＯＦＦ動作を妨げない状態となるが、この状態を維持するためには、ＯＵＴ端子２５がＬｏｗ電圧になった状態でもＱ２１のＯＦＦ動作の状態を維持しなければならない。したがって、ＯＵＴ端子２５のＬｏｗ電圧をＶＯｌｏｗとし、逆流防止回路２２の電圧降下分をＶｄｒとすると、Ｑ２１をＯＦＦ動作させるためのＯＦＦ信号入力端子３４の入力電圧ＶＩＮｌｏｗは、下記式（４）を満たさなければならない。また、式（４）を満たすＶＩＮｌｏｗは、Ｑ３２をＯＮ動作させる必要性から、Ｑ３２のゲート閾値電圧をＶｇｓｏｎＱ３２とし、さらに電圧変換回路３１の変換式を式（３）で表されるとしたときに、式（５）も満たす必要がある。なお、ＯＦＦ信号入力端子３４の入力電圧そのものは、ＶＩＮと表す。また、Ｖｍは、電圧変換回路３１における変換の際に使用される一定の電圧を表す。また、Ｑ２１のゲート閾値電圧を、Ｖｇｓｏｎで表すことは、原理１と同様である。
　従って、下記の４項目の条件を仮定すると、条件中の式（４）と式（５）を満たすことが、図４に示す本ハイサイドドライバが駆動対象であるＩＧＢＴのＯＦＦ動作を妨げないための条件となる。
　（項目１．）Ｑ３２のゲート閾値電圧を、ＶｇｓｏｎＱ３２と表す。
　（項目２．）電圧変換回路３１の変換式は、ｈピン－ｉピン間の電圧をＶｈｉとすると、下記（３）式で表される。
　　　　　　Ｖｈｉ　＝　Ｖｄｃ　－　ＶＩＮ　－　Ｖｍ　　　　　　　　　（３）
　（項目３．）逆流防止回路３３の電圧降下値をＶｄｒとする。
　（項目４．）Ｑ２１がＯＦＦ動作の状態になった時のＯＵＴ端子２５の電圧をＶＯｌｏｗとする。すると、上述した（４）式と（５）式とは以下の通りとなる。
　　ＶＩＮｌｏｗ　＜　ＶＯｌｏｗ　－　Ｖｄｒ　＋　Ｖｇｓｏｎ　　　　　　　 （４）
　　ＶＩＮｌｏｗ　＜　Ｖｄｃ　－　Ｖｍ　－　ＶｇｓｏｎＱ３２　　　　 　（５）
　ここで、ＯＦＦ信号入力端子３４の入力電圧がＶｄｃ（＝１５Ｖ）近傍にあり、Ｑ３２がＯＦＦ動作しており、Ｑ２１がＯＮ動作しており、その結果ＯＵＴ端子２５の出力電圧が大略Ｖｄｃ近傍にある状態を前提とする。この前提の下、駆動対象であるＩＧＢＴをＯＦＦ動作する指令があり、ＯＵＴ端子２５を－５Ｖ以下にしなければならない状態を考える。すなわち、ＶＯｌｏｗ　＝＜　－５Ｖという条件である。
　この指令を妨げないようにするには、逆流防止回路３３の電圧降下値Ｖｄｒ　＝　２Ｖ、Ｖｇｓｏｎ　＝　４Ｖとすれば、上記式（４）からＶＩＮｌｏｗ　＜　－３Ｖ　となる。さらに、Ｑ３２のゲート閾値電圧をＶｇｓｏｎＱ３２　＝　４Ｖ、及びＶＩＮｌｏｗ　＝　－３Ｖと仮定すると、上記式（５）から、電圧変換回路３１の変換式の定数Ｖｍ　＜　１４Ｖ　が求められる。
　このように、図４に示す本ハイサイドドライバは、ＯＦＦ信号入力端子３４をＭＯＳＦＥＴ３２（Ｑ３２）のソース端子と接続している。そのため、ＯＦＦ信号入力端子３４の電圧をＶｄｃからＶＩＮｌｏｗまで可変しないと、本回路の状態が駆動対象であるＩＧＢＴのＯＦＦ動作を妨げない状態にまで変化しない。
　すなわち、上述した各電圧の具体例では、ＯＦＦ信号入力端子３４は＋１５Ｖから－３Ｖまで可変しなければＩＧＢＴのＯＦＦ動作を妨げない状態に状態変化しないのである。このことは、図４の本ハイサイドドライバが状態変化をするのに１８Ｖの電圧変化が必要であり、逆の見方をすると１８Ｖ未満の電圧変化（ノイズ）に対しては状態を変化させないことを意味する。すなわち、ノイズ耐量が非常に高いと言える。
　従来、実用化されている回路では、Ｑ２１をＯＦＦ動作させようとすると、その入力信号は、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（Ｑ３２）のゲート端子に入力し、Ｑ３２のソース端子は固定電位たとえばＶｅｅ（マイナス側電圧）に接続する場合が多い。このような場合は、入力信号は、初期はＶｅｅで、状態変化を起こすには（すなわち、Ｑ２１をＯＦＦ動作させるためには）、Ｑ３２のゲート端子にＶｅｅ＋５Ｖ程度の電圧を印加して、Ｑ３２をＯＮ動作させてＱ２１をＯＦＦ動作させる方法が一般的である。
　しかし、このような構成ではＱ３２のゲート－ソース間の電圧は、０Ｖから５Ｖの変化でＱ３２をＯＮ動作させ、ハイサイドドライバの状態を変化させてしまう。特に、ＭＯＳＦＥＴのゲート端子は、入力インピーダンスが高くノイズが乗り易い。その点、原理３で示す本回路（図４）は３倍以上の電圧差をとることができ、耐ノイズ特性に関しては、従来の手法に比較して明らかに優位である。
　４．電荷蓄積回路の例
　これまで説明してきた電荷蓄積回路２３の具体例が、図５Ａ、図５Ｂに示されている。図１、図２、図４で示したように、電荷蓄積回路２３は、ａピン、ｂピン、ｃピンを有している。図５Ａの例１で示す回路は、ａピンとｃピンとの間に、ダイオードＤ１と、キャパシタＣ１との直列回路が設けられており、ダイオードＤ１とキャパシタＣ１との接続点はｂピンに接続している。このような回路構成によって、ａピンがｃピンよりダイオードＤ１の電圧降下より高い場合には、キャパシタＣ１に電荷が蓄積され、その結果、キャパシタＣ１に電圧が発生する。この電圧がｂピン（とｃピンとの間）に表れる。すでに説明したように、ｂピンに表れる電圧は、電圧検出機能付きスイッチ２２のｅピンに接続されており、電圧検出機能付きスイッチ２２を介して、Ｑ２１のゲート端子に供給される。
　図５Ａの例２で示す回路は、例１の回路に対して、ツェナダイオードＤ２をダイオードＤ１に直列に接続した回路である。この結果、ツェナダイオードＤ２の電圧降下分だけ、低い電圧でキャパシタＣ１を充電する（電荷を蓄積する）ことができる。
　図５Ａの例３で示す回路は、例１の回路に対して、抵抗Ｒ１をダイオードＤ１に直列に接続した回路である。この結果、抵抗Ｒ１の値によって充電電流を制限することができる。
　図５Ａの例４で示す回路は、例１の回路に対して、ツェナダイオードＤ２と、抵抗Ｒ１とをダイオードＤ１に直列に接続した回路である。この結果、ツェナダイオードＤ２の電圧降下分だけ、低い電圧でキャパシタＣ１を充電する（電荷を蓄積する）とともに、抵抗Ｒ１の値によって充電電流を制限することができる。
　図５Ｂの例５で示す回路は、例１の回路に対して、抵抗Ｒ２をキャパシタＣ１に並列に接続した回路である。この結果、キャパシタＣ１に蓄積した電荷を放電することができ、ｂピンに出力する電圧を時間の経過とともに下げることができる。
　図５Ｂの例６で示す回路は、例５の回路に対して、抵抗Ｒ３を、ダイオードＤ１とキャパシタＣ１との接続点と、ｂピンとの間に設けた回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限することができる。
　図５Ｂの例７で示す回路は、例６の回路に対して、ツェナダイオードＤ３を、ｃピンとｂピントの間に接続し、抵抗Ｒ１を除去した回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限し、また、ｂピンから出力する電圧を、ツェナダイオードＤ３に生じる電圧降下の電圧まで制限することができる。
　５．本発明の具体的な実施の形態
　図６Ａには、本発明の具体的な実施形態の一例であるゲート駆動回路の回路構成が示されている。特に、破線で囲んだ範囲が、本実施形態において特徴的な回路であるゲート駆動回路４０である。Ｑ２１は、メインスイッチとしてのＰチャネルＭＯＳＦＥＴである。ＰチャネルＭＯＳＦＥＴであるＱ４４、ダイオードＤ４、抵抗Ｒ３、抵抗Ｒ５は、電圧検出機能付きスイッチ２２を構成する。Ｑ４４は、請求の範囲の内部スイッチの好適な一例に相当する。
　電荷蓄積回路２３は、ダイオードＤ２、ダイオードＤ３、キャパシタＣ１で構成されている。これらの回路の動作は、上で説明した通りである。Ｑ２２は、小容量の半導体スイッチで、図２のＱ２２に相当し、図２のＱ２２と同様に動作する。Ｑ３２は、図４のＱ３２に相当し、図４のＱ３２と同様に動作する。また、図６Ａの電圧変換回路３１は、ダイオードＤ１、抵抗Ｒ２、抵抗Ｒ１で構成し、図４の電圧変換回路３１と同様に動作する。逆流防止回路３３は、ダイオードＤ５、抵抗Ｒ４で構成し、図４の逆流防止回路３３と同様に動作する。
　図６Ａに示すゲート駆動回路４０のハイサイドドライバは単一のモジュールで構成され、本モジュールの信号入力は、ＩＮ、及び反転ＩＮ（図６Ａ中では、ＩＮの上部にバーを付した記号で表している）の２種の信号である。なお、反転ＩＮは、ＩＮ信号の反転信号である（図６Ａ参照）。
　ＯＵＴ端子２５、及びＩＮ端子４５は、大略ＶｅｅからＶｄｃまでスイングするとする。また、反転ＩＮ端子４６は、ＶｄｃからＶｄｃとＶｅｅの中間の電圧までスイングする。
　ゲート駆動回路４０の外部の回路も図６Ａには示されている。制御ＩＣ５０は、電力半導体スイッチのＯＮ／ＯＦＦを制御する装置である。この制御ＩＣ５０には、電源としてＶｄｃとＶｅｅが供給されている。制御ＩＣ５０は、この電源によって稼働し、ＩＮ信号を作り出し、ゲート駆動回路４０のＩＮ端子４５に供給する（図６Ａ参照）。インバータ５１は、このＩＮ信号を反転し、反転ＩＮ信号を作り出し、ゲート駆動回路４０の反転ＩＮ端子４６に供給する。
　ＯＵＴ端子２５の電位が大略Ｖｅｅのとき、ＩＮ端子４５もＶｅｅの電位にあり、Ｑ３２がＯＮ動作してＱ２１をＯＦＦ動作させている。この状態は、ＩＮ端子４５の電圧が、上述した式（４）及び式（５）の条件を満たしており、駆動対象であるＩＧＢＴ（不図示）のＯＦＦ動作を妨げない状態にある。このとき、電荷蓄積回路２３のキャパシタＣ１は、ＶｄｃからダイオードＤ３、ダイオードＤ２を経てＶｅｅに流れる電流により充電される。キャパシタＣ１の充電電圧ＶＣ１は下記式（６）で表される。なお、ＶＣ１は、定電圧ダイオードＤ３のツェナー電圧Ｖｚｄ３により調整が可能である。ただし、ダイオードＤ２の順方向電圧降下をＶＦＤ２とする。
　　　ＶＣ１　＝　Ｖｄｃ　-　Ｖｅｅ　-　Ｖｚｄ３　-　ＶＦＤ２　　　　　　（６）
　すでに説明した式（１）のＶＣＨは、ＶＣ１に等しい。この等式を（７）式とする。
　　　ＶＣ１　＝　ＶＣＨ　　　　　　　　　　　　　　　　　　　　　　　（７）
　このＶＣ１（＝　ＶＣＨ）は、Ｑ２１にゲート閾値電圧を十分に超えるゲート電圧を印加する必要性から、式（２）を満たすように選定する。ＩＮ端子４５が　Ｈｉｇｈ（≒Ｖｄｃ）となり、Ｑ３２がＯＦＦ動作して、反転ＩＮ端子４６がＬｏｗ（≒ＶｄｃとＶｅｅの中間電位）となると、小容量の半導体スイッチであるＰチャネルＭＯＳＦＥＴであるＱ２２がＯＮ動作する。Ｑ２２がＯＮ動作すると、ＯＵＴ端子２５の電圧は上昇を開始する。ただし、この期間は、まだ駆動対象であるＩＧＢＴがＯＦＦ動作の状態で、ＩＧＢＴのゲート電圧だけが上昇している期間である（上述した図３の領域Ａを参照されたい）。ＯＵＴ端子２５の電圧が上昇を続けると、電荷蓄積回路２３が蓄積した電荷によりｂピン電圧がＶｄｃを超えて、さらに上昇を続ける。これに伴い、電圧検出機能付きスイッチ２２のｅピン－ｄピン間の電圧が上昇する。
　電圧検出機能付きスイッチ２２は、ｅピン－ｄピン間の電圧がその閾値である電圧ＶＤＥＴに達すると、すなわち、ＯＵＴ端子２５の電圧が式（１）を満たすと、自己のスイッチであるＱ４４をＯＮ動作させる。Ｑ４４のＯＮ動作に伴い、メインスイッチＮチャネルＭＯＳＦＥＴであるＱ２１のゲート端子－ソース端子間に、電荷蓄積回路２３の蓄積電圧ＶＣ１に定数ｋを乗じた電圧が印加され、Ｑ２１が急速にＯＦＦ動作からＯＮ動作の状態に移行する。Ｑ２１がＯＮ動作に移行した時期は、ＩＧＢＴがＯＦＦ動作からＯＮ動作の状態に移行している状態で、ＩＧＢＴの帰還容量に伴うゲート電流の増大を賄うための大電流をＱ２１が受け持つ（図３の領域Ｂを参照）。キャパシタＣ１の電荷量と放電時定数は、図３の領域Ｂの時間帯を賄えるように選定する。キャパシタＣ１の電荷が放電して、Ｑ２１がＯＦＦ動作した後は、Ｑ２２がＩＧＢＴのゲート電圧を確保する（図３の領域Ｃ参照）。
　次に、ＩＧＢＴがＯＮ動作している状態で、システムより当該ＩＧＢＴをＯＦＦ動作させる指令が来ると、ＩＮ端子４５がＬｏｗへ移行をはじめ、反転ＩＮ端子４６はＨｉｇｈに移行する。反転ＩＮ端子４６がＨｉｇｈとなることで、Ｑ２２はＯＦＦ動作する。本実施形態のゲート駆動回路４０は、ＩＧＢＴのＯＦＦ動作を妨げないようにＱ２１をＯＮ動作からＯＦＦ動作の状態への移行を開始する。ＩＮ端子４５がＶｄｃからＶｅｅに向かって下降すると、電圧変換回路３１のｇピンとｉピン間に電圧が発生する。それに伴い電圧変換回路３１の出力であるｈピン－ｉピン間に、対応する出力電圧が出力する。
　ＩＮ端子４５の電圧低下が進行して電圧変換回路３１の出力電圧がＱ３２のゲート閾値電圧を超えると、Ｑ３２がＯＮ動作して、メインスイッチＮチャネルＭＯＳＦＥＴ（Ｑ２１）のゲート電荷を逆流防止回路３３を経て引き抜く。その結果、Ｑ２１のゲート電位は、ＩＮ端子４５の電位に逆流防止回路３３の電圧降下分を加えた電圧になる。電圧変換回路３１の変換式は、Ｒ１　＞＞　Ｒ２　とすれば下記式（８）で表現される。なお、Ｖｈｉは、電圧変換回路３１の出力であるｈピン－ｉピン間電圧である。また、式（３）のＶｍは、下記式（８）のＶｚＤ１に相当する。
　　　Ｖｈｉ　＝　Ｖｄｃ　-　ＶＩＮ　-　ＶｚＤ１　　　　　　　　　　　（８）
　Ｑ３２がＯＮ動作するための条件は、すでに説明した式（５）で示される。ＩＧＢＴがＯＦＦ動作しているときのＯＵＴ端子２５のＬｏｗ電圧をＶＯｌｏｗとすると、ＯＵＴ端子２５の電圧が低下してもＱ２１のＯＦＦ動作の状態を維持するＩＮ端子４５の電圧は、上述した式（４）で表される。
　図６Ａの変形例
　図６Ａで示した具体的な実施の形態は、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５に接続する構成、すなわち図１Ａ（原理１）に示す回路構成を利用した例である。
　これに対して、図１Ｂ（原理１の変形例）に示す回路構成を利用してもよい。このように、図１Ｂの構成を利用した具体的な実施形態の回路図が図６Ｂに示されている。すなわち、図６Ｂに示すように、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５ではなく、ＩＮ端子４５に接続されている。
　このような構成を採用することによって、「１．２　原理１の変形例」で説明したように、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。これは、図６Ｂで言えば、抵抗Ｒ７と、Ｑ２２とからなる回路が必ずしも必要ではなくなると言うことを意味している。
　６．効果その他
　以上説明したように、本実施形態におけるハイサイドドライバ及びそれを備えたゲート駆動回路によれば、次のような効果を奏する。
　電圧検出機能付きスイッチ２２を用いて、電荷蓄積回路２３が作る電圧をメインスイッチに供給している。したがって、出力電圧の電圧によって自律的にＯＮ動作するので、電圧シフト回路や、絶縁素子等を用いる必要がなくなり、回路構成を簡易にすることができる。
　また、駆動対象である電力半導体スイッチの動作特性に鑑みて、より合理的な駆動方法を採用したので、電力半導体スイッチの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
　また、駆動対象である電力半導体スイッチがＯＦＦ動作する際に、そのＯＦＦ動作を妨げない回路を提供することができる。さらに、従来の回路に比べて、対ノイズ性に優れた回路を提供することができる。
　また、以上説明した実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は本実施形態の態様に限定されるものではない。例えば、上述した実施形態においては、駆動対象である電力半導体スイッチとしてＩＧＢＴを主として説明したが、他の電力半導体スイッチでも適用することができる。
　また、電荷蓄積回路や、電圧検出機能付きスイッチ回路の構成は、一例であり、同様の機能を備えた他の回路を用いてもよい。さらに、本実施形態（本発明）では、ＭＯＳＦＥＴを主たる構成要素として利用しているが、同様の作用効果を奏するものであれば、他の構成を利用してもよい。例えば、各種半導体スイッチや、他の材料を用いたスイッチを利用してもよい。
　１　ＰチャネルＭＯＳＦＥＴ
　１ａ　ＮチャネルＭＯＳＦＥＴ
　２　ＩＧＢＴ
　３、３ａ　ゲート駆動回路
　４　プラス側電圧端子
　５　ＩＮ端子
　６、８　ＧＮＤ端子
　７　ＯＵＴ端子
　９、１０、１１　抵抗
　１０　フォトカプラ
　１２　ダイオード
　１３　キャパシタ
　２１　ＮチャネルＭＯＳＦＥＴ
　２２　電圧検出機能付きスイッチ
　２３　電荷蓄積回路
　２４　プラス側電圧端子
　２５　ＯＵＴ端子
　２６、２６ｂ　ゲート駆動回路
　２７　ＩＧＢＴ
　２８　ＯＮ信号入力端子
　２９、２９ｂ　抵抗
　３０　起動用ＰチャネルＭＯＳＦＥＴ
　３１　電圧変換回路
　３２　ＭＯＳＦＥＴ
　３３　逆流防止回路
　３４　ＯＦＦ信号入力端子
　４０　ゲート駆動回路
　５０　制御ＩＣ
　５１　インバータ

Claims (4)

  1. 　電力半導体スイッチを駆動する回路であって、
    　前記回路の電源のプラス側Ｖｄｃにドレイン端子を接続し、前記電力半導体スイッチを駆動する信号を出力する端子であるＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、
    　前記回路の電源のプラス側Ｖｄｃから電流を注入して電荷を蓄積する電荷蓄積回路と、
    　前記電荷蓄積回路の出力端子と、前記回路の電源のプラス側Ｖｄｃとの電圧差を検出して動作する電圧検出機能付きスイッチと、
    　を備え、
    　前記電圧検出機能付きスイッチは、前記電荷蓄積回路の出力端子電圧が前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
  2. 　請求項１記載のハイサイドドライバであって、
    　前記メインスイッチＮチャネルＭＯＳＦＥＴと並列に接続された起動用ＰチャネルＭＯＳＦＥＴであって、前記電源のプラス側Ｖｄｃにソース端子を接続し、前記ＯＵＴ端子にドレイン端子を接続した前記起動用ＰチャネルＭＯＳＦＥＴと、
    　前記電力半導体スイッチをＯＮ動作させるための信号が入力するＯＮ信号入力端子であって、前記起動用ＰチャネルＭＯＳＦＥＴのゲート端子に接続するＯＮ信号入力端子と、
    　を備え、
    　前記ＯＮ信号入力端子に前記電力半導体スイッチをＯＮ動作させるための信号が入力した場合に、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作し、
    　前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作することによって、前記ＯＵＴ端子の電圧が上昇し、
    　前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出し、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
  3. 　請求項１又は２記載のハイサイドドライバであって、
    　前記電圧検出機能付きスイッチは、
    　前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、ＯＮ動作して、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部または全部を印加する内部スイッチ、
    　を備えるハイサイドドライバ
  4. 　請求項１から３のいずれか１項に記載のハイサイドドライバであって、
    　前記電力半導体スイッチをＯＦＦ動作させるための信号を入力するＯＦＦ信号入力端子と、
    　前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間に接続された電圧変換回路であって、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間の電圧を分圧、及び／又は、一定値を差し引いて電圧変換する電圧変換回路と、
    　前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子と、ゲート電荷引き抜き用ＭＯＳＦＥＴとの間に設けられ、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子から前記ゲート電荷引き抜き用ＭＯＳＦＥＴへ向かう方向にのみ電流を流す逆流防止回路と、
    　ドレイン端子を前記逆流防止回路に接続し、ソース端子を前記ＯＦＦ信号入力端子に接続し、ゲート端子を前記電圧変換回路が変換した電圧を出力する出力端子に接続する前記ゲート電荷引き抜き用ＭＯＳＦＥＴと、
    　を備え、前記ゲート電荷引き抜き用ＭＯＳＦＥＴの前記ドレイン端子は、前記逆流防止回路を介して前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に接続しており、
    　前記ＯＦＦ信号入力端子に、前記電力半導体スイッチをＯＦＦ動作させるための信号が入力され、前記ＯＦＦ信号入力端子の電圧が、前記回路の電源のプラス側Ｖｄｃから下降した場合、前記電圧変換回路の前記変換した電圧を出力する出力端子の出力電圧が上昇し、前記電荷引き抜き用ＭＯＳＦＥＴがＯＮ動作し、前記メインスイッチＮチャネルＭＯＳＦＥＴがＯＦＦ動作するハイサイドドライバ。
PCT/JP2020/035313 2019-09-27 2020-09-17 ゲート駆動回路 WO2021060152A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20868599.0A EP4037186B1 (en) 2019-09-27 2020-09-17 Gate drive circuit
ES20868599T ES2961142T3 (es) 2019-09-27 2020-09-17 Circuito de accionamiento de puerta
JP2021548864A JPWO2021060152A1 (ja) 2019-09-27 2020-09-17
US17/636,899 US11855612B2 (en) 2019-09-27 2020-09-17 High-side driver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-177768 2019-09-27
JP2019177768 2019-09-27

Publications (1)

Publication Number Publication Date
WO2021060152A1 true WO2021060152A1 (ja) 2021-04-01

Family

ID=75119692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/035313 WO2021060152A1 (ja) 2019-09-27 2020-09-17 ゲート駆動回路

Country Status (6)

Country Link
US (1) US11855612B2 (ja)
EP (1) EP4037186B1 (ja)
JP (1) JPWO2021060152A1 (ja)
CN (2) CN213072610U (ja)
ES (1) ES2961142T3 (ja)
WO (1) WO2021060152A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633060B2 (ja) 1978-08-25 1988-01-21 Shaapu Kk
JP2000286687A (ja) 1999-03-31 2000-10-13 Toshiba Corp レベルシフト回路及びインバータ装置
JP2006270382A (ja) 2005-03-23 2006-10-05 Sanken Electric Co Ltd レベルシフト回路および電源装置
JP2010051105A (ja) * 2008-08-22 2010-03-04 Honda Motor Co Ltd ゲート駆動回路
US20110298438A1 (en) * 2009-04-10 2011-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Switching regulator and method for operating the same
US20130241601A1 (en) * 2012-03-15 2013-09-19 Tsung-Lin Chen High-side driver circuit
JP2013230081A (ja) * 2012-04-24 2013-11-07 Ls Industrial Systems Co Ltd ゲート駆動装置
JP2017120968A (ja) * 2015-12-28 2017-07-06 セイコーエプソン株式会社 回路装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10116160B2 (en) 2012-09-12 2018-10-30 Nxp Usa, Inc. Charging circuit, an inductive load control circuit, an internal combustion engine, a vehicle and a method of charging a bootstrap storage element
JP6859668B2 (ja) 2016-11-11 2021-04-14 富士電機株式会社 負荷駆動回路
JP6303060B1 (ja) 2017-11-17 2018-03-28 イサハヤ電子株式会社 ゲート駆動回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633060B2 (ja) 1978-08-25 1988-01-21 Shaapu Kk
JP2000286687A (ja) 1999-03-31 2000-10-13 Toshiba Corp レベルシフト回路及びインバータ装置
JP2006270382A (ja) 2005-03-23 2006-10-05 Sanken Electric Co Ltd レベルシフト回路および電源装置
JP2010051105A (ja) * 2008-08-22 2010-03-04 Honda Motor Co Ltd ゲート駆動回路
US20110298438A1 (en) * 2009-04-10 2011-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Switching regulator and method for operating the same
US20130241601A1 (en) * 2012-03-15 2013-09-19 Tsung-Lin Chen High-side driver circuit
JP2013230081A (ja) * 2012-04-24 2013-11-07 Ls Industrial Systems Co Ltd ゲート駆動装置
JP2017120968A (ja) * 2015-12-28 2017-07-06 セイコーエプソン株式会社 回路装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4037186A4

Also Published As

Publication number Publication date
EP4037186A1 (en) 2022-08-03
US11855612B2 (en) 2023-12-26
JPWO2021060152A1 (ja) 2021-04-01
CN112583394A (zh) 2021-03-30
ES2961142T3 (es) 2024-03-08
US20220278676A1 (en) 2022-09-01
CN213072610U (zh) 2021-04-27
EP4037186A4 (en) 2022-11-23
EP4037186B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
US5963066A (en) Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor
JP5169170B2 (ja) 降圧型スイッチングレギュレータ
JP5011585B2 (ja) 電力素子の駆動回路
US9780773B2 (en) Load drive control device
US8836300B2 (en) Step-down switching regulator
US10116292B2 (en) IGBT gate driving circuit
US10715027B2 (en) Driver circuit
JP5530669B2 (ja) 半導体回路
JP2014027345A (ja) 半導体素子駆動回路
JP2024014878A (ja) 半導体装置
US8446207B2 (en) Load driving circuit
CN112585854A (zh) 开关元件的驱动电路和开关电路
JP2023063081A (ja) スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路
CN112019199B (zh) 开关晶体管的驱动电路
WO2021060152A1 (ja) ゲート駆動回路
CN111082655A (zh) 负载驱动电路
JP4658770B2 (ja) 半導体装置
JP4319336B2 (ja) Ｍｏｓスイッチング回路
US7005834B2 (en) Synchronous rectifier circuit and power supply
US8638129B2 (en) Power circuit
US12021524B2 (en) Level shifter and gate driver including the level shifter
WO2024154283A1 (ja) ゲートドライブ回路及び半導体装置
US7733154B2 (en) Semiconductor device
JP2008259031A (ja) 負荷駆動装置
US20200235727A1 (en) Switching element drive device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20868599

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021548864

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2020868599

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2020868599

Country of ref document: EP

Effective date: 20220428