JP2002278499A - 発光装置、該発光装置の駆動方法、液晶表示装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 複数の画素の発光素子が一斉に非発光状態か
ら発光状態になることによって、発光素子の輝度が一時
的に低下する回数を抑え、画面のちらつきを低減するこ
とを課題とする。 【解決手段】 本発明では各画素にメモリ等の記憶手段
を設け、フレーム期間開始時に、全ビットのデジタルビ
デオ信号を該記憶手段に書き込む。そして、該記憶手段
に書き込まれたデジタルビデオ信号に基づき、当該フレ
ーム期間において発光素子が発光する期間（発光期間）
を算出し、該発光期間において発光素子に電流を流す制
御手段とを設けた。上記構成によって、１フレーム期間
において、発光素子を所定の期間だけ連続して発光させ
ることが可能になった。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した表示用
パネルに関する。また、該表示用パネルにＩＣを実装し
た表示用モジュールに関する。なお本明細書において、
表示用パネル及び表示用モジュールを発光装置と総称す
る。本発明はさらに、該発光装置の駆動方法及び該発光
装置を用いた電子機器に関する。

【０００２】

【従来の技術】発光素子は、自ら発光するため視認性が
高く、液晶表示装置（ＬＣＤ）で必要なバックライトが
要らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年、発光素子を用いた発光装置はＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。

【０００３】発光素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる有
機化合物を含む層（以下、有機化合物層と記す）と、陽
極層と、陰極層とを有する。有機化合物におけるルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の
発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とがあるが、本発明の発光装置では、蛍
光と燐光の両方、またはいずれか一方を用いていても良
い。

【０００４】なお、本明細書では、発光素子の陽極と陰
極の間に設けられた全ての層を有機化合物層と定義す
る。有機化合物層には具体的に、発光層、正孔注入層、
電子注入層、正孔輸送層、電子輸送層等が含まれる。基
本的に発光素子は、陽極／発光層／陰極が順に積層され
た構造を有しており、この構造に加えて、陽極／正孔注
入層／発光層／陰極や、陽極／正孔注入層／発光層／電
子輸送層／陰極等の順に積層した構造を有していること
もある。

【０００５】また本明細書において、発光素子が発光す
ることを、発光素子が駆動すると呼ぶ。また、本明細書
中では、陽極、有機化合物層及び陰極で形成される素子
を発光素子と呼ぶ。

【０００６】ところで、発光素子を有する発光装置の駆
動方法には、主にアナログ駆動とデジタル駆動とがあ
る。デジタル駆動は、近年の放送電波のデジタル化に対
応して、画像情報を有するデジタルのビデオ信号（デジ
タルビデオ信号）をアナログに変換せずにそのまま用い
ることが可能なため、発光装置の駆動方法として有望視
されている。

【０００７】デジタルビデオ信号が有する２値の電圧に
より階調表示を行う駆動方法には、面積分割駆動法と、
時間分割駆動法とが挙げられる。

【０００８】面積分割駆動法とは、１画素を複数の副画
素に分割し、各副画素をデジタルビデオ信号に基づいて
独立に駆動させることによって階調表示を行う駆動法で
ある。この面積分割駆動法は、１画素が複数の副画素に
分割されていなければならなく、さらに各副画素を独立
して駆動するために、各副画素にそれぞれ対応する画素
電極を設ける必要がある。そのために画素の構造が複雑
になるという不都合が生じる。

【０００９】一方、時間分割駆動法とは、画素の点灯す
る長さを制御することで階調表示を行う駆動法である。
具体的には、１フレーム期間を複数のサブフレーム期間
に分割する。そして、各サブフレーム期間において、デ
ジタルビデオ信号により各画素が点灯するかしないかが
選択される。１フレーム期間中に出現する全てのサブフ
レーム期間の内、画素が点灯したサブフレーム期間の長
さを積算することで、該画素の階調が求められる。

【００１０】一般的に、有機化合物層は液晶などに比べ
て応答速度が速いため、発光素子は時間分割駆動に適し
ている。

【００１１】

【発明が解決しようとする課題】発光装置の画素部には
複数の画素が設けられている。図１６に、一般的な発光
装置の画素９００４の回路図を示す。

【００１２】画素９００４は、ソース信号線９００５の
１つと、電源供給線９００６の１つと、ゲート信号線９
００７の１つとを有している。また画素９００４はスイ
ッチング用ＴＦＴ９００８と電流制御用ＴＦＴ９００９
とを有している。

【００１３】スイッチング用ＴＦＴ９００８のゲート電
極は、ゲート信号線９００７に接続されている。スイッ
チング用ＴＦＴ９００８のソース領域とドレイン領域
は、一方がソース信号線９００５に、もう一方が電流制
御用ＴＦＴ９００９のゲート電極、各画素が有するコン
デンサ９０１０にそれぞれ接続されている。

【００１４】コンデンサ９０１０はスイッチング用ＴＦ
Ｔ９００８がオフの時、電流制御用ＴＦＴ９００９のゲ
ート電圧（ゲート電極とソース領域間の電位差）を保持
するために設けられている。

【００１５】また、電流制御用ＴＦＴ９００９のソース
領域とドレイン領域は、一方が電源供給線９００６に接
続され、もう一方は発光素子９０１１に接続される。電
源供給線９００６はコンデンサ９０１０に接続されてい
る。

【００１６】発光素子９０１１は陽極と陰極と、陽極と
陰極の間に設けられた有機化合物層とからなる。陽極が
電流制御用ＴＦＴ９００９のソース領域またはドレイン
領域と接続している場合、陽極が画素電極、陰極が対向
電極となる。逆に陰極が電流制御用ＴＦＴ９００９のソ
ース領域またはドレイン領域と接続している場合、陰極
が画素電極、陽極が対向電極となる。

【００１７】発光素子９０１１の対向電極には所定の電
位（対向電位）が与えられている。また電源供給線９０
０６にも所定の電位（電源電位）が与えられている。電
源電位と対向電位は、表示装置の外付けのＩＣに設けら
れた電源によって与えられる。

【００１８】次に、図１６に示した画素の動作について
説明する。図１６に示した発光装置の動作は、書き込み
期間と表示期間とに分けて説明することができる。

【００１９】まず、書き込み期間において、対向電位と
電源電位とは同じ高さに保たれている。そしてゲート信
号線９００７に入力された選択信号によって、スイッチ
ング用ＴＦＴ９００８がオンになる。そして、ソース信
号線９００５に入力された画像情報を有するｎビットの
デジタル信号（以下、デジタルビデオ信号と呼ぶ）のう
ち、１ビット分のデジタルビデオ信号が、スイッチング
用ＴＦＴ９００８を介して電流制御用ＴＦＴ９００９の
ゲート電極に入力される。電流制御用ＴＦＴ９００９の
ゲート電極に入力されたデジタルビデオ信号が有する１
または０の情報によって、電流制御用ＴＦＴ９００９の
スイッチングは制御される。

【００２０】そして、全ての画素において１ビット分の
デジタルビデオ信号が電流制御用ＴＦＴ９００９のゲー
ト電極に入力されると、書き込み期間が終了し、表示期
間が開始される。

【００２１】表示期間において、対向電位と電源電位の
間に電位差が生じる。よって、デジタルビデオ信号によ
って電流制御用ＴＦＴ９００９がオフになっている場
合、電源供給線９００６の電位が発光素子９０１１の有
する画素電極に与えられないので、発光素子９０１１は
発光しない。また逆に電流制御用ＴＦＴ９００９がオン
になっている場合、電源電位が発光素子９０１１の有す
る画素電極に与えられ、対向電位と電源電位との電位差
により発光素子９０１１が発光する。

【００２２】上記動作を全てのビットのデジタルビデオ
信号について行うことで、書き込み期間と表示期間が交
互に出現する。そして発光素子が発光した全ての表示期
間の長さを積算することにより、当該画素の表示する階
調が決まる。

【００２３】図１７に、図１６に示した画素を有する発
光装置の、１フレーム期間における書き込み期間と表示
期間の出現するタイミングを示す。横軸は時間を示して
おり、縦軸は当該画素の発光素子の輝度を示している。
なお図１７では説明を容易にするために、４ビットのデ
ジタルビデオ信号を用いて駆動する場合で、なおかつ、
全ての表示期間において発光素子が発光している場合に
ついて示している。

【００２４】４ビットのデジタルビデオ信号の各ビット
に対応して、１フレーム期間に４つの書き込み期間Ｔａ
１〜Ｔａ４と、４つの表示期間Ｔｒ１〜Ｔｒ４とが出現
している。

【００２５】書き込み期間において発光素子９０１１は
発光しないので、全ての書き込み期間Ｔａ１〜Ｔａ４に
おける発光素子９０１１の輝度は０である。

【００２６】表示期間Ｔｒ１〜Ｔｒ４のそれぞれが開始
されると、当該画素の有する発光素子９０１１が発光し
ている状態（発光状態）になる。そして、表示期間Ｔｒ
１〜Ｔｒ４のそれぞれが終了すると、発光素子９０１１
は発光していない状態（非発光状態）になる。

【００２７】図１７では、１つの画素における表示期間
と書き込み期間の出現するタイミングを示しているが、
画素部が有する全ての画素において、図１７に示した動
作が行われる場合について考察する。

【００２８】全ての画素において図１７に示した動作が
行われると、書き込み期間が終了して表示期間が開始さ
れる際に、全ての画素の発光素子９０１１に一斉に電流
が流れる。よって電源供給線９００６に流れる電流が急
激に増大する。

【００２９】電源供給線９００６には配線抵抗が存在す
るため、一時的に各画素９００４の発光素子９０１１へ
の電流の供給が追いつかなくなり、表示期間開始直後に
おいて、発光素子９０１１の輝度が所望の輝度よりも低
くなる。図１７では、発光素子９０１１の理想的な輝度
を実線で、実際の輝度を点線で示している。

【００３０】この現象は、画素部に設けられた全ての画
素を発光させる場合に限られるわけではなく、画素部に
設けられた画素のうち、複数の画素を発光させる場合に
おいて、程度の差はあれ、起こりうる現象であった。

【００３１】そして、図１７に示した４ビットのデジタ
ルビデオ信号対応する駆動方法では、１フレーム期間に
おいて、書き込み期間が終了して表示期間が開始される
瞬間が４回現れる。そしてそのたび毎に発光素子の輝度
が一時的に低下し、画面がちらついたりしていた。

【００３２】また図１７に示したのとは別の駆動方法と
して、電源電位と対向電位を常に一定にする方法があ
る。この駆動方法の場合、書き込み期間においても発光
素子は発光しているので、電流制御用ＴＦＴが常にオン
になっていれば、複数の画素の発光素子が一斉に非発光
状態から発光状態になる瞬間が存在しなくなる。

【００３３】しかし上記駆動方法でも、画素の表示する
階調によっては、複数の画素の発光素子が一斉に非発光
状態から発光状態になる瞬間が、１フレーム期間中に複
数回出現し、そのたび毎に発光素子の輝度が一時的に低
下する。

【００３４】上述した問題に鑑み、本発明は、複数の画
素の発光素子が一斉に非発光状態から発光状態になるこ
とによって、発光素子の輝度が一時的に低下する回数を
抑え、画面のちらつきを低減することを課題とする。

【００３５】

【課題を解決するための手段】本発明者らは、画面のち
らつきを低減するためには、どのような階調を表示する
場合でも、各画素が有する発光素子が非発光状態から発
光状態になる瞬間が、１フレーム期間中２回以上出現し
ないようにすれば良いと考えた。

【００３６】そのために、本発明では各画素にメモリ等
の記憶手段を設け、フレーム期間開始時に、全ビットの
デジタルビデオ信号を該記憶手段に書き込む。そして、
該記憶手段に書き込まれたデジタルビデオ信号に基づ
き、当該フレーム期間において発光素子が発光する期間
（発光期間）を算出し、該発光期間において発光素子に
電流を流す制御手段とを設けた。上記構成によって、１
フレーム期間において、発光素子を所定の期間だけ連続
して発光させることが可能になった。

【００３７】よって、複数の画素の発光素子が一斉に非
発光状態から発光状態になる瞬間が、どのような階調を
表示する場合でも、１フレーム期間中に１回以下しか現
れなくなる。したがって、複数の画素の発光素子が一斉
に非発光状態から発光状態になることによる発光素子の
輝度の一時的な低下の回数を抑え、画面のちらつきを低
減することができる。また中間階調の表示を行う際、連
続して出現するフレーム期間において、発光素子が発光
している期間が続けて出現することがなく、動画擬似輪
郭の発生を防ぐことができる。

【００３８】以下に、本発明の構成を示す。

【００３９】本明細書で開示する発明は、発光素子と、
デジタルビデオ信号を記憶する手段と、前記記憶された
デジタルビデオ信号が有する画像情報に基づいて前記発
光素子の発光する期間を定める手段とを、画素内に有す
ることを特徴とする発光装置である。

【００４０】本明細書で開示する発明は、発光素子と、
デジタルビデオ信号を記憶する手段と、前記記憶された
デジタルビデオ信号が有する画像情報に基づいて前記発
光素子の発光する期間を定める手段とを画素内に有する
発光装置であって、前記発光素子が発光する期間は、１
フレーム期間において連続して出現することを特徴とす
る発光装置である。

【００４１】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、表示信号生成部と、カウ
ンタ回路と、発光素子とを有する画素が複数設けられた
発光装置であって、前記ｎ個の第１メモリのそれぞれ
に、ｎビットのデジタルビデオ信号の各ビットが順に書
き込まれ、前記ｎ個の第１メモリのそれぞれに書き込ま
れたｎビットのデジタルビデオ信号の各ビットは、前記
ｎ個の第２メモリのそれぞれに一斉に書き込まれ、前記
ｎ個の第２メモリのそれぞれに書き込まれたｎビットの
デジタルビデオ信号の各ビットは、前記表示信号生成部
に入力され、リセット信号によって前記カウンタ回路か
ら周波数の異なるｎ個のカウンタ信号の出力が開始さ
れ、前記ｎ個のカウンタ信号は前記表示信号生成部に入
力され、前記ｎ個のカウンタ信号の出力が開始されてか
ら、前記表示信号生成部に入力されたｎビットのデジタ
ルビデオ信号の各ビットが有する情報と、ｎ個のカウン
タ信号のそれぞれが有する情報とが一致するまでの期間
のみ、前記発光素子が発光することを特徴とする発光装
置である。

【００４２】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、ｎ個の第１スイッチング
用ＴＦＴと、ｎ個の第２スイッチング用ＴＦＴと、表示
信号生成部と、カウンタ回路と、発光素子とを有する画
素が複数設けられた発光装置であって、前記ｎ個の第１
スイッチング用ＴＦＴが順にオンになることで、前記ｎ
個の第１メモリのそれぞれに、ｎビットのデジタルビデ
オ信号の各ビットが順に書き込まれ、前記ｎ個の第２ス
イッチング用ＴＦＴが一斉にオンになることで、前記ｎ
個の第１メモリのそれぞれに書き込まれたｎビットのデ
ジタルビデオ信号の各ビットは、前記ｎ個の第２メモリ
のそれぞれに一斉に書き込まれ、前記ｎ個の第２メモリ
のそれぞれに書き込まれたｎビットのデジタルビデオ信
号の各ビットは、前記表示信号生成部に入力され、リセ
ット信号によって前記カウンタ回路から周波数の異なる
ｎ個のカウンタ信号の出力が開始され、前記ｎ個のカウ
ンタ信号は前記表示信号生成部に入力され、前記ｎ個の
カウンタ信号の出力が開始されてから、前記表示信号生
成部に入力されたｎビットのデジタルビデオ信号の各ビ
ットが有する情報と、ｎ個のカウンタ信号のそれぞれが
有する情報とが一致するまでの期間のみ、前記発光素子
が発光することを特徴とする発光装置である。

【００４３】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、ｎ個の第１スイッチング
用ＴＦＴと、ｎ個の第２スイッチング用ＴＦＴと、表示
信号生成部と、カウンタ回路と、電流制御用ＴＦＴと、
発光素子とを有する画素が複数設けられた発光装置であ
って、前記ｎ個の第１スイッチング用ＴＦＴが順にオン
になることで、前記ｎ個の第１メモリのそれぞれに、ｎ
ビットのデジタルビデオ信号の各ビットが順に書き込ま
れ、前記ｎ個の第２スイッチング用ＴＦＴが一斉にオン
になることで、前記ｎ個の第１メモリのそれぞれに書き
込まれたｎビットのデジタルビデオ信号の各ビットは、
前記ｎ個の第２メモリのそれぞれに一斉に書き込まれ、
前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
トのデジタルビデオ信号の各ビットは、前記表示信号生
成部に入力され、リセット信号によって前記カウンタ回
路から周波数の異なるｎ個のカウンタ信号の出力が開始
され、前記ｎ個のカウンタ信号は前記表示信号生成部に
入力され、前記ｎ個のカウンタ信号の出力が開始されて
から、前記表示信号生成部に入力されたｎビットのデジ
タルビデオ信号の各ビットが有する情報と、ｎ個のカウ
ンタ信号のそれぞれが有する情報とが一致するまでの期
間のみ、前記表示信号生成部から出力される表示信号に
よって前記電流制御用ＴＦＴがオンになり、前記電流制
御用ＴＦＴがオンになることで、前記発光素子が発光す
ることを特徴とする発光装置である。

【００４４】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、表示信号生成部と、カウ
ンタ回路と、発光素子とを有する画素が複数設けられた
発光装置であって、前記ｎ個の第１メモリのそれぞれ
に、ｎビットのデジタルビデオ信号の各ビットが順に書
き込まれ、前記ｎ個の第１メモリのそれぞれに書き込ま
れたｎビットのデジタルビデオ信号の各ビットは、前記
ｎ個の第２メモリのそれぞれに一斉に書き込まれ、前記
ｎ個の第２メモリのそれぞれに書き込まれたｎビットの
デジタルビデオ信号の各ビットは、前記表示信号生成部
に入力され、リセット信号によって前記カウンタ回路か
ら周波数の異なるｎ個のカウンタ信号の出力が開始さ
れ、前記ｎ個のカウンタ信号は前記表示信号生成部に入
力され、前記表示信号生成部は、前記表示信号生成部に
入力される前記ｎビットのデジタルビデオ信号の各ビッ
トと、前記表示信号生成部に入力されるｎ個のカウンタ
信号とが有する情報を比較し、合致するかしないか判断
する第１の機能と、前記ｎ個のカウンタ信号の出力が開
始されてから、前記表示信号生成部に入力されたｎビッ
トのデジタルビデオ信号の各ビットが有する情報と、ｎ
個のカウンタ信号のそれぞれが有する情報とが合致する
までの期間のみ、前記発光素子を発光させる第２の機能
とを有することを特徴とする発光装置である。

【００４５】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、ｎ個の第１スイッチング
用ＴＦＴと、ｎ個の第２スイッチング用ＴＦＴと、表示
信号生成部と、カウンタ回路と、発光素子とを有する画
素が複数設けられた発光装置であって、前記ｎ個の第１
スイッチング用ＴＦＴが順にオンになることで、前記ｎ
個の第１メモリのそれぞれに、ｎビットのデジタルビデ
オ信号の各ビットが順に書き込まれ、前記ｎ個の第２ス
イッチング用ＴＦＴが一斉にオンになることで、前記ｎ
個の第１メモリのそれぞれに書き込まれたｎビットのデ
ジタルビデオ信号の各ビットは、前記ｎ個の第２メモリ
のそれぞれに一斉に書き込まれ、前記ｎ個の第２メモリ
のそれぞれに書き込まれたｎビットのデジタルビデオ信
号の各ビットは、前記表示信号生成部に入力され、リセ
ット信号によって前記カウンタ回路から周波数の異なる
ｎ個のカウンタ信号の出力が開始され、前記ｎ個のカウ
ンタ信号は前記表示信号生成部に入力され、前記表示信
号生成部は、前記表示信号生成部に入力される前記ｎビ
ットのデジタルビデオ信号の各ビットと、前記表示信号
生成部に入力されるｎ個のカウンタ信号とが有する情報
を比較し、合致するかしないか判断する第１の機能と、
前記ｎ個のカウンタ信号の出力が開始されてから、前記
表示信号生成部に入力されたｎビットのデジタルビデオ
信号の各ビットが有する情報と、ｎ個のカウンタ信号の
それぞれが有する情報とが合致するまでの期間のみ、前
記発光素子を発光させる第２の機能とを有することを特
徴とする発光装置である。

【００４６】本明細書で開示する発明は、ｎ個の第１メ
モリと、ｎ個の第２メモリと、ｎ個の第１スイッチング
用ＴＦＴと、ｎ個の第２スイッチング用ＴＦＴと、表示
信号生成部と、カウンタ回路と、電流制御用ＴＦＴと、
発光素子とを有する画素が複数設けられた発光装置であ
って、前記ｎ個の第１スイッチング用ＴＦＴが順にオン
になることで、前記ｎ個の第１メモリのそれぞれに、ｎ
ビットのデジタルビデオ信号の各ビットが順に書き込ま
れ、前記ｎ個の第２スイッチング用ＴＦＴが一斉にオン
になることで、前記ｎ個の第１メモリのそれぞれに書き
込まれたｎビットのデジタルビデオ信号の各ビットは、
前記ｎ個の第２メモリのそれぞれに一斉に書き込まれ、
前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
トのデジタルビデオ信号の各ビットは、前記表示信号生
成部に入力され、リセット信号によって前記カウンタ回
路から周波数の異なるｎ個のカウンタ信号の出力が開始
され、前記ｎ個のカウンタ信号は前記表示信号生成部に
入力され、前記表示信号生成部は、前記表示信号生成部
に入力される前記ｎビットのデジタルビデオ信号の各ビ
ットと、前記表示信号生成部に入力されるｎ個のカウン
タ信号とが有する情報を比較し、合致するかしないか判
断する第１の機能と、前記ｎ個のカウンタ信号の出力が
開始されてから、前記表示信号生成部に入力されたｎビ
ットのデジタルビデオ信号の各ビットが有する情報と、
ｎ個のカウンタ信号のそれぞれが有する情報とが合致す
るまでの期間のみ、前記電流制御用ＴＦＴをオンにする
第２の機能とを有し、前記電流制御用ＴＦＴがオンにな
ることで、前記発光素子が発光することを特徴とする発
光装置である。

【００４７】本発明は、前記電流制御用ＴＦＴがｎチャ
ネル型ＴＦＴであることを特徴としていても良い。

【００４８】本発明は、前記表示信号生成部がＮＯＲ
と、ｎ個のエクスクルーシブＯＲとを有しており、前記
ｎ個のエクスクルーシブＯＲがぞれぞれ有する２つの入
力端子のうち、一方の入力端子には、前記表示信号生成
部に入力される前記ｎビットのデジタルビデオ信号の各
ビットが入力され、もう一方の入力端子には前記ｎ個の
カウンタ信号が入力され、前記ｎ個のエクスクルーシブ
ＯＲがそれぞれ有する出力端子は、全て前記ＮＯＲの入
力端子に接続されており、前記ＮＯＲの出力端子から出
力される信号の有する情報によって、前記表示信号生成
部に入力される前記ｎビットのデジタルビデオ信号の各
ビットと、前記表示信号生成部に入力されるｎ個のカウ
ンタ信号のそれぞれとが有する情報が合致するかしない
かが判断されることを特徴としていても良い。

【００４９】本発明は、前記表示信号生成部がＲ−Ｓフ
リップフロップ回路を有しており、前記Ｒ−Ｓフリップ
フロップ回路が有する２つの入力端子のうち、いずれか
一方の入力端子にはリセット信号が入力され、もう一方
の入力端子には、前記表示信号生成部に入力される前記
ｎビットのデジタルビデオ信号の各ビットと、前記表示
信号生成部に入力されるｎ個のカウンタ信号のそれぞれ
とが有する情報が合致するかしないかの情報を有する信
号が入力され、前記Ｒ−Ｓフリップフロップ回路が有す
る出力端子から出力される信号によって、前記ｎ個のカ
ウンタ信号の出力が開始されてから、前記表示信号生成
部に入力されたｎビットのデジタルビデオ信号の各ビッ
トが有する情報と、ｎ個のカウンタ信号のそれぞれが有
する情報とが合致するまでの期間のみ、前記発光素子を
発光させることを特徴としていても良い。

【００５０】本発明は、前記第１メモリまたは前記第２
メモリがＳＲＡＭであることを特徴としていても良い。

【００５１】本発明は、前記カウンタ回路にクロック信
号が入力されており、前記ｎ個のカウンタ信号の周波数
が、高いほうから順に、前記クロック信号の周波数の１
／２、１／２²、…、１／２ⁿに相当することを特徴とし
ていても良い。

【００５２】本発明は、前記発光装置を有することを特
徴とする電子機器であっても良い。

【００５３】本発明は、エレクトロルミネッセンス表示
装置、デジタルスチルカメラ、ノート型パーソナルコン
ピュータ、モバイルコンピュータ、画像再生装置、ゴー
グル型ディスプレイ、ビデオカメラまたは携帯電話であ
ることを特徴とする電子機器であっても良い。

【００５４】

【発明の実施の形態】以下、本発明の発光装置の構成に
ついて説明する。なお、説明を容易にするために、４ビ
ットのデジタルビデオ信号に対応する発光装置を例にと
って説明するが、本発明はこのビット数に限定されな
い。

【００５５】本発明の発光装置の画素部には、ソース信
号線Ｓ１〜Ｓｘと、電源供給線Ｖ１〜Ｖｘと、ラッチ信
号線ＬＡＴ１〜ＬＡＴｙと、ゲート信号線Ｇ１＿１〜
４、…、Ｇｙ＿１〜４とが設けられている。なお、ソー
ス信号線と電源供給線の数は必ずしも同じであるとは限
らない。また、ゲート信号線の数は、必ずしもラッチ信
号線の数に、デジタルビデオ信号のビット数を掛けた数
に相当するとは限らない。

【００５６】そして本発明の発光装置では、画素部に複
数の画素がマトリクス状に設けられている。図１に本発
明の発光装置の画素の構成を示す。

【００５７】図１に示した画素１００は、１つのソース
信号線Ｓｉ（ｉは１〜ｘの任意の数）と、１つの電源供
給線Ｖｉと、１つのラッチ信号線ＬＡＴｊ（ｊは１〜ｙ
の任意の数）とを有している。またデジタルビデオ信号
のビット数と同じ数（本実施の形態では４つ）のゲート
信号線Ｇｊ＿１〜Ｇｊ＿４を有している。

【００５８】また各画素は、デジタルビデオ信号のビッ
ト数と同じ数（本実施の形態では４つ）の、第１スイッ
チング用ＴＦＴ１０１＿１〜１０１＿４と、第１メモリ
１０２＿１〜１０２＿４と、第２スイッチング用ＴＦＴ
１０３＿１〜１０３＿４と、第２メモリ１０４＿１〜１
０４＿４とを有している。

【００５９】さらに各画素は、発光素子駆動部１０９
と、電流制御用ＴＦＴ１０７と、発光素子１０８とを有
している。発光素子駆動部１０９は、デジタルビデオ信
号の有する画像情報によって定められる期間のみ、電流
制御用ＴＦＴ１０７をオンにする信号を生成する部分で
ある。

【００６０】第１スイッチング用ＴＦＴ１０１＿１〜１
０１＿４のゲート電極は、それぞれゲート信号線Ｇｊ＿
１〜Ｇｊ＿４のそれぞれに接続されている。つまり、第
１スイッチング用ＴＦＴ１０１＿１のゲート電極はゲー
ト信号線Ｇｊ＿１に、第１スイッチング用ＴＦＴ１０１
＿２のゲート電極はゲート信号線Ｇｊ＿２に、第１スイ
ッチング用ＴＦＴ１０１＿３のゲート電極はゲート信号
線Ｇｊ＿３に、第１スイッチング用ＴＦＴ１０１＿４の
ゲート電極はゲート信号線Ｇｊ＿４に、それぞれ接続さ
れている。

【００６１】また第１スイッチング用ＴＦＴ１０１＿１
〜１０１＿４のソース領域とドレイン領域は、一方はソ
ース信号線Ｓｉに、もう一方は第１メモリ１０２＿１〜
１０２＿４の入力端子にそれぞれ接続されている。つま
り、第１スイッチング用ＴＦＴ１０１＿１のソース領域
とドレイン領域は、一方はソース信号線Ｓｉに、もう一
方は第１メモリ１０２＿１の入力端子に接続されてい
る。また、第１スイッチング用ＴＦＴ１０１＿２のソー
ス領域とドレイン領域は、一方はソース信号線Ｓｉに、
もう一方は第１メモリ１０２＿２の入力端子に接続され
ている。また、第１スイッチング用ＴＦＴ１０１＿３の
ソース領域とドレイン領域は、一方はソース信号線Ｓｉ
に、もう一方は第１メモリ１０２＿３の入力端子に接続
されている。つまり、第１スイッチング用ＴＦＴ１０１
＿４のソース領域とドレイン領域は、一方はソース信号
線Ｓｉに、もう一方は第１メモリ１０２＿４の入力端子
に接続されている。

【００６２】第２スイッチング用ＴＦＴ１０３＿１〜１
０３＿４のゲート電極は、ラッチ信号線ＬＡＴｊに接続
されている。

【００６３】また、第２スイッチング用ＴＦＴ１０３＿
１〜１０３＿４のソース領域とドレイン領域は、一方は
第１メモリ１０２＿１〜１０２＿４の出力端子に接続さ
れており、もう一方は第２メモリ１０４＿１〜１０４＿
４の入力端子にそれぞれ接続されている。つまり、第２
スイッチング用ＴＦＴ１０３＿１のソース領域とドレイ
ン領域は、一方は第１メモリ１０２＿１の出力端子に接
続されており、もう一方は第２メモリ１０４＿１の入力
端子にそれぞれ接続されている。また、第２スイッチン
グ用ＴＦＴ１０３＿２のソース領域とドレイン領域は、
一方は第１メモリ１０２＿２の出力端子に接続されてお
り、もう一方は第２メモリ１０４＿２の入力端子にそれ
ぞれ接続されている。また、第２スイッチング用ＴＦＴ
１０３＿３のソース領域とドレイン領域は、一方は第１
メモリ１０２＿３の出力端子に接続されており、もう一
方は第２メモリ１０４＿３の入力端子にそれぞれ接続さ
れている。また、第２スイッチング用ＴＦＴ１０３＿４
のソース領域とドレイン領域は、一方は第１メモリ１０
２＿４の出力端子に接続されており、もう一方は第２メ
モリ１０４＿４の入力端子にそれぞれ接続されている。

【００６４】発光素子駆動部１０９には、デジタルビデ
オ信号のビット数と同じ数（本実施の形態では４つ）の
入力端子（ｉｎ１〜ｉｎ４）が設けられており、第２メ
モリ１０４＿１〜１０４＿４の出力端子と一対一で接続
されている。

【００６５】発光素子駆動部１０９の出力端子（ｏｕ
ｔ）は、電流制御用ＴＦＴ１０７のゲート電極に接続さ
れている。電流制御用ＴＦＴ１０７のソース領域とドレ
イン領域は、一方は電源供給線Ｖｉに、もう一方は発光
素子１０８が有する画素電極に接続されている。

【００６６】なお、発光素子１０８は、陽極と、陰極
と、陽極と陰極の間に設けられた有機化合物層とを有し
ており、陽極を画素電極として用いる場合、電流制御用
ＴＦＴ１０７はｐチャネル型ＴＦＴであることが望まし
い。また、陰極を画素電極として用いる場合、電流制御
用ＴＦＴ１０７はｎチャネル型ＴＦＴであることが望ま
しい。なお、陽極を画素電極として用いる場合、陰極を
対向電極と呼ぶ。また、陰極を画素電極として用いる場
合、陽極を対向電極と呼ぶ。

【００６７】本発明の発光装置の場合、各画素が有する
ＴＦＴの数が一般的な発光装置に比べて多いため、発光
素子１０８から発せられる光を対向電極の側から表示用
パネルの外部に出すようにする方が、光の取りだし効率
の観点から好ましい。よって対向電極は陽極であること
が好ましく、その場合は電流制御用ＴＦＴ１０７がｎチ
ャネル型ＴＦＴであることが望ましい。しかし本発明は
これに限定されず、対向電極を陰極にしても良く、この
場合は電流制御用ＴＦＴ１０７がｐチャネル型ＴＦＴで
あることが望ましい。

【００６８】次に本発明の発光装置の動作について説明
する。本発明の発光装置の動作は、書き込み期間Ｔａ
と、発光期間Ｔｓと、非発光期間Ｔｂとに分けて説明す
ることできる。

【００６９】書き込み期間Ｔａでは、発光装置の画素部
に設けられてた全ての画素の第１メモリに、全ビット
（本実施の形態では１〜４ビット）のデジタルビデオ信
号が順に入力され、保持される。そして入力されたデジ
タルビデオ信号が有する画像情報に基づいて、発光素子
駆動部１０９において発光期間Ｔｓと非発光期間Ｔｂの
長さが定められる。発光期間Ｔｓにおいて各画素の発光
素子は発光状態にあり、非発光期間Ｔｂにおいて非発光
状態にある。

【００７０】以下に本発明の発光装置の動作について、
図１及び図２を参照してより詳しく説明する。なお図２
は、図１に示した画素における書き込み期間Ｔａ、発光
期間Ｔｓ、非発光期間Ｔｂの出現するタイミングを示し
ている。

【００７１】まず、書き込み期間Ｔａが開始されと、ゲ
ート信号線Ｇ１＿１に入力される信号（選択信号）によ
って、ゲート信号線Ｇ１＿１が選択される。なお本明細
書において信号線が選択されるとは、該信号線にゲート
電極が接続されたＴＦＴが全てオンになることを意味す
る。ゲート信号線Ｇ１＿１が選択されると、ゲート信号
線Ｇ１＿１にゲート電極が接続された全ての第１スイッ
チング用ＴＦＴ１０１＿１がオンになる。

【００７２】そして、ソース信号線Ｓ１〜Ｓｘのそれぞ
れに入力された１ビット分のデジタルビデオ信号が、オ
ンの第１スイッチング用ＴＦＴ１０１＿１を介して第１
メモリ１０２＿１の入力端子に入力される。入力された
１ビット分のデジタルビデオ信号は、第１メモリ１０２
＿１において保持される。なおメモリに信号が入力され
て保持されることを、本明細書では信号がメモリに書き
込まれると呼ぶ。

【００７３】次に、ゲート信号線Ｇ１＿１の選択が終了
し、選択信号によって、ゲート信号線Ｇ１＿２が選択さ
れる。ゲート信号線Ｇ１＿２が選択されると、ゲート信
号線Ｇ１＿２にゲート電極が接続された全ての第１スイ
ッチング用ＴＦＴ１０１＿２がオンになる。

【００７４】そして、ソース信号線Ｓ１〜Ｓｘのそれぞ
れに入力された次の１ビット分のデジタルビデオ信号
が、オンの第１スイッチング用ＴＦＴ１０１＿２を介し
て第１メモリ１０２＿２の入力端子に入力される。入力
された１ビット分のデジタルビデオ信号は、第１メモリ
１０２＿２において保持される。

【００７５】そして、ゲート信号線Ｇ１＿３、Ｇ１＿４
も順に選択され、同様の動作が行われる。その結果、ゲ
ート信号線Ｇ１＿１〜Ｇ１＿４を有する画素（１ライン
目の画素）の第１メモリ１０２＿１〜１０２＿４に、４
ビットのデジタルビデオ信号の各ビットがそれぞれ入力
され、保持される。

【００７６】次に、ゲート信号線Ｇ２＿１〜Ｇ２＿４が
順に選択され、同様に４ビットのデジタルビデオ信号の
各ビットが、２ライン目の画素の第１メモリ１０２＿１
〜１０２＿４にそれぞれ入力される。

【００７７】そして、ゲート信号線Ｇ３＿１〜Ｇ３＿
４、…、Ｇｙ＿１〜Ｇｙ＿４も順に選択され、同様に４
ビットのデジタルビデオ信号の各ビットが、３〜ｙライ
ン目の画素の第１メモリ１０２＿１〜１０２＿４にそれ
ぞれ入力される。なお本明細書において画素にデジタル
ビデオ信号が入力されるというのは、画素の有する第１
メモリの入力端子にデジタルビデオ信号が入力されるこ
とを意味する。

【００７８】全ての画素においてデジタルビデオ信号が
入力されると、書き込み期間Ｔａが終了し、発光期間Ｔ
ｓが開始される。

【００７９】発光期間Ｔｓが開始されると、ラッチ信号
線ＬＡＴ１〜ＬＡＴｙに入力されるラッチ信号によっ
て、全画素の第２スイッチング用ＴＦＴ１０３＿１〜１
０３＿４が、一斉にオンになる。

【００８０】そしてオンになった第２スイッチング用Ｔ
ＦＴ１０３＿１〜１０３＿４を介して、第１メモリ１０
２＿１〜１０２＿４において保持されているデジタルビ
デオ信号の各ビットが、第２メモリ１０４＿１〜１０４
＿４の入力端子に入力される。よって、４ビットのデジ
タルビデオ信号の各ビットは、第２メモリ１０４＿１〜
１０４＿４においてそれぞれ保持される。

【００８１】第２メモリ１０４＿１〜１０４＿４におい
て保持されているデジタルビデオ信号は、発光素子駆動
部１０９が有する入力端子（ｉｎ１〜ｉｎ４）に入力さ
れる。なお発光素子駆動部１０９は、デジタルビデオ信
号のビット数（本実施の形態では４つ）と同じ数の入力
端子を有している。

【００８２】そして、デジタルビデオ信号は、当該フレ
ーム期間において画素が表示する階調数を情報として有
している。発光素子駆動部１０９では、入力端子（ｉｎ
１〜ｉｎ４）から入力された４ビットのデジタルビデオ
信号から、所定の階調を表示することができる発光期間
Ｔｓの長さを算出する。

【００８３】そして、発光期間Ｔｓの間においてのみ、
電流制御用ＴＦＴ１０７をオンにする信号（表示信号）
が、発光素子駆動部１０９の出力端子（ｏｕｔ）から出
力され、電流制御用ＴＦＴ１０７のゲート電極に入力さ
れる。

【００８４】表１に、発光素子駆動部１０９の入力端子
（ｉｎ１〜ｉｎ４）に入力される信号と、出力端子（ｏ
ｕｔ）から表示信号が出力される期間の、１フレーム期
間における割合（階調）の関係を示す。

【００８５】

【表１】

【００８６】本発明において発光素子駆動部１０９は、
表１に示す動作を行う回路であれば、どのような論理回
路を有していても良い。

【００８７】また表１とは逆に、表２に示す行う回路で
あっても良い。

【００８８】

【表２】

【００８９】表示信号が電流制御用ＴＦＴ１０７のゲー
ト電極に入力されると、電流制御用ＴＦＴ１０７はオン
になり、電源供給線Ｖｉの電源電位が発光素子１０８の
画素電極に与えられる。対向電極の対向電位と電源電位
との間には電位差があり、電源電位が画素電極に与えら
れると該電位差が発光素子１０８が有する有機化合物層
にかかる。本明細書では、このときの発光素子１０８の
画素電極と対向電極の電位差を発光素子駆動電圧と呼
ぶ。発光素子駆動電圧は、発光素子駆動電圧が有機化合
物層にかかったときに発光素子が発光する大きさであ
る。発光素子駆動電圧が有機化合物層にかかると発光素
子１０８は発光する。

【００９０】そして、発光期間Ｔｓが終了すると非発光
期間Ｔｂが開始される。非発光期間Ｔｂが開始される
と、発光素子駆動部１０９から表示信号が電流制御用Ｔ
ＦＴ１０７に入力されなくなり、代わりに発光素子駆動
部１０９から非表示信号が電流制御用ＴＦＴ１０７のゲ
ート電極に入力される。非表示信号が電流制御用ＴＦＴ
１０７のゲート電極に入力されると、電流制御用ＴＦＴ
１０７はオフになる。よって、電源電位が発光素子１０
８の画素電極に与えられなくなり、発光素子１０８は非
発光状態になる。

【００９１】非発光期間Ｔｂが終了すると１フレーム期
間が終了し、次の１フレーム期間の書き込み期間Ｔａが
開始され、同様の動作が繰り返される。

【００９２】なお図２では、１フレーム期間において発
光期間Ｔｓと、非発光期間Ｔｂが出現する場合について
説明したが、本発明はこの構成に限定されない。画素が
表示する階調によっては、発光期間Ｔｓは出現せず、書
き込み期間Ｔａが終了した直後に、非発光期間Ｔｂが出
現する場合もある。逆に、非発光期間Ｔｂは出現せず、
発光期間Ｔｓが出現した後に、次の１フレーム期間の書
き込み期間が開始される場合もある。

【００９３】本発明の発光装置では、発光期間Ｔｓと非
発光期間Ｔｂの長さの割合によって、当該フレーム期間
における画素の階調が定まる。１フレーム期間における
発光期間Ｔｓの長さの割合が大きくなればなるほど、画
素において明るい階調が表示される。逆に発光期間Ｔｓ
の長さの割合が小さくなればなるほど、画素において暗
い階調が表示される。

【００９４】また本実施の形態では、書き込み期間Ｔａ
と、発光期間Ｔｓまたは非発光期間Ｔｂとを別個に設け
たが、書き込み期間Ｔａと、発光期間Ｔｓまたは非発光
期間Ｔｂとが互いに重なっていても良い。つまり発光素
子が発光している間に、次のフレーム期間の画像情報を
有するデジタルビデオ信号の第１メモリへの書き込みが
開始されていても良い。

【００９５】本発明の発光装置では、複数の画素の発光
素子が一斉に非発光状態から発光状態になるのは、書き
込み期間が終了して発光期間が開始される瞬間のみであ
る。よって、発光素子の発光している期間において、発
光素子の輝度が低下するのを極力抑えることができる。

【００９６】また中間階調の表示を行う際、連続して出
現するフレーム期間において、発光素子が発光している
期間が続けて出現することがなく、動画擬似輪郭の発生
を防ぐことができる。

【００９７】

【実施例】以下に、本発明の実施例について説明する。

【００９８】（実施例１）本実施例では、図１に示した
画素が有する、発光素子駆動部１０９がカウンタ回路を
有する場合について、図３を用いて説明する。なお本実
施例では、４ビットのデジタルビデオ信号に対応してい
る発光装置の画素の構成について説明するが、本発明の
発光装置がこのビット数に限定されないことは言うまで
もない。

【００９９】図３に本実施例の発光装置の画素の構成を
示す。なお図１において既に示したものは、同じ符号を
付す。本実施例では、発光素子駆動部１０９は、表示信
号生成部１０５と、カウンタ回路１０６とを有してい
る。

【０１００】そして、実施の形態において示した発光素
子駆動部１０９の入力端子は、本実施例では表示信号生
成部１０５の第１入力端子に相当する。表示信号生成部
１０５には、デジタルビデオ信号のビット数と同じ数
（本実施例では４つ）の第１入力端子が設けられてお
り、第２メモリ１０４＿１〜１０４＿４の出力端子が、
表示信号生成部１０５が有する４つの第１入力端子に一
対一で接続されている。

【０１０１】また実施の形態において示した発光素子駆
動部１０９の出力端子は、本実施例では表示信号生成部
１０５の出力端子に相当する。表示信号生成部１０５の
出力端子は、電流制御用ＴＦＴ１０７のゲート電極に接
続されている。

【０１０２】カウンタ回路１０６にはデジタルビデオ信
号のビット数と同じ数（本実施例では４つ）の出力端子
が設けられている。また、表示信号生成部１０５には、
デジタルビデオ信号のビット数と同じ数（本実施例では
４つ）の第２入力端子が設けられている。そして、カウ
ンタ回路１０６の出力端子と表示信号生成部１０５の第
２入力端子は一対一で接続されている。

【０１０３】本実施例では、第２メモリ１０４＿１〜１
０４＿４において保持されているデジタルビデオ信号
は、表示信号生成部１０５が有する第１入力端子に入力
される。

【０１０４】一方カウンタ回路１０６にはクロック信号
ＣＫと、クロック信号の極性を反転させた信号ＣＫｂ
と、第１リセット信号Ｒｅｓ１とが入力されている。そ
してカウンタ回路１０６では、Ｒｅｓ１によりリセット
されてから入力されたＣＫまたはＣＫｂが何周期分ある
かをカウントする。そしてカウンタ回路１０６から、カ
ウントされたＣＫまたはＣＫｂの周期数を情報として有
する信号（カウンタ信号）が、表示信号生成部１０５の
第２入力端子に入力される。

【０１０５】なおカウンタ信号は、デジタルビデオ信号
のビット数（本実施例では４つ）と同じ数の第２入力端
子のそれぞれから出力されている。本明細書では、ｎビ
ットのデジタルビデオ信号に対応している発光装置の場
合、第２入力端子のそれぞれから出力されるカウンタ信
号を、第１〜第ｎカウンタ信号と呼ぶ。そして、第１〜
第ｎカウンタ信号をあわせてカウンタ信号と総称する。
本実施の形態では、カウンタ信号は第１〜第４カウンタ
信号に相当する。

【０１０６】また、表示信号生成部１０５には、第１リ
セット信号Ｒｅｓ１に同期している第２リセット信号Ｒ
ｅｓ２が入力されている。そして、第２リセット信号Ｒ
ｅｓ２によって発光期間Ｔｓが開始され、表示信号生成
部１０５の出力端子から表示信号が出力される。表示信
号が電流制御用ＴＦＴ１０７のゲート電極に入力される
と、電流制御用ＴＦＴ１０７はオンになり、電源電位が
発光素子１０８の画素電極に与えられ、発光素子１０８
は発光状態になる。

【０１０７】そして、表示信号生成部１０５では、第１
入力端子から入力された４ビットのデジタルビデオ信号
と、第２入力端子から入力されたカウンタ信号を比較す
る。そしてデジタルビデオ信号とカウンタ信号とが合致
した時点で発光期間Ｔｓが終了し、表示信号の代わりに
非表示信号が、表示信号生成部１０５の出力端子から出
力され、非発光期間Ｔｂが開始される。

【０１０８】非表示信号が電流制御用ＴＦＴ１０７のゲ
ート電極に入力されると、電流制御用ＴＦＴ１０７はオ
フになり、電源電位が発光素子１０８の画素電極に与え
られなくなり、発光素子１０８は非発光状態になる。

【０１０９】非発光期間Ｔｂが終了すると１フレーム期
間が終了し、次の１フレーム期間の書き込み期間Ｔａが
開始され、同様の動作が繰り返される。

【０１１０】本実施例において表示信号生成部１０５
は、Ｒｅｓ２によって表示信号を出力し、第１入力端子
と第２入力端子にそれぞれ入力されるデジタルビデオ信
号とカウンタ信号とが合致したら表示信号の代わりに非
表示信号を出力するならば、どのような論理回路を有し
ていても良い。

【０１１１】また、第１リセット信号Ｒｅｓ１と第２リ
セット信号Ｒｅｓ２とが、１つの信号源から出力される
全く同じ信号であっても良い。

【０１１２】なお本発明の発光装置の画素に設けられた
カウンタ回路は、入力信号（ＣＫ、ＣＫｂ、Ｒｅｓ１）
を受けると加算或いは減算を行い、入力信号のカウント
を行う回路であれば、どのような構成を有していても良
い。

【０１１３】（実施例２）本実施例では、図３に示した
画素が有する、表示信号生成部１０５の具体的な構成に
ついて、図４を用いて説明する。なお本実施例では、４
ビットのデジタルビデオ信号に対応している発光装置の
画素の構成について説明するが、本発明の発光装置がこ
のビット数に限定されないことは言うまでもない。

【０１１４】図４に本実施例の発光装置の画素の構成を
示す。図４では、図３において既に示してあるものに
は、同じ符号を付している。また説明をわかりやすくす
るために本実施例では、カウンタ回路１０６の出力端子
（本実施例では４つ）をｏｕｔ１〜ｏｕｔ４と呼ぶ。出
力端子ｏｕｔ１〜ｏｕｔ４から、第１〜第４カウンタ信
号が出力される。

【０１１５】本実施例の表示信号生成部１０５は、具体
的には、デジタルビデオ信号のビット数と同じ数（本実
施例では４つ）のエクスクルーシブＯＲ（ｅｘＯＲ）１
１０＿１〜１１０＿４と、ＮＯＲ１１１、１１２、１１
３と、インバーター１１４とを有している。

【０１１６】４つのｅｘＯＲ１１０＿１〜１１０＿４は
それぞれ２つの入力端子を有しており、一方が第１入力
端子、もう一方が第２入力端子に相当する。４つのｅｘ
ＯＲ１１０＿１〜１１０＿４の出力端子は、ＮＯＲ１１
１の有する４つの入力端子に接続されている。

【０１１７】ＮＯＲ１１１の有する出力端子は、ＮＯＲ
１１２が有する２つの入力端子のうち、いずれか一方と
接続されている。また、ＮＯＲ１１２が有する２つの入
力端子のうち、ＮＯＲ１１１の有する出力端子と接続さ
れていない方の入力端子は、ＮＯＲ１１３の出力端子と
接続されている。ＮＯＲ１１３が有する２つの入力端子
のうち、いずれか一方はＮＯＲ１１２が有する出力端子
に接続されており、もう一方には第２リセット信号Ｒｅ
ｓ２が入力されている。また、ＮＯＲ１１２の出力端子
は、インバーター１１４の入力端子に接続されており、
インバーター１１４の出力端子は電流制御用ＴＦＴ１０
７のゲート電極に入力されている。

【０１１８】以下、表示信号生成部１０５の動作につい
て説明する。

【０１１９】第２メモリ１０４＿１〜１０４＿４の出力
端子から出力される４ビットのデジタルビデオ信号の各
ビットが、表示信号生成部１０５が有する４つの第１入
力端子にそれぞれ入力される。また、カウンタ回路１０
６の出力端子ｏｕｔ１〜ｏｕｔ４から出力される第１〜
第４カウンタ信号が、４つの第２入力端子にそれぞれ入
力される。

【０１２０】表示信号生成部１０５は、第１入力端子か
ら入力される全てのデジタルビデオ信号と、第２入力端
子から入力される全てのカウンタ信号とを比較し、合致
するかしないかを判断する第１の機能を有している。本
実施例の表示信号生成部１０５では、４つのｅｘＯＲ１
１０＿１〜１１０＿４と、ＮＯＲ１１１とで、第１の機
能を果たしている。

【０１２１】さらに表示信号生成部１０５には、第１リ
セット信号Ｒｅｓ１に同期している第２リセット信号Ｒ
ｅｓ２が入力されている。そして、表示信号生成部１０
５は、第１リセット信号Ｒｅｓ１によってカウンタ回路
１０６がリセットされると同時に、第２リセット信号Ｒ
ｅｓ２によって電流制御用ＴＦＴ１０７のゲート電極へ
の表示信号の入力を開始し、なおかつ、第１の機能によ
ってデジタルビデオ信号とカウンタ信号とが合致してい
ると判断されたときに表示信号の代わりに非表示信号を
電流制御用ＴＦＴ１０７のゲート電極に入力し、電流制
御用ＴＦＴ１０７をオフにする第２の機能を有してい
る。本実施例の表示信号生成部１０５では、２つのＮＯ
Ｒ１１２、１１３とで、第２の機能を果たしている。

【０１２２】なお、インバーター１１４は、ＮＯＲ１１
２の出力端子から表示信号が出力されたときに電流制御
用ＴＦＴ１０７がオンになり、ＮＯＲ１１２の出力端子
から非表示信号が出力されたときに電流制御用ＴＦＴ１
０７がオフになるように、ＮＯＲ１１２の出力端子から
出力される表示信号または非表示信号の極性を反転させ
る機能を有している。電流制御用ＴＦＴ１０７の極性に
よっては必ずしも設けなくとも良い。本実施例では、電
流制御用ＴＦＴ１０７がｎチャネル型ＴＦＴの場合につ
いて説明しており、ＮＯＲ１１２の出力端子から表示信
号が出力されたときに電流制御用ＴＦＴ１０７をオンに
し、ＮＯＲ１１２の出力端子から非表示信号が出力され
たときに電流制御用ＴＦＴ１０７をオフにするために
は、インバーター１１４を設ける必要がある。逆に、電
流制御用ＴＦＴ１０７がｎチャネル型ＴＦＴの場合、イ
ンバーター１１４を設ける必要はない。

【０１２３】また、実施の形態において説明した通り、
カウンタ回路１０６にはクロック信号ＣＫと、クロック
信号の極性を反転させた信号ＣＫｂと、第１リセット信
号Ｒｅｓ１とが入力されている。そして第１リセット信
号Ｒｅｓ１によってカウンタ回路がリセットされた時点
から、カウンタ回路１０６の出力端子から、クロック信
号ＣＫとは周波数が異なるカウンタ信号が出力される。
図５に第１リセット信号Ｒｅｓ１と、クロック信号ＣＫ
と、出力端子ｏｕｔ１〜ｏｕｔ４から出力される第１〜
第４カウンタ信号のタイミングチャートを示す。

【０１２４】４つの出力端子ｏｕｔ１〜ｏｕｔ４から出
力される第１〜第４カウンタ信号の周波数は、それぞれ
異なっている。例えば、ｍ番目の出力端子ｏｕｔｍ（ｍ
は１から４の任意の自然数）から、クロック信号ＣＫの
周波数を２^m分の１にした第ｍカウンタ信号が出力され
る。

【０１２５】なお、ｎビット（ｎは任意の自然数）のデ
ジタルビデオ信号に対応する発光装置においても、ｍ番
目の出力端子ｏｕｔｍ（ｍは１からｎの任意の自然数）
から、クロック信号ＣＫの周波数を２^m分の１にした信
号が出力される。

【０１２６】全ての出力端子（本実施例ではｏｕｔ１〜
ｏｕｔ４）から出力されたカウンタ信号の極性によっ
て、Ｒｅｓ１によりリセットされてからカウンタ回路１
０６に入力されたＣＫまたはＣＫｂが何周期分あるかを
カウントすることができる。

【０１２７】ＮＯＲ１１１の出力端子から出力される信
号は、ｅｘＯＲ１１０＿１〜１１０＿４のそれぞれに入
力されたカウンタ信号とデジタルビデオ信号が一致した
とき、１（Ｈｉ）の信号を出力し、一致しないときは０
（Ｌｏ）の信号を出力している。なお図５では、ｅｘＯ
Ｒ１１０＿１〜１１０＿４に入力されるデジタルビデオ
信号が順にＬｏ、Ｌｏ、Ｌｏ、Ｈｉの場合の、Ｐｏｉｎ
ｔＡにおける電位を示している。

【０１２８】一方、Ｒｅｓ１によってカウンタ回路１０
６がリセットされるのと同期して、ＮＯＲ１１３の入力
端子に入力されるＲｅｓ２が０（Ｌｏ）になっている。
よって、カウンタ信号とデジタルビデオ信号が一致して
いないときは、ＮＯＲ１１１の出力は０（Ｌｏ）である
ので、ＰｏｉｎｔＢにおける電位はＨｉになっており、
ｎチャネル型ＴＦＴである電流制御用ＴＦＴ１０７はオ
ンになる。したがってこのとき、発光素子１０８は発光
状態になる。

【０１２９】逆に、カウンタ信号とデジタルビデオ信号
が一致したとき、ＮＯＲ１１１の出力は１（Ｈｉ）にな
るので、ＰｏｉｎｔＢにおける電位はＬｏになり、ｎチ
ャネル型ＴＦＴである電流制御用ＴＦＴ１０７はオフに
なる。したがってこのとき、発光素子１０８は非発光状
態になる。

【０１３０】発光素子１０８が発光している期間は発光
期間Ｔｓに相当する。よって、Ｒｅｓ１によってカウン
タ回路１０６がリセットされ、なおかつＲｅｓ２が１
（Ｈｉ）になったときから、表示信号生成部１０５に入
力されるカウンタ信号とデジタルビデオ信号が合致する
直前までの期間が、当該画素の発光期間Ｔｓに相当す
る。また、表示信号生成部１０５に入力されるカウンタ
信号とデジタルビデオ信号が合致してから、次のフレー
ム期間の書き込み期間Ｔａが開始されるまでの期間が、
当該画素の非発光期間Ｔｂに相当する。

【０１３１】本発明の発光装置では、表示期間と非表示
期間の割合によって、当該フレーム期間における画素の
階調が決まる。そして表示期間の長さは、デジタルビデ
オ信号が有する情報によって変わる。

【０１３２】なお、本実施例では正論理を用いたが、負
論理を用いても良い。

【０１３３】本発明の発光装置では、複数の画素の発光
素子が一斉に非発光状態から発光状態になるのは、書き
込み期間が終了して発光期間が開始される瞬間のみであ
る。よって、複数の画素の発光素子が一斉に非発光状態
から発光状態になる瞬間が、どのような階調を表示する
場合でも、１フレーム期間中に１回以下しか現れなくな
る。したがって、複数の画素の発光素子が一斉に非発光
状態から発光状態になることによる発光素子の輝度の一
時的な低下の回数を抑え、画面のちらつきを低減するこ
とができる。

【０１３４】また中間階調の表示を行う際、連続して出
現するフレーム期間において、発光素子が発光している
期間が続けて出現することがなく、動画擬似輪郭の発生
を防ぐことができる。

【０１３５】（実施例３）本実施例では、本発明の発光
装置の画素に設けられる第１メモリと第２メモリの構成
について説明する。本実施例では、第１メモリ、第２メ
モリとしてＳＲＡＭを用いる。図６に本実施例で用いら
れるＳＲＡＭの等価回路図を示す。

【０１３６】図６（Ａ）に示すＳＲＡＭは、ｐチャネル
型ＴＦＴとｎチャネル型ＴＦＴを２つづつ有している。
そして、ｐチャネル型ＴＦＴのソース領域は高電圧側の
電源Ｖｄｄｈに、ｎチャネル型ＴＦＴのソース領域は低
電圧側の電源Ｖｓｓに、それぞれ接続されている。１つ
のｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴとが
対になっており、１つのＳＲＡＭの中にｐチャネル型Ｔ
ＦＴとｎチャネル型ＴＦＴとの対が２組存在している。

【０１３７】対になったｐチャネル型ＴＦＴとｎチャネ
ル型ＴＦＴは、そのドレイン領域が互いに接続されてい
る。また対になったｐチャネル型ＴＦＴとｎチャネル型
ＴＦＴは、そのゲート電極が互いに接続されている。そ
して互いに一方の対のｐチャネル型及びｎチャネル型Ｔ
ＦＴのドレイン領域が、もう一方の対のｐチャネル型及
びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれ
ている。そして一方の対のｐチャネル型及びｎチャネル
型ＴＦＴのドレイン領域が入力端子に相当し、入力の信
号（Ｖｉｎ）が入る。また、もう一方の対のｐチャネル
型及びｎチャネル型ＴＦＴのドレイン領域は出力端子に
相当し、出力の信号（Ｖｏｕｔ）が出力される。

【０１３８】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。

【０１３９】図６（Ｂ）に示すＳＲＡＭは、ｎチャネル
型ＴＦＴと抵抗とを２つづつ有している。１つのｎチャ
ネル型ＴＦＴと１つの抵抗とが対になっており、１つの
ＳＲＡＭの中にｎチャネル型ＴＦＴと抵抗との対が２組
存在している。そして、ｎチャネル型ＴＦＴのドレイン
領域は高電圧側の電源Ｖｄｄｈに、ソース領域は抵抗を
介して低電圧側の電源Ｖｓｓにそれぞれ接続されてい
る。

【０１４０】ｎチャネル型ＴＦＴのドレイン領域は、互
いに他のｎチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｎチャネル型ＴＦＴのドレ
イン領域は入力端子に相当し、入力の信号（Ｖｉｎ）が
入る。また、もう一方のｎチャネル型ＴＦＴのドレイン
領域は出力端子に相当し、出力の信号（Ｖｏｕｔ）が出
力される。

【０１４１】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。

【０１４２】図６（Ｂ）に示したＳＲＡＭは、抵抗をｎ
チャネル型ＴＦＴと同時に形成することが可能なので、
ｐチャネル型ＴＦＴを形成する必要がなく、図６（Ａ）
で示したＳＲＡＭに比べて行程数を削減することができ
る。

【０１４３】図６（Ｃ）に示すＳＲＡＭは、ｐチャネル
型ＴＦＴと抵抗とを２つづつ有している。１つのｐチャ
ネル型ＴＦＴと１つの抵抗とが対になっており、１つの
ＳＲＡＭの中にｐチャネル型ＴＦＴと抵抗の対が２組存
在する。そして、ｐチャネル型ＴＦＴのソース領域は高
電圧側の電源Ｖｄｄｈに、ドレイン領域は抵抗を介して
低電圧側の電源Ｖｓｓにそれぞれ接続されている。

【０１４４】ｐチャネル型ＴＦＴのドレイン領域は、互
いに他のｐチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｐチャネル型ＴＦＴのドレ
イン領域は入力端子に相当し、入力の信号（Ｖｉｎ）が
入る。また、もう一方のｐチャネル型ＴＦＴのドレイン
領域は出力端子に相当し、出力の信号（Ｖｏｕｔ）が出
力される。

【０１４５】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。

【０１４６】図６（Ｃ）に示したＳＲＡＭは、抵抗をｐ
チャネル型ＴＦＴと同時に形成することが可能なので、
ｎチャネル型ＴＦＴを形成する必要がなく、図６（Ａ）
で示したＳＲＡＭに比べて行程数を削減することができ
る。

【０１４７】なお本発明の発光装置の画素が有する第１
メモリ及び第２メモリは、本実施例で示した構成に限定
されない。本発明の発光装置の画素が有する第１メモリ
及び第２メモリは、入力された信号を一時記憶すること
ができる論理回路であれば良い。

【０１４８】本実施例は、実施例１または２の構成と自
由に組み合わせて実施することが可能である。

【０１４９】（実施例４）本実施例では、本発明の発光
装置の画素が有するカウンタ回路の構成について説明す
る。

【０１５０】図７に本実施例のカウンタ回路の回路図を
示す。なお本実施例では、４ビットのデジタルビデオ信
号に対応する発光装置の画素に設けられているカウンタ
回路について説明する。

【０１５１】図７に示すカウンタ回路は、５つのフリッ
プフロップ回路６０１＿１〜６０１＿５と、４つのハー
フアダー回路６０２＿１〜６０２＿４と、インバーター
６０３とを有している。なお、本実施例では４ビットの
デジタルビデオ信号に対応する発光装置について説明し
ているので、カウンタ回路はフリップフロップ回路を５
つ、ハーフアダー回路を４つ有している。ｎビットのデ
ジタルビデオ信号に対応する発光装置の場合、カウンタ
回路が有するフリップフロップ回路をｎ＋１、ハーフア
ダー回路をｎ有している。また、インバーター６０３の
数は、図７に示したカウンタ回路が有する数に限定され
ない。

【０１５２】カウンタ回路には、図７に示す配線からク
ロック信号ＣＫ、クロック信号の極性を反転させた信号
ＣＫｂ、第１リセット信号Ｒｅｓが入力されている。ま
たｏｕｔ１〜ｏｕｔ４はカウンタ回路の出力端子を意味
している。

【０１５３】図８を用いて、フリップフロップ回路６０
１＿１〜６０１＿５の構成について説明する。図８
（Ａ）には、図７で示したフリップフロップ回路６０１
＿１〜６０１＿５の論理記号が示されている。図８
（Ａ）に示すフリップフロップ回路は、リセット付遅延
型フリップフロップ回路（以下ＲＤ型ＦＦと示す）であ
る。図８（Ｂ）、図８（Ｃ）には、図８（Ａ）に示した
論理記号に対応するＲＤ型ＦＦの詳しい回路図が示され
ている。

【０１５４】図８（Ｂ）に示すＲＤ型ＦＦは、クロック
ドインバーター７０１〜７０４、インバーター７０５、
ＮＡＮＤ７０６を有している。ＣＫとＣＫｂはクロック
ドインバーター７０１〜７０４に入力されている。

【０１５５】図８（Ｃ）に示すＲＤ型ＦＦは、アナログ
スイッチ７１１〜７１４、インバーター７１５〜７２
２、ＮＯＲ７２３、ＮＡＮＤ７２４を有している。

【０１５６】本実施例で用いられるフリップフロップ回
路は、図８に示した構成に限定されない。本実施例で用
いられるフリップフロップ回路は、ＲＤ型ＦＦであれば
どのような構成を有していても良い。

【０１５７】次に図９を用いて、ハーフアダー回路６０
２＿１〜６０２＿４の構成について説明する。図９
（Ａ）には、図７で示したハーフアダー回路６０２＿１
〜６０２＿４の論理記号が示されている。図９（Ａ）に
示すハーフアダー回路は、入力端子Ａ、Ｂに入力される
信号によって、出力端子Ｃ、Ｓから出力される信号が定
まる。表３にハーフアダー回路６０２＿１〜６０２＿４
の動作機能を示す。

【０１５８】

【表３】

【０１５９】図９（Ｂ）、図９（Ｃ）、図９（Ｄ）に
は、図９（Ａ）に示した論理記号に対応するハーフアダ
ー回路の詳しい回路図が示されている。

【０１６０】図９（Ｂ）に示すハーフアダー回路は、Ｎ
ＡＮＤ７３１、インバーター７３２、ＮＯＲ７３３、７
３４を有している。

【０１６１】図９（Ｃ）に示すハーフアダー回路は、ア
ナログスイッチ７３５、７３６、インバーター７３７、
７３８、ＮＯＲ７３９を有している。

【０１６２】図９（Ｄ）に示すハーフアダー回路は、ア
ナログスイッチ７４０、インバーター７４１、７４２、
ＮＯＲ７４３、ｐチャネル型ＴＦＴ７４４、ｎチャネル
型ＴＦＴ７４５を有している。

【０１６３】本実施例で用いられるハーフアダー回路
は、図９に示した構成に限定されない。本実施例で用い
られるハーフアダー回路は、表３に示した動作機能を有
していれば、どのような構成を有していても良い。

【０１６４】なお本発明の発光装置の画素に設けられた
カウンタ回路は、本実施例で示した構成に限定されな
い。入力信号を受けると加算或いは減算を行い、入力信
号のカウントを行う回路であれば、どのような構成を有
していても良い。

【０１６５】本実施例は、実施例１〜３の構成と自由に
組み合わせて実施することが可能である。

【０１６６】（実施例５）本発明の発光装置では、ソー
ス信号線に入力されるデジタルビデオ信号は、ソース信
号線駆動回路から出力されている。またゲート信号線に
入力される選択信号は、ゲート信号線駆動回路から出力
されている。本実施例では、本発明において用いられる
ソース信号線駆動回路及びゲート信号線駆動回路の構成
について説明する。

【０１６７】図１０（Ａ）に本実施例のソース信号線駆
動回路３０１のブロック図を示す。ソース信号線駆動回
路３０１は、シフトレジスタ３０２、ラッチ（Ａ）３０
３、ラッチ（Ｂ）３０４を有している。

【０１６８】ソース信号線駆動回路３０１において、シ
フトレジスタ３０２にクロック信号（ＣＬＫ）およびス
タートパルス（ＳＰ）が入力される。シフトレジスタ３
０２は、これらのクロック信号（ＣＬＫ）およびスター
トパルス（ＳＰ）に基づきタイミング信号を順に発生さ
せ、バッファ等（図示せず）を通して後段の回路へタイ
ミング信号を順次入力する。

【０１６９】シフトレジスタ３０２からのタイミング信
号は、バッファ等によって緩衝増幅される。タイミング
信号が入力される配線には、多くの回路あるいは素子が
接続されているために負荷容量（寄生容量）が大きい。
この負荷容量が大きいために生ずるタイミング信号の立
ち上がりまたは立ち下がりの”鈍り”を防ぐために、こ
のバッファが設けられる。なおバッファは必ずしも設け
る必要はない。

【０１７０】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）３０３に入力される。ラッチ
（Ａ）３０３は、ｎビットデジタルビデオ信号を処理す
る複数のステージのラッチを有している。ラッチ（Ａ）
３０３は、前記タイミング信号が入力されると、ソース
信号線駆動回路３０１の外部から入力されるｎビットの
デジタルビデオ信号を順次取り込み、保持する。

【０１７１】なお、ラッチ（Ａ）３０３にデジタルビデ
オ信号を取り込む際に、ラッチ（Ａ）３０３が有する複
数のステージのラッチに、順にデジタルビデオ信号を入
力しても良い。しかし本発明はこの構成に限定されな
い。ラッチ（Ａ）３０３が有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタルビデオ信号を入力する、いわゆる分
割駆動を行っても良い。なおこのときのグループの数を
分割数と呼ぶ。例えば４つのステージごとにラッチをグ
ループに分けた場合、４分割で分割駆動すると言う。

【０１７２】ラッチ（Ａ）３０３の全てのステージのラ
ッチにデジタルビデオ信号の書き込みが一通り終了する
までの時間を、ライン期間と呼ぶ。実際には、上記ライ
ン期間に水平帰線期間が加えられた期間をライン期間に
含むことがある。

【０１７３】１ライン期間が終了すると、ラッチ（Ｂ）
３０４にラッチシグナル（Latch Signal）が入力され
る。この瞬間、ラッチ（Ａ）３０３に書き込まれ保持さ
れているデジタルビデオ信号は、ラッチ（Ｂ）３０４に
一斉に送出され、ラッチ（Ｂ）３０４の全ステージのラ
ッチに書き込まれ、保持される。

【０１７４】デジタルビデオ信号をラッチ（Ｂ）３０４
に送出し終えたラッチ（Ａ）３０３には、シフトレジス
タ３０２からのタイミング信号に基づき、デジタルビデ
オ信号の書き込みが順次行われる。

【０１７５】この２順目の１ライン期間中には、ラッチ
（Ｂ）３０４に書き込まれ、保持されているデジタルビ
デオ信号がソース信号線に入力される。

【０１７６】図１０（Ｂ）はゲート信号線駆動回路の構
成を示すブロック図である。

【０１７７】ゲート信号線駆動回路３０５は、それぞれ
シフトレジスタ３０６、バッファ３０７を有している。
また場合によってはレベルシフトを有していても良い。

【０１７８】ゲート信号線駆動回路３０５において、シ
フトレジスタ３０６からのタイミング信号がバッファ３
０７に入力され、対応するゲート信号線に入力される。
ゲート信号線には、１ライン分の画素の第１スイッチン
グ用ＴＦＴのゲート電極が接続されている。そして、１
ライン分の画素の第１スイッチング用ＴＦＴを一斉にＯ
Ｎにしなくてはならないので、バッファは大きな電流を
流すことが可能なものが用いられる。

【０１７９】なお、本発明の発光装置が有するソース信
号線駆動回路とゲート信号線駆動回路は、本実施例で示
した構成に限定されない。また、ソース信号線駆動回路
とゲート信号線駆動回路の数は、必ずしも１つづつとは
限らない。１つの画素部に画像を表示するために、ソー
ス信号線駆動回路が複数設けられていても良いし、ゲー
ト信号線駆動回路が複数設けられていても良い。

【０１８０】また、ソース信号線駆動回路とゲート信号
線駆動回路は、必ずしも画素部と同じ基板上に形成され
ていなくても良く、異なる基板上に形成してＦＰＣ等の
コネクターを介して接続されていても良い。

【０１８１】本実施例は実施例１〜４と自由に組み合わ
せて実施することが可能である。

【０１８２】（実施例６）本発明の発光装置の作成方法
の一例について、図１１〜図１３を用いて説明する。な
おここでは、発光装置の画素部に設けられた第１スイッ
チング用ＴＦＴ、電流制御用ＴＦＴ、第１または第２メ
モリが有するｎチャネル型ＴＦＴ及びｐチャネル型ＴＦ
Ｔについてのみ示している。第２スイッチング用ＴＦＴ
や、第１メモリ及び第２メモリが有するその他のＴＦＴ
も、同様に作成することが可能である。

【０１８３】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

【０１８４】次いで、図１１（Ａ）に示すように、基板
９００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素
膜などの絶縁膜から成る下地膜９０１を形成する。本実
施例では下地膜９０１として２層構造を用いるが、前記
絶縁膜の単層膜または２層以上積層させた構造を用いて
も良い。下地膜９０１の一層目としては、プラズマＣＶ
Ｄ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスと
して成膜される酸化窒化珪素膜９０１ａを１０〜２００
ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施
例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を形成した。次いで、下地膜９０１のニ層目として
は、プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反
応ガスとして成膜される酸化窒化珪素膜９０１ｂを５０
〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さ
に積層形成する。本実施例では、膜厚１００ｎｍの酸化
窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）を形成した。

【０１８５】次いで、下地膜９０１上に半導体層９０２
〜９０５を形成する。半導体層９０２〜９０５は、非晶
質構造を有する半導体膜を公知の手段（スパッタ法、Ｌ
ＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）
を行って得られた結晶質半導体膜を所望の形状にパター
ニングして形成する。この半導体層９０２〜９０５の厚
さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、
好ましくは珪素（シリコン）またはシリコンゲルマニウ
ム（Ｓｉ_XＧｅ_1-X（Ｘ＝０．０００１〜０．０２））合
金などで形成すると良い。本実施例では、プラズマＣＶ
Ｄ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させた。この
非晶質珪素膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜をフォ
トリソグラフィ法を用いたパターニング処理によって、
半導体層９０２〜９０５を形成した。

【０１８６】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。

【０１８７】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００ｍＪ／ｃｍ²(代表的には２００〜３００ｍＪ／ｃｍ
²)とする。また、ＹＡＧレーザーを用いる場合にはその
第２高調波を用いパルス発振周波数３０〜３００ｋＨｚ
とし、レーザーエネルギー密度を３００〜６００ｍＪ／
ｃｍ²(代表的には３５０〜５００ｍＪ／ｃｍ²)とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザー光を基板全面に渡って照射
し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を５０〜９０％として行えばよい。

【０１８８】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。

【０１８９】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃat
e）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密
度０．５〜０．８Ｗ／ｃｍ²で放電させて形成すること
ができる。このようにして作製される酸化珪素膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。

【０１９０】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０７は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ₆）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９９９９％のＷターゲットを用い、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができる。

【０１９１】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
７が微量に含有するアルカリ金属元素が第１の形状のゲ
ート絶縁膜９０６に拡散するのを防ぐことができる。い
ずれにしても、耐熱性導電層９０７は抵抗率を１０〜５
０μΩｃｍの範囲ですることが好ましい。

【０１９２】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク９０８を形成する。そして、
第１のエッチング処理を行う。本実施例ではＩＣＰエッ
チング装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を
用い、１Ｐａの圧力で３．２Ｗ／ｃｍ²のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。基
板側（試料ステージ）にも２２４ｍＷ／ｃｍ²のＲＦ
（１３.５６ＭＨｚ）電力を投入し、これにより実質的
に負の自己バイアス電圧が印加される。この条件でＷ膜
のエッチング速度は約１００ｎｍ／ｍｉｎである。第１
のエッチング処理はこのエッチング速度を基にＷ膜がち
ょうどエッチングされる時間を推定し、それよりもエッ
チング時間を２０％増加させた時間をエッチング時間と
した。

【０１９３】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１２が形成される。導
電層９０９〜９１２のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０ｎｍ程度エッチングされる。
（図１１（Ｂ））

【０１９４】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０¹³〜５×１０¹⁴ａｔ
ｏｍｓ／ｃｍ²とし、加速電圧を８０〜１６０ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイ
オンドープ法により第１の不純物領域９１４〜９１７に
は１×１０²⁰〜１×１０²¹atoｍiｃ／ｃｍ³の濃度範囲
でｎ型を付与する不純物元素が添加される。（図１１
（Ｃ））

【０１９５】この工程において、ドーピングの条件によ
っては、不純物が第１の形状の導電層９０９〜９１２の
下に回りこみ、第１の不純物領域９１４〜９１７が第１
の形状の導電層９０９〜９１２と重なることも起こりう
る。

【０１９６】次に、図１１（Ｄ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ₄とＣ
ｌ₂の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ²(１３.
５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ²(１３.５６
ＭＨｚ)、圧力１．０Ｐａでエッチングを行う。この条
件で形成される第２の形状を有する導電層９１８〜９２
１が形成される。その端部にはテーパー部が形成され、
該端部から内側にむかって徐々に厚さが増加するテーパ
ー形状となる。第１のエッチング処理と比較して基板側
に印加するバイアス電力を低くした分等方性エッチング
の割合が多くなり、テーパー部の角度は３０〜６０°と
なる。マスク９０８はエッチングされて端部が削れ、マ
スク９２２となる。また、図１１（Ｄ）の工程におい
て、ゲート絶縁膜９０６の表面が４０ｎｍ程度エッチン
グされる。

【０１９７】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０¹³／ｃｍ²のドーズ量で行い、不
純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第
２の不純物領域９２８〜９３１とを形成する。この工程
において、ドーピングの条件によっては、不純物が第２
の形状の導電層９１８〜９２１の下に回りこみ、第２の
不純物領域９２８〜９３１が第２の形状の導電層９１８
〜９２１と重なることも起こりうる。第２の不純物領域
における不純物濃度は、１×１０¹⁶〜１×１０¹⁸ａｔｏ
ｍｓ／ｃｍ³となるようにする。（図１２（Ａ））

【０１９８】そして、（図１２（Ｂ））に示すように、
ｐチャネル型ＴＦＴを形成する半導体層９０２に一導電
型とは逆の導電型の不純物領域９３３（９３３ａ、９３
３ｂ）を形成する。この場合も第２の形状の導電層９１
８をマスクとしてｐ型を付与する不純物元素を添加し、
自己整合的に不純物領域を形成する。このとき、ｎチャ
ネル型ＴＦＴを形成する半導体層９０３、９０４、９０
５は、レジストのマスク９３２を形成し全面を被覆して
おく。ここで形成される不純物領域９３３はジボラン
（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。不純物
領域９３３のｐ型を付与する不純物元素の濃度は、２×
１０²⁰〜２×１０²¹ａｔｏｍｓ／ｃｍ³となるようにす
る。

【０１９９】しかしながら、この不純物領域９３３は詳
細にはｎ型を付与する不純物元素を含有する２つの領域
に分けて見ることができる。第３の不純物領域９３３ａ
は１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³の濃度で
ｎ型を付与する不純物元素を含み、第４の不純物領域９
３３ｂは１×１０¹⁷〜１×１０²⁰ａｔｏｍｓ／ｃｍ³の
濃度でｎ型を付与する不純物元素を含んでいる。しか
し、これらの不純物領域９３３ｂのｐ型を付与する不純
物元素の濃度を１×１０¹⁹ａｔｏｍｓ／ｃｍ³以上とな
るようにし、第３の不純物領域９３３ａにおいては、ｐ
型を付与する不純物元素の濃度をｎ型を付与する不純物
元素の濃度の１．５から３倍となるようにすることによ
り、第３の不純物領域でｐチャネル型ＴＦＴのソース領
域およびドレイン領域として機能するために何ら問題は
生じない。

【０２００】その後、図１２（Ｃ）に示すように、第２
の形状を有する導電層９１８〜９２１およびゲート絶縁
膜９０６上に第１の層間絶縁膜９３７を形成する。第１
の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜９３７は無機絶縁物材料から形成する。第１の層間絶
縁膜９３７の膜厚は１００〜２００ｎｍとする。第１の
層間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反
応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放
電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製さ
れる酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作
製される酸化窒化シリコン膜で形成すれば良い。この場
合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．
１〜１．０W/cm²で形成することができる。また、第１
の層間絶縁膜９３７としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作
製される酸化窒化水素化シリコン膜を適用しても良い。
窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、
ＮＨ₃から作製することが可能である。

【０２０１】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板９００に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。

【０２０２】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０¹⁶〜１０¹⁸/cm³のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０¹⁶/cm³以下とすること
が望ましく、そのために水素を０．０１〜０．１atomic
％程度付与すれば良い。

【０２０３】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。

【０２０４】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。

【０２０５】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ₄、
Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ ₄、Ｏ₂として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ₃に切り替え
て第３の形状のゲート絶縁膜９０６をエッチングするこ
とによりコンタクトホールを形成することができる。

【０２０６】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３と、ド
レイン配線９４４〜９４５と、画素電極９４７とを形成
する。なお、本実施例ではこの配線を、下層側から５０
ｎｍのチタン膜、２００ｎｍのチタンを含むアルミニウ
ム膜、２００ｎｍのリチウムを含むアルミニウム膜をス
パッタ法で連続形成した三層構造の積層膜とする。ま
た、リチウムを含むアルミニウム膜のみ蒸着法で形成す
ることもできる。但し、その場合においても大気開放し
ないで連続形成することが望ましい。

【０２０７】ここで画素電極９４７の最表面が仕事関数
の小さい金属面となるようにすることは重要である。こ
れは画素電極９４７がそのまま発光素子の陰極として機
能することになるからである。そのため、少なくとも画
素電極９４７の最表面は周期表の１族もしくは２族に属
する元素を含む金属膜またはビスマス（Ｂｉ）膜とする
ことが好ましい。また、ソース配線９４０〜９４３と、
ドレイン配線９４４〜９４５は、画素電極９４７と同時
に形成されるため、同一の導電膜で形成されることにな
る（図１３（Ａ））。

【０２０８】次に、図１３（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機化合物層を分離する役割を有している。本実施例で
はレジストを用いて第３の層間絶縁膜９４９を形成す
る。

【０２０９】本実施例では、第３の層間絶縁膜９４９の
厚さを１μｍ程度とし、開口部は画素電極９４７に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。また、第３の層間絶縁膜９４９は、
次に形成する発光層等の有機有機化合物層が画素電極９
４７の端部に直接触れないようにする目的もある。

【０２１０】また本実施例のように、第３の層間絶縁膜
９４９を逆テーパー状にすることで、後の工程において
有機化合物層を成膜した時に、隣り合う画素同士で有機
化合物層が分断されるため、有機化合物層と、第３の層
間絶縁膜９４９の熱膨張係数が異なっていても、有機化
合物層がひび割れたり、剥離したりするのを抑えること
ができる。

【０２１１】なお、本実施例においては、第３の層間絶
縁膜９４９としてレジストでなる膜を用いているが、場
合によっては、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）、酸化珪素膜等を用いるこ
ともできる。第３の層間絶縁膜９４９は絶縁性を有する
物質であれば、有機物と無機物のどちらでも良い。

【０２１２】次に、有機化合物層９５０を蒸着法により
形成する。なお、本実施例では、正孔注入層および発光
層の積層体を有機化合物層と呼んでいる。即ち、発光層
に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸
送層、電子注入層もしくは電子阻止層を組み合わせた積
層体を有機化合物層と定義する。なお、これらは有機材
料であっても無機材料であっても良いし、高分子であっ
ても低分子であっても良い。

【０２１３】本実施例では、まず電子注入層としてフッ
化リチウム（ＬｉＦ）膜を２０ｎｍの厚さに成膜し、さ
らに発光層としてアルミキノリラト錯体（Ａｌｑ₃）を
８０ｎｍの厚さに形成する。また、発光層に対して発光
中心となるドーパント（代表的には蛍光色素）を共蒸着
により添加しても良い。

【０２１４】次に、有機化合物層９５０を形成したら、
仕事関数が大きく、可視光に対して透明な酸化物導電膜
からなる陽極９５１を３００ｎｍの厚さに形成する。本
実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物
導電膜を蒸着法を用いて形成する。また、他の酸化物導
電膜として、酸化インジウム、酸化亜鉛、酸化スズ、も
しくはそれらを組み合わせた化合物からなる酸化物導電
膜を用いることも可能である。こうして画素電極（陰
極）９４７、有機化合物層９５０および陽極９５１を含
む発光素子９５４が形成される。

【０２１５】なお、陽極９５１を形成した後、発光素子
９５４を完全に覆うようにして保護膜９５３を設けるこ
とは有効である。保護膜９５３としては、炭素膜、窒化
珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、
該絶縁膜を単層もしくは組み合わせた積層で用いる。

【０２１６】この際、カバレッジの良い膜を保護膜とし
て用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤ
モンドライクカーボン）膜を用いることは有効である。
ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能
であるため、耐熱性の低い有機化合物層９５０の上方に
も容易に成膜することができる。また、ＤＬＣ膜は酸素
に対するブロッキング効果が高く、有機化合物層９５０
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に有機化合物層９５０が酸化す
るといった問題を防止できる。

【０２１７】こうして図１３（Ｂ）に示すような構造の
表示用パネルが完成する。

【０２１８】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は第１メモリまたは第２メモリが有する
ＴＦＴである。９６２は第１スイッチング用ＴＦＴ、９
６３は電流制御用ＴＦＴである。

【０２１９】なお、本実施例で示した作成方法を用い
て、駆動回路が有するＴＦＴを、画素部が有するＴＦＴ
と同時に形成することが可能である。発光素子を用いた
発光装置の場合、駆動回路の電源の電圧は５〜６Ｖ程
度、最大でも１０Ｖ程度で十分なので、駆動回路におい
てＴＦＴのホットエレクトロンによる劣化があまり問題
にならない。また駆動回路を高速で動作させる必要があ
るので、ＴＦＴのゲート容量は小さいほうがより好まし
い。よって、ＴＦＴの半導体層が有する第２の不純物領
域と、第４の不純物領域とが、それぞれゲート電極と重
ならない本実施例の構成を有するＴＦＴは、発光装置の
駆動回路のＴＦＴとしてより好ましい。

【０２２０】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。

【０２２１】なお本実施例は、実施例１〜５と自由に組
み合わせて実施することが可能である。

【０２２２】（実施例７）本実施例では、実施例６とは
異なる発光装置の作製方法について説明する。

【０２２３】第２の層間絶縁膜９３９を形成するまでの
工程は、実施例６と同じである。図１４（Ａ）に示すよ
うに、第２の層間絶縁膜９３９を形成した後、第２の層
間絶縁膜９３９に接するように、パッシベーション膜９
８１を形成する。

【０２２４】パッシベーション膜９８１は、第２の層間
絶縁膜９３９に含まれる水分が、画素電極９４７や、第
３の層間絶縁膜９８２を介して、有機化合物層９５０に
入るのを防ぐのに効果的である。第２の層間絶縁膜９３
９が有機樹脂材料を有している場合、有機樹脂材料は水
分を多く含むため、パッシベーション膜９８１を設ける
ことは特に有効である。

【０２２５】本実施例では、パッシベーション膜９８１
として、窒化珪素膜を用いた。

【０２２６】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、まずエッチングガスにＣＦ
₄、Ｏ₂の混合ガスを用いてパッシベーション膜９８１を
エッチングし、次にエッチングガスにＣＦ₄、Ｏ₂、Ｈｅ
の混合ガスを用い有機樹脂材料から成る第２の層間絶縁
膜９３９をエッチングし、その後、続いてエッチングガ
スをＣＦ₄、Ｏ₂として第１の層間絶縁膜９３７をエッチ
ングする。さらに、半導体層との選択比を高めるため
に、エッチングガスをＣＨＦ₃に切り替えてゲート絶縁
膜９０６をエッチングすることによりコンタクトホール
を形成することができる。

【０２２７】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３と、ド
レイン配線９４４〜９４５と、画素電極９４７とを形成
する。なお、本実施例ではこの配線を、下層側から５０
ｎｍのチタン膜、２００ｎｍのチタンを含むアルミニウ
ム膜、２００ｎｍのリチウムを含むアルミニウム膜をス
パッタ法で連続形成した三層構造の積層膜とする。ま
た、リチウムを含むアルミニウム膜のみ蒸着法で形成す
ることもできる。但し、その場合においても大気開放し
ないで連続形成することが望ましい。

【０２２８】ここで画素電極９４７の最表面が仕事関数
の小さい金属面となるようにすることは重要である。こ
れは画素電極９４７がそのまま発光素子の陰極として機
能することになるからである。そのため、少なくとも画
素電極９４７の最表面は周期表の１族もしくは２族に属
する元素を含む金属膜またはビスマス（Ｂｉ）膜とする
ことが好ましい。また、ソース配線９４０〜９４３と、
ドレイン配線９４４〜９４５は、画素電極９４７と同時
に形成されるため、同一の導電膜で形成されることにな
る。

【０２２９】次に、図１４（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９８２を形成する。本実施例では、開口部を形成す
る際、ウエットエッチング法を用いることでテーパー形
状の側壁とした。実施例６に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機化合物層は分断
されないため、開口部の側壁が十分になだらかでないと
段差に起因する有機化合物層の劣化が顕著な問題となっ
てしまうため、注意が必要である。

【０２３０】なお、本実施例においては、第３の層間絶
縁膜９８２として酸化珪素でなる膜を用いているが、場
合によっては、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用い
ることもできる。

【０２３１】そして、第３の層間絶縁膜９８２上に有機
化合物層９５０を形成する前に、第３の層間絶縁膜９８
２の表面にアルゴンを用いたプラズマ処理を施し、第３
の層間絶縁膜９８２の表面を緻密化しておくのが好まし
い。上記構成によって、第３の層間絶縁膜９８２から有
機化合物層９５０に水分が入るのを防ぐことができる。

【０２３２】次に、有機化合物層９５０を蒸着法により
形成する。なお、本実施例では、正孔注入層および発光
層の積層体を有機化合物層と呼んでいる。即ち、発光層
に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸
送層、電子注入層もしくは電子阻止層を組み合わせた積
層体を有機化合物層と定義する。なお、これらは有機材
料であっても無機材料であっても良いし、高分子であっ
ても低分子であっても良い。

【０２３３】本実施例では、まず電子注入層としてフッ
化リチウム（ＬｉＦ）膜を２０ｎｍの厚さに成膜し、さ
らに発光層としてアルミキノリラト錯体（Ａｌｑ₃）を
８０ｎｍの厚さに形成する。また、発光層に対して発光
中心となるドーパント（代表的には蛍光色素）を共蒸着
により添加しても良い。

【０２３４】次に、有機化合物層９５０を形成したら、
仕事関数が大きく、可視光に対して透明な酸化物導電膜
からなる陽極９５１を３００ｎｍの厚さに形成する。本
実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物
導電膜を蒸着法を用いて形成する。また、他の酸化物導
電膜として、酸化インジウム、酸化亜鉛、酸化スズ、も
しくはそれらを組み合わせた化合物からなる酸化物導電
膜を用いることも可能である。こうして画素電極（陰
極）９４７、有機化合物層９５０および陽極９５１を含
む発光素子９５４が形成される。

【０２３５】なお、陽極９５１を形成した後、発光素子
９５４を完全に覆うようにして保護膜９５３を設けるこ
とは有効である。保護膜９５３としては、炭素膜、窒化
珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、
該絶縁膜を単層もしくは組み合わせた積層で用いる。

【０２３６】この際、カバレッジの良い膜を保護膜とし
て用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤ
モンドライクカーボン）膜を用いることは有効である。
ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能
であるため、耐熱性の低い有機化合物層９５０の上方に
も容易に成膜することができる。また、ＤＬＣ膜は酸素
に対するブロッキング効果が高く、有機化合物層９５０
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に有機化合物層９５０が酸化す
るといった問題を防止できる。

【０２３７】こうして図１４（Ｂ）に示すような構造の
表示用パネルが完成する。

【０２３８】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は第１メモリまたは第２メモリが有する
ＴＦＴである。９６２は第１スイッチング用ＴＦＴ、９
６３は電流制御用ＴＦＴである。

【０２３９】なお、本実施例で示した作成方法を用い
て、駆動回路が有するＴＦＴを、画素部が有するＴＦＴ
と同時に形成することが可能である。発光素子を用いた
発光装置の場合、駆動回路の電源の電圧は５〜６Ｖ程
度、最大でも１０Ｖ程度で十分なので、駆動回路におい
てＴＦＴのホットエレクトロンによる劣化があまり問題
にならない。また駆動回路を高速で動作させる必要があ
るので、ＴＦＴのゲート容量は小さいほうがより好まし
い。よって、ＴＦＴの半導体層が有する第２の不純物領
域と、第４の不純物領域とが、それぞれゲート電極と重
ならない本実施例の構成を有するＴＦＴは、発光装置の
駆動回路のＴＦＴとしてより好ましい。

【０２４０】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。

【０２４１】なお本実施例は、実施例１〜７と自由に組
み合わせて実施することが可能である。

【０２４２】（実施例８）本実施例では、本発明の発光
装置に用いられるＴＦＴとして、活性層に有機半導体を
用いた場合について説明する。なお、以下、活性層に有
機半導体を用いたＴＦＴを、有機ＴＦＴと呼ぶ。

【０２４３】図１８（Ａ）に、プレーナー型の有機ＴＦ
Ｔの断面図を示す。基板８００１上にゲート電極８００
２が形成されている。そしてゲート電極８００２を覆っ
て、基板８００１上にゲート絶縁膜８００３が形成され
ている。また、ゲート絶縁膜８００３上にソース電極８
００５及びドレイン電極８００６が形成されている。さ
らに、ソース電極８００５及びドレイン電極８００６を
覆って、ゲート絶縁膜８００３上に有機半導体からなる
膜（有機半導体膜）８００４が形成されている。

【０２４４】図１８（Ｂ）に、逆スタガー型の有機ＴＦ
Ｔの断面図を示す。基板８１０１上にゲート電極８１０
２が形成されている。そしてゲート電極８１０２を覆っ
て、基板８１０１上にゲート絶縁膜８１０３が形成され
ている。また、ゲート絶縁膜８１０３上に有機半導体膜
８１０４が形成されている。さらに、有機半導体膜８１
０４上にソース電極８１０５及びドレイン電極８１０６
が形成されている。

【０２４５】図１８（Ｃ）に、スタガー型の有機ＴＦＴ
の断面図を示す。基板８２０１上にソース電極８２０５
及びドレイン電極８１０６が形成されている。そしてソ
ース電極８２０５及びドレイン電極８１０６を覆って、
基板８２０１上に有機半導体膜８２０４が形成されてい
る。また、有機半導体膜８２０４上にゲート絶縁膜８２
０３が形成されている。さらに、ゲート絶縁膜８２０３
上にゲート電極８２０２が形成されている。

【０２４６】有機半導体は高分子系と低分子系に分類さ
れる。高分子系の代表的な材料は、ポリチオフェン、ポ
リアセチレン、ポリ（Ｎ−メチルピロール）、ポリ（３
−アルキルチオフェン）、ポリアリレンビニレン等が挙
げられる。

【０２４７】ポリチオフェンを有する有機半導体膜は、
電界重合法または真空蒸着法で形成することができる。
ポリアセチレンを有する有機半導体膜は、化学重合法ま
たは塗布法で形成することができる。ポリ（Ｎ−メチル
ピロール）を有する有機半導体膜は、化学重合法で形成
することができる。ポリ（３−アルキルチオフェン）を
有する有機半導体膜は、塗布法またはＬＢ法で形成する
ことができる。ポリアリレンビニレンを有する有機半導
体膜は、塗布法で形成することができる。

【０２４８】また、低分子系の代表的な材料は、クォー
タチオフェン、ジメチルクォータチオフェン、ジフタロ
シアニン、アントラセン、テトラセン等が挙げられる。
これら低分子系の材料を用いた有機半導体膜は、主に、
蒸着法や、溶剤を用いたキャストによって形成すること
ができる。

【０２４９】本実施例の構成は、実施例１〜７の構成と
自由に組み合わせて実施することができる。

【０２５０】（実施例９）本発明において、三重項励起
子からの燐光を発光に利用できる電場を加えることで発
生するルミネッセンスが得られる有機化合物材料を用い
ることで、外部発光量子効率を飛躍的に向上させること
ができる。これにより、発光素子の低消費電力化、長寿
命化、および軽量化が可能になる。

【０２５１】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)

【０２５２】上記の論文により報告された有機化合物材
料（クマリン色素）の分子式を以下に示す。

【０２５３】

【化１】

【０２５４】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)

【０２５５】上記の論文により報告された有機化合物材
料（Ｐｔ錯体）の分子式を以下に示す。

【０２５６】

【化２】

【０２５７】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【０２５８】上記の論文により報告された有機化合物材
料（Ｉｒ錯体）の分子式を以下に示す。

【０２５９】

【化３】

【０２６０】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。

【０２６１】なお、本実施例の構成は、実施例１〜実施
例８のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。

【０２６２】（実施例１０）図１９は発光装置の外観を
示す図であり、基板７２１に画素部７２２、ゲート信号
線駆動回路７２４、ソース信号線駆動回路７２３、端子
７２６が形成された状態を示している。端子７２６と各
駆動回路は引き回し配線７２５で接続されている。画素
部７２２には、映像信号を入力する信号線が延びる方向
に隔壁層を兼ねた配線７２８が形成されている。これら
の配線７２８は、ソース信号線や電源供給線などが含ま
れるが、ここではその詳細を省略している。配線７２８
のうち、電源供給線は引き回し配線７２５によって端子
７２６に接続されている。

【０２６３】また、引き回し配線７２７は対向電極と端
子とを接続するための配線である。

【０２６４】また、必要に応じてＣＰＵ、メモリーなど
を形成したＩＣチップがＣＯＧ（Chip on Glass）法な
どにより素子基板に実装されていても良い。

【０２６５】発光素子は配線７２８の間に形成され、そ
の構造は図２０に示されている。画素電極７３０は各画
素に対応する電極であり、配線７２８の間に形成されて
いる。その上層には有機化合物層７３１が配線７２８の
間に形成され、複数の画素電極７３０に渡ってストライ
プ状に連続的に形成されている。

【０２６６】対向電極７３２は、有機化合物層７３１の
上層に形成され、同様に配線７２８の間にストライプ状
に形成されている。さらに対向電極７３２は、配線７２
８で挟まれない領域、即ち画素部７２２の外側の領域に
おいて接続されている。接続部は、対向電極の一方の端
部または、その両端に形成されていても良い。

【０２６７】引き回し配線７２７はゲート信号線（図示
せず）と同じ層に形成されており、配線７２８とは直接
接触していない。そして引き回し配線７２７と対向電極
７３２は重なっている部分においてコンタクトを取って
いる。

【０２６８】発光素子は、画素電極７３０、有機化合物
層７３１、対向電極７３２が重なる領域によって定義さ
れる。画素電極７３２はアクティブマトリクス型の発光
装置において、個々に能動素子と接続されている。対向
電極に欠陥が有り、仮に画素部の内側で欠陥があると、
線欠陥として認識されてしまう可能性があるが、図２０
で示すように対向電極の両端を接続し、共通電極とする
構造は、そのような線欠陥が発生する確率を低減させる
ことを可能としている。

【０２６９】（実施例１１）発光素子を用いた発光装置
は自発光型であるため、液晶を用いた電気光学装置に比
べ、明るい場所での視認性に優れ、視野角が広い。従っ
て、様々な電子機器の表示部に用いることができる。

【０２７０】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図１５に
示す。

【０２７１】図１５（Ａ）はエレクトロルミネッセンス
表示装置であり、筐体２００１、支持台２００２、表示
部２００３、スピーカー部２００４、ビデオ入力端子２
００５等を含む。本発明の発光装置は表示部２００３に
用いることができる。発光装置は自発光型であるためバ
ックライトが必要なく、液晶表示装置よりも薄い表示部
とすることができる。なお、エレクトロルミネッセンス
表示装置は、パソコン用、ＴＶ放送受信用、広告表示用
などの全ての情報表示用表示装置が含まれる。

【０２７２】図１５（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。

【０２７３】図１５（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。

【０２７４】図１５（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。

【０２７５】図１５（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。

【０２７６】図１５（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。

【０２７７】図１５（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９、接眼部２６１０等を含む。本発明の発光装
置は表示部２６０２に用いることができる。

【０２７８】ここで図１５（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。

【０２７９】なお、将来的に電場を加えることで発生す
るルミネッセンスが得られる有機化合物材料の発光輝度
が高くなれば、出力した画像情報を含む光をレンズ等で
拡大投影してフロント型若しくはリア型のプロジェクタ
ーに用いることも可能となる。

【０２８０】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機化合物材料の
応答速度は非常に高いため、発光装置は動画表示に好ま
しい。

【０２８１】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【０２８２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１０に示し
たいずれの構成の発光装置を用いても良い。

【０２８３】（実施例１２）本実施例では、本発明を液
晶表示装置に適用した例について説明する。図２１に本
発明の液晶表示装置の画素の構成を示す。

【０２８４】図２１に示した画素８００は、１つのソー
ス信号線Ｓｉ（ｉは１〜ｘの任意の数）と、１つのラッ
チ信号線ＬＡＴｊ（ｊは１〜ｙの任意の数）とを有して
いる。またデジタルビデオ信号のビット数と同じ数（本
実施例では４つ）のゲート信号線Ｇｊ＿１〜Ｇｊ＿４を
有している。

【０２８５】また各画素は、デジタルビデオ信号のビッ
ト数と同じ数（本実施例では４つ）の、第１スイッチン
グ用ＴＦＴ８０１＿１〜８０１＿４と、第１メモリ８０
２＿１〜８０２＿４と、第２スイッチング用ＴＦＴ８０
３＿１〜８０３＿４と、第２メモリ８０４＿１〜８０４
＿４とを有している。

【０２８６】なお、第２スイッチング用ＴＦＴ８０３＿
１〜８０３＿４は、全て同じ極性を有している。

【０２８７】さらに各画素は、液晶セル駆動部８０９
と、液晶セル８０８とを有している。液晶セル駆動部８
０９は、デジタルビデオ信号の有する画像情報によって
定められる期間のみ、液晶セル８０８をオンにする信号
を生成する部分である。なお、本発明において液晶セル
がオンになるとは、液晶セルが有する画素電極と対向電
極の間に電圧差を生じさせて、画素電極と対向電極の間
に挟持されている液晶の透過率を変化させることを意味
する。

【０２８８】第１スイッチング用ＴＦＴ８０１＿１〜８
０１＿４のゲート電極は、それぞれゲート信号線Ｇｊ＿
１〜Ｇｊ＿４のそれぞれに接続されている。つまり、第
１スイッチング用ＴＦＴ８０１＿１のゲート電極はゲー
ト信号線Ｇｊ＿１に、第１スイッチング用ＴＦＴ８０１
＿２のゲート電極はゲート信号線Ｇｊ＿２に、第１スイ
ッチング用ＴＦＴ８０１＿３のゲート電極はゲート信号
線Ｇｊ＿３に、第１スイッチング用ＴＦＴ８０１＿４の
ゲート電極はゲート信号線Ｇｊ＿４に、それぞれ接続さ
れている。

【０２８９】また第１スイッチング用ＴＦＴ８０１＿１
〜８０１＿４のソース領域とドレイン領域は、一方はソ
ース信号線Ｓｉに、もう一方は第１メモリ８０２＿１〜
８０２＿４の入力端子にそれぞれ接続されている。つま
り、第１スイッチング用ＴＦＴ８０１＿１のソース領域
とドレイン領域は、一方はソース信号線Ｓｉに、もう一
方は第１メモリ８０２＿１の入力端子に接続されてい
る。また、第１スイッチング用ＴＦＴ８０１＿２のソー
ス領域とドレイン領域は、一方はソース信号線Ｓｉに、
もう一方は第１メモリ８０２＿２の入力端子に接続され
ている。また、第１スイッチング用ＴＦＴ８０１＿３の
ソース領域とドレイン領域は、一方はソース信号線Ｓｉ
に、もう一方は第１メモリ８０２＿３の入力端子に接続
されている。また、第１スイッチング用ＴＦＴ８０１＿
４のソース領域とドレイン領域は、一方はソース信号線
Ｓｉに、もう一方は第１メモリ８０２＿４の入力端子に
接続されている。

【０２９０】第２スイッチング用ＴＦＴ８０３＿１〜８
０３＿４のゲート電極は、ラッチ信号線ＬＡＴｊに接続
されている。

【０２９１】また、第２スイッチング用ＴＦＴ８０３＿
１〜８０３＿４のソース領域とドレイン領域は、一方は
第１メモリ８０２＿１〜８０２＿４の出力端子に接続さ
れており、もう一方は第２メモリ８０４＿１〜８０４＿
４の入力端子にそれぞれ接続されている。つまり、第２
スイッチング用ＴＦＴ８０３＿１のソース領域とドレイ
ン領域は、一方は第１メモリ８０２＿１の出力端子に接
続されており、もう一方は第２メモリ８０４＿１の入力
端子にそれぞれ接続されている。また、第２スイッチン
グ用ＴＦＴ８０３＿２のソース領域とドレイン領域は、
一方は第１メモリ８０２＿２の出力端子に接続されてお
り、もう一方は第２メモリ８０４＿２の入力端子にそれ
ぞれ接続されている。また、第２スイッチング用ＴＦＴ
８０３＿３のソース領域とドレイン領域は、一方は第１
メモリ８０２＿３の出力端子に接続されており、もう一
方は第２メモリ８０４＿３の入力端子にそれぞれ接続さ
れている。また、第２スイッチング用ＴＦＴ８０３＿４
のソース領域とドレイン領域は、一方は第１メモリ８０
２＿４の出力端子に接続されており、もう一方は第２メ
モリ８０４＿４の入力端子にそれぞれ接続されている。

【０２９２】液晶セル駆動部８０９には、デジタルビデ
オ信号のビット数と同じ数（本実施例では４つ）の入力
端子（ｉｎ１〜ｉｎ４）が設けられており、第２メモリ
８０４＿１〜８０４＿４の出力端子と一対一で接続され
ている。

【０２９３】液晶セル駆動部８０９の出力端子（ｏｕ
ｔ）は、液晶セル８０８の画素電極に接続されている。
液晶セル８０８は、画素電極と、対向電極と、画素電極
と対向電極の間に挟持された液晶とを有している。

【０２９４】そして本実施例の液晶表示装置は発光装置
の場合と同様に、ゲート信号線Ｇｊ＿１〜Ｇｊ＿４が順
に選択されることで、第１スイッチング用ＴＦＴ８０１
＿１〜８０１＿４が順にオンになり、デジタルビデオ信
号が順に第１メモリ８０２＿１〜８０２＿４に書き込ま
れる。そしてＬＡＴｊに入力されるラッチ信号によっ
て、第２スイッチング用ＴＦＴ８０３＿１〜８０３＿４
が一斉にオンになり、第１メモリ１０２＿１〜１０２＿
４において保持されているデジタルビデオ信号の各ビッ
トが、第２メモリ１０４＿１〜１０４＿４に書き込ま
れ、保持される。そして第２メモリ１０４＿１〜１０４
＿４に保持されているデジタルビデオ信号が液晶セル駆
動部８０９に入力されることで、デジタルビデオ信号が
有する情報によって定められる期間のみ、液晶セルがオ
ンになる。

【０２９５】本実施例の電子機器は実施例１〜６、８、
１１に示したいずれの構成の発光装置を用いても良い。

【０２９６】（実施例１３）本実施例では、本発明を液
晶表示装置に適用した例について説明する。図２２に本
発明の液晶表示装置の画素の構成を示す。

【０２９７】図２２に示した画素８１０は、デジタルビ
デオ信号のビット数と同じ数（本実施例では４つ）のソ
ース信号線Ｓｉ＿１〜Ｓｉ＿４（ｉは１〜ｘの任意の
数）と、１つのゲート信号線Ｇｊを有している。

【０２９８】また各画素は、デジタルビデオ信号のビッ
ト数と同じ数（本実施例では４つ）の、スイッチング用
ＴＦＴ８１１＿１〜８１１＿４と、メモリ８１２＿１〜
８１２＿４とを有している。なお、スイッチング用ＴＦ
Ｔ８１１＿１〜８１１＿４は、全て同じ極性を有してい
る。

【０２９９】さらに各画素は、液晶セル駆動部８１９
と、液晶セル８１８とを有している。液晶セル駆動部８
１９は、デジタルビデオ信号の有する画像情報によって
定められる期間のみ、液晶セル８１８をオンにする信号
を生成する部分である。

【０３００】スイッチング用ＴＦＴ８１１＿１〜８１１
＿４のゲート電極は、全てゲート信号線Ｇｊに接続され
ている。

【０３０１】またスイッチング用ＴＦＴ８１１＿１〜８
１１＿４のソース領域とドレイン領域は、一方はソース
信号線Ｓｉ＿１〜Ｓｉ＿４に、もう一方はメモリ８１２
＿１〜８１２＿４の入力端子にそれぞれ接続されてい
る。つまり、スイッチング用ＴＦＴ８１１＿１のソース
領域とドレイン領域は、一方はソース信号線Ｓｉ＿１
に、もう一方はメモリ８１２＿１の入力端子に接続され
ている。また、スイッチング用ＴＦＴ８１１＿２のソー
ス領域とドレイン領域は、一方はソース信号線Ｓｉ＿２
に、もう一方はメモリ８１２＿２の入力端子に接続され
ている。また、スイッチング用ＴＦＴ８１１＿３のソー
ス領域とドレイン領域は、一方はソース信号線Ｓｉ＿３
に、もう一方はメモリ８１２＿３の入力端子に接続され
ている。また、スイッチング用ＴＦＴ８１１＿４のソー
ス領域とドレイン領域は、一方はソース信号線Ｓｉ＿４
に、もう一方はメモリ８１２＿４の入力端子に接続され
ている。

【０３０２】液晶セル駆動部８１９には、デジタルビデ
オ信号のビット数と同じ数（本実施例では４つ）の入力
端子（ｉｎ１〜ｉｎ４）が設けられており、メモリ８１
２＿１〜８１２＿４の出力端子と一対一で接続されてい
る。

【０３０３】液晶セル駆動部８１９の出力端子（ｏｕ
ｔ）は、液晶セル８１８の画素電極に接続されている。
液晶セル８１８は、画素電極と、対向電極と、画素電極
と対向電極の間に挟持された液晶とを有している。

【０３０４】そして本実施例の液晶表示装置は発光装置
の場合と同様に、ゲート信号線Ｇｊが選択されること
で、スイッチング用ＴＦＴ８１１＿１〜８１１＿４が同
時にオンになる。そしてソース信号線Ｓｉ＿１〜Ｓｉ＿
４に順に入力されたデジタルビデオ信号が、メモリ８１
２＿１〜８１２＿４に書き込まれ、保持される。そして
メモリ８１２＿１〜８１２＿４に保持されているデジタ
ルビデオ信号が液晶セル駆動部８１９に入力されること
で、デジタルビデオ信号が有する情報によって定められ
る期間のみ、液晶セルがオンになる。

【０３０５】本実施例の電子機器は実施例１〜６、８、
１１に示したいずれの構成の発光装置を用いても良い。

【０３０６】

【発明の効果】本発明の発光装置では、複数の画素の発
光素子が一斉に非発光状態から発光状態になるのは、書
き込み期間が終了して発光期間が開始される瞬間のみで
ある。よって、複数の画素の発光素子が一斉に非発光状
態から発光状態になる瞬間が、どのような階調を表示す
る場合でも、１フレーム期間中に１回以下しか現れなく
なる。したがって、複数の画素の発光素子が一斉に非発
光状態から発光状態になることによる発光素子の輝度の
一時的な低下の回数を抑え、画面のちらつきを低減する
ことができる。

【０３０７】また中間階調の表示を行う際、連続して出
現するフレーム期間において、発光素子が発光している
期間が続けて出現することがなく、動画擬似輪郭の発生
を防ぐことができる。

【図面の簡単な説明】

【図１】 本発明の発光装置の画素の回路図。

【図２】 本発明の発光装置の駆動方法を示す図。

【図３】 本発明の発光装置の画素の回路図。

【図４】 本発明の発光装置の画素の回路図。

【図５】 本発明の駆動方法のタイミングチャート。

【図６】 第１メモリまたは第２メモリの等価回路
図。

【図７】 カウンタ回路の回路図。

【図８】 フリップフロップ回路の論理記号及び等価
回路図。

【図９】 ハーフアダー回路の論理記号及び等価回路
図。

【図１０】 ソース信号線駆動回路及びゲート信号線
駆動回路のブロック図。

【図１１】 ＴＦＴの作成工程を示す図。

【図１２】 ＴＦＴの作成工程を示す図。

【図１３】 ＴＦＴの作成工程を示す図。

【図１４】 ＴＦＴの作成工程を示す図。

【図１５】 本発明の発光装置を用いた電子機器の
図。

【図１６】 一般的な画素の回路図。

【図１７】 一般的な画素の駆動方法を示す図。

【図１８】 有機ＴＦＴの断面図。

【図１９】 本発明の発光装置の上面図。

【図２０】 本発明の発光装置の上面図。

【図２１】 本発明の液晶表示装置の画素の回路図。

【図２２】 本発明の液晶表示装置の画素の回路図。

【符号の説明】

１００ 画素 １０１＿１〜１０１＿４ 第１スイッチング用ＴＦＴ １０２＿１〜１０２＿４ 第１メモリ １０３＿１〜１０３＿４ 第２スイッチング用ＴＦＴ １０４＿１〜１０４＿４ 第２メモリ １０５ 表示信号生成部 １０６ カウンタ回路 １０７ 電流制御用ＴＦＴ １０８ 発光素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｓ ５Ｃ０９４ ６８０Ｔ ６８０Ｖ Ｇ０２Ｆ 1/133 ５３５ Ｇ０２Ｆ 1/133 ５３５ 1/13357 1/13357 Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ ３６５ ３６５Ｚ 9/35 9/35 Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｋ 3/36 3/36 Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ (72)発明者 柴田 寛 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 石川 明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H091 FA45Z GA11 LA16 LA18 2H093 NC42 NC44 NC59 ND10 NE06 3K007 DB03 GA00 5C006 AA01 AA15 AA16 BB16 BC12 BC16 BC20 BF01 BF22 BF26 BF34 EC13 FA23 FA29 FA37 5C080 AA06 AA10 BB05 DD06 EE29 FF11 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK43 KK47 5C094 AA03 AA21 AA55 BA03 BA27 BA43 CA19 EA04 EA07

Claims (24)

【特許請求の範囲】
1. 【請求項１】発光素子と、デジタルビデオ信号を記憶す
   る手段と、前記記憶されたデジタルビデオ信号が有する
   画像情報に基づいて前記発光素子の発光する期間を定め
   る手段とを、画素内に有することを特徴とする発光装
   置。
2. 【請求項２】発光素子と、デジタルビデオ信号を記憶す
   る手段と、前記記憶されたデジタルビデオ信号が有する
   画像情報に基づいて前記発光素子の発光する期間を定め
   る手段とを画素内に有する発光装置であって、 前記発光素子が発光する期間は、１フレーム期間におい
   て連続して出現することを特徴とする発光装置。
3. 【請求項３】発光素子と、 前記発光素子に供給される電流を制御するトランジスタ
   と、 ｎ個の第１メモリと、 前記ｎ個の第１メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットを、それぞれ記憶す
   るｎ個の第２メモリと、 周波数の異なるｎ個のカウンタ信号を同時に出力するカ
   ウンタ回路と、 前記周波数の異なるｎ個のカウンタ信号の出力が開始さ
   れてから、前記ｎ個の第２メモリに記憶されているｎビ
   ットのデジタルビデオ信号の各ビットが有する情報と、
   前記周波数の異なるｎ個のカウンタ信号のそれぞれが有
   する情報とが一致するまでの期間のみ、前記トランジス
   タをオンにする表示信号生成部と、を有する画素が複数
   備えられていることを特徴とする発光装置。
4. 【請求項４】発光素子と、 前記発光素子に供給される電流を制御するトランジスタ
   と、 ｎ個の第１メモリと、 前記ｎ個の第１メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットを、それぞれ記憶す
   るｎ個の第２メモリと、 周波数の異なるｎ個のカウンタ信号を同時に出力するカ
   ウンタ回路と、 前記ｎ個の第２メモリのそれぞれに記憶されているｎビ
   ットのデジタルビデオ信号の各ビットが有する情報と、
   前記カウンタ回路から出力される周波数の異なるｎ個の
   カウンタ信号とによって定められる期間のみ、前記トラ
   ンジスタをオンにする表示信号生成部と、を有する画素
   が複数備えられていることを特徴とする発光装置。
5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
   いて、前記発光装置を有することを特徴とする電子機
   器。
6. 【請求項６】請求項５において、エレクトロルミネッセ
   ンス表示装置、デジタルスチルカメラ、ノート型パーソ
   ナルコンピュータ、モバイルコンピュータ、画像再生装
   置、ゴーグル型ディスプレイ、ビデオカメラまたは携帯
   電話であることを特徴とする電子機器。
7. 【請求項７】ｎ個の第１メモリと、ｎ個の第２メモリ
   と、表示信号生成部と、カウンタ回路と、発光素子とを
   有する画素が複数設けられた発光装置の駆動方法であっ
   て、 前記ｎ個の第１メモリのそれぞれに、ｎビットのデジタ
   ルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第１メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットは、前記ｎ個の第２
   メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットは、前記表示信号生
   成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
   なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
   れ、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
   表示信号生成部に入力されたｎビットのデジタルビデオ
   信号の各ビットが有する情報と、ｎ個のカウンタ信号の
   それぞれが有する情報とが一致するまでの期間のみ、前
   記発光素子が発光することを特徴とする発光装置の駆動
   方法。
8. 【請求項８】ｎ個の第１メモリと、ｎ個の第２メモリ
   と、ｎ個の第１スイッチング用ＴＦＴと、ｎ個の第２ス
   イッチング用ＴＦＴと、表示信号生成部と、カウンタ回
   路と、発光素子とを有する画素が複数設けられた発光装
   置の駆動方法であって、 前記ｎ個の第１スイッチング用ＴＦＴが順にオンになる
   ことで、前記ｎ個の第１メモリのそれぞれに、ｎビット
   のデジタルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第２スイッチング用ＴＦＴが一斉にオンにな
   ることで、前記ｎ個の第１メモリのそれぞれに書き込ま
   れたｎビットのデジタルビデオ信号の各ビットは、前記
   ｎ個の第２メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットは、前記表示信号生
   成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
   なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
   れ、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
   表示信号生成部に入力されたｎビットのデジタルビデオ
   信号の各ビットが有する情報と、ｎ個のカウンタ信号の
   それぞれが有する情報とが一致するまでの期間のみ、前
   記発光素子が発光することを特徴とする発光装置の駆動
   方法。
9. 【請求項９】ｎ個の第１メモリと、ｎ個の第２メモリ
   と、ｎ個の第１スイッチング用ＴＦＴと、ｎ個の第２ス
   イッチング用ＴＦＴと、表示信号生成部と、カウンタ回
   路と、電流制御用ＴＦＴと、発光素子とを有する画素が
   複数設けられた発光装置の駆動方法であって、 前記ｎ個の第１スイッチング用ＴＦＴが順にオンになる
   ことで、前記ｎ個の第１メモリのそれぞれに、ｎビット
   のデジタルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第２スイッチング用ＴＦＴが一斉にオンにな
   ることで、前記ｎ個の第１メモリのそれぞれに書き込ま
   れたｎビットのデジタルビデオ信号の各ビットは、前記
   ｎ個の第２メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
   トのデジタルビデオ信号の各ビットは、前記表示信号生
   成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
   なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
   れ、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
   表示信号生成部に入力されたｎビットのデジタルビデオ
   信号の各ビットが有する情報と、ｎ個のカウンタ信号の
   それぞれが有する情報とが一致するまでの期間のみ、前
   記表示信号生成部から出力される表示信号によって前記
   電流制御用ＴＦＴがオンになり、 前記電流制御用ＴＦＴがオンになることで、前記発光素
   子が発光することを特徴とする発光装置の駆動方法。
10. 【請求項１０】請求項９において、前記電流制御用ＴＦ
    Ｔがｎチャネル型ＴＦＴであることを特徴とする発光装
    置の駆動方法。
11. 【請求項１１】ｎ個の第１メモリと、ｎ個の第２メモリ
    と、表示信号生成部と、カウンタ回路と、発光素子とを
    有する画素が複数設けられた発光装置の駆動方法であっ
    て、 前記ｎ個の第１メモリのそれぞれに、ｎビットのデジタ
    ルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第１メモリのそれぞれに書き込まれたｎビッ
    トのデジタルビデオ信号の各ビットは、前記ｎ個の第２
    メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
    トのデジタルビデオ信号の各ビットは、前記表示信号生
    成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
    なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
    れ、 前記表示信号生成部は、前記表示信号生成部に入力され
    る前記ｎビットのデジタルビデオ信号の各ビットと、前
    記表示信号生成部に入力されるｎ個のカウンタ信号とが
    有する情報を比較し、合致するかしないか判断する第１
    の機能と、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
    表示信号生成部に入力されたｎビットのデジタルビデオ
    信号の各ビットが有する情報と、ｎ個のカウンタ信号の
    それぞれが有する情報とが合致するまでの期間のみ、前
    記発光素子を発光させる第２の機能とを有することを特
    徴とする発光装置の駆動方法。
12. 【請求項１２】ｎ個の第１メモリと、ｎ個の第２メモリ
    と、ｎ個の第１スイッチング用ＴＦＴと、ｎ個の第２ス
    イッチング用ＴＦＴと、表示信号生成部と、カウンタ回
    路と、発光素子とを有する画素が複数設けられた発光装
    置の駆動方法であって、 前記ｎ個の第１スイッチング用ＴＦＴが順にオンになる
    ことで、前記ｎ個の第１メモリのそれぞれに、ｎビット
    のデジタルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第２スイッチング用ＴＦＴが一斉にオンにな
    ることで、前記ｎ個の第１メモリのそれぞれに書き込ま
    れたｎビットのデジタルビデオ信号の各ビットは、前記
    ｎ個の第２メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
    トのデジタルビデオ信号の各ビットは、前記表示信号生
    成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
    なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
    れ、 前記表示信号生成部は、前記表示信号生成部に入力され
    る前記ｎビットのデジタルビデオ信号の各ビットと、前
    記表示信号生成部に入力されるｎ個のカウンタ信号とが
    有する情報を比較し、合致するかしないか判断する第１
    の機能と、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
    表示信号生成部に入力されたｎビットのデジタルビデオ
    信号の各ビットが有する情報と、ｎ個のカウンタ信号の
    それぞれが有する情報とが合致するまでの期間のみ、前
    記発光素子を発光させる第２の機能とを有することを特
    徴とする発光装置の駆動方法。
13. 【請求項１３】ｎ個の第１メモリと、ｎ個の第２メモリ
    と、ｎ個の第１スイッチング用ＴＦＴと、ｎ個の第２ス
    イッチング用ＴＦＴと、表示信号生成部と、カウンタ回
    路と、電流制御用ＴＦＴと、発光素子とを有する画素が
    複数設けられた発光装置の駆動方法であって、 前記ｎ個の第１スイッチング用ＴＦＴが順にオンになる
    ことで、前記ｎ個の第１メモリのそれぞれに、ｎビット
    のデジタルビデオ信号の各ビットが順に書き込まれ、 前記ｎ個の第２スイッチング用ＴＦＴが一斉にオンにな
    ることで、前記ｎ個の第１メモリのそれぞれに書き込ま
    れたｎビットのデジタルビデオ信号の各ビットは、前記
    ｎ個の第２メモリのそれぞれに一斉に書き込まれ、 前記ｎ個の第２メモリのそれぞれに書き込まれたｎビッ
    トのデジタルビデオ信号の各ビットは、前記表示信号生
    成部に入力され、 リセット信号によって前記カウンタ回路から周波数の異
    なるｎ個のカウンタ信号の出力が開始され、 前記ｎ個のカウンタ信号は前記表示信号生成部に入力さ
    れ、 前記表示信号生成部は、前記表示信号生成部に入力され
    る前記ｎビットのデジタルビデオ信号の各ビットと、前
    記表示信号生成部に入力されるｎ個のカウンタ信号とが
    有する情報を比較し、合致するかしないか判断する第１
    の機能と、 前記ｎ個のカウンタ信号の出力が開始されてから、前記
    表示信号生成部に入力されたｎビットのデジタルビデオ
    信号の各ビットが有する情報と、ｎ個のカウンタ信号の
    それぞれが有する情報とが合致するまでの期間のみ、前
    記電流制御用ＴＦＴをオンにする第２の機能とを有し、 前記電流制御用ＴＦＴがオンになることで、前記発光素
    子が発光することを特徴とする発光装置の駆動方法。
14. 【請求項１４】請求項１３において、前記電流制御用Ｔ
    ＦＴがｎチャネル型ＴＦＴであることを特徴とする発光
    装置の駆動方法。
15. 【請求項１５】請求項７乃至請求項１４のいずれか１項
    において、 前記表示信号生成部はＮＯＲと、ｎ個のエクスクルーシ
    ブＯＲとを有しており、 前記ｎ個のエクスクルーシブＯＲがぞれぞれ有する２つ
    の入力端子のうち、一方の入力端子には、前記表示信号
    生成部に入力される前記ｎビットのデジタルビデオ信号
    の各ビットが入力され、もう一方の入力端子には前記ｎ
    個のカウンタ信号が入力され、 前記ｎ個のエクスクルーシブＯＲがそれぞれ有する出力
    端子は、全て前記ＮＯＲの入力端子に接続されており、 前記ＮＯＲの出力端子から出力される信号の有する情報
    によって、前記表示信号生成部に入力される前記ｎビッ
    トのデジタルビデオ信号の各ビットと、前記表示信号生
    成部に入力されるｎ個のカウンタ信号のそれぞれとが有
    する情報が合致するかしないかが判断されることを特徴
    とする発光装置の駆動方法。
16. 【請求項１６】請求項７乃至請求項１５のいずれか１項
    において、 前記表示信号生成部はＲ−Ｓフリップフロップ回路を有
    しており、 前記Ｒ−Ｓフリップフロップ回路が有する２つの入力端
    子のうち、いずれか一方の入力端子にはリセット信号が
    入力され、もう一方の入力端子には、前記表示信号生成
    部に入力される前記ｎビットのデジタルビデオ信号の各
    ビットと、前記表示信号生成部に入力されるｎ個のカウ
    ンタ信号のそれぞれとが有する情報が合致するかしない
    かの情報を有する信号が入力され、 前記Ｒ−Ｓフリップフロップ回路が有する出力端子から
    出力される信号によって、前記ｎ個のカウンタ信号の出
    力が開始されてから、前記表示信号生成部に入力された
    ｎビットのデジタルビデオ信号の各ビットが有する情報
    と、ｎ個のカウンタ信号のそれぞれが有する情報とが合
    致するまでの期間のみ、前記発光素子を発光させること
    を特徴とする発光装置の駆動方法。
17. 【請求項１７】請求項７乃至請求項１６のいずれか１項
    において、前記第１メモリまたは前記第２メモリがＳＲ
    ＡＭであることを特徴とする発光装置の駆動方法。
18. 【請求項１８】請求項７乃至請求項１７のいずれか１項
    において、前記カウンタ回路にはクロック信号が入力さ
    れており、前記ｎ個のカウンタ信号の周波数は、高いほ
    うから順に、前記クロック信号の周波数の１／２、１／
    ２²、…、１／２ⁿに相当することを特徴とする発光装置
    の駆動方法。
19. 【請求項１９】液晶セルと、デジタルビデオ信号を記憶
    する手段と、前記記憶されたデジタルビデオ信号が有す
    る画像情報に基づいて前記液晶セルがオンになる期間を
    定める手段とを、画素内に有することを特徴とする液晶
    表示装置。
20. 【請求項２０】液晶セルと、デジタルビデオ信号を記憶
    する手段と、前記記憶されたデジタルビデオ信号が有す
    る画像情報に基づいて前記液晶セルがオンになる期間を
    定める手段とを画素内に有する液晶表示装置であって、 前記液晶セルがオンになる期間は、１フレーム期間にお
    いて連続して出現することを特徴とする液晶表示装置。
21. 【請求項２１】液晶セルと、 ｎ個の第１メモリと、 前記ｎ個の第１メモリのそれぞれに書き込まれたｎビッ
    トのデジタルビデオ信号の各ビットを、それぞれ記憶す
    るｎ個の第２メモリと、 前記ｎ個の第２メモリに記憶されたデジタルビデオ信号
    が有する画像情報に基づいて前記液晶セルがオンになる
    期間を定める手段と、を有する画素が複数備えられてい
    ることを特徴とする液晶表示装置。
22. 【請求項２２】液晶セルと、 ｎ個のメモリと、 前記ｎ個のメモリのそれぞれに書き込まれたｎビットの
    デジタルビデオ信号が有する画像情報に基づいて前記液
    晶セルがオンになる期間を定める手段と、を有する画素
    が複数備えられていることを特徴とする液晶表示装置。
23. 【請求項２３】請求項１９乃至請求項２２のいずれか１
    項において、前記液晶表示装置を有することを特徴とす
    る電子機器。
24. 【請求項２４】請求項２３において、表示装置、デジタ
    ルスチルカメラ、ノート型パーソナルコンピュータ、モ
    バイルコンピュータ、画像再生装置、ゴーグル型ディス
    プレイ、ビデオカメラまたは携帯電話であることを特徴
    とする電子機器。