CN110910807A - 用于像素内存储器显示器的有缺陷的存储器的校正 - Google Patents

用于像素内存储器显示器的有缺陷的存储器的校正 Download PDF

Info

Publication number
CN110910807A
CN110910807A CN201910818506.6A CN201910818506A CN110910807A CN 110910807 A CN110910807 A CN 110910807A CN 201910818506 A CN201910818506 A CN 201910818506A CN 110910807 A CN110910807 A CN 110910807A
Authority
CN
China
Prior art keywords
memory
memory components
bit
bits
mapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910818506.6A
Other languages
English (en)
Other versions
CN110910807B (zh
Inventor
汪柏廷
D·K·谢弗
I·克内兹
J·A·多明格斯-卡巴雷罗
郭天健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN110910807A publication Critical patent/CN110910807A/zh
Application granted granted Critical
Publication of CN110910807B publication Critical patent/CN110910807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及用于像素内存储器显示器的有缺陷的存储器的校正。本文公开了一种电子显示器，该电子显示器可包括像素电路。像素电路可包括存储器存储装置以存储表示要通过该像素电路描绘的图像数据的数据值。存储器存储装置还可包括用于存储数据值的位的存储器部件。该像素电路还可包括用于至少部分地基于数据值和控制器来发射光的发光器件。该控制器可接收数据值并基于位和存储器部件之间的映射来存储位。该映射可基于将与存储器部件中的一个或多个有缺陷的存储器部件相关联的位中的一个或多个位路由至存储器部件中的一个或多个其他存储器部件来确定。该控制器还可以基于根据映射存储的位驱动发光器件发射光。

Description

用于像素内存储器显示器的有缺陷的存储器的校正
相关申请的交叉引用
本专利申请要求2018年9月17日提交的题为“Correction Techniques forDefective Memory of a Memory-in-Pixel Display”的美国临时专利申请62/732,321的权益，该专利申请出于所有目的以引用方式全文并入本文。
发明内容
下面阐述本文所公开的某些实施方案的概要。应当理解，呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要，并且这些方面并非旨在限制本公开的范围。实际上，本公开可涵盖可能未在下面阐述的多个方面。
用于减少由像素内存储器电子显示器的有缺陷的存储器电路引起的视觉伪影的方法和系统可以提供巨大的价值。本文所述的技术可以提供各种重新路由方案，以在图像数据用于驱动像素发射光之前调整图像数据如何存储在像素内存储器电子显示器的存储器中。即，在用于驱动相应像素之前，图像数据最初可以作为数据值存储在像素内存储器中。考虑到这一点，响应于像素内存储器的存储器部件不可访问(例如，有缺陷的)，可以使用其他存储器电路来减少有缺陷的存储器部件的影响。例如，对应于有缺陷的存储器电路的存储器部件可以由另一个存储器部件替换，诸如像素内存储器的备用存储器部件，并且图像数据可以通过替换存储器部件被重新路由到相应像素。
在一些情况下，像素数据可作为相应的数据位存储在存储器部件中。这样，每个存储器部件可以存储一个位。由于每个存储器部件存储一个位，当存储器部件中的任一存储器部件有缺陷时，替换存储器部件可以充当缺陷存储器部件的替代位存储装置而不具有能够观察到的性能损失。例如，可将用于像素的最低有效位的存储器部件映射到有缺陷的存储器部件以替换有缺陷的存储器部件，从而减小有缺陷的存储器部件的影响。在其他实施方案中，备用存储器部件可用于替换有缺陷的存储器部件，从而减少由于像素不能通过有缺陷的存储器部件显示图像数据而导致的视觉伪影的出现。
因此，本公开描述了具有包括存储器的一个或多个像素的电子显示器，或像素内存储器电子显示器以及用于基于电子显示器的有缺陷的存储器重新路由用于一个或多个像素的图像数据的技术。包括重新路由可以使得即使在有缺陷的存储器保留在像素内存储器电子显示器内时能够使用像素内存储器电子显示器。这样，重新路由可减少或消除由像素内存储器电子显示器中的有缺陷的存储器引起的视觉伪影。
附图说明
在阅读以下详细描述并参考附图时可更好地理解本公开的各个方面，在附图中：
图1为根据实施方案的电子设备的示意性框图；
图2为根据实施方案的表示图1的电子设备的实施方案的健身手环的透视图；
图3为根据实施方案的表示图1的电子设备的实施方案的平板的前视图；
图4为根据实施方案的表示图1的电子设备的实施方案的笔记本电脑的前视图；
图5为根据实施方案的图1的电子设备的的显示系统的框图；
图6为根据实施方案的图5的显示系统的像素的实施方案的框图，该像素根据脉冲宽度发射方案来发射光；
图7为根据实施方案的图6的示例存储器电路的电路图；
图8A为根据实施方案的图6的存储器电路的图解示意图，该存储器电路包括备用位存储器；
图8B为根据实施方案的图6的存储器电路的图解示意图，该存储器电路具有有缺陷的位存储器；
图8C为根据实施方案的图6的存储器电路的图解示意图，该存储器电路实现重新路由技术以将数据从有缺陷的位存储器重新路由到备用位存储器；
图9为根据实施方案的与图6的存储器电路的第一实施方案相关联的图8C的图解示意图框图；
图10A为根据实施方案的图6的存储器电路的另一图解示意图；
图10B为根据实施方案的图6的存储器电路的图解示意图，该存储器电路具有有缺陷的位存储器；
图10C为根据实施方案的图6的存储器电路的图解示意图，该存储器电路实现重新路由技术以将数据从有缺陷的位存储器重新路由到现有的最低有效位；
图11为根据实施方案的与图6的存储器电路相关联的图10C的图解示意图的框图；
图12A为根据实施方案的图6的存储器电路的第三图解示意图，该存储器电路包括备用位存储器；
图12B为根据实施方案的图6的存储器电路的图解示意图，该存储器电路具有第一有缺陷的位存储器和第二有缺陷的位存储器；
图12C为根据实施方案的图6的存储器电路的图解示意图，该存储器电路实现了重新路由技术以将用于第一有缺陷的位存储器的数据重新路由到备用位存储器并将用于第二有缺陷的位存储器的数据重新路由到对应于最低有效位的位存储器；
图13为根据实施方案的用于生成用于像素内存储器电子显示器的有缺陷的位存储器的映射的方法的流程图；以及
图14为根据实施方案的用于根据有缺陷的位存储器的映射通过像素内存储器电子显示器显示图像的方法的流程图。
具体实施方式
下文将描述一个或多个具体实施方案。为了提供这些实施方案的简要描述，本说明书中未描述实际具体实施的所有特征。应当了解，在任何此类实际具体实施的开发中，如在任何工程或设计项目中，作出特定于许多具体实施的决策以实现开发者的具体目标，诸如符合可从一个具体实施变化为另一具体实施的与系统相关和与商业相关的约束。此外，应当理解，此类开发工作有可能复杂并且耗时，但是对于受益于本公开的本领域的普通技术人员而言，其仍将是设计、加工和制造的常规工作。
当介绍本公开的各种实施方案的元件时，冠词“一个/一种”和“该/所述”旨在意指存在元件中的一个或多个。术语“包括”、“包含”和“具有”旨在被包括在内，并且意指可存在除列出的元件之外的附加元件。除此之外，应当理解，参考本公开的“一个实施方案”或“实施方案”并非旨在被解释为排除也结合所引述的特征的附加实施方案的存在。
本公开整体涉及用于在电子显示器的像素中实现存储器的技术，以及更具体地，涉及用于有缺陷的存储器电路的校正技术。电子显示器存在于许多电子设备中，从移动电话到计算机、电视、汽车仪表板等。通过减小单个像素尺寸，电子显示器已经实现了越来越高的分辨率，但是这些增加的分辨率可能增加用于将图像数据从处理电路传送到像素阵列以用于呈现图像的带宽，因为以更高的电子显示分辨率传送相同的图像使用更多的图像数据。
为了校正这一点，存储器可以包括在电子显示器中，诸如在电子显示器的像素中，并且可以使电子显示器能够减少其对帧缓冲器的依赖以存储要通过像素描绘的图像数据。在像素中具有存储器也可以减少电子显示器的设计复杂性，因为同时传输到电子显示器的像素阵列的图像数据越少，就可以设计越简单的电子显示器。然而，使用像素内存储器可増加由于某些像素的存储器部件变得有缺陷、损坏或不可访问而可感知的视觉伪影的风险。因此，本公开的实施方案涉及用于最小化像素内存储器电子显示器的有缺陷的存储器电路的影响的校正技术。
像素内存储器电子显示器可包括多个像素和多个存储器电路，以在使用图像数据驱动像素之前临时存储图像数据。在像素中包括存储器可减小图像数据到像素阵列用于显示的传输带宽，因为像素可将图像数据存储在相应的存储器中。以此方式，减少了像素外部的用于临时存储图像数据的帧缓冲器的依赖，因为像素具有其自身的存储器以在显示图像数据之前存储其自身的图像数据。
存储器可以在包括发光二极管(LED)的像素电路中实现。有机发光二极管(OLED)表示可以在像素中找到的一种类型的发光器件，但是在像素电路中可以使用其他类型的LED或其他发光部件或调制部件作为发光器件，诸如支持液晶显示器(LCD)、等离子显示板、点阵显示器等的部件。
本公开提供了合适的电子设备的一般描述以及对应的电路，该合适的电子设备可包括像素内存储器电子显示器，该像素内存储器电子显示器使用重新路由技术来解决任何有缺陷的存储器电路，并且通过从发光部件诸如LED(例如，OLED)显示器发出的光，或者通过从光调制部件诸如硅基液晶(LCOS)器件或数字微镜(DMD)器件发出的光来显示图像。应当理解，可以使用各种电子设备、电子显示器和电子显示技术来实现本文描述的技术。图1中示出了合适的电子设备的一个示例(例如，电子设备10)，并且除了别的之外可包括处理器诸如处理内核复合体12、存储设备14、通信接口16、电子显示器18、输入结构20和电源22。图1所示的框可各自代表硬件、软件、或者软件和硬件两者的组合。电子设备10可包括更多或更少的元件。应当理解，图1仅提供电子设备10的一种特定具体实施的一个示例。
电子设备10的处理内核复合体可执行各种数据处理操作，包括结合存储设备14生成和/或处理用于在电子显示器18上显示的图像数据。例如，处理内核复合体可执行的指令可存储在存储设备14上。存储设备14可包括易失性存储器、非易失性存储器或它们的组合。以举例的方式，存储设备14可包括随机存取存储器、只读存储器、闪存存储器、硬盘驱动器等等。
电子设备10可使用通信接口16与各种其他电子设备或元件通信。通信接口16可包括输入/输出(I/O)接口和/或网络接口。此类网络接口可包括用于以下各项的那些网络接口：个人局域网(PAN)诸如蓝牙、局域网(LAN)或无线局域网(WLAN)诸如Wi-Fi、和/或广域网(WAN)诸如蜂窝网络。
使用包含发光部件(例如，LED、OLED)的像素，电子显示器18可以显示由处理内核复合体12生成的图像。显示器18可包括触摸屏功能，用于用户与出现在电子显示器18上的用户界面交互。输入结构20也可使用户与电子设备10交互。在一些示例中，输入结构20可表示硬件按钮，其可包括音量按钮或硬件键盘。电源22可包括用于电子设备10的任何合适的电源。这可包括电子设备10内的电池和/或从电源插座接受交流(AC)电力的功率转换设备。
如可理解的那样，电子设备10可呈现多种不同的形式。如图2所示，电子设备10可呈现手表30的形式。为了进行示意性的说明，手表30可以是购自Apple Inc.的任何Apple
Figure BDA0002186917950000061
型号。手表30可以包括容纳手表30的电子设备10元件的壳体32。条带34可以使得手表30能够被佩戴在手臂或手腕上。电子显示器18可显示与手表30的操作有关的信息，诸如时间。输入结构20可使佩戴手表30的人在电子显示器18上导航图形用户界面(GUI)。
电子设备10还可以采用平板设备40的形式，如图3所示。出于说明的目的，平板设备40可以是可购自苹果公司(Apple Inc.)的任何
Figure BDA0002186917950000062
型号。取决于平板设备40的尺寸，平板设备40可以用作诸如移动电话的手持设备。平板设备40可包括壳体42，输入结构20可突出穿过该壳体。在某些示例中，输入结构20可以包括硬件键盘(未示出)。壳体42还保持电子显示器18。输入结构20可以使得用户能够与平板设备40的GUI交互。例如，输入结构20可以使得用户能够键入短信服务(SMS)文本消息、富通信服务(RCS)文本消息或进行电话呼叫。扬声器44可输出所接收的音频信号，麦克风46可捕捉用户的语音。平板设备40还可包括通信接口16以使得平板设备40能够通过有线连接而连接到另一个电子设备。
计算机48表示电子设备10可呈现的另一形式。出于说明的目的，平板设备40可以是可购自苹果公司(Apple Inc.)的任何
Figure BDA0002186917950000063
型号。应当理解，电子设备10也可以采用任何其他计算机的形式，包括台式计算机。图4所示的计算机48包括电子显示器18和包括键盘和触控板的输入结构20。计算机48的通信接口16可包括例如通用服务总线(USB)连接。
在任何情况下，如上所述，操作电子设备10以通过在其电子显示器18上显示图像来传送信息通常消耗电力。除此之外，如上所述，电子设备10通常存储有限量的电能。因此，为了有助于提高功耗效率，在一些实施方案中，电子设备10可以包括电子显示器18，该电子显示器将像素内存储器实现为用于在显示图像时减小或消除外部帧缓冲器的使用的方法，并且因此减少在显示图像时使用帧缓冲器所消耗的功率和/或减少接收到电子显示器18中的图像数据的带宽。在一些情况下，代替像素内存储器技术或者除了像素内存储器技术之外，可以使用内部帧缓冲器(例如，位于电子显示器18中，诸如位于电子显示器18的显示驱动器集成电路中)。通过实现像素内存储器或相关技术，电子显示器18可以用较小带宽的图像数据来编程，从而进一步实现功耗节省。此外，与没有像素内存储器或没有机载帧缓冲器的电子显示器18相比，使用像素内存储器或机载帧缓冲器的电子显示器18可以具有较不复杂的设计。可以实现这些益处，因为像素保留传输到其存储器的数据，直到新的图像数据被写入该存储器。
类似地，图像数据的部分可以对与电子显示器18相关联的像素的子集进行编程。待显示的图像通常被转换为数字数据或图像数据，使得图像可由电子显示器18的部件解释。以此方式，图像数据本身可以被分成小“像素”部分，其中的每一个可以对应于电子显示器18的像素部分，或者与电子显示器18相对应的显示面板的像素部分。在一些实施方案中，图像数据通过红-绿-蓝光的组合来表示，使得看起来具有单种颜色的一个像素实际上是分别发射一定比例的红光、绿光和蓝光以产生该单种颜色的三个子像素。以此方式，量化红-绿-蓝光的组合的数值或图像数据可以对应于数字发光性级别或灰度级，其关联这些特定子像素的图像数据的颜色的发光性强度(例如，亮度)。
可以理解，图像中的灰度级的数量通常取决于用于表示特定电子显示器18中的灰度级的多个位，其可以被表示为2N个灰度级，其中N对应于用于表示灰度级的位的数量。作为示例，在电子显示器18使用8位来表示灰度级的实施方案中，灰度级范围从0(黑色或无光)到255(最大光和/或全光)，总共有256个潜在灰度级。类似地，使用6位的电子显示器18可以使用64个灰度级来表示每个子像素的发光性强度。
在电子显示器18的像素中具有存储器使得图像数据能够传输到与一种颜色相关联的子像素，而不用使图像数据必须同时传输到与第二颜色相关联的附加子像素。出于本公开的目的，根据红-绿-蓝颜色通道讨论子像素，其中颜色通道是包括单种颜色的灰度级的图像数据层，其在与附加颜色通道组合时产生真实或期望颜色的图像，并且其中颜色通道的图像数据对应于传输到用于颜色通道的子像素的图像数据。然而，应当理解，可以使用颜色通道和/或子像素的任何组合，诸如蓝-绿-红、青色-品红-黄和/或青-品红-黄-黑。
图5为与不实现像素内存储器的电子显示器18相关联的显示系统50、以及与实现像素内存储器的电子显示器18相关联的显示系统52的框图，显示系统50和显示系统52可以各自在电子设备10中实现。显示系统50包括：用于接收图像数据56的定时控制器54，通过通信链路64通信地耦接到定时控制器54的帧缓冲器58、行驱动器60和列驱动器62，以及接收来自列驱动器62和行驱动器60的控制信号以在电子显示器18上产生图像的像素阵列66。此外，显示系统52包括：用于接收图像数据56的定时控制器54，通过通信链路68通信地耦接到定时控制器54的行驱动器60和列驱动器62，以及接收来自列驱动器62和行驱动器60的控制信号以在电子显示器18上产生图像的实现像素内存储器技术的像素阵列69。
在准备显示图像时，显示系统50可以在定时控制器54处接收图像数据56。定时控制器54可以接收并使用图像数据56来确定时钟信号和/或控制信号，以通过列驱动器62和行驱动器60控制将图像数据56提供给像素阵列66。除此之外或另选地，在一些实施方案中，图像数据56由帧缓冲器58接收。
在任一种情况下，帧缓冲器58可以用作定时控制器54的外部存储器，以在将图像数据56输出到列驱动器62和/或行驱动器60之前存储该图像数据。定时控制器54可以通过通信链路64将图像数据56从帧缓冲器58输出到列驱动器62和/或行驱动器60。
在一些实施方案中，通信链路64是足够大的(例如，通过图像数据的传输带宽确定)，以同时将与所有通道相关联的图像数据56传输到行驱动器60和/或列驱动器62，例如，与红色通道、绿色通道和蓝色通道相关联的图像数据56。以此方式，通信链路64传送与像素阵列66用于红色通道、绿色通道和蓝色通道的相应像素相关联的图像数据56。列驱动器62和行驱动器60可以基于图像数据56将控制信号传输到像素阵列66。响应于控制信号，像素阵列66以不同的发光度或亮度水平发射光，如通过灰度级(例如，0到255)所指示的那样，用于传送图像。
显示系统52在定时控制器54处接收图像数据56。定时控制器54可以使用图像数据56来确定用于将图像数据56提供给像素内存储器像素阵列69的时钟信号。定时控制器54将图像数据56传输到行驱动器60和/或列驱动器62以利用与图像数据56相关联的数字数据信号对像素阵列69的存储器进行编程，其中数字数据信号指示像素阵列69的像素的发射亮度/灰度级。
通过实现像素内存储器系统和方法，电子设备10的功耗可以降低，因为像素内存储器技术可以使得能够绕过帧缓冲器58中的数据的存储和检索。在一些实施方案中，功耗可以进一步降低，因为像素内存储器电路可以保留在呈现的图像之间不改变的数据，因此减少了像素数据加载周期的总数。图6为包括存储器78、驱动器80、电流源102、LED 103、开关104(例如，开关电路)和比较器132(例如，比较电路)以及计数器130(例如，计算电路)的子像素72的示例的框图。驱动器80可包括电流源102和开关104。子像素72从子像素72的外部电路接收多种信号，包括图像数据98、灰度级时钟134、公共电压110、第一参考电压112、第二参考电压114和数据时钟116。应当理解，所描绘的子像素72仅仅是说明性的而非限制性的。例如，存储器78在本文被描述为8位寄存器，但是应当理解，可以使用任何合适的存储器电路来存储任何合适数量的位。还应当理解，诸如开关104、计数器130和/或比较器132的部件可采用各种合适的形式，其提供本文所述的类似或相同的功能。在一些实施方案中，执行本文所述的方法的定时控制器54或其他合适的控制器电路可以是子像素72的一部分。
所描绘的子像素72可以根据脉冲宽度发射方案发射。图像数据98例如从列驱动器62传输到存储器78以进行存储。除此之外或另选地，可以将图像数据98、图像数据56、或任何合适的图像数据传输到存储器78以进行存储。在一些实施方案中，图像数据98可以由数据时钟116计时到存储器78中，例如在数据时钟116的上升沿上。传送到子像素72的图像数据98可以对应于相应子像素72以期望的灰度级发射光。
在使用存储在存储器78中的图像数据98下，比较器132确定由计数器130生成的位序列表示的当前数字是否小于或等于存储器78中的图像数据98。换句话讲，计数器130计数达到由图像数据98指示的数字(例如，数值灰度级)，并且响应于由计数器130表示的数字满足条件(例如，小于或等于图像数据98指示的数字)，比较器132输出控制信号(MTCH)以关闭开关104。当不满足条件时，比较器132不输出控制信号并打开开关104。除此之外或另选地，比较器132可以启用停用控制信号以使得开关104的打开。例如，如果存储器78存储对应于数字181的二进制序列10110101，则比较器132可以检查计数器130是否已经计数到数字181，并且在计数器130超过数字181时，比较器132发送控制信号(MTCH)以打开开关104，从而避免LED 103发射光。
当开关104关闭时，在公共电压110与第一参考电压112之间产生电连接。这致使来自电流源102的电流通过LED 103传输，致使光从子像素72发射。因此，通过改变由图像数据98指示的数字，可以改变子像素72的发射时段以控制从子像素72发射的感知光。除此之外或另选地，在一些实施方案中，包括第二参考电压114以改变用于控制从LED 103发射的光的总电流值。例如，第二参考电压114可以增加LED 103对电流改变的灵敏度，使得较低的电流值可以用于致使光从LED 103发射。
计数器130从最小值计数到最大值，并且基于灰度级时钟134在该范围内递増。因此，灰度级时钟134的时段可导致灰度级増量之间的时间差。子像素72可遵循脉冲宽度发射方案。在图136中示出了来自遵循脉冲宽度发射方案的子像素72的光发射的表示。图136包括实际发射时段138和总发射时段140，其中实际发射时段138的持续时间可以基于来自计数器130的图像数据98的值。总发射时段140对应于发射的总长度，并且因此对应于可以从子像素72发射的光的最大亮度。比较器132允许在实际发射时段138的持续时间内发光，并且以这种方式，子像素72可以发射具有变化的感知亮度的光。
如图6所述，使用像素内存储器技术和比较器可以使行驱动器能够产生脉冲宽度发射方案。图7为包括比较器170、存储器电路172和存储器电路174的子像素72的实施方案的一部分168的框图。应当理解，子像素72旨在是例示性的而非限制性的。例如，虽然存储器电路174被示为耦接到子像素72的LED驱动器电路和发光电路，但存储器电路174可以耦接到任何合适的发光电路和/或驱动电路。
在所描绘的子像素72中，遵循如前所述的类似过程，将大小为N位的图像数据(数据)(例如，图像数据98)接收到存储器电路172中。即，行驱动器60操作以使相应的控制信号(write_en)能够激活相应的晶体管176以将图像数据传输到位存储器178中。如图所示，位存储器178是在存储器单元(例如，静态随机存取存储器(SRAM)单元)中使用的反相器对，用于锁存指示位值的传输电压值(其中一组这些位表示灰度级)直到传输下一个电压值以进行锁存(例如，存储)。然而，应当理解，多种部件可用于存储指示位的电压。
在一些实施方案中，行驱动器60与列驱动器62串联操作，以通过同时激活一个或多个晶体管176，致使与图像数据相关联的所有位并行传输到位存储器178中。除此之外或另选地，行驱动器60可以通过选择性地激活每个晶体管176来致使图像数据的逐位传输，例如，通过选择性地激活晶体管176A以致使图像数据的最低有效位的传输来将位加载到位存储器178A中。
在对应于图像数据的灰度级的位存储在位存储器178中之后，比较器170将存储的位与从计数器130传输的位进行比较。作为提醒，在脉冲宽度发射方案中，计数器130递増到最大灰度级，诸如在灰度级时钟134的上升沿上，并且光发射从子像素72发生，直到计数器130计数到等于和/或超过由图像数据的存储位表示的数字的数(例如，由计数器130输出的位表示)。因此，比较器170可以将所有接收到的位压缩成单个位，指示所存储的灰度级是否等于从计数器130传输的计数。这样，比较器170对单个位执行逐位XNOR压缩，其中来自比较器170的输出是逻辑低(例如，“0”)值，除非每个位匹配。如果每个位匹配，则比较器170输出逻辑高值。来自比较器170的输出存储在存储器电路174中，其中该值保留在位存储器180中，直到行驱动器60使比较器170的输出传输到驱动器和发光电路(例如，LED、OLED)以驱动如前所述的光发射。行驱动器60可以用控制信号(emit_en和emit_enb)激活两个晶体管，以传输存储在位存储器180中的输出。请注意，CNT_b[X]可以对应于CNT[X]的反相，并且emit_enb对应于emit_en的反相。
应当理解，在一些实施方案中，计数器130可以递减，如果每个位匹配，则比较器170可以输出逻辑低值，或者其任何组合。换句话讲，各种有效实施方案可以应用所描述的像素内存储器技术。此外，可选的晶体管182可以包括在子像素72的部分168中，以通过对比较器170的公共输出(例如，MTCH)节点进行预充电来提供节能益处。还应当指出的是，在一些实施方案中，计数电路130可以位于行驱动器60或任何合适的部件中，使得来自计数器130的输出被传输到子像素72。
如上所述，子像素72的存储器电路操作以提供脉冲宽度发射方案，并允许根据存储在位存储器178中的位表示的灰度级发光。如果在制造之后位存储器178是有缺陷的，则可能没有简单或方便的方法来修复单个的位存储器178(例如，直接替换位存储器178)，因此为什么重新路由技术是如此可取的。
为了帮助示出这些重新路由技术，图8A至图8C、图10A至图10C和图12A至图12C各自示出了具有八个位存储器178的示例性8位存储器的图解示意图。图8A至图8C示出了如何将传输到有缺陷的位存储器178的数据重新路由到备用位存储器178。图10A至图10C示出了如何将传输到有缺陷的位存储器178的数据重新路由到对应于最低有效位(例如，位0)的位存储器178。此外，图12A至图12C示出了如何将传输到有缺陷的位存储器的两位数据重新路由到备用位存储器178并且重新路由到对应于最低有效位的位存储器178。这些各种附图序列示出了将重新路由技术应用于子像素72的灵活性。
如上文所述，图8A为存储器电路172的第一实施方案(存储器电路172A)的图解示意图，包括备用位存储器178S和用于存储传输到子像素72的八位图像数据的附加位存储器178A-178H。位存储器178A对应于传输的图像数据的最低有效位(LSB)，而位存储器178H对应于传输的图像数据的最高有效位(MSB)。备用位存储器178S可以包括在存储器电路172中，在发现位存储器178A-178H有缺陷的情况下作为专用备用位存储器来使用，但是当存储器电路172A中的每个存储器部件可操作时，不使用。因此，备用位存储器178S独立于与存储器电路172A中的其他存储器部件对应的位位置关联，因为任何位存储器的任何数据可以改为被路由到备用位存储器178S。
图8B为具有缺陷的位存储器178H的存储器电路172A的图解示意图。在发现位存储器178H有缺陷的情况下，可以使用映射将要传输到有缺陷的位存储器178H的位从有缺陷的位存储器178H重新路由到备用位存储器178S。
为了示出重新路由的效果，图8C是存储器电路172A的图解示意图，其实现重新路由技术以将数据从有缺陷的位存储器178H重新路由到备用位存储器178S。在一些实施方案中，将要传输到有缺陷的位存储器178H的最高有效位重新路由以存储在备用位存储器178S中。这种重新路由可以在保持其他位路由到原始位存储器的同时发生，使得位存储器178A继续接收最低有效位(例如，位0)，位存储器178B接收第二最低有效位(例如，位1)等。在将位重新路由到备用位存储器178S之后，有缺陷的位存储器178H变为未使用并且不被路由到与图像数据相关联的位。应当理解，虽然存储器电路172A被示出为包括八个位存储器178和一个未分配的备用位存储器178S，但是存储器电路172中可以包括任何合适数量的位存储器和任何合适数量的备用位存储器以提供本公开的益处。
为了帮助示出本文所述的重新路由操作，图9为像素内存储器显示系统52的框图，该系统实现包括位存储器178A-178H和备用位存储器178S的存储器电路172A。如图所示，位存储器178G是有缺陷的。响应于确定位存储器178G是有缺陷的，定时控制器54可以操作以通过将用于有缺陷的位存储器178B的计数器130输出设置为零，将有缺陷的位存储器178G替换为备用位存储器178S(例如，CNT[X]＝0和CNT_b[X]＝0)，从而有效地禁用有缺陷的位存储器178G。除了对应于有缺陷的位存储器178G的数据线之外，还禁用用于有缺陷的位存储器178G的计数器130输出。这种禁用还可以有助于降低显示系统52的功耗，因为未使用的位存储器178G不再消耗功率或消耗可忽略的功率量。冗余控制电路200可以包括存储器和逻辑部件，以便于行驱动器60和列驱动器62管理图像数据路由的操作逻辑部件。这样，定时控制器54可以通过多路复用器202S判优图像数据从有缺陷的位存储器178G到备用位存储器178S的路由或重新路由。定时控制器还可以操作行驱动器60以通过多路复用器204S将计数器130输出(CNT[X])从位存储器178G重新路由到备用位存储器178S。冗余控制电路200可以选择性地控制多路复用器202和多路复用器204。行驱动器60和列驱动器62可以基于来自定时控制器54的控制信号来操作和/或重新路由位。通过与冗余控制电路200、行驱动器60和列驱动器62的通信，定时控制器54可以基于显示系统52的有缺陷的位存储器178的映射利用备用位存储器178S重新路由有缺陷的位存储器178G。在一些实施方案中，定时控制器54可以操作以利用附加的包括的备用位存储器178替换附加的有缺陷的位存储器178。定时控制器54可以至少部分地致使输出图像数据从位存储器178到驱动器80，驱动器80使用与子像素72相关联的内部数字逻辑部件和模拟驱动电路从LED 103发射光以有助于呈现图像。
图10A为存储器电路172的第二实施方案(存储器电路172B)的图解示意图，其包括用于存储传输到子像素72的八位图像数据的位存储器178A-178H。位存储器178A对应于传输的图像数据的最低有效位(LSB)，而位存储器178H对应于传输的图像数据的最高有效位(MSB)。存储器电路172B不包括备用位存储器178S，并且以这种方式，在发现位存储器178A-178H有缺陷的情况下，将用于有缺陷的位存储器178的位重新路由到对应于最低有效位的位存储器，在该示例中是位存储器178A。这种特定的重新路由是有用的，因为它不会将附加的电路引入存储器电路172中并且可以以与备用位存储器178S重新路由技术类似的方式校正有缺陷的位存储器178。为了详细说明该概念，最低有效位可以对从子像素72发射的总体光提供较小的贡献，并且因此可以被更高的有效位替换，该有效位致使对发射的总体光具有更大的贡献。例如，第一八位二进制数“10011111”对应于灰度级159，而二进制数“10011110”对应于灰度级158(通过改变最低有效位的状态而产生)，并且二进制数“00011111”对应于灰度级31(通过改变最高有效位的状态而产生)，示出使用对应于最低有效位的位存储器178A来替换对应于最高有效位的有缺陷的位存储器178H对于总体灰度级的影响小于允许在用于发光的最终灰度级中未使用最高有效位的影响。
为了帮助说明，图10B为包括有缺陷的位存储器178H的存储器电路172B的图解示意图。在发现位存储器178H有缺陷(例如，在制造之后但在发送给客户之前发现)的情况下，映射可以用于将要传输到有缺陷的位存储器178H的位从有缺陷的位存储器178H重新路由到对应于传输的图像数据的最低有效位的位存储器178A。
图10C为存储器电路172B的图解示意图，其实现重新路由技术以将数据从有缺陷的位存储器178H重新路由到用于最低有效位(例如，位0)的位存储器178A。如图所示，将要传输到有缺陷的位存储器178H的最高有效位(例如，位7)重新路由以存储在位存储器178A中。该重新路由可以在保持其他位被路由(例如，映射)到原始位存储器的同时发生，使得位存储器178B继续接收第二最低有效位，位存储器178C继续接收第三位，等等。在将位重新路由到位存储器178A之后，将有缺陷的位存储器178H重新路由到最低有效位(例如，位0)而不是最高有效位(例如，位7)。应当理解，虽然存储器电路172B被示出为包括八个位存储器，但是可以包括任何数量的位存储器，并且可以在存储器电路172中使用任何数量的重新路由以提供本公开的益处。
为了进一步说明，图11为像素内存储器显示系统52的框图，该系统实现包括位存储器178A-178H的存储器电路172B。如图所示，位存储器178C是有缺陷的。响应于确定位存储器178F是有缺陷的，定时控制器54可以通过多路复用器202A判优图像数据从有缺陷的位存储器178F到最低有效位存储器178A的路由或重新路由。如上所述，冗余控制电路200可以包括存储器和逻辑部件，以便于行驱动器60和列驱动器62管理图像数据路由的操作逻辑部件，例如，通过操作多路复用器202和/或多路复用器204中的一者或多者。这样，最初对应于有缺陷的位存储器178F的位被允许影响光发射，而最初对应于位存储器178A的最低有效位数据不被允许影响光发射(例如，通过重新路由到有缺陷的位存储器178F)。
为了执行该LSB重新路由，冗余控制电路200可以选择性地控制多路复用器202和多路复用器204。行驱动器60和列驱动器62可以基于从定时控制器54接收的控制信号重新路由信号。通过与冗余控制电路200、行驱动器60和列驱动器62的通信，定时控制器54可以至少部分地基于与显示系统52相关联的有缺陷的位存储器178的映射，将用于有缺陷的位存储器178F的数据重新路由到位存储器178A。在一些实施方案中，定时控制器54可以操作以将对应于附加的有缺陷的位存储器178的位重新路由到尚未被重新路由使用的其他位存储器178。因此，定时控制器54可以基于特定显示系统52实施方案执行重新路由两次、三次、四次或更多次。定时控制器54可以操作子像素72以将存储在位存储器178中的位传输到驱动器80，以使得来自LED 103的光发射对应于要显示的图像。
在一些实施方案中，可以组合备用位存储器178和LSB重新路由技术。为了帮助说明，图12A为存储器电路172的第三实施方案(存储器电路172C)的图解示意图，其使用备用位存储器178S和LSB重新路由技术来校正有缺陷的位存储器178。存储器电路172C包括用于存储传输到子像素72的八位图像数据的位存储器178A-178H和备用位存储器178S。位存储器178A对应于传输的图像数据的最低有效位(LSB)，而位存储器178H对应于传输的图像数据的最高有效位(MSB)。在该实施方案中，对灰度级影响最大的有缺陷的位存储器178H(例如，最高有效位位置)被备用位存储器178S替换，并且对应于第二影响最大的有缺陷的位存储器178C的位被重新路由到对应于最低有效位(或较低有效位)的位存储器178A。如果存在附加的有缺陷的位存储器178，则可以重复LSB重新路由以将每个有影响的位重新路由到功能性无缺陷的位存储器178中。通过遵循该组合技术，最小化和/或消除了由两个或更多个有缺陷的位存储器引起的对所显示的图像质量的可感知的影响。
图12B为具有第一有缺陷的位存储器178H和第二有缺陷的位存储器178C的存储器电路174C的图解示意图。在多个位存储器178有缺陷的情况下(例如，在制造之后但在发送给客户之前发现)，可以使用映射来将要传输到有缺陷的位存储器178的位从有缺陷的位存储器178重新路由到对应于传输的图像数据的最低有效位的位存储器178A和/或备用位存储器178S。在该实施方案中，包括一个备用位存储器178S，然而，在一些实施方案中，可以包括多个备用位存储器178S。此外，在该实施方案中，执行一个LSB重新路由，然而，如上所述，可以执行多个LSB重新路由-即，第一和第二最低有效位可用于校正有缺陷的位存储器178C和178H。
图12C为存储器电路172C的图解示意图，其实现重新路由技术以将第一有缺陷的位存储器178H的数据重新路由到备用位存储器178S并且将第二有缺陷的位存储器178C的数据重新路由到对应于最低有效位的位存储器178A。该重新路由可以在保持其他位路由到原始位存储器178的同时发生，使得位存储器178B继续接收第二最低有效位，位存储器178D继续接收第四位，等等。在将第一位重新路由到备用位存储器178S并且将第二位重新路由到位存储器178A之后，有缺陷的位存储器178H变为未使用并且没有路由图像数据用于显示，而有缺陷的位存储器178C是最初路由到位存储器178A的路由图像数据。应当理解，虽然存储器电路172B被示出为包括用于存储图像数据的八个位存储器178A-178H和备用位存储器178S，但是可以包括任何数量的位存储器178以提供本公开的益处。
考虑到前述内容，图13是用于为像素内存储器电子显示器生成有缺陷的位存储器178的映射的方法220的流程图。尽管方法220的以下描述被描述为由定时控制器54执行，但是应当理解，任何合适的处理类型设备可以执行方法220。另外，应当理解，方法220可以不限于根据图13中所示的顺序执行；并且相反可以任何合适的顺序执行。
现在参见图13，在框222处，定时控制器54可接收测试数据。测试数据可用于促进有缺陷的存储器部件的识别(例如，位存储器178)。这样，测试数据可用作对子像素72的所测量的性能进行比较(例如，确定它们之间的差值)的控件，以确定特定子像素72的相应位存储器178是否正确操作。
在接收到测试数据之后，在框224处，定时控制器54可将存储器电路172与测试数据一起加载。为此，定时控制器54可操作列驱动器62以将对应于测试数据的灰度级的位单独地存储到每个位存储器178中，使得由位存储器178表示的对应数位等于测试数据的灰度级。列驱动器62可以操作每个位存储器178以通过选择性激活对应的晶体管176来接收测试数据位。
如果子像素72发射的光偏离预期的感知灰度级(例如，作为测试数据传输的已知灰度级)，则定时控制器54可以将该偏差与一个或多个有缺陷的位存储器178相关。因此，在框228处，定时控制器54可通过对响应于测试数据而生成的输出执行电或光学测试来确定显示系统52的存储器有缺陷的位置。定时控制器54可以多种方式确定有缺陷的位存储器178，包括但不限于：接收来自用户输入定义哪些位存储器178有缺陷的指示，测量由显示系统52发射的光的质量或亮度，同时显示测试数据并确定测量值偏离与测试数据相关联的预期值(诸如通过涉及一个或多个光学测量或基于光学测量的光学测试)，执行电测试以确定哪些位存储器178是有缺陷的，等等。
基于有缺陷的位存储器178，在框230处，定时控制器54可以生成指示有缺陷的位存储器178和随后的重新路由的映射，以减少或消除有缺陷的位存储器178的影响。在一些实施方案中，定时控制器54可使用附加处理电路诸如处理内核复合体12来生成映射。该映射可能够由行驱动器60、定时控制器54、冗余控制电路200和/或列驱动器62解译，以便于重新路由并校正有缺陷的位存储器178。
为了帮助描述如何使用映射显示图像数据，图14是用于根据映射通过像素内存储器电子显示系统52显示图像的方法250的流程图。尽管以下对方法250的描述被描述为由定时控制器54执行，但是应当理解，任何合适的处理类型设备可以执行方法250。另外，应当理解，方法250可不限于根据图14中所示的顺序执行；并且相反可以任何合适的顺序执行。
现在参见图14，在框252处，定时控制器54可接收映射。如上所述，该映射可以由处理内核复合体12从外部生成，或者以其他方式传输到定时控制器54。此外，定时控制器54可以从存储器位置(诸如存储设备14)访问映射。
在接收到映射之后，在框254处，定时控制器54可接收图像数据。定时控制器54可以从各种源接收图像数据，包括专用于检索、准备和传输用于显示的单个的图像数据帧的处理电路。此外，定时控制器54可以操作以从合适的存储位置(诸如存储设备14)检索图像数据本身。
在定时控制器54接收图像数据之后，在框256处，定时控制器54可以根据映射将图像数据加载到存储器电路172。即，定时控制器54可以读取映射以接收将要发生的重新路由以校正有缺陷的位存储器178。基于读取映射，定时控制器54根据将有缺陷的位存储器重新路由到具有正确的图像数据的映射的位存储器的映射来加载位存储器178。这样，有缺陷的位存储器178未被使用(例外情况是将最低有效位有意地重新路由到有缺陷的位存储器178中)并且利用备用位存储器178来减轻一个或多个有缺陷的位存储器178对感知图像质量和感知灰度级的影响。
在框258处，定时控制器54可以在根据映射加载各种位存储器178之后，根据加载的存储器电路172来操作以呈现图像数据。如上所述，定时控制器54操作以通过操作子像素72来呈现图像，以在与加载到该子像素72的位存储器178中的图像数据对应的特定持续时间内发射光。因此，通过根据指示有缺陷的位存储器178的映射加载存储器电路172和重新路由数据以减少有缺陷的位存储器178的影响，即使在显示系统52在一个或多个子像素72中具有有缺陷的存储器时，定时控制器54也能够继续操作显示系统52。
在一些实施方案中，这些技术应用于像素组，诸如在一行或多行像素上。例如，四行像素可以共享一个或多个位存储器178，而不是每个子像素具有专用的备用位存储器178S。在这些实施方案中，显示系统52可以支持不同的数据处理方案，其中加载图像数据用于在不同时间发射，以允许位存储器178的共享。
此外，在一些实施方案中，在生成映射时，定时控制器54或其他合适的处理电路可以考虑次要因素以确定用备用位存储器178替换哪个有缺陷的位存储器178。例如，定时控制器54可以确定特定有缺陷的位存储器178正在影响的屏幕上的像素的位置或正在影响哪个子像素以优先修复。这样，影响屏幕中间的像素的有缺陷的位存储器178可以优先于影响屏幕的侧边上的像素的有缺陷的位存储器178替换。又如，可以对子像素72的某些通道进行优先级排序，诸如对受影响的红色子像素72的修复可以优先于蓝色子像素72。
因此，本公开的技术效果包括对电子显示器的控制器的改进，以补偿由像素内存储器显示系统的有缺陷的存储器引起的非均匀像素特性，例如，通过生成对应于有缺陷的存储器的映射，该映射示出了从有缺陷的存储器到不同存储器的重新路由以补偿有缺陷的存储器。这些技术描述了基于有缺陷的位存储器与之相关联的位的有效性的高低来将数据从有缺陷的位存储器重新路由到功能性非有缺陷的位存储器。这些技术描述了一种改进的方法来检测和校正有缺陷的位存储器，即使在存储器电路中包括有缺陷的位存储器时也能够继续使用像素内存储器显示系统。此外，像素内存储器电子显示器可以实现分布在电子显示器的像素上的存储器单元，其中可能不可行或不可能使用标准冗余方案。
已经以示例的方式示出了上述具体实施方案，并且应当理解，这些实施方案可容许各种修改和另选形式。还应当理解，权利要求书并非旨在限于所公开的特定形式，而是旨在覆盖落在本公开的实质和范围内的所有修改、等同物和替代方案。
本文所述的和受权利要求保护的技术被引用并应用于实物和实际性质的具体示例，其明显改善了本技术领域，并且因此不是抽象、无形或纯理论的。此外，如果附加到本说明书结尾的任何权利要求包含被指定为“用于[执行][功能]...的装置”或“用于[执行][功能]...的步骤”的一个或多个元件，则这些元件将按照35U.S.C.112(f)进行解释。然而，对于任何包含以任何其他方式指定的元件的任何权利要求，这些元件将不会根据35U.S.C.112(f)进行解释。

Claims (21)

1.一种电子显示器，包括：
存储器存储装置，所述存储器存储装置被配置为存储表示要通过像素电路描绘的图像数据的数据值，其中所述存储器存储装置包括被配置为存储所述数据值的多个位的多个存储器部件；
发光器件，所述发光器件被配置为至少部分地基于所述数据值发射光；和
控制器，所述控制器被配置为：
接收所述数据值；
至少部分地基于所述多个位与所述多个存储器部件之间的映射来将所述多个位存储在所述多个存储器部件中，其中基于将所述多个位中的与所述多个存储器部件中的一个或多个有缺陷的存储器部件相关联的一个或多个位路由到所述多个存储器部件中的一个或多个其他存储器部件来确定所述映射；以及
至少部分地基于根据所述映射存储在所述多个存储器部件中的所述多个位来驱动所述发光器件发射光。
2.根据权利要求1所述的电子显示器，其中所述一个或多个其他存储器部件与比所述多个位中的所述一个或多个位更低的有效位相关联。
3.根据权利要求1所述的电子显示器，其中所述一个或多个其他存储器部件对应于备用存储器部件。
4.根据权利要求1所述的电子显示器，其中所述像素电路包括比较器，所述比较器被配置为将所述数据值与由计数器生成的位序列进行比较，并且其中所述控制器被配置为响应于所述比较器确定所述数据值匹配所述位序列而传输来自所述比较器的输出以便于光发射。
5.根据权利要求1所述的电子显示器，其中所述控制器被配置为至少部分地通过以下操作来驱动所述发光器件：
根据所述映射从所述多个存储器部件检索所述多个位；以及
根据所述映射，发射所述光一段时间，所述一段时间对应于由所述多个位表示的所述数据值。
6.根据权利要求1所述的电子显示器，包括附加像素电路，其中所述控制器被配置为通过一个或多个多路复用器将所述数据值传输到所述像素电路和所述附加像素电路。
7.根据权利要求1所述的电子显示器，其中所述多个存储器部件中的每个存储器部件被配置为存储数据中的一位。
8.根据权利要求1至7中任一项所述的电子显示器，其中基于由所述控制器接收的测试数据值以及响应于所述测试数据值而进行的电学测量或光学测量来确定所述映射。
9.根据权利要求1至7中任一项所述的电子显示器，其中所述映射被配置为将与所述一个或多个有缺陷的存储器部件中的第一存储器部件相关联的第一位路由至所述一个或多个其他存储器部件中对应于所述数据值的最低有效位的一个其他存储器部件。
10.根据权利要求1至7中任一项所述的电子显示器，其中所述映射被配置为将与所述一个或多个有缺陷的存储器部件中的第一存储器部件相关联的第一位路由至所述一个或多个其他存储器部件中对应于所述多个存储器部件中的备用存储器部件的一个其他存储器部件，其中当所述多个存储器部件中的每一个存储器部件都可操作时，不使用所述备用存储器部件。
11.根据权利要求1至10中任一项所述的电子显示器，其中所述控制器被配置为根据所述映射将所述多个位存储在所述多个存储器部件中，其中所述映射根据所述多个存储器部件中是否有任何存储器部件包括所述一个或多个有缺陷的存储器部件而变化。
12.一种方法，包括：
通过像素电路接收数据值；
至少部分地基于多个位和与所述像素电路相关联的多个存储器部件之间的映射，通过所述像素电路将所述多个位存储在所述多个存储器部件中，其中基于将所述多个位中的与所述多个存储器部件中的一个或多个有缺陷的存储器部件相关联的一个或多个位路由到所述多个存储器部件中的一个或多个其他存储器部件来确定所述映射；以及
至少部分地基于根据所述映射存储在所述多个存储器部件中的所述多个位通过所述像素电路来驱动发光器件发射光。
13.根据权利要求12所述的方法，包括将与所述一个或多个有缺陷的存储器部件中的第一存储器部件相关联的第一位路由到所述一个或多个其他存储器部件中对应于所述数据值的最低有效位的一个其他存储器部件。
14.根据权利要求12所述的方法，包括将与所述一个或多个有缺陷的存储器部件中的第一存储器部件相关联的第一位路由至所述一个或多个其他存储器部件中对应于所述多个存储器部件中的备用存储器部件的一个其他存储器部件，其中当所述多个存储器部件中的每一个存储器部件都可操作时，不使用所述备用存储器部件。
15.根据权利要求12所述的方法，包括：
根据所述映射从所述多个存储器部件检索所述多个位；以及
根据所述映射，发射所述光一段时间，所述一段时间对应于由所述多个位表示的所述数据值。
16.根据权利要求12至15中任一项所述的方法，其中所述映射至少部分地基于由电子显示器响应于测试数据值所描绘的图像与由所述电子显示器响应于所述测试数据值要描绘的预期图像之间的差异。
17.一种像素电路，包括：
存储器存储装置，所述存储器存储装置被配置为存储表示要用于引起光发射的图像数据的数据值，其中所述存储器存储装置包括被配置为存储所述数据值的多个位的多个存储器部件；和
发光器件，所述发光器件被配置为至少部分地基于所述数据值发射光，其中所述发光器件被配置为根据映射来至少部分地基于所述多个位发射光，所述多个位中的一个或多个位与所述多个存储器部件中的一个或多个有缺陷的存储部件相关联，所述映射包括所述多个位中的所述一个或多个位与所述多个存储器部件中的一个或多个其他存储器部件的一个或多个关联。
18.根据权利要求17所述的像素电路，其中所述多个存储器部件中的所述一个或多个其他存储器部件之一对应于所述数据值的至少最低有效位。
19.根据权利要求17所述的像素电路，其中所述一个或多个其他存储器部件对应于一个或多个备用存储器部件。
20.根据权利要求17至19中任一项所述的像素电路，其中所述映射将对应于所述一个或多个有缺陷的存储器部件中的第一存储器部件的第一位与所述一个或多个其他存储器部件中对应于所述数据值的最低有效位的一个其他存储器部件相关联。
21.根据权利要求17至19中任一项所述的像素电路，其中所述映射将对应于所述一个或多个有缺陷的存储器部件中的第一存储器部件的第一位与所述一个或多个其他存储器部件中对应于所述多个存储器部件中的备用存储器部件的一个其他存储器部件相关联，其中所述备用存储器部件独立于与可操作的所述多个存储器部件对应的位位置关联。
CN201910818506.6A 2018-09-17 2019-08-30 用于像素内存储器显示器的有缺陷的存储器的校正 Active CN110910807B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862732321P 2018-09-17 2018-09-17
US62/732,321 2018-09-17
US16/502,848 2019-07-03
US16/502,848 US10978028B2 (en) 2018-09-17 2019-07-03 Correction for defective memory of a memory-in-pixel display

Publications (2)

Publication Number Publication Date
CN110910807A true CN110910807A (zh) 2020-03-24
CN110910807B CN110910807B (zh) 2023-05-12

Family

ID=69774253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910818506.6A Active CN110910807B (zh) 2018-09-17 2019-08-30 用于像素内存储器显示器的有缺陷的存储器的校正

Country Status (7)

Country Link
US (3) US10978028B2 (zh)
EP (1) EP3853842A1 (zh)
JP (1) JP2022500694A (zh)
KR (1) KR102329589B1 (zh)
CN (1) CN110910807B (zh)
TW (1) TWI723523B (zh)
WO (1) WO2020060738A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312163A (zh) * 2018-12-11 2020-06-19 乐金显示有限公司 发光驱动器电路、微显示装置及其驱动方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257407B2 (en) 2020-04-23 2022-02-22 Facebook Technologies, Llc Display diagnostic system
WO2023007819A1 (ja) * 2021-07-27 2023-02-02 ソニーセミコンダクタソリューションズ株式会社 表示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0692728A2 (en) * 1994-07-13 1996-01-17 Texas Instruments Incorporated Improvements in and relating to spatial light modulators
US20020000966A1 (en) * 2000-07-03 2002-01-03 Yasuyuki Kudo Liquid crystal display device
JP2002278499A (ja) * 2000-12-26 2002-09-27 Semiconductor Energy Lab Co Ltd 発光装置、該発光装置の駆動方法、液晶表示装置及び電子機器
US20040109360A1 (en) * 2002-12-05 2004-06-10 Intel Corporation Byte aligned redundancy for memory array
US7230600B1 (en) * 2000-09-28 2007-06-12 Intel Corporation Repairable memory in display devices
JP2008058440A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 集積回路装置及び電子機器
CN101174404A (zh) * 2006-10-30 2008-05-07 株式会社瑞萨科技 用于显示控制器的半导体集成电路装置
CN101369247A (zh) * 2007-08-14 2009-02-18 戴尔产品有限公司 创建存储器缺陷映射表并使用该映射表优化性能的方法
US20090096770A1 (en) * 2007-10-10 2009-04-16 Kazuyoshi Kawabe Detecting defects in display panel pixels
CN101779234A (zh) * 2007-01-04 2010-07-14 米克罗恩技术公司 数字显示器
CN101937374A (zh) * 2009-06-30 2011-01-05 恒忆有限责任公司 存储存储器重映射信息的非易失性存储器
CN102523456A (zh) * 2010-08-18 2012-06-27 苹果公司 双图像传感器图像处理系统和方法
US20170133108A1 (en) * 2015-11-11 2017-05-11 Samsung Electronics Co., Ltd. Memory device and memory system having repair unit modification function

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399853B2 (ja) 1998-09-30 2003-04-21 三菱電機株式会社 表示パネルの表示制御回路
TW556144B (en) * 2000-03-30 2003-10-01 Seiko Epson Corp Display device
US7956857B2 (en) * 2002-02-27 2011-06-07 Intel Corporation Light modulator having pixel memory decoupled from pixel display
KR20050020837A (ko) * 2002-06-12 2005-03-04 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 픽셀 및 인-픽셀 메모리와 디스플레이 디바이스
GB0213420D0 (en) 2002-06-12 2002-07-24 Koninkl Philips Electronics Nv In-Pixel memory for display devices
US7590015B2 (en) * 2006-08-30 2009-09-15 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR101274707B1 (ko) * 2008-06-05 2013-06-12 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
WO2010035548A1 (ja) * 2008-09-24 2010-04-01 シャープ株式会社 液晶表示装置、アクティブマトリクス基板、電子機器
DE102012016675B4 (de) 2012-08-23 2015-02-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Farbkalibrierung eines Farbmonitors mit LED-Hintergrundbeleuchtung

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0692728A2 (en) * 1994-07-13 1996-01-17 Texas Instruments Incorporated Improvements in and relating to spatial light modulators
US20020000966A1 (en) * 2000-07-03 2002-01-03 Yasuyuki Kudo Liquid crystal display device
US7230600B1 (en) * 2000-09-28 2007-06-12 Intel Corporation Repairable memory in display devices
JP2002278499A (ja) * 2000-12-26 2002-09-27 Semiconductor Energy Lab Co Ltd 発光装置、該発光装置の駆動方法、液晶表示装置及び電子機器
US20040109360A1 (en) * 2002-12-05 2004-06-10 Intel Corporation Byte aligned redundancy for memory array
JP2008058440A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 集積回路装置及び電子機器
CN101174404A (zh) * 2006-10-30 2008-05-07 株式会社瑞萨科技 用于显示控制器的半导体集成电路装置
CN101779234A (zh) * 2007-01-04 2010-07-14 米克罗恩技术公司 数字显示器
US20120075320A1 (en) * 2007-01-04 2012-03-29 Micron Technology, Inc. Defect mapping for a digital display
CN101369247A (zh) * 2007-08-14 2009-02-18 戴尔产品有限公司 创建存储器缺陷映射表并使用该映射表优化性能的方法
US20090096770A1 (en) * 2007-10-10 2009-04-16 Kazuyoshi Kawabe Detecting defects in display panel pixels
CN101937374A (zh) * 2009-06-30 2011-01-05 恒忆有限责任公司 存储存储器重映射信息的非易失性存储器
CN102523456A (zh) * 2010-08-18 2012-06-27 苹果公司 双图像传感器图像处理系统和方法
US20170133108A1 (en) * 2015-11-11 2017-05-11 Samsung Electronics Co., Ltd. Memory device and memory system having repair unit modification function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312163A (zh) * 2018-12-11 2020-06-19 乐金显示有限公司 发光驱动器电路、微显示装置及其驱动方法

Also Published As

Publication number Publication date
CN110910807B (zh) 2023-05-12
US20210225334A1 (en) 2021-07-22
KR102329589B1 (ko) 2021-11-22
US11790873B2 (en) 2023-10-17
TWI723523B (zh) 2021-04-01
US10978028B2 (en) 2021-04-13
JP2022500694A (ja) 2022-01-04
TW202025118A (zh) 2020-07-01
WO2020060738A1 (en) 2020-03-26
US11417298B2 (en) 2022-08-16
EP3853842A1 (en) 2021-07-28
US20230029501A1 (en) 2023-02-02
US20200090630A1 (en) 2020-03-19
KR20210034674A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
US11790873B2 (en) Correction for defective memory of a memory-in-pixel display
JP4536582B2 (ja) 表示制御装置及びルックアップテーブルの生成方法
JP6683838B2 (ja) 冗長発光デバイスを備えるディスプレイ
US10891882B1 (en) Techniques for testing electrically configurable digital displays, and associated display architecture
CN110459174B (zh) 像素中存储器显示器
KR100798309B1 (ko) 액티브 매트릭스 유기 엘이디 구동회로
US10930201B1 (en) Micro light emitting diode testing
US20030001814A1 (en) Liquid crystal display device having a source driver and method for driving the same
KR20110075158A (ko) 기준전압 생성회로
US8054256B2 (en) Driving circuit and organic light emitting display using the same
JP2019095527A (ja) 表示ドライバ、表示装置及び画像補正方法
EP1504436A2 (en) Improved driver for non-linear displays comprising a random access memory for static content
US8378948B2 (en) Driving circuit and organic light emitting diode display device including the same
US11948514B2 (en) Display device and a method of operating the display device
JP2008180802A (ja) アクティブマトリクス型表示装置
KR100588755B1 (ko) 능동 매트릭스 유기 발광 다이오드 패널을 시분할 제어방식으로 구동하기 위한 데이터 처리 회로 및 방법
US20230014712A1 (en) Dual-memory driving of an electronic display
KR20100019726A (ko) 유기발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant