JP2002333862A - 発光装置及び電子機器 - Google Patents

発光装置及び電子機器

Info

Publication number
JP2002333862A
JP2002333862A JP2002037621A JP2002037621A JP2002333862A JP 2002333862 A JP2002333862 A JP 2002333862A JP 2002037621 A JP2002037621 A JP 2002037621A JP 2002037621 A JP2002037621 A JP 2002037621A JP 2002333862 A JP2002333862 A JP 2002333862A
Authority
JP
Japan
Prior art keywords
transistor
drain region
line
region
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002037621A
Other languages
English (en)
Other versions
JP2002333862A5 (ja
JP4212815B2 (ja
Inventor
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002037621A priority Critical patent/JP4212815B2/ja
Publication of JP2002333862A publication Critical patent/JP2002333862A/ja
Publication of JP2002333862A5 publication Critical patent/JP2002333862A5/ja
Application granted granted Critical
Publication of JP4212815B2 publication Critical patent/JP4212815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 温度変化に左右されずに一定の輝度を得るこ
とができる表示装置及びその駆動方法を提供する。 【解決手段】 トランジスタを用いて形成されたカレン
トミラー回路を各画素に設ける。該カレントミラー回路
が有する第１のトランジスタと第２のトランジスタは、
負荷抵抗の値によらず、そのドレイン電流が比例する値
に保たれるように接続されている。そして、第１のトラ
ンジスタのドレイン電流を、駆動回路においてビデオ信
号に見合った値に制御し、第２のトランジスタのドレイ
ン電流をＯＬＥＤに流すことで、ＯＬＥＤ駆動電流及び
ＯＬＥＤの輝度を制御することができる発光装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た有機ＯＬＥＤ（ＯＬＥＤ：Organic Light Emitting D
evice）を、該基板とカバー材の間に封入したＯＬＥＤ
パネルに関する。また、該ＯＬＥＤパネルにコントロー
ラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関す
る。なお本明細書において、ＯＬＥＤパネル及びＯＬＥ
Ｄモジュールを共に発光装置と総称する。本発明はさら
に、該発光装置を用いた電子機器に関する。
【０００２】
【従来の技術】ＯＬＥＤは自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年ＯＬＥＤを用いた発光装置は、ＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。
【０００３】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極層と、陰極層とを有している。有機化
合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から
基底状態に戻る際の発光（リン光）とがあるが、本発明
の発光装置は、上述した発光のうちの、いずれか一方の
発光を用いていても良いし、または両方の発光を用いて
いても良い。
【０００４】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に設けられた全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。
【０００５】
【発明が解決しようとする課題】発光装置を実用化する
上で問題となっているのが、有機発光材料の劣化に伴
う、ＯＬＥＤの輝度の低下であった。
【０００６】有機発光材料は水分、酸素、光、熱に弱
く、これらのものによって劣化が促進される。具体的に
は、発光装置を駆動するデバイスの構造、有機発光材料
の特性、電極の材料、作製工程における条件、発光装置
の駆動方法等により、その劣化の速度が左右される。
【０００７】有機発光層にかかる電圧が一定であって
も、有機発光層が劣化するとＯＬＥＤの輝度は低下し、
表示する画像は不鮮明になる。なお本明細書において、
一対の電極から有機発光層に印加する電圧をＯＬＥＤ駆
動電圧（Ｖｅｌ）と定義する。
【０００８】また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対
応した三種類のＯＬＥＤを用いたカラー化表示方式にお
いて、有機発光層を構成する有機発光材料は、ＯＬＥＤ
の対応する色によって異なる。そのため、ＯＬＥＤの有
機発光層が、対応する色にごとに異なる速度で劣化する
ことがある。この場合、時間が経つにつれ、ＯＬＥＤの
輝度が色ごとに異なってしまい、発光装置に所望の色を
有する画像を表示することができなくなる。
【０００９】また、有機発光層の温度は、外気温やＯＬ
ＥＤパネル自身が発する熱等に左右されるが、一般的に
ＯＬＥＤは温度によって流れる電流の値が変化する。図
２６に、有機発光層の温度を変化させたときの、ＯＬＥ
Ｄの電圧電流特性の変化を示す。電圧が一定のとき、有
機発光層の温度が高くなると、ＯＬＥＤ駆動電流は大き
くなる。そしてＯＬＥＤ駆動電流とＯＬＥＤの輝度は比
例関係にあるため、ＯＬＥＤ駆動電流が大きければ大き
いほど、ＯＬＥＤの輝度は高くなる。このように、有機
発光層の温度によってＯＬＥＤの輝度が変化するため、
所望の階調を表示することが難しく、温度の上昇に伴っ
て発光装置の消費電流が大きくなる。
【００１０】さらに、一般的に、有機発光材料の種類に
よって温度変化におけるＯＬＥＤ駆動電流の変化の度合
いが異なるため、カラー表示において各色のＯＬＥＤの
輝度が温度によってバラバラに変化することが起こりう
る。各色の輝度のバランスが崩れると、所望の色を表示
することができない。
【００１１】本発明は上述したことに鑑み、有機発光層
の劣化や温度変化に左右されずに一定の輝度を得ること
ができ、さらに所望のカラー表示を行うことが可能な発
光装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】本発明者は、ＯＬＥＤ駆
動電圧を一定に保って発光させるのと、ＯＬＥＤに流れ
る電流を一定に保って発光させるのとでは、後者の方
が、劣化によるＯＬＥＤの輝度の低下が小さいことに着
目した。なお本明細書において、ＯＬＥＤに流れる電流
をＯＬＥＤ駆動電流（Ｉｅｌ）と呼ぶ。そして、ＯＬＥ
Ｄの輝度を電圧によって制御するのではなく、電流によ
って制御することで、ＯＬＥＤの劣化によるＯＬＥＤの
輝度の変化を防ぐことができるのではないかと考えた。
【００１３】具体的に本発明では、トランジスタを用い
て形成されたカレントミラー回路を各画素に設ける。そ
して該カレントミラー回路を用いて、ＯＬＥＤ駆動電流
を制御する。そして、該カレントミラー回路が有する第
１のトランジスタと第２のトランジスタは、負荷抵抗の
値によらず、そのドレイン電流がほぼ等しい値に保たれ
るように接続されている。
【００１４】第１のトランジスタは、そのドレイン電流
Ｉ1が信号線駆動回路において制御されている。第１の
トランジスタのドレイン電流Ｉ1の大きさはは、負荷抵
抗の値によらず第２のトランジスタのドレイン電流Ｉ2
の大きさと常に等しくなるので、結果的に第２のトラン
ジスタのドレイン電流Ｉ2は信号線駆動回路において制
御されることになる。
【００１５】そして、第２のトランジスタは、そのドレ
イン電流Ｉ2がＯＬＥＤに流れるように接続される。し
たがって、ＯＬＥＤに流れるＯＬＥＤ駆動電流の値は、
負荷抵抗の値によらず、信号線駆動回路によって制御さ
れる。言い換えると、トランジスタの特性の違いや、Ｏ
ＬＥＤの劣化等に左右されずに、ＯＬＥＤ駆動電流を所
望の値に制御することが可能になる。
【００１６】本発明では、上記構成により、有機発光層
が劣化してもＯＬＥＤの輝度の低下を抑えることがで
き、その結果鮮明な画像を表示することができる。ま
た、各色毎に対応したＯＬＥＤを用いたカラー表示の発
光装置の場合、ＯＬＥＤの有機発光層が、対応する色に
ごとに異なる速度で劣化しても、各色の輝度のバランス
が崩れるのを防いで所望の色を表示することができる。
【００１７】また、有機発光層の温度が外気温やＯＬＥ
Ｄパネル自身が発する熱等に左右されても、ＯＬＥＤ駆
動電流を所望の値に制御することができる。よって、Ｏ
ＬＥＤ駆動電流とＯＬＥＤの輝度は比例するので、ＯＬ
ＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことがで
きる。また、カラー表示の発光装置の場合、温度変化に
左右されずに各色のＯＬＥＤの輝度の変化を抑えること
ができるので、各色の輝度のバランスが崩れるのを防ぐ
ことができ、所望の色を表示することができる。
【００１８】さらに、一般的に、有機発光材料の種類に
よって温度変化におけるＯＬＥＤ駆動電流の変化の度合
いが異なるため、カラー表示において各色のＯＬＥＤの
輝度が温度によってバラバラに変化することが起こりう
る。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度の
バランスが崩れるのを防ぐことができ、所望の色を表示
することができる。
【００１９】また一般的な発光装置は、各画素に電流を
供給する配線自体が抵抗を有するため、配線の長さによ
ってその電位が多少降下する。そしてこの電位の降下
は、表示する画像によっても大きく異なる。特に、同じ
配線から電流が供給される複数の画素において、階調数
の高い画素の割合が大きくなると、配線に流れる電流が
大きくなり、電位の降下が顕著に現れる。電位が降下す
ると、各画素のＯＬＥＤにそれぞれかかる電圧が小さく
なるため、各画素に供給される電流は小さくなる。よっ
て、ある所定の画素において一定の階調を表示しようと
しても、同じ配線から電流が供給されている他の画素の
階調数が変化すると、それに伴って該所定の画素に供給
される電流が変化し、結果的に階調数も変化する。しか
し本発明の発光装置では、表示する画像毎に測定値と基
準値を得て、ＯＬＥＤ電流を補正することができるの
で、表示する画像が変化しても補正により所望の階調数
を表示することができる。
【００２０】なお、本発明の発光装置では、画素に用い
るトランジスタは単結晶シリコンを用いて形成されたト
ランジスタであっても良いし、多結晶シリコンやアモル
ファスシリコンを用いた薄膜トランジスタであっても良
い。
【００２１】
【発明の実施の形態】（実施の形態１）図１に本発明の
ＯＬＥＤパネルの構成を、ブロック図で示す。１００は
画素部であり、複数の画素１０１がマトリクス状に形成
されている。また１０２は信号線駆動回路、１０３は走
査線駆動回路である。
【００２２】なお図１では信号線駆動回路１０２と走査
線駆動回路１０３が、画素部１００と同じ基板上に形成
されているが、本発明はこの構成に限定されない。信号
線駆動回路１０２と走査線駆動回路１０３とが画素部１
００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。ま
た、図１では信号線駆動回路１０２と走査線駆動回路１
０３は１つづつ設けられているが、本発明はこの構成に
限定されない。信号線駆動回路１０２と走査線駆動回路
１０３の数は設計者が任意に設定することができる。
【００２３】なお本明細書において接続とは、電気的な
接続を意味する。
【００２４】また図１では、画素部１００に信号線Ｓ１
〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線Ｇ１〜Ｇｙが設けら
れている。なお信号線と電源線の数は必ずしも同じであ
るとは限らない。またこれらの配線の他に、別の異なる
配線が設けられていても良い。
【００２５】電源線Ｖ１〜Ｖｘは所定の電位に保たれて
いる。なお図１ではモノクロの画像を表示する発光装置
の構成を示しているが、本発明はカラーの画像を表示す
る発光装置であっても良い。その場合、電源線Ｖ１〜Ｖ
ｘの電位の高さを全て同じに保たなくても良く、対応す
る色毎に変えるようにしても良い。
【００２６】図２に、図１で示した画素１０１の詳しい
構成を示す。図２に示す画素１０１は、信号線Ｓｉ（Ｓ
１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのう
ちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）
を有している。
【００２７】また画素１０１は、トランジスタＴｒ１
（第１電流駆動用トランジスタまたは第１のトランジス
タ）、トランジスタＴｒ２（第２電流駆動用トランジス
タまたは第２のトランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタまたは第３のトラン
ジスタ）、トランジスタＴｒ４（第２スイッチング用ト
ランジスタまたは第４のトランジスタ）、ＯＬＥＤ１０
４及び保持容量１０５を少なくとも有している。
【００２８】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に走査線Ｇｊに接続されている。
【００２９】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のドレイン領域に接続されている。またトラン
ジスタＴｒ４のソース領域とドレイン領域は、一方は信
号線Ｓｉに、もう一方はトランジスタＴｒ１のゲート電
極に接続されている。
【００３０】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【００３１】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ１０４が有する画素電極に接続されている。ＯＬ
ＥＤ１０４は陽極と陰極を有しており、本明細書では、
陽極を画素電極（第１の電極）として用いる場合は陰極
を対向電極（第２の電極）と呼び、陰極を画素電極とし
て用いる場合は陽極を対向電極と呼ぶ。
【００３２】電源線Ｖｉの電位（電源電位）は一定の高
さに保たれている。また対向電極の電位も、一定の高さ
に保たれている。
【００３３】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【００３４】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いる。逆に、陽極を対向電極として用
い、陰極を画素電極として用いる場合、トランジスタＴ
ｒ１及びトランジスタＴｒ２をｎチャネル型ＴＦＴとし
て用いる。
【００３５】保持容量１０５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量１０５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【００３６】次に、本発明の発光装置の駆動について、
図３、図４を用いて説明する。本発明の発光装置の駆動
は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明す
ることができる。図３に、各走査線のタイミングチャー
トを示す。走査線が選択されている期間、言いかえると
該走査線にゲート電極が接続されているＴＦＴが全てオ
ンの状態にある期間は、ＯＮで示す。逆に、走査線が選
択されていない期間、言いかえると該走査線にゲート電
極が接続されているＴＦＴが全てオフの状態にある期間
は、ＯＦＦで示す。また図４は、書き込み期間Ｔａと表
示期間ＴｄにおけるトランジスタＴｒ３とトランジスタ
Ｔｒ４の接続を、簡単に示した図である。
【００３７】書き込み期間Ｔａでは、図３（Ａ）に示す
とおり、走査線Ｇ１〜Ｇｙが順に選択される。そして、
信号線駆動回路１０２に入力されるビデオ信号の電位に
基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１〜Ｖｘの間に、
それぞれ一定の電流Ｉｃが流れる。なお本明細書におい
て電流Ｉｃを信号電流と呼ぶ。
【００３８】図４（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに一定の電流Ｉｃが流れた場合の、画素
１０１の概略図を示す。１０６は対向電極に電位が与え
られる電源との接続用の端子を意味している。また、１
０７は信号線駆動回路１０２が有する定電流源を意味す
る。
【００３９】トランジスタＴｒ３及びトランジスタＴｒ
４はオンの状態にあるので、信号線Ｓｉに一定の電流Ｉ
ｃが流れると、一定の電流ＩｃはトランジスタＴｒ１の
ドレイン領域とソース領域の間に流れる。このとき電流
Ｉｃは、トランジスタＴｒ１が飽和領域で動作するよう
に、定電流源１０７においてその大きさが制御されてい
る。飽和領域において、ＶGSはゲート電極とソース領域
間の電位差（ゲート電圧）、μをトランジスタの移動
度、Ｃ0を単位面積あたりのゲート容量、Ｗ／Ｌをチャ
ネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶTH
を閾値、μを移動度、トランジスタＴｒ１のドレイン電
流をＩ1とすると、以下の式１が成り立つ。
【００４０】
【式１】Ｉ1＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
【００４１】式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全
て個々のトランジスタによって決まる固定の値である。
またトランジスタＴｒ１のドレイン電流Ｉ１は、定電流
源１０７によって一定のＩｃに保たれている。よって式
１からわかるように、トランジスタＴｒ１のゲート電圧
ＶGSは電流値Ｉｃによって定まる。
【００４２】トランジスタＴｒ２のゲート電極は、トラ
ンジスタＴｒ１のゲート電極に接続されている。また、
トランジスタＴｒ２のソース領域は、トランジスタＴｒ
１のソース領域に接続されている。したがって、トラン
ジスタＴｒ１のゲート電圧は、そのままトランジスタＴ
ｒ２のゲート電圧となる。従って、トランジスタＴｒ２
のドレイン電流Ｉ2はトランジスタＴｒ１のドレイン電
流と同じ大きさに保たれる。つまり、Ｉ2＝Ｉｃとな
る。
【００４３】トランジスタＴｒ２のドレイン電流Ｉ2は
ＯＬＥＤ１０４に流れる。したがって、ＯＬＥＤ駆動電
流は、定電流源１０７において定められた一定の電流Ｉ
ｃと同じ大きさになる。
【００４４】ＯＬＥＤ１０４は、ＯＬＥＤ駆動電流の大
きさに見合った輝度で発光する。ＯＬＥＤ駆動電流が０
に限りなく近かったり、ＯＬＥＤ駆動電流が逆バイアス
の方向に流れたりする場合は、ＯＬＥＤ１０４は発光し
ない。
【００４５】全ての走査線Ｇ１〜Ｇｙの選択が終了し、
全てのラインの画素において上記動作が行われると、書
き込み期間Ｔａが終了する。書き込み期間Ｔａが終了す
ると、表示期間Ｔｄが開始される。
【００４６】図３（Ｂ）に、表示期間Ｔｄにおいて、走
査線のタイミングチャートを示す。表示期間Ｔｄでは、
全ての走査線Ｇ１〜Ｇｙが選択されていない。
【００４７】図４（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。トランジスタＴｒ３及びトランジスタ
Ｔｒ４はオフの状態にある。また、トランジスタＴｒ３
及びトランジスタＴｒ４のソース領域は電源線Ｖｉに接
続されており、一定の電位（電源電位）に保たれてい
る。
【００４８】表示期間Ｔｄでは、トランジスタＴｒ１の
ドレイン領域は、他の配線及び電源等から電位が与えら
れていない、所謂フローティングの状態にある。一方ト
ランジスタＴｒ２においては、書き込み期間Ｔａにおい
て定められたＶGSがそのまま維持されている。そのた
め、トランジスタＴｒ２のドレイン電流Ｉ2の値は、Ｉ
ｃに維持されたままである。よって、表示期間Ｔｄで
は、書き込み期間Ｔａにおいて定められたＯＬＥＤ駆動
電流の大きさに見合った輝度で、ＯＬＥＤ１０４が発光
する。
【００４９】そしてアナログのビデオ信号を用いた駆動
方法（アナログ駆動法）の場合、アナログのビデオ信号
によってＩｃの大きさが定められ、該Ｉｃの大きさに見
合った輝度でＯＬＥＤ１０４が発光することで、階調が
表示される。この場合、１つの書き込み期間Ｔａと１つ
の表示期間Ｔｄで１つのフレーム期間が構成され、該フ
レーム期間において１つの画像が表示される。
【００５０】図５に、アナログ駆動法におけるタイミン
グチャートの一例を示す。１フレーム期間はｙ個のライ
ン期間を有しており、各ライン期間において各走査線が
選択されている。各ライン期間において、各信号線に一
定の電流Ｉｃ（Ｉｃ１〜Ｉｃｘ）が流れる。図５ではラ
イン期間Ｌｊ（ｊ＝１〜ｙ）において各信号線に流れる
信号電流の値を、Ｉｃ１〔Ｌｊ〕〜Ｉｃｘ〔Ｌｊ〕と表
している。
【００５１】書き込み期間Ｔａと表示期間Ｔｄの開始さ
れるタイミングは、各ラインごとにずれており、各ライ
ンの書き込み期間の出現するタイミングは重ならない。
全ての画素において表示期間Ｔｄが終了すると、１つの
画像が表示される。
【００５２】一方デジタルのビデオ信号を用いた時間階
調の駆動方法（デジタル駆動法）の場合、１フレーム期
間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現
することで、１つの画像を表示することが可能である。
ｎビットのビデオ信号によって画像を表示する場合、少
なくともｎ個の書き込み期間と、ｎ個の表示期間とが１
フレーム期間内に設けられる。ｎ個の書き込み期間（Ｔ
ａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）
は、ビデオ信号の各ビットに対応している。
【００５３】図６に１フレーム期間において、ｎ個の書
き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔｄ
１〜Ｔｄｎ）が出現するタイミングを示す。横軸は時間
を示しており、縦軸は画素が有する走査線の位置を示し
ている。
【００５４】書き込み期間Ｔａｍ（ｍは１〜ｎの任意の
数）の次には、同じビット数に対応する表示期間、この
場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔ
ｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット
目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
【００５５】サブフレーム期間ＳＦ１〜ＳＦｎの長さ
は、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２ 0：２1：…：２
n-1を満たす。
【００５６】なお、表示上での画質向上のため、表示期
間の長いサブフレーム期間を、幾つかに分割しても良
い。具体的な分割の仕方については、特願２０００−２
６７１６４号において開示されているので、参照すれば
良い。
【００５７】図６に示した駆動法では、１フレーム期間
中における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【００５８】本発明では、上記構成により、有機発光層
が劣化してもＯＬＥＤの輝度の低下を抑えることがで
き、その結果鮮明な画像を表示することができる。ま
た、各色毎に対応したＯＬＥＤを用いたカラー表示の発
光装置の場合、ＯＬＥＤの有機発光層が、対応する色に
ごとに異なる速度で劣化しても、各色の輝度のバランス
が崩れるのを防いで所望の色を表示することができる。
【００５９】また、有機発光層の温度が外気温やＯＬＥ
Ｄパネル自身が発する熱等に左右されても、ＯＬＥＤ駆
動電流を所望の値に制御することができる。よって、Ｏ
ＬＥＤ駆動電流とＯＬＥＤの輝度は比例するので、ＯＬ
ＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことがで
きる。また、カラー表示の発光装置の場合、温度変化に
左右されずに各色のＯＬＥＤの輝度の変化を抑えること
ができるので、各色の輝度のバランスが崩れるのを防ぐ
ことができ、所望の色を表示することができる。
【００６０】さらに、一般的に、有機発光材料の種類に
よって温度変化におけるＯＬＥＤ駆動電流の変化の度合
いが異なるため、カラー表示において各色のＯＬＥＤの
輝度が温度によってバラバラに変化することが起こりう
る。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度の
バランスが崩れるのを防ぐことができ、所望の色を表示
することができる。
【００６１】また一般的な発光装置は、各画素に電流を
供給する配線自体が抵抗を有するため、配線の長さによ
ってその電位が多少降下する。そしてこの電位の降下
は、表示する画像によっても大きく異なる。特に、同じ
配線から電流が供給される複数の画素において、階調数
の高い画素の割合が大きくなると、配線に流れる電流が
大きくなり、電位の降下が顕著に現れる。電位が降下す
ると、各画素のＯＬＥＤにそれぞれかかる電圧が小さく
なるため、各画素に供給される電流は小さくなる。よっ
て、ある所定の画素において一定の階調を表示しようと
しても、同じ配線から電流が供給されている他の画素の
階調数が変化すると、それに伴って該所定の画素に供給
される電流が変化し、結果的に階調数も変化する。しか
し本発明の発光装置では、表示する画像毎に測定値と基
準値を得て、ＯＬＥＤ電流を補正することができるの
で、表示する画像が変化しても補正により所望の階調数
を表示することができる。
【００６２】（実施の形態２）本実施の形態では、図１
に示した画素１０１の、図２とは異なる構成について説
明する。
【００６３】図７に本実施の形態の画素の構成を示す。
図７に示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのう
ちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【００６４】また画素１０１は、トランジスタＴｒ１
（第１電流駆動用トランジスタ）、トランジスタＴｒ２
（第２電流駆動用トランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタ）、トランジスタＴ
ｒ４（第２スイッチング用トランジスタ）、ＯＬＥＤ１
０４及び保持容量１０５を少なくとも有している。
【００６５】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に走査線Ｇｊに接続されている。
【００６６】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のドレイン領域に接続されている。また、また
トランジスタＴｒ４のソース領域とドレイン領域は、一
方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ１のゲート電極に接続されている。
【００６７】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【００６８】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ１０４が有する画素電極に接続されている。電源
線Ｖｉの電位（電源電位）は一定の高さに保たれてい
る。また対向電極の電位も、一定の高さに保たれてい
る。
【００６９】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【００７０】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いることが好ましい。逆に、陽極を対向
電極として用い、陰極を画素電極として用いる場合、ト
ランジスタＴｒ１及びトランジスタＴｒ２をｎチャネル
型ＴＦＴとして用いることが好ましい。
【００７１】保持容量１０５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量１０５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【００７２】図７に示した画素を有する発光装置の動作
は、図２に示した画素の場合と同様に、書き込み期間Ｔ
ａと表示期間Ｔｄとに分けて説明することが可能であ
る。そして書き込み期間Ｔａと表示期間Ｔｄにおける画
素の動作は、図２に示した画素の場合と同じであり、実
施の形態１の図３及び図４における説明を参照すること
ができるので、ここでは説明を省略する。
【００７３】（実施の形態３）本実施の形態では、図１
に示した画素１０１の、図２、図７とは異なる構成につ
いて説明する。
【００７４】図８に本実施の形態の画素の構成を示す。
図８に示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのう
ちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【００７５】また画素１０１は、トランジスタＴｒ１
（第１電流駆動用トランジスタ）、トランジスタＴｒ２
（第２電流駆動用トランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタ）、トランジスタＴ
ｒ４（第２スイッチング用トランジスタ）、ＯＬＥＤ１
０４及び保持容量１０５を少なくとも有している。
【００７６】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に走査線Ｇｊに接続されている。
【００７７】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のゲート電極に接続されている。また、またト
ランジスタＴｒ４のソース領域とドレイン領域は、一方
はトランジスタＴｒ１のドレイン領域に、もう一方はト
ランジスタＴｒ１のゲート電極に接続されている。
【００７８】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【００７９】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ１０４が有する画素電極に接続されている。電源
線Ｖｉの電位（電源電位）は一定の高さに保たれてい
る。また対向電極の電位も、一定の高さに保たれてい
る。
【００８０】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【００８１】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いることが好ましい。逆に、陽極を対向
電極として用い、陰極を画素電極として用いる場合、ト
ランジスタＴｒ１及びトランジスタＴｒ２をｎチャネル
型ＴＦＴとして用いることが好ましい。
【００８２】保持容量１０５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量１０５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【００８３】図８に示した画素を有する発光装置の動作
は、図２に示した画素の場合と同様に、書き込み期間Ｔ
ａと表示期間Ｔｄとに分けて説明することが可能であ
る。そして書き込み期間Ｔａと表示期間Ｔｄにおける画
素の動作は、図２に示した画素の場合と同じであり、実
施の形態１の図３及び図４における説明を参照すること
ができるので、ここでは説明を省略する。
【００８４】
【実施例】以下に、本発明の実施例について説明する。
【００８５】（実施例１）本発明の発光装置の作成方法
の一例について、図９〜図１３を用いて説明する。ここ
では代表的に、図２に示した画素のトランジスタＴｒ２
及びトランジスタＴｒ４と、画素部の周辺に設けられる
駆動部のＴＦＴを同時に作製する方法について、工程に
従って詳細に説明する。なおトランジスタＴｒ１及びト
ランジスタＴｒ３も、トランジスタＴｒ２及びトランジ
スタＴｒ４の作製方法に従って作製することが可能であ
る。また、図７、図８及び図３０に示した画素も、本実
施例で示した作製工程を用いて作製することが可能であ
る。
【００８６】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【００８７】次いで、図９（Ａ）に示すように、基板９
００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
などの絶縁膜から成る下地膜９０１を形成する。本実施
例では下地膜９０１として２層構造を用いるが、前記絶
縁膜の単層膜または２層以上積層させた構造を用いても
良い。下地膜９０１の一層目としては、プラズマＣＶＤ
法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとし
て成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎ
ｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例
では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比
Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）
を形成した。次いで、下地膜９０１のニ層目としては、
プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガ
スとして成膜される酸化窒化珪素膜９０１ｂを５０〜２
００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積
層形成する。本実施例では、膜厚１００ｎｍの酸化窒化
珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ
＝７％、Ｈ＝２％）を形成した。
【００８８】次いで、下地膜９０１上に半導体層９０２
〜９０５を形成する。半導体層９０２〜９０５は、非晶
質構造を有する半導体膜を公知の手段（スパッタ法、Ｌ
ＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）
を行って得られた結晶質半導体膜を所望の形状にパター
ニングして形成する。この半導体層９０２〜９０５の厚
さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、
好ましくは珪素（シリコン）またはシリコンゲルマニウ
ム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合
金などで形成すると良い。本実施例では、プラズマＣＶ
Ｄ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させた。この
非晶質珪素膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜をフォ
トリソグラフィ法を用いたパターニング処理によって、
半導体層９０２〜９０５を形成した。
【００８９】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。
【００９０】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ
2)とする。また、ＹＡＧレーザーを用いる場合にはその
第２高調波を用いパルス発振周波数３０〜３００ｋＨｚ
とし、レーザーエネルギー密度を３００〜６００ｍＪ／
ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザー光を基板全面に渡って照射
し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を５０〜９０％として行えばよい。
【００９１】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
【００９２】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃat
e）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密
度０．５〜０．８Ｗ／ｃｍ2で放電させて形成すること
ができる。このようにして作製される酸化珪素膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。
【００９３】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０７は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９９９９％のＷターゲットを用い、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができる。
【００９４】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
７が微量に含有するアルカリ金属元素が第１の形状のゲ
ート絶縁膜９０６に拡散するのを防ぐことができる。い
ずれにしても、耐熱性導電層９０７は抵抗率を１０〜５
０μΩｃｍの範囲ですることが好ましい。
【００９５】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク９０８を形成する。そして、
第１のエッチング処理を行う。本実施例ではＩＣＰエッ
チング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を
用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。基
板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ
（１３.５６ＭＨｚ）電力を投入し、これにより実質的
に負の自己バイアス電圧が印加される。この条件でＷ膜
のエッチング速度は約１００ｎｍ／ｍｉｎである。第１
のエッチング処理はこのエッチング速度を基にＷ膜がち
ょうどエッチングされる時間を推定し、それよりもエッ
チング時間を２０％増加させた時間をエッチング時間と
した。
【００９６】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１２が形成される。導
電層９０９〜９１２のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０ｎｍ程度エッチングされる。
（図９（Ｂ））
【００９７】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０13〜５×１０14ａｔ
ｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイ
オンドープ法により第１の不純物領域９１４〜９１７に
は１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲
でｎ型を付与する不純物元素が添加される。（図９
（Ｃ））
【００９８】この工程において、ドーピングの条件によ
っては、不純物が第１の形状の導電層９０９〜９１２の
下に回りこみ、第１の不純物領域９１４〜９１７が第１
の形状の導電層９０９〜９１２と重なることも起こりう
る。
【００９９】次に、図９（Ｄ）に示すように第２のエッ
チング処理を行う。エッチング処理も同様にＩＣＰエッ
チング装置により行い、エッチングガスにＣＦ4とＣｌ2
の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ2(１３.５
６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６Ｍ
Ｈｚ)、圧力１．０Ｐａでエッチングを行う。この条件
で形成される第２の形状を有する導電層９１８〜９２１
が形成される。その端部にはテーパー部が形成され、該
端部から内側にむかって徐々に厚さが増加するテーパー
形状となる。第１のエッチング処理と比較して基板側に
印加するバイアス電力を低くした分等方性エッチングの
割合が多くなり、テーパー部の角度は３０〜６０°とな
る。マスク９０８はエッチングされて端部が削れ、マス
ク９２２となる。また、図９（Ｄ）の工程において、ゲ
ート絶縁膜９０６の表面が４０ｎｍ程度エッチングされ
る。
【０１００】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、不
純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第
２の不純物領域９２８〜９３１とを形成する。この工程
において、ドーピングの条件によっては、不純物が第２
の形状の導電層９１８〜９２１の下に回りこみ、第２の
不純物領域９２８〜９３１が第２の形状の導電層９１８
〜９２１と重なることも起こりうる。第２の不純物領域
における不純物濃度は、１×１０16〜１×１０18ａｔｏ
ｍｓ／ｃｍ3となるようにする。（図１０（Ａ））
【０１０１】そして、（図１０（Ｂ））に示すように、
ｐチャネル型ＴＦＴを形成する半導体層９０２、９０５
に一導電型とは逆の導電型の不純物領域９３３（９３３
ａ、９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形
成する。この場合も第２の形状の導電層９１８、９２１
をマスクとしてｐ型を付与する不純物元素を添加し、自
己整合的に不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する半導体層９０３、９０４は、レジ
ストのマスク９３２を形成し全面を被覆しておく。ここ
で形成される不純物領域９３３、９３４はジボラン（Ｂ
2Ｈ6）を用いたイオンドープ法で形成する。不純物領域
９３３、９３４のｐ型を付与する不純物元素の濃度は、
２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるよう
にする。
【０１０２】しかしながら、この不純物領域９３３、９
３４は詳細にはｎ型を付与する不純物元素を含有する２
つの領域に分けて見ることができる。第３の不純物領域
９３３ａ、９３４ａは１×１０20〜１×１０21ａｔｏｍ
ｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１
×１０20ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不
純物元素を含んでいる。しかし、これらの不純物領域９
３３ｂ、９３４ｂのｐ型を付与する不純物元素の濃度を
１×１０19ａｔｏｍｓ／ｃｍ3以上となるようにし、第
３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を
付与する不純物元素の濃度をｎ型を付与する不純物元素
の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域お
よびドレイン領域として機能するために何ら問題は生じ
ない。
【０１０３】その後、図１０（Ｃ）に示すように、第２
の形状を有する導電層９１８〜９２１およびゲート絶縁
膜９０６上に第１の層間絶縁膜９３７を形成する。第１
の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜９３７は無機絶縁物材料から形成する。第１の層間絶
縁膜９３７の膜厚は１００〜２００nmとする。第１の層
間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反
応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放
電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製さ
れる酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化シリコン膜で形成すれば良い。この場
合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．
１〜１．０W/cm2で形成することができる。また、第１
の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作
製される酸化窒化水素化シリコン膜を適用しても良い。
窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、
ＮＨ3から作製することが可能である。
【０１０４】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板９００に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。
【０１０５】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０16/cm3以下とすること
が望ましく、そのために水素を０．０１〜０．１atomic
％程度付与すれば良い。
【０１０６】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。
【０１０７】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。
【０１０８】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、まずエッチングガスにＣＦ
4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第
２の層間絶縁膜９３９をエッチングし、その後、続いて
エッチングガスをＣＦ 4、Ｏ2として第１の層間絶縁膜９
３７をエッチングする。さらに、半導体層との選択比を
高めるために、エッチングガスをＣＨＦ3に切り替えて
第３の形状のゲート絶縁膜９０６をエッチングすること
によりコンタクトホールを形成することができる。
【０１０９】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３とドレ
イン配線９４４〜９４６を形成する。なお本明細書で
は、ソース配線とドレイン配線とを併せて接続配線と呼
ぶ。図示していないが、本実施例ではこの接続配線を、
そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合
金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１１０】次いで、その上に透明導電膜を８０〜１２
０nmの厚さで形成し、パターニングすることによって画
素電極９４７を形成する（図１１（Ａ））。なお、本実
施例では、透明電極として酸化インジウム・スズ（ＩＴ
Ｏ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１１１】また、画素電極９４７は、ドレイン配線９
４６と接して重ねて形成することによってトランジスタ
Ｔｒ２のドレイン領域と電気的な接続が形成される。
【０１１２】図１２に、図１１（Ａ）の工程まで終了し
た時点での、画素の上面図を示す。なお、配線の位置や
半導体層の位置を明確にするために、絶縁膜や層間絶縁
膜は省略した。図１２のＡ−Ａ’における断面図が、図
１１（Ａ）のＡ−Ａ’に示した部分に相当する。
【０１１３】図１３に、図１２のＢ−Ｂ’における断面
図を示す。トランジスタＴｒ３は、走査線９７４の一部
であるゲート電極９７５を有しており、ゲート電極９７
５はトランジスタＴｒ４のゲート電極９２０とも接続さ
れている。また、トランジスタＴｒ３の半導体層の不純
物領域９７７は、一方は信号線Ｓｉとして機能する接続
配線９４２に接続され、もう一方は、接続配線９７１に
接続されている。
【０１１４】トランジスタＴｒ１は、容量配線９７３の
一部であるゲート電極９７６を有しており、ゲート電極
９７６はトランジスタＴｒ２のゲート電極９２１とも接
続されている。また、トランジスタＴｒ１の半導体層の
不純物領域９７８は、一方は接続配線９７１に接続さ
れ、もう一方は、電源線Ｖｉとして機能する接続配線９
４３に接続されている。
【０１１５】接続配線９４３は、トランジスタＴｒ２の
不純物領域９３４ａにも接続されている。また、９７０
は保持容量であり、半導体層９７２と、ゲート絶縁膜９
０６と、容量配線９７３を有している。半導体層９７２
が有する不純物領域９７９は、接続配線９４３に接続さ
れている。
【０１１６】次に、図１１（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機発光層を分離する役割を有している。本実施例では
レジストを用いて第３の層間絶縁膜９４９を形成する。
【０１１７】本実施例では、第３の層間絶縁膜９４９の
厚さを１μｍ程度とし、開口部は画素電極９４７に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。
【０１１８】本実施例のように、第３の層間絶縁膜９４
９を逆テーパー状にすることで、後の工程において有機
発光層を成膜した時に、隣り合う画素同士で有機発光層
が分断されるため、有機発光層と、第３の層間絶縁膜９
４９の熱膨張係数が異なっていても、有機発光層がひび
割れたり、剥離したりするのを抑えることができる。
【０１１９】なお、本実施例においては、第３の層間絶
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）、酸化珪素膜等を用いることも
できる。第３の層間絶縁膜９４９は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。
【０１２０】次に、有機発光層９５０を蒸着法により形
成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１お
よび保護電極９５２を形成する。このとき有機発光層９
５０及び陰極９５１を形成するに先立って画素電極９４
７に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極とし
てＭｇＡｇ電極を用いるが、公知の他の材料であっても
良い。
【０１２１】なお、有機発光層９５０としては、公知の
材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機発光層とするが、正孔注入
層、電子注入層若しくは電子輸送層のいずれかを設ける
場合もある。このように組み合わせは既に様々な例が報
告されており、そのいずれの構成を用いても構わない。
【０１２２】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１２３】また、保護電極９５２でも有機発光層９５
０を水分や酸素から保護することは可能であるが、さら
に好ましくは保護膜９５３を設けると良い。本実施例で
は保護膜９５３として３００ｎｍ厚の窒化珪素膜を設け
る。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１２４】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機発光層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機発光層を保護することが望ましい。
【０１２５】なお、有機発光層９５０の膜厚は１０〜４
００[nm]（典型的には６０〜１５０[nm]）、陰極９５１
の厚さは８０〜２００[nm]（典型的には１００〜１５０
[nm]）とすれば良い。
【０１２６】こうして図１１（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４７、有機発光
層９５０、陰極９５１の重なっている部分９５４がＯＬ
ＥＤに相当する。
【０１２７】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭ
ＯＳを形成している。トランジスタＴｒ２及びトランジ
スタＴｒ４は画素部が有するＴＦＴであり、駆動回路の
ＴＦＴと画素部のＴＦＴとは同一基板上に形成すること
ができる。
【０１２８】なお、ＯＬＥＤを用いた発光装置の場合、
駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ
程度で十分なので、ＴＦＴにおいてホットエレクトロン
による劣化があまり問題にならない。また駆動回路を高
速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、Ｏ
ＬＥＤを用いた発光装置の駆動回路では、ＴＦＴの半導
体層が有する第２の不純物領域９２９と、第４の不純物
領域９３３ｂとが、それぞれゲート電極９１８、９１９
と重ならない構成にするのが好ましい。
【０１２９】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。
【０１３０】（実施例２）本実施例では、実施例１とは
異なる発光装置の作製方法について説明する。
【０１３１】第２の層間絶縁膜９３９を形成するまでの
工程は、実施例５と同じである。図１４（Ａ）に示すよ
うに、第２の層間絶縁膜９３９を形成した後、第２の層
間絶縁膜９３９に接するように、パッシベーション膜９
８１を形成する。
【０１３２】パッシベーション膜９８１は、第２の層間
絶縁膜９３９に含まれる水分が、画素電極９４７や、第
３の層間絶縁膜９８２を介して、有機発光層９５０に入
るのを防ぐのに効果的である。第２の層間絶縁膜９３９
が有機樹脂材料を有している場合、有機樹脂材料は水分
を多く含むため、パッシベーション膜９８１を設けるこ
とは特に有効である。
【０１３３】本実施例では、パッシベーション膜９８１
として、窒化珪素膜を用いた。
【０１３４】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、まずエッチングガスにＣＦ
4、Ｏ2の混合ガスを用いてパッシベーション膜９８１を
エッチングし、次にエッチングガスにＣＦ4、Ｏ2、Ｈｅ
の混合ガスを用い有機樹脂材料から成る第２の層間絶縁
膜９３９をエッチングし、その後、続いてエッチングガ
スをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエッチ
ングする。さらに、半導体層との選択比を高めるため
に、エッチングガスをＣＨＦ3に切り替えて第３の形状
のゲート絶縁膜９０６をエッチングすることによりコン
タクトホールを形成することができる。
【０１３５】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３とドレ
イン配線９４４〜９４６を形成する。図示していない
が、本実施例ではこの配線を、膜厚５０ｎｍのＴｉ膜
と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）
との積層膜で形成した。
【０１３６】次いで、その上に透明導電膜を８０〜１２
０nmの厚さで形成し、パターニングすることによって画
素電極９４７を形成する（図１４（Ａ））。なお、本実
施例では、透明電極として酸化インジウム・スズ（ＩＴ
Ｏ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１３７】また、画素電極９４７は、ドレイン配線９
４６と接して重ねて形成することによってトランジスタ
Ｔｒ２のドレイン領域と電気的な接続が形成される。
【０１３８】次に、図１４（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９８２を形成する。本実施例では、開口部を形成す
る際、ウエットエッチング法を用いることでテーパー形
状の側壁とした。実施例１に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機発光層は分断さ
れないため、開口部の側壁が十分になだらかでないと段
差に起因する有機発光層の劣化が顕著な問題となってし
まうため、注意が必要である。
【０１３９】なお、本実施例においては、第３の層間絶
縁膜９８２として酸化珪素でなる膜を用いているが、場
合によっては、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用い
ることもできる。
【０１４０】そして、第３の層間絶縁膜９８２上に有機
発光層９５０を形成する前に、第３の層間絶縁膜９８２
の表面にアルゴンを用いたプラズマ処理を施し、第３の
層間絶縁膜９８２の表面を緻密化しておくのが好まし
い。上記構成によって、第３の層間絶縁膜９８２から有
機発光層９５０に水分が入るのを防ぐことができる。
【０１４１】次に、有機発光層９５０を蒸着法により形
成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１お
よび保護電極９５２を形成する。このとき有機発光層９
５０及び陰極９５１を形成するに先立って画素電極９４
７に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極とし
てＭｇＡｇ電極を用いるが、公知の他の材料であっても
良い。
【０１４２】なお、有機発光層９５０としては、公知の
材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機発光層とするが、正孔注入
層、電子注入層若しくは電子輸送層のいずれかを設ける
場合もある。このように組み合わせは既に様々な例が報
告されており、そのいずれの構成を用いても構わない。
【０１４３】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１４４】また、保護電極９５２でも有機発光層９５
０を水分や酸素から保護することは可能であるが、さら
に好ましくは保護膜９５３を設けると良い。本実施例で
は保護膜９５３として３００ｎｍ厚の窒化珪素膜を設け
る。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１４５】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機発光層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機発光層を保護することが望ましい。
【０１４６】なお、有機発光層９５０の膜厚は１０〜４
００[nm]（典型的には６０〜１５０[nm]）、陰極９５１
の厚さは８０〜２００[nm]（典型的には１００〜１５０
[nm]）とすれば良い。
【０１４７】こうして図１４（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４７、有機発光
層９５０、陰極９５１の重なっている部分９５４がＯＬ
ＥＤに相当する。
【０１４８】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭ
ＯＳを形成している。トランジスタＴｒ２及びトランジ
スタＴｒ４は画素部が有するＴＦＴであり、駆動回路の
ＴＦＴと画素部のＴＦＴとは同一基板上に形成すること
ができる。
【０１４９】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。
【０１５０】（実施例３）本実施例では、図７に示した
画素の上面図について説明する。図１５に本実施例の画
素の上面図を示す。なお、層間絶縁膜やゲート絶縁膜な
どの各種絶縁膜は、配線や半導体層の位置を明確にする
ために省略した。また、同じ層に形成される配線は同じ
ハッチで示す。さらに、図１５は、画素電極を形成した
後で、なおかつ有機発光層を形成する前の画素の上面図
に相当する。
【０１５１】図１５に示す画素は、走査線２１１と、信
号線２１０と、電源線２１７を１つづつ有している。そ
して、走査線２１１の一部２１２、２１３は、それぞれ
トランジスタＴｒ３と、トランジスタＴｒ４のゲート電
極に相当する。
【０１５２】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線２１０に接続されており、もう
一方は接続配線２１５を介してトランジスタＴｒ１のド
レイン領域に接続されている。また、トランジスタＴｒ
４のソース領域とドレイン領域は、一方は接続配線２１
５を介してトランジスタＴｒ１のドレイン領域に接続さ
れており、もう一方は接続配線２１４を介して容量配線
２１６に接続されている。
【０１５３】容量配線２１６の一部２１８、２２０は、
トランジスタＴｒ１及びトランジスタＴｒ２のゲート電
極に相当する。トランジスタＴｒ１のソース領域は電源
線２１７に接続されている。また、トランジスタＴｒ２
のソース領域は電源線２１７に接続されている。そし
て、トランジスタＴｒ２のドレイン領域は、接続配線２
２１を介して画素電極２２２に接続されている。
【０１５４】２１９は保持用量形成用の活性層であり、
保持用量形成用の活性層２１９上には、ゲート絶縁膜
（図示せず）を間に挟んで容量配線２１６が形成されて
いる。この、保持用量形成用の活性層２１９と、ゲート
絶縁膜と、容量配線２１６が重なっている部分が、保持
容量２０５に相当する。なお、容量配線２１６上には、
間に層間絶縁膜（図示せず）を挟んで、電源線２１７が
形成されている。この容量配線２１６と、層間絶縁膜
と、電源線２１７が重なる部分に形成される容量を保持
容量２０５として用いても良い。
【０１５５】本実施例で示した画素の上面図は、本発明
の構成のほんの一例に過ぎず、図７に示した画素の上面
図は、本実施例で示した構成に限定されない。なお本実
施例は、実施例１または２と自由に組み合わせて実施す
ることが可能である。
【０１５６】（実施例４）本実施例では、図８に示した
画素の上面図について説明する。図１６に本実施例の画
素の上面図を示す。なお、層間絶縁膜やゲート絶縁膜な
どの各種絶縁膜は、配線や半導体層の位置を明確にする
ために省略した。また、同じ層に形成される配線は同じ
ハッチで示す。さらに、図１６は、画素電極を形成した
後で、なおかつ有機発光層を形成する前の画素の上面図
に相当する。
【０１５７】図１６に示す画素は、走査線３１１と、信
号線３１０と、電源線３１７を１つづつ有している。そ
して、走査線３１１の一部３１２、３１３は、それぞれ
トランジスタＴｒ３と、トランジスタＴｒ４のゲート電
極に相当する。
【０１５８】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線３１０に接続されており、もう
一方は接続配線３３０を介して容量配線３１６に接続さ
れている。また、トランジスタＴｒ４のソース領域とド
レイン領域は、一方は接続配線３３０を介して容量配線
３１６に接続されており、もう一方は接続配線３１５を
介してトランジスタＴｒ１のドレイン領域に接続されて
いる。
【０１５９】容量配線３１６の一部３１８、３２０は、
トランジスタＴｒ１及びトランジスタＴｒ２のゲート電
極に相当する。トランジスタＴｒ１のソース領域は電源
線３１７に接続されている。また、トランジスタＴｒ２
のソース領域は電源線３１７に接続されている。そし
て、トランジスタＴｒ２のドレイン領域は、接続配線３
２１を介して画素電極３２２に接続されている。
【０１６０】３１９は保持用量形成用の活性層であり、
保持用量形成用の活性層３１９上には、ゲート絶縁膜
（図示せず）を間に挟んで容量配線３１６が形成されて
いる。この、保持用量形成用の活性層３１９と、ゲート
絶縁膜と、容量配線３１６が重なっている部分が、保持
容量３０５に相当する。なお、容量配線３１６上には、
間に層間絶縁膜（図示せず）を挟んで、電源線３１７が
形成されている。この容量配線３１６と、層間絶縁膜
と、電源線３１７が重なる部分に形成される容量を保持
容量３０５として用いても良い。
【０１６１】本実施例で示した画素の上面図は、本発明
の構成のほんの一例に過ぎず、図８に示した画素の上面
図は、本実施例で示した構成に限定されない。なお本実
施例は、実施例１または２と自由に組み合わせて実施す
ることが可能である。
【０１６２】（実施例５）本実施例では、実施例１とは
異なる構成の発光装置について説明する。
【０１６３】図２７に、本実施例の発光装置の画素部の
断面図を示す。図２７に示す発光装置は、赤色用の画素
（Ｒ用画素）８００ｒ、緑色用の画素（Ｇ用画素）８０
０ｇ、青色用の画素（Ｂ用画素）８００ｂを有してい
る。なお、本実施例の構成はカラー表示の発光装置だけ
ではなく、モノクロの画像を表示するための発光装置に
も用いることが可能である。
【０１６４】各色の画素には、基板８３０上にトランジ
スタＴｒ２が形成されている。なお本発明の発光装置で
は、各画素にトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔ
ｒ４が形成されているが、図２７では特にトランジスタ
Ｔｒ２のみ示す。
【０１６５】画素電極８０２ｒ、８０２ｇ、８０２ｂ
（全てあわせて画素電極８０２とする）は、ゲート絶縁
膜８１１、第１の層間絶縁膜８１０、第２の層間絶縁膜
８０７に形成されたコンタクトホールを介して、各トラ
ンジスタＴｒ２のドレイン領域８０９ｒ、８０９ｇ、８
０９ｂにそれぞれ接続されている。
【０１６６】本実施例において画素電極は陰極であり、
光は透過しない。本実施例ではＯＬＥＤの陰極としてＭ
ｇＡｇ電極を用いるが、公知の他の材料であっても良
い。
【０１６７】そして、画素電極８０２ｒ、８０２ｇ、８
０２ｂ及び第２の層間絶縁膜８０７を覆って、画素電極
８０２ｒ、８０２ｇ、８０２ｂと重なる位置に開口部８
５０を有する第３の層間絶縁膜８０５が形成される。本
実施例においては、第３の層間絶縁膜８０５として酸化
珪素でなる膜を用いているが、場合によっては、ポリイ
ミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）といった有機樹脂膜を用いることもできる。
【０１６８】次に第３層間絶縁膜８０５の開口部におい
て、画素電極８０２ｒ、８０２ｇ、８０２ｂと接するよ
うに有機発光層８０３ｒ、８０３ｇ、８０３ｂ（全てあ
わせて有機発光層８０３とする）を形成する。なおこの
とき有機発光層８０３ｒ、８０３ｇ、８０３ｂはメタル
マスクを用いて、色毎に順に蒸着法を用いて形成する。
そして各有機発光層８０３ｒ、８０３ｇ、８０３ｂは、
蒸着の際、第３の層間絶縁膜８０５の開口部以外の部分
に多少回り込んで成膜されることも予想されるが、なる
べく第３の層間絶縁膜８０５の開口部においてのみ形成
されるようにする。
【０１６９】そして次に、蒸着法を用いて、第３の層間
絶縁膜８０５の開口部以外の部分に、金属を有する導電
層８０６を形成する。導電層８０６の材料としては、低
い抵抗の金属であることが望ましい。また、複数の層の
導電層を積層して、１つの導電層として用いても良い。
本実施例では銅を用いるが、導電層８０６の材料はこれ
に限定されず、対向電極よりも抵抗が低い公知の金属材
料ならば用いることが可能である。本実施例では、導電
層８０６を形成することで、後に形成される対向電極の
抵抗を低くすることができるので、基板の大型化に適し
ているといえる。
【０１７０】次に、有機発光層８０３ｒ、８０３ｇ、８
０３ｂ及び導電層８０６を覆って、透明導電膜からなる
対向電極８０４を形成する。本実施例では、透明導電膜
としてＩＴＯを用いる。ＩＴＯは蒸着法を用いて形成す
ることが可能である。本実施例では特にイオンプレーテ
ィング法を用いて形成する場合について説明する。
【０１７１】イオンプレーティング法は、蒸着法に分類
される気相表面処理技術の１つであり、何らかの方法で
蒸発させた蒸着物質を、高周波プラズマあるいは真空放
電でイオン化または励起させ、蒸着させる基板に負電位
を与えることで該イオンを加速し、基板に付着させる方
法である。
【０１７２】イオンプレーティング法を用いて対向電極
を形成する際の具体的な条件として、０．０１〜１Ｐａ
の不活性ガス雰囲気下において、基板温度を１００〜３
００℃に保って蒸着させることが望ましい。そして７０
％以上の焼結密度を有する蒸発源としてのＩＴＯを用い
ることが望ましい。なお、イオンプレーティング法を用
いる際の最適な条件は、実施者が適宜選択することがで
きる。
【０１７３】また高周波プラズマを用いて蒸着物質をイ
オン化または励起することで、より蒸着物質のイオン化
する率または励起する率を高めることができ、なおかつ
イオン化または励起された蒸着物質が高いエネルギー状
態にあるので、速い蒸発速度を有したままで酸素との結
合を十分に行うことができる。このため、高速度で良質
な膜の形成が可能である。
【０１７４】本実施例では上記イオンプレーティング法
を用い、透明導電膜からなる対向電極８０４を８０〜１
２０nmの厚さで形成した。本実施例では、透明電極とし
て酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウム
に２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導
電膜を用いる。
【０１７５】なお本実施例の対向電極の形成方法は、上
述したイオンプレーティング法に限定されない。ただ
し、イオンプレーティング法を用いて形成された膜は密
着性が高く、また比較的低い温度でも結晶性の高いＩＴ
Ｏ膜を成膜することができるので、ＩＴＯの抵抗を低く
することができ、さらに比較的広い面積における均一な
成膜が可能であり、基板の大型化に適しているといえ
る。
【０１７６】そして各画素において、Ｒ用ＯＬＥＤ８０
１ｒ、Ｇ用ＯＬＥＤ８０１ｇ、Ｂ用ＯＬＥＤ８０１ｂが
完成する。各ＯＬＥＤは、画素電極８０２ｒ、８０２
ｇ、８０２ｂと、有機発光層８０３ｒ、８０３ｇ、８０
３ｂと、対向電極８０４とをそれぞれ有している。
【０１７７】図２８に、本実施例のＴＦＴが形成された
基板（素子基板）の上面図を示す。基板８３０に、画素
部８３１、走査線駆動回路８３２、信号線駆動回路８３
３、端子８３４が形成された状態を示している。端子８
３４と各駆動回路、画素部に形成されている電源線及び
対向電極は、引き回し配線８３５で接続されている。
【０１７８】また、必要に応じてＣＰＵ、メモリーなど
を形成したＩＣチップがＣＯＧ（Chip on Glass）法な
どにより素子基板に実装されていても良い。
【０１７９】ＯＬＥＤは導電層８０６の間に形成され、
その構造は図２９に示されている。画素電極８０２は各
画素に対応する電極であり、導電層８０６の間に形成さ
れている。その上層には有機化合物層８０３が導電層８
０６の間に形成され、複数の画素電極８０２に渡ってス
トライプ状に連続的に形成されている。
【０１８０】対向電極８０４は、有機化合物層８０３及
び導電層８０６の上層に形成され、かつ同様に導電層８
０６と接するように形成されている。
【０１８１】引き回し配線８３５は走査線（図示せず）
と同じ層に形成されており、導電層８０６とは直接接触
していない。そして引き回し配線８３５と対向電極８０
４は重なっている部分においてコンタクトを取ってい
る。
【０１８２】本実施例の構成は、実施例３または４と自
由に組み合わせて実施することが可能である。
【０１８３】（実施例６）本実施例では、本発明のデジ
タル駆動法で駆動する発光装置が有する駆動回路（信号
線駆動回路及び走査線駆動回路）の構成について説明す
る。
【０１８４】図１７に信号線駆動回路６０１の構成をブ
ロック図で示す。６０２はシフトレジスタ、６０３は記
憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流回路で
ある。
【０１８５】シフトレジスタ６０２にはクロック信号Ｃ
ＬＫと、スタートパルス信号ＳＰが入力されている。ま
た記憶回路Ａ６０３にはデジタルビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）が入力されてお
り、記憶回路Ｂ６０４にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０４か
ら出力される一定の信号電流Ｉｃは信号線へ入力され
る。
【０１８６】図１８に信号線駆動回路６０１のより詳し
い構成を示す。
【０１８７】シフトレジスタ６０２に所定の配線からク
ロック信号ＣＬＫとスタートパルス信号ＳＰとが入力さ
れることによって、タイミング信号が生成される。タイ
ミング信号は記憶回路Ａ６０３が有する複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力され
る。なおこのときシフトレジスタ６０２において生成さ
れたタイミング信号を、バッファ等で緩衝増幅してか
ら、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴ
Ａ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するような構成
にしても良い。
【０１８８】記憶回路Ａ６０３にタイミング信号が入力
されると、該タイミング信号に同期して、ビデオ信号線
６１０に入力される１ビット分のデジタルビデオ信号
が、順に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿
ｘ）のそれぞれに書き込まれ、保持される。
【０１８９】なお、本実施例では記憶回路Ａ６０３にデ
ジタルビデオ信号を取り込む際に、記憶回路Ａ６０３が
有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）
に、順にデジタルビデオ信号を入力しているが、本発明
はこの構成に限定されない。記憶回路Ａ６０３が有する
複数のステージのラッチをいくつかのグループに分け、
各グループごとに並行して同時にデジタルビデオ信号を
入力する、いわゆる分割駆動を行っても良い。なおこの
ときのグループの数を分割数と呼ぶ。例えば４つのステ
ージごとにラッチをグループに分けた場合、４分割で分
割駆動すると言う。
【０１９０】記憶回路Ａ６０３の全てのステージのラッ
チへの、デジタルビデオ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。実際には、上記ラ
イン期間に水平帰線期間が加えられた期間をライン期間
に含むことがある。
【０１９１】１ライン期間が終了すると、記憶回路Ｂ６
０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴＢ
＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル
（Latch Signal）が供給される。この瞬間、記憶回路Ａ
６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶
回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜
ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
【０１９２】デジタルビデオ信号を記憶回路Ｂ６０４に
送出し終えた記憶回路Ａ６０３には、シフトレジスタ６
０２からのタイミング信号に基づき、次の１ビット分の
デジタルビデオ信号の書き込みが順次行われる。
【０１９３】この２順目の１ライン期間中には、記憶回
路Ｂ６０４に書き込まれ、保持されているデジタルビデ
オ信号が定電流回路６０５に入力される。
【０１９４】定電流回路６０５は複数の電流設定回路
（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜Ｃ
ｘ）のそれぞれにデジタルビデオ信号が入力されると、
該デジタルビデオ信号が有する１または０の情報によっ
て、信号線に一定の電流Ｉｃが流れるか、または信号線
に電源線Ｖ１〜Ｖｘの電位が与えられるか、いずれか一
方が選択される。
【０１９５】図１９に電流設定回路Ｃ１の具体的な構成
の一例を示す。なお電流設定回路Ｃ２〜Ｃｘも同じ構成
を有する。
【０１９６】電流設定回路Ｃ１は定電流源６３１と、４
つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つ
のインバーターＩｎｂ１、Ｉｎｂ２とを有している。な
お、定電流源６３１が有するトランジスタ６５０の極性
は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
【０１９７】記憶回路Ｂ６０４が有するＬＡＴＢ＿１か
ら出力されたデジタルビデオ信号によって、ＳＷ１〜Ｓ
Ｗ４のスイッチングが制御される。なおＳＷ１及びＳＷ
３に入力されるデジタルビデオ信号と、ＳＷ２及びＳＷ
４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３
がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及びＳ
Ｗ３がオフのときはＳＷ２及びＳＷ４はオンとなってい
る。
【０１９８】ＳＷ１及びＳＷ３がオンのとき、定電流源
６３１から０ではない所定の値の電流ＩｃがＳＷ１及び
ＳＷ３を介して信号線Ｓ１に入力される。
【０１９９】逆にＳＷ２及びＳＷ４がオンのときは、定
電流源６３１からの電流ＩｃはＳＷ２を介してグラウン
ドに落とされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘ
の電源電位が信号線Ｓ１に与えられ、Ｉｃ≒０となる。
【０２００】再び図１８を参照して、前記の動作が、１
ライン期間内に、定電流回路６０５が有する全ての電流
設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よっ
て、デジタルビデオ信号により、全ての信号線に入力さ
れる信号電流Ｉｃの値が選択される。
【０２０１】次に、走査線駆動回路の構成について説明
する。
【０２０２】図２０は走査線駆動回路６４１の構成を示
すブロック図である。
【０２０３】走査線駆動回路６４１は、それぞれシフト
レジスタ６４２、バッファ６４３を有している。また場
合によってはレベルシフタを有していても良い。
【０２０４】走査線駆動回路６４１において、シフトレ
ジスタ６４２にクロックＣＬＫ及びスタートパルス信号
ＳＰが入力されることによって、タイミング信号が生成
される。生成されたタイミング信号はバッファ６４３に
おいて緩衝増幅され、対応する走査線に供給される。
【０２０５】走査線には、１ライン分の画素の第１スイ
ッチング用ＴＦＴ及び第２スイッチング用ＴＦＴのゲー
ト電極が接続されている。そして、１ライン分の画素の
第１スイッチング用ＴＦＴ及び第２スイッチング用ＴＦ
Ｔを一斉にＯＮにしなくてはならないので、バッファ６
４３は大きな電流を流すことが可能なものが用いられ
る。
【０２０６】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。さらに、本実施例
で示した定電流回路は、図１９に示した構成に限定され
ない。本発明で用いられる定電流回路は、信号電流Ｉｃ
が取りうる２値のいずれか一方をデジタルビデオ信号に
よって選択し、選択された値を有する信号電流を信号線
に流すことができれば、どのような構成を有していても
良い。
【０２０７】本実施例の構成は、実施例１〜５と自由に
組み合わせて実施することが可能である。 （実施例７）本実施例では、ｎビットのデジタルビデオ
信号に対応した本発明の発光装置の駆動法において、サ
ブフレーム期間ＳＦ１〜ＳＦｎの出現する順序について
説明する。
【０２０８】図２１に１フレーム期間において、ｎ個の
書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔ
ｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は
時間を示しており、縦軸は画素が有する走査線の位置を
示している。各画素の詳しい動作については実施の形態
を参照すれば良いので、ここでは省略する。
【０２０９】本実施例の駆動方法では、１フレーム期間
中で１番長い表示期間を有するサブフレーム期間（本実
施例ではＳＦｎ）を、１フレーム期間の最初及び最後に
設けない。言い換えると、１フレーム期間中で１番長い
表示期間を有するサブフレーム期間の前後に、同じフレ
ーム期間に含まれる他のサブフレーム期間が出現するよ
うな構成にしている。
【０２１０】上記構成によって、中間階調の表示を行っ
たときに、隣り合うフレーム期間同士で発光する表示期
間が隣接することによって起きていた表示むらを、人間
の目に認識されずらくすることができる。
【０２１１】なお本実施例の構成はｎ≧３の場合におい
て有効である。また、本実施例は実施例１〜実施例６と
自由に組み合わせて実施することが可能である。
【０２１２】（実施例８）本実施例では、本発明の発光
装置を６ビットのデジタルビデオ信号を用いて駆動させ
る例について説明する。
【０２１３】図２２に、１フレーム期間において、６個
の書き込み期間（Ｔａ１〜Ｔａ６）と６個の表示期間
（Ｔｄ１〜Ｔｄ６）とが出現するタイミングを示す。横
軸は時間を示しており、縦軸は画素が有する走査線の位
置を示している。各画素の詳しい動作については実施の
形態を参照すれば良いので、ここでは省略する。
【０２１４】６ビットのデジタルビデオ信号を用いた駆
動する場合、１フレーム期間内に少なくとも６つのサブ
フレーム期間ＳＦ１〜ＳＦ６が設けられる。
【０２１５】サブフレーム期間ＳＦ１〜ＳＦ６は、６ビ
ットのデジタル信号の各ビットに対応している。そして
サブフレーム期間ＳＦ１〜ＳＦ６は、６個の書き込み期
間（Ｔａ１〜Ｔａ６）と、６個の表示期間（Ｔｄ１〜Ｔ
ｄ６）とを有している。
【０２１６】ｍ（ｍは１〜６の任意の数）ビット目に対
応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有
するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔ
ａｍの次には、同じビット数に対応する表示期間、この
場合Ｔｄｍが出現する。
【０２１７】１フレーム期間中に書き込み期間Ｔａと表
示期間Ｔｄとが繰り返し出現することで、１つの画像を
表示することが可能である。
【０２１８】表示期間ＳＦ１〜ＳＦ６の長さは、ＳＦ
１：ＳＦ２：…：ＳＦ６＝２0：２1：…：２5を満た
す。
【０２１９】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０２２０】なお本実施例の構成は、実施例１〜７と自
由に組み合わせて実施することが可能である。
【０２２１】（実施例９）本実施例では、ｎビットのデ
ジタルビデオ信号を用いた、図６、図２１とは異なる駆
動方法の一例について説明する。
【０２２２】図２３に、１フレーム期間において、ｎ＋
１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））とｎ＋
１個の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とが出現す
るタイミングを示す。横軸は時間を示しており、縦軸は
画素が有する走査線の位置を示している。各画素の詳し
い動作については実施の形態を参照すれば良いので、こ
こでは省略する。
【０２２３】本実施例ではｎビットのデジタルビデオ信
号に対応して、１フレーム期間内にｎ＋１のサブフレー
ム期間ＳＦ１〜ＳＦｎ＋１が設けられる。そしてサブフ
レーム期間ＳＦ１〜ＳＦｎ＋１は、ｎ＋１個の書き込み
期間（Ｔａ１〜Ｔａ（ｎ＋１））と、ｎ＋１個の表示期
間（Ｔｄ１〜Ｔｄ（ｎ＋１））とを有している。
【０２２４】書き込み期間Ｔａｍ（ｍは１〜ｎ＋１の任
意の数）と表示期間Ｔｄｍとを有するサブフレーム期間
はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビ
ット数に対応する表示期間、この場合Ｔｄｍが出現す
る。
【０２２５】サブフレーム期間ＳＦ１〜ＳＦｎ−１は、
１〜（ｎ−１）ビットのデジタル信号の各ビットに対応
している。サブフレーム期間ＳＦｎ及びＳＦ（ｎ＋１）
はｎビット目のデジタルビデオ信号に対応している。
【０２２６】また本実施例では、同じビットのデジタル
ビデオ信号に対応するサブフレーム期間ＳＦｎとＳＦ
（ｎ＋１）は連続して出現しない。言い換えると、同じ
ビットのデジタルビデオ信号に対応するサブフレーム期
間ＳＦｎとＳＦ（ｎ＋１）の間に、他のサブフレーム期
間が設けられている。
【０２２７】１フレーム期間中に書き込み期間Ｔａと表
示期間Ｔｄとが繰り返し出現することで、１つの画像を
表示することが可能である。
【０２２８】表示期間ＳＦ１〜ＳＦｎ＋１の長さは、Ｓ
Ｆ１：ＳＦ２：…：（ＳＦｎ＋ＳＦ（ｎ＋１））＝
２0：２1：…：２n-1を満たす。
【０２２９】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０２３０】本実施例は上記構成によって、中間階調の
表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示む
らを、図６及び図２１の場合に比べて人間の目に認識さ
れずらくすることができる。
【０２３１】なお本実施例では、同じビットに対応する
サブフレーム期間が２つある場合について説明したが、
本発明はこれに限定されない。１フレーム期間内に同じ
ビットに対応するサブフレーム期間が３つ以上設けられ
ていても良い。
【０２３２】また、本実施例では最上位ビットのデジタ
ルビデオ信号に対応するサブフレーム期間を複数設けた
が、本発明はこれに限定されない。最上位ビット以外の
ビットのデジタルビデオ信号に対応するサブフレーム期
間を複数設けても良い。また、対応するサブフレーム期
間が複数設けられたビットは１つだけに限られず、いく
つかのビットのそれぞれに複数のサブフレーム期間が対
応するような構成にしても良い。
【０２３３】なお本実施例の構成はｎ≧２の場合におい
て有効である。また、本実施例は実施例１〜８と自由に
組み合わせて実施することが可能である。
【０２３４】（実施例１０）本実施例では、アナログ駆
動法で駆動する本発明の発光装置が有する信号線駆動回
路の構成について説明する。なお走査線駆動回路の構成
は、実施例６において示した構成を用いることができる
ので、ここでは説明を省略する。
【０２３５】図３１（Ａ）に本実施例の信号線駆動回路
４０１のブロック図を示す。４０２はシフトレジスタ、
４０３はバッファ、４０４はサンプリング回路、４０５
は電流変換回路を示している。
【０２３６】シフトレジスタ４０２には、クロック信号
（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されて
いる。シフトレジスタ４０２にクロック信号（ＣＬＫ）
とスタートパルス信号（ＳＰ）が入力されると、タイミ
ング信号が生成される。
【０２３７】生成されたタイミング信号は、バッファ４
０３において増幅または緩衝増幅されて、サンプリング
回路４０４に入力される。なお、バッファの代わりにレ
ベルシフタを設けて、タイミング信号を増幅しても良
い。また、バッファとレベルシフタを両方設けていても
良い。
【０２３８】図３１（Ｂ）にサンプリング回路４０４、
電流変換回路４０５の具体的な構成を示す。なおサンプ
リング回路４０４は、端子４１０においてバッファ４０
３と接続されている。
【０２３９】サンプリング回路４０４には、複数のスイ
ッチ４１１が設けられている。そしてサンプリング回路
４０４には、ビデオ信号線４０６からアナログビデオ信
号が入力されており、スイッチ４１１はタイミング信号
に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図３１
（Ｂ）では、電流変換回路４０５はサンプリング回路４
０４が有するスイッチ４１１の１つに接続されている電
流変換回路だけを示しているが、各スイッチ４１１の後
段に、図３１（Ｂ）に示したような電流変換回路４０５
が接続されているものとする。
【０２４０】なお本実施例では、スイッチ４１１にトラ
ンジスタを１つだけ用いているが、スイッチ４１１はタ
イミング信号に同期してアナログビデオ信号をサンプリ
ングできるスイッチであれば良く、本実施例の構成に限
定されない。
【０２４１】サンプリングされたアナログビデオ信号
は、電流変換回路４０５が有する電流出力回路４１２に
入力される。電流出力回路４１２は、入力されたビデオ
信号の電圧に見合った値の電流（信号電流）を出力す
る。なお図３１ではアンプ及びＴＦＴを用いて電流出力
回路を形成しているが、本発明はこの構成に限定され
ず、入力された信号の電圧に見合った値の電流を出力す
ることができる回路であれば良い。
【０２４２】該信号電流は、同じく電流変換回路４０５
が有するリセット回路４１７に入力される。リセット回
路４１７は、２つのアナログスイッチ４１３、４１４
と、インバーター４１６と、電源４１５を有している。
【０２４３】アナログスイッチ４１４にはリセット信号
（Ｒｅｓ）が入力されており、アナログスイッチ４１３
には、インバーター４１６によって反転されたリセット
信号（Ｒｅｓ）が入力されている。そしてアナログスイ
ッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作してお
り、一方がオンのとき片一方がオフになっている。
【０２４４】そして、アナログスイッチ４１３がオンの
ときに信号電流は対応する信号線に入力される。逆に、
アナログスイッチ４１４がオンのときに電源４１５の電
位が信号線に与えられ、信号線がリセットされる。な
お、電源４１５の電位は、画素に設けられた電源線の電
位とほぼ同じ高さであることが望ましく、信号線がリセ
ットされているときに信号線にながれる電流が０に近け
れば近いほど良い。
【０２４５】なお信号線は、帰線期間中にリセットする
のが望ましい。しかし、画像を表示している期間以外で
あるならば、必要に応じて帰線期間以外の期間にリセッ
トすることも可能である。
【０２４６】なお、本発明の発光装置を駆動する信号線
駆動回路及び走査線駆動回路は、本実施例で示す構成に
限定されない。本実施例の構成は、実施例１〜実施例９
に示した構成と自由に組み合わせて実施することが可能
である。
【０２４７】（実施例１１）本発明において、三重項励
起子からの燐光を発光に利用できる有機発光材料を用い
ることで、外部発光量子効率を飛躍的に向上させること
ができる。これにより、ＯＬＥＤの低消費電力化、長寿
命化、および軽量化が可能になる。
【０２４８】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２４９】上記の論文により報告された有機発光材料
（クマリン色素）の分子式を以下に示す。
【０２５０】
【化１】
【０２５１】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０２５２】上記の論文により報告された有機発光材料
（Ｐｔ錯体）の分子式を以下に示す。
【０２５３】
【化２】
【０２５４】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０２５５】上記の論文により報告された有機発光材料
（Ｉｒ錯体）の分子式を以下に示す。
【０２５６】
【化３】
【０２５７】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０２５８】なお、本実施例の構成は、実施例１〜実施
例１０のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０２５９】（実施例１２）本実施例では、本発明を用
いて発光装置を作製した例について、図２４を用いて説
明する。
【０２６０】図２４は、ＴＦＴが形成された素子基板を
シーリング材によって封止することによって形成された
発光装置の上面図であり、図２４（Ｂ）は、図２４
（Ａ）のＡ−Ａ’における断面図、図２４（Ｃ）は図２
４（Ａ）のＢ−Ｂ’における断面図である。
【０２６１】基板４００１上に設けられた画素部４００
２と、信号線駆動回路４００３と、第１及び第２の走査
線駆動回路４００４ａ、ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、
信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設
けられている。よって画素部４００２と、信号線駆動回
路４００３と、第１及び第２の走査線駆動回路４００４
ａ、ｂとは、基板４００１とシール材４００９とシーリ
ング材４００８とによって、充填材４２１０で密封され
ている。
【０２６２】また基板４００１上に設けられた画素部４
００２と、信号線駆動回路４００３と、第１及び第２の
走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有
している。図２４（Ｂ）では代表的に、下地膜４０１０
上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴを図示する）４２０１及び画素部４００２
に含まれる電流制御用ＴＦＴ（トランジスタＴｒ２）４
２０２を図示した。
【０２６３】本実施例では、駆動ＴＦＴ４２０１には公
知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャ
ネル型ＴＦＴが用いられ、電流制御用ＴＦＴ４２０２に
は公知の方法で作製されたｐチャネル型ＴＦＴが用いら
れる。また、画素部４００２には電流制御用ＴＦＴ４２
０２のゲートに接続された保持容量（図示せず）が設け
られる。
【０２６４】駆動ＴＦＴ４２０１及び電流制御用ＴＦＴ
４２０２上には層間絶縁膜（平坦化膜）４３０１が形成
され、その上に電流制御用ＴＦＴ４２０２のドレインと
電気的に接続する画素電極（陽極）４２０３が形成され
る。画素電極４２０３としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と
の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを
用いることができる。また、前記透明導電膜にガリウム
を添加したものを用いても良い。
【０２６５】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系（モノマー系）材料と高分子系（ポ
リマー系）材料があるがどちらを用いても良い。
【０２６６】有機発光層４２０４の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【０２６７】有機発光層４２０４の上には遮光性を有す
る導電膜（代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式（クラスターツール方式）の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極４２０５
は所定の電圧が与えられている。
【０２６８】以上のようにして、画素電極（陽極）４２
０３、有機発光層４２０４及び陰極４２０５からなるＯ
ＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３
を覆うように、絶縁膜４３０２上に保護膜４３０３が形
成されている。保護膜４３０３は、ＯＬＥＤ４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０２６９】４００５ａは電源供給線に接続された引き
回し配線であり、電流制御用ＴＦＴ４２０２のソース領
域に電気的に接続されている。引き回し配線４００５ａ
はシール材４００９と基板４００１との間を通り、異方
導電性フィルム４３００を介してＦＰＣ４００６が有す
るＦＰＣ用配線４３０１に電気的に接続される。
【０２７０】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【０２７１】但し、ＯＬＥＤからの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０２７２】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。
【０２７３】また充填材４２１０を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０２７４】図２４（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。
【０２７５】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２７６】本実施例の構成は、実施例１〜実施例１１
に示した構成と自由に組み合わせて実施することが可能
である。
【０２７７】（実施例１３）本実施例では、本発明の発
光装置の画素の構成の、図２、図７及び図８とは異なる
例について説明する。
【０２７８】図３０（Ａ）に、本実施例の画素の構成を
示す。図３０（Ａ）に示す画素７０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ
１〜Ｇａｙのうちの１つ）、第２走査線Ｇｂｊ（Ｇｂ１
〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。なお、画素部に設けられる
第１走査線と第２走査線の数は必ずしも同じ数であると
は限らない。
【０２７９】また画素７０１は、トランジスタＴｒ１
（第１電流駆動用トランジスタまたは第１のトランジス
タ）、トランジスタＴｒ２（第２電流駆動用トランジス
タまたは第２のトランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタまたは第３のトラン
ジスタ）、トランジスタＴｒ４（第２スイッチング用ト
ランジスタまたは第４のトランジスタ）、トランジスタ
Ｔｒ５（消去用トランジスタまたは第５のトランジス
タ）、ＯＬＥＤ７０４及び保持容量７０５を少なくとも
有している。
【０２８０】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に第１走査線Ｇａｊに接続されてい
る。
【０２８１】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のドレイン領域に接続されている。またトラン
ジスタＴｒ４のソース領域とドレイン領域は、一方は信
号線Ｓｉに、もう一方はトランジスタＴｒ１のゲート電
極に接続されている。
【０２８２】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【０２８３】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ７０４が有する画素電極に接続されている。
【０２８４】トランジスタＴｒ５のゲート電極は、第２
走査線Ｇｂｊに接続されている。また、トランジスタＴ
ｒ５のソース領域とドレイン領域は、一方は電源線Ｖｉ
に接続されており、もう一方は、トランジスタＴｒ１及
びトランジスタＴｒ２のゲート電極に接続されている。
【０２８５】電源線Ｖｉの電位（電源電位）は一定の高
さに保たれている。また対向電極の電位も、一定の高さ
に保たれている。
【０２８６】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【０２８７】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いる。逆に、陽極を対向電極として用
い、陰極を画素電極として用いる場合、トランジスタＴ
ｒ１及びトランジスタＴｒ２をｎチャネル型ＴＦＴとし
て用いる。
【０２８８】また、トランジスタＴｒ５は、ｎチャネル
型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０２８９】保持容量７０５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量７０５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【０２９０】図３０（Ｂ）に本実施例の画素の別の構成
を示す。図３０（Ｂ）に示す画素７１１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ
１〜Ｇａｙのうちの１つ）、第２走査線Ｇｂｊ（Ｇｂ１
〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。
【０２９１】また画素７１１は、トランジスタＴｒ１
（第１電流駆動用トランジスタ）、トランジスタＴｒ２
（第２電流駆動用トランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタ）、トランジスタＴ
ｒ４（第２スイッチング用トランジスタ）、トランジス
タＴｒ５（消去用トランジスタまたは第５のトランジス
タ）、ＯＬＥＤ７１４及び保持容量７１５を少なくとも
有している。
【０２９２】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に第１走査線Ｇａｊに接続されてい
る。
【０２９３】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のドレイン領域に接続されている。また、また
トランジスタＴｒ４のソース領域とドレイン領域は、一
方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ１のゲート電極に接続されている。
【０２９４】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【０２９５】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ７１４が有する画素電極に接続されている。電源
線Ｖｉの電位（電源電位）は一定の高さに保たれてい
る。また対向電極の電位も、一定の高さに保たれてい
る。
【０２９６】トランジスタＴｒ５のゲート電極は、第２
走査線Ｇｂｊに接続されている。また、トランジスタＴ
ｒ５のソース領域とドレイン領域は、一方は電源線Ｖｉ
に接続されており、もう一方は、トランジスタＴｒ１及
びトランジスタＴｒ２のゲート電極に接続されている。
【０２９７】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【０２９８】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いることが好ましい。逆に、陽極を対向
電極として用い、陰極を画素電極として用いる場合、ト
ランジスタＴｒ１及びトランジスタＴｒ２をｎチャネル
型ＴＦＴとして用いることが好ましい。
【０２９９】また、トランジスタＴｒ５は、ｎチャネル
型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０３００】保持容量７１５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量７１５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【０３０１】図３０（Ｃ）に本実施例の画素の別の構成
を示す。図３０（Ｃ）に示す画素７２１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ
１〜Ｇａｙのうちの１つ）、第２走査線Ｇｂｊ（Ｇｂ１
〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。
【０３０２】また画素７２１は、トランジスタＴｒ１
（第１電流駆動用トランジスタ）、トランジスタＴｒ２
（第２電流駆動用トランジスタ）、トランジスタＴｒ３
（第１スイッチング用トランジスタ）、トランジスタＴ
ｒ４（第２スイッチング用トランジスタ）、トランジス
タＴｒ５（消去用トランジスタまたは第５のトランジス
タ）、ＯＬＥＤ７２４及び保持容量７２５を少なくとも
有している。
【０３０３】トランジスタＴｒ３とトランジスタＴｒ４
のゲート電極は、共に第１走査線Ｇａｊに接続されてい
る。
【０３０４】トランジスタＴｒ３のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のゲート電極に接続されている。また、またト
ランジスタＴｒ４のソース領域とドレイン領域は、一方
はトランジスタＴｒ１のドレイン領域に、もう一方はト
ランジスタＴｒ１のゲート電極に接続されている。
【０３０５】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。
【０３０６】トランジスタＴｒ２のドレイン領域は、Ｏ
ＬＥＤ７２４が有する画素電極に接続されている。電源
線Ｖｉの電位（電源電位）は一定の高さに保たれてい
る。また対向電極の電位も、一定の高さに保たれてい
る。
【０３０７】トランジスタＴｒ５のゲート電極は、第２
走査線Ｇｂｊに接続されている。また、トランジスタＴ
ｒ５のソース領域とドレイン領域は、一方は電源線Ｖｉ
に接続されており、もう一方は、トランジスタＴｒ１及
びトランジスタＴｒ２のゲート電極に接続されている。
【０３０８】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの
どちらでも良い。ただし、トランジスタＴｒ３とトラン
ジスタＴｒ４の極性は同じである。
【０３０９】また、トランジスタＴｒ１とトランジスタ
Ｔｒ２はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのど
ちらでも良い。ただし、トランジスタＴｒ１とトランジ
スタＴｒ２の極性は同じである。そして、陽極を画素電
極として用い、陰極を対向電極として用いる場合、トラ
ンジスタＴｒ１及びトランジスタＴｒ２をｐチャネル型
ＴＦＴとして用いることが好ましい。逆に、陽極を対向
電極として用い、陰極を画素電極として用いる場合、ト
ランジスタＴｒ１及びトランジスタＴｒ２をｎチャネル
型ＴＦＴとして用いることが好ましい。
【０３１０】また、トランジスタＴｒ５は、ｎチャネル
型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０３１１】保持容量７２５はトランジスタＴｒ１及び
トランジスタＴｒ２のゲート電極と電源線Ｖｉとの間に
形成されている。保持容量７２５はトランジスタＴｒ１
及びトランジスタＴｒ２のゲート電極とソース領域の間
の電圧（ゲート電圧）をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【０３１２】なお、図３０（Ａ）、（Ｂ）、（Ｃ）に示
した画素を有する発光装置の駆動法は、デジタル駆動法
に限られる。そして図３０（Ａ）、（Ｂ）、（Ｃ）に示
した画素において、ＯＬＥＤ７０４、７１４、７２４が
発光しているときに、第２走査線Ｇｂｊの電位を制御し
てトランジスタＴｒ５をオンにすることで、ＯＬＥＤ７
０４、７１４、７２４を非発光の状態にすることができ
る。よって、画素へのデジタルビデオ信号の入力と並行
して、各画素の表示期間を強制的に終了させることがで
きるので表示期間を書き込み期間よりも短くすることが
可能であり、高いビット数のデジタルビデオ信号を用い
て駆動させるのに適している。
【０３１３】本実施例の構成は、実施例１、２、５、
６、７、８、９、１１、１２に示した構成と自由に組み
合わせて実施することが可能である。
【０３１４】（実施例１４）ＯＬＥＤを用いた発光装置
は自発光型であるため、液晶ディスプレイに比べ、明る
い場所での視認性に優れ、視野角が広い。従って、様々
な電子機器の表示部に用いることができる。
【０３１５】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはＤＶＤ：Digital Versat
ile Disc等の記録媒体を再生し、その画像を表示しうる
ディスプレイを備えた装置）などが挙げられる。特に、
斜め方向から画面を見る機会が多い携帯情報端末は、視
野角の広さが重要視されるため、発光装置を用いること
が望ましい。それら電子機器の具体例を図２５に示す。
【０３１６】図２５（Ａ）はＯＬＥＤ表示装置であり、
筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。
本発明の発光装置は表示部２００３に用いることができ
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、ＯＬＥＤ表示装置は、パソコン用、ＴＶ
放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
【０３１７】図２５（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。
【０３１８】図２５（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。
【０３１９】図２５（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。
【０３２０】図２５（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
【０３２１】図２５（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。
【０３２２】図２５（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。
【０３２３】ここで図２５（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電流を抑えることができ
る。
【０３２４】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０３２５】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０３２６】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０３２７】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１３に示し
たいずれの構成の発光装置を用いても良い。
【０３２８】
【発明の効果】
【０３２９】上述した構成によって、本発明の発光装置
は温度変化に左右されずに一定の輝度を得ることができ
る。また、カラー表示において、各色毎に異なる有機発
光材料を有するＯＬＥＤを設けた場合でも、温度によっ
て各色のＯＬＥＤの輝度がバラバラに変化して所望の色
が得られないということを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の発光装置の上面ブロック図。
【図２】 本発明の発光装置の画素の回路図。
【図３】 走査線に入力される信号のタイミングチャー
ト。
【図４】 駆動における画素の概略図。
【図５】 アナログ駆動法における書き込み期間と表示
期間の出現するタイミングを示す図。
【図６】 デジタル駆動法における書き込み期間と表示
期間の出現するタイミングを示す図。
【図７】 本発明の発光装置の画素の回路図。
【図８】 本発明の発光装置の画素の回路図。
【図９】 本発明の発光装置の作製方法を示す図。
【図１０】 本発明の発光装置の作製方法を示す図。
【図１１】 本発明の発光装置の作製方法を示す図。
【図１２】 本発明の発光装置の画素の上面図。
【図１３】 本発明の発光装置の画素の断面図。
【図１４】 本発明の発光装置の作製方法を示す図。
【図１５】 本発明の発光装置の画素の上面図。
【図１６】 本発明の発光装置の画素の上面図。
【図１７】 信号線駆動回路のブロック図。
【図１８】 デジタル駆動法における信号線駆動回路の
詳細図。
【図１９】 デジタル駆動法における電流設定回路の回
路図。
【図２０】 走査線駆動回路のブロック図。
【図２１】 デジタル駆動法における書き込み期間と表
示期間の出現するタイミングを示す図。
【図２２】 デジタル駆動法における書き込み期間と表
示期間の出現するタイミングを示す図。
【図２３】 デジタル駆動法における書き込み期間と表
示期間の出現するタイミングを示す図。
【図２４】 本発明の発光装置の外観図及び断面図。
【図２５】 本発明の発光装置を用いた電子機器の図。
【図２６】 ＯＬＥＤの電圧電流特性を示す図。
【図２７】 本発明の発光装置の画素の断面図。
【図２８】 本発明の発光装置の素子基板の上面図。
【図２９】 本発明の発光装置の素子基板の拡大図。
【図３０】 本発明の発光装置の画素の回路図。
【図３１】 デジタル駆動法における信号線駆動回路の
詳細図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４２Ｌ ６７０ ６７０Ｊ Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１４ Ｆターム(参考） 3K007 AB04 AB11 AB17 DB03 GA04 5C080 AA06 BB05 CC03 DD03 EE30 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43 KK47 5F110 AA14 BB01 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 EE01 EE04 EE14 EE23 EE44 EE45 FF02 FF04 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ04 HJ12 HJ23 HL04 HL06 HL11 HM15 NN03 NN22 NN23 NN24 NN27 NN35 NN72 PP03 PP34 QQ11 QQ24 QQ25

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】第１のトランジスタと、第２のトランジス
    タと、ＯＬＥＤと、電源線とを有する発光装置であっ
    て、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第１のトランジスタのゲート
    電極とドレイン領域が接続されている期間が設けられて
    いることを特徴とする発光装置。
  2. 【請求項２】第１のトランジスタと、第２のトランジス
    タと、ＯＬＥＤと、電源線とを有する発光装置であっ
    て、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第１のトランジスタのゲート
    電極とドレイン領域が接続されている期間が設けられて
    おり、 前記第１のトランジスタのゲート電極とドレイン領域が
    接続されている前記期間において、前記第１のトランジ
    スタのドレイン電流の大きさを制御することで、前記Ｏ
    ＬＥＤの輝度を制御することを特徴とする発光装置。
  3. 【請求項３】第１のトランジスタと、第２のトランジス
    タと、ＯＬＥＤと、電源線とを有する発光装置であっ
    て、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第１のトランジスタのゲート
    電極とドレイン領域が接続されている期間が設けられて
    おり、 前記第１のトランジスタのゲート電極とドレイン領域が
    接続されている前記期間において、前記第１のトランジ
    スタのドレイン電流の大きさをビデオ信号により制御す
    ることで、前記ＯＬＥＤの輝度を制御することを特徴と
    する発光装置。
  4. 【請求項４】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    いることを特徴とする発光装置。
  5. 【請求項５】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを制御
    することで、前記ＯＬＥＤの輝度を制御することを特徴
    とする発光装置。
  6. 【請求項６】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを、ビ
    デオ信号により制御することで、前記ＯＬＥＤの輝度を
    制御することを特徴とする発光装置。
  7. 【請求項７】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのドレイン領域に、
    もう一方は前記第１のトランジスタのゲート電極に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    いることを特徴とする発光装置。
  8. 【請求項８】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのドレイン領域に、
    もう一方は前記第１のトランジスタのゲート電極に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを制御
    することで、前記ＯＬＥＤの輝度を制御することを特徴
    とする発光装置。
  9. 【請求項９】第１のトランジスタと、第２のトランジス
    タと、第３のトランジスタと、第４のトランジスタと、
    ＯＬＥＤと、電源線と、信号線と、走査線とを有する発
    光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのドレイン領域に、
    もう一方は前記第１のトランジスタのゲート電極に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさをビデ
    オ信号により制御することで、前記ＯＬＥＤの輝度を制
    御することを特徴とする発光装置。
  10. 【請求項１０】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのゲート電極に、も
    う一方は前記第１のトランジスタのドレイン領域に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    いることを特徴とする発光装置。
  11. 【請求項１１】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのゲート電極に、も
    う一方は前記第１のトランジスタのドレイン領域に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを制御
    することで、前記ＯＬＥＤの輝度を制御することを特徴
    とする発光装置。
  12. 【請求項１２】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのゲート電極に、も
    う一方は前記第１のトランジスタのドレイン領域に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさをビデ
    オ信号により制御することで、前記ＯＬＥＤの輝度を制
    御することを特徴とする発光装置。
  13. 【請求項１３】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第３及び第４のトランジスタ
    がオンになる期間と、前記第３及び第４のトランジスタ
    がオフになる期間とを有し、 前記第３及び第４のトランジスタがオンになる期間にお
    いて前記信号線に流れる電流の大きさを制御すること
    で、前記ＯＬＥＤの輝度を制御することを特徴とする発
    光装置。
  14. 【請求項１４】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのドレイン領域に、
    もう一方は前記第１のトランジスタのゲート電極に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第３及び第４のトランジスタ
    がオンになる期間と、前記第３及び第４のトランジスタ
    がオフになる期間とを有し、 前記第３及び第４のトランジスタがオンになる期間にお
    いて前記信号線に流れる電流の大きさを制御すること
    で、前記ＯＬＥＤの輝度を制御することを特徴とする発
    光装置。
  15. 【請求項１５】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、ＯＬＥＤと、電源線と、信号線と、走査線とを有す
    る発光装置であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記第１のトランジスタのゲート電極に、も
    う一方は前記第１のトランジスタのドレイン領域に接続
    されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 １フレーム期間内に、前記第３及び第４のトランジスタ
    がオンになる期間と、前記第３及び第４のトランジスタ
    がオフになる期間とを有し、 前記第３及び第４のトランジスタがオンになる期間にお
    いて、前記信号線に流れる電流の大きさを制御すること
    で、前記ＯＬＥＤの輝度を制御することを特徴とする発
    光装置。
  16. 【請求項１６】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、第５のトランジスタと、ＯＬＥＤと、電源線と、信
    号線と、第１走査線と、第２走査線とを有する発光装置
    であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記第１走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第５のトランジスタのゲート電極は、前記第２走査
    線に接続されており、 前記第５のトランジスタのソース領域とドレイン領域
    は、一方は前記電源線に接続されており、もう一方は前
    記第１のトランジスタのゲート電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    いることを特徴とする発光装置。
  17. 【請求項１７】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、第５のトランジスタと、ＯＬＥＤと、電源線と、信
    号線と、第１走査線と、第２走査線とを有する発光装置
    であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記第１走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第５のトランジスタのゲート電極は、前記第２走査
    線に接続されており、 前記第５のトランジスタのソース領域とドレイン領域
    は、一方は前記電源線に接続されており、もう一方は前
    記第１のトランジスタのゲート電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを制御
    することで、前記ＯＬＥＤの輝度を制御することを特徴
    とする発光装置。
  18. 【請求項１８】第１のトランジスタと、第２のトランジ
    スタと、第３のトランジスタと、第４のトランジスタ
    と、第５のトランジスタと、ＯＬＥＤと、電源線と、信
    号線と、第１走査線と、第２走査線とを有する発光装置
    であって、 前記第３及び第４のトランジスタのゲート電極は、共に
    前記第１走査線に接続されており、 前記第３のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのドレイン領域に接続されており、 前記第４のトランジスタのソース領域とドレイン領域
    は、一方は前記信号線に、もう一方は前記第１のトラン
    ジスタのゲート電極に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲート電極が互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共にソース領域が前記電源線に接続されており、 前記第２のトランジスタのドレイン領域は、前記ＯＬＥ
    Ｄが有する画素電極に接続されており、 前記第５のトランジスタのゲート電極は、前記第２走査
    線に接続されており、 前記第５のトランジスタのソース領域とドレイン領域
    は、一方は前記電源線に接続されており、もう一方は前
    記第１のトランジスタのゲート電極に接続されており、 前記第１及び第２のトランジスタは飽和領域で動作して
    おり、 前記第１のトランジスタのドレイン電流の大きさを、ビ
    デオ信号により制御することで、前記ＯＬＥＤの輝度を
    制御することを特徴とする発光装置。
  19. 【請求項１９】請求項４乃至請求項１８のいずれか１項
    において、前記第３のトランジスタと前記第４のトラン
    ジスタの極性が同じであることを特徴とする発光装置。
  20. 【請求項２０】請求項１乃至請求項１９のいずれか１項
    において、前記第１のトランジスタと前記第２のトラン
    ジスタの極性が同じであることを特徴とする発光装置。
  21. 【請求項２１】複数のＴＦＴと、前記複数の各ＴＦＴと
    電気的に接続された複数の陰極と、前記複数の陰極間に
    形成されたバンクと、前記バンク上に形成された金属膜
    と、前記陰極上に形成された有機発光層と、前記有機発
    光層、前記バンク及び前記金属膜を覆って形成された陽
    極と、を有する発光装置であって、 前記バンク及び前記金属膜は前記ＴＦＴと重なっている
    ことを特徴とする発光装置。
  22. 【請求項２２】複数のＴＦＴと、前記複数の各ＴＦＴと
    電気的に接続された複数の陰極と、前記複数の陰極間に
    形成されたバンクと、前記バンク上に形成された金属膜
    と、前記陰極上に形成された有機発光層と、前記有機発
    光層、前記バンク及び前記金属膜を覆って形成された透
    明導電膜と、を有する発光装置であって、 前記バンク及び前記金属膜は前記ＴＦＴと重なってお
    り、 前記透明導電膜はイオンプレーティング法を用いて形成
    されていることを特徴とする発光装置。
  23. 【請求項２３】請求項１乃至請求項２２のいずれか１項
    において、前記発光装置を用いることを特徴とする電子
    機器。
JP2002037621A 2001-02-21 2002-02-15 発光装置 Expired - Fee Related JP4212815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002037621A JP4212815B2 (ja) 2001-02-21 2002-02-15 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001045644 2001-02-21
JP2001-45644 2001-02-21
JP2002037621A JP4212815B2 (ja) 2001-02-21 2002-02-15 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005043161A Division JP2005228751A (ja) 2001-02-21 2005-02-18 発光装置

Publications (3)

Publication Number Publication Date
JP2002333862A true JP2002333862A (ja) 2002-11-22
JP2002333862A5 JP2002333862A5 (ja) 2005-08-04
JP4212815B2 JP4212815B2 (ja) 2009-01-21

Family

ID=26609846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002037621A Expired - Fee Related JP4212815B2 (ja) 2001-02-21 2002-02-15 発光装置

Country Status (1)

Country Link
JP (1) JP4212815B2 (ja)

Cited By (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251166A (ja) * 2001-02-26 2002-09-06 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003015605A (ja) * 2001-07-03 2003-01-17 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2004531751A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
JP2004341312A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2004347625A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2005122206A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2005128306A (ja) * 2003-10-24 2005-05-19 Dainippon Printing Co Ltd 時分割階調表示ディスプレイ用駆動装置、時分割階調表示ディスプレイ
JP2005309375A (ja) * 2004-04-22 2005-11-04 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置
JP2008513960A (ja) * 2004-09-20 2008-05-01 イーストマン コダック カンパニー Ｏｌｅｄデバイスのための電流駆動型配置の提供
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
CN100447844C (zh) * 2004-05-20 2008-12-31 三洋电机株式会社 电流驱动像素电路
JP2009003477A (ja) * 2001-09-21 2009-01-08 Semiconductor Energy Lab Co Ltd 発光装置、発光装置の駆動方法
US7564451B2 (en) 2004-07-30 2009-07-21 Magnachip Semiconductor, Ltd. Organic light emitting device
JP2011039540A (ja) * 2010-09-24 2011-02-24 Semiconductor Energy Lab Co Ltd 表示装置
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2011145690A (ja) * 2011-03-01 2011-07-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
KR101137849B1 (ko) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 발광 표시장치
US8502751B2 (en) 2003-09-23 2013-08-06 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US8659518B2 (en) 2005-01-28 2014-02-25 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US8664644B2 (en) 2001-02-16 2014-03-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US8743096B2 (en) 2006-04-19 2014-06-03 Ignis Innovation, Inc. Stable driving scheme for active matrix displays
JP2014149532A (ja) * 2009-10-21 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
US8816946B2 (en) 2004-12-15 2014-08-26 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US8994617B2 (en) 2010-03-17 2015-03-31 Ignis Innovation Inc. Lifetime uniformity parameter extraction methods
US9059117B2 (en) 2009-12-01 2015-06-16 Ignis Innovation Inc. High resolution pixel architecture
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9093028B2 (en) 2009-12-06 2015-07-28 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US9093029B2 (en) 2011-05-20 2015-07-28 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9111485B2 (en) 2009-06-16 2015-08-18 Ignis Innovation Inc. Compensation technique for color shift in displays
US9125278B2 (en) 2006-08-15 2015-09-01 Ignis Innovation Inc. OLED luminance degradation compensation
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9153172B2 (en) 2004-12-07 2015-10-06 Ignis Innovation Inc. Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9305488B2 (en) 2013-03-14 2016-04-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9343006B2 (en) 2012-02-03 2016-05-17 Ignis Innovation Inc. Driving system for active-matrix displays
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9430958B2 (en) 2010-02-04 2016-08-30 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US9786209B2 (en) 2009-11-30 2017-10-10 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9818376B2 (en) 2009-11-12 2017-11-14 Ignis Innovation Inc. Stable fast programming scheme for displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9842889B2 (en) 2014-11-28 2017-12-12 Ignis Innovation Inc. High pixel density array architecture
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US9934725B2 (en) 2013-03-08 2018-04-03 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9947293B2 (en) 2015-05-27 2018-04-17 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10019941B2 (en) 2005-09-13 2018-07-10 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US10078984B2 (en) 2005-02-10 2018-09-18 Ignis Innovation Inc. Driving circuit for current programmed organic light-emitting diode displays
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163996B2 (en) 2003-02-24 2018-12-25 Ignis Innovation Inc. Pixel having an organic light emitting diode and method of fabricating the pixel
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10181282B2 (en) 2015-01-23 2019-01-15 Ignis Innovation Inc. Compensation for color variations in emissive devices
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
US10204540B2 (en) 2015-10-26 2019-02-12 Ignis Innovation Inc. High density pixel pattern
US10235933B2 (en) 2005-04-12 2019-03-19 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10311780B2 (en) 2015-05-04 2019-06-04 Ignis Innovation Inc. Systems and methods of optical feedback
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US10339860B2 (en) 2015-08-07 2019-07-02 Ignis Innovation, Inc. Systems and methods of pixel calibration based on improved reference values
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10388221B2 (en) 2005-06-08 2019-08-20 Ignis Innovation Inc. Method and system for driving a light emitting device display
US10410579B2 (en) 2015-07-24 2019-09-10 Ignis Innovation Inc. Systems and methods of hybrid calibration of bias current
US10573231B2 (en) 2010-02-04 2020-02-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US10867536B2 (en) 2013-04-22 2020-12-15 Ignis Innovation Inc. Inspection system for OLED display panels
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
JPWO2020111202A1 (ja) * 2018-11-28 2021-10-07 ソニーグループ株式会社 表示装置および電子機器
CN113870764A (zh) * 2020-06-11 2021-12-31 成都辰显光电有限公司 像素电路和显示面板

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (ja) * 1988-10-20 1990-06-07 Eastman Kodak Co Ｅｌストレージディスプレイ装置
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
WO1999065012A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
JP2000330527A (ja) * 1999-03-18 2000-11-30 Semiconductor Energy Lab Co Ltd 表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001036408A (ja) * 1999-05-17 2001-02-09 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
WO2002067327A2 (en) * 2001-02-16 2002-08-29 Ignis Innovation Inc. Pixel current driver for organic light emitting diode displays

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (ja) * 1988-10-20 1990-06-07 Eastman Kodak Co Ｅｌストレージディスプレイ装置
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
WO1999065012A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000330527A (ja) * 1999-03-18 2000-11-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
JP2001036408A (ja) * 1999-05-17 2001-02-09 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
WO2002067327A2 (en) * 2001-02-16 2002-08-29 Ignis Innovation Inc. Pixel current driver for organic light emitting diode displays

Cited By (215)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890220B2 (en) 2001-02-16 2014-11-18 Ignis Innovation, Inc. Pixel driver circuit and pixel circuit having control circuit coupled to supply voltage
JP2004531751A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
US8664644B2 (en) 2001-02-16 2014-03-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP2002251166A (ja) * 2001-02-26 2002-09-06 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US8314427B2 (en) 2001-02-26 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment
US8610117B2 (en) 2001-02-26 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment
US8071982B2 (en) 2001-02-26 2011-12-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment
JP2003015605A (ja) * 2001-07-03 2003-01-17 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
JP2005122206A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
US9165952B2 (en) 2001-09-21 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
JP2009003477A (ja) * 2001-09-21 2009-01-08 Semiconductor Energy Lab Co Ltd 発光装置、発光装置の駆動方法
US8895983B2 (en) 2001-09-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US9876063B2 (en) 2001-09-21 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US9847381B2 (en) 2001-09-21 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US8519392B2 (en) 2001-09-21 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US10068953B2 (en) 2001-09-21 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US9876062B2 (en) 2001-09-21 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US8227807B2 (en) 2001-09-21 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US9368527B2 (en) 2001-09-21 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
US10163996B2 (en) 2003-02-24 2018-12-25 Ignis Innovation Inc. Pixel having an organic light emitting diode and method of fabricating the pixel
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8004200B2 (en) 2003-03-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8212488B2 (en) 2003-03-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US9147720B2 (en) 2003-03-26 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP2004347625A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8400067B2 (en) 2003-03-26 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8759825B2 (en) 2003-03-26 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP4562997B2 (ja) * 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
US8643591B2 (en) 2003-05-16 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4618986B2 (ja) * 2003-05-16 2011-01-26 株式会社半導体エネルギー研究所 表示装置
JP2004341312A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US9472139B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
US8502751B2 (en) 2003-09-23 2013-08-06 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US9472138B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US9852689B2 (en) 2003-09-23 2017-12-26 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
US10089929B2 (en) 2003-09-23 2018-10-02 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US8941697B2 (en) 2003-09-23 2015-01-27 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
JP2005128306A (ja) * 2003-10-24 2005-05-19 Dainippon Printing Co Ltd 時分割階調表示ディスプレイ用駆動装置、時分割階調表示ディスプレイ
JP4566545B2 (ja) * 2003-10-24 2010-10-20 大日本印刷株式会社 時分割階調表示ディスプレイ用駆動装置、時分割階調表示ディスプレイ
JP2005309375A (ja) * 2004-04-22 2005-11-04 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置
CN100447844C (zh) * 2004-05-20 2008-12-31 三洋电机株式会社 电流驱动像素电路
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
USRE47257E1 (en) 2004-06-29 2019-02-26 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US7564451B2 (en) 2004-07-30 2009-07-21 Magnachip Semiconductor, Ltd. Organic light emitting device
KR101147352B1 (ko) * 2004-09-20 2012-05-22 글로벌 오엘이디 테크놀러지 엘엘씨 전류방식 능동 매트릭스 ｏｌｅｄ 장치 제조 방법 및 능동 매트릭스 회로에 의해 구동되는 화소들을 가진 능동 매트릭스 ｏｌｅｄ 장치
JP2008513960A (ja) * 2004-09-20 2008-05-01 イーストマン コダック カンパニー Ｏｌｅｄデバイスのための電流駆動型配置の提供
KR101197217B1 (ko) * 2004-09-20 2012-11-02 글로벌 오엘이디 테크놀러지 엘엘씨 전류방식 능동 매트릭스 ｏｌｅｄ 장치 제조 방법 및 능동매트릭스 회로에 의해 구동되는 화소들을 가진 능동매트릭스 ｏｌｅｄ 장치
KR101210484B1 (ko) * 2004-09-20 2012-12-11 글로벌 오엘이디 테크놀러지 엘엘씨 전류방식 능동 매트릭스 ｏｌｅｄ 장치 제조 방법 및 능동 매트릭스 회로에 의해 구동되는 화소들을 가진 능동 매트릭스 ｏｌｅｄ 장치
US9153172B2 (en) 2004-12-07 2015-10-06 Ignis Innovation Inc. Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
US8816946B2 (en) 2004-12-15 2014-08-26 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US10699624B2 (en) 2004-12-15 2020-06-30 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US8994625B2 (en) 2004-12-15 2015-03-31 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9970964B2 (en) 2004-12-15 2018-05-15 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9728135B2 (en) 2005-01-28 2017-08-08 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US9373645B2 (en) 2005-01-28 2016-06-21 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US8659518B2 (en) 2005-01-28 2014-02-25 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US10078984B2 (en) 2005-02-10 2018-09-18 Ignis Innovation Inc. Driving circuit for current programmed organic light-emitting diode displays
US10235933B2 (en) 2005-04-12 2019-03-19 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10388221B2 (en) 2005-06-08 2019-08-20 Ignis Innovation Inc. Method and system for driving a light emitting device display
KR101137849B1 (ko) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 발광 표시장치
US10019941B2 (en) 2005-09-13 2018-07-10 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US10127860B2 (en) 2006-04-19 2018-11-13 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US10453397B2 (en) 2006-04-19 2019-10-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9842544B2 (en) 2006-04-19 2017-12-12 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9633597B2 (en) 2006-04-19 2017-04-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US8743096B2 (en) 2006-04-19 2014-06-03 Ignis Innovation, Inc. Stable driving scheme for active matrix displays
US10325554B2 (en) 2006-08-15 2019-06-18 Ignis Innovation Inc. OLED luminance degradation compensation
US9530352B2 (en) 2006-08-15 2016-12-27 Ignis Innovations Inc. OLED luminance degradation compensation
US9125278B2 (en) 2006-08-15 2015-09-01 Ignis Innovation Inc. OLED luminance degradation compensation
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9418587B2 (en) 2009-06-16 2016-08-16 Ignis Innovation Inc. Compensation technique for color shift in displays
US9117400B2 (en) 2009-06-16 2015-08-25 Ignis Innovation Inc. Compensation technique for color shift in displays
US10553141B2 (en) 2009-06-16 2020-02-04 Ignis Innovation Inc. Compensation technique for color shift in displays
US9111485B2 (en) 2009-06-16 2015-08-18 Ignis Innovation Inc. Compensation technique for color shift in displays
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US9419020B2 (en) 2009-10-21 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2014149532A (ja) * 2009-10-21 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
US10115743B2 (en) 2009-10-21 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US9716109B2 (en) 2009-10-21 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10685627B2 (en) 2009-11-12 2020-06-16 Ignis Innovation Inc. Stable fast programming scheme for displays
US9818376B2 (en) 2009-11-12 2017-11-14 Ignis Innovation Inc. Stable fast programming scheme for displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US10699613B2 (en) 2009-11-30 2020-06-30 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US10679533B2 (en) 2009-11-30 2020-06-09 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10304390B2 (en) 2009-11-30 2019-05-28 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9786209B2 (en) 2009-11-30 2017-10-10 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9059117B2 (en) 2009-12-01 2015-06-16 Ignis Innovation Inc. High resolution pixel architecture
US9093028B2 (en) 2009-12-06 2015-07-28 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US9262965B2 (en) 2009-12-06 2016-02-16 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10573231B2 (en) 2010-02-04 2020-02-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10971043B2 (en) 2010-02-04 2021-04-06 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10395574B2 (en) 2010-02-04 2019-08-27 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10032399B2 (en) 2010-02-04 2018-07-24 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US9773441B2 (en) 2010-02-04 2017-09-26 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US11200839B2 (en) 2010-02-04 2021-12-14 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9430958B2 (en) 2010-02-04 2016-08-30 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US8994617B2 (en) 2010-03-17 2015-03-31 Ignis Innovation Inc. Lifetime uniformity parameter extraction methods
JP2011039540A (ja) * 2010-09-24 2011-02-24 Semiconductor Energy Lab Co Ltd 表示装置
US9489897B2 (en) 2010-12-02 2016-11-08 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US10460669B2 (en) 2010-12-02 2019-10-29 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9997110B2 (en) 2010-12-02 2018-06-12 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
JP2011145690A (ja) * 2011-03-01 2011-07-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US10249237B2 (en) 2011-05-17 2019-04-02 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US10127846B2 (en) 2011-05-20 2018-11-13 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10325537B2 (en) 2011-05-20 2019-06-18 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9093029B2 (en) 2011-05-20 2015-07-28 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9589490B2 (en) 2011-05-20 2017-03-07 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10032400B2 (en) 2011-05-20 2018-07-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10580337B2 (en) 2011-05-20 2020-03-03 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9355584B2 (en) 2011-05-20 2016-05-31 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10475379B2 (en) 2011-05-20 2019-11-12 Ignis Innovation Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799248B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9640112B2 (en) 2011-05-26 2017-05-02 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US10706754B2 (en) 2011-05-26 2020-07-07 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9978297B2 (en) 2011-05-26 2018-05-22 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US10417945B2 (en) 2011-05-27 2019-09-17 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9224954B2 (en) 2011-08-03 2015-12-29 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9818806B2 (en) 2011-11-29 2017-11-14 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10380944B2 (en) 2011-11-29 2019-08-13 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10079269B2 (en) 2011-11-29 2018-09-18 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10453904B2 (en) 2011-11-29 2019-10-22 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9792857B2 (en) 2012-02-03 2017-10-17 Ignis Innovation Inc. Driving system for active-matrix displays
US10453394B2 (en) 2012-02-03 2019-10-22 Ignis Innovation Inc. Driving system for active-matrix displays
US9343006B2 (en) 2012-02-03 2016-05-17 Ignis Innovation Inc. Driving system for active-matrix displays
US10043448B2 (en) 2012-02-03 2018-08-07 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9741279B2 (en) 2012-05-23 2017-08-22 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US10176738B2 (en) 2012-05-23 2019-01-08 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9940861B2 (en) 2012-05-23 2018-04-10 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9536460B2 (en) 2012-05-23 2017-01-03 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9368063B2 (en) 2012-05-23 2016-06-14 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9685114B2 (en) 2012-12-11 2017-06-20 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US10140925B2 (en) 2012-12-11 2018-11-27 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US10311790B2 (en) 2012-12-11 2019-06-04 Ignis Innovation Inc. Pixel circuits for amoled displays
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US10847087B2 (en) 2013-01-14 2020-11-24 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US11875744B2 (en) 2013-01-14 2024-01-16 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9934725B2 (en) 2013-03-08 2018-04-03 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9536465B2 (en) 2013-03-14 2017-01-03 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9818323B2 (en) 2013-03-14 2017-11-14 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US10198979B2 (en) 2013-03-14 2019-02-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9305488B2 (en) 2013-03-14 2016-04-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9997107B2 (en) 2013-03-15 2018-06-12 Ignis Innovation Inc. AMOLED displays with multiple readout circuits
US9721512B2 (en) 2013-03-15 2017-08-01 Ignis Innovation Inc. AMOLED displays with multiple readout circuits
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US10460660B2 (en) 2013-03-15 2019-10-29 Ingis Innovation Inc. AMOLED displays with multiple readout circuits
US10867536B2 (en) 2013-04-22 2020-12-15 Ignis Innovation Inc. Inspection system for OLED display panels
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US10600362B2 (en) 2013-08-12 2020-03-24 Ignis Innovation Inc. Compensation accuracy
US9990882B2 (en) 2013-08-12 2018-06-05 Ignis Innovation Inc. Compensation accuracy
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US10186190B2 (en) 2013-12-06 2019-01-22 Ignis Innovation Inc. Correction for localized phenomena in an image array
US10395585B2 (en) 2013-12-06 2019-08-27 Ignis Innovation Inc. OLED display system and method
US9831462B2 (en) 2013-12-25 2017-11-28 Ignis Innovation Inc. Electrode contacts
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10439159B2 (en) 2013-12-25 2019-10-08 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
US10170522B2 (en) 2014-11-28 2019-01-01 Ignis Innovations Inc. High pixel density array architecture
US9842889B2 (en) 2014-11-28 2017-12-12 Ignis Innovation Inc. High pixel density array architecture
US10181282B2 (en) 2015-01-23 2019-01-15 Ignis Innovation Inc. Compensation for color variations in emissive devices
US10311780B2 (en) 2015-05-04 2019-06-04 Ignis Innovation Inc. Systems and methods of optical feedback
US10403230B2 (en) 2015-05-27 2019-09-03 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US9947293B2 (en) 2015-05-27 2018-04-17 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US10410579B2 (en) 2015-07-24 2019-09-10 Ignis Innovation Inc. Systems and methods of hybrid calibration of bias current
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10339860B2 (en) 2015-08-07 2019-07-02 Ignis Innovation, Inc. Systems and methods of pixel calibration based on improved reference values
US10204540B2 (en) 2015-10-26 2019-02-12 Ignis Innovation Inc. High density pixel pattern
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US11792387B2 (en) 2017-08-11 2023-10-17 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US11847976B2 (en) 2018-02-12 2023-12-19 Ignis Innovation Inc. Pixel measurement through data line
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
JPWO2020111202A1 (ja) * 2018-11-28 2021-10-07 ソニーグループ株式会社 表示装置および電子機器
JP7464335B2 (ja) 2018-11-28 2024-04-09 ソニーグループ株式会社 表示装置および電子機器
CN113870764A (zh) * 2020-06-11 2021-12-31 成都辰显光电有限公司 像素电路和显示面板

Also Published As

Publication number Publication date
JP4212815B2 (ja) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4212815B2 (ja) 発光装置
JP4831874B2 (ja) 発光装置及び電子機器
JP6651587B2 (ja) 表示装置
US9886895B2 (en) Light emitting device and electronic appliance
JP4155389B2 (ja) 発光装置、その駆動方法及び電子機器
JP2002358031A (ja) 発光装置及びその駆動方法
JP2004318173A (ja) 発光装置及びその駆動方法
JP2002311898A (ja) 発光装置及びそれを用いた電子機器
JP4323124B2 (ja) 発光装置及び電子機器
JP2002304155A (ja) 発光装置
JP2002323873A (ja) 発光装置及び電子機器
JP2002304156A (ja) 発光装置
JP2002221937A (ja) 発光装置及び電子機器
JP2005228751A (ja) 発光装置
JP2007179066A (ja) 表示装置及び電子機器
JP5712193B2 (ja) 表示装置
JP5178861B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4212815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees