JP4438066B2 - アクティブマトリクス型表示装置およびその電流プログラミング方法 - Google Patents

アクティブマトリクス型表示装置およびその電流プログラミング方法 Download PDF

Info

Publication number
JP4438066B2
JP4438066B2 JP2004342126A JP2004342126A JP4438066B2 JP 4438066 B2 JP4438066 B2 JP 4438066B2 JP 2004342126 A JP2004342126 A JP 2004342126A JP 2004342126 A JP2004342126 A JP 2004342126A JP 4438066 B2 JP4438066 B2 JP 4438066B2
Authority
JP
Japan
Prior art keywords
current
effect transistor
field effect
data line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004342126A
Other languages
English (en)
Other versions
JP2006154066A (ja
JP2006154066A5 (ja
Inventor
素明 川崎
正己 井関
藤雄 川野
孝教 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004342126A priority Critical patent/JP4438066B2/ja
Priority to US11/283,743 priority patent/US7692643B2/en
Priority to CNB2005101255418A priority patent/CN100409294C/zh
Priority to KR1020050113343A priority patent/KR100784394B1/ko
Publication of JP2006154066A publication Critical patent/JP2006154066A/ja
Publication of JP2006154066A5 publication Critical patent/JP2006154066A5/ja
Application granted granted Critical
Publication of JP4438066B2 publication Critical patent/JP4438066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明はアクティブマトリクス型表示装置およびその電流プログラミング方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に好適に用いられるものである。
データ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流プログラミング回路は、特許文献１の図１８に示すように、電界発光素子を用いたアクティブマトリクス型表示装置の、電界発光素子駆動電流を書き込むための電流書き込み型画素回路に用いられている。また、特許文献１では高品位な黒および低輝度階調表示を可能とするために、図３に示すような電流プログラミング回路を電流を書き込む電流駆動回路として設け、データ書き込みの際に書き込み電流を打ち消す方向に当該電流を流すことが記載されている。
特開２００２−３５１４００号公報
本発明者は上記電流書き込み型画素回路を用いたときに、各画素回路において映像データ電流の書き込み動作を安定に行うことができない場合があることを見出した。
本発明は上記映像データ電流の書き込み動作を安定して行うことができるアクティブマトリクス型表示装置およびその電流プログラミング方法を提供することを目的とする。
本発明のアクティブマトリクス型表示装置は、電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する第１の電界効果トランジスタと、該第１の電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、一方向に配列された複数の前記画素回路が列ごとにデータ線に接続され、
前記複数の画素回路のスイッチを順次所定期間導通させて前記データ線に流れる映像データ電流を各画素回路の前記第１の電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記第１の電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込むアクティブマトリクス型表示装置であって、
前記データ線に電流供給回路が接続され、該電流供給回路は、前記所定期間内の書き込み動作が終了する前に、所定電流値の電流を前記データ線の前記映像データ電流に、前記映像データ電流が増えるように加えることを特徴とするアクティブマトリクス型表示装置である。
また本発明の電流プログラミング方法は、電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する第１の電界効果トランジスタと、該第１の電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、一方向に配列された複数の前記画素回路が列ごとにデータ線に接続され、
前記複数の画素回路のスイッチを順次所定期間導通させて前記データ線に流れる映像データ電流を各画素回路の前記第１の電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記第１の電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込むアクティブマトリクス型表示装置の電流プログラミング方法であって、
前記所定期間内の書き込み動作が終了する前に、所定電流値の電流を前記データ線の前記映像データ電流に、前記映像データ電流が増えるように加えることを特徴とする電流プログラミング方法である。
本発明によれば、データ線の寄生容量の影響を抑え、データ電流の書き込み動作を安定化させることができる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。
図４は本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。
図４において、１はマトリクス状に配された画素回路からなる画素回路部、２は充電設定電流に基づく充電電流が書き込まれる電流供給回路となる、画素回路列ごとに設けられた事前充電回路、３はゼロ設定電流（基準電流）に基づく電流が書き込まれる、画素回路列ごとに設けられたゼロ電流設定回路、４は列方向に配された画素回路群と接続されるデータ線に線順次データ線電流信号Ｉdata、ゼロ設定電流及び充電設定電流を供給する列電流制御回路、５は列電流制御回路４に接続され、データ線に線順次データ線電流信号Ｉdata、ゼロ設定電流及び充電設定電流を与えるための列走査回路、６は行方向に配された画素回路に接続され、画素回路に行ごとに順次行走査信号Ｐ１ｍ、行走査信号Ｐ２ｍを出力する行走査回路である（ｍは１以上の正の自然数）。
図１は本発明の第１の実施形態に係わる画素回路、ゼロ電流設定回路及び事前充電回路の一構成例を示す図である。図２は図１の各回路の動作を説明するためのタイミングチャートである。図３はデータ電流、充電電流及びデータ線の電位の変化を示すタイミングチャートである。図５は比較例として事前充電回路を設けない場合の画素回路の動作を説明するためのタイミングチャートである。図６は事前充電回路を設けない場合のデータ電流及びデータ線の電位の変化を示すタイミングチャートである。
まず、本発明の理解の容易化のために、事前充電回路を設けない場合の画素回路の駆動電流プログラミング動作とその後の発光動作について図１及び図５を用いて説明する。また、ここではゼロ電流設定回路の動作も省いて説明を行う。なお、本実施形態において、第１の電界効果トランジスタはｐＭＯＳトランジスタＭ１２，Ｍ１６、制御電極はそのゲート、主電極はソース、ドレインが対応する。またスイッチはｎＭＯＳトランジスタＭ１３，Ｍ１７が対応する。
今、あるデータ線に接続される、第１行画素回路の動作を考えると、図５において、行走査信号Ｐ１１がハイレベルとなると、第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ１４がオン、発光選択用スイッチとなるｐＭＯＳトランジスタＭ１５がオフする。また行走査信号Ｐ２１がハイレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ１３がオンする。そして、駆動用スイッチとなるｐＭＯＳトランジスタＭ１２のゲートに接続されている容量Ｃ３の電圧は、データ線に流れる映像データ電流に基づき電界発光素子（エレクトロルミネッセンス素子）ＥＬを駆動する電流がｐＭＯＳトランジスタＭ１２を介して流れるに十分なゲート−ソース電圧に設定される。次に、行走査信号Ｐ２１がロウレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ１３がオフし、容量Ｃ３の電圧が保持される。これまでの期間が第１行電流設定期間（駆動電流プログラミング期間）である。
その後、行走査信号Ｐ１１がロウレベルになると、第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ１４がオフ、発光選択用スイッチとなるｐＭＯＳトランジスタＭ１５がオンする。駆動用トランジスタＭ１２のゲート電位により電界発光素子ＥＬへの駆動電流の供給が制御され、電界発光素子ＥＬに流れる電流が制御される。電界発光素子ＥＬが発光（黒表示の場合は非発光）している期間が発光期間である。また第１行電流設定期間が終わると第２行電流設定期間が開始し、順次各行の電流設定期間に映像データ信号に基づき駆動電流が書き込まれていく。
上述した電流プログラミングによって各画素回路を制御することは、基本的には各駆動トランジスタの特性バラツキに影響されない点において有効であるが、本発明者はデータ線の寄生容量の存在によって、各駆動トランジスタの特性バラツキによって小電流のプログラミング動作が不安定になり、低輝度領域において黒ずんだビートを発生し画質を劣化させる場合があることを見出した。この現象はパネル上に配置された駆動トランジスタのバラツキによって発生するので固定パターンノイズとなり目立つ現象として現れる。これはデータ線の寄生容量の増加する大画面パネル及びＥＬ素子の高効率化によってさらに顕著になる。
以下、上記現象について図１、図５及び図６を用いて説明する。
今、データ線に第１行画素回路〜第４行画素回路が接続され、図５に示す第１行電流設定期間〜第４行電流設定期間においてそれぞれ第１行画素回路〜第４行画素回路における駆動電流のプログラミングが行われる。ここで映像データ電流は全て同一電流値の小電流（低階調又は黒表示時の電流）とする（Ｉdata1＝Ｉdata2＝Ｉdata3＝Ｉdata4）。第１行画素回路〜第４行画素回路の駆動トランジスタとなるｐＭＯＳトランジスタのスレショルド電圧をそれぞれＶth1，Ｖth2，Ｖth3，Ｖth4とし、その電圧レベルはＶth2＞Ｖth1，Ｖth3＝Ｖth2，Ｖth4＜Ｖth3なる関係にあるものとする。第１行電流設定期間に、ｎＭＯＳトランジスタＭ１４，Ｍ１３がオンすると、第１行画素回路の駆動トランジスタＭ１２のゲートにはゲート−ソース間電圧がＶthを超えるような電圧がかかって、ソース−ドレイン電流が流れ、ゲート電位が上昇していき一定電位に収束し、映像データ電流Ｉdata1に基づく電流がゲート−ソース間の電圧として書き込まれる。この時データ線の電位Ｖdata、すなわちデータ線寄生容量Ｃｘの電位は第１行画素回路の駆動トランジスタのゲート電位に対応する電位となる。
次に第２行電流設定期間において、第２行画素回路の駆動トランジスタＭ１６のスレショルド電圧Ｖth2はＶth2＞Ｖth1なので、ｎＭＯＳトランジスタＭ１８，Ｍ１７がオンしても駆動トランジスタＭ１６のソース−ドレイン電流が流れず、データ線電位の下降は微小なデータ線電流のみで行なわれるため、データ線の寄生容量Ｃｘから電流がながれデータ線の電位Ｖdataが低下していくが、データ線の寄生容量のためにその低下は緩やかで、第２行電流設定期間内では駆動トランジスタＭ１６のゲート−ソース間の電圧がＶth2を超えず、映像データ電流Ｉdata2（＝Ｉdata1）に基づく電流の書き込み、すなわち電流プログラミングが行えない（電流プログラミング不全が起こる）。
次に第３行電流設定期間において、データ線の電位Ｖdataが引き続き低下していき（第３行画素回路の駆動トランジスタ（図１において不図示）のゲート電位も引き続き低下していき）、ゲート−ソース間の電圧がＶth3（Ｖth3＝Ｖth2）を超えると、駆動トランジスタのソース−ドレイン電流が流れ、ゲート電位は一定電位に収束し、映像データ電流Ｉdata3（Ｉdata3＝Ｉdata2）に基づく電流がゲート−ソース間の電圧として書き込まれる。
次に第４行電流設定期間において、第４行画素回路の駆動トランジスタのスレショルド電圧Ｖth4はＶth4＜Ｖth3なので、ゲート−ソース間の電圧がＶth4を超え、すぐに駆動トランジスタのソース−ドレイン電流が流れ、ゲート電位は上昇していき一定電位に収束し、映像データ電流Ｉdata4に基づく電流がゲート−ソース間の電圧として書き込まれる。
上記の第２行電流設定期間での電流プログラミング不全は、画素回路の電流の電流設定期間で駆動トランジスタゲート−ソース間電圧が当該駆動トランジスタのスレショルド電圧を超えない、又は超えても当該駆動トランジスタのドレイン電流が非常に小さくデータ線の寄生容量の充放電動作に寄与できず、電流書き込み時間が不十分になるためである。
本実施形態では、電流データによる電流プログラミング動作が終わる前に所定期間、所定電流でデータ線の寄生容量を充電する電流供給回路を設け、この充電動作により駆動トランジスタのゲート−ソース間の電圧がスレショルドレベルを超えることができるようにした。これにより小電流における電流プログラミング動作において各画素の駆動トランジスタの自己放電動作が保証され電流プログラミング動作が改善される。
以下、本発明の実施形態について図１〜図３を用いて説明する。なお、図２に示すように充電電流設定期間の前にゼロ電流設定回路にゼロ電流設定を行うゼロ電流設定期間があるがゼロ電流設定回路及びゼロ電流設定期間については後述するものとし、ここでは充電電流設定期間と各画素回路の電流設定期間について説明する。
図１に示す電流供給回路となる事前充電回路は、各行の画素回路の電流設定期間において、所定期間、所定電流を供給する回路であり、映像データ電流が増えるように電流を加えるものである。事前充電回路は、各画素回路の電流設定回路と同じ構成の電流設定回路と、カレントミラー回路とから構成されている。電流供給回路となる事前充電回路は所定電流（定電流）を供給する回路であり、画素回路の電流設定期間の電流書き込み動作が終了するに至る前、すなわちゲート電位が一定値に収束する前に、所定電流が映像データ電流に加えられればよいが、駆動トランジスタのゲート−ソース間の電圧がスレショルドレベルを超える動作が早く行われることが好ましいため、図２、図３に示すように、画素回路の電流設定期間開始時に所定電流を映像データ電流に加えるとよい。なお、電流プログラミングが不全となる電流設定期間を有する画素回路では電流書き込み動作が終了するまでの期間は画素回路の電流設定期間を超える場合があるが、画素回路の電流設定期間内で電流書き込み動作が終了しうる複数の画素回路を基準として、所定電流を映像データ電流に加えるタイミングを設定すればよい。
所定電流を加える期間はデータ線の寄生容量Ｃｘの電位を十分さげることができるように、スイッチのスイッチ速度、データ線の寄生容量Ｃｘ等を考慮して決められる。また所定電流の電流値は各駆動トランジスタのスレショルド電圧のバラツキを考慮して設定される。所定電流の電流値は充電設定電流の値を変えることにより任意に設定することができる。
本実施形態においては、事前充電回路による電流供給により、データ線の電位を固定するように規定するものではなく、充電電位は各画素回路の駆動トランジスタ特性に委ねられる。事前充電回路は垂直ブランキング期間におけるデータ電流により所定電流（充電電流）を発生できるようにし、事前の充電は例えば水平ブランキング期間を使用して行う。
充電電流値Ip(ｐＭＯＳトランジスタM5のドレイン電流)は、所定の垂直ブランキング期間にデータ線dataに供給される電流を画素回路と同様にｐＭＯＳトランジスタM5に対して電流プログラミング(設定)して行なわれる(M6＝M7＝ON、M8＝OFF)。そして充電電流値Ipによる事前充電動作は各行(各水平走査期間)で行なわれる該当画素回路に対する電流プログラミング(設定)動作の所定の開始期間(Pc＝1、例えば水平ブランキング期間)で行なわれる。
事前充電回路の電流設定回路は、データ線に接続されるｎＭＯＳトランジスタＭ７、ｐＭＯＳトランジスタＭ５のゲートとｎＭＯＳトランジスタＭ７との間に設けられたｎＭＯＳトランジスタＭ６、データ線に流れる充電設定電流に基づきゲート−ソース電圧として電流が書き込まれるｐＭＯＳトランジスタＭ５、ｐＭＯＳトランジスタＭ５とカレントミラー回路を構成するｎＭＯＳトランジスタＭ９との間に設けられたｐＭＯＳトランジスタＭ８を含んでいる。事前充電回路のカレントミラー回路は、ソース−ゲート間が接続されたｎＭＯＳトランジスタＭ９と、ｎＭＯＳトランジスタＭ９とゲートどうしが接続されるｎＭＯＳトランジスタＭ１０と、ｎＭＯＳトランジスタＭ１０とデータ線との間に設けられたｎＭＯＳトランジスタＭ１１とを含んでいる。
以下、上記事前充電回路の充電電流設定動作（充電電流書き込み）動作と事前充電回路による電流供給が行われる場合の画素回路の駆動電流プログラミング動作について図１〜図３を用いて説明する。まず、事前充電回路の充電電流設定動作（充電電流書き込み動作）について説明すると、信号Ｐ1p、Ｐ2pがハイレベルになり、ｎＭＯＳトランジスタＭ７、Ｍ６がオンすると、ｐＭＯＳトランジスタＭ５のゲートに接続されている容量Ｃ２の電圧は、データ線に流れる充電設定電流Ｉp（＝Ｉpx−Ｉｚ;Ｉｚはゼロ電流設定回路からの設定電流である）に基づきゲート−ソース電圧が設定される。次に、信号Ｐ2pがロウレベルになると、ｎＭＯＳトランジスタＭ６がオフし、容量Ｃ２の電圧が保持され、電流値として書き込まれる。その後、信号Ｐ1pがロウレベルになると、ｎＭＯＳトランジスタＭ７がオフ、ｐＭＯＳトランジスタＭ８がオンする。
次に事前充電回路による電流供給が行われる場合の画素回路の駆動電流プログラミング動作について説明すると、例えば第２行電流設定期間において、信号Ｐｃがハイレベルになると、事前充電回路において、ｐＭＯＳトランジスタＭ５のゲート電位によりソース−ドレイン電流が流れ、そのソース−ドレイン電流がカレントミラーされ、ｎＭＯＳトランジスタＭ１１を介して充電電流Ｉpcが流れる。この充電電流Ｉpcは、第２行電流設定期間の信号Ｐｃがハイレベルとなっている期間、データ線に流れる映像データ電流を増やすように流れ、結果的にＩdata1’（ ＝Ｉdata1＋Ｉpc、Ｉdata1＝Ｉdata1ｘ−Ｉｚ;Ｉｚはゼロ電流設定回路からの設定電流である）の電流が流れる。そのためデータ線の電位が低下し、同時に第２行電流設定期間ではｎＭＯＳトランジスタＭ１８，Ｍ１７がオンしているために駆動トランジスタとなるｐＭＯＳトランジスタＭ１６のゲート電位も低下する。このように、データ線に流れる映像データ電流を増やすように充電電流Ｉpcを流し、ゲート電位を低下させることで、各画素回路の駆動トランジスタのスレショルド電圧Ｖthにバラツキがあっても、各画素回路の各電流設定期間において駆動トランジスタのソース−ゲート間電圧はスレショルド電圧Ｖthを超えるようになり、各画素の駆動トランジスタの自己放電動作が保証され電流プログラミング動作が改善される。
さらに、図３を用いて説明する。ここで映像データ電流は全て同一電流値の小電流（低階調又は黒表示時の電流）とする（Ｉdata1x＝Idata2x）。第１行画素回路、第２行画素回路の駆動トランジスタとなるｐＭＯＳトランジスタＭ１２、Ｍ１６のスレショルド電圧をＶth1，Ｖth2とし、そのスレショルド電圧の電圧レベルがＶth1＜Ｖth2なる関係にあるものとする。今、第１行電流設定期間では電流プログラミング動作が正常に行われたものとする。ｐＭＯＳトランジスタＭ１２、Ｍ１６のスレショルド電圧の電圧レベルがＶth1（Ｍ１２）＜Ｖth2（Ｍ１６）のときは、事前充電回路によりデータ線に電流を供給しない場合には、既に説明したように、データ線の寄生容量Ｃｘの影響により、第２行電流設定期間内では駆動トランジスタＭ１６のゲート−ソース間の電圧がＶth2を超えず、映像データ電流Ｉdata2（ ＝Ｉdata2ｘ−Ｉｚ;Ｉｚはゼロ電流設定回路からの設定電流である）に基づく電流の書き込み、すなわち電流プログラミングが行えない（電流プログラミング不全が起こる）。しかし、本実施形態のように事前充電回路で電流Ｉpcをデータ線に供給することで、図３に示すように、第２行画素回路の駆動トランジスタＭ１６のゲートには、Ｖth1（Ｍ１２）＜Ｖth2（Ｍ１６）であっても、第２行電流設定期間の信号Ｐｃがハイレベルとなっている期間、データ線の電位が低下し、同時に第２行電流設定期間ではｎＭＯＳトランジスタＭ１８，Ｍ１７がオンしているためにゲート−ソース間電圧としてＶthを超えるような電圧がかかって、ソース−ドレイン電流が流れ、その後信号Ｐｃがロウレベルとなりゲート電位が上昇していき一定電位に収束し、映像データ電流Ｉdata2’（ ＝Ｉdata2ｘ−Ｉｚ＋Ｉpc;Ｉｚはゼロ電流設定回路からの設定電流である）に基づく電流がゲート−ソース間の電圧として書き込まれる。図３では、ｐＭＯＳトランジスタＭ１２、Ｍ１６のスレショルド電圧の電圧レベルがＶth1（Ｍ１２）＝Ｖth2（Ｍ１６）、Ｖth1（Ｍ１２）＞Ｖth2（Ｍ１６）のときも示している。
以上、事前充電回路の充電電流設定動作（充電電流書き込み）動作と事前充電回路による電流供給が行われる場合の画素回路の駆動電流プログラミング動作について説明したが、本実施形態では、図１及び図４に示すように、ゼロ電流設定回路を設けている。
黒表示において、線順次データ線電流信号は電流ゼロが好ましいが実際には回路構成上電流ゼロにすることは困難である。線順次データ線電流信号の電流がゼロにならないと、電界発光素子ＥＬの駆動電流をゼロにすることはできずそのため黒表示の設定を十分にすることができない。そこで、黒表示の設定を十分に行うためにゼロ電流設定回路を設けている。
垂直ブランキング期間に図３の列電流制御回路４に入力される映像信号電圧をゼロ電流設定電圧（黒表示電圧レベル）として、列電流制御回路４に接続されるデータ線にゼロ設定電流（基準電流）を流す。この期間をゼロ電流設定期間（ゼロ電流プログラミング期間）という。ゼロ電流設定期間に制御信号Ｐ１ｚ，Ｐ２ｚをそれぞれハイレベルとして、ｎＭＯＳトランジスタＭ３，Ｍ２をそれぞれオンすると、ｐＭＯＳトランジスタＭ１のゲートに接続されている容量Ｃ１の電圧は、ゼロ設定電流に相関のあるゼロ電流設定レベルに設定され、各画素回路の電流設定時にゼロ設定電流に基づく設定電流ＩｚがｐＭＯＳトランジスタＭ１，Ｍ４を介してデータ線に流れるに十分なゲート−ソース電圧に設定される。次に、制御信号Ｐ１ｚ，Ｐ２ｚがロウレベルになると、容量Ｃ１の電圧が保持される。
次に第１行画素回路を映像表示（例えば黒表示）に設定するためにデータ電流Ｉdata1xがデータ線に流れたとすると、上記ゼロ電流設定回路から設定電流ＩｚがｐＭＯＳトランジスタＭ１，Ｍ４を介してデータ線に流れ、第１行画素回路の書込設定電流Ｉdata1はＩdata1＝Ｉdata1x−Ｉｚとなる。このようにゼロ電流設定回路を設けることにより画素回路間の黒表示の設定が可能となる。
容量Ｃ１〜Ｃ４は個別に容量素子として形成してもよいが、素子として形成しなくとも、ゲート−ソース間に形成される寄生容量（ゲート電極とソース領域との重なり容量等）を用いてもよい。
以上本発明に係わる電流プログラミング装置を用いた例として、電流駆動表示素子を用いたアクティブマトリクス型の表示装置を取り上げて説明したが、本発明に係わる電流プログラミング装置はデータ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流設定回路を用いる用途であれば適用することができ、その用途はＬＥＤ、電界発光素子、電子放出素子（電子放出素子から放出された電子を加速して蛍光体等の画像形成部材に照射することで表示を行うことが可能なので、かかる電子放出素子も電流駆動表示素子に含める）等の電流駆動表示素子を用いたアクティブマトリクス型の表示装置に限られず、アナログメモリ等の電流プログラミングのための回路として用いられる。また本発明はマトリクス状の表示装置に限られずライン状の表示装置にも適用可能である。
なお、本実施形態において、ゼロ電流設定回路を必ずしも設けなくともよいが、黒表示の設定をより正確に行うためには設けることが好ましい。事前充電回路による電流は電流設定期間内の電流書き込み動作が終了するに至る一部の期間に加えられるので、最終的にはゲート−ソース間電圧としては電流値として残らない。したがって、ゼロ電流設定回路による電流と併存してもその機能を損なうものではない。
本発明は電界発光素子（ＥＬ素子）等の電流駆動型発光素子のアクティブマトリクス型表示装置やアナログメモリに用いられるものである。
本発明の第１の実施形態に係わる画素回路、ゼロ電流設定回路及び事前充電回路の一構成例を示す図である。 本発明の第１の実施形態に係わる各回路の動作を説明するためのタイミングチャートである。 データ電流、充電電流及びデータ線の電位の変化を示すタイミングチャートである。 本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。 比較例として事前充電回路を設けない場合の画素回路の動作を説明するためのタイミングチャートである。 事前充電回路を設けない場合のデータ電流及びデータ線の電位の変化を示すタイミングチャートである。
符号の説明
１ 画素回路部
２ 事前充電回路
３ ゼロ電流設定回路
４ 列電流制御回路
５ 列走査回路
６ 行走査回路
Ｍ１，Ｍ４，Ｍ５，Ｍ８，Ｍ１２，Ｍ１５，Ｍ１６，Ｍ１９ ｐＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ６，Ｍ７，Ｍ９〜Ｍ１１，Ｍ１３，Ｍ１４，Ｍ１７，Ｍ１８ ｎＭＯＳトランジスタ
Ｃ１〜Ｃ４ 容量
ＥＬ 電界発光素子

Claims (4)

  1. 電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する第１の電界効果トランジスタと、該第１の電界効果トランジスタの制御電極と一方の主電極の間に設けられた第１のスイッチと、前記第１の電界効果トランジスタの制御線と他方の主電極との間に設けられた第１の容量と、を備えた画素回路がマトリクス状に配されており、
    前記画素回路は列ごとに共通のデータ線に接続され、
    前記データ線にはそれぞれ電流供給回路が接続され、
    前記画素回路を行ごとに選択する走査線によって前記データ線に接続された前記画素回路の第１のスイッチを選択し、所定期間導通させて前記データ線に流れる映像データ電流を選択された前記画素回路の前記第１の電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記第１の電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込むアクティブマトリクス型表示装置であって、
    前記電流供給回路は、
    第４の電界効果トランジスタと、該第４の電界効果トランジスタの制御電極と一方の主電極の間に設けられた第４のスイッチと、前記第４の電界効果トランジスタの制御線と他方の主電極との間に設けられた第４の容量と、を備え、
    垂直ブランキング期間に、前記データ線を流れる電流が前記第４の電界効果トランジスタに供給されることにより、所定電流を発生するように設定され、
    水平ブランキング期間に、前記所定電流を前記映像データ電流を増やすように前記データ線に加え、前記データ線に接続され、かつ、前記走査線によって選択された前記画素回路の第１の電界効果トランジスタの前記他の主電極と前記制御電極との間の電圧を、前記データ線に接続された複数の前記画素回路に含まれる第１の電界効果トランジスタそれぞれのスレッショルド電圧を超える値に設定することを特徴とするアクティブマトリクス型表示装置。
  2. 請求項１に記載のアクティブマトリクス型表示装置において、各画素回路の前記スイッチと前記データ線との間に設けられる第２のスイッチと、各画素回路の前記第１の電界効果トランジスタの一方の主電極に接続され、書き込まれた電流を各画素回路の前記所定期間外に前記電流駆動型表示素子に流す制御を行う第３のスイッチとを備えたアクティブマトリクス型表示装置。
  3. 請求項１から２のいずれか１項に記載のアクティブマトリクス型表示装置において、前記電流駆動型表示素子はエレクトロルミネッセンス素子であることを特徴とするアクティブマトリクス型表示装置。
  4. 電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する第１の電界効果トランジスタと、該第１の電界効果トランジスタの制御電極と一方の主電極の間に設けられた第１のスイッチと、前記第１の電界効果トランジスタの制御線と他方の主電極との間に設けられた第１の容量と、を備えた画素回路がマトリクス状に配されており、
    前記画素回路は列ごとに共通のデータ線に接続され、
    前記データ線には電流供給回路が接続され、
    前記画素回路を行ごとに選択する走査線によって前記データ線に接続された前記画素回路の第１のスイッチを選択し、所定期間導通させて前記データ線に流れる映像データ電流を選択された前記画素回路の前記第１の電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記第１の電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込むアクティブマトリクス型表示装置の電流プログラミング方法であって、
    前記電流供給回路は、
    第４の電界効果トランジスタと、該第４の電界効果トランジスタの制御電極と一方の主電極の間に設けられた第４のスイッチと、前記第４の電界効果トランジスタの制御線と他方の主電極との間に設けられた第４の容量と、を備え、
    垂直ブランキング期間に、前記データ線を流れる電流が前記第４の電界効果トランジスタに供給されることにより所定電流を発生するように設定され、
    水平ブランキング期間に、前記所定電流を前記映像データ電流を増やすように前記データ線に加え、前記データ線に接続され、かつ、前記走査線によって選択された前記画素回路の第１の電界効果トランジスタの前記他の主電極と前記制御電極との間の電圧を、前記データ線に接続された複数の前記画素回路に含まれる第１の電界効果トランジスタそれぞれのスレッショルド電圧を超える値に設定することを特徴とするアクティブマトリクス型表示装置の電流プログラミング方法。
JP2004342126A 2004-11-26 2004-11-26 アクティブマトリクス型表示装置およびその電流プログラミング方法 Expired - Fee Related JP4438066B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004342126A JP4438066B2 (ja) 2004-11-26 2004-11-26 アクティブマトリクス型表示装置およびその電流プログラミング方法
US11/283,743 US7692643B2 (en) 2004-11-26 2005-11-22 Current programming apparatus, active matrix type display apparatus, and current programming method
CNB2005101255418A CN100409294C (zh) 2004-11-26 2005-11-25 电流编程设备，有源矩阵型显示设备和电流编程方法
KR1020050113343A KR100784394B1 (ko) 2004-11-26 2005-11-25 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342126A JP4438066B2 (ja) 2004-11-26 2004-11-26 アクティブマトリクス型表示装置およびその電流プログラミング方法

Publications (3)

Publication Number Publication Date
JP2006154066A JP2006154066A (ja) 2006-06-15
JP2006154066A5 JP2006154066A5 (ja) 2008-01-17
JP4438066B2 true JP4438066B2 (ja) 2010-03-24

Family

ID=36566882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342126A Expired - Fee Related JP4438066B2 (ja) 2004-11-26 2004-11-26 アクティブマトリクス型表示装置およびその電流プログラミング方法

Country Status (4)

Country Link
US (1) US7692643B2 (ja)
JP (1) JP4438066B2 (ja)
KR (1) KR100784394B1 (ja)
CN (1) CN100409294C (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128874B2 (en) * 2001-01-26 2006-10-31 Beckman Coulter, Inc. Method and system for picking and placing vessels
US7608861B2 (en) * 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) * 2004-12-03 2010-03-24 キヤノン株式会社 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
US7872617B2 (en) 2005-10-12 2011-01-18 Canon Kabushiki Kaisha Display apparatus and method for driving the same
JP2007271969A (ja) * 2006-03-31 2007-10-18 Canon Inc カラー表示装置及びアクティブマトリクス装置
JP5058505B2 (ja) 2006-03-31 2012-10-24 キヤノン株式会社 表示装置
KR101289065B1 (ko) * 2006-06-30 2013-08-07 엘지디스플레이 주식회사 유기전계 발광표시장치
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
JP2008090282A (ja) * 2006-09-07 2008-04-17 Matsushita Electric Ind Co Ltd 電流駆動回路の駆動制御方法および装置、表示パネル駆動装置、表示装置、駆動制御プログラム
JP5495510B2 (ja) 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
JP2009037123A (ja) * 2007-08-03 2009-02-19 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
KR101091616B1 (ko) * 2007-08-21 2011-12-08 캐논 가부시끼가이샤 표시장치 및 그 구동방법
US20090066615A1 (en) * 2007-09-11 2009-03-12 Canon Kabushiki Kaisha Display apparatus and driving method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
KR100911980B1 (ko) 2008-03-28 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US11461259B2 (en) * 2019-10-22 2022-10-04 Skyworks Solutions, Inc. Systems and methods for load detection on serial communication data lines

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723950A (en) * 1996-06-10 1998-03-03 Motorola Pre-charge driver for light emitting devices and method
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
CN1156814C (zh) * 2000-02-24 2004-07-07 皇家菲利浦电子有限公司 具有改进的象素电容充电的有机发光二极管显示器
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP4152603B2 (ja) * 2000-04-27 2008-09-17 株式会社半導体エネルギー研究所 発光装置
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP3743387B2 (ja) * 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
US7133012B2 (en) * 2002-01-17 2006-11-07 Nec Corporation Semiconductor device provided with matrix type current load driving circuits, and driving method thereof
JP3637911B2 (ja) * 2002-04-24 2005-04-13 セイコーエプソン株式会社 電子装置、電子機器、および電子装置の駆動方法
JP2004045488A (ja) * 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
TWI470607B (zh) * 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
JP3950845B2 (ja) * 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JP3918770B2 (ja) * 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4054794B2 (ja) * 2003-12-04 2008-03-05 キヤノン株式会社 駆動装置及び表示装置及び記録装置
US7608861B2 (en) * 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) * 2004-12-03 2010-03-24 キヤノン株式会社 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
US7724194B2 (en) 2006-06-30 2010-05-25 Motorola, Inc. Dual autodiplexing antenna

Also Published As

Publication number Publication date
CN100409294C (zh) 2008-08-06
KR20060059201A (ko) 2006-06-01
US20060114194A1 (en) 2006-06-01
JP2006154066A (ja) 2006-06-15
US7692643B2 (en) 2010-04-06
CN1783188A (zh) 2006-06-07
KR100784394B1 (ko) 2007-12-11

Similar Documents

Publication Publication Date Title
JP4438066B2 (ja) アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
JP5414724B2 (ja) 画像表示装置およびその駆動方法
JP5163646B2 (ja) 画像表示装置
JP4415983B2 (ja) 表示装置及びその駆動方法
JP4890470B2 (ja) アクティブマトリクス型表示装置及び駆動方法
CN111971738B (zh) 显示装置及其驱动方法
JP5055963B2 (ja) 表示装置及び表示装置の駆動方法
JP5096103B2 (ja) 表示装置
JP5415565B2 (ja) 表示装置およびその駆動方法
JP4974471B2 (ja) 有機ｅｌ画素回路およびその駆動方法
JP5414808B2 (ja) 表示装置およびその駆動方法
JP4438067B2 (ja) アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4747552B2 (ja) 電気光学装置、電子機器および方法
CN111886644B (zh) 显示装置及其驱动方法
US20100128014A1 (en) Pixel and organic light emitting display device using the same
JP2009009039A (ja) 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置
WO2020008546A1 (ja) 表示装置およびその駆動方法
JP2010170018A (ja) 発光装置及びその駆動方法、並びに電子機器
JP5399521B2 (ja) 表示装置およびその駆動方法
KR100564183B1 (ko) 액티브 매트릭스형 표시 장치
JP2006276253A (ja) 有機ｅｌ画素回路
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP5370454B2 (ja) 有機ｅｌ画素回路およびその駆動方法
JP4703131B2 (ja) アクティブマトリックス型表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees