JP5058505B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5058505B2
JP5058505B2 JP2006098011A JP2006098011A JP5058505B2 JP 5058505 B2 JP5058505 B2 JP 5058505B2 JP 2006098011 A JP2006098011 A JP 2006098011A JP 2006098011 A JP2006098011 A JP 2006098011A JP 5058505 B2 JP5058505 B2 JP 5058505B2
Authority
JP
Japan
Prior art keywords
light emission
period
row
signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006098011A
Other languages
English (en)
Other versions
JP2007271973A (ja
JP2007271973A5 (ja
Inventor
達人 郷田
素明 川崎
正己 井関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006098011A priority Critical patent/JP5058505B2/ja
Priority to CN2007800113794A priority patent/CN101410884B/zh
Priority to PCT/JP2007/057708 priority patent/WO2007116950A1/en
Priority to US11/917,068 priority patent/US7911425B2/en
Publication of JP2007271973A publication Critical patent/JP2007271973A/ja
Publication of JP2007271973A5 publication Critical patent/JP2007271973A5/ja
Application granted granted Critical
Publication of JP5058505B2 publication Critical patent/JP5058505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、入力される電流に応じて発光するエレクトロルミネセンス（ＥＬ）素子をマトリクス状に配置した表示装置に係り、とくに電流駆動型表示素子と電流プログラミング型の画素回路とを用いたインターレース方式で表示を行うアクティブマトリクス型表示装置それを搭載する電子機器に関する。
近年、次世代ディスプレイとして発光素子を用いた自発光型のディスプレイが注目されている。その中でも電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子を用いたディスプレイ、すなわち有機ＥＬディスプレイが知られている。有機ＥＬディスプレイには、表示領域および周辺回路に薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス型があり、その駆動方式の１つとして画素内に形成された画素回路に画像データに応じた大きさの電流を設定して有機ＥＬ素子を発光させる電流プログラミング方式が用いられている。
図１６は、ＥＬ素子を含む従来の電流プログラミング方式の画素回路の構成例を示す。
図１６において、Ｐ１及びＰ２が走査信号であり、データ信号として電流データＩｄａｔａが入力される。ＥＬ素子の陽極（アノード）はＴＦＴ（Ｍ４）のドレイン端子に接続されており、陰極（カソード）は接地電位ＣＧＮＤに接続されている。Ｍ１、Ｍ２、Ｍ４がＰ型ＴＦＴであり、Ｍ３がＮ型ＴＦＴである。
図１７は、画素回路２の駆動方法を説明するタイミングチャートである。
図１７において、（ａ）はＩｄａｔａに供給される電流データ、（ｂ）（ｃ）はそれぞれＰ１，Ｐ２に供給される走査信号である。注目する画素はｉ行目にあるとする。
Ｉ（ｉ−１）、Ｉ（ｉ）、Ｉ（ｉ＋１）は、ｉ−１行（１行前）、ｉ行（対象行）、ｉ＋１行（１行後）の対象列の画素回路２に入力される電流データＩｄａｔａを示す。
まず、時刻ｔ０前の時点では、対象行の画素回路２には、走査信号Ｐ１にはＬｏｗレベルの信号が、Ｐ２にはＨｉｇｈレベルの信号が入力され、トランジスタＭ２がＯＦＦ、Ｍ３がＯＦＦ、Ｍ４がＯＮの状態である。この状態では、対象行であるｉ行の画素回路２には、１行前の電流データＩｄａｔａに対応するＩ（ｉ−１）は入力されない。
次いで、時刻ｔ０では、Ｐ１にはＨｉｇｈレベルの信号が、Ｐ２にはＬｏｗレベルの信号が入力され、トランジスタＭ２、Ｍ３がＯＮ、Ｍ４はＯＦＦとなる。この状態で、ｉ行の画素回路２に該当行の電流データＩｄａｔａに対応するＩ（ｉ）が入力される。このとき、Ｍ４は導通状態でないため、ＥＬ素子には電流が流れない。入力されたＩｄａｔａによりＭ１の電流駆動能力に応じた電圧が、Ｍ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ１に生じる。
次いで、時刻ｔ１では、Ｐ２にＨｉｇｈレベルの信号が入力され、Ｍ２がＯＦＦの状態となる。さらに、時刻ｔ２では、Ｐ１にＬｏｗレベルの信号が入力され、Ｍ３がＯＦＦ、Ｍ４がＯＮとなる。この状態では、Ｍ４が導通状態であるため、Ｃ１に生じた電圧により、Ｍ１の電流駆動能力に応じた電流がＥＬ素子に供給される。これにより、供給された電流に応じた輝度でＥＬ素子が発光する。
しかしながら、１画素における有機ＥＬ素子に流れる電流は微小であり、特に低輝度で素子を発光させる際の電流データＩｄａｔａは極めて小さい。そのため、所望の電流をプログラミングする際のデータ線の充電に非常に多くの時間が必要となり、１走査期間（時刻ｔ０から時刻ｔ１までのＰ２がＬｏｗレベル信号の期間）では不十分である。そこで、画素回路に比較的大きな電流を設定し、発光期間を制御することで輝度を制御するデューティー駆動が知られているが、ある程度高い周波数で駆動しなければフリッカーが発生してしまう。
そのため、特許文献１では、２つのフィールド（奇数フィールドおよび偶数フィールド）で１フレームを構成するインターレース方式で表示を行いながら、デューティー駆動による発光期間制御を行う表示装置が提案されている。
図１８は、特許文献１に記載の表示装置の駆動方法を説明するタイミングチャートである。
図１８において、１フレーム（図中の１ｆｒａｍｅ）は奇数フィールド（図中のＯＤＤｆｉｅｌｄ）と偶数フィールド（図中のＥＶＥＮｆｉｅｌｄ）からなる。１〜ｍは表示装置の行番号を示している。Ｘ（１）〜Ｘ（ｍ）は各行に対応する走査信号を示しており、Ｈｉｇｈレベル時に行を選択し、電流プログラミングを行う。Ｚ（１）〜Ｚ（ｍ）は各行に対応する発光期間制御信号を示しており、Ｌｏｗレベル時に画素が発光し、Ｈｉｇｈレベル時は非発光となる。奇数フィールドにおいては、奇数行のみ選択されて電流プログラミングを行い、偶数フィールドにおいては、偶数行のみ選択されて電流プログラミングを行う。
こうして奇数ラインに対応する制御線と偶数ラインに対応する制御線が互いに分離されて駆動されると共にＥＬ素子をデューティー駆動することにより、隣接したライン間の発光および非発光期間が異なるようになるので、フリッカーが除去される。
特開２００５−３１６３５号公報
しかしながら、従来の駆動方法によって１フィールドを６０Ｈｚとした場合には、１フレームは３０Ｈｚとなる。すなわち、あるラインでの発光および非発光を繰り返す駆動周波数は３０Ｈｚとなり、フリッカーを防ぐ十分高い周波数であるとは言えない。その結果、画質の低下を招いてしまう。
本発明は、インターレース方式で電流プログラミングを行いながら発光期間制御を行う表示装置に関し、フリッカーを抑制して良好な表示を行う表示装置の駆動方法を提供することを目的とする。
上記目的を達成するため、本発明に係る表示装置は、
電流に応じて発光輝度が制御される表示素子と、
電流の値が設定され、設定された電流を前記表示素子に供給する画素回路と、
前記表示素子と前記画素回路の組が行方向および列方向にマトリクス状に複数配置された画像表示部と、
前記画像表示部の行毎に設けられた走査線と、
前記画像表示部の行毎に設けられた発光期間制御線と、
前記画像表示部の行数に応じて配置され、前記画素回路が前記表示素子に供給する電流を設定する期間を制御する走査信号を前記走査線に出力し、かつ前記画素回路が前記表示素子に電流を供給する期間を制御する発光期間制御信号を前記発光期間制御線に出力する行制御回路と、
前記画像表示部の列毎に設けられたデータ線と、
前記画像表示部の列数に応じて配置され、前記画素回路が前記表示素子に供給する電流に応じたデータ信号を前記データ線に出力する列制御回路と、
を有する表示装置であって、
１フレームが、
前記行制御回路が前記画像表示部の奇数行の前記走査線に順次前記走査信号を出力し、前記列制御回路が前記データ信号を前記データ線に出力して、前記画像表示部の奇数行の表示素子に供給する電流を当該表示素子の前記画素回路に順次設定する第１の期間と、前記行制御回路が前記画像表示部の偶数行の前記走査線に順次前記走査信号を出力し、前記列制御回路が前記データ信号を前記データ線に出力して、前記画像表示部の偶数行の表示素子に供給する電流を当該表示素子の前記画素回路に順次設定する第２の期間と、からなり、
前記行制御回路が、前記走査信号が出力されている行の前記走査信号が出力されている期間を除き、前記画像表示部の奇数行および偶数行の前記発光期間制御線に、発光期間制御信号を出力して、前記第１の期間および前記第２の期間に、前記表示素子に、当該表示素子の前記画素回路内に設定された電流を複数回に分けて一定期間供給し、
前記発光期間制御信号の発光期間を決めるパルス幅および間隔は一様であって、かつ、前記発光期間制御信号の１周期は前記走査信号が出力されている期間と等しいことを特徴とする。
本発明によれば、インターレース方式で電流プログラミングを行いながらも各フィールド内に複数の発光期間を設けている。よって、１フィールドの駆動周波数を６０Ｈｚにした場合には、電流プログラミングは３０Ｈｚ（各行においてフレーム毎に１回）で行われるが、発光は６０Ｈｚ以上（各行においてフィールド毎に２回以上）で行うことができる。こうして、発光／非発光の駆動周波数を電流プログラミングの４倍以上にすることができるのでフリッカーの発生を抑制することが可能となる。
本発明に係る表示装置を実施するための最良の形態について具体的に説明する。本発明はＥＬ素子を用いたアクティブマトリクス型表示装置に適用され、インターレース方式で電流プログラミングを行いながら発光期間制御を行うものである。
以下の実施例おいてはＥＬ素子を用いた有機ＥＬ表示装置を例に挙げて説明するが、本発明の表示装置はこれに限定されるものではなく、電流信号によって各画素の表示を制御しうる装置に広く適用される。
図１は、本実施例による表示装置の全体構成を示す。
図１において、画像表示部には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素回路とが画素１を構成してｍ行×ｎ列の２次元状に配列されている。行数ｍは偶数である。
表示領域の周辺には行制御回路３、および列制御回路４が配置されている。
行制御回路３の各出力端子からは走査信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）と発光期間制御信号Ｐ３（１）〜Ｐ３（ｍ）が出力される。走査信号は走査線５を介して、発光期間制御信号は発光期間制御線６を介して、それぞれ各行の画素１のなかに設けられた画素回路（後述する図２の回路２）に入力される。発光期間制御線６は２行の画素に共通に接続されている。すなわち、第１行と第２行、第３行と第４行、第５行と第６行、第ｍ−１行と第ｍ行にはそれぞれ同一の発光期間制御信号が入力される。本実施例では発光期間制御線６は２行毎に共通に接続されているが、共通に接続されていなくても行制御回路３から２行毎に同一の発光期間制御信号が出力されていてもよい。
列制御回路４には映像信号が入力され、各出力端子から電流データＩｄａｔａが出力される。電流データＩｄａｔａはデータ線７を介して各列の画素回路に入力される。
本発明では、インターレース方式により電流プログラミングを行い、１フレームは奇数フィールド及び偶数フィールドの２つのフィールドから構成される。奇数フィールドにおいて奇数行である第１行、第３行、第５行、第ｍ−１行の画素１を順次選択し、偶数フィールドにおいて偶数行である第２行、第４行、第６行、第ｍ行の画素１を順次選択する。
図２は、本実施例のＥＬ素子を含む画素回路２の構成例を示す。
図２において、Ｐ１及びＰ２が走査信号であり、Ｐ３は発光期間制御信号である。データ信号として電流データＩｄａｔａが入力される。ＥＬ素子の陽極（アノード）はＴＦＴ（Ｍ４）のドレイン端子に接続されており、陰極（カソード）は接地電位ＣＧＮＤに接続されている。Ｍ１、Ｍ２、Ｍ４がＰ型ＴＦＴであり、Ｍ３がＮ型ＴＦＴである。
図３は、画素回路２の駆動方法を説明するタイミングチャートである。
図３において、Ｉ（ｉ−１）、Ｉ（ｉ）、Ｉ（ｉ＋１）は、フィールド単位におけるｉ−１行（１行前）、ｉ行（対象行）、ｉ＋１行（１行後）の対象列の画素回路２に入力される電流データＩｄａｔａを示す。
まず、時刻ｔ０前の時点では、対象行の画素回路２には、走査信号Ｐ１にはＬｏｗレベルの信号が、Ｐ２にはＨｉｇｈレベルの信号が、発光期間制御信号Ｐ３にはＨｉｇｈレベルの信号が入力され、トランジスタＭ２がＯＦＦ、Ｍ３がＯＦＦ、Ｍ４がＯＦＦの状態である。この状態では、対象行であるｍ行の画素回路２には、１行前の電流データＩｄａｔａに対応するＩ（ｉ−１）は入力されない。
次いで、時刻ｔ０では、Ｐ１にはＨｉｇｈレベルの信号が、Ｐ２にはＬｏｗレベルの信号が入力され、トランジスタＭ２、Ｍ３がＯＮ、Ｍ４はＯＦＦとなる。この状態で、ｍ行の画素回路２に該当行の電流データＩｄａｔａに対応するＩ（ｉ）が入力される。このときＰ３はＨｉｇｈレベルの信号のままであってＭ４は導通状態でないため、ＥＬ素子には電流が流れない。入力されたＩｄａｔａによりＭ１の電流駆動能力に応じた電圧が、Ｍ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ１に生じる。このＩｄａｔａを流すためのゲート端子の電圧を決定して容量Ｃ１に保持させることを電流プログラミングとする。
次いで、時刻ｔ１では、Ｐ１にＬｏｗレベルの信号が入力され、Ｐ２にＨｉｇｈレベルの信号が入力され、Ｍ２、Ｍ３がＯＦＦの状態となる。さらに、時刻ｔ２では、Ｐ３にＬｏｗレベルの信号が入力され、Ｍ４がＯＮとなる。この状態では、Ｍ４が導通状態であるため、Ｃ１に生じた電圧により、Ｍ１の電流駆動能力に応じた電流がＥＬ素子に供給される。これにより、供給された電流に応じた輝度でＥＬ素子が発光する。
次いで、時刻ｔ３では、Ｐ３にＨｉｇｈレベルの信号が入力され、Ｍ４がＯＦＦとなり、ＥＬ素子への電流の供給が止まって非発光状態となる。Ｐ３がＬｏｗレベルの期間（時刻ｔ２から時刻ｔ３まで）を変化させることで発光期間を制御して輝度を制御する。
本発明における説明において、時刻ｔ０から時刻ｔ１までのＰ１がＨｉｇｈレベル信号の期間を１走査期間とする。
本実施例においては画素回路として、図２の構成を一例に挙げたが、これに限るものではない。
図４は、本発明における表示装置の動作を説明するタイミングチャートである。
図４において、Ｐ１（１）〜Ｐ１（ｍ）は、第１行〜第ｍ行にそれぞれ対応する走査信号Ｐ１を示している。Ｐ３（１）〜Ｐ３（ｍ）は第１行〜第ｍ行にそれぞれ対応する輝度制御信号Ｐ３を示している。第１行と第２行、第３行と第４行、第５行と第６行、第ｍ−１行と第ｍ行はそれぞれ同一の発光期間制御信号が入力されるため、Ｐ３（１）＝Ｐ３（２）、Ｐ３（３）＝Ｐ３（４）、Ｐ３（５）＝Ｐ３（６）、・・・、Ｐ３（ｍ−１）＝Ｐ３（ｍ）となっている。図の煩雑化を避けるために記載していないが、走査信号Ｐ２に関しては、図３に記載のタイミングと同様にして出力される。
本発明では、インターレース方式により表示を行うため、１フレーム（図中の１ｆｒａｍｅ）は奇数フィールド（図中のＯＤＤｆｉｅｌｄ）と偶数フィールド（図中のＥＶＥＮ ｆｉｅｌｄ）からなる。
奇数フィールドの間では、奇数行である第１行、第３行、第５行、・・・、第ｍ−１行の走査信号Ｐ１（１）、Ｐ１（３）、Ｐ１（５）、・・・、Ｐ１（ｍ−１）を順次、Ｈｉｇｈレベルにしている。すなわち奇数行の画素回路２のみについて電流データＩｄａｔａを入力し、電流プログラミングしている。
偶数フィールドの間では、偶数行である第２行、第４行、第６行、・・・、第ｍ行の走査信号Ｐ１（２）、Ｐ１（４）、Ｐ１（６）、・・・、Ｐ１（ｍ）を順次、Ｈｉｇｈレベルにしている。すなわち偶数行の画素回路２のみについて電流データＩｄａｔａを入力し、電流プログラミングしている。
発光期間制御信号Ｐ３は、ＬｏｗレベルでＥＬ素子発光させる信号である。
同一のＰ３が入力される２つの行（例えば、第１行と第２行）は、いずれかのフィールドで電流プログラミングが行われた後、一定期間Ｌｏｗレベル期間となり、この期間ＥＬ素子が発光する。
奇数フィールドにおいては奇数行が電流プログラミングされて、その直後から発光する。このとき偶数行のＥＬ素子は、前のプログラミング時のデータを保存しているから、前の偶数フィールドと同じ輝度で２回目の発光が行われる。
その次の偶数フィールドでは偶数行に電流プログラミングが行われて、偶数行のＥＬ素子はその直後から発光する。奇数行のＥＬ素子は先の奇数フィールドで与えられた電流プログラミングにしたがって発光する。
このように、電流プログラミングを行うフィールド／行わないフィールドのいずれの場合にも発光期間を設けるので、１回の電流プログラミングに対してＥＬ素子の発光を２回実施することができる。電流プログラミングを行わないフィールドでの発光期間は、その前のフィールドで画素回路にプログラミングされた電流で発光することとなる。つまり発光の周波数はフレーム周波数の２倍になり、フリッカを少なくすることができる．
図５は、図４に示す表示装置の動作を実施する行制御回路３の一例である。
図５において、行制御回路３は、フリップフロップ１０からなるシフトレジスタ１１を有しており、シフトレジスタ１１の各出力はＮＯＴゲート１２、ＡＮＤゲート１３からなるロジック回路１４に入力され、バッファ１５を通じてＰ１、Ｐ２、Ｐ３を出力する構成となっている。簡略化のため、第１行から第６行までの出力について図示している。
図６は図５の行制御回路の動作を説明するタイミングチャートである。ＳＰはシフトレジスタ１１に入力されるスタートパルス信号であり、ＣＬＫはシフトレジスタ１１に入力されたＳＰを順次転送するクロック信号である。ＣＬＫの１周期は１走査期間とする。Ｑ１〜Ｑ４はシフトレジスタ１１における各フリッププロップ１０からの出力を示す。ＦＩＥＬＤは奇数フィールドと偶数フィールドを判別するフィールド信号である。ＦＩＥＬＤがＨｉｇｈレベル期間では奇数行の画素において電流プログラミングを行い、Ｌｏｗレベル期間では偶数行の画素において電流プログラミングを行う。
図５および図６によれば、各行のＰ１、Ｐ２は、シフトレジスタ１１におけるその行に対応する段のフリップフロップ１０と次段のフリップフロップ１０の出力から生成され、Ｐ３は次段のフリップフロップ１０の出力から生成される。
発光期間制御は、ＳＰのＨｉｇｈレベル期間のパルス幅を変えてＰ３のＬｏｗレベルのパルス幅を変えることにより実施できる。
図３に示したタイミングチャートによれば、Ｐ１およびＰ２が切り替わる時刻ｔ１からある時間経った時刻ｔ２にＰ３がＬｏｗレベルに切り替わる。これを実施するには、Ｐ３を出力するバッファの駆動能力をＰ１、Ｐ２のバッファより小さくすること、あるいはＰ３の出力のバッファを複数段にしたり容量を付加したりするなどして遅延回路を設けることなどが挙げられる。
本実施例においては、図５の構成による行制御回路を例示したが、これに限らず、図４の駆動方法を実施できる構成であればよい。
以上のように、本実施例によれば、奇数フィールド／偶数フィールド交互に電流プログラミングを行いながらも各フィールド内に発光期間を設けているので、１フィールドの駆動周波数を６０Ｈｚにした場合には、電流プログラミングは３０Ｈｚ（各行においてフレーム毎に１回）で行われるが、発光は６０Ｈｚ（各行においてフィールド毎に１回）で行うことができる。すなわち、各画素において１回の電流プログラミングに対して発光回数は２回となる。こうして、発光／非発光の駆動周波数を電流プログラミングの２倍の駆動周波数にすることができるのでフリッカーの発生を抑制することが可能となる。
図４において、１フレームの２回の発光期間（Ｐ３のパルス幅）は等しく設定されている。また各フィールド内でのタイミングも奇数フィールドと偶数フィールドで同じになっている。パルス幅、あるいはタイミングがフィールド間で大きく異なると、目に見える時間的に平均化された発光強度はフレーム周波数に等しくなってしまうから、フリッカーの抑制効果は生じない。
本実施例における表示装置の全体構成は図１と同様であり、画素回路２およびその駆動方法も図２、図３と同様であるため、その説明および図を省略する。
図７は、本発明における表示装置の他の駆動方法を説明するタイミングチャートである。
図７において、Ｐ１（１）〜Ｐ１（ｍ）は、第１行〜第ｍ行にそれぞれ対応する走査信号Ｐ１を示している。Ｐ３（１）〜Ｐ３（ｍ）は第１行〜第ｍ行にそれぞれ対応する輝度制御信号Ｐ３を示している。第１行と第２行、第３行と第４行、第５行と第６行、第ｍ−１行と第ｍ行はそれぞれ同一の発光期間制御信号が入力されるため、Ｐ３（１）＝Ｐ３（２）、Ｐ３（３）＝Ｐ３（４）、Ｐ３（５）＝Ｐ３（６）、・・・、Ｐ３（ｍ−１）＝Ｐ３（ｍ）となっている。図の煩雑化を避けるために記載していないが、走査信号Ｐ２に関しては、図３に記載のタイミングと同様にして出力される。
図４のタイミングチャートで説明した駆動方法と異なるのは、発光期間制御信号Ｐ３の出力波形である。
本実施例における発光期間制御信号Ｐ３は、同一のＰ３が入力される２つの行（例えば、第１行と第２行）のいずれかのＰ１がＨｉｇｈレベルの期間（電流プログラミング期間）である場合、必ずＨｉｇｈレベル期間（非発光期間）であり、かつ、電流プログラミング期間後、次回の電流プログラミングが行われるまでにＬｏｗレベル期間（発光期間）を複数回、設けている。
実施例１と同様に、電流プログラミングを行うフィールド／行わないフィールドのいずれの場合にも発光期間を設け、電流プログラミングを行わないフィールドでの発光期間は、その前のフィールドでプログラミングされた電流で発光するのだが、本実施例では、さらに電流プログラミング１回に対してＥＬ素子の発光／非発光を複数回繰り返すことができる。
図８は、図７の制御信号が与えられて動作を行う行制御回路３の一例である。
図８において、行制御回路３は、フリップフロップ１０からなるシフトレジスタ１１Ａ、シフトレジスタＢを有している。シフトレジスタ１１Ａの各出力はＮＯＴゲート１２、ＡＮＤゲート１３からなるロジック回路１４Ａに入力され、バッファ１５を通じてＰ１、Ｐ２を出力する構成となっている。シフトレジスタ１１Ｂの各出力は、バッファ１５を通じてＰ３を出力する構成となっている。簡略化のため、第１行から第６行までの出力について図示している。
図９は図８の行制御回路の動作を説明するタイミングチャートである。ＳＰ１はシフトレジスタ１１Ａに入力されるスタートパルス信号１であり、Ｈｉｇｈレベルの信号のパルス幅は１走査期間とする。ＳＰ２はシフトレジスタ１１Ｂに入力されるスタートパルス信号２である。ＣＬＫは、シフトレジスタ１１Ａおよびシフトレジスタ１１Ｂに共通に入力され、またシフトレジスタ１１Ａに入力されたＳＰ１、およびシフトレジスタ１１Ｂに入力されたＳＰ２を順次転送するクロック信号である。ＣＬＫの１周期は１走査期間とする。Ｑ１Ａ〜Ｑ３Ａはシフトレジスタ１１Ａにおける各フリッププロップ１０からの出力を示す。Ｑ１Ｂ〜Ｑ３Ｂはシフトレジスタ１１Ｂにおける各フリッププロップ１０からの出力を示す。ＦＩＥＬＤは奇数フィールドと偶数フィールドを判別するフィールド信号である。ＦＩＥＬＤがＨｉｇｈレベル期間では奇数行の画素において電流プログラミングを行い、Ｌｏｗレベル期間では偶数行の画素において電流プログラミングを行う。
ＳＰ１がＨｉｇｈレベルの期間では、ＳＰ２もＨｉｇｈレベルにする。こうすることでＰ１がＨｉｇｈレベルの期間（電流プログラミング期間）は、必ずＰ３がＨｉｇｈレベル期間（非発光期間）になる。
発光期間制御は、ＳＰ２のＬｏｗレベル期間のパルス幅を変えてＰ３のＬｏｗレベルのパルス幅を変えたり、Ｌｏｗレベル期間の回数を変えたりすることにより実施できる。しかし、いずれの場合もパルスの期間と間隔はどこも一様であることが好ましい。１つのパルスだけを長くすると、目に感じる発光強度の時間変化はフレーム周波数と変わらなくなってしまう。
図３に示したタイミングチャートによれば、Ｐ１およびＰ２が切り替わる時刻ｔ１からある時間経った時刻ｔ２にＰ３がＬｏｗレベルに切り替わる。これを実施するには、実施例１に記載したように、Ｐ３を出力するバッファの駆動能力をＰ１、Ｐ２のバッファより小さくすること、あるいはＰ３の出力のバッファを複数段にしたり容量を付加したりするなどして遅延回路を設けることなどが挙げられる。
本実施例では、シフトレジスタ１１ＡとシフトレジスタＢに共通のＣＬＫを入力したが、各シフトレジスタに別々のクロック信号を入力してもよい。
また、図１０は、本実施例における表示装置の他の全体構成を示している。
図１０に示す表示装置では、行制御回路３Ａ、行制御回路３Ｂを有している。図８におけるａ部を行制御回路３Ａ、ｂ部を行制御回路３Ｂのように分離して配置しても良い。
本実施例においては、図８の構成による行制御回路を例示したが、これに限らず、図７の駆動方法を実施できる構成であればよい。
以上のように、本実施例によれば、奇数フィールド／偶数フィールド交互に電流プログラミングを行いながらも各フィールド内に複数の発光期間を設けている。よって、１フィールドの駆動周波数を６０Ｈｚにした場合には、電流プログラミングは３０Ｈｚ（各行においてフレーム毎に１回）で行われ、発光は１２０Ｈｚ（各行においてフィールド毎に２回発光するとき）あるいはさらに回数を増やせばそれ以上の周波数で行うことができる。こうして、発光／非発光の駆動周波数を高くすることができるのでフリッカーの発生を抑制することが可能となる。
図１１は、本実施例による表示装置の全体構成を示す。
図１１において、画像表示部には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素回路２とが画素１を構成してｍ行×ｎ列の２次元状に配列されている。ここでｍは偶数、ｎは自然数とする。表示領域の周辺には行制御回路３、および列制御回路４を備えている。行制御回路３Ｃの各出力端子からは走査信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）と発光期間制御信号Ｐ３（１）〜Ｐ３（ｍ）が出力される。走査信号は走査線５を介して各行の画素回路２に入力される。発光期間制御信号は発光期間制御線６を介して各行の画素回路２に入力される。図１とは異なり、発光期間制御線６は全行独立に画素回路２に入力される。列制御回路４には映像信号が入力され、各出力端子から電流データＩｄａｔａが出力される。電流データＩｄａｔａはデータ線７を介して各列の画素回路に入力される。
本実施例における画素回路２およびその駆動方法は図２、図３と同様であるため、その説明および図を省略する。
図１２は、本発明における表示装置の駆動方法を説明するタイミングチャートである。
図１２において、Ｐ１（１）〜Ｐ１（ｍ）は、第１行〜第ｍ行にそれぞれ対応する走査信号Ｐ１を示している。Ｐ３（１）〜Ｐ３（ｍ）は第１行〜第ｍ行にそれぞれ対応する輝度制御信号Ｐ３を示している。図の煩雑化を避けるために記載していないが、走査信号Ｐ２に関しては、図３に記載のタイミングと同様にして出力される。
図４、図７のタイミングチャートで説明した駆動方法と異なるのは、発光期間制御信号Ｐ３の出力波形である。
本実施例における発光期間制御信号Ｐ３は、全行において１周期を１走査期間としてＨｉｇｈ／Ｌｏｗを繰り返す連続信号である。ただし、Ｐ１がＨｉｇｈレベルの期間（電流プログラミング期間）では、その行のＰ３は必ずＨｉｇｈレベル期間（非発光期間）とする。
実施例１、実施例２と同様に、電流プログラミングを行うフィールド／行わないフィールドのいずれの場合にも発光期間を設け、電流プログラミングを行わないフィールドでの発光期間は、その前のフィールドでプログラミングされた電流で発光する。また、実施例２と同様に、電流プログラミング１回に対してＥＬ素子の発光／非発光を複数回繰り返すことができる。
図１３は、図１１に示す表示装置の動作を実施する行制御回路３Ｃの一例である。
図１３において、行制御回路３Ｃは、フリップフロップ１０からなるシフトレジスタ１１Ｃを有しており、シフトレジスタ１１Ｃの各出力はＮＯＴゲート１２、ＡＮＤゲート１３、ＯＲゲート１６からなるロジック回路１４Ｂに入力され、バッファ１５を通じてＰ１、Ｐ２、Ｐ３を出力する構成となっている。簡略化のため、第１行から第６行までの出力について図示している。
図１４は図１３の行制御回路の動作を説明するタイミングチャートである。ＳＰはシフトレジスタ１１Ｃに入力されるスタートパルス信号であり、Ｈｉｇｈレベルの信号のパルス幅は１走査期間とする。ＣＬＫはシフトレジスタ１１Ｃに入力されたＳＰを順次転送するクロック信号である。ＣＬＫの１周期は１走査期間とする。Ｑ１〜Ｑ３はシフトレジスタ１１Ｃにおける各フリッププロップ１０からの出力を示す。ＦＩＥＬＤは奇数フィールドと偶数フィールドを判別するフィールド信号である。ＦＩＥＬＤがＨｉｇｈレベル期間では奇数行の画素において電流プログラミングを行い、Ｌｏｗレベル期間では偶数行の画素において電流プログラミングを行う。
ＬＣはＰ３のＨｉｇｈレベル期間／Ｌｏｗレベル期間を規定するＰ３制御信号であり、１周期を１走査期間としてＨｉｇｈレベル期間／Ｌｏｗレベル期間を繰り返す。
Ｐ１がＨｉｇｈレベルの期間（電流プログラミング期間）は、Ｐ３はＬＣに関係なく必ずＨｉｇｈレベル期間（非発光期間）になる。
発光期間制御は、ＬＣのデューディー比を変えてＰ３のＬｏｗレベルのパルス幅を変えることにより実施できる。
また本実施例において、ＬＣは最良の形態として１周期を１走査期間としてＨｉｇｈレベル期間／Ｌｏｗレベル期間を繰り返す連続信号としているが、必ずしも１周期を１走査期間としなくてもよく、周期的に繰り返す連続信号であればよい。
図３に示したタイミングチャートによれば、Ｐ１およびＰ２が切り替わる時刻ｔ１からある時間経った時刻ｔ２にＰ３がＬｏｗレベルに切り替わる。これを実施するには、実施例１、および実施例２に記載したように、Ｐ３を出力するバッファの駆動能力をＰ１、Ｐ２のバッファより小さくすること、あるいはＰ３の出力のバッファを複数段にしたり容量を付加したりするなどして遅延回路を設けることなどが挙げられる。
本実施例においては、図１３の構成による行制御回路を例示したが、これに限らず、図１２の駆動方法を実施できる構成であればよい。
以上のように、本実施例によれば、奇数フィールド／偶数フィールド交互に電流プログラミングを行いながらも、（電流プログラミング期間以外において）１走査期間毎に発光期間を設けている。よって、１フィールドの駆動周波数を６０Ｈｚにした場合には、電流プログラミングは３０Ｈｚ（各行においてフレーム毎に１回）で行われるが、発光は６０Ｈｚ以上で行うことができる。例えば、ＮＴＳＣ規格と同様に１フレーム期間が５２５走査期間あったとすると、１フレーム期間での発光回数は５２４回（電流プログラミング時の１走査期間を除くため）となる。こうして、発光／非発光の駆動周波数を高くすることができるのでフリッカーの発生を抑制することが可能となる。
本実施例は、上述した各実施例を電子機器に用いた例である。
図１５は、本実施例のデジタルスチルカメラシステムの一例のブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
図１５において、撮像部５１で撮影した映像または、メモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
本発明は、電流プログラミング装置、アクティブマトリクス型表示装置、およびこれらの電流供給方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に適用される。この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
本発明に係る表示装置の一例を示す図である。 本発明に係る表示装置における画素回路の一例を示す図である。 図２に示す画素回路の動作を説明するタイミングチャートである。 図１に示す表示装置の動作を説明するタイミングチャートである。 図４に示す表示装置の動作を実施する行制御回路の一例を示す図である。 図５に示す行制御回路の動作を説明するタイミングチャートである。 図１に示す表示装置の動作を説明する他のタイミングチャートである。 図７に示す表示装置の動作を実施する行制御回路の一例を示す図である。 図８に示す行制御回路の動作を説明するタイミングチャートである。 本発明に係る表示装置の他の例を示す図である。 本発明に係る表示装置の他の例を示す図である。 図１１に示す表示装置の動作を説明するタイミングチャートである。 図１２に示す表示装置の動作を実施する行制御回路の一例を示す図である。 図１３に示す行制御回路の動作を説明するタイミングチャートである。 本発明に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。 従来例の表示装置における画素回路の一例を示す図である。 図１６に示す画素回路の動作を説明するタイミングチャートである。 従来の表示装置の動作を説明するタイミングチャートである。
符号の説明
１ 画素
２ 画素回路
３、３Ａ、３Ｂ、３Ｃ 行制御回路
４ 列制御回路
５ 走査線
６ 発光期間制御線
７ データ線
１０ フリップフロップ
１１、１１Ａ、１１Ｂ、１１Ｃ シフトレジスタ
１２ ＮＯＴゲート
１３ ＡＮＤゲート
１４、１４Ａ、１４Ｂ ロジック回路
１５ バッファ
１６ ＯＲゲート
５０ デジタルスチルカメラシステム
５１ 撮影部
５２ 映像信号処理回路
５３ 表示パネル
５４ メモリ
５５ ＣＰＵ
５６ 操作部

Claims (5)

  1. 電流に応じて発光輝度が制御される表示素子と、
    電流の値が設定され、設定された電流を前記表示素子に供給する画素回路と、
    前記表示素子と前記画素回路の組が行方向および列方向にマトリクス状に複数配置された画像表示部と、
    前記画像表示部の行毎に設けられた走査線と、
    前記画像表示部の行毎に設けられた発光期間制御線と、
    前記画像表示部の行数に応じて配置され、前記画素回路が前記表示素子に供給する電流を設定する期間を制御する走査信号を前記走査線に出力し、かつ前記画素回路が前記表示素子に電流を供給する期間を制御する発光期間制御信号を前記発光期間制御線に出力する行制御回路と、
    前記画像表示部の列毎に設けられたデータ線と、
    前記画像表示部の列数に応じて配置され、前記画素回路が前記表示素子に供給する電流に応じたデータ信号を前記データ線に出力する列制御回路と、
    を有する表示装置であって、
    １フレームが、
    前記行制御回路が前記画像表示部の奇数行の前記走査線に順次前記走査信号を出力し、前記列制御回路が前記データ信号を前記データ線に出力して、前記画像表示部の奇数行の表示素子に供給する電流を当該表示素子の前記画素回路に順次設定する第１の期間と、前記行制御回路が前記画像表示部の偶数行の前記走査線に順次前記走査信号を出力し、前記列制御回路が前記データ信号を前記データ線に出力して、前記画像表示部の偶数行の表示素子に供給する電流を当該表示素子の前記画素回路に順次設定する第２の期間と、からなり、
    前記行制御回路が、前記走査信号が出力されている行の前記走査信号が出力されている期間を除き、前記画像表示部の奇数行および偶数行の前記発光期間制御線に、発光期間制御信号を出力して、前記第１の期間および前記第２の期間に、前記表示素子に、当該表示素子の前記画素回路内に設定された電流を複数回に分けて一定期間供給し、
    前記発光期間制御信号の発光期間を決めるパルス幅および間隔は一様であって、かつ、前記発光期間制御信号の１周期は前記走査信号が出力されている期間と等しいことを特徴とする表示装置。
  2. 隣接する２行の前記発光期間制御線に同時に前記発光期間制御信号が出力されることを特徴とする請求項１に記載の表示装置。
  3. 前記行制御回路がシフトレジスタを含み、該シフトレジスタの入力信号の継続期間に等しい長さの時間、前記発光期間制御信号を生成することを特徴とする請求項１または２に記載の表示装置。
  4. 前記発光期間制御信号の生成期間が外部信号により制御されることを特徴とする請求項１ないし３のいずれか１項に記載の表示装置。
  5. 前記画素回路が前記表示素子に供給する電流の設定が、再度前記表示素子に供給する電流を設定するまで保持されていることを特徴とする請求項１ないし４のいずれか１項に記載の表示装置。
JP2006098011A 2006-03-31 2006-03-31 表示装置 Expired - Fee Related JP5058505B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006098011A JP5058505B2 (ja) 2006-03-31 2006-03-31 表示装置
CN2007800113794A CN101410884B (zh) 2006-03-31 2007-03-30 显示设备
PCT/JP2007/057708 WO2007116950A1 (en) 2006-03-31 2007-03-30 Display device
US11/917,068 US7911425B2 (en) 2006-03-31 2007-03-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098011A JP5058505B2 (ja) 2006-03-31 2006-03-31 表示装置

Publications (3)

Publication Number Publication Date
JP2007271973A JP2007271973A (ja) 2007-10-18
JP2007271973A5 JP2007271973A5 (ja) 2009-05-07
JP5058505B2 true JP5058505B2 (ja) 2012-10-24

Family

ID=38370979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098011A Expired - Fee Related JP5058505B2 (ja) 2006-03-31 2006-03-31 表示装置

Country Status (4)

Country Link
US (1) US7911425B2 (ja)
JP (1) JP5058505B2 (ja)
CN (1) CN101410884B (ja)
WO (1) WO2007116950A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
CN101779229B (zh) * 2007-08-21 2012-11-07 佳能株式会社 显示装置及其驱动方法
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
JP5434092B2 (ja) * 2009-01-27 2014-03-05 セイコーエプソン株式会社 発光装置及び電子機器
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
KR101703875B1 (ko) * 2010-08-20 2017-02-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US20120081347A1 (en) * 2010-09-30 2012-04-05 Apple Inc. Low power inversion scheme with minimized number of output transitions
KR20120044507A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
CN103116429A (zh) * 2013-01-31 2013-05-22 敦泰科技有限公司 面向in-cell技术的扫描方法、装置、控制器和电子设备
JP6478518B2 (ja) 2014-08-11 2019-03-06 キヤノン株式会社 発光装置及び画像形成装置
KR102568899B1 (ko) * 2016-11-04 2023-08-21 삼성전자주식회사 Led 디스플레이 장치 및 그 동작 방법
US11749157B2 (en) 2022-01-25 2023-09-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN114420029B (zh) * 2022-01-25 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN119604921A (zh) * 2023-06-20 2025-03-11 京东方科技集团股份有限公司 显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227517B2 (en) * 2001-08-23 2007-06-05 Seiko Epson Corporation Electronic device driving method, electronic device, semiconductor integrated circuit, and electronic apparatus
JP4357413B2 (ja) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
JP4490650B2 (ja) * 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
JP2004191752A (ja) * 2002-12-12 2004-07-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP3950845B2 (ja) 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
WO2004086348A1 (en) 2003-03-25 2004-10-07 Canon Kabushiki Kaisha Driving method of display apparatus in which a handwriting can be overweitten on the displayed image
JP4838498B2 (ja) 2003-05-21 2011-12-14 キヤノン株式会社 表示装置
JP4054794B2 (ja) 2003-12-04 2008-03-05 キヤノン株式会社 駆動装置及び表示装置及び記録装置
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438066B2 (ja) 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438067B2 (ja) 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) 2004-12-03 2010-03-24 キヤノン株式会社 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
JP4552844B2 (ja) * 2005-06-09 2010-09-29 セイコーエプソン株式会社 発光装置、その駆動方法および電子機器
US7872617B2 (en) 2005-10-12 2011-01-18 Canon Kabushiki Kaisha Display apparatus and method for driving the same

Also Published As

Publication number Publication date
US20090231239A1 (en) 2009-09-17
US7911425B2 (en) 2011-03-22
JP2007271973A (ja) 2007-10-18
WO2007116950A1 (en) 2007-10-18
CN101410884B (zh) 2011-12-14
CN101410884A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP5495510B2 (ja) 表示装置及びそれを用いた電子機器
JP5058505B2 (ja) 表示装置
JP4284558B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
JP4552844B2 (ja) 発光装置、その駆動方法および電子機器
US8514209B2 (en) Display apparatus and method for driving the same
CN109036279A (zh) 阵列基板、驱动方法、有机发光显示面板及显示装置
JP4304585B2 (ja) 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
CN101779229A (zh) 显示装置及其驱动方法
TWI249151B (en) Display device and driving method with this display device
CN110400541B (zh) 一种显示面板及显示装置
JP4314638B2 (ja) 表示装置及びその駆動制御方法
CN113692612A (zh) 显示装置、显示装置的驱动方法以及电子设备
CN112785969A (zh) 具有发光驱动电路的电致发光显示面板
CN112735332B (zh) 显示设备
JP2007133351A (ja) 表示装置、アクティブマトリクス装置およびそれらの駆動方法
JP4337327B2 (ja) ディスプレイ及び電子機器
KR100707626B1 (ko) 발광표시장치 및 그의 구동방법
KR100581808B1 (ko) 디멀티플렉서를 이용한 발광 표시장치
JP5207685B2 (ja) 表示装置及びその駆動方法
JP3915906B2 (ja) 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置
KR100882674B1 (ko) 유기전계발광표시장치 및 그의 구동방법
JP4941426B2 (ja) 表示装置
JP2005043460A (ja) 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP4617284B2 (ja) 表示装置
JP2010156839A (ja) 表示装置及び駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees