JP2005294638A - 半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学装置、及び電子機器 - Google Patents

半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2005294638A
JP2005294638A JP2004109213A JP2004109213A JP2005294638A JP 2005294638 A JP2005294638 A JP 2005294638A JP 2004109213 A JP2004109213 A JP 2004109213A JP 2004109213 A JP2004109213 A JP 2004109213A JP 2005294638 A JP2005294638 A JP 2005294638A
Authority
JP
Japan
Prior art keywords
region
insulating film
concentration
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004109213A
Other languages
English (en)
Other versions
JP4232675B2 (ja
Inventor
Yukimasa Ishida
幸政 石田
Ryoichi Nozawa
陵一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004109213A priority Critical patent/JP4232675B2/ja
Priority to CNB200510055479XA priority patent/CN100521072C/zh
Priority to US11/090,868 priority patent/US20050221568A1/en
Priority to KR1020050027127A priority patent/KR100666888B1/ko
Publication of JP2005294638A publication Critical patent/JP2005294638A/ja
Application granted granted Critical
Publication of JP4232675B2 publication Critical patent/JP4232675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 自己整合的にＬＤＤ構造を形成可能とし、ドーピング領域の長さを制御できる
と共に、過飽和な水素原子の注入に伴う特性の不安定化を抑制できる半導体装置の製造方
法、半導体装置、電気光学装置用基板、電気光学装置、及び電子機器を提供する。
【解決手段】 半導体層１１の上方に電極１３を形成する電極形成工程と、当該電極１３
上に窒素含有の絶縁膜１２、１４を形成する絶縁膜形成工程と、水蒸気、酸素、又は水素
を含む雰囲気で熱処理を施して、前記絶縁膜１２、１４中に窒素濃度分布を形成する熱処
理工程とを含むことを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学装置、
及び電子機器に関する。
従来、薄膜トランジスタを始めとする半導体装置は、アクティブマトリックス型電気光
学装置（例えば、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、プラ
ズマディスプレイ等）において、画素のスイッチング素子やドライバ回路、或いは密着型
イメージセンサー、更にはＳＲＡＭ（Static Random Access Memories）等に応用されて
いる。
このような半導体装置を備える電気光学装置においては、ディスプレイの応答速度の高
速化や、基板上に形成する回路のシステム化に対応するため、非晶質シリコンよりもキャ
リア移動度が高い多結晶シリコンが利用されている。
このような多結晶シリコン薄膜においては、結晶粒と結晶粒との境界領域に、欠陥準位
が高密度で分布する結晶粒界が存在する。この欠陥準位の存在とドレイン端に印加される
電界との相乗効果によってオフリーク電流が増加してしまうが、この対策として、ドレイ
ン端の電界緩和のためにＬＤＤ（Lightly Doped Drain）構造あるいはオフセット構造を
形成することが有効であることが知られている。このようなＬＤＤ構造を形成するには、
異方性エッチング等の技術を利用し、ゲート電極端部に側壁（サイドウォール）を形成し
、当該側壁をマスクとして利用することで、不純物濃度が異なるドーピング領域を形成し
ている。また、近年では、ＬＤＤ構造を形成するために、フォトレジストを用いてドーピ
ング時のマスクを形成して低濃度、高濃度ドーピング領域を形成する手法が提案されてい
る（特許文献１参照。）。
一方、従来の半導体装置の製造方法においては、その特性を改善する方法として、水素
プラズマ等の水素化処理が提案されている。当該方法は、多結晶シリコン薄膜内に水素原
子を注入することで、欠陥を終端させて、より安定な特性を有する半導体装置を製造する
ことを可能としている。
特開２００３−２５７９９０号公報
しかしながら、上記特許文献においては、ゲート電極をマスクとして低濃度ドーピング
領域を形成する工程と、ゲート電極よりも幅の広いフォトレジストをマスクとして高濃度
ドーピング領域を形成する工程によってオフセット構造を形成しているが、フォト合わせ
によってオフセット構造が形成されており、自己整合的に形成されていないため、ソース
領域とドレイン領域とで低濃度ドーピング領域の長さが非対称になってしまうという問題
があった。即ち、低濃度ドーピング領域の長さを制御するのが困難であるという問題があ
った。
また、上記の水素化処理においては、水素原子が過飽和に多結晶シリコン薄膜やゲート
絶縁膜に注入されてしまうので、図１１のドレイン電流−ゲートバイアス特性に示すよう
に、負電圧のゲートバイアスに応じて、大きくドリフトが生じてしまうという問題があっ
た。従って、安定した特性を有する半導体装置を製造することができないという問題があ
った。
本発明は、上述の課題に鑑み創案されたもので、自己整合的にＬＤＤ構造を形成可能と
し、ドーピング領域の長さを制御できると共に、過飽和な水素原子の注入に伴う特性の不
安定化を抑制できる半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学
装置、及び電子機器を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置は、半導体層の上方に電極を形成する電極形成工程と、当該半導体
層の上方に窒素含有の絶縁膜を形成する絶縁膜形成工程と、水蒸気、酸素、又は水素を含
む雰囲気で熱処理を施して、前記絶縁膜中に窒素濃度分布を形成する熱処理工程とを含む
ことを特徴としている。
このように熱処理工程が施されることによって、絶縁膜中における電極近傍を除く部分
の窒素が除去される。また、絶縁膜中における電極近傍では熱処理が十分に施されないた
め、窒素が高濃度で残留する。従って、絶縁膜中に、電極近傍と、当該電極から離れた部
分との間に、窒素濃度分布を形成することができる。また、絶縁膜中の電極の近傍では窒
素濃度を高くすることができ、電極から離れた部分では窒素濃度を低くすることができる
。そして、このように濃度の高低を連続させて窒素濃度を形成できるので、絶縁膜内に窒
素濃度の勾配を持たせることができる。
このような窒素濃度の高低は、熱処理工程の時間や温度によって所望に決定することが
でき、また、電極側部の傾斜角を調節することにより、所望に決定することができる。
このように、本発明においては、窒素濃度分布を自己整合的に形成することができる。
また、前記半導体装置の製造方法は、前記熱処理工程の後に、前記半導体層に水素原子
を注入する水素化処理工程を含むことを特徴としている。
このように水素化処理工程が施されることによって、水素原子は絶縁膜の表面から入り
込む。絶縁膜中においては上記の窒素濃度分布が形成されているので、当該窒素濃度分布
に応じて、水素原子は絶縁膜を通過し半導体層に注入される。ここで、窒素濃度が高い部
分においては、水素原子が透過し難く、窒素濃度が低い部分においては水素原子が透過し
易い性質を有しているので、窒素濃度分布に応じた濃度分布で水素原子を半導体層に注入
することができる。
従って、上記のように絶縁膜中の電極近傍では窒素濃度分布が高く、電極から離れた部
分では窒素濃度分布が低くなっているので、電極直下の半導体層のチャネル領域近傍に水
素原子を低濃度で注入することができ、当該チャネル領域から離れた部分の半導体層に水
素原子を高濃度で注入することができる。そして、このように水素濃度の高低を連続して
形成できるので、半導体層内に水素濃度の勾配を持たせることができる。
また、半導体層の欠陥密度分布は、水素濃度分布に応じて形成されるので、チャネル領
域近傍の欠陥密度を高くすることができ、当該チャネル領域から離れた部分の半導体層の
欠陥密度を低くすることができる。そして、このように欠陥密度の高低を連続して形成で
きるので、半導体層内に欠陥密度の勾配を持たせることができる。
このように、本発明においては、水素濃度分布及び欠陥密度分布を自己整合的に形成す
ることができる。
また、このように半導体層に水素原子が注入されることにより、電極直下に位置する半
導体層のチャネル領域と、当該チャネル領域に隣接するソース領域あるいはドレイン領域
との間に、自己整合的に高抵抗領域を形成することができ、ドレイン端での電界集中によ
るオフリーク電流を低減することができる。本発明は自己整合的に高抵抗（欠陥）領域を
形成できるため、半導体装置の特性のバラツキが生じにくくすることができる。また、ホ
ットエレクトロンの発生によるしきい値変動を防止できる。
また、半導体層の上方に、上記の工程によって形成された高窒素濃度領域を有している
ことにより、半導体層中の（ダングリングボンドを終端している）水素原子が半導体層か
ら脱離し難くなり、ブロッキング効果が得られ、より安定な信頼性を有する半導体装置を
実現できる。
また、上記電極と半導体層の間にゲート絶縁膜が形成されている場合においては、水素
化処理時にゲート絶縁膜中に対する過飽和な水素注入を防止できるため、特にＰ型半導体
装置にゲート負バイアスを動作させた際に、ゲート絶縁膜へのホール注入効果に起因する
、閾値のエンハンス側へのシフトを抑制できる。従って、ＣＭＯＳ回路の動作信頼性を向
上できる。
また、前記半導体装置の製造方法は、前記水素化処理工程は、水素プラズマ処理又は水
素拡散処理であることを特徴としている。
ここで、水素プラズマ処理とは、真空チャンバ内に水素ガスを供給した状態で高周波電
力を供給することによって水素ガスを励起分解し、当該水素原子を半導体層に注入する方
法である。このようにすれば、水素プラズマの作用によって半導体層に水素を注入するこ
とができる。
また、水素拡散処理とは、絶縁膜上に水素原子を含有する材料を形成した状態で熱処理
を行うことによって、当該材料中の水素を半導体層に拡散させて注入する方法である。こ
のようにすれば、水素拡散の作用によって半導体層に水素を注入することができる。
また、前記半導体装置の製造方法は、前記電極形成工程の後に前記半導体層に不純物を
注入する不純物注入工程を含むことを特徴としている。
ここで、不純物注入工程においては、電極をマスクとして利用する場合、フォトレジス
トをマスクとして利用する場合、電極の側部に側壁部を形成する場合等が利用される。
このような不純物注入工程を半導体層に施すことにより、不純物領域とチャネル領域を
半導体層に形成することができる。
更に、当該半導体層においては、上記の工程が施されることにより、絶縁膜中の窒素濃
度分布に応じて水素濃度分布と欠陥密度分布が形成される。従って、不純物領域とチャネ
ル領域を有する半導体層の各領域に欠陥密度分布を形成することができる。
このように、本発明によれば、欠陥密度分布を有し、更にチャネル領域、及び不純物領
域を有する半導体装置を製造できるので、先に記載の発明の効果をより促進させることが
できる。即ち、ドレイン端での電界集中によるオフリーク電流の低減を更に促進させるこ
とができる。また、半導体装置の特性のバラツキを更に抑制できる。また、ホットエレク
トロンの発生によるしきい値変動を更に抑制できる。また、より安定な信頼性を有する半
導体装置を実現できる。ＣＭＯＳ回路の動作信頼性を更に向上できる。
また、前記半導体装置の製造方法は、前記不純物注入工程は、第１濃度不純物及び第２
濃度不純物を前記半導体層に注入し、当該半導体層のチャネル領域に隣接する第１濃度不
純物領域と当該第１濃度不純物領域に隣接する第２濃度不純物領域とを形成することを特
徴としている。
ここで、第１濃度は第２濃度よりも相対的に濃度が低いことを意味する。
このように第１濃度不純物と第２濃度不純物を半導体層に注入することにより、チャネ
ル領域に隣接する第１濃度不純物領域と、当該第１濃度不純物領域に隣接する第２濃度不
純物領域を形成することができる。
更に、当該各領域を有する半導体層に対して、上記の工程が施されることによって、絶
縁膜中の窒素濃度分布に応じて水素濃度分布が形成され、当該水素濃度分布に応じて欠陥
密度分布が形成される。従って、第１濃度不純物領域、第２濃度不純物領域、及びチャネ
ル領域を有する半導体層の各領域に欠陥密度分布を形成することができる。
従って、本発明においては、半導体層に、高欠陥密度のチャネル領域と、高欠陥密度の
第１濃度不純物領域と、低欠陥密度の第１濃度不純物領域と、低欠陥密度の第２濃度不純
物領域とを形成することができる。即ち、半導体層の各領域の不純物濃度を異ならせるこ
とができると共に、欠陥密度を異ならせることができる。
また、このように欠陥密度分布を有すると共に、チャネル領域、第１濃度不純物領域、
及び第２濃度不純物領域を有する半導体装置を製造できるので、先に記載の発明の効果を
より促進させることができる。即ち、ドレイン端での電界集中によるオフリーク電流の低
減を更に促進させることができる。また、半導体装置の特性のバラツキを更に抑制できる
。また、ホットエレクトロンの発生によるしきい値変動を更に抑制できる。また、より安
定な信頼性を有する半導体装置を実現できる。ＣＭＯＳ回路の動作信頼性を更に向上でき
る。
また、前記半導体装置の製造方法は、前記熱処理工程の後に、前記絶縁膜をエッチング
して、前記電極に隣接する側壁部を形成する側壁部形成工程と、当該側壁部をマスクとし
て前記半導体層に不純物を注入する不純物注入工程とを含むことを特徴としている。
ここで、絶縁膜中には、上記のように窒素濃度分布が形成されているので、当該窒素濃
度分布に応じて絶縁膜の膜質、特にエッチング選択性が連続的に異なっている。詳述すれ
ば、同一条件で絶縁膜にエッチングを施した場合には、窒素濃度が高い部分のエッチング
速度が小さく、また、窒素濃度が低い部分のエッチング速度が大きくなる。即ち、電極の
近傍ではエッチング速度が小さく、また、電極から離れた部分ではエッチング速度が大き
くなる。従って、エッチング工程を施すことによって、電極の近傍に絶縁膜を残留させる
ことができ、また、電極から離れた部分の絶縁膜を除去することができる。これにより、
電極に隣接する側壁部を形成することができる。
更に、このように形成された側壁部をマスクとして半導体層に不純物を注入するので、
当該側壁部の形状に応じて半導体層に不純物領域を自己整合的に形成することができる。
また、このように自己整合的に不純物領域が形成されることによって、ドレイン端での
電界集中によるオフリーク電流を低減することができる。従って、本発明は自己整合的に
高抵抗（欠陥）領域を形成できるため、半導体装置の特性ばらつきが生じにくくすること
ができる。
また、前記半導体装置の製造方法は、前記不純物注入工程は、前記側壁部の形状に応じ
て、第１濃度不純物及び第２濃度不純物を前記半導体層に注入することを特徴としている
。
ここで、側壁部は、電極近傍において不純物を透過させ難く、電極から離れるほど不純
物を透過させやすいので、電極直下のチャネル領域近傍に低濃度で不純物が注入され、当
該チャネル領域から離れるに従って高濃度で不純物が注入される。従って、側壁部の形状
に応じて半導体層に不純物が注入され、当該不純物の濃度が異なる第１濃度不純物領域と
第２濃度不純物領域を形成することができる。従って、本発明においては、このような第
１濃度不純物領域及び第２濃度不純物領域を自己整合的に形成することができる。
また、このように自己整合的に第１濃度不純物領域と第２濃度不純物領域が形成される
ことによって、ドレイン端での電界集中によるオフリーク電流を低減することができる。
従って、本発明は自己整合的に高抵抗（欠陥）領域を形成できるため、半導体装置の特性
ばらつきが生じにくくすることができる。
また、前記半導体装置の製造方法は、前記電極はゲート電極、又はソース・ドレイン電
極のいずれかであることを特徴としている。
ここで、電極がゲート電極である場合には、半導体層上にゲート絶縁膜を介してゲート
電極が配置されたトップゲート構造の半導体装置を製造することができる。
また、電極がソース・ドレイン電極である場合には、半導体層の下方にゲート電極を備
え、半導体層上に層間絶縁膜を介してソース・ドレイン電極が配置されたボトムゲート構
造の半導体装置を製造することができる。
また、本発明の半導体装置は、半導体層の上方に、電極と、窒素含有の絶縁膜とを備え
、当該絶縁膜中の窒素濃度は前記電極の両側部に対称的に分布していることを特徴として
いる。また、前記半導体装置は、絶縁膜中の窒素濃度は、前記電極の近傍で高く、電極か
ら離れた部分で低く、連続して分布していることが好ましい。
このような半導体装置は、先に記載した半導体装置の製造方法を用いることによって、
製造されたものである。上記のように窒素含有の絶縁膜に熱処理が施されることにより、
熱処理が十分に行き届かない電極近傍に窒素が残留する。そして、自己整合的に当該窒素
が残留するので、電極の両側に対称的な濃度分布を形成することができる。また、当該半
導体装置は、窒素濃度を電極近傍で高くすることができ、窒素濃度を電極から離れた部分
で低くすることができ、更に、当該分布を連続させることができる。
また、本発明の電気光学装置用基板は、基板上に半導体装置を備えた電気光学装置用基
板であって、先に記載の半導体装置を備えることを特徴としている。
このようにすれば、半導体装置のドレイン端での電界集中によるオフリーク電流を低減
できる。また、半導体装置の特性のバラツキを抑制でき、ホットエレクトロンの発生によ
るしきい値変動を更に抑制できる。また、より安定な信頼性を有する半導体装置用基板を
実現でき、ＣＭＯＳ回路の動作信頼性を向上できる。
また、本発明の電気光学装置は、先に記載の電気光学装置用基板を備えることを特徴と
している。
このようにすれば、安定な信頼性を有する半導体装置用基板を実現でき、ＣＭＯＳ回路
の動作信頼性を向上できる。
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴としている。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ
、パソコンなどの情報処理装置等を例示することができる。また、大型の表示画面を有す
るテレビや、大型モニタ等を例示することができる。このように電子機器の表示部に、本
発明の電気光学装置を採用することによって、動作信頼性が高い表示部を備えた電子機器
を提供することが可能となる。
次に、図１〜図１０を参照し、本発明の半導体装置の製造方法、半導体装置、電気光学
装置用基板、電気光学装置、及び電子機器について説明する。
本実施形態は、本発明の一態様を示すものであり、本発明を限定するものではなく、本
発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、
各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を
異ならせてある。
（半導体装置の製造方法の第１実施形態）
図１及び図２を参照して、半導体装置の製造方法の第１実施形態について説明する。
図１において、図１（ａ）〜（ｈ）の各々は半導体装置の製造方法を説明するための工
程図であり半導体装置の断面拡大図である。図２において、図２（ａ）は、ゲート電極１
３近傍を示す半導体装置の断面拡大図、図２（ｂ）は、図２（ａ）に対応させた窒素濃度
分布を示す図、図２（ｃ）は、図２（ａ）に対応させた多結晶シリコン膜の水素濃度分布
と欠陥密度分布を説明するための図である。
まず、図１（ａ）に示すように、ガラス基板１０上に下地保護膜を形成し、当該下地膜
上に多結晶シリコン膜（半導体層）１１を形成する。
当該半導体層１１を形成する前に、ガラス基板１０を超音波洗浄等により清浄化し、ガ
ラス基板１０の温度が１５０〜４５０℃となる条件下で、ガラス基板１０の全面に、シリ
コン酸化膜等の絶縁膜からなる下地保護膜を成膜する。具体的には、プラズマＣＶＤ法等
により１０μｍ未満（例えば５００ｎｍ程度）の厚さに成膜する。この工程において用い
る原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエト
キシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、モノシランとアンモニア、ジシランとアン
モニア等が好適である。当該下地保護膜は、緩衝層やバリア層として機能する。
更に、ガラス基板１０の温度が１５０〜４５０℃となる条件下で、下地保護膜を形成し
たガラス基板１０の全面に、非晶質シリコン膜をプラズマＣＶＤ法等により例えば３０〜
１００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモ
ノシランが好適である。
次に、この非晶質シリコン膜に対して、エキシマレーザー光Ｌ（ＸｅＣｌエキシマレー
ザーの場合は波長３０８ｎｍ、ＫｒＦエキシマレーザーの場合は波長２４９ｎｍ）を照射
してレーザーアニールを行い、多結晶シリコン膜１１を生成する。
次に、多結晶シリコン膜１１をフォトリソグラフィ法により、形成する能動層の形状に
パターニングする。即ち、多結晶シリコン膜１１上にフォトレジストを塗布した後、フォ
トレジストの露光、現像、多結晶シリコン膜１１のエッチング、フォトレジストの除去を
行うことにより、多結晶シリコン膜１１のパターニングを行う。なお、非晶質シリコン膜
をパターニングしてから、レーザーアニールを行って多結晶シリコン膜を形成しても良い
。半導体層を形成する材料は、非晶質シリコン、熱処理により結晶化した多結晶シリコン
であってもよい。
次に、図１（ｂ）に示すように、多結晶シリコン膜１１上にゲート絶縁膜（絶縁膜）１
２を形成する（絶縁膜形成工程）。
当該ゲート絶縁膜１２を形成するには、３５０℃以下の温度条件下で、多結晶シリコン
膜１１を含むガラス基板１０の全面に、シリコン酸化膜及び／又はシリコン窒化膜等から
なるゲート絶縁膜１２を成膜する。ここで、酸化珪素を主成分として、窒素濃度が５×１
０２１ａｔｏｍ／ｃｍ３以上である。好ましくは１×１０２０ａｔｏｍ／ｃｍ３〜１×１
０２１ａｔｏｍ／ｃｍ３程度とするのが良く、また、ゲート絶縁膜１２の厚さは、５ｎｍ
〜２００ｎｍ程度とするのが好ましい。この工程において用いる原料ガスとしては、モノ
シランと一酸化二窒素、ジシランとアンモニアとの混合ガスを用いる。このような混合ガ
スの混合比を調整することにより、ゲート絶縁膜１２中の窒素濃度を高くすることができ
る。ゲート絶縁膜１２においては、必ずしも窒素濃度を高くする必要はないので、ＴＥＯ
Ｓ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素との混合ガスを用いて、当該
ゲート絶縁膜１２を形成してもよい。
次に、図１（ｃ）に示すように、ゲート電極（電極）１３を形成する（電極形成工程）
。
当該ゲート電極１３を形成するには、ゲート絶縁膜１２を含むガラス基板１０の全面に
、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれ
らの金属のいずれかを主成分とする合金等の導電性材料を成膜した後、フォトリソグラフ
ィ法によりパターニングし、３００〜８００ｎｍの厚さのゲート電極１３を形成する。即
ち、導電性材料を成膜したガラス基板１０上にフォトレジストを塗布した後、フォトレジ
ストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、
導電性材料をパターニングし、ゲート電極１３を形成する。
次に、多結晶シリコン膜１１にイオン注入を行う（不純物注入工程）。
当該イオン注入を行うには、ゲート電極１３より幅広のレジストマスクを形成して高濃
度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のド
ーズ量で打ち込み、ソース領域（不純物領域）１１Ｓ、及びドレイン領域（不純物領域）
１１Ｄを形成する。そして、ゲート電極１３の直下に位置する部分はチャネル領域１１Ｃ
が形成される。
次に、図１（ｄ）に示すように、層間絶縁膜（絶縁膜）１４を形成する（絶縁膜形成工
程）。
当該層間絶縁膜１４を形成するには、ＣＶＤ法等を利用することにより、ゲート電極１
３の表面に酸窒化シリコン膜からなる層間絶縁膜１４を成膜する。具体的には、原料ガス
としてモノシランと一酸化二窒素、ジシランとアンモニアとの混合ガスを用い、各ガスの
流量比を適宜設定することで所定の窒素濃度の酸窒化珪素膜を得るものとしている。酸化
珪素を主成分として、窒素濃度が５×１０２１ａｔｏｍ／ｃｍ３以上である。好ましくは
１×１０２０ａｔｏｍ／ｃｍ３〜１×１０２１ａｔｏｍ／ｃｍ３程度とするのが良く、ま
た、層間絶縁層１４の厚さは、４００ｎｍ〜１２００ｎｍ程度とするのが好ましい。
次に、図１（ｅ）に示すように、ゲート絶縁膜１２及び層間絶縁膜１４中に窒素濃度分
布を形成する。
当該ゲート絶縁膜１２及び層間絶縁膜１４中に窒素濃度分布を形成するには、アニール
処理（熱処理工程）が採用される。この場合のアニール処理は、水蒸気、酸素、又は水素
を含む雰囲気で行う。具体的には、アニール装置のチャンバ内に半導体層１２が形成され
た基板１０を配置し、所定圧力に設定されたチャンバ内に、高温の水蒸気、酸素、又は水
素を供給することで、アニール処理を施している。
ここで、図２（ａ）、図２（ｂ）を参照して、アニール処理後のゲート絶縁膜１２及び
層間絶縁膜１４における窒素濃度分布について説明する。
上記のようにアニール処理を施すと、ゲート電極１３から離れた部分の第１領域１５ａ
において、窒酸化膜が酸化し、窒素濃度が低いゲート絶縁膜１２、層間絶縁膜１４が形成
され、低窒素濃度領域となる。当該低窒素濃度領域における窒素濃度は、５×１０２１ａ
ｔｏｍ／ｃｍ３以下となる。これにより、後の水素化処理工程によって効率的に水素を注
入することが可能となる。一方、ゲート電極１３の近傍、アニール処理の陰となる部分の
第２領域１５ｂでは、アニール処理を施しても、窒素濃度が殆ど変化しないため、高窒素
濃度領域となる。この領域は水素イオンが透過しにくいため後の水素化処理工程における
マスクとなる。また、このアニール処理は、ゲート絶縁膜１２、層間絶縁膜１４、半導体
層１１に含まれる欠陥（ダングリングボンド）を低減する役割を果たす。
従って、このアニール処理により、第１領域（低窒素濃度）１５ａ、第２領域（高窒素
濃度）１５ｂからなる窒素濃度分布を有するゲート絶縁膜１２及び層間絶縁膜１４が形成
される。また、図２（ｂ）に示すように、ゲート絶縁膜１２及び層間絶縁膜１４において
は、第２領域１５ｂから第１領域１５ａに向けて窒素濃度の高低が連続して分布する。更
に、窒素濃度分布はゲート電極１３の両側に対称的に形成される。
なお、例えば、３００℃程度の条件のＣＶＤ法でゲート絶縁膜１２及び層間絶縁膜１４
を形成し、同じく３００℃程度の条件でアニール処理を行うものとすれば、該絶縁膜の成
膜工程とアニール工程とを同一チャンバ内で施すことができ、例えば流入ガスを切り換え
て簡便な連続プロセスを施すことが可能となる。
また、図２（ｂ）に示すように窒素濃度の分布は、アニール工程の時間や温度によって
所望に決定することが可能である。また、ゲート電極１３の側部の傾斜角を調節すること
により、その分布を所望に決定することが可能である。
次に、図１（ｆ）に示すように、ソース電極１６Ｓ、ドレイン電極１６Ｄを形成する。
当該工程においては、所定のパターンのレジストマスクを形成し、レジストマスクを介
して層間絶縁膜１４のドライエッチングを行い、層間絶縁膜１４においてソース領域及び
ドレイン領域に対応する部分にコンタクトホールを各々形成する。その後、層間絶縁膜１
４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの
金属のいずれかを主成分とする合金等の導電性材料を、スパッタリング法等により成膜し
た後、フォトリソグラフィ法によりパターニングし、例えば４００〜８００ｎｍの厚さの
ソース電極１６Ｓ及びドレイン電極１６Ｄを形成する。即ち、導電性材料を成膜したガラ
ス基板１０上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料
のドライエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニン
グし、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成する。
次に、図１（ｇ）に示すように、水素化処理工程を行う。
当該工程においては、窒素濃度分布を有するゲート絶縁膜１２及び層間絶縁膜１４に対
して、水素プラズマ処理を行い、多結晶シリコン膜１１に水素原子を注入する。
水素プラズマ処理とは、真空チャンバ内に水素ガスを供給した状態で高周波電力を供給
することによって水素ガスを励起分解し、当該水素原子を多結晶シリコン膜１１に注入す
る方法である。このようにすれば、水素プラズマの作用によって多結晶シリコン膜１１に
水素を注入することができる。
なお、水素化処理工程においては、プラズマ処理を限定せずに、水素拡散処理を施して
もよい。これは、層間絶縁膜１４上に水素原子を含有する材料を形成した状態で熱処理を
行うことによって、当該材料中の水素を多結晶シリコン膜１１に拡散させて注入する方法
である。このようにすれば、水素拡散の作用によって多結晶シリコン膜１１に水素を注入
することができる。
ここで、図２（ａ）、（ｃ）を参照して、水素化処理後の多結晶シリコン膜１１におけ
る水素濃度分布及び欠陥密度分布について説明する。
上記のように、窒素濃度分布を有するゲート絶縁膜１２及び層間絶縁膜１４を介して、
水素原子を注入すると、第２領域１５ｂおける高窒素濃度領域では、水素の透過率が低く
、多結晶シリコン膜１１に水素イオンが注入しにくくなる。これにより、第２領域１５ｂ
に対応する多結晶シリコン膜１１において欠陥終端が行われず、欠陥密度が高くなり、高
抵抗領域（欠陥領域）１７ｂが形成される。
一方、第１領域１５ａにおける低窒素濃度領域では、水素の透過率が高く、多結晶シリ
コン膜１１に水素イオンが注入し易くなる。これにより、第１領域１５ａに対応する多結
晶シリコン膜１１において欠陥終端が行われ、欠陥密度が低くなり、低抵抗領域１７ａが
形成される。
従って、図２（ｃ）に示すように、多結晶シリコン膜１１内には、水素濃度分布と、当
該水素濃度分布に応じた欠陥分布が生じる。
また、多結晶シリコン膜１１での欠陥が終端されると共に、ソース電極１６Ｓ及びドレ
イン電極Ｄにおいてはドライエッチングした際に生じた多結晶シリコン膜１１、多結晶シ
リコン膜１１とゲート絶縁膜１２との界面、或いは、ゲート絶縁膜１２に対するダメージ
も修復される。
また、ゲート絶縁膜１２及び層間絶縁膜１４内の窒素濃度分布はゲート電極１３の形状
により、自己整合的に形成したものであるため、ソース領域１１Ｓ及びドレイン領域１１
Ｄに対して、自己整合的に高抵抗領域１７ｂと低抵抗領域１７ａが形成される。
次に、図１（ｈ）に示すように、パシベーション膜１８を形成する。
これによって、半導体装置の製造工程が終了となる。
当該工程では、窒化珪素膜からなるパシベーション膜１８をソース電極１６Ｓ及びドレ
イン電極１６Ｄを覆うように形成する。このようなパシベーション膜１８は、水素化した
多結晶シリコン膜１１の水素が留まるようにする役割を果たす。従って、パシベーション
膜１８としては、ガス透過率が低い窒化珪素膜が好ましい。
なお、本実施形態では、層間絶縁膜１４を形成した後に、アニール処理を施して窒素濃
度分布を形成しているが、当該アニール処理を行う工程は層間絶縁膜１４の直後を限定す
るものではない。例えば、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成した後に、ア
ニール処理を施して窒素濃度分布を形成してもよい。
上述したように、本実施形態においては、窒素含有の層間絶縁膜１４及びゲート絶縁膜
１２にアニール工程を施すので、層間絶縁膜１４及びゲート絶縁膜１２中に窒素濃度分布
を形成することができる。ゲート電極１３の近傍では窒素濃度を高くすることができ、ゲ
ート電極１３から離れた部分では窒素濃度を低くすることができる。そして、このように
濃度の高低を連続させて窒素濃度を形成することができるので、絶縁膜内に窒素濃度の勾
配を持たせることができる。また、当該窒素濃度分布を自己整合的に形成することができ
る。
また、水素化処理工程を行うことにより、層間絶縁膜１４及びゲート絶縁膜１２中の窒
素濃度分布に応じて、水素原子を多結晶シリコン膜１１に注入することができる。チャネ
ル領域１１Ｃ近傍に水素原子を低濃度で注入することができ、当該チャネル領域１１Ｃか
ら離れたソース領域１１Ｓ、ドレイン領域１１Ｄに水素原子を高濃度で注入することがで
きる。そして、このように水素濃度の高低を連続して形成できるので、多結晶シリコン膜
１１内に水素濃度の勾配を持たせることができる。そして、水素濃度分布に応じて、多結
晶シリコン膜１１の欠陥密度分布を形成することができる。従って、水素濃度分布及び欠
陥密度分布を自己整合的に形成することができる。
また、このように多結晶シリコン膜１１に水素原子が注入されることにより、チャネル
領域１１Ｃと、ソース領域１１Ｓ或いはドレイン領域１１Ｄとの間に、自己整合的に高抵
抗領域１７ｂを形成することができ、ドレイン端での電界集中によるオフリーク電流を低
減することができる。また、高抵抗領域１７ｂが自己整合的に形成されるため、半導体装
置の特性のバラツキが生じにくくなるという効果が得られる。また、ホットエレクトロン
の発生によるしきい値変動を防止できる。また、多結晶シリコン膜１１の上方に、高窒素
濃度領域を有していることにより、多結晶シリコン膜１１の（ダングリングボンドを終端
している）水素原子が多結晶シリコン膜１１から脱離し難くなり、ブロッキング効果が得
られ、より安定な信頼性を有する半導体装置を実現できる。
また、水素化処理時にゲート絶縁膜１２に対する過飽和な水素注入を防止できるため、
特にＰ型半導体装置にゲート負バイアスを動作させた際に、ゲート絶縁膜１２へのホール
注入効果に起因する、閾値のエンハンス側へのシフトを抑制できる。従って、ＣＭＯＳ回
路の動作信頼性を向上できる。
また、多結晶シリコン膜１１には、不純物注入工程によってソース領域１１Ｓ及びドレ
イン領域１１Ｄが形成されているので、当該ソース・ドレイン領域１１Ｓ、１１Ｄに水素
濃度分布を形成することができ、当該水素濃度分布に応じた欠陥密度分布を形成すること
ができる。従って、チャネル領域１１Ｃに近づく程、欠陥密度を高くすることができ、チ
ャネル領域１１Ｃから離れる程、欠陥密度を低くすることができる。また、多結晶シリコ
ン膜１１内のソース・ドレイン領域１１Ｓ、１１Ｄにおいて、水素濃度の高低を連続させ
た濃度勾配と、当該濃度勾配に応じた欠陥密度分布の勾配を形成することができる。
（半導体装置の製造方法の第２実施形態）
図３及び図４を参照して、半導体装置の製造方法の第２実施形態について説明する。
図３において、図３（ａ）〜（ｉ）の各々は半導体装置の製造方法を説明するための工
程図であり半導体装置の断面拡大図である。図４において、図４（ａ）は、ゲート電極１
３近傍を示す半導体装置の断面拡大図、図４（ｂ）は、図４（ａ）に対応させた窒素濃度
分布を示す図、図４（ｃ）は、図４（ａ）に対応させた多結晶シリコン膜の水素濃度分布
、欠陥密度分布、及び不純物濃度分布を説明するための図である。
なお、本実施形態においては、先に記載した第１実施形態と異なる部分について説明し
、同一構成には同一符号を付して説明を簡略化している。
まず、図３（ａ）に示すように、ガラス基板１０に下地保護膜を形成し、当該下地膜上
に多結晶シリコン膜（半導体層）１１を形成する。
次に、図３（ｂ）に示すように、多結晶シリコン膜１１上にゲート絶縁膜１２を形成す
る。
当該ゲート絶縁膜１２を形成するには、３５０℃以下の温度条件下で、多結晶シリコン
膜１１を含むガラス基板１０の全面に、シリコン酸化膜及び／又はシリコン窒化膜等から
なるゲート絶縁膜１２を成膜する。ここで、酸化珪素を主成分として、窒素濃度が５×１
０２１ａｔｏｍ／ｃｍ３以上である。好ましくは１×１０２０ａｔｏｍ／ｃｍ３〜１×１
０２１ａｔｏｍ／ｃｍ３程度とするのが良く、また、ゲート絶縁膜１２の厚さは、５ｎｍ
〜２００ｎｍ程度とするのが好ましい。このようにすることによって、後のサイドウォー
ル形成工程の際にゲート絶縁膜１２がエッチングされにくくなり、選択的にサイドウォー
ルを形成することが可能となる。
次に、図３（ｃ）に示すように、ゲート電極（電極）１３を形成する。
次に、図３（ｄ）に示すように、酸窒化膜１９を形成する。
当該酸窒化膜１９を形成するには、ＣＶＤ法等を利用することにより、ゲート電極１３
の表面に酸窒化シリコン膜からなる酸窒化膜１９を成膜する。具体的には、原料ガスとし
てモノシランと一酸化二窒素、ジシランとアンモニアとの混合ガスを用い、各ガスの流量
比を適宜設定することで所定の窒素濃度の酸窒化珪素膜を得るものとしている。酸化珪素
を主成分として、窒素濃度が５×１０２１ａｔｏｍ／ｃｍ３以上である。好ましくは１×
１０２０原子／ｃｍ３〜１×１０２１ａｔｏｍ／ｃｍ３程度とするのが良く、また、層間
絶縁層１４の厚さは、４００ｎｍ〜１２００ｎｍ程度とするのが好ましい。
次に、図３（ｅ）に示すように、ゲート絶縁膜１２及び酸窒化膜１９中に窒素濃度分布
を形成する。
当該ゲート絶縁膜１２及び酸窒化膜１９中に窒素濃度分布を形成するには、アニール処
理が採用される。この場合のアニール処理は、水蒸気、酸素、又は水素を含む雰囲気で行
う。ゲート電極１３によって、陰とならない第１領域１５ａでは、窒酸化膜を酸化するこ
とによりゲート絶縁膜１２、酸窒化膜１９の窒素濃度が５×１０２１ａｔｏｍ／ｃｍ３以
下になる低窒素濃度領域とすることができる。これにより、後の水素化処理工程にて、効
率的に水素が注入しやすくする。一方、ゲート電極１３により陰となる第２領域１５ｂで
は、アニール処理により、窒素濃度が変化しないため、高窒素濃度領域となる。この領域
は水素イオンが透過しにくいため後の水素化処理の際のマスクとなる。
次に、図３（ｆ）に示すように、サイドウォール（側壁部）２０を形成する（側壁部形
成工程）。
当該サイドウォール形成工程においては、高窒素濃度領域（第２領域）１５ｂと低窒素
濃度領域（第１領域）１５ａではエッチングレートが異なるため、選択的に低窒素濃度領
域１５ａをエッチングすることが可能となる。これにより、ゲート電極１３付近に高窒素
濃度領域１５ｂからなるサイドウォール２０を形成することができる。例えば、フッ酸を
有するエッチング液にてウェットエッチングすることにより、このサイドウォールを選択
的に形成することができる。
次に、図３（ｇ）に示すように、多結晶シリコン膜１１にイオン注入を行う（不純物注
入工程）。
当該イオン注入を行うには、ゲート電極１３及びサイドウォール２０をマスクとして、
高濃度の不純物イオン（リンイオン）を０．１×１０１５〜約１０×１０１５／ｃｍ２の
ドーズ量で打ち込む。この時、上部にサイドウォール２０が形成されていない多結晶シリ
コン膜１１では上記のドーズ量に対応した量の不純物がドープされるのに対して、サイド
ウォール２０が形成されたゲート電極１３の近傍の多結晶シリコン膜１１では、このサイ
ドウォール２０が存在することによりドーズ量より低い量の不純物がドープされる。これ
により、低濃度ソース領域（第１濃度不純物領域）１１ＳＬ、低濃度ドレイン領域（第１
濃度不純物領域）１１ＤＬ、高濃度ソース領域（第２濃度不純物領域）１１ＳＨ、及び高
濃度ドレイン領域（第２濃度不純物領域）１１ＤＨが形成される。また、低濃度ソース領
域１１ＳＬと低濃度ドレイン領域１１ＤＬの間は、チャネル領域１１Ｃとなる。
ここで、サイドウォール２０はゲート電極１３の形状により、自己整合的に形成したも
のであるため、自己整合的に低濃度ソース領域１１ＳＬおよび低濃度ドレイン領域１１Ｄ
Ｌが形成される。
次に、図３（ｈ）に示すように、層間絶縁膜１４を形成する。
当該層間絶縁膜１４を形成するには、ＣＶＤ法等を利用することにより、ゲート電極１
３の表面に酸窒化シリコン膜からなる層間絶縁膜１４を成膜する。具体的には、原料ガス
としては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン
、Ｓｉ（ＯＣ２Ｈ５）４）と酸素と窒素、モノシランと一酸化二窒素とアンモニア等が好
適である。成膜後、所定のパターンのレジストマスクを形成し、レジストマスクを介して
層間絶縁膜１４のドライエッチングを行い、層間絶縁膜１４において高濃度ソース領域１
１ＳＨ及び高濃度ドレイン領域１１ＤＨに対応する部分にコンタクトホールをそれぞれ形
成する。
次に、層間絶縁膜１４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリ
ブデン、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を、スパッタリ
ング法等により成膜した後、フォトリソグラフィ法によりパターニングし、ソース電極１
６Ｓ及びドレイン電極１６Ｄを層間絶縁膜１４のコンタクトホール形成する。即ち、導電
性材料を成膜したガラス基板１０上にフォトレジストを塗布した後、フォトレジストの露
光、現像、導電性材料のドライエッチング、フォトレジストの除去を行うことにより、導
電性材料をパターニングし、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成する。ソー
ス電極１６Ｓ及びドレイン電極１６Ｄの膜厚は、例えば４００〜８００ｎｍ程度が好まし
い。
次に、アニール処理を行う。
当該アニール処理は、上記同様に水蒸気中、酸素中、水素中等の雰囲気にて行われる。
これにより、後の水素化処理にて、効率的に水素が注入しやすくする。また、このアニー
ル処理は、ゲート絶縁膜１２、層間絶縁膜１４、多結晶シリコン膜１１に含まれる欠陥（
ダングリングボンド）を低減する役割を果たす。
ここで、図４（ａ）、（ｂ）を参照して、アニール処理後のゲート絶縁膜１２及び層間
絶縁膜１４における窒素濃度分布について説明する。
上記のアニール処理を施すことによって、第１領域１５ａが低窒素濃度領域となり、第
２領域１５ｂが高窒素濃度領域となる。また、図４（ｂ）に示すように、窒素濃度はゲー
ト電極１３から離れる程、低くなり、連続的に分布する。この領域は水素イオンが透過し
にくいために、水素化処理工程におけるマスクとなる。また、このアニール処理は、ゲー
ト絶縁膜１２、層間絶縁膜１４、半導体層１１に含まれる欠陥（ダングリングボンド）を
低減する役割を果たす。
なお、例えば３００℃程度の条件のＣＶＤ法で層間絶縁膜１４を形成し、同じく３００
℃程度の条件でアニール処理を行うものとすれば、当該層間絶縁膜１４の成膜工程とアニ
ール工程とを同一チャンバ内で施すことができ、例えば流入ガスを切り換えて簡便な連続
プロセスを施すことが可能となる。
次に、水素化処理工程を行う。
当該工程においては、多結晶シリコン膜１１に対して、水素プラズマ処理を行い、終端
処理を行う。これにより、多結晶シリコン膜１１での欠陥が修復されるとともに、ソース
電極１６Ｓ及びドレイン電極１６Ｄにおいてはドライエッチングした際に生じた多結晶シ
リコン膜１１、多結晶シリコン膜１１とゲート絶縁膜１２との界面、あるいは、ゲート絶
縁膜１２に対するダメージも修復される。
ここで、図４（ａ）、（ｃ）を参照して、水素化処理後の多結晶シリコン膜１１におけ
る水素濃度分布、欠陥密度分布、及び不純物濃度分布について説明する。
上記のように、窒素濃度分布を有するゲート絶縁膜１２及び層間絶縁膜１４を介して、
水素原子を注入すると、第２領域１５ｂおける高窒素濃度領域では、水素濃度が低いため
、欠陥密度が高くなり、高抵抗領域（欠陥領域）１７ｂが形成される。一方、第１領域１
５ａにおける低窒素濃度領域では、水素濃度が高いため、欠陥密度が低くなり、低抵抗領
域１７ａが形成される。
また、多結晶シリコン膜１１には、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１
１ＤＬ、高濃度ソース領域１１ＳＨ、及び高濃度ドレイン領域１１ＤＨが自己整合的に形
成されているので、上記のように欠陥密度分布を多結晶シリコン膜１１に形成することで
、各領域１１ＳＬ、１１ＤＬ、１１ＳＨ、１１ＤＨに欠陥密度分布が形成される。
従って、高抵抗領域（欠陥領域）１７ｂであると共に、低濃度ソース領域１１ＳＬ及び
低濃度ドレイン領域１１ＤＬである、高抵抗低濃度領域２１Ａが形成される。また、低抵
抗領域（欠陥領域）１７ａであると共に、高濃度ソース領域１１ＳＨ及び低濃度ドレイン
領域１１ＤＨである、低抵抗高濃度領域２１Ｂが形成される。また、各領域２１Ａ、２１
Ｂは自己整合的に形成される。
次に、図３（ｉ）に示すように、パシベーション膜１８を形成する。
これによって、半導体装置の製造工程が終了となる。
当該工程では、窒化珪素膜からなるパシベーション膜１８をソース電極１６Ｓ及びドレ
イン電極１６Ｄを覆うように形成する。このようなパシベーション膜１８は、水素化した
多結晶シリコン膜１１の水素が留まるようにする役割を果たす。従って、パシベーション
膜１８としては、ガス透過率が低い窒化珪素膜が好ましい。
上述したように、本実施形態においては、ゲート絶縁膜１２及び酸窒化膜１９中の窒素
濃度分布を形成することにより、当該ゲート絶縁膜１２及び酸窒化膜１９の膜質、特にエ
ッチング選択性を連続的に異ならせているので、ゲート電極１３の近傍にゲート絶縁膜１
２及び酸窒化膜１９を残留させることができ、また、ゲート電極１３から離れた部分のゲ
ート絶縁膜１２及び酸窒化膜１９を除去することができる。これにより、ゲート電極１３
に隣接するサイドウォール２０を形成することができる。
更に、このように形成されたサイドウォール２０をマスクとして多結晶シリコン膜１１
に不純物イオンを注入するので、サイドウォール２０の形状に応じて多結晶シリコン膜１
１に、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１１ＤＬ、高濃度ソース領域１１
ＳＨ、及び高濃度ドレイン領域１１ＤＨを自己整合的に形成することができる。
これによって、高抵抗低濃度領域２１Ａと、低抵抗高濃度領域２１Ｂを自己整合的に形
成することができる。
また、このように自己整合的に上記ソース・ドレイン領域が形成されることによって、
ドレイン端での電界集中によるオフリーク電流を低減することができる。従って、自己整
合的に高抵抗（欠陥）領域１７ｂを形成できるため、半導体装置の特性ばらつきが生じに
くくすることができる。
（半導体装置の製造方法の第３実施形態）
図５及び図６を参照して、半導体装置の製造方法の第３実施形態について説明する。
図５において、図５（ａ）〜（ｈ）の各々は半導体装置の製造方法を説明するための工
程図であり半導体装置の断面拡大図である。図６において、図６（ａ）は、ゲート電極１
３近傍を示す半導体装置の断面拡大図、図６（ｂ）は、図６（ａ）に対応させた窒素濃度
分布を示す図、図６（ｃ）は、図６（ａ）に対応させた多結晶シリコン膜の水素濃度分布
、欠陥密度分布、及び不純物濃度分布を説明するための図である。
なお、本実施形態においては、先に記載した第１及び第２実施形態と異なる部分につい
て説明し、同一構成には同一符号を付して説明を簡略化している。
まず、図５（ａ）〜図５（ｃ）に示すように、下地保護膜が形成されたガラス基板１０
上に、多結晶シリコン膜１１と、ゲート絶縁膜１２と、ゲート電極１３を形成する。
次に、同じく図５（ｃ）に示すように、多結晶シリコン膜１１にイオン注入を行う。
当該イオン注入を行うには、ゲート電極１３より幅広のレジストマスクを形成して予め
低濃度の不純物イオン（リンイオン）を約０．１×１０１４〜約１０×１０１４／ｃｍ２
のドーズ量で打ち込む。更に、フォトリソグラフィ法により低不純物濃度領域となるべき
領域をフォトレジストで被覆し、高濃度の不純物イオン（リンイオン）を約０．１×１０
１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込む。そして、フォトレジストを剥離
することにより、ソース領域、及びドレイン領域及び高不純物濃度領域を形成する。
これにより、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１１ＤＬ、高濃度ソース
領域１１ＳＨ、及び高濃度ドレイン領域１１ＤＨが形成される。ゲート電極１３の直下に
位置する部分はチャネル領域１１Ｃが形成される。
ここで、低濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬの幅は、後に形成
される第２領域１５ｂ（高窒素濃度領域）の幅よりも広く設定している。
次に、図５（ｄ）に示すように、層間絶縁膜（絶縁膜）１４を形成する。
次に、図５（ｅ）に示すように、アニール処理を施し、先の実施形態と同様にゲート絶
縁膜１２及び層間絶縁膜１４中に窒素濃度分布を形成する（図６（ｂ）参照）。
次に、図５（ｆ）に示すように、ソース・ドレイン電極１６Ｓ、１６Ｄを形成する。
次に、図５（ｇ）に示すように、水素化処理工程を行う。
ここで、図６（ａ）、（ｃ）を参照して、水素化処理後の多結晶シリコン膜１１におけ
る水素濃度分布、欠陥密度分布、及び不純物濃度分布について説明する。
上記のように、窒素濃度分布を有するゲート絶縁膜１２及び層間絶縁膜１４を介して、
水素原子を注入すると、第２領域１５ｂおける高窒素濃度領域では、欠陥密度が高くなり
、高抵抗領域（欠陥領域）１７ｂが形成される。一方、第１領域１５ａにおける低窒素濃
度領域では、欠陥密度が低くなり、低抵抗領域１７ａが形成される。
また、多結晶シリコン膜１１には、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１
１ＤＬ、高濃度ソース領域１１ＳＨ、及び高濃度ドレイン領域１１ＤＨが形成されている
ので、上記のように欠陥密度分布を多結晶シリコン膜１１に形成することで、各領域１１
ＳＬ、１１ＤＬ、１１ＳＨ、１１ＤＨに欠陥密度分布が形成される。
更に、低濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬの幅が、高抵抗領域
１７ｂよりも広く設定されているので、低抵抗領域（欠陥領域）１７ａであると共に、低
濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬである、低抵抗低濃度領域２１
Ｃが自己整合的に形成される。
次に、図５（ｈ）に示すように、パシベーション膜１８を形成する。
これによって、半導体装置の製造工程が終了となる。
上述したように、本実施形態においては、低濃度不純物と高濃度不純物を多結晶シリコ
ン膜１１に注入することで、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１１ＤＬ、
高濃度ソース領域１１ＳＨ、及び高濃度ドレイン領域１１ＤＨを形成することができる。
また、各領域１１ＳＬ、１１ＤＬ、１１ＳＨ、１１ＤＨを形成すると共に、欠陥密度を
分布させることができる。
また、低濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬの幅は、第２領域１５
ｂ（高窒素濃度領域）の幅よりも広く設定しているので、低抵抗低濃度領域２１Ｃを自己
整合的に形成することができる。
また、このように欠陥密度分布を有すると共に、低抵抗低濃度領域２１Ｃを有する半導
体装置を製造できるので、先に記載の効果をより促進させることができる。即ち、ドレイ
ン端での電界集中によるオフリーク電流を低減することができる。また、仮にレジストを
介して注入することにより形成された不純物領域とゲート電極との位置関係にずれが生じ
ていたとしても、欠陥密度分布を有することにより、この位置ずれによる影響を低減する
ことができる。また、半導体装置の特性のバラツキを更に抑制できる。また、ホットエレ
クトロンの発生によるしきい値変動を更に抑制できる。また、より安定な信頼性を有する
半導体装置を実現できる。ＣＭＯＳ回路の動作信頼性を更に向上できる。
なお、本実施形態では、層間絶縁膜１４を形成した後に、アニール処理を施して窒素濃
度分布を形成しているが、当該アニール処理を行う工程は層間絶縁膜１４の直後を限定す
るものではない。例えば、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成した後に、ア
ニール処理を施して窒素濃度分布を形成してもよい。
また、本実施形態では、低濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬの
幅を、高抵抗領域１７ｂよりも広くすることで、低抵抗低濃度領域２１Ｃを自己整合的に
形成しているが、当該低濃度ソース領域１１ＳＬ及び低濃度ドレイン領域１１ＤＬの幅を
、高抵抗領域１７ｂよりも狭くすることで、高抵抗高濃度領域を自己整合的に形成し、２
つの高抵抗領域を形成してもよい。
また、本実施形態は、本発明を限定するものではなく、各請求項に記載した範囲を逸脱
しない限り、各請求項の記載文言に限定されず、当業者がそれらから容易に置き換えられ
る範囲にも及び、かつ、当業者が通常有する知識に基づく改良を適宜付加することができ
る。例えば、本実施形態では、ｎチャネル型の半導体装置を例として説明したが、ｐチャ
ネル型の半導体装置に対しても本発明の構成を適用することができる。
また、本実施形態ではトップゲート型の半導体装置を示したが、ボトムゲート型の半導
体装置に対しても本発明の構成を適用することができる。あるいは、低ドーズ領域形成と
組み合わせれば、より滑らかな抵抗分布を形成することもできる。
（電気光学装置用基板、電気光学装置）
図７〜図９を参照して、電気光学装置用基板、電気光学装置について説明する。
なお、本実施形態においては、先に記載した第１〜第３実施形態と異なる部分について
説明し、同一構成には同一符号を付して説明を簡略化している。
（有機エレクトロルミネッセンス装置）
まず、本発明の電気光学装置の一実施形態となる有機エレクトロルミネッセンス装置（
以下、有機ＥＬ装置と称する。）について説明する。
本実施形態の有機ＥＬ装置５０は、スイッチング素子として先の実施形態に記載した半
導体装置からなる薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略記する）
を有するアクティブマトリクス方式の有機ＥＬ装置である。そして、特にＲ（赤），Ｇ（
緑），Ｂ（青）の３種類の高分子有機発光層を備えたカラー有機ＥＬ装置である。
図７は、本実施形態に係る有機ＥＬ装置の等価回路を示す模式図である。
有機ＥＬ装置５０は、複数の走査線１０１と、各走査線１０１に対して直角に交差する
方向に延びる複数の信号線１０２と、各信号線１０２に並列に延びる複数の電源線１０３
とがそれぞれ配線された構成を有するとともに、走査線１０１と信号線１０２の各交点付
近に、画素領域Ｘが設けられている。
信号線１０２には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッ
チを備えるデータ線駆動回路１００が接続されている。また、走査線１０１には、シフト
レジスタ及びレベルシフタを備える走査線駆動回路８０が接続されている。さらに、各画
素領域Ｘには、走査線１０１を介して走査信号がゲート電極に供給されるスイッチング用
ＴＦＴ５１ｂと、このスイッチング用ＴＦＴ５１ｂを介して信号線１０２から共有される
画素信号を保持する保持容量５１ｃと、該保持容量５１ｃによって保持された画素信号が
ゲート電極に供給される駆動用ＴＦＴ５１ａ（駆動用電子素子）と、この駆動用ＴＦＴ５
１ａを介して電源線１０３に電気的に接続したときに当該電源線１０３から駆動電流が流
れ込む陽極（画素電極）５２と、この陽極５２と陰極（共通電極）５７との間に挟み込ま
れた電気光学層Ｅとが設けられている。陽極５２と陰極５７と電気光学層Ｅにより、発光
素子が構成されている。
この有機ＥＬ装置５０によれば、走査線１０１が駆動されてスイッチング用ＴＦＴ５１
ｂがオン状態になると、そのときの信号線１０２の電位が保持容量５１ｃに保持され、該
保持容量５１ｃの状態に応じて、駆動用ＴＦＴ５１ａのオン・オフ状態が決まる。そして
、駆動用ＴＦＴ５１ａのチャネルを介して、電源線１０３から陽極５２に電流が流れ、さ
らに電気光学層Ｅを介して陰極５７に電流が流れる。電気光学層Ｅは、これを流れる電流
量に応じて発光する。
次に、図８を用いて本実施形態の有機ＥＬ装置５０の平面構造について説明する。
図８に示すように、本実施形態の有機ＥＬ装置５０は、電気絶縁性の基板１０上に、ス
イッチング用ＴＦＴが設けられたＴＦＴ基板（電気光学装置用基板）５３を備えた構成と
なっている。更に、有機ＥＬ装置５０は、ＴＦＴ基板５３のスイッチング用ＴＦＴに接続
された陽極５２と、当該陽極５２が基板１０上にマトリックス状に配置されてなる図示略
の画素電極域と、当該画素電極域の周囲に配置されるとともに各陽極５２に接続される電
源線１０３（図７参照）と、少なくとも画素電極域上に位置する平面視ほぼ矩形の画素部
３０（図中一点鎖線枠内）とを具備している。また、画素部３０は、中央部分の実表示領
域３１（図中二点鎖線枠内）と、実表示領域３１の周囲に配置されたダミー領域３２（一
点鎖線および二点鎖線の間の領域）とに区画されている。
実表示領域３１には、各々画素電極を有する表示領域Ｒ、Ｇ、ＢがＡ−Ｂ方向及びＣ−
Ｄ方向に離間して配置されている。また、実表示領域３１の図中両側には、走査線駆動回
路８０が配置されている。該走査線駆動回路８０は、ダミー領域３２の下側に位置して設
けられている。更に、実表示領域３１の図中上側には、検査回路９０が配置されている。
該検査回路９０は、ダミー領域３２の下側に位置して設けられている。検査回路９０は、
有機ＥＬ装置５０の作動状況を検査するための回路であって、例えば、検査結果を外部に
出力する不図示の検査情報出力手段を備え、製造途中や出荷時の表示装置の品質、欠陥の
検査を行うことができるように構成されている。
走査線駆動回路８０及び検査回路９０の駆動電圧は、所定の電源部から駆動電圧導通部
を介して印加されている。また、これら走査線駆動回路８０及び検査回路９０への駆動制
御信号及び駆動電圧は、この有機ＥＬ装置５０の作動制御を司る所定のメインドライバな
どから駆動制御信号導通部等を介して送信および印加されるようになっている。なお、こ
の場合の駆動制御信号とは、走査線駆動回路８０及び検査回路９０が信号を出力する際の
制御に関連するメインドライバなどからの指令信号である。
次に、図９を参照し、有機ＥＬ装置５０の断面構造について説明する。
図９に示すように、有機ＥＬ装置５０は、ＴＦＴ基板５３と、電気光学層Ｅと、封止層
５４とから構成されている。
ＴＦＴ基板５３は、基板１０上に、薄膜トランジスタ（半導体装置）５５と、層間絶縁
層５６を備えた構成となっている。更に、層間絶縁層５６には、コンタクトホールを介し
て陽極５２が形成されている。
ここで、薄膜トランジスタ５５は、先の実施形態に記載した製造方法によって形成され
たものである。即ち、窒素を含有するゲート絶縁膜１２や層間絶縁膜１４を形成した後に
、アニール処理を施してゲート絶縁膜１２や層間絶縁膜１４内に窒素濃度分布を形成し、
水素化処理工程によって半導体層１１に欠陥領域１７ｂが形成されたものである。また、
薄膜トランジスタ５５には、低濃度ソース領域１１ＳＬ、低濃度ドレイン領域１１ＤＬ、
高濃度ソース領域１１ＳＨ、及び高濃度ドレイン領域１１ＤＨが形成されており、各領域
内において欠陥密度分布が形成されることで、高抵抗低濃度領域２１Ａや低抵抗高濃度領
域２１Ｂが形成されている。また、適宜、低抵抗低濃度領域２１Ｃや、高抵抗高濃度領域
が形成されている。更に、このような各領域は、自己整合的に形成されている。
また、ＴＦＴ基板５３と電気光学層Ｅとの間には、第１隔壁４１と第２隔壁４２が形成
されている。第１隔壁４１は、ＳｉＯ２等の親液性を有する材料からなり、層間絶縁膜５
６上を全面に被覆すると共に、陽極５２の一部分を露出させている。第２隔壁４２は、ポ
リイミドやアクリル等の樹脂材料からなり、露出状態の陽極５２近傍の第１隔壁４１を露
出させている。また、第２隔壁４２は、第１隔壁４１よりも撥液性が高いことが好ましく
、陽極５２上に液滴受容部４６を形成している。
電気光学層Ｅは、陽極５２と陰極５７の間に発光機能層６０を備えた構成となっている
。
次に、発光機能層６０の各構成、及び陰極５７について説明する。
発光機能層６０は、陽極５２側から陰極５７に向けて、正孔注入層６１と、発光層６２
と、電子注入層６３が積層された構成とっている。
正孔注入層６１の形成材料としては、特に３，４−ポリエチレンジオシチオフェン／ポ
リスチレンスルフォン酸（ＰＥＤＯＴ／ＰＳＳ）の分散液、即ち、分散媒としてのポリス
チレンスルフォン酸に３，４−ポリエチレンジオキシチオフェンを分散させ、さらにこれ
を水に分散させた分散液が好適に用いられる。
なお、正孔注入層６１の形成材料としては、前記のものに限定されることなく種々のも
のが使用可能である。例えば、ポリスチレン、ポリピロール、ポリアニリン、ポリアセチ
レンやその誘導体などを、適宜な分散媒、例えば前記のポリスチレンスルフォン酸に分散
させたものなどが使用可能である。
発光層６２を形成するための材料としては、蛍光あるいは燐光を発光することが可能な
公知の発光材料が用いられる。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の発光層６２
を複数の画素電極４１ａ毎に設けることで、フルカラー表示が可能な有機ＥＬ装置となる
。
発光層６２の形成材料として具体的には、（ポリ）フルオレン誘導体（ＰＦ）、（ポリ
）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラ
フェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ポリチオフェン誘導
体、ポリメチルフェニルシラン（ＰＭＰＳ）などのポリシラン系などが好適に用いられる
。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素な
どの高分子系材料や、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラ
フェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等の低分子材料をドープ
して用いることもできる。
また、赤色の発光層６２の形成材料としては例えばＭＥＨＰＰＶ（ポリ（３−メトキシ
６−（３−エチルヘキシル）パラフェニレンビニレン）を、緑色の発光層６２の形成材料
としては例えばポリジオクチルフルオレンとＦ８ＢＴ（ジオクチルフルオレンとベンゾチ
アジアゾールの交互共重合体）の混合溶液を、青色の発光層６２の形成材料としては例え
ばポリジオクチルフルオレンを用いる場合がある。また、このような発光層６２について
は、特にその厚さについては制限がなく、各色毎に好ましい膜厚が調整されている。
電子注入層６３は、発光層６２の上に形成されたものである。当該電子注入層６３の材
料は、発光層６２の各種材料に応じて適宜選択される。具体的な材料としては、アルカリ
金属のフッ化物として、ＬｉＦ（フッ化リチウム）、ＮａＦ（フッ化ナトリウム）、ＫＦ
（フッ化カリウム）、ＲｂＦ（フッ化ルビジウム）、ＣｓＦ（フッ化セシウム）などや、
あるいはアルカリ金属の酸化物、即ちＬｉ２Ｏ（酸化リチウム）、Ｎａ２Ｏ（酸化ナトリ
ウム）などが好適に用いられる。また、この電子注入層６３の厚さとしては、０．５ｎｍ
〜１０ｎｍ程度とするのが好ましい。
陰極５７は、電子注入層６３の総面積より広い面積を備え、それを覆うように形成され
たもので、電子注入層６３上に設けられた低仕事関数の金属からなる第１陰極と、該第１
陰極上に設けられて該第１陰極を保護する第２陰極とからなるものである。第１陰極を形
成する低仕事関数の金属としては、特に仕事関数が３．０ｅＶ以下の金属であるのが好ま
しく、具体的にはＣａ（仕事関数；２．６ｅＶ）、Ｓｒ（仕事関数；２．１ｅＶ）、Ｂａ
（仕事関数；２．５ｅＶ）が好適に用いられる。第２陰極は、第１陰極を覆って酸素や水
分などからこれを保護するとともに、陰極５７全体の導電性を高めるために設けられたも
のである。この第２陰極の形成材料としては、化学的に安定で比較的仕事関数が低いもの
であれば特に限定されることなく、任意のもの、例えば金属や合金などが使用可能であり
、具体的にはＡｌ（アルミニウム）やＡｇ（銀）などが好適に用いられる。
なお、上記構成の有機ＥＬ装置１は、ボトムゲート型の構造を有しているが、これを限
定するものではない。当該有機ＥＬ装置１は、封止基板７２側から発光光を取り出す所謂
トップゲート型においても適用可能である。
トップゲート型の有機ＥＬ装置の場合には、基板１０の対向側である封止基板７２側か
ら発光光を取り出す構成であるので、透明基板及び不透明基板のいずれも用いることがで
きる。不透明基板としては、例えば、アルミナ等のセラミック、ステンレススチール等の
金属シートに表面酸化などの絶縁処理を施したものの他に、熱硬化性樹脂、熱可塑性樹脂
などが挙げられる。
また、封止層５４は、窒素ガス充填層７０と、ゲッター剤７１と、封止基板７２を備え
た構成となっている。
ここで、ゲッター剤７１は、封止基板７２の内面に貼着されており、水分や酸素を吸収
するものである。このように、封止層５４が窒素ガス充填層７０及びゲッター剤７１を備
えることにより、有機ＥＬ装置５０内部に水分や酸素が浸透するのが抑制され、これによ
り有機ＥＬ装置５０はその長寿命化が図られたものとなっている。
上述したように、本実施形態においては、有機ＥＬ装置５０のスイッチング素子として
、薄膜トランジスタ５５を備えているので、ドレイン端での電界集中によるオフリーク電
流を低減することができる。また、高抵抗領域１７ｂが自己整合的に形成されるため、半
導体装置の特性のバラツキが生じにくくなるという効果が得られる。また、ホットエレク
トロンの発生によるしきい値変動を防止できる。また、多結晶シリコン膜１１の上方に、
高窒素濃度領域を有していることにより、多結晶シリコン膜１１の（ダングリングボンド
を終端している）水素原子が多結晶シリコン膜１１から脱離し難くなり、ブロッキング効
果が得られ、より安定な信頼性を有する半導体装置を実現できる。
また、水素化処理時にゲート絶縁膜１２に対する過飽和な水素注入を防止できるため、
特にＰ型半導体装置にゲート負バイアスを動作させた際に、ゲート絶縁膜１２へのホール
注入効果に起因する、閾値のエンハンス側へのシフトを抑制できる。従って、ＣＭＯＳ回
路の動作信頼性を向上できる。
また、特に、本発明の半導体装置を駆動用ＴＦＴ５１ａに採用することにより、ＯＦＦ
電流を制御できるともに、自己整合的に形成されるためＴＦＴの特性ばらつきの少ない、
即ち、表示領域における輝度が均一な有機ＥＬ装置を実現することができる。
なお、本実施形態においては、薄膜トランジスタ５５を備えるＴＦＴ基板５３、有機Ｅ
Ｌ装置５０について説明したが、これを限定するものではない。例えば、液晶装置にＴＦ
Ｔ基板５３を採用した構成でもよい。
（電子機器）
次に、上記実施形態の有機ＥＬ装置を備えた電子機器の例について説明する。
図１０（ａ）は、携帯電話の一例を示した斜視図である。図１０（ａ）において、符号
５００は携帯電話本体を示し、符号５０１は有機ＥＬ装置を備えた表示部を示している。
図１０（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図
である。図１０（ｂ）において、符号６００は情報処理装置、符号６０１はキーボードな
どの入力部、符号６０３は情報処理本体、符号６０２は有機ＥＬ装置を備えた表示部を示
している。
図１０（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１０（ｃ）におい
て、符号７００は時計本体を示し、符号７０１は有機ＥＬ装置を備えたＥＬ表示部を示し
ている。
図１０（ａ）〜（ｃ）に示す電子機器は、先の実施形態に示した有機ＥＬ装置が備えら
れたものであるので、表示特性が良好な電子機器となる。
なお、電子機器としては、上記電子機器に限られることなく、種々の電子機器に適用す
ることができる。例えば、ディスクトップ型コンピュータ、液晶プロジェクタ、マルチメ
ディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーショ
ン（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直
視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、Ｐ
ＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
本発明の第１実施形態に示す半導体装置の製造方法を説明するための図。 本発明の第１実施形態に示す半導体装置を説明するための図。 本発明の第２実施形態に示す半導体装置の製造方法を説明するための図。 本発明の第２実施形態に示す半導体装置を説明するための図。 本発明の第３実施形態に示す半導体装置の製造方法を説明するための図。 本発明の第３実施形態に示す半導体装置を説明するための図。 本発明の電気光学装置として示す有機ＥＬ装置の等価回路図。 本発明の電気光学装置として示す有機ＥＬ装置の平面図。 本発明の電気光学装置として示す有機ＥＬ装置の要部の断面拡大図。 本発明の電子機器を示す図。 従来技術を説明するための図。
符号の説明
１１ 多結晶シリコン膜（半導体層）、１１Ｃ チャネル領域、１１Ｓ ソース領域（不
純物領域）、１１Ｄ ドレイン領域（不純物領域）、１１ＳＬ 低濃度ソース領域（第１
濃度不純物領域）、１１ＤＬ 低濃度ドレイン領域（第１濃度不純物領域）、１１ＳＨ
高濃度ソース領域（第２濃度不純物領域）、１１ＤＨ 高濃度ドレイン領域（第２濃度不
純物領域）、１２ ゲート絶縁膜（絶縁膜）、１３ ゲート電極（電極）、１４ 層間絶
縁膜（絶縁膜）、２０ サイドウォール（側壁部）、５０ 有機ＥＬ装置（電気光学装置
）、５３ ＴＦＴ基板（電気光学装置用基板）、５００ 携帯電話本体（電子機器）、６
００ 携帯型情報処理装置（電子機器）、７００ 腕時計型電子機器（電子機器）

Claims (13)

  1. 半導体層の上方に電極を形成する電極形成工程と、
    当該半導体層の上方に窒素含有の絶縁膜を形成する絶縁膜形成工程と、
    水蒸気、酸素、又は水素を含む雰囲気で熱処理を施して、前記絶縁膜中に窒素濃度分布
    を形成する熱処理工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記熱処理工程の後に、前記半導体層に水素原子を注入する水素化処理工程を含むこと
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記水素化処理工程は、水素プラズマ処理又は水素拡散処理であることを特徴とする請
    求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記電極形成工程の後に前記半導体層に不純物を注入する不純物注入工程を含むことを
    特徴とする請求項１から請求項３のいずれかに記載の半導体装置の製造方法。
  5. 前記不純物注入工程は、第１濃度不純物及び第２濃度不純物を前記半導体層に注入し、
    当該半導体層のチャネル領域に隣接する第１濃度不純物領域と、
    当該第１濃度不純物領域に隣接する第２濃度不純物領域と、
    を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記熱処理工程の後に、前記絶縁膜をエッチングして、前記電極に隣接する側壁部を形
    成する側壁部形成工程と、
    当該側壁部をマスクとして前記半導体層に不純物を注入する不純物注入工程と、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記不純物注入工程は、前記側壁部の形状に応じて、第１濃度不純物及び第２濃度不純
    物を前記半導体層に注入することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記電極はゲート電極、又はソース・ドレイン電極のいずれかであることを特徴とする
    請求項１から請求項７のいずれかに記載の半導体装置の製造方法。
  9. 半導体層の上方に、電極と、窒素含有の絶縁膜とを備え、当該絶縁膜中の窒素濃度は前
    記電極の両側部に対称的に分布していることを特徴とする半導体装置。
  10. 前記絶縁膜中の窒素濃度は、前記電極の近傍で高く、前記電極から離れた部分で低く、
    かつ、連続して分布していることを特徴とする請求項９に記載の半導体装置。
  11. 基板上に半導体装置を備えた電気光学装置用基板であって、
    請求項９又は請求項１０に記載の半導体装置を備えることを特徴とする電気光学装置用
    基板。
  12. 請求項１１に記載の電気光学装置用基板を備えることを特徴とする電気光学装置。
  13. 請求項１２に記載の電気光学装置を備えることを特徴とする電子機器。



JP2004109213A 2004-04-01 2004-04-01 半導体装置の製造方法 Expired - Fee Related JP4232675B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004109213A JP4232675B2 (ja) 2004-04-01 2004-04-01 半導体装置の製造方法
CNB200510055479XA CN100521072C (zh) 2004-04-01 2005-03-18 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
US11/090,868 US20050221568A1 (en) 2004-04-01 2005-03-28 Manufacturing method of semiconductor device, semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
KR1020050027127A KR100666888B1 (ko) 2004-04-01 2005-03-31 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109213A JP4232675B2 (ja) 2004-04-01 2004-04-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294638A true JP2005294638A (ja) 2005-10-20
JP4232675B2 JP4232675B2 (ja) 2009-03-04

Family

ID=35050033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109213A Expired - Fee Related JP4232675B2 (ja) 2004-04-01 2004-04-01 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20050221568A1 (ja)
JP (1) JP4232675B2 (ja)
KR (1) KR100666888B1 (ja)
CN (1) CN100521072C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579751B2 (en) * 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
CN104576688B (zh) * 2013-10-10 2018-11-09 精工爱普生株式会社 发光装置以及电子设备
CN105185788A (zh) * 2015-09-01 2015-12-23 武汉华星光电技术有限公司 阵列基板及其制造方法
US10222547B2 (en) 2015-11-30 2019-03-05 Corning Incorporated Flame-retardant optical fiber coating
US10167396B2 (en) 2017-05-03 2019-01-01 Corning Incorporated Low smoke fire-resistant optical ribbon
US10692760B2 (en) * 2017-11-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5937301A (en) * 1997-08-19 1999-08-10 Advanced Micro Devices Method of making a semiconductor device having sidewall spacers with improved profiles
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer
US6300227B1 (en) * 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US7303982B2 (en) * 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US6720213B1 (en) * 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US6949481B1 (en) * 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
US7105429B2 (en) * 2004-03-10 2006-09-12 Freescale Semiconductor, Inc. Method of inhibiting metal silicide encroachment in a transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus

Also Published As

Publication number Publication date
KR20060045369A (ko) 2006-05-17
CN100521072C (zh) 2009-07-29
US20050221568A1 (en) 2005-10-06
KR100666888B1 (ko) 2007-01-10
CN1677613A (zh) 2005-10-05
JP4232675B2 (ja) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100666888B1 (ko) 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기
US8399313B2 (en) Method of manufacturing semiconductor device having first conductive layer including aluminum
JP4498380B2 (ja) 有機エレクトロルミネッセント素子とその製造方法
JP5650879B2 (ja) 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法
US20040016924A1 (en) Top gate type thin film transistor
EP1388897A1 (en) Thin film transistor and active matrix type display unit production methods therefor
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
JP2009003405A (ja) 有機電界発光表示装置及びその製造方法
JP2007256926A (ja) 表示装置及びその製造方法
JP2011071440A (ja) 有機ｅｌ表示装置
JP2008027976A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US7432138B2 (en) Thin film transistor substrate and manufacturing method for the same
JP2005333107A (ja) 半導体装置、画像表示装置および半導体装置の製造方法
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2007294491A (ja) 薄膜トランジスタ、及びその製造方法、並びに、アクティブマトリクス型表示装置及びその製造方法
US8048749B2 (en) Method for manufacturing semiconductor device
JP2005311037A (ja) 半導体装置およびその製造方法
JP2005216746A (ja) 有機ｅｌ表示装置及びその製造方法、並びに電子機器
JP3469183B2 (ja) 液晶表示装置
JP2005215478A (ja) Ｔｆｔ基板とその製造方法、有機ｅｌ表示装置、並びに電子機器
JP2009210681A (ja) 表示装置及びその製造方法
JP2009147232A (ja) 半導体装置の製造方法及び半導体製造装置
KR100667936B1 (ko) 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치
KR100669458B1 (ko) 박막 트랜지스터 제조용 도핑 마스크 및 이를 이용한 박막트랜지스터의 제조방법
JP2011187500A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4232675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees