JP4030200B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP4030200B2
JP4030200B2 JP26329198A JP26329198A JP4030200B2 JP 4030200 B2 JP4030200 B2 JP 4030200B2 JP 26329198 A JP26329198 A JP 26329198A JP 26329198 A JP26329198 A JP 26329198A JP 4030200 B2 JP4030200 B2 JP 4030200B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
resin
convex
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26329198A
Other languages
English (en)
Other versions
JP2000100843A5 (ja
JP2000100843A (ja
Inventor
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP26329198A priority Critical patent/JP4030200B2/ja
Priority to US09/261,488 priority patent/US6358778B1/en
Publication of JP2000100843A publication Critical patent/JP2000100843A/ja
Publication of JP2000100843A5 publication Critical patent/JP2000100843A5/ja
Application granted granted Critical
Publication of JP4030200B2 publication Critical patent/JP4030200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L2019/0001—Codebooks
    • G10L2019/0012—Smoothing of parameters of the decoder interpolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路等の半導体素子を搭載した半導体パッケージおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体パッケージの製造方法を図５を用いて説明する。図５(a) は、リードフレームの不要部分を除去する前の半導体パッケージを示す図、図５(b) は、図５(a) に示す半導体パッケージの断面図、図５(c) は完成した半導体パッケージを示す断面図である。図において、１１はリードフレーム、２２はリードフレーム１１の端子部、３はリードフレーム１の半導体素子搭載部であるダイパッド部、４は半導体素子、５は半導体素子４の電極（図示せず）と端子部２２を接続するワイヤ、６は半導体素子４とダイパッド部３を接着するダイボンド材、７は封止樹脂をそれぞれ示す。
【０００３】
従来の半導体パッケージの製造方法を以下に説明する。薄金属板からなるリードフレーム１１に、エッチングまたはスタンピング加工により端子部２２及びダイパッド部３を形成し、このダイパッド部３上にダイボンド材６を用いてＩＣ等の半導体素子４を固着する。その後、半導体素子４上の電極とリードフレーム１１の端子部２２を金線等のワイヤ５で電気的に接続する。さらに、封止金型を使って、エポキシ樹脂等の封止樹脂７を成形し、端子部２２を封止樹脂７の外側でリードフレーム１１から切断し、図５(c) に示す半導体パッケージが完成する。なお、パッケージ下面の端子部２２の露出面に金属ボールが付けられることもある。また、ダイパッド部３がパッケージ上面方向に持ち上げられ、樹脂成形後はダイパッド部３が封止樹脂７に埋め込まれた構造がとられることもある。
【０００４】
【発明が解決しようとする課題】
上記のように、パッケージの外部端子である端子部２２がパッケージ下面に配置された従来の半導体パッケージでは、端子部２２がパッケージ周辺のリードフレーム１１より、半導体素子４に向かって内側方向に伸びており、端子部２２はパッケージ周囲に沿って一列しか形成できず、しかも端子部２２間に各々の端子を保持するためのパターンが必要であったため、端子数が制限されるという問題があった。このような問題を解決するリードフレームとして、例えば、特開平８−１３９２５９号公報では、リードフレーム素材となる薄金属板を洗浄後、レジストを塗布し、所定のパターン版を用いた露光、現像処理、エッチング加工を行うことにより、外部端子部がリード形成面に沿い二次元的、例えば格子状に配列されているリードフレームが提案されている。しかしながら、上記の方法では、リードフレームの製造に写真製版工程を用いているため、精度的には優れている反面、工程が複雑となり、コスト高となる問題があった。
また、従来の半導体パッケージでは、端子部２２の下面を樹脂成形金型に接して成形を行う際に、樹脂成形時の圧力により端子部２２下面と金型間に樹脂が回り込み、図６に示すような樹脂バリ８が発生するという問題もあり、成形後に樹脂バリ８を除去する工程を設ける必要があった。
【０００５】
本発明は、上記のような問題点を解消するためになされたもので、リードフレームの端子部の配置や端子数に対する制限が少なく、さらに、端子部下面に樹脂バリが発生しない半導体パッケージの製造方法を提供し、端子部の設計の自由度が高く、生産性の高い半導体パッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係わる半導体パッケージの製造方法は、リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程と、リードフレームに半導体素子を搭載し、半導体素子の電極と凸状の端子部を接続する工程と、リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程と、上記凸状の端子部を少なくとも残してリードフレームの一部を分離、除去して、除去した部分から上記樹脂を露出させる工程を含んで製造するようにしたものである。
【０００７】
また、リードフレーム表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成する工程と、リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程と、リードフレームに半導体素子を搭載し、半導体素子の電極と凸状の端子部を接続する工程と、リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程と、上記凸状の端子部を少なくとも残してリードフレームの一部を分離、除去して、除去した部分から上記樹脂を露出させる工程を含んで製造するようにしたものである。
【０００８】
さらに、リードフレーム表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成する工程と、このリードフレームの半導体素子搭載面側に、耐熱性に優れた樹脂製フィルムを設ける工程と、リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程と、リードフレームの少なくとも凸状の端子部上に設けられた樹脂製フィルムを除去する工程と、リードフレームに半導体素子を搭載し、半導体素子の電極と凸状の端子部を接続する工程と、リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程と、上記凸状の端子部を少なくとも残してリードフレームの上記樹脂フィルムが設けられた部分を分離、除去して、除去した部分から上記樹脂を露出させる工程を含んで製造するようにしたものである。
【０００９】
また、リードフレームの部分的な分離、除去は、機械的手段により行われるものである。また、リードフレームの部分的な分離、除去は、化学的手段により行われるのである。さらに、半導体素子の電極と端子部の接続は、金またはアルミ等よりなる金属細線を用いたワイヤボンディングにて行うものである。また、半導体素子の電極と端子部の接続は、はんだ、金または導電性樹脂等よりなるバンプを用いたフリップチップボンディングにて行うものである。
【００１０】
また、上面に、複数の凸部と、複数の凸部の間を連結する凹部とを有し、凸部と凹部の境界で半抜き状態に成型されているリードフレームを準備する工程と、リードフレームの凸部上に、複数の電極を有する半導体素子を接着し、複数の電極と、複数の凸部とを電気的に接続する工程と、リードフレームの上面と、半導体素子とを覆う封止樹脂部を形成する工程と、リードフレームの凹部を、リードフレームの凸部および封止樹脂部から分離させ、その分離した部分から封止樹脂部を露出させる工程とを含んで製造するようにしたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下に、本発明の実施の形態１を図について説明する。図１は、本実施の形態における半導体パッケージの製造方法を説明する図であり、図１(a) は、リードフレームの不要部分を除去する前の半導体パッケージを示す図、図１(b) は、図１(a) に示す半導体パッケージの断面図、図１(c) は完成した半導体パッケージを示す断面図である。図において、１は、例えば銅合金よりなるリードフレーム、２はリードフレーム１の端子部、３はリードフレーム１の半導体素子搭載部であるダイパッド部、４はダイパッド部３上に搭載されたＩＣ等の半導体素子、５は半導体素子４の電極（図示せず）とリードフレーム１の端子部２を電気的に接続するワイヤ、６は半導体素子４とダイパッド部３を接着するダイボンド材、７はリードフレーム１の半導体素子４搭載面側を覆う封止樹脂をそれぞれ示している。
【００１２】
本実施の形態における半導体パッケージの製造方法を以下に説明する。まず、薄金属板からなるリードフレーム１の少なくとも端子となる部分を、金型を用いて半導体素子４搭載面側に凸状の半抜き状態に成形する。本実施の形態では、端子部２及びダイパッド部３となる部分を半抜き状態に加工した（図１(b) ）。なお、本実施の形態では、端子部２の形状を矩形としたが、円形やその他の形状でも良い。また、ダイパッド部３は半導体素子４よりも小さく形成したが、半導体素子４と同等または大きく形成しても良い。
次に、リードフレーム１に半導体素子４を搭載し、半導体素子４の電極と凸状の端子部２を接続する。本実施の形態では、リードフレーム１のダイパッド部３に、ダイボンド材６を用いて半導体素子４を固着し、半導体素子４の電極と端子部２の接続は、金またはアルミ等よりなる金属細線すなわちワイヤ５を用いたワイヤボンディングにて行った。その後、樹脂成形金型を用い、リードフレーム１の半導体素子４搭載面側を封止樹脂７で覆い封止する。さらに、リードフレーム１の不要部分、ここでは端子部２及びダイパッド部３以外の部分を機械的手段により分離、除去し、本実施の形態による半導体パッケージが完成する（図１(c) ）。ここで、機械的手段とは、図２に示すように、押さえ治具９で端子部２及びダイパッド部３を機械的に保持し（図２(a) ）、リードフレーム１の不要部分を抜き落とす（図２(b) ）ものである。
【００１３】
また、上述の半導体パッケージの製造方法に加えて、リードフレーム１の端子部２及びダイパッド部３を半抜き状態に成形する前に、リードフレーム１表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成する場合もある。さらに、めっき皮膜が形成されたリードフレーム１の半導体素子４搭載面側に、耐熱性に優れた樹脂製フィルムをラミネートして設け、リードフレーム１の端子部２及びダイパッド部３を半抜き状態に成形した後に、リードフレーム１の少なくとも凸状の端子部２上、ここでは端子部２及びダイパッド部３上に設けられた樹脂製フィルムを除去する場合もある。この樹脂製フィルムは、後のワイヤボンディング工程や樹脂封止工程での処理に耐え得る例えば２３０℃程度の耐熱性を有し、且つ封止樹脂７との密着力が弱いものとし、リードフレーム１の不要部分の分離、除去を行う際に、封止樹脂７とリードフレーム１の不要部分の分離を容易にする効果がある。
【００１４】
めっき皮膜が形成されたリードフレーム１の不要部分は、前述の機械的手段（図２）または化学的手段により分離、除去される。化学的手段とは、図３に示すように、リードフレーム１の半抜き部分に露出した母材を選択エッチングするものである。図３において、１０はめっき皮膜、１１は選択的エッチング部を示している。この方法では、リードフレーム１をめっき皮膜１０で覆った後に半抜きにするので、母材が露出している半抜き部分が選択的にエッチングされ、レジスト塗布、露光及び現像等の写真製版工程を必要とせずに、リードフレーム１の不要部分が分離、除去される。
なお、本実施の形態による半導体パッケージの端子部２に、金属球や金属柱をはんだ付けしても良い。
【００１５】
以上のように、本実施の形態における半導体パッケージの製造方法によれば、リードフレーム１の端子部２は自由な位置に自由な形状で設けることができるため、端子数及び配置の制限が従来に比べて大幅に緩和される。図５に示した従来の半導体パッケージの製造方法では、端子部はパッケージ周囲に沿って一列しか形成できなかったが、本実施の形態によれば、端子部２は、ダイパッド３の周辺に沿って一列及び複数列に配置することが可能である。さらに、リードフレームの不要部分の除去を化学的手段によって行う場合にも、写真製版工程を必要としないため、工程が簡易であり、低コストで製造することができる。また、端子部２を半抜き状態に成形することにより、樹脂成形時に封止樹脂７が端子部２下面に回り込むことがないため、樹脂バリの発生がない。このため、従来の樹脂バリ除去工程を省略することができ、生産性が向上する。
【００１６】
実施の形態２．
本発明の実施の形態２における半導体パッケージの製造方法を図４を用いて説明する。図４(a) は、リードフレームの不要部分を除去する前の半導体パッケージを示す断面図、図４(b) は完成した半導体パッケージを示す断面図、図４(c) は完成した半導体パッケージの裏面を示す平面図である。図において、１２は、半導体素子４の下部に設けられた電極（図示せず）とリードフレーム１の端子部２を電気的に接続する導電性のバンプである。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
【００１７】
本実施の形態における半導体パッケージの製造方法を以下に説明する。まず、例えば銅合金よりなるリードフレーム１の端子部２を、半導体素子４の下部に位置するように、金型を用いて半導体素子４搭載面側に凸状の半抜き状態に成形する。次に、リードフレーム１に半導体素子４を搭載し、半導体素子４の電極と凸状の端子部２の接続を、はんだ、金または導電性樹脂等よりなるバンプ１２を用いたフリップチップボンディングにて行う。半導体素子４下面の電極とリードフレーム１の端子部２は、それぞれ対応する位置に配置されており、導電性のバンプ１２を介して電気的及び機械的に接続される。なお、バンプ１２は、半導体素子４の電極上または端子部２上のいずれか一方または両方に形成されている。
その後、リードフレーム１の半導体素子４搭載面側を封止樹脂７で覆い封止する工程と、リードフレーム１の不要部分、ここでは端子部２以外の部分を機械的手段により除去する工程を上記実施の形態１と同様の方法で行い、本実施の形態による半導体パッケージが完成する（図４(b) ）。
【００１８】
なお、本実施の形態においても、リードフレーム１表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成しても良い。さらに、めっき皮膜が形成されたリードフレーム１の半導体素子４搭載面側に、耐熱性に優れた樹脂製フィルムをラミネートしても良い。めっき皮膜が形成されたリードフレーム１の不要部分は、上記実施の形態１と同様に、機械的手段または化学的手段により分離、除去される。
なお、本実施の形態による半導体パッケージの端子部２の露出面に、金属球や金属柱を設けても良い。
本実施の形態においても、上記実施の形態１と同様の効果が得られる。
【００１９】
【発明の効果】
以上のように、本発明によれば、リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形し、リードフレームの半導体素子搭載面側を樹脂で覆い封止した後に、上記凸状の端子部を少なくとも残してリードフレームの一部を分離、除去して、除去した部分から上記樹脂を露出させるようにしたので、リードフレームの端子部の配置や端子数に対する制限が少なくなり、端子部の設計の自由度が高くなると共に、端子部下面に樹脂バリが発生しないため、従来の樹脂バリ除去工程を省略することができ、生産性が向上する効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体パッケージの製造方法を説明する図である。
【図２】 本発明の実施の形態１における半導体パッケージの製造方法を説明する断面図である。
【図３】 本発明の実施の形態１における半導体パッケージの製造方法を説明する断面図である。
【図４】 本発明の実施の形態２における半導体パッケージの製造方法を説明する図である。
【図５】 従来の半導体パッケージの製造方法を説明する図である。
【図６】 従来の半導体パッケージ裏面に発生した樹脂バリを説明する平面図である。
【符号の説明】
１、１１ リードフレーム、２、２２ 端子部、３ ダイパッド部、
４ 半導体素子、５ ワイヤ、６ ダイボンド材、７ 封止樹脂、
８ 樹脂バリ、９ 押さえ治具、１０ めっき皮膜、
１１ 選択的エッチング部、１２ バンプ。

Claims (8)

  1. リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
    上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
    上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
    上記凸状の端子部を少なくとも残して上記リードフレームの一部を分離、除去して、除去した部分から上記樹脂を露出させる工程を備えたことを特徴とする半導体パッケージの製造方法。
  2. リードフレーム表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
    上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
    上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
    上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
    上記凸状の端子部を少なくとも残して上記リードフレームの一部を分離、除去して、除去した部分から上記樹脂を露出させる工程を備えたことを特徴とする半導体パッケージの製造方法。
  3. リードフレーム表面に、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
    上記リードフレームの半導体素子搭載面側に、耐熱性に優れた樹脂製フィルムを設ける工程、
    上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
    上記リードフレームの少なくとも上記凸状の端子部上に設けられた上記樹脂製フィルムを除去する工程、
    上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
    上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
    上記凸状の端子部を少なくとも残して上記リードフレームの上記樹脂フィルムが設けられた部分を分離、除去して、除去した部分から上記樹脂を露出させる工程を備えたことを特徴とする半導体パッケージの製造方法。
  4. 上記リードフレームの部分的な分離、除去は、機械的手段により行われることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体パッケージの製造方法。
  5. 上記リードフレームの部分的な分離、除去は、化学的手段により行われることを特徴とする請求項２または請求項３に記載の半導体パッケージの製造方法。
  6. 半導体素子の電極と端子部の接続は、金またはアルミ等よりなる金属細線を用いたワイヤボンディングにて行うことを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体パッケージの製造方法。
  7. 半導体素子の電極と端子部の接続は、はんだ、金または導電性樹脂等よりなるバンプを用いたフリップチップボンディングにて行うことを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体パッケージの製造方法。
  8. 上面に、複数の凸部と、上記複数の凸部の間を連結する凹部とを有し、上記凸部と上記凹部の境界で半抜き状態に成型されているリードフレームを準備する工程と、
    上記リードフレームの凸部上に、複数の電極を有する半導体素子を接着し、上記複数の電極と、上記複数の凸部とを電気的に接続する工程と、
    上記リードフレームの上面と、上記半導体素子とを覆う封止樹脂部を形成する工程と、
    上記リードフレームの凹部を、上記リードフレームの凸部および上記封止樹脂部から分離させ、その分離した部分から上記封止樹脂部を露出させる工程とを有することを特徴とする半導体装置の製造方法。
JP26329198A 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法 Expired - Fee Related JP4030200B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26329198A JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法
US09/261,488 US6358778B1 (en) 1998-09-17 1999-03-03 Semiconductor package comprising lead frame with punched parts for terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26329198A JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2000100843A JP2000100843A (ja) 2000-04-07
JP2000100843A5 JP2000100843A5 (ja) 2005-10-27
JP4030200B2 true JP4030200B2 (ja) 2008-01-09

Family

ID=17387441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26329198A Expired - Fee Related JP4030200B2 (ja) 1998-09-17 1998-09-17 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US6358778B1 (ja)
JP (1) JP4030200B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6689640B1 (en) * 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
JP4173346B2 (ja) 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
TW520076U (en) * 2001-12-28 2003-02-01 Amkor Technology Taiwan Ltd Improved design of IC leadframe
JP3866127B2 (ja) 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP4685356B2 (ja) * 2002-04-19 2011-05-18 旭化成エレクトロニクス株式会社 磁電変換素子及びその製造方法
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
JP4316558B2 (ja) * 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
JP4719630B2 (ja) * 2006-06-16 2011-07-06 アピックヤマダ株式会社 転写基板の製造方法
US7948066B2 (en) * 2007-12-26 2011-05-24 Stats Chippac Ltd. Integrated circuit package system with lead locking structure
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP5578704B2 (ja) * 2010-03-09 2014-08-27 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US10075108B2 (en) * 2014-08-08 2018-09-11 Johnson Electric S.A. Integrated circuit, motor component and application device having the motor component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0634794B1 (en) * 1989-12-12 1999-07-28 Sumitomo Special Metals Co., Ltd. Heat-conductive composite material
JPH03263359A (ja) * 1990-03-13 1991-11-22 Nec Corp モールドフラットパッケージ
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
JPH05259357A (ja) * 1992-03-10 1993-10-08 Mitsui High Tec Inc フラットパッケージ半導体装置用リードフレーム
JPH08139259A (ja) 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6034423A (en) * 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
JP2001077266A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
US6358778B1 (en) 2002-03-19
JP2000100843A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3420057B2 (ja) 樹脂封止型半導体装置
US6451627B1 (en) Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3780122B2 (ja) 半導体装置の製造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7247526B1 (en) Process for fabricating an integrated circuit package
US7226811B1 (en) Process for fabricating a leadless plastic chip carrier
US6084292A (en) Lead frame and semiconductor device using the lead frame
US20110177657A1 (en) Semiconductor device
EP1237187A2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
WO2004064144A2 (en) Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
JP2000036549A (ja) チップサイズパッケ―ジ及びその製造方法
KR20040057928A (ko) 반도체 장치 및 그 제조방법
KR20060042872A (ko) 반도체장치의 실장 방법
WO2004030030A2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
WO2003103038A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3897704B2 (ja) リードフレーム
JP4547086B2 (ja) 半導体装置
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
US20020048851A1 (en) Process for making a semiconductor package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050901

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees