JP2000100843A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000100843A5 JP2000100843A5 JP1998263291A JP26329198A JP2000100843A5 JP 2000100843 A5 JP2000100843 A5 JP 2000100843A5 JP 1998263291 A JP1998263291 A JP 1998263291A JP 26329198 A JP26329198 A JP 26329198A JP 2000100843 A5 JP2000100843 A5 JP 2000100843A5
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- manufacturing
- semiconductor
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 51
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 238000007789 sealing Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項2】 リードフレーム表面に、Ni、Cu、Ag、Au、Pdの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項3】 リードフレーム表面に、Ni、Cu、Ag、Au、Pdの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
上記リードフレームの半導体素子搭載面側に、耐熱性に優れた樹脂製フィルムを設ける工程、
上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームの少なくとも上記凸状の端子部上に設けられた上記樹脂製フィルムを除去する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項4】 リードフレームの不要部分は、機械的手段により分離、除去されることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体パッケージの製造方法。
【請求項5】 リードフレームの不要部分は、化学的手段により分離、除去されることを特徴とする請求項2または請求項3に記載の半導体パッケージの製造方法。
【請求項6】 半導体素子の電極と端子部の接続は、金またはアルミ等よりなる金属細線を用いたワイヤボンディングにて行うことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体パッケージの製造方法。
【請求項7】 半導体素子の電極と端子部の接続は、はんだ、金または導電性樹脂等よりなるバンプを用いたフリップチップボンディングにて行うことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体パッケージの製造方法。
【請求項8】 請求項1〜請求項7のいずれか一項に記載の半導体パッケージの製造方法を用いて作成され、リードフレーム上に搭載された半導体素子、上記半導体素子の電極と上記リードフレームの端子部を電気的に接続するワイヤまたはバンプ、上記リードフレームの上記半導体素子搭載面側を覆う封止樹脂を備えたことを特徴とする半導体パッケージ。
【請求項9】 リードフレームの端子部は、半導体素子搭載部の周辺に沿って複数列に配置されていることを特徴とする請求項8記載の半導体パッケージ。
【請求項10】 リードフレームは、銅合金よりなることを特徴とする請求項8または請求項9に記載の半導体パッケージ。
【請求項11】 上面に、複数の凸部と、上記複数の凸部の間を連結する凹部を有するリードフレームを準備する工程と、
上記リードフレームの凸部上に、複数の電極を有する半導体素子を接着し、上記複数の電極と、上記複数の凸部とを電気的に接続する工程と、
上記リードフレームの上面と、上記半導体素子とを覆う封止樹脂部を形成する工程と、
上記リードフレームの凹部を、上記リードフレームの凸部および上記封止樹脂部から分離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項12】 上記リードフレームの凹部は、上記封止樹脂部が形成される領域のうち、上記凸部が形成される領域を除く全面に形成されることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】 上記封止樹脂部は、成型金型を用いて、封止樹脂を成型することによって形成されることを特徴とする請求項11〜12のいずれか一項に記載の半導体装置の製造方法。
【請求項14】 上記リードフレームの凹部は、機械的手段により、上記リードフレームの凸部および上記封止樹脂部から分離、除去されることを特徴とする請求項11〜13のいずれか一項に記載の半導体装置の製造方法。
【請求項15】 上記リードフレームの凹部は、化学的手段により、上記リードフレームの凸部および上記封止樹脂部から分離、除去されることを特徴とする請求項11〜13のいずれか一項に記載の半導体装置の製造方法。
【請求項16】 上記リードフレームは、上記凸部と上記凹部の境界で半抜き状態に成型されていることを特徴とする請求項11〜15のいずれか一項に記載の半導体装置の製造方法。
【請求項17】 上記半導体素子は、上面と、下面を有し、上記複数の電極は、上記半導体素子の上面上に形成されており、上記半導体素子を接着する工程において、上記半導体素子の下面を、上記リードフレームの凸部上に、ダイボンド材を介して接着することを特徴とする請求項11〜16のいずれか一項に記載の半導体装置の製造方法。
【請求項18】 上記複数の電極と、上記複数の凸部とを電気的に接続する工程は、ワイヤボンディングにて行うことを特徴とする請求項11〜17のいずれか一項に記載の半導体装置の製造方法。
【請求項19】 上記リードフレームの凸部には、Ni,Cu,Ag,Au,Pdの単体またはこれらの組み合わせによるメッキ被膜が形成されていることを特徴とする請求項11〜18のいずれか一項に記載の半導体装置の製造方法。
【請求項20】 上記リードフレームの凸部の下面に、金属球もしくは金属柱を設ける工程を有することを特徴とする請求項11〜19のいずれか一項に記載の半導体装置の製造方法。
【請求項21】 上記半導体素子を接着し、上記複数の凸部と電気的に接続する工程は、フリップチップボンディングによって行うことを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項1】 リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項2】 リードフレーム表面に、Ni、Cu、Ag、Au、Pdの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項3】 リードフレーム表面に、Ni、Cu、Ag、Au、Pdの単体またはこれらの組み合わせによるめっき皮膜を形成する工程、
上記リードフレームの半導体素子搭載面側に、耐熱性に優れた樹脂製フィルムを設ける工程、
上記リードフレームの少なくとも端子となる部分を、金型を用いて半導体素子搭載面側に凸状の半抜き状態に成形する工程、
上記リードフレームの少なくとも上記凸状の端子部上に設けられた上記樹脂製フィルムを除去する工程、
上記リードフレームに半導体素子を搭載し、上記半導体素子の電極と上記凸状の端子部を接続する工程、
上記リードフレームの半導体素子搭載面側を樹脂で覆い封止する工程、
上記リードフレームの不要部分を分離、除去する工程を備えたことを特徴とする半導体パッケージの製造方法。
【請求項4】 リードフレームの不要部分は、機械的手段により分離、除去されることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体パッケージの製造方法。
【請求項5】 リードフレームの不要部分は、化学的手段により分離、除去されることを特徴とする請求項2または請求項3に記載の半導体パッケージの製造方法。
【請求項6】 半導体素子の電極と端子部の接続は、金またはアルミ等よりなる金属細線を用いたワイヤボンディングにて行うことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体パッケージの製造方法。
【請求項7】 半導体素子の電極と端子部の接続は、はんだ、金または導電性樹脂等よりなるバンプを用いたフリップチップボンディングにて行うことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体パッケージの製造方法。
【請求項8】 請求項1〜請求項7のいずれか一項に記載の半導体パッケージの製造方法を用いて作成され、リードフレーム上に搭載された半導体素子、上記半導体素子の電極と上記リードフレームの端子部を電気的に接続するワイヤまたはバンプ、上記リードフレームの上記半導体素子搭載面側を覆う封止樹脂を備えたことを特徴とする半導体パッケージ。
【請求項9】 リードフレームの端子部は、半導体素子搭載部の周辺に沿って複数列に配置されていることを特徴とする請求項8記載の半導体パッケージ。
【請求項10】 リードフレームは、銅合金よりなることを特徴とする請求項8または請求項9に記載の半導体パッケージ。
【請求項11】 上面に、複数の凸部と、上記複数の凸部の間を連結する凹部を有するリードフレームを準備する工程と、
上記リードフレームの凸部上に、複数の電極を有する半導体素子を接着し、上記複数の電極と、上記複数の凸部とを電気的に接続する工程と、
上記リードフレームの上面と、上記半導体素子とを覆う封止樹脂部を形成する工程と、
上記リードフレームの凹部を、上記リードフレームの凸部および上記封止樹脂部から分離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項12】 上記リードフレームの凹部は、上記封止樹脂部が形成される領域のうち、上記凸部が形成される領域を除く全面に形成されることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】 上記封止樹脂部は、成型金型を用いて、封止樹脂を成型することによって形成されることを特徴とする請求項11〜12のいずれか一項に記載の半導体装置の製造方法。
【請求項14】 上記リードフレームの凹部は、機械的手段により、上記リードフレームの凸部および上記封止樹脂部から分離、除去されることを特徴とする請求項11〜13のいずれか一項に記載の半導体装置の製造方法。
【請求項15】 上記リードフレームの凹部は、化学的手段により、上記リードフレームの凸部および上記封止樹脂部から分離、除去されることを特徴とする請求項11〜13のいずれか一項に記載の半導体装置の製造方法。
【請求項16】 上記リードフレームは、上記凸部と上記凹部の境界で半抜き状態に成型されていることを特徴とする請求項11〜15のいずれか一項に記載の半導体装置の製造方法。
【請求項17】 上記半導体素子は、上面と、下面を有し、上記複数の電極は、上記半導体素子の上面上に形成されており、上記半導体素子を接着する工程において、上記半導体素子の下面を、上記リードフレームの凸部上に、ダイボンド材を介して接着することを特徴とする請求項11〜16のいずれか一項に記載の半導体装置の製造方法。
【請求項18】 上記複数の電極と、上記複数の凸部とを電気的に接続する工程は、ワイヤボンディングにて行うことを特徴とする請求項11〜17のいずれか一項に記載の半導体装置の製造方法。
【請求項19】 上記リードフレームの凸部には、Ni,Cu,Ag,Au,Pdの単体またはこれらの組み合わせによるメッキ被膜が形成されていることを特徴とする請求項11〜18のいずれか一項に記載の半導体装置の製造方法。
【請求項20】 上記リードフレームの凸部の下面に、金属球もしくは金属柱を設ける工程を有することを特徴とする請求項11〜19のいずれか一項に記載の半導体装置の製造方法。
【請求項21】 上記半導体素子を接着し、上記複数の凸部と電気的に接続する工程は、フリップチップボンディングによって行うことを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26329198A JP4030200B2 (ja) | 1998-09-17 | 1998-09-17 | 半導体パッケージおよびその製造方法 |
US09/261,488 US6358778B1 (en) | 1998-09-17 | 1999-03-03 | Semiconductor package comprising lead frame with punched parts for terminals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26329198A JP4030200B2 (ja) | 1998-09-17 | 1998-09-17 | 半導体パッケージおよびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000100843A JP2000100843A (ja) | 2000-04-07 |
JP2000100843A5 true JP2000100843A5 (ja) | 2005-10-27 |
JP4030200B2 JP4030200B2 (ja) | 2008-01-09 |
Family
ID=17387441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26329198A Expired - Fee Related JP4030200B2 (ja) | 1998-09-17 | 1998-09-17 | 半導体パッケージおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6358778B1 (ja) |
JP (1) | JP4030200B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030011048A1 (en) * | 1999-03-19 | 2003-01-16 | Abbott Donald C. | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered |
JP2001185651A (ja) * | 1999-12-27 | 2001-07-06 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001338947A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | フリップチップ型半導体装置及びその製造方法 |
US6683368B1 (en) | 2000-06-09 | 2004-01-27 | National Semiconductor Corporation | Lead frame design for chip scale package |
JP3634735B2 (ja) * | 2000-10-05 | 2005-03-30 | 三洋電機株式会社 | 半導体装置および半導体モジュール |
US6689640B1 (en) * | 2000-10-26 | 2004-02-10 | National Semiconductor Corporation | Chip scale pin array |
JP4173346B2 (ja) | 2001-12-14 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
TW520076U (en) * | 2001-12-28 | 2003-02-01 | Amkor Technology Taiwan Ltd | Improved design of IC leadframe |
JP3866127B2 (ja) | 2002-03-20 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体装置 |
US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
JP4685356B2 (ja) * | 2002-04-19 | 2011-05-18 | 旭化成エレクトロニクス株式会社 | 磁電変換素子及びその製造方法 |
TWI236117B (en) * | 2003-02-26 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor package with a heat sink |
US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US7095096B1 (en) | 2004-08-16 | 2006-08-22 | National Semiconductor Corporation | Microarray lead frame |
US7846775B1 (en) | 2005-05-23 | 2010-12-07 | National Semiconductor Corporation | Universal lead frame for micro-array packages |
JP4316558B2 (ja) * | 2005-06-28 | 2009-08-19 | 三星モバイルディスプレイ株式會社 | 有機発光表示装置 |
JP4719630B2 (ja) * | 2006-06-16 | 2011-07-06 | アピックヤマダ株式会社 | 転写基板の製造方法 |
US7948066B2 (en) * | 2007-12-26 | 2011-05-24 | Stats Chippac Ltd. | Integrated circuit package system with lead locking structure |
US8115285B2 (en) * | 2008-03-14 | 2012-02-14 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof |
US20100044850A1 (en) * | 2008-08-21 | 2010-02-25 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat non-leaded package structure and manufacturing method thereof |
JP2010073830A (ja) * | 2008-09-17 | 2010-04-02 | Sumitomo Metal Mining Co Ltd | リードフレーム及びリードフレームの製造方法 |
US20110163430A1 (en) * | 2010-01-06 | 2011-07-07 | Advanced Semiconductor Engineering, Inc. | Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof |
JP5578704B2 (ja) * | 2010-03-09 | 2014-08-27 | Shマテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
US8203201B2 (en) * | 2010-03-26 | 2012-06-19 | Stats Chippac Ltd. | Integrated circuit packaging system with leads and method of manufacture thereof |
US8476772B2 (en) | 2010-09-09 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die |
US8304277B2 (en) * | 2010-09-09 | 2012-11-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking |
US10075108B2 (en) * | 2014-08-08 | 2018-09-11 | Johnson Electric S.A. | Integrated circuit, motor component and application device having the motor component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0634794B1 (en) * | 1989-12-12 | 1999-07-28 | Sumitomo Special Metals Co., Ltd. | Heat-conductive composite material |
JPH03263359A (ja) * | 1990-03-13 | 1991-11-22 | Nec Corp | モールドフラットパッケージ |
JPH0595079A (ja) * | 1991-10-02 | 1993-04-16 | Ibiden Co Ltd | リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法 |
IT1252704B (it) * | 1991-12-20 | 1995-06-26 | Sgs Thomson Microelectronics | Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione |
JPH05259357A (ja) * | 1992-03-10 | 1993-10-08 | Mitsui High Tec Inc | フラットパッケージ半導体装置用リードフレーム |
JPH08139259A (ja) | 1994-09-16 | 1996-05-31 | Dainippon Printing Co Ltd | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 |
US5663593A (en) * | 1995-10-17 | 1997-09-02 | National Semiconductor Corporation | Ball grid array package with lead frame |
US5894108A (en) * | 1997-02-11 | 1999-04-13 | National Semiconductor Corporation | Plastic package with exposed die |
US6034423A (en) * | 1998-04-02 | 2000-03-07 | National Semiconductor Corporation | Lead frame design for increased chip pinout |
JP2001077266A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
-
1998
- 1998-09-17 JP JP26329198A patent/JP4030200B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-03 US US09/261,488 patent/US6358778B1/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000100843A5 (ja) | ||
TWI753050B (zh) | 形成具有增進可濕側翼的經封裝半導體裝置的方法及結構 | |
JP4030200B2 (ja) | 半導体パッケージおよびその製造方法 | |
US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
US9136247B2 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
US6166430A (en) | Lead frame, method for manufacturing the frame, resin-molded semiconductor device and method for manufacturing the device | |
US9281218B2 (en) | Method of producing a semiconductor package | |
US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
JP4032063B2 (ja) | 半導体装置の製造方法 | |
US20050218499A1 (en) | Method for manufacturing leadless semiconductor packages | |
TWI556370B (zh) | 半導體封裝及用於其之方法 | |
US7232755B1 (en) | Process for fabricating pad frame and integrated circuit package | |
US7439100B2 (en) | Encapsulated chip scale package having flip-chip on lead frame structure and method | |
JP2001257302A (ja) | チップデバイスを作製する改良された方法 | |
JP2001203310A (ja) | リード付き成形パッケージ中のフリップ・チップおよびその製造方法 | |
US7342318B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
WO2004064144A2 (en) | Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same | |
WO2003103038A1 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US20040238923A1 (en) | Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same | |
US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
JPH07120819B2 (ja) | 発光ダイオード |