KR100581279B1 - 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법 - Google Patents

포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법 Download PDF

Info

Publication number
KR100581279B1
KR100581279B1 KR1020030035404A KR20030035404A KR100581279B1 KR 100581279 B1 KR100581279 B1 KR 100581279B1 KR 1020030035404 A KR1020030035404 A KR 1020030035404A KR 20030035404 A KR20030035404 A KR 20030035404A KR 100581279 B1 KR100581279 B1 KR 100581279B1
Authority
KR
South Korea
Prior art keywords
bump
pattern
opening
photoresist
forming
Prior art date
Application number
KR1020030035404A
Other languages
English (en)
Other versions
KR20040104033A (ko
Inventor
박동진
전상문
도인회
전필권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030035404A priority Critical patent/KR100581279B1/ko
Priority to JP2004046348A priority patent/JP4758613B2/ja
Priority to US10/858,472 priority patent/US7183192B2/en
Publication of KR20040104033A publication Critical patent/KR20040104033A/ko
Application granted granted Critical
Publication of KR100581279B1 publication Critical patent/KR100581279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3218—Alkanolamines or alkanolimines
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3263—Amides or imides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

간단한 공정으로 효과적으로 포토레지스트를 제거할 수 있는 포토레지스트 제거용 조성물 및 이를 이용한 반도체 소자의 범프 형성방법이 개시되어 있다. 금속 배선 패턴이 형성된 기판 상에 상기 금속 패턴의 상부를 부분적으로 노출시키는 개구부를 갖는 보호막 패턴을 형성한다. 상기 보호막 패턴상에 범프 개구부를 갖는 포토레지스트 패턴하고, 상기 범프 개구부에 금속을 성장시켜 범프를 형성한다. 다음에, 상기 포토레지스트 패턴을 모노에탄올아민 및 디메틸아세트아미드를 주성분으로 함유하는 포토레지스트 스트립퍼용액으로 제거한다. 효율적으로 완벽하게 포토레지스트 패턴을 제거할 수 있다.

Description

포토레지스트 제거용 조성물 및 이를 이용한 반도체 소자의 범프 형성방법{COMPOSITION FOR REMOVING PHOTORESIST AND METHOD FOR FORMING A BUMP OF A SEMICONDUCTOR DEVICE USING THE SAME}
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 소자의 범프 형성방법을 나타낸 단면도이다.
본 발명은 포토레지스트 제거용 조성물 및 이를 이용한 반도체 소자의 범프 형성방법에 관한 것으로, 보다 상세하게는 간단한 조성으로 효과적으로 포토레지스트 패턴을 제거할 수 있는 포토레지스트 제거용 조성물 및 이를 이용한 반도체 소자의 범프 형성방법에 관한 것이다.
반도체 칩을 전자기기의 회로기판에 탑재하기 위해서, 다핀 박막 실장이 요구된다. 상기 다핀 박막 실장을 구현하기 위해서, 상기 반도체 칩 내에 범프(bump)라고 하는 접속용 단자가 형성된다. 상기 범프는 약 20㎛ 이상 돌출된 전극으로서 기판 상에 매우 정밀하게 배치된다. 고집적도의 반도체 칩이 요구되면서 상기 범프의 정밀화 또한 가속화되고 있다.
범프 형성방법으로는 전기 도금법, 진공 증착법 및 와이어 본딩에 의한 스터드 범프 형성법 등이 있다. 상기 방법 중, 전기 도금법은 방법이 간단하고, 경비가 저렴하여 널리 보급되어 있다.
상기 전기 도금법에 의해 범프를 형성하기 위해서는, 우선, 보호막(passivation) 패턴을 형성하여 반도체 기판 상에 형성된 금속 배선의 범프 접촉 영역을 노출시킨다. 상기 범프 접촉 영역에는 후속에 범프용 금속을 전기 도금하기 위한 도금 시드층 또는 금속 기저층이 형성된다. 이와 같이 형성한 결과물 상에 포토레지스트 패턴을 형성하여 범프 형성 영역을 완성하고, 금속물을 전기도금하여 상기 범프 형성 영역을 매립한 후, 상기 포토레지스트 패턴을 제거하여 범프를 완성한다.
이때, 상기 포토레지스트 패턴은 형성하고자 하는 상기 범프의 두께 이상으로 형성되어야 한다. 따라서, 상기 포토레지스트 패턴을 형성하기 위한 재료로는 약 5㎛ 이상의 두께로 도포될 수 있는 후막용 포토레지스트가 사용된다. 상기 후막용 포토레지스트는 기판에 대해 밀착성이 우수하고, 내도금액성 및 도금액에 대한 습윤성이 우수하며, 도금처리 후 박리가 용이하여야 한다.
일반적으로, 상기 후막용 포토레지스트 패턴은 수십㎛ 이상으로 형성되므로, 노광 공정 중에 저면까지 광이 전달되지 않아 노광이 충분히 이루어지지 않을 수 있다. 또한, 상기 포토레지스트 패턴을 제거하기 위해, 애싱 공정을 진행하면, 상기 애싱 공정 동안 제공되는 플라즈마에 의해 상기 포토레지스트 패턴은 손상된다. 따라서, 후속에 스트립 공정을 진행하면 상기 포토레지스트 패턴이 완전히 제거되 지 않고 각각의 범프 사이에 실오라기형의 잔류물을 형성하여 반도체 소자의 불량을 초래하게 된다.
상기 스트립 공정 중에 사용되는 스트리퍼(stripper)는 박리 및 용해 작용을 균형있게 병행하여 포토레지스트를 제거하여야한다. 그러나, 상기 작용들이 불균형적으로 이루어지거나, 상기 스트리퍼가 물과 제대로 혼합하지 못하면 기판 상에 잔사를 남기게 된다. 일반적인 유기 스트리퍼의 대부분은 폴리머 제거에 강점을 갖도록 제조되어 범프 형성용 포토레지스트의 스트립시에는 스트립이 불완전하거나 재도포되는 불량이 발생하였다. 따라서, 상기 스트립 공정은 상기 불량을 예방하기 위해 서로 다른 종류의 스트리퍼를 사용하여 2회에 걸쳐 진행될 뿐 아니라, 장시간 진행하였다.
상기 유기 스트리퍼 외에, 포토레지스트 제거에 사용되는 신너는 반도체 기판을 낱장으로 처리하는 것은 가능하나, 복수매의 반도체 기판을 처리하게 되면, 기판 상에 잔류물의 형성이 다발하였다. 따라서, 공정의 효율성을 저하시키게 된다.
모노 에탄올 아민을 포토 레지스트 스트립퍼 용액의 주성분으로 사용하는 것은 공지되어 있다. 예를 들면, 미합중국 특허 제5,798,323호(issued to Honda et al.)에는 모노 에탄올 아민을 포함하는 레지스트 스트립퍼 조성물이 개시되어 있다. 그렇지만, 이러한 스트립퍼 조성물들은 대부분 수 미크론 정도의 박막인 포토 레지스트막을 스트립핑하기 위한 용액으로 범프 형성 공정에서 사용되는 후막용 포토 레지스트막을 제거하는 데는 적합하지 않았다.
또한, 모노 에탄올 아민과 디메틸아세트아미드의 혼합물을 폴리이미드의 박리액(스트립퍼 용액)으로 사용하는 것은 예를 들면 일본국 특허 공개 제9-283,508호에 개시되어 있다. 상기 일본국 특허 공보에는, 불필요한 폴리이미드막을 모노 에탄올 아민과 디메틸아세트아미드를 사용하여 제거하는 방법이 개시되어 있다. 그렇지만, 범프 형성을 위한 포토 레지스트에 대하여는 언급하고 있지 않다.
따라서, 본 발명의 제1 목적은 범프 형성을 위한 포토레지스트를 양호하게 제거할 수 있는 스트립퍼 조성물을 제공하는 것이다.
본 발명의 제2 목적은 모노에탄올아민 및 디메틸아세트아미드로 이루어진 조성물을 제공함으로써 간단한 공정으로 효과적으로 범프 형성용 포토레지스트 패턴을 제거하는 것이다.
상기한 본 발명의 제1 목적을 달성하기 위하여 본 발명은, 모노에탄올아민 13 내지 37 중량% 및 디메틸아세트아미드 63 내지 87중량%를 필수 성분으로 함유하는 범프 형성을 위한 포토레지스트 제거용 조성물을 제공한다.
상기한 본 발명의 제2 목적을 달성하기 위하여 본 발명은,
금속 배선 패턴이 형성된 기판 상에 상기 금속 패턴의 상부를 부분적으로 노출시키는 개구부를 갖는 보호막 패턴을 형성하는 단계;
상기 보호막 패턴상에 상기 개구부를 노출하는 범프 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
상기 범프 개구부에 금속을 성장시켜 범프를 형성하는 단계;
상기 포토레지스트 패턴을 모노에탄올아민 및 디메틸아세트아미드를 주성분으로 함유하는 포토레지스트 스트립퍼용액으로 제거하는 단계로 이루어진 반도체 소자의 범프 형성방법을 제공한다.
이와 같이, 상기 조성물을 이용함으로써 스트립 공정만으로도, 효율적으로 완벽하게 포토레지스트 패턴을 제거할 수 있었다.
이하, 본 발명을 상세히 설명한다.
본 발명의 범프 형성용 포토레지스트 제거용 조성물에 대하여 설명한다.
본 발명에 따른 범프 형성용 포토레지스트 제거용 조성물은 모노에탄올아민(monoethanolamine) 및 디메틸아세트아미드(dimethylaceteamide)를 필수적으로 함유한다.
상기 조성물의 총 중량을 기준으로 상기 모노에탄올아민의 함량이 약 13 중량% 미만이거나, 37중량%를 초과하면, 포토 레지스트의 제거 효율이 저하하여 바람직하지 않다. 따라서, 상기 모노에탄올아민의 함량은 약 13 내지 37 중량%, 바람직하게는 약 18 내지 32중량%, 더욱 바람직하게는 약 20 내지 30 중량%이다.
마찬가지로, 디메틸아세트아미드의 함량이 약 63 중량% 미만이거나, 87중량%를 초과하면, 포토 레지스트의 제거 효율이 저하하여 바람직하지 않다. 따라서, 상기 디메틸아세트아미드의 함량은 약 63 내지 87 중량%, 바람직하게는 68 내지 82중량%, 더욱 바람직하게는 약 70 내지 80 중량%이다.
이하, 본 발명의 일 실시예에 따른 범프 형성 방법에 대하여 설명한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 범프 형성방법을 나타낸 단면도들이다.
도 1a를 참조하면, 금속 패턴인 알루미늄 패턴(100)이 형성된 기판(110) 상에 폴리이미드를 도포하여 보호막인 폴리이미드막을 형성한다. 상기 알루미늄 패턴(100) 상부면 상에 형성된 상기 폴리이미드막을 부분적으로 제거하도록 상기 폴리이미드막을 패터닝하여 상기 알루미늄 패턴(100)의 상부를 부분적으로 노출하는 개구부(105)를 갖는 폴리이미드 패턴(120)을 형성한다.
도 1b를 참조하면, 상기 개구부(105)를 갖는 상기 폴리이미드 패턴(120)상에 균일하게 도금 시드층(130)을 형성한다. 상기 도금 시드층(130)은 상기 개구부(105)의 프로필을 따라서, 상기 개구부(105)의 측벽, 상기 개구부(105)에 의해 노출된 알루미늄 패턴(100)의 상부 및 상기 폴리이미드 패턴(120)의 상면상에 연속적으로 도포된다.
상기 도금 시드층(130)은 티타늄(Ti), 니켈(Ni) 또는 팔라듐(Pd)과 같은 금속물질을 이용하여 단층(single layer) 또는 복층(multi layer)으로 형성될 수 있다. 예를 들면, 스퍼터링 방법에 의해 티타늄을 1000Å의 두께로 증착하거나, 니켈을 1500Å의 두께로 증착하거나, 팔라듐 500Å의 두께로 증착하여 상기 하부 장벽 금속층(130)을 형성할 수 있다.
도 1c를 참조하면, 상기 도금 시드층(130)상에 포토레지스트를 약 20 내지 30㎛ 의 두께로 코팅하여 포토레지스트막(140)을 형성한다. 상기 포토 레지스트막은 i-line 파장용 포토 레지스트를 사용한다.
다음에, 통상의 사진 공정을 통해, i-line 광선(144)을 포토 마스크(142)를 통하여 상기 포토레지스트막(140)를 노광한다.
도 1d를 참조하면, 상기 노광된 포토 레지스트막(140)을 현상하여, 노광된 부위를 현상에 의해 제거하면, 상기 개구부(105)을 포함하고 상기 개구부(105)에 인접한 알루미늄 패턴(100) 상에 형성된 상기 폴리 이미드 패턴(120)의 일부 영역을 포함하는 범프 형성 영역을 노출시키는 범프 개구부(145)를 갖는 포토레지스트 패턴(150)이 형성된다. 상기 범프 개구부(145)는 상기 폴리 이미드 패턴(120)의 개구부(105)를 완전하게 노출하면서, 상기 폴리 이미드 패턴(120)의 개구부(105)의 저면 및 측벽 및 상기 폴리이미드 패턴(120)의 개구부(105)의 주변에 형성된 도금 시드층(130)을 부분적으로 노출하도록 상기 폴리이미드 패턴(120)의 개구부(105)보다 크게 형성된다.
도 1e를 참조하면, 상기 범프 개구부(145)내에 전기 도금에 의해 금을 성장시킴으로써 범프(160)를 형성한다. 상기 범프(160)의 성장 두께는 상기 포토 레지스트 패턴(150)의 범프 개구부(145)의 두께이하가 되도록 한다. 바람직하게는, 11 내지 20㎛의 성장 두께를 갖도록 상기 범프(160)를 형성한다.
도 1f를 참조하면, 상기 포토레지스트 패턴(150)에 본 발명의 포토 레지스트 스트립퍼 조성물을 약 45 내지 70℃의 온도에서 약 20 내지 40분간 적용하여 제거한다.
상기 모노에탄올아민의 함량은 상기 제거제 총 중량을 기준으로 15 내지 35중량% 범위이며, 상기 디메틸아세트아미드의 함량은 상기 제거제 총 중량을 기준으 로 65 내지 85 중량% 범위이다.
상기 제거제는 모노에탄올아민 및 디메틸아세트아미드만을 사용하므로 사용하는 물질의 조합이 간단하다.
도 1g를 참조하면, 상기 포토레지스트 패턴(150)을 제거에 의해 노출된 하부 도금 시드층(130)을 패터닝하여 상기 범프(160)의 하부에 도금 시드층 패턴(131)을 형성한다. 즉, 상기 범프(160)의 하부에 있는 부분을 제외하고는, 상기 포토 레지스트 패턴(150)이 제거되기 전에, 상기 포토 레지스트 패턴(150)의 아래에 있었던 도금 시드층(130)이 제거된다.
상기 포토레지스트 패턴을 제거한 후, 탈이온수를 이용하여 상기 기판을 린스한 후, 건조한다.
본 발명의 범프 형성 방법에서는, 본 발명에 따른 스트립퍼 조성물을 사용하여 용이하게 포토레지스트 패턴을 제거할 수 있다. 따라서, 종래 방법에서 사용되었던 애싱과 같은 공정을 거치지 않고도 효과적으로 포토레지스트를 제거할 수 있다.
이하 본 발명의 실시예를 보다 구체적으로 설명한다.
포토레지스트 제거용 조성물의 제조
실시예 1 내지 실시예 5 및 비교예 1 내지 6
용기에 상기 모노에탄올아민(MEA) 및 디메틸아세트아미드(DMAC)를 넣고, 이들을 혼합하여 하기 표 1에 도시한 바와 같은 조성(단위: 중량%) 을 갖는 스트리퍼 조성물을 제조하였다.
포토레지스트 제거 평가 1
상기 실시예 1 내지 5 및 비교실시예 1 내지 6에서 제조한 조성물을 이용하여 일정 간격 및 두께를 갖는 포토레지스트 패턴에 대한 제거정도를 시험하였다.
상기 도 1a 내지 도 1e에서 설명한 바와 동일한 방법으로, 범프 개구부(145)내에 전기 도금에 의해 금을 성장시켰다. 이 때, 포토 레지스트는 I-line 파장(아이라인 파장: 365nm)용 포토 레지스트를 사용하여 약 20㎛의 두께로 도포하였다. 범프와 인근한 범프간의 갭은 10㎛이상 이었다. 다음에, 상기 도 1f에서 설명한 바와 같이, 상기 실시예 1 내지 5 및 비교예 1 내지 6에서 제조한 조성물을 상기 포토레지스트 패턴을 제거하였다. 상기 조성물을 스트립핑하는 공정은 약 60℃의 온도로 약 30분간 수행하였다. 스트립 평가는 제거 정도를 %로 나타내고, 스트립 평가 결과를 하기 표 1에 나타낸다.
MEA DMAC 스트립 평가(%)
실시예 1 15 85 90
실시예 2 20 80 100
실시예 3 25 75 100
실시예 4 30 70 100
실시예 5 35 65 90
비교예 1 0 100 50
비교예 2 5 95 70
비교예 3 10 90 80
비교예 4 40 60 70
비교예 5 45 55 60
비교예 6 50 50 40
상기 표 1에서, 기판 상에 존재하는 포토레지스트 패턴이 완전히 제거된 상태가 100%로 하고, 포토 레지스트 패턴이 제거되지 않은 상태를 0%로 하여 10%단위 로 등급을 구분하여 효율을 나타냈다.
상기 표 1에서 본 발명의 실시예 1 내지 5에 따른 스트립퍼 조성물은 제거 효율이 90%이상으로 나타나 만족스러운 스트립핑 효율을 나타냈다. 특히, 실시예 2 내지 4에서의 경우에, MEA가 20 내지 30중량%이고, DMAC가 80 내지 70중량%인 경우에는 포토 레지스트는 완전하게 제거됨을 알 수 있었다.
포토레지스트 제거 평가 2
상기 실시예 2의 스트립퍼 조성물을 사용하여, 스트립퍼 조성물의 적용 온도 및 시간을 변화시켜가면서 상기 포토 레지스트 제거 평가 1에서와 동일한 포토 레지스트 패턴의 제거 정도를 시험하였다.
스트립 평가는 제거 정도를 %로 나타내고, 스트립 평가 결과를 하기 표 2에 나타낸다.
조 성 온도(℃) 시간(분) 스트립 평가(%)
실시예 2 50 30 90
60 100
70 100
60 20 90
30 100
40 100
상기 표 2로부터, 실시예 2에 따른 조성물을 사용한 경우에, 약50℃이상의 온도에서 약 20분간 스트립핑 공정을 수행한 경우에, 90%이상의 포토 레지스트 패 턴이 제거되었음을 알 수 있었다. 특히, 50℃이상의 온도에서, 약 30분이상 스트립핑 공정을 수행하는 경우에는, 약 100%의 제거효율을 나타내 기판으로부터 포토레지스트 패턴을 완전히 제거할 수 있었다.
상기 시험들에서 알 수 있는 바와 같이, 모노에탄올아민의 함량이 약 13 내지 37 중량% 이었으며, 디메틸아세트아미드의 함량이 약 63 내지 87 중량%인 스트립퍼 조성물을 약 45℃의 온도에서 약 30분간 스트립핑 공정을 수행하는 경우에, 약 90%이상의 포토 레지스트 제거 효율을 나타내 스트립 공정에 적당함을 알 수 있었고, 특히, 모노에탄올아민의 함량이 약 20 내지 30 중량% 이었으며, 디메틸아세트아미드의 함량이 약 70 내지 80 중량%의 스트립퍼 조성물을 사용하여, 약 50℃의 온도에서 약 30분 이상 스트립핑 공정을 수행하는 경우에, 100%%의 우수한 제거 효율을 나타냈다.
제거 효율은 스트립퍼 조성물의 함량뿐만 아니라, 처리되는 온도 및 시간과도 관계가 있었다. 예를 들면, 표 2에서 알 수 있는 바와 같이, 동일한 조성물을 사용하여도, 50℃의 온도에서 30분간 수행하는 경우에는 90%의 제거 효율을 나타낸 반면, 60℃이상의 온도에서는 약 100%의 제거효율을 나타냈다. 또한, 60℃에서는 20분간 스트립핑 공정을 수행하는 경우에는 90%의 제거 효율을 나타낸 반면에, 30분 이상 수행하는 경우에 약 100%의 제거 효율을 나타냈다. 따라서, 약 60℃이상의 처리 온도에서, 약 30분 이상 스트립핑 공정을 수행하는 경우가 가장 바람직하였다.
조성물의 함량을 조절하여 포토레지스트 제거력을 상승시키는 것은 그 한계 가 있었으나, 제거시간 및 제거온도를 조절하며 거의 완벽하게 포토레지스트 패턴을 제거할 수 있는 것으로 나타났다.
상술한 바와 같이 본 발명에 의하면, 모노에탄올아민 및 디메틸아세트아미드로 이루어진 조성물을 범프 형성 공정 중, 포토레지스트 패턴을 제거단계에서 일정 온도로 일정 시간 동안 제공하였다. 이때, 일반적인 애싱 공정을 진행하지 않고, 상기 조성물을 이용한 스트립 공정만을 진행하였다. 상기 조성물을 이용함으로써 스트립핑 공정만으로도, 효율적으로 완벽하게 포토레지스트 패턴을 제거할 수 있었다.
또한, 상기 조성물은 간단한 조성비율을 갖는 조성물로써, 안정성이 확보되며 공정성이 뛰어나다. 또한, 비교적 낮은 온도로 단시간에 대량의 기판을 처리할 수 있고, 처리베스 내에 찌꺼기를 형성하지 않아, 공정효율을 상승시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 금속 배선 패턴이 형성된 기판 상에 상기 금속 패턴의 상부를 부분적으로 노출시키는 개구부를 갖는 보호막 패턴을 형성하는 단계;
    상기 보호막 패턴상에 상기 개구부를 노출하는 범프 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 범프 개구부에 금속을 성장시켜 범프를 형성하는 단계;
    상기 포토레지스트 패턴을 모노에탄올아민 13 내지 37 중량% 및 디메틸아세트아미드 63 내지 87중량%를 주성분으로 함유하는 포토레지스트 스트립퍼용액으로 60℃이상의 온도에서 30분 이상 제거하는 단계로 이루어진 반도체 소자의 범프 형성방법.
  4. 삭제
  5. 제3항에 있어서, 상기 금속 배선 패턴은 알루미늄으로 이루어진 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  6. 삭제
  7. 제3항에 있어서, 상기 포토레지스트 패턴은 20㎛ 이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  8. 제3항에 있어서, 상기 보호막의 개구부에 의해 노출된 금속 배선 패턴, 상기 개구부의 측벽 및 상기 보호막상에 연속적으로 도금 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  9. 제8항에 있어서, 상기 범프는 상기 포토레지스트 패턴의 범프 개구부에 의해 노출된 도금 시드층상에 금을 도금하여 형성하는 것을 특징으로 반도체 소자의 범프 형성방법.
  10. 제9항에 있어서, 상기 범프는 상기 포토레지스트 패턴의 두께보다 작은 높이를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  11. 제3항에 있어서, 상기 보호막 패턴은 폴리이미드로 이루어진 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  12. 제3항에 있어서, 상기 범프 개구부는 상기 보호막의 개구부를 완전하게 노출하면서, 상기 보호막의 개구부 및 상기 보호막 개구부의 주변의 보호막을 부분적으로 노출하도록 상기 보호막 개구부보다 큰 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  13. 알루미늄 배선 패턴이 형성된 기판 상에 상기 금속 패턴의 상부를 부분적으로 노출시키는 개구부를 갖는 보호막 패턴을 형성하는 단계;
    상기 보호막의 개구부에 의해 노출된 알루미늄 배선 패턴, 상기 개구부의 측벽 및 상기 보호막상에 연속적으로 도금 시드층을 형성하는 단계;
    상기 도금 시드층상에 상기 개구부를 노출하는 범프 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 범프 개구부에 전기 도금에 의해 금을 성장시켜 범프를 형성하는 단계; 및
    상기 포토레지스트 패턴을 모노에탄올아민 13 내지 37중량% 및 디메틸아세트아미드 63 내지 87 중량%를 함유하는 포토레지스트 스트립퍼용액으로 60℃이상의 온도에서 30분 이상 제거하는 단계로 이루어진 반도체 소자의 범프 형성방법.
  14. 삭제
  15. 제13항에 있어서, 상기 포토레지스트 패턴은 20㎛ 이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  16. 제15항에 있어서, 상기 범프는 상기 포토레지스트 패턴의 두께보다 작은 높이를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  17. 제15항에 있어서, 상기 보호막 패턴은 폴리이미드로 이루어진 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  18. 제13항에 있어서, 상기 범프 개구부는 상기 개구부를 완전하게 노출하면서, 상기 보호막의 개구부 저면 및 측벽 및 상기 보호막 개구부의 주변에 형성된 도금 시드층을 부분적으로 노출하도록 상기 보호막 개구부보다 큰 것을 특징으로 하는 반도체 소자의 범프 형성방법.
  19. 제13항에 있어서, 상기 포토 레지스트 패턴를 제거한 후, 상기 포토 레지스트 패턴의 아래의 존재하는 도금 시드층을 부분적으로 제거하는 것을 특징으로 하는 반도체 소자의 범프 형성방법.
KR1020030035404A 2003-06-02 2003-06-02 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법 KR100581279B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030035404A KR100581279B1 (ko) 2003-06-02 2003-06-02 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP2004046348A JP4758613B2 (ja) 2003-06-02 2004-02-23 フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
US10/858,472 US7183192B2 (en) 2003-06-02 2004-06-02 Composition for removing photoresist and method of forming a bump electrode in a semiconductor device using the composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035404A KR100581279B1 (ko) 2003-06-02 2003-06-02 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법

Publications (2)

Publication Number Publication Date
KR20040104033A KR20040104033A (ko) 2004-12-10
KR100581279B1 true KR100581279B1 (ko) 2006-05-17

Family

ID=34056783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035404A KR100581279B1 (ko) 2003-06-02 2003-06-02 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법

Country Status (3)

Country Link
US (1) US7183192B2 (ko)
JP (1) JP4758613B2 (ko)
KR (1) KR100581279B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
US7858521B2 (en) * 2006-12-21 2010-12-28 Palo Alto Research Center Incorporated Fabrication for electroplating thick metal pads
USRE48422E1 (en) * 2007-09-05 2021-02-02 Research & Business Foundation Sungkyunkwan Univ. Method of making flip chip
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617251A (en) * 1985-04-11 1986-10-14 Olin Hunt Specialty Products, Inc. Stripping composition and method of using the same
US4770713A (en) 1986-12-10 1988-09-13 Advanced Chemical Technologies, Inc. Stripping compositions containing an alkylamide and an alkanolamine and use thereof
JPS63231343A (ja) * 1987-03-20 1988-09-27 Hitachi Ltd レジストパタ−ンの剥離液
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JP3160344B2 (ja) * 1991-01-25 2001-04-25 アシュランド インコーポレーテッド 有機ストリッピング組成物
JP3233379B2 (ja) * 1993-08-26 2001-11-26 東京応化工業株式会社 レジスト用剥離液組成物
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JP3209918B2 (ja) 1996-04-18 2001-09-17 富士通株式会社 剥離液及びそれを使用した半導体装置の製造方法
US5798323A (en) 1997-05-05 1998-08-25 Olin Microelectronic Chemicals, Inc. Non-corrosive stripping and cleaning composition
US6417112B1 (en) 1998-07-06 2002-07-09 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
JP3389166B2 (ja) * 1999-09-10 2003-03-24 日本電気株式会社 レジスト用剥離液組成物
JP2001183850A (ja) 1999-12-27 2001-07-06 Sumitomo Chem Co Ltd 剥離剤組成物
KR100360985B1 (ko) * 2000-04-26 2002-11-18 주식회사 동진쎄미켐 레지스트 스트리퍼 조성물
JP2002289634A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 半導体装置およびその製造方法
US7015183B2 (en) * 2001-05-21 2006-03-21 Dongjin Semichem Co., Ltd. Resist remover composition
JP2003023022A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd バンプ電極の導通試験構造
JP4179769B2 (ja) * 2001-10-12 2008-11-12 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040104033A (ko) 2004-12-10
JP4758613B2 (ja) 2011-08-31
US20050032658A1 (en) 2005-02-10
JP2004363555A (ja) 2004-12-24
US7183192B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
US6426281B1 (en) Method to form bump in bumping technology
US6232212B1 (en) Flip chip bump bonding
CN100551207C (zh) 树脂掩膜层的除去方法和带焊锡突起的基板的制造方法
US6713376B2 (en) Method of manufacturing a contract element and a multi-layered wiring substrate, and wafer batch contact board
JP5587778B2 (ja) 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
KR100510543B1 (ko) 표면 결함이 제거된 범프 형성 방법
JPH10335364A (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
KR100581279B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
US5796168A (en) Metallic interconnect pad, and integrated circuit structure using same, with reduced undercut
KR20100017192A (ko) 포토레지스트 박리제조성물
CN104281017A (zh) 干膜抗蚀剂剥离剂组合物以及使用该组合物的干膜抗蚀剂的除去方法
JP7496825B2 (ja) フォトレジスト除去用組成物
CN102386160B (zh) 半导体装置及半导体装置的制造方法
KR100770217B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 범프 전극의형성 방법
CN109313399A (zh) 用于从基板去除物质的水溶液和方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
TWI857112B (zh) 光阻除去用組成物
KR20050017142A (ko) 린스 용액 및 이를 이용한 반도체 소자 세정 방법
KR100404319B1 (ko) 실리콘 실험실에서 구리 교차오염을 방지할 수 있는 고 밀도/고 균일성 솔더 범프 형성방법
KR20090099288A (ko) 인쇄회로기판 제조방법
JP2003337433A (ja) アルカリ現像型アクリル系ネガ型フォトレジスト用剥離液組成物
CN1340852A (zh) 半导体载体上印刷凸块的制造方法
JP2023172703A (ja) 洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee