JP4758613B2 - フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 - Google Patents

フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 Download PDF

Info

Publication number
JP4758613B2
JP4758613B2 JP2004046348A JP2004046348A JP4758613B2 JP 4758613 B2 JP4758613 B2 JP 4758613B2 JP 2004046348 A JP2004046348 A JP 2004046348A JP 2004046348 A JP2004046348 A JP 2004046348A JP 4758613 B2 JP4758613 B2 JP 4758613B2
Authority
JP
Japan
Prior art keywords
bump
pattern
opening
protective film
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004046348A
Other languages
English (en)
Other versions
JP2004363555A (ja
Inventor
相 文 全
仁 會 都
弼 權 田
東 鎭 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004363555A publication Critical patent/JP2004363555A/ja
Application granted granted Critical
Publication of JP4758613B2 publication Critical patent/JP4758613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3218—Alkanolamines or alkanolimines
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3263—Amides or imides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法に関するものであり、より詳細には、簡単な組成で、効果的にフォトレジストパターンを除去することができるフォトレジスト除去液成物及びこれを利用した半導体素子のバンプ形成方法に関するものである。
半導体チップを電子機器の回路基板に搭載するためには、半導体チップの厚さが薄くなければならない。従って、厚さが薄く、多ピン化された半導体チップを具現するために、前記半導体チップ内にバンプと称する接続用端子が形成される。バンプは約２０μｍ以上突出した電極として、基板上にかなり精密に配置される。高集積度の半導体チップが要求されると共に、かようなバンプの精密化も加速化している。
バンプ形成方法としては、電気鍍金法、真空蒸着法およびワイヤボンディングによるスタッドバンプ形成法などがある。前記方法のうち、電気鍍金法は簡単であり、低コストなため広く用いられている。
電気鍍金法によりバンプを形成するためには、まず、保護膜パターンを形成して半導体基板上に形成された金属配線のバンプ接触領域を露出させる。バンプ接触領域にはバンプ用金属を電気鍍金するための鍍金シード層または金属基底層が形成される。このように、形成した結果物上にフォトレジストパターンを形成してバンプ形成領域を完成し、金属を電気鍍金してバンプ形成領域を埋めた後、フォトレジストパターンを除去してバンプを完成させる。
ここで、フォトレジストパターンは、形成しようとするバンプの厚さ以上に形成されなければならない。従って、フォトレジストパターンを形成するための材料としては、約５μｍ以上の厚さに塗布することができる厚膜用フォトレジストが使用される。厚膜用フォトレジストは基板への密着性に優れ、耐鍍金液性及び鍍金に対する湿潤性が優れ、鍍金処理後に剥離が容易でなければならない。
一般的に、厚膜用フォトレジストパターンは数十μｍ以上に形成されるので、露光工程中に底面まで光が伝達されず、露光が十分でないことがある。また、フォトレジストパターンを除去するためにアッシング工程を行うと、プラズマにより前記フォトレジストパターンが損傷される。従って、後続の除去（stripping）工程を行うと、フォトレジストパターンが完全に除去されずに、各々のバンプ間に一糸形態の残留物を形成して半導体素子に悪影響を及ぼす。
除去工程中に使用される除去液（stripper）は、剥離及び溶解作用を均衡にしながらフォトレジストを除去しなければならない。しかし、作用が不均衡的になったり、除去液が水とよく混合されていないと、基板上に残留物を残すことになる。一般的な有機除去液の大部分は、ポリマー除去に重点をおいて製造される。従って、バンプ形成のためのフォトレジストの除去時に、除去が不完全であったり、再塗布されるなどの不良が発生した。従って、除去工程は、前記不良を予防するために、他の種類の除去液を使用して２回以上にわたって行われ、長時間を要した。
有機除去液の他に、シンナーにより１枚の半導体基板を処理することが可能であるが、複数の半導体基板を処理することになると、基板上に残留物の形成が多発した。従って、工程の効率性を低下させることになる。
モノエタノールアミンをフォトレジスト除去液の主成分に使用することは、公知である。例えば、特許文献１にはモノエタノールアミンを含むフォトレジスト除去液が開示されている。しかし、このようなフォトレジスト除去液の多くは、数ミクロン程度の薄膜であるフォトレジスト膜を除去するための溶液として、バンプ形成工程で使用され、厚膜であるフォトレジスト膜を除去するには適していなかった。
また、モノエタノールアミンとジメチルアセトアミドの混合物をポリイミドの剥離液（除去液）に使用することは、特許文献２に開示されている。前記特許文献２には、不必要であるポリイミド薄膜をモノエタノールアミンとジメチルアセトアミドを使用して除去する方法が開示されている。しかし、バンプ形成用フォトレジストに対しては言及されていない。
米国特許第５７９８３２３号明細書 特開平９−２８３５０８号公報
本発明の目的は、バンプ形成においてフォトレジストを良好に除去することができる除去液を提供することにある。
本発明の他の目的は、モノエタノールアミン及びジメチルアセトアミドからなるフォトレジスト除去液を提供することにより、簡単な工程で、効果的にバンプ形成用フォトレジストパターンを除去することにある。
上述した目的を達成するために、本発明は、モノエタノールアミン１３〜３７質量％及びジメチルアセトアミド６３〜８７質量％を必須成分として含有するバンプ形成のためのフォトレジスト除去液を提供する。
また、上述した他の目的を達成するために、本発明は、金属配線パターンが形成された基板上に、前記金属配線パターンの上部を部分的に露出する開口部を有する保護膜パターンを形成する段階と、前記保護膜パターン上に前記開口部を露出するバンプ開口部を有するフォトレジストパターンを形成する段階と、前記バンプ開口部に金属を成長させてバンプを形成する段階と、前記フォトレジストパターンをモノエタノールアミン及びジメチルアセトアミドを主成分に含有するフォトレジスト除去液で除去する段階と、を含むことを特徴とする半導体素子のバンプ形成方法を提供する。
このように、本発明のフォトレジスト除去液を利用することにより、除去工程のみでも、効率的にかつ完全にフォトレジストパターンを除去することができた。
本発明によると、モノエタノールアミン及びジメチルアセトアミドからなるフォトレジスト除去液を用い、バンプ形成工程において、フォトレジストパターンを除去する段階で一定温度、一定時間で処理する。これにより、従来のアッシング工程を行わずに、前記フォトレジスト除去液を利用して除去工程のみを行う。すなわち、前記フォトレジスト除去液を利用することにより、除去工程のみでも、効率的かつ完全にフォトレジストパターンを除去することができる。
また、フォトレジスト除去液は簡単な組成比率を有する組成物であり、安定性が確保され、工程性に優れる。また、比較的低い温度で、短時間に大量の基板を処理することができ、さらには、処理バス内に残留物が残らないので、工程性に優れるのである。
以下、本発明を詳細に説明する。
まず、本発明のバンプ形成時におけるフォトレジスト除去液について説明する。
本発明によるバンプ形成時におけるフォトレジスト除去液は、モノエタノールアミン（monoethanolamine）及びジメチルアセトアミド（dimethylaceteamide）を必須的に含有する。
前記フォトレジスト除去液の総質量を基準にして、モノエタノールアミンの含量が約１３質量％未満、または、３７質量％を超過すると、フォトレジストの除去効率が低下して望ましくない。従って、モノエタノールアミンの含量は約１３〜３７質量％、望ましくは約１８〜３２質量％、さらに望ましくは約２０〜３０質量％である。
同様に、ジメチルアセトアミドの含量が約６３質量％未満、または、８７質量％を超過すると、フォトレジストの除去率が低下して望ましくない。従って、ジメチルアセトアミドの含量は約６３〜８７質量％、望ましくは６８〜８２質量％、さらに望ましくは約７０〜８０質量％である。
本発明のフォトレジスト除去液を用いることにより、バンプ形成時において、数十μｍ以上厚さを有する厚膜のフォトレジスト膜を容易に除去することができる。従って、従来、使用されたアッシング工程を経ることなしに、効果的にフォトレジストを除去することができ、また、数回に渡って除去工程を行う必要もなく、バンプ形成における工程が単純化できる。従って、本発明のフォトレジスト除去液は、バンプ形成時に有用である。
かようなバンプ形成方法としては、金属配線パターンが形成された基板上に、前記金属パ配線ターンの上部を部分的に露出させる開口部を有する保護膜パターンを形成する段階（図１）と、前記保護膜パターン上に前記保護膜パターン開口部を露出するバンプ開口部を有するフォトレジストパターンを形成する段階（図２〜４）と、前記バンプ開口部に金属を成長させてバンプを形成する段階（図５）と、前記フォトレジストパターンをモノエタノールアミン及びジメチルアセトアミドを主成分に含有するフォトレジスト除去液で除去する段階（図６）と、を含むことを特徴とする方法が挙げられる。
また、さらに、前記保護膜パターン上に前記保護膜パターン開口部を露出するバンプ開口部を有するフォトレジストパターンを形成する段階の前に、前記保護膜パターン開口部により露出された金属配線パターン、前記保護膜パターン開口部の側壁及び前記保護膜パターン上に連続的に鍍金シード層を形成する段階を経るのが望ましい。
以下、図面を参照して、本発明の望ましい一実施形態を詳細に説明する。
図１乃至図７は本発明の一実施形態によるバンプ形成方法を示す断面図である。
図１に示すように、金属配線パターンとしてアルミニウムパターン１００が形成された基板１１０上に、ポリイミドを塗布して保護膜パターンを形成する。すなわち、アルミニウムパターン１００上部の一部を除いて、ポリイミド膜をパターニングし、アルミニウムパターン１００の上部が部分的に露出された開口部１０５を有するポリイミドパターン１２０を形成する。また、特に限定されないが、金属配線パターンとして望ましくはアルミニウムを用い、前記保護膜パターンとして望ましくはポリイミドを用いる。
次に、図２に示すように、開口部１０５を有するポリイミドパターン１２０上に、均一に鍍金シード層１３０を形成する。鍍金シード層１３０は開口部１０５のプロフィルに沿って、開口部１０５の側壁、開口部１０５により露出されたアルミニウムパターン１００の上部及びポリイミドパターン１２０の上部に連続的に塗布される。
前記鍍金シード層１３０はチタン（Ｔｉ）、ニッケル（Ｎｉ）またはパラジウム（Ｐｄ）のような金属を利用して単層または多層に形成することができる。例えば、スパッタリング法によりチタンを１０００Åの厚さに蒸着したり、ニッケルを１５００Åの厚さに蒸着したり、パラジウム５００Åの厚さに蒸着して、これらの少なくとも１層を積層させることにより下部障壁金属層としての前記鍍金シード層を形成することができる。
さらに、図３に示すように、鍍金シード層１３０上にフォトレジストを２０μｍ以上、望ましくは約２０〜３０μｍの厚さにコーティングして、フォトレジスト膜１４０を形成する。フォトレジスト膜はｉ−ｌｉｎｅ波長用フォトレジストを使用することができる。その後、通常のフォトリソグラフィ工程を通じて、ｉ−ｌｉｎｅ光線１４４をフォトマスク１４２を通じて、前記フォトレジスト膜１４０を露光する。
さらに、図４に示すように、露光されたフォトレジスト膜１４０を現像により除去すると、開口部１０５と、アルミニウムパターン１００上に形成された開口部１０５に隣接するポリイミドパターン１２０の一部と、を含むバンプ形成領域を露出させるバンプ開口部１４５を有するフォトレジストパターン１５０が形成される。
前記バンプ開口部は、前記保護膜パターン開口部を完全に露出し、前記保護膜パターン開口部及び前記保護膜パターン開口部の周辺の保護膜パターンを部分的に露出させるように前記保護膜パターン開口部より大きくなるように形成するのが望ましい。すなわち、バンプ開口部１４５は、ポリイミドパターン１２０の開口部１０５を完全に露出し、ポリイミドパターン１２０の開口部１０５の底面と、側壁と、ポリイミドパターン１２０の開口部１０５の周辺に形成された鍍金シード層１３０の一部と、を露出するようにポリイミドパターン１２０の開口部１０５より大きく形成するのが望ましい。
さらに、図５に示すように、バンプ開口部１４５内に電気鍍金により金を成長させて、バンプ１６０を形成する。また、バンプ１６０は、望ましくは、バンプ開口部１４５のフォトレジストパターン１５０の厚さより薄くなるように形成する。より望ましくは、１１〜２０μｍの厚さを有するようにバンプ１６０を形成する。
さらに、図６に示すように、フォトレジストパターン１５０を本発明のフォトレジスト除去液により、４５℃以上、好ましくは５０℃以上、より好ましくは約５０〜７０℃の温度で、２０分以上、好ましくは３０分以上、より好ましくは約３０〜４０分間処理することにより除去する。フォトレジスト除去液の組成を調節するだけでなく、さらに、処理時間および処理温度を前記範囲に調節すると、フォトレジストの除去率をより高めることができる。
モノエタノールアミンの含量はフォトレジスト除去液総質量を基準にして、１８〜３２質量％、望ましくは１５〜３５質量％、より望ましくは１３〜３７質量％であり、ジメチルアセトアミドの含量はフォトレジスト除去液総質量を基準にして、６８〜８２質量％、望ましくは６５〜８５質量％、より望ましくは６３〜８７質量％である。
前記フォトレジスト除去液は、モノエタノールアミン及びジメチルアセトアミドのみを使用するので、使用する物質の組成が簡単である。
さらに、図７に示すように、フォトレジストパターン１５０を除去することにより露出された鍍金シード層１３０をパターニングして、バンプ１６０の下部のみに鍍金シード層パターン１３１を形成する。即ち、バンプ１６０の下部以外に存在する鍍金シード層１３０を除去する。
フォトレジストパターンを除去した後、脱イオン水を利用して基板をリンスし、乾燥させる。
本発明のバンプ形成方法では、本発明によるフォトレジスト除去液を使用して容易にフォトレジストパターンを除去することができる。従って、従来方法で使用されたアッシング工程を経ることなしに、効果的にフォトレジストを除去することができる。
以下、実施例を用いて、本発明をより具体的に説明する。
〈フォトレジスト除去液の製造〉
実施例１乃至実施例５、及び、比較例１乃至６
容器にモノエタノールアミン（ＭＥＡ）及びジメチルアセトアミド（ＤＭＡＣ）を入れて、これを混合し、下記表１に示したような組成（単位：質量％）を有する除去液を製造した。
フォトレジスト除去評価１
前記実施例１乃至５、及び、比較例１乃至６で製造したフォトレジスト除去液を利用して、一定間隔及び厚さを有するフォトレジストパターンに対する除去程度を評価した。
前記図１乃至図５を用いて説明した方法と同様にして、バンプ開口部１４５内に電気鍍金により金を成長させた。ここで、フォトレジストはＩ−ｌｉｎｅ波長（Ｉ−ライン波長；３６５ｎｍ）用フォトレジストを使用して、約２０μｍの厚さに塗布した。隣接したバンプ間のギャップは１０μｍ以上であった。次に、図６で説明したように、実施例１乃至５及び比較例１乃至６で製造したフォトレジスト除去液を用いてフォトレジストパターンを除去した。かような除去工程は、約６０℃の温度で、約３０分間実施した。除去評価は、除去率を％で表わし、下記表１に示した。
Figure 0004758613
前記表１で、基板上に存在するフォトレジストパターンが完全に除去された状態を１００％とし、フォトレジストパターンが除去されない状態を０％とし、１０％単位で等級を区分して結果を示した。
前記表１で本発明の実施例１乃至５によるフォトレジスト除去液は、除去率が９０％以上であり、優れた除去率が得られた。特に、実施例２乃至４での場合に、ＭＥＡが２０〜３０質量％であり、ＤＭＡＣが７０〜８０質量％である場合には、フォトレジストが完全に除去されることが分かった。
フォトレジスト除去評価２
前記実施例２のフォトレジスト除去液を使用して、前記フォトレジスト除去液の適用温度及び時間を変化させながら、前記フォトレジスト除去評価１と同様にしてフォトレジストパターンの除去率を評価した。
除去評価は、除去率を％で表わし、下記表２に示す。
Figure 0004758613
前記表２から、実施例２のフォトレジスト除去液を使用した場合、５０℃で３０分、又は６０℃で２０分、除去工程を実施した場合に、９０％以上のフォトレジストパターンが除去されたことが分かった。特に、６０℃以上の温度で、約３０分以上、除去工程を実施した場合には１００％の除去率を示し、基板からフォトレジストパターンを完全に除去することができた。
上述した実施例から分かるように、モノエタノールアミンの含量が約１３〜３７質量％、ジメチルアセトアミドの含量が約６３〜８７質量％であるフォトレジスト除去液を用いて、約４５℃以上、約３０分間、除去工程を実施した場合、約９０％以上のフォトレジスト除去率を示し、除去工程に有用であることが分かった。特に、モノエタノールアミンの含量が約２０〜３０質量％であり、ジメチルアセトアミドの含量が約７０〜８０質量％のフォトレジスト除去液を使用して、約６０℃以上、約３０分以上、除去工程を実施する場合、１００％の優れた除去率を示した。
また、除去率はフォトレジスト除去液の組成だけでなく、処理される温度及び時間とも関係があった。例えば、前記表２から分かるように、同一な組成物を使用しても、５０℃の温度で３０分間実施する場合には９０％の除去率を示し、一方、６０℃以上の温度では約１００％の除去率を示した。一方、６０℃で、２０分間、除去工程を実施する場合には、９０％の除去率を示し、さらに、３０分以上実施する場合に約１００％の除去率を示した。従って、約６０℃以上の処理温度で約３０分以上、除去工程を実施する場合が最も望ましい。
組成物の含量を調節してフォトレジスト除去力を上昇させることは限界があったが、除去時間及び除去温度を調節すると、ほぼ完全にフォトレジストパターンを除去することができる。
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できる。
本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。 本発明の一実施形態による半導体素子のバンプ形成方法を示す断面図である。
符号の説明
１００ アルミニウムパターン、
１０５ 開口部、
１１０ 基板、
１２０ ポリイミドパターン、
１３０ 鍍金シード層、
１３１ 鍍金シード層パターン、
１４０ フォトレジスト膜、
１４５ バンプ開口部、
１５０ フォトレジストパターン、
１６０ バンプ。

Claims (14)

  1. 金属配線パターンが形成された基板上に、前記金属配線パターンの上部を部分的に露出する開口部を有する保護膜パターンを形成する段階と、
    前記保護膜パターン上に前記保護膜パターン開口部を露出するバンプ開口部を有するフォトレジストパターンを形成する段階と、
    前記バンプ開口部に金属を成長させてバンプを形成する段階と、
    前記フォトレジストパターンをモノエタノールアミン及びジメチルアセトアミドを主成分に含有するフォトレジスト除去液で除去する段階と、を含むことを特徴とする半導体素子のバンプ形成方法であって、
    前記フォトレジスト除去液の組成は、前記モノエタノールアミンの含量は２０〜３０質量％であり、前記ジメチルアセトアミドの含量は７０〜８０質量％であり、かつ６０℃以上７０℃以下で、３０分以上４０分以下前記フォトレジストパターンに適用することを特徴とする半導体素子のバンプ形成方法。
  2. 前記金属配線パターンはアルミニウムからなることを特徴とする請求項１に記載の半導体素子のバンプ形成方法。
  3. 前記フォトレジストパターンは、２０μｍ以上の厚さに形成することを特徴とする請求項１または２に記載の半導体素子のバンプ形成方法。
  4. 前記保護膜パターン開口部により露出された金属配線パターン上部、前記保護膜パターン開口部の側壁及び前記保護膜パターン上に、連続的に鍍金シード層を形成する段階をさらに含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体素子のバンプ形成方法。
  5. 前記バンプは、前記フォトレジストパターンのバンプ開口部により露出された鍍金シード層上に、金を鍍金して形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体素子のバンプ形成方法。
  6. 前記バンプは、前記フォトレジストパターンの厚さより薄くなるように形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体素子のバンプ形成方法。
  7. 前記保護膜パターンは、ポリイミドからなることを特徴とする請求項１〜６のいずれか１項に記載の半導体素子のバンプ形成方法。
  8. 前記バンプ開口部は、前記保護膜パターン開口部を完全に露出し、前記保護膜パターン開口部及び前記保護膜パターン開口部周辺の保護膜パターンを部分的に露出するように前記保護膜パターン開口部より大きくなるように形成されることを特徴とする請求項１〜７のいずれか１項に記載の半導体素子のバンプ形成方法。
  9. アルミニウムパターンが形成された基板上に、前記アルミニウムパターンの上部を部分的に露出させる開口部を有する保護膜パターンを形成する段階と、
    前記保護膜パターン開口部により露出されたアルミニウムパターン、前記保護膜パターン開口部の側壁及び前記保護膜パターン上に連続的に鍍金シード層を形成する段階と、
    前記鍍金シード層上に前記保護膜パターン開口部を露出するバンプ開口部を有するフォトレジストパターンを形成する段階と、
    前記バンプ開口部に電気鍍金により金を成長させてバンプを形成する段階と、
    前記フォトレジストパターンをモノエタノールアミン２０〜３０質量％及びジメチルアセトアミド７０〜８０質量％含有するフォトレジスト除去液により除去する段階からなることを特徴とする、請求項１に記載の半導体素子のバンプ形成方法。
  10. 前記フォトレジストパターンは、２０μｍ以上の厚さに形成することを特徴とする請求項９に記載の半導体素子のバンプ形成方法。
  11. 前記バンプは、前記フォトレジストパターンの厚さより薄くなるように形成することを特徴とする請求項９または１０のいずれか１項に記載の半導体素子のバンプ形成方法。
  12. 前記保護膜パターンは、ポリイミドからなることを特徴とする請求項９〜１１のいずれか１項に記載の半導体素子のバンプ形成方法。
  13. 前記バンプ開口部は、前記保護膜パターン開口部を完全に露出し、前記保護膜パターン開口部底面及び側壁と、前記保護膜パターン開口部の周辺に形成された鍍金シード層を部分的に露出するように前記保護膜パターン開口部より大きくなるように形成されることを特徴とする請求項９〜１２のいずれか１項に記載の半導体素子のバンプ形成方法。
  14. 前記フォトレジストパターンを除去した後、前記フォトレジストパターンの下に存在する鍍金シード層を部分的に除去することを特徴とする請求項９〜１３のいずれか１項に記載の半導体素子のバンプ形成方法。
JP2004046348A 2003-06-02 2004-02-23 フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 Expired - Fee Related JP4758613B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030035404A KR100581279B1 (ko) 2003-06-02 2003-06-02 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
KR2003-035404 2003-06-02

Publications (2)

Publication Number Publication Date
JP2004363555A JP2004363555A (ja) 2004-12-24
JP4758613B2 true JP4758613B2 (ja) 2011-08-31

Family

ID=34056783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046348A Expired - Fee Related JP4758613B2 (ja) 2003-06-02 2004-02-23 フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法

Country Status (3)

Country Link
US (1) US7183192B2 (ja)
JP (1) JP4758613B2 (ja)
KR (1) KR100581279B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
US7858521B2 (en) * 2006-12-21 2010-12-28 Palo Alto Research Center Incorporated Fabrication for electroplating thick metal pads
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
USRE48422E1 (en) * 2007-09-05 2021-02-02 Research & Business Foundation Sungkyunkwan Univ. Method of making flip chip
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617251A (en) * 1985-04-11 1986-10-14 Olin Hunt Specialty Products, Inc. Stripping composition and method of using the same
US4770713A (en) 1986-12-10 1988-09-13 Advanced Chemical Technologies, Inc. Stripping compositions containing an alkylamide and an alkanolamine and use thereof
JPS63231343A (ja) * 1987-03-20 1988-09-27 Hitachi Ltd レジストパタ−ンの剥離液
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JP3160344B2 (ja) * 1991-01-25 2001-04-25 アシュランド インコーポレーテッド 有機ストリッピング組成物
JP3233379B2 (ja) * 1993-08-26 2001-11-26 東京応化工業株式会社 レジスト用剥離液組成物
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JP3209918B2 (ja) 1996-04-18 2001-09-17 富士通株式会社 剥離液及びそれを使用した半導体装置の製造方法
US5798323A (en) 1997-05-05 1998-08-25 Olin Microelectronic Chemicals, Inc. Non-corrosive stripping and cleaning composition
US6417112B1 (en) 1998-07-06 2002-07-09 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
JP3389166B2 (ja) * 1999-09-10 2003-03-24 日本電気株式会社 レジスト用剥離液組成物
JP2001183850A (ja) 1999-12-27 2001-07-06 Sumitomo Chem Co Ltd 剥離剤組成物
KR100360985B1 (ko) * 2000-04-26 2002-11-18 주식회사 동진쎄미켐 레지스트 스트리퍼 조성물
JP2002289634A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 半導体装置およびその製造方法
WO2002095502A1 (en) * 2001-05-21 2002-11-28 Dongjin Semichem Co., Ltd. Resist remover composition
JP2003023022A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd バンプ電極の導通試験構造
JP4179769B2 (ja) * 2001-10-12 2008-11-12 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20050032658A1 (en) 2005-02-10
KR100581279B1 (ko) 2006-05-17
JP2004363555A (ja) 2004-12-24
US7183192B2 (en) 2007-02-27
KR20040104033A (ko) 2004-12-10

Similar Documents

Publication Publication Date Title
US6232212B1 (en) Flip chip bump bonding
KR101413380B1 (ko) 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자
JPH10335364A (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
JP4758613B2 (ja) フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
JPH04350660A (ja) 半導体装置製造用ポジ型フォトレジスト用剥離液および半導体装置の製造方法
JP5794147B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
JP2690026B2 (ja) 薄膜相互接続回路およびその形成方法
TW201534765A (zh) 蝕刻底層凸塊金屬化層及產生的裝置
WO1991019319A1 (en) Method of producing microbump circuits for flip chip mounting
US20070166978A1 (en) Microelectronic interconnect device comprising localised conductive pins
TWI380750B (en) Method for producing substrate with copper wiring or bump
JP4797368B2 (ja) 半導体装置の製造方法
KR100770217B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 범프 전극의형성 방법
JP7496825B2 (ja) フォトレジスト除去用組成物
JP2013207068A (ja) 半導体装置の製造方法
CN101937857A (zh) 半导体器件的制造方法
KR20050017142A (ko) 린스 용액 및 이를 이용한 반도체 소자 세정 방법
JP2009026786A (ja) 金電極または金配線を有する半導体装置の洗浄液及び洗浄方法
JPH1187392A (ja) バンプ形成方法
TW409276B (en) Method of manufacturing semiconductor device
JP2003301293A (ja) 半導体装置の製造方法
JP2000244076A (ja) 保護膜付きフレキシブルプリント回路用基板
TWI306367B (en) Flexible wiring substrate and manufacturing method of the same
KR100404319B1 (ko) 실리콘 실험실에서 구리 교차오염을 방지할 수 있는 고 밀도/고 균일성 솔더 범프 형성방법
JPH04125932A (ja) バンプの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees