JP2007042866A - 半導体装置および半導体チップ - Google Patents

半導体装置および半導体チップ Download PDF

Info

Publication number
JP2007042866A
JP2007042866A JP2005225450A JP2005225450A JP2007042866A JP 2007042866 A JP2007042866 A JP 2007042866A JP 2005225450 A JP2005225450 A JP 2005225450A JP 2005225450 A JP2005225450 A JP 2005225450A JP 2007042866 A JP2007042866 A JP 2007042866A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
metal electrode
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005225450A
Other languages
English (en)
Other versions
JP4251164B2 (ja
Inventor
Akinori Shindo
昭則 進藤
Michiyoshi Takano
道義 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005225450A priority Critical patent/JP4251164B2/ja
Priority to US11/497,577 priority patent/US7638886B2/en
Priority to CNB2006100991936A priority patent/CN100505224C/zh
Publication of JP2007042866A publication Critical patent/JP2007042866A/ja
Application granted granted Critical
Publication of JP4251164B2 publication Critical patent/JP4251164B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

【課題】 微細化されたパッドの上に設けられ、実装性の向上および検査効率の向上を図ることができるバンプを有する半導体装置を提供する。
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０の上方に設けられた電極パッド２０と、
前記電極パッド２０の上方にあって、該電極パッド２０の少なくとも一部を露出させる開口３２を有する絶縁層３０と、
少なくとも前記開口３２に設けられた金属電極４０と、を含み、
前記金属電極４０は、
前記電極パッド２０の上方に設けられた第１部分４０ａと、
前記電極パッド２０の外側に位置する前記絶縁層３０の上方に設けられ、前記第１部分４０ａと比して上面の面積が大きい第２部分４０ｂとを有する。
【選択図】 図１

Description

本発明は、半導体装置および半導体チップに関する。
一般に、半導体チップにおいては、その外周に沿うように内部回路と接続された電極パッドが複数配置されている。そして、電極パッドの上にバンプを設け、配線パターンを有する基板と対向させて、電気的に接続する技術が知られている。
特開平９−２３７８００号公報
近年の半導体チップの微細化に伴い、電極パッドの面積の縮小が図られるようになってきている。それに応じて、バンプも縮小され、実装面の面積が小さくなってしまうという問題があった。実装面の面積が縮小することで、基板の配線パターンとの良好な電気的接続が損なわれることがある。また、バンプを利用して半導体チップの電気的特性を検査する際に、検査用の端子と接触する面が小さいことで、検査効率の低下を招くことがある。
本発明の目的は、微細化された電極パッドの上に設けられ、実装性の向上および検査効率の向上を図ることができる金属電極（バンプ）を有する半導体装置を提供することにある。
（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層の上方に設けられた電極パッドと、
前記電極パッドの上方にあって、該電極パッドの少なくとも一部を露出させる開口を有する絶縁層と、
少なくとも前記開口に設けられた金属電極と、を含み、
前記金属電極は、
前記電極パッドの少なくとも一部の鉛直上方に設けられた第１部分と、
第１部分と比して上面の面積が大きい第２部分とを有する。
本発明にかかる半導体装置によれば、金属電極は、電極パッドの上方に設けられた第１部分と、第１部分と比して上面の面積が大きく、電極パッドの上方ではない第２部分とからなる。たとえば、第２部分を実装面として用いた場合、電極パッドが微細化されていたとしても、所望の実装面の面積を確保することができる。これにより、たとえば、配線パターンを有する基板と、金属電極が形成された面とを対向させて実装する場合に、配線パターンと金属電極との間には導電性の粒子が設けられるが、実装面の面積が大きいことでこの粒子の補足性を向上させることができ電気的接続を良好に行うことができる。その結果、微細化が図られ、かつ、信頼性が向上した半導体装置を提供することができる。
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。
本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
（２）本発明にかかる半導体装置において、
前記絶縁層の上面の高さは、ほぼ同一であることができる。
この態様によれば、段差のない平坦な面に金属電極を形成することができるため、金属電極の上面をも平坦にすることができ、実装性を向上させることができる。
（３）本発明にかかる半導体装置において、
前記第１部分の上面の高さと前記第２部分の上面の高さとは、ほぼ同一であることができる。
（４）本発明にかかる半導体装置において、
前記第２部分の下方に位置する絶縁層の上に、保護層が設けられていることができる。
（５）本発明にかかる半導体装置において、
平面視において、前記第１部分の幅は前記第２部分の幅と比して小さいことができる。
（６）本発明にかかる半導体装置において、
前記第１部分の下方に位置する前記半導体層は、半導体素子が設けられることのない、禁止領域であって、
前記第２部分の下方に位置する前記半導体層は、素子形成領域であることができる。
この態様によれば、第２部分は、第１部分と比して上面の面積が大きい領域である。そのため、この面に実装された場合に、実装時のストレスを分散することができ、下層に半導体素子が配置されたとしても、半導体素子の特性の変動を抑制することができる。
（７）本発明にかかる半導体チップは、
配列された複数の金属電極を含む半導体チップであって、
前記複数の金属電極は、電極パッドの少なくとも一部の鉛直上方に位置する第１部分と、該第１部分と比して上面の面積が大きい第２部分とを有し、
前記複数の金属電極の前記第１部分および前記第２部分の少なくとも一方は、千鳥配置されている。
本発明にかかる半導体チップによれば、複数の金属電極が狭ピッチで配列され、微細化が図られた半導体チップを提供することができる。これは、第１部分および第２部分の少なくともを一方を千鳥配置にすることで、面積の縮小を図ることができるためである。
本発明の半導体チップは、さらに、下記の態様をとることができる。
（８）本発明にかかる半導体チップにおいて、
前記複数の金属電極は、
一方の金属電極の前記第１部分と、他方の金属電極の前記第２部分とが隣合い、
前記他方の金属電極の前記第１部分と、前記一方の金属電極の前記第２部分とが隣合うように配置されていることができる。
この態様によれば、金属電極の配置に要する面積をより縮小化することができ、さらなる微細化を図ることができる。
（９）本発明にかかる半導体チップにおいて、
前記金属電極の配列に沿った方向の前記第２部分の幅は、第１部分の幅と比して大きく、
隣合う前記金属電極の第２部分の一部は、前記金属電極の配列に沿った方向の垂直方向からみて重なっていることができる。
以下に、本発明の実施の形態について、図面を参照しつつ説明する。
１．半導体装置
１．１．第１の実施の形態
第１の実施の形態にかかる半導体装置について、図１および図２を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、図２は、図１に示す半導体装置に含まれる金属電極の平面形状を示す平面図である。なお、図１は、図２２のＩ−Ｉ線に沿った断面である。
図１に示すように、本実施の形態にかかる半導体装置は、基体１０を有する。基体１０は、たとえば、シリコン基板であることができ、シリコン基板には、集積回路（図示せず）が形成されていることができる。また、基体１０は、チップ形状または、半導体ウエハであってもよい。
基体１０の上には、所定のパターンを有する電極パッド２０が設けられている。電極パッド２０は、基体１０に設けられた集積回路に電気的に接続されていることができる。電極パッド２０は、アルミニウム又は銅等の金属で形成されていることができる。
電極パッド２０の上方には、絶縁膜３０が設けられている。絶縁膜３０は、たとえば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていることができる。絶縁膜３０は、電極パッド２０の全面を覆っているわけではなく、電極パッド２０の少なくとも一部の領域を露出させるための開口３２を有する。本実施の形態にかかる半導体装置では、電極パッド２０の中央領域に、正方形の開口３２を有する場合を図示するが、これに限定される訳ではない。たとえば、円形、正方形以外の四辺形のいずれの平面形状を有する開口３２であってもよい。
また、本実施の形態にかかる半導体装置において、絶縁膜３０は、その上面の高さがほぼ同一となるように形成されている。このように、絶縁膜３０の上面が平坦となるように設けられていることで、その上面が平坦である金属電極の形成を容易に行うことができるという利点がある（金属電極については後述する。）。この場合、絶縁膜３０を形成した後に、たとえば、ＣＭＰ法などの平坦化工程を行うことで、上面の高さがほぼ同一である絶縁膜３０を形成することができる。
本実施の形態にかかる半導体装置では、電極パッド２０の上方であり、少なくとも開口３２に金属電極４０が設けられている。すなわち、電極パッド２０の露出面に上に、金属電極４０が設けられている。金属電極４０は、電極パッド２０の鉛直上方に設けられた第１部分４０ａと、電極パッド２０の外側に位置する絶縁膜３０の上に設けられた第２部分４０ｂとを有する（第１部分４０ａと第２部分４０ｂについては、さらに後述する）。また、第１部分４０ａの少なくとも一部が、電極パッド２０の鉛直上方に形成されていてもよい。
金属電極４０は、１層または複数層で形成され、金、ニッケルまたは銅などの金属から形成されていることができる。また、図示していないが、金属電極４０の最下層には、バリア層が設けられていてもよい。バリア層は、電極パッド２０と金属電極４０の両者の拡散防止を図るためのものである。バリア層は、１層又は複数層で形成することができ、たとえば、スパッタリング法により形成することができる。さらに、バリア層は、電極パッド２０および金属電極４０の密着性を高める機能を有していてもよい。バリア層は、チタンタングステン（ＴｉＷ）層を有していてもよい。複数層で構成される場合、バリア層の最表面は、金属電極４０を析出させる電気めっき給電用の金属層（例えばＡｕ層）であってもよい。
次に、図２を参照しつつ、金属電極４０の平面形状について説明する。上述したように、第１の実施の形態にかかる半導体装置に含まれる金属電極４０は、第１部分４０ａと第２部分４０ｂとを有する。図２に示すように、第２部分４０ｂは、第１部分４０ａと比して、その上面の面積が大きい。具体的には、その幅が、第１部分４０ａの幅と比して大きいことで、上面の面積が大きい第２部分４０ｂが設けられている。ここでいう、幅とは、金属電極４０の長手方向と交差する方向に沿ってみたときの幅のことである。第２部分４０ｂは、実装面とすることができる。つまり、本実施の形態では、実装面（第２部分）は、電極パッド２０の上方に設けられていないこととなる。
また、上述したように、その上面の高さが均一である絶縁層３０の上に金属電極４０が設けられているため、金属電極４０の上面を平坦な面とすることができる。特に、第２部分４０ｂは、実装面として用いるため、平坦な面を形成できることで、実装性のさらなる向上を図ることができるのである。
本実施の形態では、第１部分４０ａは、四辺形の平面形状を有する第２部分４０ｂの一の辺に設けられた凸部であり、第１部分４０ａも、長方形の平面形状を有している。つまり、第１部分４０ａは、その短辺が第２部分４０ｂの辺の長さと比して小さい形状を有している。第１部分４０ａの幅（第２部分４０ｂと接合している辺と平行な方向の幅）Ｘは、電極パッド２０の上に設けられた開口３２を覆うだけの幅を有している。一方、他の辺の幅Ｙについても開口３２を覆うだけの幅を有している必要がある。なお、本実施の形態では、第１部分４０ａが、第２部分４０ｂの一辺の中央部に配置されている場合を図示したが、これに限定されない。また、図２では、第２部分４０ｂの平面形状が、四辺形である場合を図示したが、特に限定されるものではなく、たとえば円形をなしていてもよい。
本実施の形態にかかる半導体装置によれば、金属電極４０は、電極パッド２０の上方に設けられた第１部分４０ａと、第１部分４０ａと比して上面の面積が大きく、電極パッド２０の上方ではない第２部分４０ｂとからなる。たとえば、第２部分４０ｂを実装面として用いた場合、電極パッド２０が微細化されていたとしても、所望の実装面の面積を確保することができる。これにより、たとえば、配線パターンを有する基板と、金属電極４０が形成された面とを対向させて実装する場合、配線パターンと金属電極４０との間には導電性の粒子が設けられるが、実装面の面積が大きいことでこの粒子の補足性を向上させることができる。そのため、半導体チップと配線パターンとの電気的接続を良好に行うことができることとなる。その結果、微細化が図られ、かつ、信頼性が向上した半導体装置を提供することができる。
また、第２部分４０ｂを用いて半導体チップの電気的特性の検査を行う場合には、第２部分４０ｂが大きな面積を有しているために、検査用の端子との接触面積を大きくすることができる。そのため、検査に要する処理時間の短縮また信頼度を向上させることもできる。
（変形例）
次に、本実施の形態にかかる半導体装置の変形例について、図３を参照しつつ説明する。本変形例にかかる半導体装置では、上述の実施の形態にかかる半導体装置と比して金属電極４０の上面の高さが異なる例である。なお、以下の説明では、本実施の形態にかかる半導体装置と比して異なる点について説明する。
図３に示すように、本変形例にかかる半導体装置では、第２部分４０ｂの下では、絶縁膜３０と、金属電極４０との間に保護層４２が設けられている。そして、第１部分４０ａにおいては、保護層は設けられていない。そのため、第２部分４０ｂは保護層４２の分だけ、その上面の高さが、第１部分４０ａと比して高くなる。保護層４２としては、たとえば、ポリイミド層などを用いることができる。また、この保護層４２は、電極パッド２０を覆うように、基体１０の上方に絶縁層（図示せず）を形成した後に、この絶縁層に開口３２を形成する際のマスク層（図示せず）を残存させたものを用いることができる。また、開口３２を形成する際のマスク層とは、別に保護層４２の形成工程を新たに設けてもよい。
本変形例にかかる半導体装置によれば、実装面である第２部分４０ｂにおいて、保護層４２が設けられている分だけ、金属電極４０が実装時に受けるストレスをより分散させることができる。そのため、信頼性の向上した半導体装置を提供することができる。
１．２．第２の実施の形態
次に、第２の実施の形態にかかる半導体装置について、図４を参照しつつ説明する。図４は、本実施の形態にかかる半導体装置を模式的に示す断面図である。なお、第１の実施の形態と共通する構成および部材については、詳細な説明は省略する。
図４に示すように、第２の実施の形態にかかる半導体装置では、基体１０と、基体１０の上方に設けられた電極パッド２０と、電極パッド２０の上に設けられ、開口３２を有する絶縁層３０と、金属電極４０を有する。第２の実施の形態にかかる半導体装置では、金属電極４０の第１部分４０ａの下方には、禁止領域１０Ａが設けられ、第２部分４０ｂの下方には、素子形成領域１０Ｂが設けられている。禁止領域１０Ａは、半導体素子が設けられていない領域であり、素子形成領域１０Ｂは、各種半導体素子を設けることができる領域である。半導体素子としては、たとえば、ＭＯＳトランジスタ、ダイオードおよび抵抗などを例示することができる。
第２の実施の形態にかかる半導体装置によれば、第２部分４０ｂの下方には、半導体素子を設けることができる。金属電極４０の下方は、金属電極４０の内部応力によるストレスや実装時のストレスにより、その特性が変動することを回避するため、半導体素子を設けないことがある。しかし、本実施の形態にかかる半導体装置によれば、第２部分４０ｂは、上面の面積が大きいために、上記のようなストレスを分散させることができる。そのため、第２部分４０ｂの下方であれば、半導体素子を配置した場合でも、特性の変動を低減することができる。また、第２部分４０ｂの下方に半導体素子を配置することで、半導体チップの微細化をも図ることができる。
２．半導体チップ
２．１．第１の実施の形態
次に、第１の実施の形態にかかる半導体チップについて、図５（Ａ）および図５（Ｂ）を参照しつつ説明する。図５（Ａ）は、本実施の形態にかかる半導体チップを示す図であり、図５（Ｂ）は、図５（Ａ）のＡ部を拡大して示す平面図である。第２の実施の形態にかかる半導体装置は、第１の実施の形態で説明した金属電極４０が複数配列されている。金属電極４０の断面構造および平面形状については、１．１．の項の説明を参照されたい。
図５（Ａ）に示すように、第１の実施の形態にかかる半導体チップ１００では、長辺側の外周に沿って複数の金属電極４０が配列されている。隣合う金属電極４０同士では、図５（Ｂ）に示すように、第１部分４０ａおよび第２部分４０ｂがそれぞれ隣合うことのないように配置されている。具体的には、一の金属電極４０の第１部分４０ａの隣には、他の金属電極４０の第２部分４０ｂが配置され、一の金属電極４０の第２部分４０ｂの隣には、他の金属電極４０の第１部分４０ａが配置されている。つまり、複数の金属電極４０の第１部分４０ａ同士は、千鳥配置され、第２部分４０ｂ同士も千鳥配置されているのである。このとき、隣合う金属電極４０の相互間には、第２部分４０ｂに電気的に接続される配線パターン（図示せず）を設けることができるだけの、間隔を有している必要がある。
第１の実施の形態にかかる半導体チップ１００によれば、複数の金属電極４０が狭ピッチで配列され、微細化が図られた半導体チップを提供することができる。半導体チップ１００では、金属電極４０は、第１部分４０ａと、第２部分４０ｂとでは、金属電極４０の配列に沿った方向にみたときの幅が異なる。つまり、上面の面積が大きい第２部分４０ｂの幅は、第１部分４０ａと比して大きい。そのため、隣合う第１部分４０ａ同士の相互間に生じるスペースに他の金属電極４０の第２部分４０ｂを配置でき、一定の面積に効率よく配置できることとなる。その結果、面積の縮小が図られた半導体チップを提供することができる。また、このような配置をすることで、平面視したときに複数の金属電極４０の表面積と、金属電極４０間の隙間の表面積との割合を均一にすることができ、バンプの密度を高めることができる。これにより、実装性を向上できるという利点を有する。
なお、上述の実施の形態では、第１部分４０ａおよび第２部分４０ｂが千鳥配置されている場合を示したが、これに限定されない。たとえば、図６（Ａ）および図６（Ｂ）に示すように、第１部分４０ａまたは第２部分４０ｂのいずれかが、千鳥配置されていてもよい。なお、図６（Ａ）、図６（Ｂ）は、図５（Ｂ）に対応した図である。
２．２．第２の実施の形態
次に、第２の実施の形態にかかる半導体装置の変形例について図７（Ａ）および図７（Ｂ）を参照しつつ説明する。図７（Ａ）は、本実施の形態にかかる半導体チップを示す図であり、図７（Ｂ）は、図７（Ａ）のＡ部を拡大して示す平面図である。
図７（Ａ）に示すように、第２の実施の形態にかかる半導体チップ１１０では、長辺側の外周に沿って複数の金属電極４０、５０が交互に配列されている。金属電極４０については、断面構造および平面形状は、１．１の項を参照されたい。金属電極５０については、断面構造は、金属電極４０と同様であるが、平面形状は異なっている。
図７（Ｂ）に示すように、本実施の形態にかかる半導体チップにおいても、第１部分４０ａおよび第１部分５０ａが千鳥配置されており、第２部分４０ｂおよび第２部分５０ｂも同様に千鳥配置されている。金属電極５０の第２部分５０ｂは、半導体チップ１１０の外側方向に設けられている。この第２部分５０ｂと、片側の金属電極４０の第１部分４０ａとの間の距離Ｘ１は、反対側の第１部分４０ａとの距離Ｘ２と比して大きい。つまり、金属電極５０の第２部分５０ｂのパターンを小さくすることで、Ｘ１の距離を有しているのである。
第２の実施の形態にかかる半導体装置によれば、半導体チップ１１０の外側方向に第２部分５０ｂを有する金属電極５０において、第２部分５０ｂのパターンが制御されている。具体的には、隣に配置されている金属電極４０において、半導体チップ１１０の内側方向に設けられた第２部分４０ｂとの重なる面積が小さくなるようなパターンとしている。そのため、第２部分４０ｂと電気的に接続される配線パターンの領域を確実に設けることができる。その結果、配線パターンの設計の自由度を向上させることができる半導体チップを提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
第１の実施の形態にかかる半導体装置を説明する図。 第１の実施の形態にかかる半導体装置を説明する図。 第１の実施の変形例にかかる半導体装置を説明する図。 第２の実施の形態にかかる半導体装置を説明する図。 第１の実施の形態にかかる半導体チップを説明する図。 第１の実施の形態にかかる半導体装置を説明する図。 第２の実施の形態にかかる半導体チップを説明する図。
符号の説明
１０…基体、 １０Ａ…禁止領域、 １０Ｂ…素子形成領域、 ２０…電極パッド、 ３０…絶縁膜、 ３２…開口、 ４０…金属電極、 ４０ａ…第１部分、 ４０ｂ…第２部分、 ４２…保護層、 ５０…金属電極、 １００…半導体チップ、 １１０…半導体チップ

Claims (9)

  1. 半導体層と、
    前記半導体層の上方に設けられた電極パッドと、
    前記電極パッドの上方にあって、該電極パッドの少なくとも一部を露出させる開口を有する絶縁層と、
    少なくとも前記開口に設けられた金属電極と、を含み、
    前記金属電極は、
    前記電極パッドの少なくとも一部の鉛直上方に設けられた第１部分と、
    第１部分と比して上面の面積が大きい第２部分とを有する、半導体装置。
  2. 請求項１において、
    前記絶縁層の上面の高さは、ほぼ同一である、半導体装置。
  3. 請求項１または２において、
    前記第１部分の上面の高さと前記第２部分の上面の高さとは、ほぼ同一である、半導体装置。
  4. 請求項１ないし３のいずれかにおいて、
    前記第２部分の下方に位置する絶縁層の上に、保護層が設けられている、半導体装置。
  5. 請求項１ないし４のいずれかにおいて、
    平面視において、前記第１部分の幅は前記第２部分の幅と比して小さい、半導体装置。
  6. 請求項１ないし５のいずれかにおいて、
    前記第１部分の下方に位置する前記半導体層は、半導体素子が設けられることのない、禁止領域であって、
    前記第２部分の下方に位置する前記半導体層は、素子形成領域である、半導体装置。
  7. 配列された複数の金属電極を含む半導体チップであって、
    前記複数の金属電極は、電極パッドの少なくとも一部の鉛直上方に位置する第１部分と、該第１部分と比して上面の面積が大きい第２部分とを有し、
    前記複数の金属電極の前記第１部分および前記第２部分の少なくとも一方は、千鳥配置されている、半導体チップ。
  8. 請求項７において、
    前記複数の金属電極は、
    一方の金属電極の前記第１部分と、他方の金属電極の前記第２部分とが隣合い、
    前記他方の金属電極の前記第１部分と、前記一方の金属電極の前記第２部分とが隣合うように配置されている、半導体チップ。
  9. 請求項７または８において
    前記金属電極の配列に沿った方向の前記第２部分の幅は、第１部分の幅と比して大きく、
    隣合う前記金属電極の第２部分の一部は、前記金属電極の配列に沿った方向の垂直方向からみて重なっている、半導体チップ。
JP2005225450A 2005-08-03 2005-08-03 半導体装置および半導体チップ Expired - Fee Related JP4251164B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005225450A JP4251164B2 (ja) 2005-08-03 2005-08-03 半導体装置および半導体チップ
US11/497,577 US7638886B2 (en) 2005-08-03 2006-08-02 Semiconductor device and semiconductor chip
CNB2006100991936A CN100505224C (zh) 2005-08-03 2006-08-02 半导体装置及半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225450A JP4251164B2 (ja) 2005-08-03 2005-08-03 半導体装置および半導体チップ

Publications (2)

Publication Number Publication Date
JP2007042866A true JP2007042866A (ja) 2007-02-15
JP4251164B2 JP4251164B2 (ja) 2009-04-08

Family

ID=37700267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225450A Expired - Fee Related JP4251164B2 (ja) 2005-08-03 2005-08-03 半導体装置および半導体チップ

Country Status (3)

Country Link
US (1) US7638886B2 (ja)
JP (1) JP4251164B2 (ja)
CN (1) CN100505224C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015505A (ja) * 2014-10-24 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2019102803A (ja) * 2017-11-28 2019-06-24 旭化成エレクトロニクス株式会社 半導体パッケージ及びカメラモジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773097B1 (ko) * 2006-08-22 2007-11-02 삼성전자주식회사 패드를 갖는 반도체 소자
US20090102679A1 (en) * 2007-10-19 2009-04-23 Optimal Innovations Inc. Infrastructure device with removable face plate for remote operation
US8383949B2 (en) * 2009-12-29 2013-02-26 Intel Corporation Method to form lateral pad on edge of wafer
KR102450326B1 (ko) 2015-10-06 2022-10-05 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152746A (ja) 1987-12-10 1989-06-15 Nec Corp 半導体装置
JPH02278864A (ja) 1989-04-20 1990-11-15 Nec Corp 半導体装置の入力保護回路
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JPH0922912A (ja) 1995-07-05 1997-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH09237800A (ja) 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP0881686A3 (en) * 1997-05-28 2000-04-19 Oki Data Corporation LED array and LED printer head
JPH1140754A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置
KR100295637B1 (ko) * 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
JP2000022206A (ja) * 1998-07-01 2000-01-21 Oki Electric Ind Co Ltd 半導体発光装置
JP2000340696A (ja) 1999-05-31 2000-12-08 Matsushita Electric Works Ltd 半導体パッケージの製造方法
JP3659112B2 (ja) * 2000-02-03 2005-06-15 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001264391A (ja) 2000-03-17 2001-09-26 Mitsubishi Materials Corp 電極端子及び該電極端子を有する回路素子
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003060051A (ja) 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP3785442B2 (ja) 2001-11-21 2006-06-14 大日本印刷株式会社 半導体装置の製造方法
JP2003309120A (ja) 2002-04-15 2003-10-31 Mitsubishi Electric Corp 半導体装置
JP2003332448A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体装置
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
US6856022B2 (en) * 2003-03-31 2005-02-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7064450B1 (en) * 2004-05-11 2006-06-20 Xilinx, Inc. Semiconductor die with high density offset-inline bond arrangement
US7235412B1 (en) * 2004-05-11 2007-06-26 Xilinx, Inc. Semiconductor component having test pads and method and apparatus for testing same
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015505A (ja) * 2014-10-24 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2019102803A (ja) * 2017-11-28 2019-06-24 旭化成エレクトロニクス株式会社 半導体パッケージ及びカメラモジュール

Also Published As

Publication number Publication date
CN100505224C (zh) 2009-06-24
CN1909225A (zh) 2007-02-07
US20070045837A1 (en) 2007-03-01
JP4251164B2 (ja) 2009-04-08
US7638886B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
JP5342154B2 (ja) 半導体装置の製造方法
JP5234239B2 (ja) 半導体装置
JP2005520342A (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP2008532292A (ja) フリップ・チップ・デバイスを形成するための構造および方法
JP4251164B2 (ja) 半導体装置および半導体チップ
US9831212B2 (en) Semiconductor device
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2002319587A (ja) 半導体装置
JP3927783B2 (ja) 半導体部品
JP2007043071A (ja) 半導体装置
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP4165460B2 (ja) 半導体装置
JP2007103853A (ja) 半導体装置
JP2007027264A (ja) 半導体装置
JP4606145B2 (ja) 半導体装置及びその製造方法
JP4264823B2 (ja) 半導体装置の製造方法
KR100848745B1 (ko) 반도체 장치 및 반도체 칩
JP2007173388A (ja) 半導体集積回路装置
JP2005285971A (ja) 半導体装置
JP3798568B2 (ja) 半導体素子
JP2007048887A (ja) 半導体装置およびその製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP2005064193A (ja) 半導体装置及びその製造方法
US7176573B2 (en) Semiconductor device with a multi-level interconnect structure and method for making the same
JP2001298039A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees